JP4722318B2 - チップ抵抗器 - Google Patents
チップ抵抗器 Download PDFInfo
- Publication number
- JP4722318B2 JP4722318B2 JP2001123169A JP2001123169A JP4722318B2 JP 4722318 B2 JP4722318 B2 JP 4722318B2 JP 2001123169 A JP2001123169 A JP 2001123169A JP 2001123169 A JP2001123169 A JP 2001123169A JP 4722318 B2 JP4722318 B2 JP 4722318B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resistor
- electrodes
- insulating substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/006—Thin film resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/006—Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
Description
【０００１】
【発明の属する技術分野】
本発明は、チップ型の絶縁性基板上に抵抗体膜が設けられるチップ抵抗器に関する。さらに詳しくは、製造工程が簡単で安価に製造することができながら、高性能な特性が得られるチップ抵抗器に関する。
【０００２】
【従来の技術】
従来のチップ抵抗器は、印刷と焼成により電極や抵抗体を形成する厚膜抵抗器と、スパッタリングにより電極や抵抗体を製造する薄膜抵抗器とがある。構造は厚膜と薄膜との違い、および抵抗体と上面電極の上下関係の違いはあるが、両者とも殆ど同じ構造で、たとえば図１４に示されるような構造になっている。すなわち、図１４で、アルミナなどからなる絶縁性基板１の対向する両端部に一対の電極２、３が上面電極２１、３１および裏面電極２２、３２とこれらを連結する側面電極２３、３３により形成され、両電極に接続されるように抵抗体４が絶縁性基板１上に形成されている。そして、抵抗体の表面側に保護膜５が１〜３層で形成されている。なお、厚膜はたとえば５〜１０μｍ程度で、薄膜はたとえば０.１〜０.５μｍ程度に形成される。
【０００３】
厚膜抵抗器は、ガラスまたは樹脂を用いてペースト状にした材料を印刷などにより塗布して、６００〜９００℃程度で焼成（ガラスの場合）または２００〜２４０℃程度で硬化（樹脂の場合）させて各層を形成することにより得られる。電極材料としては、ＡｇにＰｄを添加したＡｇ系や、Ａｕを主成分としたＡｕ系の金属ペーストが用いられ、抵抗体材料としては、酸化ルテニウム（ＲｕＯ2）に必要な抵抗値にするためのＡｇなどを混入してガラスまたは樹脂によりペースト状にしたものが用いられる。また、薄膜抵抗器は、金属材料をスパッタリングなどにより成膜してパターニングすることにより得られ、電極材料としては、Ａｌ、Ｎｉ、Ｃｒ、Ｃｕなどが用いられ、抵抗材料としては、Ｎｉ-Ｃｒ合金などが用いられる。
【０００４】
このように、製造工程が、一方は印刷と熱処理により設けるのに対して、他方はスパッタリングなどにより設けるもので異なり、また、印刷装置とスパッタリング装置などの設備面においても異なり、製造ラインが全く異なっている。そのため、両方の膜を併用することは製造工程が複雑になり、実用的に難しい。
【０００５】
【発明が解決しようとする課題】
前述のように、チップ抵抗器には厚膜抵抗器と薄膜抵抗器とがあり、厚膜抵抗器はその製造設備が非常に安価で、抵抗器自身も安価に製造することができる。しかし、抵抗体は、酸化ルテニムをペースト状にしたものであり、その組成の均一性、塗布する場合の厚さの均一性、抵抗値調整のためＡｇなどの添加量の相違、などによって得られる抵抗値の精度が劣ると共に、ノイズ特性が悪いなどの性能面で劣るという問題がある。また、薄膜抵抗器は、抵抗値の精度やノイズ特性などは優れているが、高価なスパッタ装置などを使用しなければならず、また製造時間がかかり、かなり高価になるという問題がある。
【０００６】
一方、厚膜と薄膜とを混合すると、前述のような製造ラインの複雑さもさることながら、厚膜の上に薄膜を成膜する場合は密着性の問題はないが、薄膜の上に厚膜を成膜すると、密着性が低下して接触抵抗が増大し、品質が一定しないという問題がある。
【０００７】
本発明は、このような問題を解決するためになされたもので、抵抗値の精度を向上させると共に、ノイズ特性などの抵抗特性を高度にしながら、生産性を向上させることができるチップ抵抗器を提供することにある。
【０００８】
本発明の他の目的は、抵抗体に薄膜抵抗を用い、電極に厚膜電極を用いる場合に、抵抗体と電極との接続を向上させながら、表面実装が可能なチップ抵抗器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によるチップ抵抗器は、絶縁性基板と、該絶縁性基板の表面上で、一端部から対向する他端部に延びるように薄膜により設けられる抵抗体と、該抵抗体の両端部と接続して前記絶縁性基板の両端部に厚膜により設けられる上面電極と、該上面電極と厚膜電極を介して電気的に接続され、前記絶縁性基板の裏面に厚膜により設けられる裏面電極と、前記抵抗体表面に設けられる保護膜とからなり、前記上面電極が前記絶縁性基板の表面に設けられる第１上面電極および第２上面電極により形成され、前記抵抗体の両端部のそれぞれが、前記第１上面電極と第２上面電極とによりサンドイッチ構造に挟持されると共に、該第１上面電極と第２上面電極とが直接接触するように前記抵抗体両端部の一部が除去されており、前記第１上面電極または前記第２上面電極と前記裏面電極とが前記厚膜電極により接続されている。
【００１０】
ここに厚膜とは、電極や抵抗体の材料をペースト状にして塗布し、焼成または硬化させることにより厚く形成される膜を意味し、薄膜とは、スパッタリング法などにより金属膜などを直接成膜することにより薄く形成される膜を意味する。
【００１１】
この構成にすることにより、抵抗体が薄膜により形成されているため、抵抗値の精度やノイズ特性など、抵抗器の性能が非常に精度よく形成される。一方、電極などは厚膜により形成されているため、製造工程が非常に簡単で、安価に製造することができる。
【００１２】
具体的には、前記厚膜電極が、前記絶縁性基板の側面に厚膜により形成される側面電極からなり、前記第２上面電極と前記裏面電極との間に接続して設けられる構造とすることができる。この構造にすることにより、抵抗体の一部が除去されて第１上面電極と第２上面電極とが直接接触するように設けられているため、第１上面電極と第２上面電極とは共に厚膜同士で密着性がよく、その間にサンドイッチされる抵抗体は第１上面電極との密着性が厚膜上の薄膜であるため良好であり、第２上面電極とも第１上面電極を介して電気的に低抵抗で接続される。その結果、第２上面電極上に側面電極またはバンプ電極が厚膜により設けられても、共に厚膜同士で密着性がよく、非常に接触状態が良好な電極構造が得られる。
【００１５】
さらに別の具体的構造として、前記厚膜電極が、前記絶縁性基板の前記両端部に貫通孔が形成され、該貫通孔内に厚膜により形成されるスルーホール電極からなり、前記第１上面電極と前記裏面電極とそれぞれ接続するような構造とすることができる。この構造にすることにより、薄膜抵抗体と厚膜上面電極を用いながら、密着性よく接続することができる。さらに、上面電極上にも保護膜を形成することができ、上面電極としてハンダメッキによる腐食を考慮することなく、抵抗体に拡散し難い材料を用いることができる。
【００１６】
前記貫通孔の縦断面が、前記絶縁性基板の側面に露出しないように形成されることにより、実装のハンダ付けの際にフィレットレスの構造にすることができ、非常に実装面積を小さくすることができる。
【００１７】
前記貫通孔の縦断面が、前記絶縁性基板の側面に露出すると共に、該貫通孔内に前記スルーホール電極がほぼ充填されることにより、前記絶縁性基板の側面にスルーホール電極がほぼ平坦面で露出する構造とすれば、従来の側面電極により上面電極と裏面電極とを接続する構造と同じ形状で、薄膜抵抗体と厚膜電極とを密着性よく接続することができる。
【００２０】
【発明の実施の形態】
つぎに、本発明のチップ抵抗器について、図面を参照しながら説明をする。本発明によるチップ抵抗器は、その一実施形態の断面説明図が図１に示されるように、たとえばアルミナなどからなり、平面形状が矩形状の絶縁性基板１の表面上で、一端部から対向する他端部に延びるように薄膜により抵抗体４が設けられている。そして、その抵抗体の両端部のそれぞれと接続して、絶縁性基板１両端部の表面および裏面に厚膜により上面電極２１（２１ａ、２１ｂ）、３１（３１ａ、３１ｂ）と裏面電極２２、３２とが形成され、側面電極２３、３３のような厚膜電極により両者が電気的に接続されている。抵抗体４表面には保護膜５（５１〜５３）が設けられている。なお、図では以下の図も含めて、構成を説明するもので、薄膜と厚膜の厚さ関係が正確には示されていない。
【００２１】
すなわち、本発明によるチップ抵抗器は、抵抗値精度やノイズなどの抵抗特性に大きく影響する抵抗体４のみをスパッタリング法などを用いる薄膜により形成し、他の上面電極２１、３１や裏面電極２２、３２、側面電極２３、３３などを厚膜により形成することにより、製造工程を簡単にしていることに特徴がある。この場合、薄膜と厚膜との混合体、とくに薄膜上に厚膜を形成すると、その密着性が低下し、接続抵抗が上昇したり、極端の場合には剥離しやすいという問題があるが、本発明では、薄膜抵抗体の上に厚膜の電極を形成する場合には、密着性を向上させる手段が設けられている。すなわち、図１に示される例では、上面電極２１、３１を第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとに分割し、薄膜である抵抗体４を厚膜の第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとにより挟持すると共に、第１上面電極２１ａ、３１ａ上の抵抗体４の一部に貫通孔４１を設けて第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとを密着させるサンドイッチ構造にされていることに特徴がある。
【００２２】
基板１は、たとえばアルミナ、サファイア、またはＳｉウェハなどが用いられる。厚膜の電極材料としては、一般には金属粉末とガラスまたは樹脂とを混合してペースト状にしたものが使用され、混入する金属粉末により、Ａｇ系、Ａｇ-Ｐｄ系、Ａｕ系などを用いられている。ここに「系」とは、ＡｇやＡｕを主成分として他の元素が添加され得ることを意味する。なお、ガラスペーストは６００〜９００℃程度で焼成することにより硬化され、樹脂ペーストは２００〜２４０℃程度に昇温することにより硬化される。
【００２３】
図１に示される構造は、従来の基板１裏面から側面の電極を利用して、プリント基板などの実装基板に表面実装によりハンダ付けし得る構造のチップ抵抗器が示されている。すなわち、基板１の両端部に設けられる上面電極２１、３１に対応する基板１の裏面に上面電極と同様に、Ａｕとガラス成分とを有機溶剤によりペースト状にしたもの（Ａｕ系ペースト）を印刷し、焼成することにより厚膜の裏面電極２２、３２が形成されている。そして、上面電極と同じ電極材料により第１上面電極２１ａ、３１ａが形成されている。そして、抵抗体４の抵抗値の調整後に第２上面電極２１ｂ、３１ｂがＡｇ系樹脂ペーストにより形成された後に、樹脂ペーストからなる電極材料を第２上面電極２１ｂ、３１ｂおよび裏面電極２２、３２の上に重なるように基板１の側面に印刷して硬化させることにより、側面電極２３、３３が厚膜により形成されている。なお、電極２、３の露出面には、図示しないＮｉメッキおよびハンダメッキが施される。
【００２４】
抵抗体４は、たとえばＮｉ-Ｃｒ合金をスパッタリングなどにより成膜して、フォトリソグラフィ技術を用いて、所望の形状にパターニングすることにより、薄膜で形成されている。このパターニングの際に、第１上面電極２１ａ、３１ａ上の抵抗体４の一部もエッチングされて貫通孔４１が形成され、第１上面電極２１ａ、３１ａの一部が露出するように形成されている。この貫通孔４１は、１個でなくて複数個設けられてもよいし、スリット状など他の形状でもよい。そして、その上に第２上面電極２１ｂ、３１ｂが形成される際に、その第２上面電極材料が貫通孔内に埋まり、第２上面電極２１ｂ、３１ｂが第１上面電極２１ａ、３１ａと密着して接合される。このように、図１に示される例は、第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとを相互に密着させながら、抵抗体４をサンドイッチすることにより、薄膜抵抗４上に設けられる上面電極２１ｂ、３１ｂとの密着性向上手段が構成されている。
【００２５】
抵抗体４としては、前述の例の他に、Ｔａ系、Ｔａ-Ｎ系、Ｔａ-Ｓｉ系などの金属膜を所望の抵抗値に応じて選択して使用することができる。なお、「系」というのは、Ａｌ、Ｃｒ、Ｏなどを添加して抵抗を調整し得ることを意味する。
【００２６】
図１に示される例では、保護膜５が３層からなっているが、必ずしも３層の必要はなく、１層または２層でもよい。第１保護膜５１は、たとえば絶縁性物質を薄膜形成法により成膜することにより形成されている。また、第１保護膜５１は、抵抗体４の抵抗値を調整するために、抵抗体４を形成した後にその抵抗値を測定しながらレーザトリミングにより抵抗体４の一部を削って調整する工程が設けられており、その際に削った抵抗体材料が飛び散って再度抵抗体４の上に付着し性能が変化するのを防ぐ目的で設けられているが、その心配がなければとくに設けられる必要はない。
【００２７】
第２保護膜５２および第３保護膜５３は、レーザトリミングされて表面に凹凸のある第１保護膜５１上に塗布して露出した抵抗体４の表面を保護すると共に、チップ抵抗器の表面全体を保護するもので、第２保護膜５２だけでは、レーザトリミングによる溝を完全に埋めて平坦化させることができないため、さらに第３の保護膜５３が設けられることにより、表面が完全に被覆されると共に平坦化されている。この第２および第３保護膜５２、５３は、高温で焼成すると抵抗体４の抵抗値が変化する可能性があるため、エポキシ樹脂などからなる樹脂製ペーストを塗布して２００〜２４０℃程度で硬化させるのが好ましい。しかし、ホウケイ酸鉛ガラスなどを用いたガラス系のペーストを印刷して、６００〜７００℃程度で焼結することもできる。
【００２８】
つぎに、このチップ抵抗器の製法について、図２に示される主要部の工程説明図および図３に示されるフローチャートを参照しながら説明をする。なお、図２では１個分のチップ抵抗器の製造工程図が示されているが、実際に製造する場合は、５〜１０ｃｍ×５〜１０ｃｍ程度の大きな基板に１００〜１万個分程度の電極や抵抗体を同時に形成し、バー状に切断または分割して露出する側面に側面電極を形成し、さらにその後バー状に連なったチップ抵抗器を１個１個のチップに切断または分割して分離することにより製造される。
【００２９】
まず、図３のＳ１に示されるように、基板裏面の所定の場所に電極材料のペーストを印刷する。そして、６００〜９００℃程度で焼成することにより裏面電極２２、３２（図１参照）を形成する。ついで、基板表面の所定の場所（裏面電極２２、３２に対応する部分）に電極材料を印刷により塗布して焼成することにより、第１上面電極２１ａ、３１ａを形成する（Ｓ２、図２（ａ）参照）。その後、スパッタリング装置により、基板１の表面全面に薄膜抵抗体膜を成膜し、所望の形状にパターニングすることにより抵抗体４を形成する。この際、第１上面電極２１ａ、３１ａの一部が露出するようにその上面電極上の抵抗体膜の一部もエッチングして、貫通孔４１を形成する（Ｓ３、図２（ｂ）参照）。
【００３０】
その後、抵抗体４の表面に薄膜にてＡｌ2Ｏ3、ＳｉＯ2、ＳｉＮなどの成膜、またはＰｂガラスなどを含むガラスペーストを印刷などにより塗布して焼成することにより、第１保護膜５１を形成する（Ｓ４）。この工程は省略してもよい。そして、一対の第１上面電極２１ａ、３１ａにプローブ電極を接触させて抵抗値を測定しながら、所望の抵抗値になるようにレーザトリミングを行い抵抗値の調整を行う（Ｓ５）。さらにその表面に樹脂ペーストを塗布して硬化させることにより、第２保護膜５２を形成する（Ｓ６）。なお、この工程も省略することができる。ついで、たとえばＡｇなどと樹脂とを混合したペースト状の電極材料（Ａｇ系樹脂ペースト）を、第１上面電極２１ａ、３１ａの上に相当する部分に塗布して２００℃程度で硬化させることにより、厚膜の第２上面電極２１ｂ、３１ｂを形成する（Ｓ７、図２（ｃ））。なお、この工程とトリミング工程を逆にしてもよい。
【００３１】
その後、第２保護膜５２と同じ材料を塗布して硬化させることにより、第３保護膜５３を第２上面電極２１ｂ、３１ｂの間の抵抗体４上に形成する（Ｓ８）。なお、この工程と、前述の第２上面電極２１ｂ、３１ｂの形成工程（Ｓ７）を逆にしてもよい。ついで、大きな基板を一対の電極２１、３１を結ぶ方向と垂直な方向に並ぶ一列ごとになるようにバー状に切断または分割する（Ｓ９）。そして、上面電極２１、３１と裏面電極２２、３２の間にその上面電極および裏面電極上にも重なるようにＡｇ系樹脂ペーストの電極材料を塗布して硬化させることにより、側面電極２３、３３を形成する（Ｓ１０）。その後、バー状に連結されているチップ抵抗器を１個１個のチップに分割し（Ｓ１１）、電極の露出面にＮｉメッキおよびＰｂ／Ｓｎなどからなるハンダメッキを行う（図１では省略）ことにより、図１に示されるチップ抵抗器が得られる。
【００３２】
本発明によれば、抵抗体のみを薄膜により形成しながら、電極はすべて厚膜により形成しているため、製造工程の工数はそれほど増えず、安価に得ることができる。しかも、抵抗特性に影響を及ぼしやすい抵抗体は、スパッタリングによる薄膜により形成されているため、金属薄膜が均一材料で均一厚さに形成されており、非常に高精度の抵抗器が得られる。
【００３３】
この際、一般的には薄膜抵抗の上にたとえば側面電極などの厚膜電極を形成すると、両者間の密着性が完全には得られず、接触抵抗などが発生しやすいが、図１に示される例では、上面電極を第１上面電極と第２上面電極とに分割し、薄膜抵抗体の下に第１上面電極、薄膜抵抗体の上に第２上面電極を形成すると共に、第１上面電極上の薄膜抵抗体の少なくとも一部に貫通孔を設けて第１上面電極と、第２上面電極とを直接接触させているため、第１上面電極と第２上面電極とは共に厚膜同士で密着性がよく、第１上面電極と薄膜抵抗体も、厚膜上の薄膜であるため密着性がよく、第２上面電極と抵抗体との間の接触抵抗は非常に小さくなる。そして、その第２上面電極上に接触するように側面電極が厚膜により形成されるため、側面電極と上面電極および裏面電極との接触も厚膜同士で非常に低抵抗で密着性よく接触し、抵抗特性を低下させることはない。さらに、抵抗体に貫通孔が設けられていることにより、抵抗体の下側に設けられた第１上面電極が露出し、レーザトリミングの際の電極へのプローブ接触を行いやすいというメリットもある。
【００３４】
図４は、本発明によるチップ抵抗器の他の実施形態を示す断面説明図である。前述の例は、基板１の裏面に裏面電極が形成され、その裏面電極が側面電極を介して上面電極と接続され、裏面電極および側面電極によりプリント基板などの回路基板に実装することができる構造になっていたが、この例では、裏面電極や側面電極を形成しないで、上面電極に直接ハンダバンプなどを形成することにより、フェースダウンで直接ハンダ付けなどをすることができる構造にしたものである。
【００３５】
すなわち、図４で、上面電極２１、３１が厚膜の第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとで形成され、その間に貫通孔４１を有する抵抗体４が薄膜で形成され、第１から第３の保護膜５１〜５３が形成される点については、図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。図４に示される例では、裏面電極および側面電極が設けられず、ハンダバンプなどによるバンプ電極２４、３４が形成されていることに特徴がある。このバンプ電極２４、３４は、第２上面電極２１ｂ、３１ｂ上にペースト状のハンダ剤を印刷などにより塗布し、１００〜３００℃程度で硬化させることにより形成される。
【００３６】
このような構造にすることにより、裏面電極および側面電極を形成する必要がなく、工数の削減を図ることができると共に、実装した場合の抵抗値が、部品で測定した抵抗値とほぼ同じとなり、安定した特性で使用することができる。すなわち、前述のように、裏面電極および側面電極によりハンダ付けをして実装すると、電極自身も厚膜電極ではガラスや樹脂による抵抗成分があるため、ハンダ付けの際に形成されるハンダフィレットが側面電極のどの位置まで上昇するかにより抵抗値に微妙な変化が生じ、正確な抵抗値が得られない。しかし、この実施形態によれば、ハンダバンプに抵抗成分は殆どなく、部品として測定した抵抗値と同じ値の非常に正確な抵抗値で実装することができる。
【００３７】
前述の各例では、薄膜抵抗体とその上に設けられる厚膜電極（上面電極２１、３１）との密着性を向上させる手段が上面電極を２層にして、その間に抵抗体をサンドイッチする構造であったが、図５に示される例は、抵抗体を２層にして、その間に厚膜電極（上面電極）をサンドイッチすることにより、密着性の向上が図られており、上面電極を露出させることにより、側面電極との接続をし得る構造になっている。
【００３８】
すなわち、図５において、絶縁性基板１上に、たとえばＮｉ-Ｃｒ抵抗体からなる第１層４ａと、たとえばＴａＮなどの抵抗体からなる第２層４ｂが共にスパッタリングなどにより薄膜により形成されている。そして、その両端部では、第１層４ａと第２層４ｂとの間に、厚膜により形成された上面電極２１、３１がサンドイッチされている。この上面電極２１、３１は、第１層４ａに形成される貫通孔を介して、絶縁性基板１と直接接着しており、その上面は、第２層４ｂから一部が露出し、たとえば側面電極が接続し得るように抵抗体４および上面電極２１、３１が形成されている。その他は、前述の図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略するが、図５では、保護膜５が２層構造で図示され、また、側面電極２３、３３にはＮｉメッキ層２３ａ、３３ａおよびハンダメッキ層２３ｂ、３３ｂが図示されている。その他の絶縁性基板１、抵抗体の材料などは前述の例と同じで、その説明を省略する。
【００３９】
このチップ抵抗器を製造するには、まず、絶縁性基板１の裏面に裏面電極を厚膜により形成し、つぎに図６（ａ）に示されるように、たとえばＮｉ-Ｃｒからなる第１層４ａを絶縁性基板１の表面全面に成膜する。この成膜厚さは、図１に示される例の半分程度にする必要はなく、パターニングによりその抵抗値調整することができ、所望の抵抗値を得るために必要な厚さに成膜される。そして、マスクを形成してエッチングをするフォトリソグラフィ技術を用いて、両端部の電極形成場所に貫通孔４１を形成し、絶縁性基板１を露出させる。この際に第１層４ａを必要なパターンにエッチングしてもよいが、第２層も同じパターニングをする場合には、第２層４ｂを設けてから行ってもよい。そして、３００〜６００℃程度で、３０〜１００分程度のアニール処理を行う。
【００４０】
さらに図６（ｂ）に示されるように、抵抗体の第１層４ａの両端部で、貫通孔４１が形成された部分に、同様に厚膜法により上面電極２１、３１を形成する。これらの電極は、前述の例と同様に、印刷、乾燥および硬化または焼成により形成される。すなわち電極材料が樹脂系の場合は、２００〜２４０℃程度で硬化し、ガラス系の場合は４００〜６００℃程度で焼成する。
【００４１】
つぎに、たとえばＴａＮなどからなる抵抗体４の第２層４ｂを第１層４ａと同様にスパッタリング法などにより成膜し、パターニングをして所望の形状にする。この際、両端部には、上面電極２１、３１が少なくとも露出するようにパターニングをする。また、第１層４ａと第２層４ｂとが異なる材料からなる場合、それぞれのエッチングに適したエッチング液を用いる。その後、３００〜６００℃程度でアニール処理を行う。その後、レーザトリミングにより抵抗値を調整し、樹脂保護層５２、５３を必要な層数で形成する。そして、バー状にしてから側面電極２３、３３を形成し（図６（ｄ））、さらにチップ化してからＮｉメッキ層２３ａ、３３ａおよびハンダメッキ層２３ｂ、３３ｂを形成することにより図５に示されるチップ抵抗器が得られることも前述の例と同じである。
【００４２】
図５および６に示される例によれば、特性の良好な薄膜による抵抗体と、安価に製造することができる厚膜電極とを組み合せながら、薄膜抵抗体の第１層４ａ上に設けられる上面電極２１、３１は、第１層４ａに設けられる貫通孔４１を介して絶縁性基板１と密着性よく接着し、その上に設けられる薄膜抵抗体４の第２層４ｂとは、厚膜上に設けられる薄膜であるため、上面電極２１、３１と第２層４ｂとの密着性は非常に良好に得られる。さらに第１層４ａおよび第２層４ｂは共に薄膜であるため、相互に密着性が良く、結果的に上面電極２１、３１は薄膜抵抗体４と密着性よく、また、絶縁性基板１とも密着性よく積層される。しかも、この構造にすることにより、２層にする抵抗体にそれぞれ前述のＮｉ-ＣｒとＴａＮの組合せのように、温度係数の正負が逆になる材料を用いることにより、温度によっても安定した抵抗値のチップ抵抗器を得ることができる。
【００４３】
図７に示される例は、図５に示される抵抗体の第２層に代えて、電極部のみに薄膜上面電極２１ａ、３１ａを形成し、図５に示される例と同様に、厚膜の上面電極を薄膜によりサンドイッチする構造にすることにより、薄膜抵抗体上の厚膜電極の密着性を向上させる手段が講じられている。
【００４４】
すなわち、図７において、抵抗体４は１層で、絶縁性基板１上に直接設けられ、その両端部の電極形成場所では、貫通孔４１が形成されて、絶縁性基板１を露出させ、その上に上面電極２１、３１が厚膜により形成されている。ここまでは図５の例と同じであるが、この例では、抵抗体の第２層に代えて、たとえばＣｕやＮｉなどからなる電極材料がスパッタリングなどにより薄膜で上面電極２１、３１上およびその近傍の抵抗体４上に設けられ、薄膜上面電極２１ａ、３１ａが形成されている。この薄膜上面電極２１ａ、３１ａは、前述のような導電性の良好な材料でなくても、抵抗材料により形成することもできる。
【００４５】
つぎに、このチップ抵抗器の製法について、図８を参照しながら説明をする。まず、図８（ａ）に示されるように、絶縁性基板１の表面全面にＮｉ-Ｃｒなどの抵抗材料をスパッタリングなどにより設け、フォトリソグラフィ技術により所望の形状にパターニングをする。この際、両端部の電極形成場所には、絶縁性基板１が露出するように貫通孔４１を形成する。ついで、図８（ｂ）に示されるように、前述の例と同様に厚膜法により上面電極２１、３１を形成する。この際、上面電極２１、３１は貫通孔４１を介して絶縁性基板１と密着する。この上面電極２１、３１は、チップ抵抗器の側面に露出するように位置しないで、図８（ｂ'）に示されるように、抵抗体４の電極接続部の一部と絶縁性基板１の露出部とを覆うように形成してもよい。
【００４６】
その後、全面にＣｕまたはＮｉなどをスパッタリングにより成膜し、パターニングすることにより、図８（ｃ）に示されるように、薄膜からなる薄膜上面電極２１ａ、３１ａを上面電極２１、３１の一部と抵抗体４の一部を覆うように形成する。この際、上面電極２１、３１を絶縁性基板１の側面に露出させないで、内部に形成した場合には、図８（ｃ'）に示されるように、薄膜上面電極２１ａ、３１ａを絶縁性基板１の側面側に形成することにより、上面電極２１、３１と薄膜抵抗体４の両方を覆うように形成できる。その結果、薄膜の抵抗体４と薄膜上面電極２１ａ、３１ａにより厚膜の上面電極２１、３１をサンドイッチ構造に挟み込むことができる。ついで、前述と同様に抵抗体４表面に保護膜５２、５３を形成してバー状に分割し、側面電極２３、３３を形成し（図８（ｄ））、さらにチップ化してからメッキ層２３ａ、３３ａおよびハンダ層２３ｂ、３３ｂを形成することにより、図７に示されるようなチップ抵抗器を形成することができる。
【００４７】
図９に示される例は、薄膜抵抗体と厚膜電極との密着性を向上させながら、表面実装できるように絶縁性基板裏面に裏面電極を厚膜で形成する他の構造例である。すなわち、この例は、絶縁性基板にスルーホールを形成しておき、そのスルーホール内にスルーホール電極２５、３５を形成し、そのスルーホール電極２５、３５と接続するように、絶縁性基板１の表面に上面電極２１、３１を、裏面に裏面電極２２、３２を形成し、上面電極２１、３１上に重なるように薄膜により抵抗体４が形成され、その表面に保護膜５（５２、５３）が形成されている。この保護膜５の最外層５３は、図１１にチップ化する前の大きな基板上に多数個形成する場合の一部平面説明図が示されるように、上面電極２１、３１を露出させる必要がないため、全面に被覆することができ、表面を平坦面に形成することができる。
【００４８】
このチップ抵抗器を製造するには、絶縁性基板の大きな基板の状態で、各チップにする場合の両端部で、分割ラインより内側に相当する位置にスルーホールを形成しておき、そのスルーホール内に導体電極ペーストの印刷、乾燥により厚膜のスルーホール電極２５、３５を形成し、ついで、またはスルーホール電極２５、３５と同時に裏面電極２２、３２を同様に導体電極ペーストの印刷、乾燥と２００〜８７０℃程度の焼成により厚膜として形成する。つぎに、絶縁性基板１の表面側に上面電極２１、３１を同様に厚膜により形成する。そして、スパッタリングなどによりＮｉ-Ｃｒなどの抵抗材料を成膜して、所望の形状にパターニングすることにより抵抗体４を、その両端部が上面電極２１、３１上に重なるように形成する。この場合、上面電極２１、３１は表面にその一部が露出しても露出しなくてもよい。その後、抵抗値を測定しながら、レーザトリミングを行うことにより、所望の抵抗値になるように調整する。
【００４９】
そして、その表面に１〜２層のガラスまたは樹脂からなる保護膜５（５２、５３）を形成する。この場合、保護膜５は、前述のように、表面全体に印刷して形成することができる。なお、保護膜がガラスの場合は印刷した後、乾燥後５００〜６５０℃程度で焼成し、樹脂の場合は２００〜２４０℃程度で硬化させる。その後、大きな基板ごと電極をメッキすることにより、Ｎｉメッキ層２２ａ、３２ａ、ハンダメッキ層２２ｂ、３２ｂを形成し、その後各チップに分割することにより、図９に示されるチップ型抵抗器が得られる。
【００５０】
この例によれば、薄膜抵抗体の上に厚膜電極を形成しなくても、絶縁性基板裏面に設けられる裏面電極と上面電極とをスルーホール電極を介して電気的に接続することができる。その結果、薄膜抵抗体と厚膜電極とで構成しながら、薄膜抵抗体と厚膜電極との密着性の問題を生じることなく、薄膜抵抗体による高特性と、厚膜電極によるコストダウンを達成することができる。
【００５１】
しかも、この構造にすることにより、絶縁性基板の側面に側面電極が露出することがないため、実装基板などに実装する場合に、ハンダフィレットを形成しないで実装することができる。すなわち、図１０（ｂ）に示されるように、従来の構造では、実装基板などにハンダ付けすると、長さＬ、幅Ｗのチップで、ｄの長さのハンダフィレット７が形成される。その結果、実装基板に占める表面積は、（Ｌ＋２ｄ）×Ｗとなるが、本発明のチップ抵抗器によれば、図１０（ａ）に示されるように、Ｌ×Ｗで実装することができる。チップ抵抗器は、Ｌが０.６〜１.６ｍｍ程度で、ｄは０.１〜０.２ｍｍ程度であるため、占有面積として、１６.６〜１２.５％程度小さくすることができる。近年の電子機器の軽薄短小化に伴い、電子部品の小形化が要求され、チップ抵抗器の長さＬも前述のような小形化されている状態で、さらに占有面積を小さくすることができ、高密度実装化によるメリットは大きい。
【００５２】
このフィレットレス化に関して、前述の図４に示されるように、上面電極上にハンダバンプを形成することにより、フェースダウンで実装する構造にしても、フィレットをなくして実装面積を小さくすることができるが、図９に示される構造では、フェースダウンをしないため、抵抗体側を表面に露出させることができ、放熱をしやすいというメリットがある。
【００５３】
さらに本実施例によれば、保護膜を前述のように上面電極上も含めた全面に形成することができるため、保護膜の表面を平坦化させることができる。その結果、実装時に真空コレットにより表面側を吸着する場合でも、確実に吸着することができ、実装性が向上する。さらに、上面電極が完全に保護膜により被覆されているため、メッキ液や使用環境下でのガスや水分などの侵入を抑制することができ、信頼性を向上させることができる。たとえば上面電極が露出していると、電極をメッキする際に、Ａｕ系の電極材料の場合には、ハンダ付けの際にハンダに溶解されて腐食するという問題を有し、Ａｇ系の電極材料が好ましいが、Ａｇ系の電極材料を上面電極に用いると、抵抗体との接触部から抵抗体にＡｇが拡散し、抵抗値が変化するという問題を有しており、両方を満足させるのが困難であったが、本実施例によれば、ハンダ腐食の問題がないため、抵抗体に対して強いＡｕ系の電極材料を用いることができ、より一層抵抗体および電極の信頼性が向上する。
【００５４】
さらに、電極メッキの際に、大きな基板ごとメッキをすることができるため、バレルメッキをする必要がなく、小形なチップ抵抗器にバレルメッキよりも均一なメッキを施すことができる。
【００５５】
図１２は、図９の変形例を示す実施例で、大きな基板に設けるスルーホールをチップに分割する部分に形成し、そのスルーホール内にスルーホール電極２５、３５を形成し、スルーホール電極２５、３５を側面に露出させたものである。そして、チップ化してから電極メッキを行っているため、スルーホール電極２５、３５の側面にもにＮｉメッキ層２５ａ、３５ａおよびハンダメッキ層２５ｂ、３５ｂが形成されている点で図９に示される例と異なるが、他の構造は図９に示される構造と同じで、同じ部分には同じ符号を付してその説明を省略する。
【００５６】
このチップ抵抗器を製造するには、まず、図１３（ａ）に示されるように、大きな基板のチップに分割するラインＳ１、Ｓ２の抵抗体を形成する方向の両端部に相当する分割ラインＳ１上にスルーホールを形成しておき、そのスルーホール内に導電ペースト（導体電極ペースト）を印刷して乾燥させることによりスルーホール電極２５、３５を形成する。ついで、絶縁性基板１の裏面に導電ペーストを印刷して乾燥し、４００〜８００℃程度で焼成することにより、裏面電極２２、３２を形成する。その後は、前述の図９に示される構造の製法と同様に、上面電極２１、３１を導電ペーストの印刷、乾燥により形成し（図１３（ｂ））、スパッタリングなどにより抵抗材料を成膜し、所望の形状にパターニングすることにより薄膜の抵抗体４を形成する（図１３（ｃ））。その後、抵抗値を測定しながら、レーザトリミングを行うことにより、所望の抵抗値になるように調整する。
【００５７】
そして、前述の例と同様に、その表面に１〜２層のガラスまたは樹脂からなる保護膜５（５２、５３）を形成する。この場合、保護膜５を、表面全体に印刷して形成することができることも同様である。その後、各チップに分割して、バレルメッキなどによりＮｉメッキ層２５ａ、３５ａ、ハンダメッキ層２５ｂ、３５ｂを形成することにより、図１２に示されるチップ型抵抗器が得られる。
【００５８】
この例によっても、図９に示される例と同様に、薄膜抵抗体と厚膜電極とで構成しながら、薄膜抵抗体と厚膜電極との密着性の問題を生じることなく、薄膜抵抗体による高特性と、厚膜電極によるコストダウンを達成することができる。また、保護膜を上面電極上も含めた全面に形成することができることも同様で、保護膜の表面を平坦化させることができると共に、メッキ液や使用環境下でのガスや水分などの侵入を抑制することができ、信頼性を向上させることができる。
【００５９】
図１２に示される例では、スルーホール内の全体にスルーホール電極が埋め込まれる構造で示されているが、たとえば導電ペーストをスルーホール内に垂らすように付着することにより、スルーホール内の全体に充填されないで、スルーホール内壁に付着したスルーホール電極とすることもできる。この構造にすれば、大きな基板からチップに分割する際にブレークしやすく、ダイサーなどにより切断しなくてもスリットによるブレークにより分割することもできる。さらに、Ｎｉメッキなどをしても、スルーホール内に形成され、側面にメッキ分が出っ張るということもなく、実装基板などにハンダ付けする場合にも、スルーホール内にハンダフィレットが形成されるだけで、実装面積を余り大きくする必要がなく、前述のフィレットレスと同様の効果を得ながら、フィレットを形成することができ、ハンダ付けの信頼性を向上させることができる。
【００６０】
【発明の効果】
本発明によれば、抵抗特性に非常に大きく影響する抵抗体は薄膜で形成されることにより、高性能な抵抗器とされながら、他の電極はすべて厚膜により形成されることにより、製造工程は非常に簡単で少ない工数で非常に安価に得られる。しかも、薄膜上への厚膜形成による密着性の問題も解決され、全て薄膜で形成する場合に比べて、特性の低下は殆ど生じない。
【図面の簡単な説明】
【図１】本発明によるチップ抵抗器の一実施形態を示す断面説明図である。
【図２】図１のチップ抵抗器を製造する主要部の工程説明図である。
【図３】図１のチップ抵抗器を製造する一例のフローチャートである。
【図４】本発明によるチップ抵抗器の他の実施形態を示す断面説明図である。
【図５】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図６】図５のチップ抵抗器を製造する主要部の工程説明図である。
【図７】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図８】図７のチップ抵抗器を製造する主要部の工程説明図である。
【図９】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図１０】図９のチップ抵抗器を実装する際の占有面積を従来のチップ抵抗器と比較して示す説明図である。
【図１１】図９に示すチップ抵抗器を製造する際の保護膜形成工程の説明図である。
【図１２】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図１３】図１２のチップ抵抗器を製造する主要部の工程説明図である。
【図１４】従来のチップ抵抗器の構造を説明する断面説明図である。
【符号の説明】
１ 基板
４ 抵抗体
５ 保護膜
２１ 上面電極
２１ａ 第１上面電極
２１ｂ 第２上面電極
２２ 裏面電極
２３ 側面電極
２４ バンプ電極
３１ 上面電極
３１ａ 第１上面電極
３１ｂ 第２上面電極
３２ 裏面電極
３３ 側面電極
３４ バンプ電極
４１ 貫通孔
【発明の属する技術分野】
本発明は、チップ型の絶縁性基板上に抵抗体膜が設けられるチップ抵抗器に関する。さらに詳しくは、製造工程が簡単で安価に製造することができながら、高性能な特性が得られるチップ抵抗器に関する。
【０００２】
【従来の技術】
従来のチップ抵抗器は、印刷と焼成により電極や抵抗体を形成する厚膜抵抗器と、スパッタリングにより電極や抵抗体を製造する薄膜抵抗器とがある。構造は厚膜と薄膜との違い、および抵抗体と上面電極の上下関係の違いはあるが、両者とも殆ど同じ構造で、たとえば図１４に示されるような構造になっている。すなわち、図１４で、アルミナなどからなる絶縁性基板１の対向する両端部に一対の電極２、３が上面電極２１、３１および裏面電極２２、３２とこれらを連結する側面電極２３、３３により形成され、両電極に接続されるように抵抗体４が絶縁性基板１上に形成されている。そして、抵抗体の表面側に保護膜５が１〜３層で形成されている。なお、厚膜はたとえば５〜１０μｍ程度で、薄膜はたとえば０.１〜０.５μｍ程度に形成される。
【０００３】
厚膜抵抗器は、ガラスまたは樹脂を用いてペースト状にした材料を印刷などにより塗布して、６００〜９００℃程度で焼成（ガラスの場合）または２００〜２４０℃程度で硬化（樹脂の場合）させて各層を形成することにより得られる。電極材料としては、ＡｇにＰｄを添加したＡｇ系や、Ａｕを主成分としたＡｕ系の金属ペーストが用いられ、抵抗体材料としては、酸化ルテニウム（ＲｕＯ2）に必要な抵抗値にするためのＡｇなどを混入してガラスまたは樹脂によりペースト状にしたものが用いられる。また、薄膜抵抗器は、金属材料をスパッタリングなどにより成膜してパターニングすることにより得られ、電極材料としては、Ａｌ、Ｎｉ、Ｃｒ、Ｃｕなどが用いられ、抵抗材料としては、Ｎｉ-Ｃｒ合金などが用いられる。
【０００４】
このように、製造工程が、一方は印刷と熱処理により設けるのに対して、他方はスパッタリングなどにより設けるもので異なり、また、印刷装置とスパッタリング装置などの設備面においても異なり、製造ラインが全く異なっている。そのため、両方の膜を併用することは製造工程が複雑になり、実用的に難しい。
【０００５】
【発明が解決しようとする課題】
前述のように、チップ抵抗器には厚膜抵抗器と薄膜抵抗器とがあり、厚膜抵抗器はその製造設備が非常に安価で、抵抗器自身も安価に製造することができる。しかし、抵抗体は、酸化ルテニムをペースト状にしたものであり、その組成の均一性、塗布する場合の厚さの均一性、抵抗値調整のためＡｇなどの添加量の相違、などによって得られる抵抗値の精度が劣ると共に、ノイズ特性が悪いなどの性能面で劣るという問題がある。また、薄膜抵抗器は、抵抗値の精度やノイズ特性などは優れているが、高価なスパッタ装置などを使用しなければならず、また製造時間がかかり、かなり高価になるという問題がある。
【０００６】
一方、厚膜と薄膜とを混合すると、前述のような製造ラインの複雑さもさることながら、厚膜の上に薄膜を成膜する場合は密着性の問題はないが、薄膜の上に厚膜を成膜すると、密着性が低下して接触抵抗が増大し、品質が一定しないという問題がある。
【０００７】
本発明は、このような問題を解決するためになされたもので、抵抗値の精度を向上させると共に、ノイズ特性などの抵抗特性を高度にしながら、生産性を向上させることができるチップ抵抗器を提供することにある。
【０００８】
本発明の他の目的は、抵抗体に薄膜抵抗を用い、電極に厚膜電極を用いる場合に、抵抗体と電極との接続を向上させながら、表面実装が可能なチップ抵抗器を提供することにある。
【０００９】
【課題を解決するための手段】
本発明によるチップ抵抗器は、絶縁性基板と、該絶縁性基板の表面上で、一端部から対向する他端部に延びるように薄膜により設けられる抵抗体と、該抵抗体の両端部と接続して前記絶縁性基板の両端部に厚膜により設けられる上面電極と、該上面電極と厚膜電極を介して電気的に接続され、前記絶縁性基板の裏面に厚膜により設けられる裏面電極と、前記抵抗体表面に設けられる保護膜とからなり、前記上面電極が前記絶縁性基板の表面に設けられる第１上面電極および第２上面電極により形成され、前記抵抗体の両端部のそれぞれが、前記第１上面電極と第２上面電極とによりサンドイッチ構造に挟持されると共に、該第１上面電極と第２上面電極とが直接接触するように前記抵抗体両端部の一部が除去されており、前記第１上面電極または前記第２上面電極と前記裏面電極とが前記厚膜電極により接続されている。
【００１０】
ここに厚膜とは、電極や抵抗体の材料をペースト状にして塗布し、焼成または硬化させることにより厚く形成される膜を意味し、薄膜とは、スパッタリング法などにより金属膜などを直接成膜することにより薄く形成される膜を意味する。
【００１１】
この構成にすることにより、抵抗体が薄膜により形成されているため、抵抗値の精度やノイズ特性など、抵抗器の性能が非常に精度よく形成される。一方、電極などは厚膜により形成されているため、製造工程が非常に簡単で、安価に製造することができる。
【００１２】
具体的には、前記厚膜電極が、前記絶縁性基板の側面に厚膜により形成される側面電極からなり、前記第２上面電極と前記裏面電極との間に接続して設けられる構造とすることができる。この構造にすることにより、抵抗体の一部が除去されて第１上面電極と第２上面電極とが直接接触するように設けられているため、第１上面電極と第２上面電極とは共に厚膜同士で密着性がよく、その間にサンドイッチされる抵抗体は第１上面電極との密着性が厚膜上の薄膜であるため良好であり、第２上面電極とも第１上面電極を介して電気的に低抵抗で接続される。その結果、第２上面電極上に側面電極またはバンプ電極が厚膜により設けられても、共に厚膜同士で密着性がよく、非常に接触状態が良好な電極構造が得られる。
【００１５】
さらに別の具体的構造として、前記厚膜電極が、前記絶縁性基板の前記両端部に貫通孔が形成され、該貫通孔内に厚膜により形成されるスルーホール電極からなり、前記第１上面電極と前記裏面電極とそれぞれ接続するような構造とすることができる。この構造にすることにより、薄膜抵抗体と厚膜上面電極を用いながら、密着性よく接続することができる。さらに、上面電極上にも保護膜を形成することができ、上面電極としてハンダメッキによる腐食を考慮することなく、抵抗体に拡散し難い材料を用いることができる。
【００１６】
前記貫通孔の縦断面が、前記絶縁性基板の側面に露出しないように形成されることにより、実装のハンダ付けの際にフィレットレスの構造にすることができ、非常に実装面積を小さくすることができる。
【００１７】
前記貫通孔の縦断面が、前記絶縁性基板の側面に露出すると共に、該貫通孔内に前記スルーホール電極がほぼ充填されることにより、前記絶縁性基板の側面にスルーホール電極がほぼ平坦面で露出する構造とすれば、従来の側面電極により上面電極と裏面電極とを接続する構造と同じ形状で、薄膜抵抗体と厚膜電極とを密着性よく接続することができる。
【００２０】
【発明の実施の形態】
つぎに、本発明のチップ抵抗器について、図面を参照しながら説明をする。本発明によるチップ抵抗器は、その一実施形態の断面説明図が図１に示されるように、たとえばアルミナなどからなり、平面形状が矩形状の絶縁性基板１の表面上で、一端部から対向する他端部に延びるように薄膜により抵抗体４が設けられている。そして、その抵抗体の両端部のそれぞれと接続して、絶縁性基板１両端部の表面および裏面に厚膜により上面電極２１（２１ａ、２１ｂ）、３１（３１ａ、３１ｂ）と裏面電極２２、３２とが形成され、側面電極２３、３３のような厚膜電極により両者が電気的に接続されている。抵抗体４表面には保護膜５（５１〜５３）が設けられている。なお、図では以下の図も含めて、構成を説明するもので、薄膜と厚膜の厚さ関係が正確には示されていない。
【００２１】
すなわち、本発明によるチップ抵抗器は、抵抗値精度やノイズなどの抵抗特性に大きく影響する抵抗体４のみをスパッタリング法などを用いる薄膜により形成し、他の上面電極２１、３１や裏面電極２２、３２、側面電極２３、３３などを厚膜により形成することにより、製造工程を簡単にしていることに特徴がある。この場合、薄膜と厚膜との混合体、とくに薄膜上に厚膜を形成すると、その密着性が低下し、接続抵抗が上昇したり、極端の場合には剥離しやすいという問題があるが、本発明では、薄膜抵抗体の上に厚膜の電極を形成する場合には、密着性を向上させる手段が設けられている。すなわち、図１に示される例では、上面電極２１、３１を第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとに分割し、薄膜である抵抗体４を厚膜の第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとにより挟持すると共に、第１上面電極２１ａ、３１ａ上の抵抗体４の一部に貫通孔４１を設けて第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとを密着させるサンドイッチ構造にされていることに特徴がある。
【００２２】
基板１は、たとえばアルミナ、サファイア、またはＳｉウェハなどが用いられる。厚膜の電極材料としては、一般には金属粉末とガラスまたは樹脂とを混合してペースト状にしたものが使用され、混入する金属粉末により、Ａｇ系、Ａｇ-Ｐｄ系、Ａｕ系などを用いられている。ここに「系」とは、ＡｇやＡｕを主成分として他の元素が添加され得ることを意味する。なお、ガラスペーストは６００〜９００℃程度で焼成することにより硬化され、樹脂ペーストは２００〜２４０℃程度に昇温することにより硬化される。
【００２３】
図１に示される構造は、従来の基板１裏面から側面の電極を利用して、プリント基板などの実装基板に表面実装によりハンダ付けし得る構造のチップ抵抗器が示されている。すなわち、基板１の両端部に設けられる上面電極２１、３１に対応する基板１の裏面に上面電極と同様に、Ａｕとガラス成分とを有機溶剤によりペースト状にしたもの（Ａｕ系ペースト）を印刷し、焼成することにより厚膜の裏面電極２２、３２が形成されている。そして、上面電極と同じ電極材料により第１上面電極２１ａ、３１ａが形成されている。そして、抵抗体４の抵抗値の調整後に第２上面電極２１ｂ、３１ｂがＡｇ系樹脂ペーストにより形成された後に、樹脂ペーストからなる電極材料を第２上面電極２１ｂ、３１ｂおよび裏面電極２２、３２の上に重なるように基板１の側面に印刷して硬化させることにより、側面電極２３、３３が厚膜により形成されている。なお、電極２、３の露出面には、図示しないＮｉメッキおよびハンダメッキが施される。
【００２４】
抵抗体４は、たとえばＮｉ-Ｃｒ合金をスパッタリングなどにより成膜して、フォトリソグラフィ技術を用いて、所望の形状にパターニングすることにより、薄膜で形成されている。このパターニングの際に、第１上面電極２１ａ、３１ａ上の抵抗体４の一部もエッチングされて貫通孔４１が形成され、第１上面電極２１ａ、３１ａの一部が露出するように形成されている。この貫通孔４１は、１個でなくて複数個設けられてもよいし、スリット状など他の形状でもよい。そして、その上に第２上面電極２１ｂ、３１ｂが形成される際に、その第２上面電極材料が貫通孔内に埋まり、第２上面電極２１ｂ、３１ｂが第１上面電極２１ａ、３１ａと密着して接合される。このように、図１に示される例は、第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとを相互に密着させながら、抵抗体４をサンドイッチすることにより、薄膜抵抗４上に設けられる上面電極２１ｂ、３１ｂとの密着性向上手段が構成されている。
【００２５】
抵抗体４としては、前述の例の他に、Ｔａ系、Ｔａ-Ｎ系、Ｔａ-Ｓｉ系などの金属膜を所望の抵抗値に応じて選択して使用することができる。なお、「系」というのは、Ａｌ、Ｃｒ、Ｏなどを添加して抵抗を調整し得ることを意味する。
【００２６】
図１に示される例では、保護膜５が３層からなっているが、必ずしも３層の必要はなく、１層または２層でもよい。第１保護膜５１は、たとえば絶縁性物質を薄膜形成法により成膜することにより形成されている。また、第１保護膜５１は、抵抗体４の抵抗値を調整するために、抵抗体４を形成した後にその抵抗値を測定しながらレーザトリミングにより抵抗体４の一部を削って調整する工程が設けられており、その際に削った抵抗体材料が飛び散って再度抵抗体４の上に付着し性能が変化するのを防ぐ目的で設けられているが、その心配がなければとくに設けられる必要はない。
【００２７】
第２保護膜５２および第３保護膜５３は、レーザトリミングされて表面に凹凸のある第１保護膜５１上に塗布して露出した抵抗体４の表面を保護すると共に、チップ抵抗器の表面全体を保護するもので、第２保護膜５２だけでは、レーザトリミングによる溝を完全に埋めて平坦化させることができないため、さらに第３の保護膜５３が設けられることにより、表面が完全に被覆されると共に平坦化されている。この第２および第３保護膜５２、５３は、高温で焼成すると抵抗体４の抵抗値が変化する可能性があるため、エポキシ樹脂などからなる樹脂製ペーストを塗布して２００〜２４０℃程度で硬化させるのが好ましい。しかし、ホウケイ酸鉛ガラスなどを用いたガラス系のペーストを印刷して、６００〜７００℃程度で焼結することもできる。
【００２８】
つぎに、このチップ抵抗器の製法について、図２に示される主要部の工程説明図および図３に示されるフローチャートを参照しながら説明をする。なお、図２では１個分のチップ抵抗器の製造工程図が示されているが、実際に製造する場合は、５〜１０ｃｍ×５〜１０ｃｍ程度の大きな基板に１００〜１万個分程度の電極や抵抗体を同時に形成し、バー状に切断または分割して露出する側面に側面電極を形成し、さらにその後バー状に連なったチップ抵抗器を１個１個のチップに切断または分割して分離することにより製造される。
【００２９】
まず、図３のＳ１に示されるように、基板裏面の所定の場所に電極材料のペーストを印刷する。そして、６００〜９００℃程度で焼成することにより裏面電極２２、３２（図１参照）を形成する。ついで、基板表面の所定の場所（裏面電極２２、３２に対応する部分）に電極材料を印刷により塗布して焼成することにより、第１上面電極２１ａ、３１ａを形成する（Ｓ２、図２（ａ）参照）。その後、スパッタリング装置により、基板１の表面全面に薄膜抵抗体膜を成膜し、所望の形状にパターニングすることにより抵抗体４を形成する。この際、第１上面電極２１ａ、３１ａの一部が露出するようにその上面電極上の抵抗体膜の一部もエッチングして、貫通孔４１を形成する（Ｓ３、図２（ｂ）参照）。
【００３０】
その後、抵抗体４の表面に薄膜にてＡｌ2Ｏ3、ＳｉＯ2、ＳｉＮなどの成膜、またはＰｂガラスなどを含むガラスペーストを印刷などにより塗布して焼成することにより、第１保護膜５１を形成する（Ｓ４）。この工程は省略してもよい。そして、一対の第１上面電極２１ａ、３１ａにプローブ電極を接触させて抵抗値を測定しながら、所望の抵抗値になるようにレーザトリミングを行い抵抗値の調整を行う（Ｓ５）。さらにその表面に樹脂ペーストを塗布して硬化させることにより、第２保護膜５２を形成する（Ｓ６）。なお、この工程も省略することができる。ついで、たとえばＡｇなどと樹脂とを混合したペースト状の電極材料（Ａｇ系樹脂ペースト）を、第１上面電極２１ａ、３１ａの上に相当する部分に塗布して２００℃程度で硬化させることにより、厚膜の第２上面電極２１ｂ、３１ｂを形成する（Ｓ７、図２（ｃ））。なお、この工程とトリミング工程を逆にしてもよい。
【００３１】
その後、第２保護膜５２と同じ材料を塗布して硬化させることにより、第３保護膜５３を第２上面電極２１ｂ、３１ｂの間の抵抗体４上に形成する（Ｓ８）。なお、この工程と、前述の第２上面電極２１ｂ、３１ｂの形成工程（Ｓ７）を逆にしてもよい。ついで、大きな基板を一対の電極２１、３１を結ぶ方向と垂直な方向に並ぶ一列ごとになるようにバー状に切断または分割する（Ｓ９）。そして、上面電極２１、３１と裏面電極２２、３２の間にその上面電極および裏面電極上にも重なるようにＡｇ系樹脂ペーストの電極材料を塗布して硬化させることにより、側面電極２３、３３を形成する（Ｓ１０）。その後、バー状に連結されているチップ抵抗器を１個１個のチップに分割し（Ｓ１１）、電極の露出面にＮｉメッキおよびＰｂ／Ｓｎなどからなるハンダメッキを行う（図１では省略）ことにより、図１に示されるチップ抵抗器が得られる。
【００３２】
本発明によれば、抵抗体のみを薄膜により形成しながら、電極はすべて厚膜により形成しているため、製造工程の工数はそれほど増えず、安価に得ることができる。しかも、抵抗特性に影響を及ぼしやすい抵抗体は、スパッタリングによる薄膜により形成されているため、金属薄膜が均一材料で均一厚さに形成されており、非常に高精度の抵抗器が得られる。
【００３３】
この際、一般的には薄膜抵抗の上にたとえば側面電極などの厚膜電極を形成すると、両者間の密着性が完全には得られず、接触抵抗などが発生しやすいが、図１に示される例では、上面電極を第１上面電極と第２上面電極とに分割し、薄膜抵抗体の下に第１上面電極、薄膜抵抗体の上に第２上面電極を形成すると共に、第１上面電極上の薄膜抵抗体の少なくとも一部に貫通孔を設けて第１上面電極と、第２上面電極とを直接接触させているため、第１上面電極と第２上面電極とは共に厚膜同士で密着性がよく、第１上面電極と薄膜抵抗体も、厚膜上の薄膜であるため密着性がよく、第２上面電極と抵抗体との間の接触抵抗は非常に小さくなる。そして、その第２上面電極上に接触するように側面電極が厚膜により形成されるため、側面電極と上面電極および裏面電極との接触も厚膜同士で非常に低抵抗で密着性よく接触し、抵抗特性を低下させることはない。さらに、抵抗体に貫通孔が設けられていることにより、抵抗体の下側に設けられた第１上面電極が露出し、レーザトリミングの際の電極へのプローブ接触を行いやすいというメリットもある。
【００３４】
図４は、本発明によるチップ抵抗器の他の実施形態を示す断面説明図である。前述の例は、基板１の裏面に裏面電極が形成され、その裏面電極が側面電極を介して上面電極と接続され、裏面電極および側面電極によりプリント基板などの回路基板に実装することができる構造になっていたが、この例では、裏面電極や側面電極を形成しないで、上面電極に直接ハンダバンプなどを形成することにより、フェースダウンで直接ハンダ付けなどをすることができる構造にしたものである。
【００３５】
すなわち、図４で、上面電極２１、３１が厚膜の第１上面電極２１ａ、３１ａと第２上面電極２１ｂ、３１ｂとで形成され、その間に貫通孔４１を有する抵抗体４が薄膜で形成され、第１から第３の保護膜５１〜５３が形成される点については、図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略する。図４に示される例では、裏面電極および側面電極が設けられず、ハンダバンプなどによるバンプ電極２４、３４が形成されていることに特徴がある。このバンプ電極２４、３４は、第２上面電極２１ｂ、３１ｂ上にペースト状のハンダ剤を印刷などにより塗布し、１００〜３００℃程度で硬化させることにより形成される。
【００３６】
このような構造にすることにより、裏面電極および側面電極を形成する必要がなく、工数の削減を図ることができると共に、実装した場合の抵抗値が、部品で測定した抵抗値とほぼ同じとなり、安定した特性で使用することができる。すなわち、前述のように、裏面電極および側面電極によりハンダ付けをして実装すると、電極自身も厚膜電極ではガラスや樹脂による抵抗成分があるため、ハンダ付けの際に形成されるハンダフィレットが側面電極のどの位置まで上昇するかにより抵抗値に微妙な変化が生じ、正確な抵抗値が得られない。しかし、この実施形態によれば、ハンダバンプに抵抗成分は殆どなく、部品として測定した抵抗値と同じ値の非常に正確な抵抗値で実装することができる。
【００３７】
前述の各例では、薄膜抵抗体とその上に設けられる厚膜電極（上面電極２１、３１）との密着性を向上させる手段が上面電極を２層にして、その間に抵抗体をサンドイッチする構造であったが、図５に示される例は、抵抗体を２層にして、その間に厚膜電極（上面電極）をサンドイッチすることにより、密着性の向上が図られており、上面電極を露出させることにより、側面電極との接続をし得る構造になっている。
【００３８】
すなわち、図５において、絶縁性基板１上に、たとえばＮｉ-Ｃｒ抵抗体からなる第１層４ａと、たとえばＴａＮなどの抵抗体からなる第２層４ｂが共にスパッタリングなどにより薄膜により形成されている。そして、その両端部では、第１層４ａと第２層４ｂとの間に、厚膜により形成された上面電極２１、３１がサンドイッチされている。この上面電極２１、３１は、第１層４ａに形成される貫通孔を介して、絶縁性基板１と直接接着しており、その上面は、第２層４ｂから一部が露出し、たとえば側面電極が接続し得るように抵抗体４および上面電極２１、３１が形成されている。その他は、前述の図１に示される例と同じで、同じ部分には同じ符号を付してその説明を省略するが、図５では、保護膜５が２層構造で図示され、また、側面電極２３、３３にはＮｉメッキ層２３ａ、３３ａおよびハンダメッキ層２３ｂ、３３ｂが図示されている。その他の絶縁性基板１、抵抗体の材料などは前述の例と同じで、その説明を省略する。
【００３９】
このチップ抵抗器を製造するには、まず、絶縁性基板１の裏面に裏面電極を厚膜により形成し、つぎに図６（ａ）に示されるように、たとえばＮｉ-Ｃｒからなる第１層４ａを絶縁性基板１の表面全面に成膜する。この成膜厚さは、図１に示される例の半分程度にする必要はなく、パターニングによりその抵抗値調整することができ、所望の抵抗値を得るために必要な厚さに成膜される。そして、マスクを形成してエッチングをするフォトリソグラフィ技術を用いて、両端部の電極形成場所に貫通孔４１を形成し、絶縁性基板１を露出させる。この際に第１層４ａを必要なパターンにエッチングしてもよいが、第２層も同じパターニングをする場合には、第２層４ｂを設けてから行ってもよい。そして、３００〜６００℃程度で、３０〜１００分程度のアニール処理を行う。
【００４０】
さらに図６（ｂ）に示されるように、抵抗体の第１層４ａの両端部で、貫通孔４１が形成された部分に、同様に厚膜法により上面電極２１、３１を形成する。これらの電極は、前述の例と同様に、印刷、乾燥および硬化または焼成により形成される。すなわち電極材料が樹脂系の場合は、２００〜２４０℃程度で硬化し、ガラス系の場合は４００〜６００℃程度で焼成する。
【００４１】
つぎに、たとえばＴａＮなどからなる抵抗体４の第２層４ｂを第１層４ａと同様にスパッタリング法などにより成膜し、パターニングをして所望の形状にする。この際、両端部には、上面電極２１、３１が少なくとも露出するようにパターニングをする。また、第１層４ａと第２層４ｂとが異なる材料からなる場合、それぞれのエッチングに適したエッチング液を用いる。その後、３００〜６００℃程度でアニール処理を行う。その後、レーザトリミングにより抵抗値を調整し、樹脂保護層５２、５３を必要な層数で形成する。そして、バー状にしてから側面電極２３、３３を形成し（図６（ｄ））、さらにチップ化してからＮｉメッキ層２３ａ、３３ａおよびハンダメッキ層２３ｂ、３３ｂを形成することにより図５に示されるチップ抵抗器が得られることも前述の例と同じである。
【００４２】
図５および６に示される例によれば、特性の良好な薄膜による抵抗体と、安価に製造することができる厚膜電極とを組み合せながら、薄膜抵抗体の第１層４ａ上に設けられる上面電極２１、３１は、第１層４ａに設けられる貫通孔４１を介して絶縁性基板１と密着性よく接着し、その上に設けられる薄膜抵抗体４の第２層４ｂとは、厚膜上に設けられる薄膜であるため、上面電極２１、３１と第２層４ｂとの密着性は非常に良好に得られる。さらに第１層４ａおよび第２層４ｂは共に薄膜であるため、相互に密着性が良く、結果的に上面電極２１、３１は薄膜抵抗体４と密着性よく、また、絶縁性基板１とも密着性よく積層される。しかも、この構造にすることにより、２層にする抵抗体にそれぞれ前述のＮｉ-ＣｒとＴａＮの組合せのように、温度係数の正負が逆になる材料を用いることにより、温度によっても安定した抵抗値のチップ抵抗器を得ることができる。
【００４３】
図７に示される例は、図５に示される抵抗体の第２層に代えて、電極部のみに薄膜上面電極２１ａ、３１ａを形成し、図５に示される例と同様に、厚膜の上面電極を薄膜によりサンドイッチする構造にすることにより、薄膜抵抗体上の厚膜電極の密着性を向上させる手段が講じられている。
【００４４】
すなわち、図７において、抵抗体４は１層で、絶縁性基板１上に直接設けられ、その両端部の電極形成場所では、貫通孔４１が形成されて、絶縁性基板１を露出させ、その上に上面電極２１、３１が厚膜により形成されている。ここまでは図５の例と同じであるが、この例では、抵抗体の第２層に代えて、たとえばＣｕやＮｉなどからなる電極材料がスパッタリングなどにより薄膜で上面電極２１、３１上およびその近傍の抵抗体４上に設けられ、薄膜上面電極２１ａ、３１ａが形成されている。この薄膜上面電極２１ａ、３１ａは、前述のような導電性の良好な材料でなくても、抵抗材料により形成することもできる。
【００４５】
つぎに、このチップ抵抗器の製法について、図８を参照しながら説明をする。まず、図８（ａ）に示されるように、絶縁性基板１の表面全面にＮｉ-Ｃｒなどの抵抗材料をスパッタリングなどにより設け、フォトリソグラフィ技術により所望の形状にパターニングをする。この際、両端部の電極形成場所には、絶縁性基板１が露出するように貫通孔４１を形成する。ついで、図８（ｂ）に示されるように、前述の例と同様に厚膜法により上面電極２１、３１を形成する。この際、上面電極２１、３１は貫通孔４１を介して絶縁性基板１と密着する。この上面電極２１、３１は、チップ抵抗器の側面に露出するように位置しないで、図８（ｂ'）に示されるように、抵抗体４の電極接続部の一部と絶縁性基板１の露出部とを覆うように形成してもよい。
【００４６】
その後、全面にＣｕまたはＮｉなどをスパッタリングにより成膜し、パターニングすることにより、図８（ｃ）に示されるように、薄膜からなる薄膜上面電極２１ａ、３１ａを上面電極２１、３１の一部と抵抗体４の一部を覆うように形成する。この際、上面電極２１、３１を絶縁性基板１の側面に露出させないで、内部に形成した場合には、図８（ｃ'）に示されるように、薄膜上面電極２１ａ、３１ａを絶縁性基板１の側面側に形成することにより、上面電極２１、３１と薄膜抵抗体４の両方を覆うように形成できる。その結果、薄膜の抵抗体４と薄膜上面電極２１ａ、３１ａにより厚膜の上面電極２１、３１をサンドイッチ構造に挟み込むことができる。ついで、前述と同様に抵抗体４表面に保護膜５２、５３を形成してバー状に分割し、側面電極２３、３３を形成し（図８（ｄ））、さらにチップ化してからメッキ層２３ａ、３３ａおよびハンダ層２３ｂ、３３ｂを形成することにより、図７に示されるようなチップ抵抗器を形成することができる。
【００４７】
図９に示される例は、薄膜抵抗体と厚膜電極との密着性を向上させながら、表面実装できるように絶縁性基板裏面に裏面電極を厚膜で形成する他の構造例である。すなわち、この例は、絶縁性基板にスルーホールを形成しておき、そのスルーホール内にスルーホール電極２５、３５を形成し、そのスルーホール電極２５、３５と接続するように、絶縁性基板１の表面に上面電極２１、３１を、裏面に裏面電極２２、３２を形成し、上面電極２１、３１上に重なるように薄膜により抵抗体４が形成され、その表面に保護膜５（５２、５３）が形成されている。この保護膜５の最外層５３は、図１１にチップ化する前の大きな基板上に多数個形成する場合の一部平面説明図が示されるように、上面電極２１、３１を露出させる必要がないため、全面に被覆することができ、表面を平坦面に形成することができる。
【００４８】
このチップ抵抗器を製造するには、絶縁性基板の大きな基板の状態で、各チップにする場合の両端部で、分割ラインより内側に相当する位置にスルーホールを形成しておき、そのスルーホール内に導体電極ペーストの印刷、乾燥により厚膜のスルーホール電極２５、３５を形成し、ついで、またはスルーホール電極２５、３５と同時に裏面電極２２、３２を同様に導体電極ペーストの印刷、乾燥と２００〜８７０℃程度の焼成により厚膜として形成する。つぎに、絶縁性基板１の表面側に上面電極２１、３１を同様に厚膜により形成する。そして、スパッタリングなどによりＮｉ-Ｃｒなどの抵抗材料を成膜して、所望の形状にパターニングすることにより抵抗体４を、その両端部が上面電極２１、３１上に重なるように形成する。この場合、上面電極２１、３１は表面にその一部が露出しても露出しなくてもよい。その後、抵抗値を測定しながら、レーザトリミングを行うことにより、所望の抵抗値になるように調整する。
【００４９】
そして、その表面に１〜２層のガラスまたは樹脂からなる保護膜５（５２、５３）を形成する。この場合、保護膜５は、前述のように、表面全体に印刷して形成することができる。なお、保護膜がガラスの場合は印刷した後、乾燥後５００〜６５０℃程度で焼成し、樹脂の場合は２００〜２４０℃程度で硬化させる。その後、大きな基板ごと電極をメッキすることにより、Ｎｉメッキ層２２ａ、３２ａ、ハンダメッキ層２２ｂ、３２ｂを形成し、その後各チップに分割することにより、図９に示されるチップ型抵抗器が得られる。
【００５０】
この例によれば、薄膜抵抗体の上に厚膜電極を形成しなくても、絶縁性基板裏面に設けられる裏面電極と上面電極とをスルーホール電極を介して電気的に接続することができる。その結果、薄膜抵抗体と厚膜電極とで構成しながら、薄膜抵抗体と厚膜電極との密着性の問題を生じることなく、薄膜抵抗体による高特性と、厚膜電極によるコストダウンを達成することができる。
【００５１】
しかも、この構造にすることにより、絶縁性基板の側面に側面電極が露出することがないため、実装基板などに実装する場合に、ハンダフィレットを形成しないで実装することができる。すなわち、図１０（ｂ）に示されるように、従来の構造では、実装基板などにハンダ付けすると、長さＬ、幅Ｗのチップで、ｄの長さのハンダフィレット７が形成される。その結果、実装基板に占める表面積は、（Ｌ＋２ｄ）×Ｗとなるが、本発明のチップ抵抗器によれば、図１０（ａ）に示されるように、Ｌ×Ｗで実装することができる。チップ抵抗器は、Ｌが０.６〜１.６ｍｍ程度で、ｄは０.１〜０.２ｍｍ程度であるため、占有面積として、１６.６〜１２.５％程度小さくすることができる。近年の電子機器の軽薄短小化に伴い、電子部品の小形化が要求され、チップ抵抗器の長さＬも前述のような小形化されている状態で、さらに占有面積を小さくすることができ、高密度実装化によるメリットは大きい。
【００５２】
このフィレットレス化に関して、前述の図４に示されるように、上面電極上にハンダバンプを形成することにより、フェースダウンで実装する構造にしても、フィレットをなくして実装面積を小さくすることができるが、図９に示される構造では、フェースダウンをしないため、抵抗体側を表面に露出させることができ、放熱をしやすいというメリットがある。
【００５３】
さらに本実施例によれば、保護膜を前述のように上面電極上も含めた全面に形成することができるため、保護膜の表面を平坦化させることができる。その結果、実装時に真空コレットにより表面側を吸着する場合でも、確実に吸着することができ、実装性が向上する。さらに、上面電極が完全に保護膜により被覆されているため、メッキ液や使用環境下でのガスや水分などの侵入を抑制することができ、信頼性を向上させることができる。たとえば上面電極が露出していると、電極をメッキする際に、Ａｕ系の電極材料の場合には、ハンダ付けの際にハンダに溶解されて腐食するという問題を有し、Ａｇ系の電極材料が好ましいが、Ａｇ系の電極材料を上面電極に用いると、抵抗体との接触部から抵抗体にＡｇが拡散し、抵抗値が変化するという問題を有しており、両方を満足させるのが困難であったが、本実施例によれば、ハンダ腐食の問題がないため、抵抗体に対して強いＡｕ系の電極材料を用いることができ、より一層抵抗体および電極の信頼性が向上する。
【００５４】
さらに、電極メッキの際に、大きな基板ごとメッキをすることができるため、バレルメッキをする必要がなく、小形なチップ抵抗器にバレルメッキよりも均一なメッキを施すことができる。
【００５５】
図１２は、図９の変形例を示す実施例で、大きな基板に設けるスルーホールをチップに分割する部分に形成し、そのスルーホール内にスルーホール電極２５、３５を形成し、スルーホール電極２５、３５を側面に露出させたものである。そして、チップ化してから電極メッキを行っているため、スルーホール電極２５、３５の側面にもにＮｉメッキ層２５ａ、３５ａおよびハンダメッキ層２５ｂ、３５ｂが形成されている点で図９に示される例と異なるが、他の構造は図９に示される構造と同じで、同じ部分には同じ符号を付してその説明を省略する。
【００５６】
このチップ抵抗器を製造するには、まず、図１３（ａ）に示されるように、大きな基板のチップに分割するラインＳ１、Ｓ２の抵抗体を形成する方向の両端部に相当する分割ラインＳ１上にスルーホールを形成しておき、そのスルーホール内に導電ペースト（導体電極ペースト）を印刷して乾燥させることによりスルーホール電極２５、３５を形成する。ついで、絶縁性基板１の裏面に導電ペーストを印刷して乾燥し、４００〜８００℃程度で焼成することにより、裏面電極２２、３２を形成する。その後は、前述の図９に示される構造の製法と同様に、上面電極２１、３１を導電ペーストの印刷、乾燥により形成し（図１３（ｂ））、スパッタリングなどにより抵抗材料を成膜し、所望の形状にパターニングすることにより薄膜の抵抗体４を形成する（図１３（ｃ））。その後、抵抗値を測定しながら、レーザトリミングを行うことにより、所望の抵抗値になるように調整する。
【００５７】
そして、前述の例と同様に、その表面に１〜２層のガラスまたは樹脂からなる保護膜５（５２、５３）を形成する。この場合、保護膜５を、表面全体に印刷して形成することができることも同様である。その後、各チップに分割して、バレルメッキなどによりＮｉメッキ層２５ａ、３５ａ、ハンダメッキ層２５ｂ、３５ｂを形成することにより、図１２に示されるチップ型抵抗器が得られる。
【００５８】
この例によっても、図９に示される例と同様に、薄膜抵抗体と厚膜電極とで構成しながら、薄膜抵抗体と厚膜電極との密着性の問題を生じることなく、薄膜抵抗体による高特性と、厚膜電極によるコストダウンを達成することができる。また、保護膜を上面電極上も含めた全面に形成することができることも同様で、保護膜の表面を平坦化させることができると共に、メッキ液や使用環境下でのガスや水分などの侵入を抑制することができ、信頼性を向上させることができる。
【００５９】
図１２に示される例では、スルーホール内の全体にスルーホール電極が埋め込まれる構造で示されているが、たとえば導電ペーストをスルーホール内に垂らすように付着することにより、スルーホール内の全体に充填されないで、スルーホール内壁に付着したスルーホール電極とすることもできる。この構造にすれば、大きな基板からチップに分割する際にブレークしやすく、ダイサーなどにより切断しなくてもスリットによるブレークにより分割することもできる。さらに、Ｎｉメッキなどをしても、スルーホール内に形成され、側面にメッキ分が出っ張るということもなく、実装基板などにハンダ付けする場合にも、スルーホール内にハンダフィレットが形成されるだけで、実装面積を余り大きくする必要がなく、前述のフィレットレスと同様の効果を得ながら、フィレットを形成することができ、ハンダ付けの信頼性を向上させることができる。
【００６０】
【発明の効果】
本発明によれば、抵抗特性に非常に大きく影響する抵抗体は薄膜で形成されることにより、高性能な抵抗器とされながら、他の電極はすべて厚膜により形成されることにより、製造工程は非常に簡単で少ない工数で非常に安価に得られる。しかも、薄膜上への厚膜形成による密着性の問題も解決され、全て薄膜で形成する場合に比べて、特性の低下は殆ど生じない。
【図面の簡単な説明】
【図１】本発明によるチップ抵抗器の一実施形態を示す断面説明図である。
【図２】図１のチップ抵抗器を製造する主要部の工程説明図である。
【図３】図１のチップ抵抗器を製造する一例のフローチャートである。
【図４】本発明によるチップ抵抗器の他の実施形態を示す断面説明図である。
【図５】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図６】図５のチップ抵抗器を製造する主要部の工程説明図である。
【図７】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図８】図７のチップ抵抗器を製造する主要部の工程説明図である。
【図９】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図１０】図９のチップ抵抗器を実装する際の占有面積を従来のチップ抵抗器と比較して示す説明図である。
【図１１】図９に示すチップ抵抗器を製造する際の保護膜形成工程の説明図である。
【図１２】本発明によるチップ抵抗器のさらに他の実施形態を示す断面説明図である。
【図１３】図１２のチップ抵抗器を製造する主要部の工程説明図である。
【図１４】従来のチップ抵抗器の構造を説明する断面説明図である。
【符号の説明】
１ 基板
４ 抵抗体
５ 保護膜
２１ 上面電極
２１ａ 第１上面電極
２１ｂ 第２上面電極
２２ 裏面電極
２３ 側面電極
２４ バンプ電極
３１ 上面電極
３１ａ 第１上面電極
３１ｂ 第２上面電極
３２ 裏面電極
３３ 側面電極
３４ バンプ電極
４１ 貫通孔
Claims (5)
- 絶縁性基板と、該絶縁性基板の表面上で、一端部から対向する他端部に延びるように薄膜により設けられる抵抗体と、該抵抗体の両端部と接続して前記絶縁性基板の両端部に厚膜により設けられる上面電極と、該上面電極と厚膜電極を介して電気的に接続され、前記絶縁性基板の裏面に厚膜により設けられる裏面電極と、前記抵抗体の表面に設けられる保護膜とからなり、前記上面電極が前記絶縁性基板の表面に設けられる第１上面電極および第２上面電極により形成され、前記抵抗体の両端部のそれぞれが、前記第１上面電極と第２上面電極とによりサンドイッチ構造に挟持されると共に、該第１上面電極と第２上面電極とが直接接触するように前記抵抗体両端部の一部が除去されており、前記第１上面電極または前記第２上面電極と前記裏面電極とが前記厚膜電極により接続されてなるチップ抵抗器。
- 前記厚膜電極が、前記絶縁性基板の側面に厚膜により形成される側面電極からなり、前記第２上面電極と前記裏面電極との間に接続して設けられてなる請求項１記載のチップ抵抗器。
- 前記厚膜電極が、前記絶縁性基板の前記両端部に貫通孔が形成され、該貫通孔内に厚膜により形成されるスルーホール電極からなり、前記第１上面電極と前記裏面電極とそれぞれ接続するように形成されてなる請求項１記載のチップ抵抗器。
- 前記貫通孔の縦断面が前記絶縁性基板の側面に露出しないように、前記貫通孔が形成されてなる請求項３記載のチップ抵抗器。
- 前記貫通孔の縦断面が前記絶縁性基板の側面に露出するように前記貫通孔が形成されると共に、該貫通孔内に前記スルーホール電極がほぼ充填されることにより、前記絶縁性基板の側面にスルーホール電極がほぼ平坦面で露出してなる請求項３記載のチップ抵抗器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001123169A JP4722318B2 (ja) | 2000-06-05 | 2001-04-20 | チップ抵抗器 |
| US09/873,247 US6703683B2 (en) | 2000-04-20 | 2001-06-05 | Chip resistor and method for manufacturing the same |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000168062 | 2000-06-05 | ||
| JP2000168062 | 2000-06-05 | ||
| JP2000-168062 | 2000-06-05 | ||
| JP2001123169A JP4722318B2 (ja) | 2000-06-05 | 2001-04-20 | チップ抵抗器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002064002A JP2002064002A (ja) | 2002-02-28 |
| JP4722318B2 true JP4722318B2 (ja) | 2011-07-13 |
Family
ID=26593343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001123169A Expired - Lifetime JP4722318B2 (ja) | 2000-04-20 | 2001-04-20 | チップ抵抗器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6703683B2 (ja) |
| JP (1) | JP4722318B2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4041660B2 (ja) * | 2001-05-31 | 2008-01-30 | ユーディナデバイス株式会社 | 半導体装置及びその製造方法 |
| JP3935687B2 (ja) * | 2001-06-20 | 2007-06-27 | アルプス電気株式会社 | 薄膜抵抗素子およびその製造方法 |
| JP3846312B2 (ja) * | 2002-01-15 | 2006-11-15 | 松下電器産業株式会社 | 多連チップ抵抗器の製造方法 |
| TW540829U (en) * | 2002-07-02 | 2003-07-01 | Inpaq Technology Co Ltd | Improved chip-type thick film resistor structure |
| UA80295C2 (en) * | 2002-09-06 | 2007-09-10 | Biogen Inc | Pyrazolopyridines and using the same |
| JP2004253467A (ja) * | 2003-02-18 | 2004-09-09 | Rohm Co Ltd | チップ抵抗器 |
| JP3967272B2 (ja) * | 2003-02-25 | 2007-08-29 | ローム株式会社 | チップ抵抗器 |
| JP2004259864A (ja) * | 2003-02-25 | 2004-09-16 | Rohm Co Ltd | チップ抵抗器 |
| JP4047760B2 (ja) * | 2003-04-28 | 2008-02-13 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| JP4057462B2 (ja) * | 2003-04-28 | 2008-03-05 | ローム株式会社 | チップ抵抗器およびその製造方法 |
| JPWO2006011425A1 (ja) * | 2004-07-27 | 2008-05-01 | 松下電器産業株式会社 | チップ抵抗器およびその製造方法 |
| JP2006066613A (ja) * | 2004-08-26 | 2006-03-09 | Rohm Co Ltd | チップ型部品とその製造方法 |
| US7224258B2 (en) * | 2004-09-27 | 2007-05-29 | Ohmcraft, Inc. | Fine line thick film resistors by photolithography |
| US20060229974A1 (en) * | 2005-04-11 | 2006-10-12 | I4 Licensing Llc | Method of extending credit to at least one consumer and method of processing a transaction between a consumer and a merchant |
| JP5022576B2 (ja) * | 2005-07-08 | 2012-09-12 | 株式会社ジャパンディスプレイイースト | 表示パネルおよび表示装置 |
| JP4501077B2 (ja) * | 2006-02-17 | 2010-07-14 | Ｔｄｋ株式会社 | 薄膜デバイス |
| US7982582B2 (en) | 2007-03-01 | 2011-07-19 | Vishay Intertechnology Inc. | Sulfuration resistant chip resistor and method for making same |
| JP2008244211A (ja) * | 2007-03-28 | 2008-10-09 | Matsushita Electric Ind Co Ltd | 薄膜チップ抵抗器の製造方法 |
| JP5262159B2 (ja) * | 2008-02-14 | 2013-08-14 | パナソニック株式会社 | 薄膜チップ抵抗器の製造方法 |
| TWI395232B (zh) * | 2009-02-06 | 2013-05-01 | Yageo Corp | 晶片電阻器及其製造方法 |
| WO2011028870A1 (en) | 2009-09-04 | 2011-03-10 | Vishay Dale Electronics, Inc. | Resistor with temperature coefficient of resistance (tcr) compensation |
| TW201409493A (zh) * | 2012-08-24 | 2014-03-01 | Ralec Electronic Corp | 晶片式排列電阻器及其製造方法 |
| US9818512B2 (en) | 2014-12-08 | 2017-11-14 | Vishay Dale Electronics, Llc | Thermally sprayed thin film resistor and method of making |
| JP2016119421A (ja) * | 2014-12-22 | 2016-06-30 | Koa株式会社 | チップ抵抗器 |
| US9997281B2 (en) * | 2015-02-19 | 2018-06-12 | Rohm Co., Ltd. | Chip resistor and method for manufacturing the same |
| US10083781B2 (en) | 2015-10-30 | 2018-09-25 | Vishay Dale Electronics, Llc | Surface mount resistors and methods of manufacturing same |
| JP6933453B2 (ja) * | 2016-08-22 | 2021-09-08 | Koa株式会社 | チップ部品、チップ部品の実装構造、チップ抵抗器の製造方法 |
| CN110634637B (zh) * | 2017-10-23 | 2021-06-22 | 潮州三环（集团）股份有限公司 | 一种阻值范围为1mω/□～10mω/□的厚膜电阻浆料及其制备方法 |
| US10438729B2 (en) | 2017-11-10 | 2019-10-08 | Vishay Dale Electronics, Llc | Resistor with upper surface heat dissipation |
| KR102127807B1 (ko) | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
| KR102127806B1 (ko) | 2018-09-17 | 2020-06-29 | 삼성전기주식회사 | 전자 부품 및 이의 제작 방법 |
| CN110265214B (zh) * | 2019-06-24 | 2021-04-13 | 翔声科技（厦门）有限公司 | 一种薄膜电感器的制作工艺以及薄膜电感器 |
| KR102231104B1 (ko) | 2019-12-27 | 2021-03-23 | 삼성전기주식회사 | 저항 부품 |
| MX2023001934A (es) | 2020-08-20 | 2023-06-01 | Vishay Dale Electronics Llc | Resistencias, resistencias que detectan corriente, derivaciones de bateria, resistencias de derivacion y metodos de fabricacion de los mismos. |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4792781A (en) * | 1986-02-21 | 1988-12-20 | Tdk Corporation | Chip-type resistor |
| JPH01291401A (ja) * | 1988-05-19 | 1989-11-24 | Fuji Elelctrochem Co Ltd | 薄膜抵抗体及びその製造方法 |
| JP2641530B2 (ja) * | 1988-10-25 | 1997-08-13 | 松下電器産業株式会社 | チップ状電子部品の製造方法 |
| JPH0529102A (ja) * | 1991-07-19 | 1993-02-05 | Sony Corp | 電子部品 |
| JP3304130B2 (ja) * | 1992-07-27 | 2002-07-22 | 松下電器産業株式会社 | 角形薄膜チップ抵抗器の製造方法 |
| JP3665385B2 (ja) * | 1995-05-15 | 2005-06-29 | ローム株式会社 | 電子部品 |
| TW318321B (ja) * | 1995-07-14 | 1997-10-21 | Matsushita Electric Ind Co Ltd | |
| JP2896996B2 (ja) * | 1996-08-27 | 1999-05-31 | 釜屋電機株式会社 | 低抵抗チップ抵抗器及びその製造方法 |
| US5907274A (en) * | 1996-09-11 | 1999-05-25 | Matsushita Electric Industrial Co., Ltd. | Chip resistor |
| JPH10163004A (ja) * | 1996-12-02 | 1998-06-19 | Sony Corp | 抵抗器、コンデンサ、インダクタ及びコネクタ |
| JPH10189318A (ja) * | 1996-12-27 | 1998-07-21 | Hokuriku Electric Ind Co Ltd | ネットワーク抵抗器の製造方法 |
| JPH10261547A (ja) * | 1997-03-19 | 1998-09-29 | Rohm Co Ltd | 面実装型複合素子の構造及びその製造方法 |
| JP2000164402A (ja) * | 1998-11-27 | 2000-06-16 | Rohm Co Ltd | チップ抵抗器の構造 |
| JP4387548B2 (ja) * | 2000-03-28 | 2009-12-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
2001
- 2001-04-20 JP JP2001123169A patent/JP4722318B2/ja not_active Expired - Lifetime
- 2001-06-05 US US09/873,247 patent/US6703683B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020031860A1 (en) | 2002-03-14 |
| US6703683B2 (en) | 2004-03-09 |
| JP2002064002A (ja) | 2002-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4722318B2 (ja) | チップ抵抗器 | |
| JP4204029B2 (ja) | チップ抵抗器 | |
| US10008310B1 (en) | Resistor element, method of manufacturing the same, and resistor element assembly | |
| JP4384787B2 (ja) | チップ抵抗器 | |
| JP3845030B2 (ja) | チップ抵抗器の製造方法 | |
| JP2000306711A (ja) | 多連チップ抵抗器およびその製造方法 | |
| JP2001351801A (ja) | チップ抵抗器 | |
| JP3825576B2 (ja) | チップ抵抗器の製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP3118509B2 (ja) | チップ抵抗器 | |
| JP3567144B2 (ja) | チップ形抵抗器およびその製造方法 | |
| JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JP3134067B2 (ja) | 低抵抗チップ抵抗器及びその製造方法 | |
| JP2003297670A (ja) | チップ型複合部品 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JP2806802B2 (ja) | チップ抵抗器 | |
| JP2006080322A (ja) | チップ型複合電子部品 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP4326670B2 (ja) | チップ抵抗器の製法 | |
| JP3353037B2 (ja) | チップ抵抗器 | |
| JP2949072B2 (ja) | ボールグリッドアレイタイプ部品の製造方法 | |
| JP3080491B2 (ja) | 配線パターン | |
| JP3435419B2 (ja) | チップ抵抗器 | |
| JP3323140B2 (ja) | チップ抵抗器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110329 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110406 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |