JP3080491B2 - 配線パターン - Google Patents
配線パターンInfo
- Publication number
- JP3080491B2 JP3080491B2 JP04320015A JP32001592A JP3080491B2 JP 3080491 B2 JP3080491 B2 JP 3080491B2 JP 04320015 A JP04320015 A JP 04320015A JP 32001592 A JP32001592 A JP 32001592A JP 3080491 B2 JP3080491 B2 JP 3080491B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- substrate
- wiring pattern
- layer
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
- Non-Insulated Conductors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Adjustable Resistors (AREA)
Description
基板上に形成されかつ抵抗部を一体に備えた配線パター
ンに関する。
に形成された配線パターンとして、抵抗部を一体に備え
たものが知られている。この種の配線パターンの一例を
図6に示す。基板1上に形成された配線パターン2は、
正対する1対の配線層3,4と、両配線層3,4間を接
続する抵抗体層5とから主に構成されている。抵抗体層
5は、各配線層3,4の先端部にそれぞれ設けられたパ
ッド部3a,4aに接続されている。
造するためのセラミックグリーンシート上に、配線層
3,4を形成するための高融点金属材料を含む導電体ペ
ーストと、抵抗体層5を形成するための抵抗体材料ペー
ストとをそれぞれスクリーン印刷し、これらをセラミッ
クグリーンシートとともに一体焼成すると形成できる。
なお、配線層3,4に設けたパッド部3a,4aは、ス
クリーン印刷時の印刷精度に起因する印刷ずれを考慮し
て、抵抗体層5の位置決めを容易にするためのものであ
る。
ン2は、パッド部3a,4aを有しているため、配線パ
ターン2,2間の間隔X(図6)が広くなる。この結
果、配線パターン2は、限られた領域内で配線密度を高
めるのが困難である。本発明の目的は、配線密度を高め
ることができるようにすることにある。
は、セラミックス電気絶縁材料からなる基板上に形成さ
れかつ抵抗部を一体に備えたものである。この配線パタ
ーンは、基板上に抵抗体材料を印刷し焼成して形成され
た配線層と、基板と同じ材料を印刷し焼成して形成され
た、配線層の中央部を被覆するコーティング層と、配線
層をコーティング層で被覆された中央部を除いて被覆す
る導電性のメッキ層とを備えている。
形成された部分が導電性を有する。また、メッキ層が形
成されていない配線層部分は、抵抗体材料のみからなる
ので、抵抗部として機能する。このような配線パターン
は、従来例のように配線層と抵抗体層とを別々にスクリ
ーン印刷する必要がないので、パッド部を設ける必要が
なく、高密度に形成できる。
装置を示す。図において、半導体装置10は、セラミッ
ク製の基板11と、基板11上に搭載されたIC等の半
導体素子12と、基板11上に取り付けられかつ半導体
素子12を気密に封止するための蓋体13とから主に構
成されている。
イトセラミックス、窒化アルミニウムセラミックス、炭
化珪素セラミックス、ガラスセラミックス等の電気絶縁
材料からなる概ね正方形の板状であり、図上面中央に半
導体素子12を固定するための固定部14を有してい
る。固定部14の周囲には、半導体素子12との間で信
号の授受を行うための配線パターン15が多数形成され
ている。各配線パターン15は、図2に示すように、互
いに平行に配置されており、基板11の外周部に向けて
延びている。また、各配線パターン15の基板11外周
部側端部は、基板11の厚み方向に貫通する導電性のス
ルーホール16に接続している。スルーホール16は、
タングステンやモリブデン等の高融点金属製であり、基
板11の図底面に電極16aを形成している。
ウ等のロウ材を用いて外部リード端子17が固定されて
いる。外部リード端子17は、42アロイやコバール合
金製である。外部リード端子17の表面は、ニッケルや
金等の耐食性の良好な金属からなるメッキ層(図示せ
ず)により被覆されている。このようなメッキ層は、厚
みが通常1.0〜20.0μmに設定されており、外部
リード端子17の酸化腐食を防止するとともに外部リー
ド端子17と回路基板との接続を容易にするためのもの
である。
を説明する。なお、図3は、図2のIII−III断面
図である。配線パターン15は、基板11上に形成され
た配線層18を有している。配線層18は抵抗体材料か
らなる。抵抗体材料としては、基板11を構成するセラ
ミック材料やガラス材料等の絶縁物質粉末にタングステ
ン、モリブデン、レニウム又は白金等の高融点金属粉末
を混合したものが用いられる。配線層18は、その長さ
方向の中央部18aを除いて、全体がメッキ層19によ
り被覆されている。メッキ層19は、ニッケルメッキ層
と金メッキ層とがこの順に積層された2層構造であり、
厚みが例えば4〜20μmに設定されている。このよう
なメッキ層19は、抵抗材料からなる配線層18に導電
性を与えるためのものである。
同じ材料からなるコーティング層20により被覆されて
いる。このコーティング層20は、配線パターン15の
幅方向に延びており、図2に示すように、互いに平行に
配列された配線パターン15の中央部18aを同時に被
覆している。コーティング層20の厚みは、通常10〜
30μmである。このようなコーティング層20は、中
央部18aに含まれる高融点金属粉末の酸化腐食を防止
し、中央部18aの抵抗値を安定に維持するためのもの
である。
上にガラス、樹脂又はロウ材等の接着材を用いて固定さ
れている。また、半導体素子12に設けられた各信号端
子12a(図2)は、ボンディングワイヤー21により
対応する配線パターン15に接続されている。ここで、
ボンディングワイヤー21は、配線パターン15のメッ
キ層19に接合している。
器状の部材であり、ガラス、樹脂又はロウ材等の接着材
により基板11上に固定されている。このような半導体
装置10に形成された配線パターン15は、メッキ層1
9を有する部分が導電部となり、メッキ層19が形成さ
れていない中央部18aが抵抗部となる。
抵抗部は、配線パターン15を伝播する信号に含まれる
ノイズを低減するためのものである。なお、配線パター
ン15の抵抗部の抵抗値は、図2に示すように、コーテ
ィング層20とともに配線層18の一部をレーザーによ
り削除してトリミング部22を設けると所望の値に調整
できる。
ようなパッド部を有していないため配線パターン15間
の間隔Y(図2)を小さく設定できるので、基板11上
に高密度に形成できる。このため、基板11が小型化で
きるので、半導体装置10は小型に構成できる。次に、
上述の配線パターン15の製造方法について説明する。
ここでは、基板11と一体に配線パターン15を製造す
る場合について説明する。
クグリーンシートを用意する。セラミックグリーンシー
トは、基板11がアルミナセラミックスからなる場合、
アルミナ、シリカ、カルシア、マグネシア等の原料粉末
に適当なバインダー及び溶剤を加えて泥漿状とし、これ
を周知のドクターブレード法等を採用してシート状に成
形すると得られる。
て得られたセラミックグリーンシート11a上の所定部
位に配線層18を形成するための抵抗材料ペースト18
aを所定のパターンに印刷する。印刷方法としては、ス
クリーン印刷法が採用され得る。次に、図5に示すよう
に、抵抗材料ペースト18aの長手方向の中央部に、コ
ーティング層20を形成するための絶縁材料ペースト2
0aを配置する。絶縁材料ペースト20aは、スクリー
ン印刷等により配置され得る。次に、抵抗材料ペースト
18aと絶縁材料ペースト19aとをセラミックグリー
ンシート11aとともに焼成する。これにより、配線層
18とコーティング層20とを備えた基板11が得られ
る。この基板11にニッケルメッキ処理と金メッキ処理
とをこの順に施すと、配線層18の露出部分にのみメッ
キ層19が配置される。これにより、基板11上に配線
パターン15が形成される。
材料からなる基板上に形成された、抵抗体材料を印刷し
焼成して形成された配線層を、中央部を基板と同じ材料
を印刷し焼成して形成したコーティング層で被覆すると
ともに、その中央部を除いて導電性のメッキ層により被
覆したので、配線パターンの配線密度を高めることがで
きるとともに、中央部の抵抗を安定に維持することがで
きる。
断面図。
面図。
Claims (1)
- 【請求項1】セラミックス電気絶縁材料からなる基板上
に形成されかつ抵抗部を一体に備えた配線パターンであ
って、 前記基板上に抵抗体材料を印刷し焼成して形成された配
線層と、前記基板と同じ材料を印刷し焼成して形成された、 前記
配線層の中央部を被覆するコーティング層と、 前記配線層を前記中央部を除いて被覆する導電性のメッ
キ層と、 を備えた配線パターン。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04320015A JP3080491B2 (ja) | 1992-11-30 | 1992-11-30 | 配線パターン |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04320015A JP3080491B2 (ja) | 1992-11-30 | 1992-11-30 | 配線パターン |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06169141A JPH06169141A (ja) | 1994-06-14 |
JP3080491B2 true JP3080491B2 (ja) | 2000-08-28 |
Family
ID=18116803
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04320015A Expired - Lifetime JP3080491B2 (ja) | 1992-11-30 | 1992-11-30 | 配線パターン |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3080491B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100389314B1 (ko) * | 2001-07-18 | 2003-06-25 | 엘지전자 주식회사 | 도금인입선 없는 인쇄회로기판의 제조방법 |
-
1992
- 1992-11-30 JP JP04320015A patent/JP3080491B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06169141A (ja) | 1994-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4786888A (en) | Thermistor and method of producing the same | |
US7746212B2 (en) | Temperature sensor and method for its production | |
US6077728A (en) | Method of producing a ceramic package main body | |
US4912450A (en) | Thermistor and method of producing the same | |
JP3080491B2 (ja) | 配線パターン | |
WO1997030461A1 (en) | Resistor network in ball grid array package | |
JP4741624B2 (ja) | 配線基板 | |
JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
JPH0595071U (ja) | 厚膜回路基板 | |
JP4671511B2 (ja) | 配線基板の製造方法 | |
JP4623852B2 (ja) | 電子部品搭載用基板 | |
JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
JP4395227B2 (ja) | 配線基板 | |
JP2002252444A (ja) | 多数個取り配線基板 | |
JP2738624B2 (ja) | セラミック配線基板 | |
JPH0785496B2 (ja) | セラミツク配線基板の製造法 | |
JP3165517B2 (ja) | 回路装置 | |
JP2746813B2 (ja) | 半導体素子収納用パッケージ | |
JP2003068932A (ja) | 配線基板 | |
JP2975491B2 (ja) | チップ抵抗器 | |
JP3981316B2 (ja) | 半導体素子収納用パッケージ | |
JP3181013B2 (ja) | 半導体素子収納用パッケージ | |
JP3457748B2 (ja) | 配線基板 | |
JP3406710B2 (ja) | 半導体素子収納用パッケージ | |
JPH10107240A (ja) | イメージセンサー素子収納用パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |