JP3845030B2 - チップ抵抗器の製造方法 - Google Patents

チップ抵抗器の製造方法 Download PDF

Info

Publication number
JP3845030B2
JP3845030B2 JP2002048441A JP2002048441A JP3845030B2 JP 3845030 B2 JP3845030 B2 JP 3845030B2 JP 2002048441 A JP2002048441 A JP 2002048441A JP 2002048441 A JP2002048441 A JP 2002048441A JP 3845030 B2 JP3845030 B2 JP 3845030B2
Authority
JP
Japan
Prior art keywords
layer
resistor
substrate
chip
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002048441A
Other languages
English (en)
Other versions
JP2003249401A (ja
Inventor
尊之 丸山
修一 堀尾
友規 小口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP2002048441A priority Critical patent/JP3845030B2/ja
Priority to CN 02152405 priority patent/CN1441444A/zh
Publication of JP2003249401A publication Critical patent/JP2003249401A/ja
Application granted granted Critical
Publication of JP3845030B2 publication Critical patent/JP3845030B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はチップ抵抗器の製造方法に係り、特に、導電性接着剤と半田のいずれを用いても実装可能なチップ抵抗器の製造方法に関する。
【0002】
【従来の技術】
回路基板上に半田を用いて実装されるチップ抵抗器としては、従来、図7に示すような構造のものが広く知られている。同図に示すチップ抵抗器1は、アルミナ等からなる絶縁性のチップ状基板2と、このチップ状基板2上に形成された抵抗体3と、チップ状基板2の側部の上下両面および端面に形成されて抵抗体3と電気的に接続された一対の下地電極層4と、各下地電極層4を被覆するニッケルメッキ層5と、このニッケルメッキ層5を被覆する半田メッキ層6と、抵抗体3を被覆するガラスコート層(プリコート層)7と、このガラスコート層7を被覆するオーバーコート層8とによって構成されている。
【0003】
このチップ抵抗器1の端子部は、下地電極層4とニッケルメッキ層5および半田メッキ層6の三層構造になっている。下地電極層4は、チップ状基板2の側部の上面に形成されて一端部が抵抗体3と重なり合う一対の上面電極層4aと、チップ状基板2の側部の下面に形成された一対の下面電極層4bと、チップ状基板2の側部の端面(側端面)に形成されて上面電極層4aおよび下面電極層4bを橋絡する一対の端面電極層4cとからなる。なお、ニッケルメッキ層5を介して下地電極層4を被覆する半田メッキ層6の代わりに、錫メッキ層を形成することもある。
【0004】
抵抗体3は、ガラスコート層7で被覆した後、レーザ等でトリミングを行うことにより、所定の抵抗値に調整されている。このとき、ガラスコート層7は、抵抗体3の非トリミング領域がレーザ等の熱で損傷しないように保護する役目を果たす。オーバーコート層8としては、エポキシ樹脂やエポキシフェノール樹脂等のエポキシ系樹脂が一般に用いられている。このオーバーコート層8は抵抗体3のトリミング工程後に形成されるので、抵抗体3のトリミングした部分が空気中に晒されることはない。これにより、多湿雰囲気中においても抵抗体3へ水分が供給されにくくなるので、抵抗体3の酸化等に起因する抵抗値の変動を防止でき、製品の信頼性が確保されることとなる。
【0005】
一方、回路基板上に導電性接着剤を用いて実装されるチップ抵抗器としては、従来、図8に示すような構造のものが広く知られている。同図に示すチップ抵抗器10の場合、チップ状基板2や抵抗体3、上面電極層4a、下面電極層4b、ガラスコート層7、オーバーコート層8等の構成要素については、基本的に前記チップ抵抗器1と同様であるが、半田付けするわけではないので端子部に半田メッキ層や錫メッキ層を設けておらず、チップ状基板2の側端面に形成した銀レジン(樹脂銀)9にて上面電極層4aおよび下面電極層4bを橋絡している。
【0006】
このほか、最近、高温半田を用いた実装に適用させるために、チップ抵抗器の端子部の最外層を金メッキ層にするという技術が提案されている。
【0007】
【発明が解決しようとする課題】
図7に示す従来のチップ抵抗器1を、回路基板上に導電性接着剤を用いて実装しようとすると、端子部の最外層の半田メッキ層6と導電性接着剤との間に大きな接触抵抗が発生してしまうため、実装後の抵抗値に誤差やバラツキが生じて好ましくない。また、図8に示す従来のチップ抵抗器10を、回路基板上に半田を用いて実装しようとすると、銀レジン9の半田濡れ性が必ずしも良好ではないため、接続不良を起こす危険性がある。すなわち、この種のチップ抵抗器1やチップ抵抗器10は、予め実装方法を規定しておかないと高い信頼性が確保しにくく、実装方法を限定しない汎用性という点で難があった。
【0008】
これに対して、端子部の最外層を金メッキ層にした従来のチップ抵抗器では、金メッキ層の半田濡れ性がよく、かつ金メッキ層と導電性接着剤との間に大きな接触抵抗が発生する心配もないので、実装方法が半田付けであっても導電性接着剤による接着であっても適用可能となる。しかしながら、金メッキ層はシアンを含むメッキ浴に浸漬して形成されるため、従来のチップ抵抗器において一般的なエポキシ樹脂製またはエポキシフェノール樹脂製のオーバーコート層がシアンの影響で耐湿特性を劣化させやすいという問題が起こる。すなわち、チップ抵抗器の抵抗体を被覆して外表面に露出しているオーバーコート層の材料であるエポキシ系樹脂は、シアンに対する耐性が強くはないので、金メッキ層形成工程でシアンの影響によりオーバーコート層の耐湿特性が劣化する可能性が高く、その場合、オーバーコート層に水分が浸入し易い状態となり、長期間使用するとオーバーコート層の絶縁性の低下等に起因して抵抗値の変動を招来することとなる。
【0009】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、導電性接着剤と半田のいずれを用いた実装にも好適であり、かつ長期に亘って抵抗値の安定化が図れる、汎用性および信頼性に優れたチップ抵抗器を提供することにある。
【0010】
【課題を解決するための手段】
上述した目的を達成するため、本発明によるチップ抵抗器の製造方法は、絶縁性基板からなる大基板の上下両面に上面電極と下面電極を形成する電極形成工程と、前記大基板の上面に両端が前記上面電極の一端部と重なるように抵抗体を形成する抵抗体形成工程と、前記大基板の上面に前記抵抗体を被覆するようにガラスコート層を形成するガラスコート層形成工程と、前記ガラスコート層を通して前記抵抗体をトリミングした後に、このトリミング部分を含めて前記ガラスコート層を被覆するようにポリイミド系樹脂からなるオーバーコート層を形成するオーバーコート層形成工程と、前記オーバーコート層形成工程後に前記大基板を一次分割して短冊状基板を形成する一次分割工程と、前記短冊状基板の長手方向に沿う両側端面に端面電極を形成して該端面電極と前記上面電極および前記下面電極からなる下地電極層を形成する下地電極層形成工程と、前記下地電極層形成工程後に前記短冊状基板を二次分割してチップ状基板を形成する二次分割工程と、前記チップ状基板の前記下地電極層の表面にニッケルメッキ層を形成するニッケルメッキ層形成工程と、前記チップ状基板をシアンを含むメッキ浴に浸漬して前記ニッケルメッキ層の表面に金メッキ層を形成する金メッキ層形成工程とを具備する構成とした。
【0011】
このような各種工程を経て製造されたチップ抵抗器では抵抗体を被覆する最外層のオーバーコート層がシアンに対して比較的影響を受けにくいポリイミド系樹脂からなるため、チップ状基板をシアンを含むメッキ浴に浸漬して端子部の最外層に金メッキ層を形成する工程で、該オーバーコート層の耐湿特性がシアンによって不所望に劣化してしまうことを確実に防止できる。したがって、かかるチップ抵抗器は、導電性接着剤と半田のいずれを用いた場合でも支障なく実装できると共に、オーバーコート層の耐湿特性を高め、その絶縁性を長期に亘って維持することができる。
【0014】
【発明の実施の形態】
発明の実施の形態について図面を参照して説明すると、図1は本発明の実施形態例に係るチップ抵抗器の断面図、図2は図1に示すチップ抵抗器の製造工程を示すフローチャート、図3は該製造工程中の電極形成工程および抵抗体形成工程を示す説明図、図4は該製造工程中のトリミング工程およびオーバーコート層形成工程を示す説明図、図5は該製造工程中の一次分割工程および端面電極形成工程を示す説明図、図6は本実施形態例に係るチップ抵抗器の耐湿負荷寿命試験の結果を従来技術と比較して示す特性図である。
【0015】
図1に示すチップ抵抗器11は、アルミナ等からなる絶縁性のチップ状基板12と、このチップ状基板12上に形成された抵抗体13と、チップ状基板12の側部の上下両面および端面に形成されて抵抗体13と電気的に接続された一対の下地電極層14と、各下地電極層14を被覆するニッケルメッキ層15と、このニッケルメッキ層15を被覆する金メッキ層16と、抵抗体13を被覆するガラスコート層(プリコート層)17と、このガラスコート層17を被覆するポリイミド系樹脂製のオーバーコート層18とによって構成されている。このチップ抵抗器11の端子部は、下地電極層14とニッケルメッキ層15および金メッキ層16の三層構造になっている。
【0016】
各構成要素について詳しく説明すると、下地電極層14は、チップ状基板12の側部の上面に形成されて一端部が抵抗体13と重なり合う一対の上面電極層14aと、チップ状基板12の側部の下面に形成された一対の下面電極層14bと、チップ状基板12の側部の端面(側端面)に形成されて上面電極層14aおよび下面電極層14bを橋絡する一対の端面電極層14cとからなる。ここで、上面電極層14aおよび下面電極層14bは銅等の金属薄膜からなり、端面電極層14cはニッケル・クロム系の金属薄膜からなる。この下地電極層14に被着せしめたニッケルメッキ層15は、チップ状基板12を図示せぬ回路基板上に半田付けする実装時に懸念される電極食われを防止したり、薄膜の金メッキ層16を確実に形成するためのものである。
【0017】
また、抵抗体13上に印刷形成したガラスコート層17は、後述するレーザトリミングによる抵抗値調整時に、抵抗体13の非トリミング領域がレーザの熱で損傷しないように保護するためのものである。このガラスコート層17上に印刷形成したオーバーコート層18は、抵抗体13のトリミングした部分が空気中に晒されないように保護するためのもので、本実施形態例ではオーバーコート層18の材料としてエポキシポリイミド樹脂を採用している。
【0018】
上述したチップ抵抗器11の製造方法を主に図2に基づいて説明すると、まずステップS1として、縦横に延びる分割溝21,22を有する大基板20を受け入れ、次にステップS2として、図3(a)に示すように、大基板20の上下両面にそれぞれ上面電極層14aと下面電極層14bを印刷して焼成する。なお、大基板20はアルミナ等を主成分とする絶縁性の基板であり、後述するように、この大基板20を分割溝21,22に沿って分割することによりチップ状基板12が得られる。また、ステップS2では銅等の導電粉末を含有する電極ペーストを印刷して焼成することにより、銅等の金属薄膜からなる上面電極層14aと下面電極層14bとが得られる。
【0019】
次に、ステップS3として、図3(b)に示すように、大基板20の上面に両端がそれぞれ上面電極層14aの一端部と重なり合う抵抗体13を印刷して焼成する。そして、ステップS4で、抵抗体13を被覆するガラスコート層17を印刷して焼成した後、ステップS5として、図4(a)に示すように、抵抗体13をレーザトリミングすることにより各抵抗体13を所定の抵抗値に調整する。
【0020】
次に、ステップS6として、図4(b)に示すように、ガラスコート層17およびトリミング部分を被覆するオーバーコート層18を印刷して焼成する。前述したように、オーバーコート層18はエポキシポリイミド樹脂からなり、このオーバーコート層18で完全に被覆されている限り、抵抗体13は多湿雰囲気中においても水分の供給を受けないので、酸化等に起因する抵抗値の変動を防止できる。
【0021】
次に、ステップS7として、大基板20を分割溝21に沿って分割する一次分割を行い、図5(a)に示すように短冊状基板23を形成する。そして、ステップS8として、図5(b)に示すように、短冊状基板23の長手方向に沿って延びる一対の側端面にそれぞれスパッタリング法で金属薄膜を形成して端面電極層14cとなし、この端面電極層14cを上面電極層14aおよび下面電極層14bと接続させることにより下地電極層14を得る。
【0022】
次に、ステップS9として、短冊状基板23を分割溝22に沿って分割する二次分割を行い、個々のチップ状基板12を形成する。そして、ステップS10として、チップ状基板12の下地電極層14の表面にニッケルメッキ層15を形成した後、ステップS11として、このニッケルメッキ層15の表面に金メッキ層16を形成することにより、三層構造の端子部を備えたチップ抵抗器11が得られる。ここで、金メッキ層16はシアンを含むメッキ浴に浸漬して形成されるので、オーバーコート層18に対するシアンの悪影響について考慮する必要があるが、ポリイミド系樹脂はエポキシ系樹脂に比べて耐シアン性に優れた材料なので、ポリイミド系樹脂からなるオーバーコート層18の耐湿特性がシアンの影響で不所望に劣化する心配はない。
【0024】
このように本実施形態例に係るチップ抵抗器11は、端子部の最外層に半田濡れ性のよい金メッキ層16が設けてあるので、回路基板上に半田を用いて実装した場合に接続不良を起こしにくく、また、回路基板上に導電性接着剤を用いて実装した場合にも、接触抵抗を極めて低く抑えることができる。すなわち、このチップ抵抗器11は、半田と導電性接着剤のいずれを用いた場合でも支障なく実装することができ、実装方法を限定しない汎用性を有する。
【0025】
しかも、このチップ抵抗器11では、端子部が下地電極層14とニッケルメッキ層15および金メッキ層16の三層構造になっており、半田による実装を可能としているのにも拘わらず鉛が使用されていないため、環境への影響を配慮した鉛フリーのチップ抵抗器11を製造することができる。
【0026】
また、このチップ抵抗器11では、抵抗体13を被覆する最外層のオーバーコート層18の材料としてポリイミド系樹脂を選択し、金メッキ層16の形成工程でメッキ浴中のシアンがオーバーコート層18に多大な損傷を与えないように配慮してあるので、オーバーコート層18の耐湿特性を良好に保つことができる。それゆえ、多湿雰囲気中においてもオーバーコート層18の絶縁性が維持され、長期間使用しても抵抗値の変動を起こしにくい高信頼性が得られる。
【0027】
図6中に黒丸で示すデータは、実際にチップ抵抗器11の耐湿負荷寿命を多湿雰囲気中において測定した試験結果であり、同図中に白丸で示すデータは、オーバーコート層の材料を従来一般のエポキシ系樹脂とした以外は同等の構成のチップ抵抗器(比較例)について、同条件で耐湿負荷寿命を測定した試験結果である。図6に明らかなように、エポキシ系樹脂製のオーバーコート層を備えた比較例では、試験時間が250時間ですでに抵抗値変化率が10%に近いサンプルが確認され、試験時間が1000時間になると抵抗値変化率が10%を上回るサンプルが確認されたのに対し、本実施形態例に係るチップ抵抗器11の場合、試験時間が1000時間になっても抵抗値が不所望に変化するサンプルは一つも確認されず、長期に亘って抵抗値を安定に保てることがわかる。
【0029】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
【0030】
本発明の製造方法を用いて得られるチップ抵抗器は、抵抗体を被覆する最外層のオーバーコート層がシアンに対して比較的影響を受けにくいポリイミド系樹脂からなるため、チップ状基板をシアンを含むメッキ浴に浸漬して端子部の最外層に金メッキ層を形成する工程で、該オーバーコート層の耐湿特性がシアンによって不所望に劣化してしまうことを確実に防止できる。したがって、導電性接着剤と半田のいずれを用いた実装にも好適であり、かつ長期に亘って抵抗値の安定化が図れる汎用性および信頼性に優れたチップ抵抗器を提供することができる。
【図面の簡単な説明】
【図1】本実施形態例に係るチップ抵抗器の断面図である。
【図2】該チップ抵抗器の製造工程を示すフローチャートである。
【図3】該製造工程中の電極形成工程および抵抗体形成工程を示す説明図である。
【図4】該製造工程中のトリミング工程およびオーバーコート層形成工程を示す説明図である。
【図5】該製造工程中の一次分割工程および端面電極形成工程を示す説明図である。
【図6】本実施形態例に係るチップ抵抗器の耐湿負荷寿命試験の結果を従来技術と比較して示す特性図である。
【図7】従来例に係るチップ抵抗器の断面図である。
【図8】他の従来例に係るチップ抵抗器の断面図である。
【符号の説明】
11 チップ抵抗器
12 チップ状基板
13 抵抗体
14 下地電極層
14a 上面電極層
14b 下面電極層
14c 端面電極層
15 ニッケルメッキ層
16 金メッキ層
17 ガラスコート層
18 オーバーコート層
20 大基板
21,22 分割溝
23 短冊状基板

Claims (1)

  1. 絶縁性基板からなる大基板の上下両面に上面電極と下面電極を形成する電極形成工程と、前記大基板の上面に両端が前記上面電極の一端部と重なるように抵抗体を形成する抵抗体形成工程と、前記大基板の上面に前記抵抗体を被覆するようにガラスコート層を形成するガラスコート層形成工程と、前記ガラスコート層を通して前記抵抗体をトリミングした後に、このトリミング部分を含めて前記ガラスコート層を被覆するようにポリイミド系樹脂からなるオーバーコート層を形成するオーバーコート層形成工程と、このオーバーコート層形成工程後に前記大基板を一次分割して短冊状基板を形成する一次分割工程と、前記短冊状基板の長手方向に沿う両側端面に前記上面電極および前記下面電極と接続する端面電極を形成して下地電極層となす端面電極形成工程と、この端面電極形成工程後に前記短冊状基板を二次分割してチップ状基板を形成する二次分割工程と、前記チップ状基板の前記下地電極層の表面にニッケルメッキ層を形成するニッケルメッキ層形成工程と、前記チップ状基板をシアンを含むメッキ浴に浸漬して前記ニッケルメッキ層の表面に金メッキ層を形成する金メッキ層形成工程とを具備してなるチップ抵抗器の製造方法
JP2002048441A 2002-02-25 2002-02-25 チップ抵抗器の製造方法 Expired - Fee Related JP3845030B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002048441A JP3845030B2 (ja) 2002-02-25 2002-02-25 チップ抵抗器の製造方法
CN 02152405 CN1441444A (zh) 2002-02-25 2002-11-22 芯片电阻器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002048441A JP3845030B2 (ja) 2002-02-25 2002-02-25 チップ抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2003249401A JP2003249401A (ja) 2003-09-05
JP3845030B2 true JP3845030B2 (ja) 2006-11-15

Family

ID=27784560

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002048441A Expired - Fee Related JP3845030B2 (ja) 2002-02-25 2002-02-25 チップ抵抗器の製造方法

Country Status (2)

Country Link
JP (1) JP3845030B2 (ja)
CN (1) CN1441444A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411066C (zh) * 2004-07-26 2008-08-13 信昌电子陶瓷股份有限公司 低内阻抗导电层的芯片电阻器结构
CN100411065C (zh) * 2004-07-26 2008-08-13 信昌电子陶瓷股份有限公司 低阻值芯片电阻器的制程及其结构
JP5329773B2 (ja) * 2007-05-31 2013-10-30 コーア株式会社 チップ抵抗器
JP5457814B2 (ja) * 2009-12-17 2014-04-02 コーア株式会社 電子部品の実装構造
JP2013074044A (ja) * 2011-09-27 2013-04-22 Koa Corp チップ抵抗器
JP6373723B2 (ja) * 2014-10-31 2018-08-15 Koa株式会社 チップ抵抗器
JP2017069441A (ja) * 2015-09-30 2017-04-06 Koa株式会社 チップ抵抗器
WO2018066473A1 (ja) * 2016-10-07 2018-04-12 Semitec株式会社 溶接用電子部品、実装基板及び温度センサ
JP2019067956A (ja) * 2017-10-02 2019-04-25 Koa株式会社 チップ抵抗器
JP2020013804A (ja) * 2018-07-13 2020-01-23 パナソニックIpマネジメント株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP2003249401A (ja) 2003-09-05
CN1441444A (zh) 2003-09-10

Similar Documents

Publication Publication Date Title
JP4722318B2 (ja) チップ抵抗器
US20090108986A1 (en) Chip Resistor
KR100258677B1 (ko) 서미스터 소자
US6242999B1 (en) Resistor
JPH10189318A (ja) ネットワーク抵抗器の製造方法
JP3845030B2 (ja) チップ抵抗器の製造方法
JPH11204304A (ja) 抵抗器およびその製造方法
JP3665591B2 (ja) チップ抵抗器
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3118509B2 (ja) チップ抵抗器
JPH0963805A (ja) 角形チップ抵抗器
JP3134067B2 (ja) 低抵抗チップ抵抗器及びその製造方法
JP2001110601A (ja) 抵抗器およびその製造方法
JPH0465046A (ja) チップ形ヒューズ抵抗器
JP4081873B2 (ja) 抵抗器およびその製造方法
JP4754710B2 (ja) チップ抵抗器およびその製造方法
JP2806802B2 (ja) チップ抵抗器
JPH05135902A (ja) 角形チツプ抵抗器およびその製造方法
JP3772270B2 (ja) 小型電子部品の製造方法およびチップ抵抗器
JP2003282302A (ja) チップ抵抗器
JP3110677B2 (ja) チップ抵抗器
JP2002299102A (ja) チップ抵抗器
JPH0831603A (ja) 角形薄膜チップ抵抗器およびその製造方法
JP2003297670A (ja) チップ型複合部品
CN114631157A (zh) 芯片零件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060817

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3845030

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313632

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees