JP2547650B2 - 抵抗体を内層した多層基板 - Google Patents
抵抗体を内層した多層基板Info
- Publication number
- JP2547650B2 JP2547650B2 JP2089068A JP8906890A JP2547650B2 JP 2547650 B2 JP2547650 B2 JP 2547650B2 JP 2089068 A JP2089068 A JP 2089068A JP 8906890 A JP8906890 A JP 8906890A JP 2547650 B2 JP2547650 B2 JP 2547650B2
- Authority
- JP
- Japan
- Prior art keywords
- conductors
- pair
- resistor
- substrate
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
抵抗体を設けた抵抗体を内層した多層基板に関する。
り一層の多機能化、小型軽量化が要求されている。回路
基板においても、基板の導体回路が1層(片面)、2層
(両面)さらには多層化へと推移し、産業用はもちろ
ん、民生用のあらゆる分野で多層基板の採用が今後とも
進むものと思われる。
チップ抵抗器等の抵抗体も、より一層の高密度実装化が
望まれている。
基板の内層に形成することにより、表面実装面積を抑
え、基板の小型化を計ることを目的とする。
の要旨は、エポキシ樹脂等の有機材料からなる絶縁基板
を複数積層させ形成した多層基板と、前記各絶縁基板の
片面又は両面に、対向させて配した一対の導電体と、該
各一対の導電体のそれぞれを、各別に各層に亘って電気
的に接続するためのスルーホールと、前記積層された各
絶縁基板の内層を形成した各一対の導電体のうち、少な
くとも1以上の相対する導電体間を接続した抵抗体と、
からなる抵抗体を内層した多層基板にある。
シ樹脂銅張積層板よりなる第1の絶縁基板10(第2図)
と、該第一の絶縁基板10の上層と下層には、それぞれプ
リプレグ層41及び42を介して片面ガラス布基材エポキシ
樹脂銅張積層板よりなる第2の絶縁基板20及び第3の絶
縁基板30とを積層させて形成する。
グ法により一対の導電体11を形成しており、該導電体11
は矩形型の電極部11aと、この電極部11aに連接する円形
ランド11bとで形成する(第3図)。また上面側に形成
した一対の導電体11間には、銀電極12を介して抵抗体13
を配している。
の下面にも前記一対の導電体11をそれぞれ化学エッチン
グ法により形成しており、これら各層に設けた一対の導
電体11は、多層基板Aを貫通する一対のスルーホール15
によって、各導電体相互の接続が行なわれている。
明する。
形成する。前記両面ガラス布基材エポキシ樹脂銅張積層
板の基材は、板厚0.6mmのガラス布を使用し、銅はくの
厚さは35μmのものを使用した。まず素材の銅張積層板
の表面に、一対の導電体11の形状パターンとして、必要
部分だけを耐酸性材料で被覆する(エッチングレジス
ト)。この被覆に際しては、耐酸性インクをスクリーン
印刷する方法と、前面に感光剤を塗布した後、導電体11
の形状パターン部だけを露光し、ついで現像・定着を行
って耐酸性被覆を残す方法等がある。
積層板の表面に噴射して、導電体11の形状パターン以外
の銅はくを溶解した後、エッチングレジストを薬品を使
って剥離除去し、前記導電体11の形状パターンを露出さ
せる(第3図)。
の上に、樹脂系の銀ペーストをスクリーン印刷法で重な
るように対向させ、銀電極12を形成する(第4図)。銀
電極12の寸法は、2mm×2mmで、一対の銀電極12の間隔は
1.6mm、使用したスクリーンはテトロン生地、250メッシ
ュ、乳剤厚20μmであり、硬化温度180℃、硬化時間は
2分30秒で形成した銀電極の厚さは18μmである。
法により、樹脂系カーボンペーストを塗布し、抵抗体13
を形成する(第5図)。形成した抵抗体13の寸法は3.6m
m×2.0mm、厚さ15μmであり、使用したスクリーンは、
テトロン生地、250メッシュ、乳剤厚は15μmであり、
また硬化温度215℃、硬化時間は2分30秒である。
上面に第2の絶縁基板20としての銅張積層部を配する片
面ガラス布基材エポキシ樹脂銅張積層板をプリプレグ41
を介して積層させ、一方、前記第1の絶縁基板10の下層
には、下面に第3の絶縁基板としての銅張積層部を配す
る片面ガラス布基材エポキシ樹脂銅張積層板をプリプレ
グ42を介して積層させる(第6図)。
ラス布基材エポキシ樹脂銅張積層板は、板厚0.2mmのガ
ラス布を使用し、銅はくの厚さは18μmのものを使用し
た。各絶縁基板を接着するためのプリプレグ41,42は、
ガラス布を基材とし、エポキシ樹脂を含浸させた半硬化
状態のシート状材料であり、厚さは0.1mmで、接着に際
しては、これを2枚積層させて、この間に回路パターン
を形成した内層基板を介在させる。積層作業は、予め位
置合わせ用の基準穴を加工しておき、位置決めピンを介
して積層治具板にセットする従来のピンラミネート法を
採用する。このように積層させた多層基板Aを熱板(図
示せず)ではさみ、加熱・加圧する。前記プリプレグは
加熱されると粘性のある液体となり、時間経過とともに
硬化して、接着を完了する(第6図)。なお、圧力50kg
/cm2、時間60分、加熱温度は175℃の真空プレスにより
行う。
続を行うため、前記円形ランド11b部位を通り、多層基
板Aを貫通する一対の貫通孔を設け、この内側に従来の
化学メッキ法によりメッキを施し、一対のスルーホール
15を形成する(第7図)。メッキ工程としては、最初に
貫通孔内の絶縁材料の表面を活性化処理し、次いで、無
電解銅メッキにより銅の薄膜を析出させて導電性を与え
ている。通常の無電解銅メッキの厚さは0.3〜1μm程
度である。
ッチング法により導電体11の形状パターンを形成し、本
発明に係る抵抗体を内層した多層基板Aは完成する。
13を形成する例を示したが、これに限定するものではな
く、第1の絶縁基板10の下面にのみ、又は上面、下面の
両面に形成することもできる。
し、これを導電体に電気的に接続するだけではなく、積
層した内装抵抗体を相対する一対の導電体間に必要箇所
に適宜実装可能にし、しかも一対の各導電体にはそれぞ
れスルホールを貫通することにより多層基板の表面の導
電体と電気的に接続する構成としたために、簡単に絶縁
基板を積層し、しかも内層する任意の一対の導電体間に
抵抗体を実装することができる。また、各積層した絶縁
体内に一対の導電体を配置することによって製造工程が
容易になると共に、設計を簡素化できる。なお、本発明
では絶縁基板を有機材料により低温で形成するので、セ
ラミックなど高温で焼成するものより抵抗値の変化を小
さくし、かつ安価に製造することができ、また、スルホ
ールを容易に形成することができる。
断面図、第2図は第1の絶縁基板を形成する両面ガラス
布基材エポキシ樹脂銅張積層板を示す断面図、第3図は
一対の導電体の形状パターンを示す平面図、第4図及び
第5図は抵抗体の形成過程を示す平面図、第6図は各絶
縁基板を積層した多層基板を示す断面図、第7図は第6
図に示した多層基板にスルーホールを形成した状態を示
す断面図である。 A……多層基板、10……第1の絶縁基板、11……導電
体、13……抵抗体、20……第2の絶縁基板、30……第3
の絶縁基板。
Claims (1)
- 【請求項1】エポキシ樹脂等の有機材料からなる絶縁基
板を複数積層させ形成した多層基板と、前記各絶縁基板
の片面又は両面に、対向させて配した一対の導電体と、
該各一対の導電体のそれぞれを、各別に各層に亘って電
気的に接続するためのスルーホールと、前記積層された
各絶縁基板の内層を形成した各一対の導電体のうち、少
なくとも1以上の相対する導電体間を接続した抵抗体
と、からなる抵抗体を内層した多層基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2089068A JP2547650B2 (ja) | 1990-04-05 | 1990-04-05 | 抵抗体を内層した多層基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2089068A JP2547650B2 (ja) | 1990-04-05 | 1990-04-05 | 抵抗体を内層した多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03288463A JPH03288463A (ja) | 1991-12-18 |
JP2547650B2 true JP2547650B2 (ja) | 1996-10-23 |
Family
ID=13960539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2089068A Expired - Lifetime JP2547650B2 (ja) | 1990-04-05 | 1990-04-05 | 抵抗体を内層した多層基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2547650B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4714042B2 (ja) * | 2006-03-01 | 2011-06-29 | Okiセミコンダクタ株式会社 | 部品内蔵基板の製造方法 |
JP4818888B2 (ja) | 2006-11-20 | 2011-11-16 | 日本メクトロン株式会社 | 抵抗素子を内蔵するプリント配線板の製造法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62196854A (ja) * | 1986-02-24 | 1987-08-31 | Mitsubishi Electric Corp | 半導体装置 |
JPS63173347A (ja) * | 1987-01-13 | 1988-07-16 | Fujitsu Ltd | 集積回路部品パツケ−ジ |
JPH025448A (ja) * | 1988-06-24 | 1990-01-10 | Nec Corp | セラミックパッケージ |
-
1990
- 1990-04-05 JP JP2089068A patent/JP2547650B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03288463A (ja) | 1991-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8541687B2 (en) | Coreless layer buildup structure | |
KR20090068227A (ko) | 다층 프린트 배선판 및 그 제조 방법 | |
JPS6227558B2 (ja) | ||
JP2002319750A (ja) | プリント配線基板、半導体装置、及び、これらの製造方法 | |
JP2547650B2 (ja) | 抵抗体を内層した多層基板 | |
US20120160544A1 (en) | Coreless layer buildup structure with lga | |
US20120031649A1 (en) | Coreless layer buildup structure with lga and joining layer | |
JP3738536B2 (ja) | プリント配線基板の製造方法 | |
JP3414653B2 (ja) | 多層基板の製造方法および多層基板 | |
JP3238901B2 (ja) | 多層プリント配線基板およびその製造方法 | |
JPS617696A (ja) | 多層印刷配線板 | |
JPH02301187A (ja) | 両面配線基板の製造方法 | |
JPH0818228A (ja) | 多層プリント配線板の製造方法 | |
JP2001144445A (ja) | 多層プリント配線板の製造方法 | |
JPH03289194A (ja) | 多層配線基板の製造方法 | |
JP2621293B2 (ja) | プリント基板の製法 | |
KR960036874A (ko) | 플렉시블 pcb의 제조방법 | |
JPS6347158B2 (ja) | ||
JPS63272097A (ja) | 多層回路基板の製造法 | |
JP3588931B2 (ja) | 両面導体層付きフィルムキャリア及びその形成方法 | |
JP2530678B2 (ja) | 印刷回路板の製造方法 | |
JPH0773920A (ja) | 電気接続装置およびプリント配線板 | |
JPH02164094A (ja) | 印刷配線板の製造方法 | |
JPS63246894A (ja) | フレキシブルスル−ホ−ル基板の製造方法 | |
JPS6317589A (ja) | 二層プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |