JP4713143B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4713143B2 JP4713143B2 JP2004363259A JP2004363259A JP4713143B2 JP 4713143 B2 JP4713143 B2 JP 4713143B2 JP 2004363259 A JP2004363259 A JP 2004363259A JP 2004363259 A JP2004363259 A JP 2004363259A JP 4713143 B2 JP4713143 B2 JP 4713143B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- data
- continuous
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
Landscapes
- Read Only Memory (AREA)
- Memory System (AREA)
Description
上記構成によれば、入力される1つの連続消去命令を基に、シフト回路による制御により1つのチップに搭載されたすべての不揮発性メモリ回路でデータの消去動作を順次実行させることができる。
図1は、1つのメモリで1MBのメモリ容量を有する不揮発性フラッシュメモリ回路(以下、単に「フラッシュメモリ」とも称す。)10の構成例を示す図である。フラッシュメモリ10は、垂直ブロック(vertical block)当たり7個の64KBセクタ11、1個の32KBセクタ12、及び2個の16KBセクタ13で構成されている。セクタにおけるY方向であるグローバルビット線を選択するYセレクター14が各vertical blockに対して設けられ、セクタにおけるX方向であるワード線を選択するXデコーダ15がvertical block間に設けられている。
図2は、本発明の実施形態による半導体記憶装置の一構成例を示す図である。図2においては、不揮発性メモリ回路をフラッシュメモリとし、一例として4個の256KBのメモリ容量を有するフラッシュメモリ(フラッシュメモリマクロ)34−i(iは添え字であり、i=0〜3の整数、以下の添え字iについても同様。)を1つのチップ30に搭載した半導体記憶装置を示しているが、これに限定されるものではなく、1つのチップに搭載される不揮発性メモリ回路の数は任意である。また、図2には、1回の命令のみですべてのフラッシュメモリ34−0〜34−3のデータを連続消去するための構成のみ図示しているが、必要に応じて適宜他の構成を備えても良いことは言うまでもない。
まず、フラッシュメモリ34−0〜34−3にて連続消去動作を行っていない、つまり連続消去動作以外の通常動作状態では、連続消去制御回路32から出力されるプリセット信号PRESETはハイレベル(“H”)であり、リセット信号RESET及び連続消去開始信号STARTはロウレベル(“L”)である。
図8において、インターフェース回路31、連続消去制御回路32、連続書換え用シフト回路33のそれぞれは、図2に示したものと同様であるので説明は省略する。61−0、…、61−x(xは任意の自然数)は、それぞれメモリセル部(メモリセルアレイ、Xデコーダ、及びYセレクタ)及び読出し系の周辺回路及びライトスイッチ、第2の制御回路を有するフラッシュメモリ、すなわち図6において破線枠で囲んだ周辺回路を除いて構成されたフラッシュメモリである。62−0、…、62−xは、所望のフラッシュメモリを選択するためにフラッシュメモリ61−0、…、61−xに対応して設けられたメモリセレクタである。63は複数のフラッシュメモリ61−0、…、61−xにより共有される共通回路である。この共通回路63は、読出し系の周辺回路とは異なる書換え系の周辺回路及び消去系の周辺回路の少なくとも一方を含んでおり、図6において破線枠で囲んだ周辺回路である。
図9において、71はメモリセルであり、フローティングゲートを有するトランジスタにより構成される。このフローティングゲートに対する電子の注入若しくは引き抜きを行うことで当該トランジスタの閾値電圧を制御することにより、データの記憶が実現される。なお、メモリセルの詳細な構成については、公知の不揮発性メモリにおけるメモリセルと同様であるので省略する。
(1)インターフェース回路31が受けた連続消去命令に応じて連続消去制御回路32からシフト回路33に連続消去動作の実行開始が指示され、シフト回路33により連続してフラッシュメモリ34−iでのデータ消去動作が順次実行され、すべてのフラッシュメモリ34−iにおいてデータ消去動作が完了すると、シフト回路33から連続消去完了信号RDYがインターフェース回路31に供給される。これにより、1つの連続消去命令でチップ30に搭載された複数のフラッシュメモリ34−iにおけるデータ消去動作を連続して実行することができ、単一の不揮発性メモリ回路を搭載した場合と同じ1回の操作だけでチップ30に搭載されたすべてのフラッシュメモリ34−iでのデータ消去動作が可能になる。
(2)単一のフラッシュメモリではなく、複数のフラッシュメモリに分けて1つのチップに搭載することで、配線やゲートによる負荷が軽減され、グローバルビット線の時定数が改善でき、読出し遅延を回避することができる。また、読出し用データ線DATABnと書換え用データ線DATABWmとをスイッチを介して接続したことにより、読出し用データ線DATABnと書換え用データ線DATABWmとが分離可能となり同様の効果が得られる。
(3)メモリセル部及び読出し系の周辺回路をフラッシュメモリ毎に設け、書換え系の周辺回路及び消去系の周辺回路の少なくとも一方は共通回路として複数のフラッシュメモリで共用することで、複数のフラッシュメモリを1チップに搭載してもチップ面積が増大することを抑制することができる。
さらには、単一のフラッシュメモリではなく、複数のフラッシュメモリを1つのチップに搭載することで、開発工数の削減を図ることができるとともに、セル構造及び周辺回路(電圧生成回路、制御回路等)の特性を変更することなく簡易的な方法で、メモリ容量の大容量化及び動作の高速化を図ることができる。
また、上述した本実施形態において、IO数を32としたのは32ビット−CPUとの1チップ化を実現する場合に、読出し動作に無駄がなく、効率的になるからである。さらに、64ビット読出し時にはXデコーダは32ビット時と共通で消費電流の増大が防止でき、64ビット同時に読み出したデータをCPUで32ビット毎に出力すると擬似的なバースト機能が実現でき高速化が容易になる。
本発明の諸態様を付記として以下に示す。
入力される連続消去命令に応じて、連続消去開始信号を出力する連続消去制御回路と、
上記連続消去制御回路から入力される連続消去開始信号に基づいて、データの消去動作を実行させるための制御信号を上記複数の不揮発性メモリ回路に順次出力するとともに、すべての不揮発性メモリ回路にてデータの消去動作が完了した場合には連続消去完了信号を出力するシフト回路とを備えることを特徴とする半導体記憶装置。
(付記2)上記シフト回路は、1つの上記不揮発性メモリ回路に上記制御信号を出力し、当該不揮発性メモリ回路からデータの消去動作の完了を示す信号が入力された後、データの消去動作を実行していない1つの上記不揮発性メモリ回路に上記制御信号を出力することを特徴とする付記1記載の半導体記憶装置。
(付記3)上記シフト回路は、上記複数の不揮発性メモリ回路にそれぞれ対応して設けられ、かつ縦属接続された複数の保持回路を備え、
上記保持回路は、上記制御信号を対応する上記不揮発性メモリ回路に出力するとともに、当該不揮発性メモリ回路からのデータの消去動作の完了を示す信号を後段に接続された保持回路に供給することを特徴とする付記1記載の半導体記憶装置。
(付記4)上記保持回路は、上記制御信号を出力するフリップフロップと、
当該制御信号と対応する上記不揮発性メモリ回路からのデータの消去動作の完了を示す信号とが入力され、出力を後段に接続された保持回路のフリップフロップに供給する論理演算回路とを有することを特徴とする付記3記載の半導体記憶装置。
(付記5)上記制御信号は、上記不揮発性メモリ回路を動作させるか否かを制御する信号であることを特徴とする付記1記載の半導体記憶装置。
(付記6)上記制御信号は、上記不揮発性メモリ回路内部で生成される動作クロック信号の発振を制御する信号であることを特徴とする付記1記載の半導体記憶装置。
(付記7)入力される命令を受信するインターフェース回路をさらに備え、
上記インターフェース回路は、入力される連続消去命令を基に上記連続消去制御回路に上記連続消去開始信号の出力を指示するとともに、上記シフト回路からの連続消去完了信号を基に上記連続消去制御回路の動作を停止させることを特徴とする付記1記載の半導体記憶装置。
(付記8)上記不揮発性メモリ回路のそれぞれが、データの記憶に係るメモリセル部と当該メモリセル部からのデータの読出し動作に係る読出し系周辺回路で構成されていることを特徴とする付記1記載の半導体記憶装置。
(付記9)上記メモリセル部の近傍に上記読出し系周辺回路を配置したことを特徴とする付記8記載の半導体記憶装置。
(付記10)上記不揮発性メモリ回路における上記メモリセル部及び上記読出し系周辺回路を除く周辺回路を、上記複数の不揮発性メモリ回路で共有する共通回路として設けたことを特徴とする付記8記載の半導体記憶装置。
(付記11)上記共通回路は、上記メモリセル部に対するデータの書換え動作に係る書換え系周辺回路及びデータの消去動作に係る消去系周辺回路の少なくとも一方を含むことを特徴とする付記10記載の半導体記憶装置。
(付記12)上記メモリセル部及び上記読出し系周辺回路は、
複数のビット線と複数のワード線とを有し、当該ビット線とワード線との各交差部にデータを記憶するメモリセルが配置されたメモリセルアレイと、
上記ビット線を選択するビット線デコーダと、
上記ワード線を選択するワード線デコーダと、
上記メモリセルからデータを読み出す場合に、上記ワード線に供給する電圧を生成する読出し用電圧生成回路と、
上記メモリセルから読み出したデータを増幅するセンスアンプ回路とを含むことを特徴とする付記8記載の半導体記憶装置。
(付記13)上記不揮発性メモリ回路は、上記メモリセル部に対してデータの書換えを行うための信号経路と、上記メモリセル部からデータを読出すための信号経路とが分離可能であることを特徴とする付記8記載の半導体記憶装置。
(付記14)上記メモリセル部に対してデータの書換えを行うための信号経路と、上記メモリセル部からデータを読出すための信号経路とがスイッチ回路を介して接続されていることを特徴とする付記8記載の半導体記憶装置。
(付記15)複数の不揮発性メモリ回路を1つのチップに搭載した半導体記憶装置であって、
上記不揮発性メモリ回路のそれぞれを、データの記憶に係るメモリセル部と当該メモリセル部からのデータの読出し動作に係る読出し系周辺回路だけで構成するとともに、上記メモリセル部及び上記読出し系周辺回路を除く周辺回路を、上記複数の不揮発性メモリ回路で共有する共通回路として設けたことを特徴とする半導体記憶装置。
(付記16)上記共通回路は、上記メモリセル部に対するデータの書換え動作に係る書換え系周辺回路及びデータの消去動作に係る消去系周辺回路の少なくとも一方を含むことを特徴とする付記15記載の半導体記憶装置。
(付記17)上記不揮発性メモリ回路は、上記メモリセル部に対してデータの書換えを行うための信号経路と、上記メモリセル部からデータを読出すための信号経路とが分離可能であることを特徴とする付記15記載の半導体記憶装置。
31 インターフェース回路
32 連続消去制御回路
33 連続書換え用シフト回路
34−0〜34−3 フラッシュメモリ
35−0〜35−3 保持回路群
Claims (8)
- 複数の不揮発性メモリ回路を1つのチップに搭載した半導体記憶装置であって、
入力される連続消去命令に応じて、連続消去開始信号を出力する連続消去制御回路と、
上記連続消去制御回路から入力される連続消去開始信号に基づいて、データの消去動作を実行させるための制御信号を1つの上記不揮発性メモリ回路に出力し、当該不揮発性メモリ回路からデータの消去動作の完了を示す信号が入力されるとデータの消去動作を実行していない1つの上記不揮発性メモリ回路に上記制御信号を出力することにより、上記複数の不揮発性メモリ回路に上記制御信号を順次出力するとともに、すべての不揮発性メモリ回路にてデータの消去動作が完了した場合には連続消去完了信号を出力するシフト回路とを備えることを特徴とする半導体記憶装置。 - 上記シフト回路は、上記複数の不揮発性メモリ回路にそれぞれ対応して設けられ、かつ縦続接続された複数の保持回路を備え、
上記保持回路は、上記制御信号を対応する上記不揮発性メモリ回路に出力するとともに、当該不揮発性メモリ回路からのデータの消去動作の完了を示す信号を後段に接続された保持回路に供給することを特徴とする請求項1記載の半導体記憶装置。 - 上記保持回路は、上記制御信号を出力するフリップフロップと、
当該制御信号と対応する上記不揮発性メモリ回路からのデータの消去動作の完了を示す信号とが入力され、出力を後段に接続された保持回路のフリップフロップに供給する論理演算回路とを有することを特徴とする請求項2記載の半導体記憶装置。 - 上記制御信号は、上記不揮発性メモリ回路内部で生成される動作クロック信号の発振を制御する信号であることを特徴とする請求項1〜3の何れか1項に記載の半導体記憶装置。
- 入力される命令を受信するインターフェース回路をさらに備え、
上記インターフェース回路は、入力される連続消去命令を基に上記連続消去制御回路に上記連続消去開始信号の出力を指示するとともに、上記シフト回路からの連続消去完了信号を基に上記連続消去制御回路の動作を停止させることを特徴とする請求項1〜4の何れか1項に記載の半導体記憶装置。 - 上記不揮発性メモリ回路のそれぞれは、データの記憶に係るメモリセル部と当該メモリセル部からのデータの読出し動作に係る読出し系周辺回路とを含むことを特徴とする請求項1〜5の何れか1項に記載の半導体記憶装置。
- 上記メモリセル部に対するデータの書換え動作に係る書換え系周辺回路及びデータの消去動作に係る消去系周辺回路の少なくとも一方を、上記複数の不揮発性メモリ回路で共有する共通回路として設けたことを特徴とする請求項6記載の半導体記憶装置。
- 上記不揮発性メモリ回路は、上記メモリセル部に対してデータの書換えを行うための信号経路と、上記メモリセル部からデータを読出すための信号経路とが分離可能であることを特徴とする請求項6記載の半導体記憶装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004363259A JP4713143B2 (ja) | 2004-12-15 | 2004-12-15 | 半導体記憶装置 |
US11/126,330 US7372740B2 (en) | 2004-12-15 | 2005-05-11 | Semiconductor memory device |
CN200510072065.8A CN100477007C (zh) | 2004-12-15 | 2005-05-25 | 半导体存储器设备 |
CN200810169567.6A CN101388239B (zh) | 2004-12-15 | 2005-05-25 | 半导体存储器设备 |
US12/108,256 US8717833B2 (en) | 2004-12-15 | 2008-04-23 | Semiconductor memory device having non-volatile memory circuits in single chip |
US14/251,448 US20140219035A1 (en) | 2004-12-15 | 2014-04-11 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004363259A JP4713143B2 (ja) | 2004-12-15 | 2004-12-15 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006172115A JP2006172115A (ja) | 2006-06-29 |
JP4713143B2 true JP4713143B2 (ja) | 2011-06-29 |
Family
ID=36583615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004363259A Active JP4713143B2 (ja) | 2004-12-15 | 2004-12-15 | 半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (3) | US7372740B2 (ja) |
JP (1) | JP4713143B2 (ja) |
CN (2) | CN101388239B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100516693B1 (ko) * | 2003-04-02 | 2005-09-22 | 주식회사 하이닉스반도체 | 불휘발성 프로그래머블 로직 회로 |
JP4713143B2 (ja) * | 2004-12-15 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
US7385855B2 (en) * | 2005-12-26 | 2008-06-10 | Ememory Technology Inc. | Nonvolatile memory device having self reprogramming function |
JP4746699B1 (ja) * | 2010-01-29 | 2011-08-10 | 株式会社東芝 | 半導体記憶装置及びその制御方法 |
US8482987B2 (en) * | 2010-09-02 | 2013-07-09 | Macronix International Co., Ltd. | Method and apparatus for the erase suspend operation |
US8605525B2 (en) * | 2010-11-23 | 2013-12-10 | Macronix International Co., Ltd. | System and method for testing for defects in a semiconductor memory array |
US8860117B2 (en) | 2011-04-28 | 2014-10-14 | Micron Technology, Inc. | Semiconductor apparatus with multiple tiers of memory cells with peripheral transistors, and methods |
JP4776742B1 (ja) * | 2011-05-13 | 2011-09-21 | 株式会社東芝 | 半導体記憶装置及びその制御方法 |
US8964474B2 (en) * | 2012-06-15 | 2015-02-24 | Micron Technology, Inc. | Architecture for 3-D NAND memory |
US9711196B2 (en) * | 2012-09-10 | 2017-07-18 | Texas Instruments Incorporated | Configuration bit sequencing control of nonvolatile domain and array wakeup and backup |
CN104978295A (zh) * | 2015-07-08 | 2015-10-14 | 昆腾微电子股份有限公司 | Nvm的辅助擦除装置和方法 |
US20160189755A1 (en) * | 2015-08-30 | 2016-06-30 | Chih-Cheng Hsiao | Low power memory device |
US9679650B1 (en) | 2016-05-06 | 2017-06-13 | Micron Technology, Inc. | 3D NAND memory Z-decoder |
US11450381B2 (en) | 2019-08-21 | 2022-09-20 | Micron Technology, Inc. | Multi-deck memory device including buffer circuitry under array |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283567A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Ltd | 半導体集積回路 |
JPH04132087A (ja) * | 1990-09-21 | 1992-05-06 | Hitachi Ltd | 半導体集積回路装置 |
JPH06259320A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | 不揮発性メモリ装置 |
JPH11260073A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及び半導体記憶装置におけるデータ消去方法 |
JP2001307491A (ja) * | 2000-04-20 | 2001-11-02 | Sharp Corp | 不揮発性半導体記憶装置およびその制御方法 |
JP2001319483A (ja) * | 2000-04-28 | 2001-11-16 | Agc Technology Inc | 拡充可能なメモリ集積回路装置 |
JP2003223792A (ja) * | 2002-01-25 | 2003-08-08 | Hitachi Ltd | 不揮発性メモリ及びメモリカード |
JP2004311016A (ja) * | 2003-04-08 | 2004-11-04 | Samsung Electronics Co Ltd | マルチチップでマルチセクタ消去動作モードを支援する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3342878B2 (ja) | 1991-07-08 | 2002-11-11 | 株式会社東芝 | 不揮発性半導体記憶装置 |
DE4311358C2 (de) * | 1992-04-07 | 1999-07-22 | Mitsubishi Electric Corp | Nicht-flüchtige Halbleiterspeichereinrichtung und Betriebsverfahren für eine nicht-flüchtige Halbleiterspeichereinrichtung und Verfahren zum Programmieren von Information in eine nicht-flüchtige Halbleiterspeichereinrichtung |
JP3176008B2 (ja) * | 1994-03-30 | 2001-06-11 | 株式会社東芝 | 半導体メモリ回路 |
JP3352577B2 (ja) * | 1995-12-21 | 2002-12-03 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 記憶装置 |
JPH09270469A (ja) * | 1996-03-29 | 1997-10-14 | Sanyo Electric Co Ltd | 半導体メモリ装置 |
US6320785B1 (en) * | 1996-07-10 | 2001-11-20 | Hitachi, Ltd. | Nonvolatile semiconductor memory device and data writing method therefor |
US6134148A (en) * | 1997-09-30 | 2000-10-17 | Hitachi, Ltd. | Semiconductor integrated circuit and data processing system |
FR2760286B1 (fr) * | 1997-02-28 | 1999-04-16 | Sgs Thomson Microelectronics | Procede d'effacement d'une memoire ram statique et memoire en circuit integre associe |
JP3094956B2 (ja) * | 1997-06-26 | 2000-10-03 | 日本電気株式会社 | 半導体記憶装置 |
US6137720A (en) * | 1997-11-26 | 2000-10-24 | Cypress Semiconductor Corporation | Semiconductor reference voltage generator having a non-volatile memory structure |
JP3098486B2 (ja) * | 1998-03-31 | 2000-10-16 | 山形日本電気株式会社 | 不揮発性半導体記憶装置 |
JP3920501B2 (ja) * | 1999-04-02 | 2007-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置及びそのデータ消去制御方法 |
JP3934867B2 (ja) | 2000-09-29 | 2007-06-20 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体メモリシステム |
JP3938842B2 (ja) * | 2000-12-04 | 2007-06-27 | 富士通株式会社 | 半導体記憶装置 |
JP2002237195A (ja) * | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE10114280A1 (de) * | 2001-03-23 | 2002-09-26 | Infineon Technologies Ag | Halbleiterspeicher mit Refresh |
US6798696B2 (en) * | 2001-12-04 | 2004-09-28 | Renesas Technology Corp. | Method of controlling the operation of non-volatile semiconductor memory chips |
US6906961B2 (en) * | 2003-06-24 | 2005-06-14 | Micron Technology, Inc. | Erase block data splitting |
JP4713143B2 (ja) * | 2004-12-15 | 2011-06-29 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
-
2004
- 2004-12-15 JP JP2004363259A patent/JP4713143B2/ja active Active
-
2005
- 2005-05-11 US US11/126,330 patent/US7372740B2/en active Active
- 2005-05-25 CN CN200810169567.6A patent/CN101388239B/zh not_active Expired - Fee Related
- 2005-05-25 CN CN200510072065.8A patent/CN100477007C/zh not_active Expired - Fee Related
-
2008
- 2008-04-23 US US12/108,256 patent/US8717833B2/en active Active
-
2014
- 2014-04-11 US US14/251,448 patent/US20140219035A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283567A (ja) * | 1990-03-30 | 1991-12-13 | Fujitsu Ltd | 半導体集積回路 |
JPH04132087A (ja) * | 1990-09-21 | 1992-05-06 | Hitachi Ltd | 半導体集積回路装置 |
JPH06259320A (ja) * | 1993-03-04 | 1994-09-16 | Hitachi Ltd | 不揮発性メモリ装置 |
JPH11260073A (ja) * | 1998-03-11 | 1999-09-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及び半導体記憶装置におけるデータ消去方法 |
JP2001307491A (ja) * | 2000-04-20 | 2001-11-02 | Sharp Corp | 不揮発性半導体記憶装置およびその制御方法 |
JP2001319483A (ja) * | 2000-04-28 | 2001-11-16 | Agc Technology Inc | 拡充可能なメモリ集積回路装置 |
JP2003223792A (ja) * | 2002-01-25 | 2003-08-08 | Hitachi Ltd | 不揮発性メモリ及びメモリカード |
JP2004311016A (ja) * | 2003-04-08 | 2004-11-04 | Samsung Electronics Co Ltd | マルチチップでマルチセクタ消去動作モードを支援する半導体メモリチップ及びマルチチップパッケージ、及びマルチセクタ消去方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1790549A (zh) | 2006-06-21 |
US20140219035A1 (en) | 2014-08-07 |
CN101388239A (zh) | 2009-03-18 |
US20080205165A1 (en) | 2008-08-28 |
US7372740B2 (en) | 2008-05-13 |
US8717833B2 (en) | 2014-05-06 |
CN100477007C (zh) | 2009-04-08 |
US20060126397A1 (en) | 2006-06-15 |
JP2006172115A (ja) | 2006-06-29 |
CN101388239B (zh) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7372740B2 (en) | Semiconductor memory device | |
US7151694B2 (en) | Integrated circuit memory with fast page mode verify | |
US6735116B2 (en) | NAND-type flash memory device with multi-page program, multi-page read, multi-block erase operations | |
KR101098697B1 (ko) | 불휘발성 반도체 기억 시스템 | |
US8638635B2 (en) | Semiconductor memory apparatus | |
US7085189B2 (en) | Nonvolatile semiconductor storage device | |
JP2003338189A (ja) | Nand型フラッシュメモリのワードラインデコーダ | |
JP6102146B2 (ja) | 半導体記憶装置 | |
JP4472839B2 (ja) | フラッシュメモリ装置 | |
US20010053091A1 (en) | Nonvolatile memory with background operation function | |
JP4828520B2 (ja) | 半導体装置およびその制御方法 | |
US8213235B2 (en) | Nonvolatile memory device | |
JP4643248B2 (ja) | デュアルレジスタを有するページバッファの制御方法及びその制御回路 | |
US6026022A (en) | Nonvolatile semiconductor memory device | |
KR100362702B1 (ko) | 리던던트 디코더 회로 | |
JP5017443B2 (ja) | メモリシステム | |
KR20100129057A (ko) | 불휘발성 메모리 소자의 캠셀 회로 및 이의 구동 방법 | |
US7382670B2 (en) | Semiconductor integrated circuit device | |
JP2006024342A (ja) | 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びicカード | |
JPH10125081A (ja) | 不揮発性半導体メモリ | |
KR20060008588A (ko) | 플래시 메모리 장치 및 그것의 읽기 방법 | |
JP2005285256A (ja) | 半導体メモリ装置 | |
JPH0273597A (ja) | Mos型不揮発性半導体メモリ装置 | |
JP2005285157A (ja) | 半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071004 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110324 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4713143 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |