JP4671314B2 - オーミック電極構造体の製造方法、接合型ｆｅｔ又は接合型ｓｉｔのオーミック電極構造体の製造方法、及び半導体装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、炭化珪素（ＳｉＣ）基板を使用した半導体装置、及び半導体装置の製造方法に係り、更に、このＳｉＣ半導体装置に利用されるｎ型ＳｉＣ領域に対するオーミック電極構造体及びその製造方法に関するものである。
【０００２】
【従来の技術】
ＳｉＣは、ｐｎ接合の形成が可能で、珪素（Ｓｉ）や砒化ガリウム（ＧａＡｓ）等の他の半導体材料に比べて禁制帯幅Ｅｇが広く３Ｃ−ＳｉＣで２．２３ｅＶ、６Ｈ−ＳｉＣで２．９３ｅＶ、４Ｈ−ＳｉＣで３．２６ｅＶ程度の値が報告されている。また、ＳｉＣは、熱的、化学的、機械的に安定で、耐放射線性にも優れているので、発光素子や高周波デバイスは勿論のこと、高温、大電力、放射線照射等の過酷な条件で、高い信頼性と安定性を示す電力用半導体装置（パワーデバイス）として様々な産業分野での適用が期待されている。
【０００３】
特に、ＳｉＣを用いた高耐圧のＭＯＳＦＥＴは、Ｓｉを用いたパワーデバイスよりもオン抵抗が低いことが報告されている。また、ＳｉＣを用いたショットキーダイオードの順方向降下電圧が低くなることが報告されている。良く知られているように、パワーデバイスのオン抵抗とスイッチング速度とは、トレード・オフ関係にある。しかし、ＳｉＣを用いたパワーデバイスによれば、低オン抵抗化と高速スイッチング速度化が同時に達成出来る可能性がある。
【０００４】
このＳｉＣを用いたパワーデバイスの低オン抵抗化には、オーミック・コンタクトに対するコンタクト抵抗ρｃの低減が重要な要素である。特に、低オン抵抗化のためには、パワーデバイスの主電極領域を細分化し、高密度にＳｉＣ基板上に配列する方法も採用される。このような、微細寸法化されたパワーデバイスの低オン抵抗化には、微細な開口部（コンタクト・ウィンドウ）の内部において、低いコンタクト抵抗ρｃを得ることが極めて重要となってくる。また、パワーデバイスの高速スイッチング速度化のためにも、ＳｉＣ領域に対するオーミック・コンタクトのコンタクト抵抗ρｃは大きな問題である。
【０００５】
ＳｉＣ青色発光素子が既に実用化され量産されているのとは対称的に、パワーデバイス、高周波デバイスとしてのＳｉＣの応用は甚だ遅れている。この原因の一つは、これらデバイスの構造及び作製プロセスに適合した実用的な低抵抗のオーミック・コンタクトを形成する技術が未だに確立されていないからである。
【０００６】
ｎ型ＳｉＣに低抵抗オーミック・コンタクトを形成する方法として広く活用されている従来技術は、ニッケル（Ｎｉ）、タングステン（Ｗ）、チタン（Ｔｉ）のような電極膜をｎ型ＳｉＣに被着させて形成したオーミック電極構造体を８００℃〜１２００℃の高温で熱処理する方法である。なかでもＮｉを用いたオーミック・コンタクトでは１０^−６Ω・ｃｍ^２台の実用的なコンタクト抵抗値ρｃが得られており、極めて有望なオーミック・コンタクトである。
【０００７】
図２４はパワーデバイスや高周波デバイスなどで使用されるＮｉ膜を用いたオーミック電極構造体の構造（以下において、「第１の従来技術」という。）を簡略化して示したものである。単結晶ＳｉＣ基板１の表面に高不純物密度のｎ型ＳｉＣ領域３２が形成されている。この単結晶ＳｉＣ基板１の表面には、更に熱酸化膜３及び上部絶縁膜４からなるフィールド絶縁膜５が形成されている。このフィールド絶縁膜５を貫通し、ｎ型ＳｉＣ領域３２の表面を露出するように、開口部が配置されている。フィールド絶縁膜５の開口部の内部には、ｎ型ＳｉＣ領域３２の表面に接した加熱反応層８と、この加熱反応層８の上部の電極膜（Ｎｉ膜素片）４７が配置されている。加熱反応層８は、Ｎｉ膜を全面蒸着し、フォトリソグラフィとエッチングを用いて、図２４に示す形状に、パターニングした後、熱処理することにより形成される。即ち、電極膜（Ｎｉ膜素片）４７を設けたＳｉＣ基板１を、１０００℃〜１２００℃で高温処理することにより、Ｎｉ−Ｓｉ−Ｃが混合した導電性の加熱反応層８が形成される。電極膜（Ｎｉ膜素片）４７の上部には、フィールド絶縁膜５の上部に延伸するように配線導体素片９が配置されている。
【０００８】
第１の従来技術は、後述するような問題点を有している。そこで、この第１の従来技術の問題を解決するため、特開平８−６４８０１号公報では、イオン注入で形成したｎ型ＳｉＣ領域３２に対するオーミック電極の形成法を開示している（以下において、「第２の従来技術」という。）。第２の従来技術に記載の方法は、
（イ）図２５（ａ）に示すように第１金属膜（Ｎｉ膜）４２をＳｉ酸化膜（フィールド絶縁膜）４３と隔絶するように開口部内に配置する；
（ロ）その後、高温熱処理を実施し、図２５（ｂ）に示すようにオーミック接触片４５を生成する；
（ハ）最後に、図２５（ｃ）に示すように、オーミック接触片４５及び露出したｎ型ＳｉＣ領域３２の表面に対して、第２金属膜を接続する、
という手順による方法である。
【０００９】
【発明が解決しようとする課題】
先ず、図２４に示す第１の従来技術によるｎ型ＳｉＣ領域３２に対するオーミック電極構造体にあっては、
１）Ｎｉ膜４７とフィールド絶縁膜５の接着力が弱く、しばしば蒸着後にＮｉ膜４７が剥落するため、製造歩留まりが悪い；
２）Ｎｉ膜４７との接触面にあるフィールド絶縁膜（ＳｉＯ_２膜）５が、高温熱処理でＮｉ膜４７と反応し（還元され）、ＳｉＯ_２膜５が浸食され、薄くなる。ＳｉＯ_２膜５が、もともと薄い場合は、ＳｉＯ_２膜５の絶縁性が損なわれ、はなはだしい場合は、ＳｉＯ_２膜５が貫通する；
３）Ｎｉ−ＳｉＣ−ＳｉＯ_２が共存し、３元系の反応が生じる加熱反応層８の外縁コーナ部Ｓ_１，Ｓ_２直下においては、高温熱処理により、寄生のショットキー接合が形成され、水平方向の電流の流れを阻害する；
４）高温熱処理で電極膜（Ｎｉ膜素片）４７の表面が激しく荒れ、表面モホロジーが低下する。このため、フォトリソグラフィ工程用のアライメント・マークが、同様なＮｉ膜４７を有する構造であれば、その形成が困難となる。従って、後続の工程において高精度なフォトリソグラフィならびにエッチングが出来ない；
５）高温熱処理で電極膜（Ｎｉ膜素片）４７表面に、ＮｉＯやＳｉＯ_２等の酸化膜やハイドロ・カーボンが生じ、電極膜（Ｎｉ膜素片）４７と配線導体素片９間のコンタクト抵抗が実質的に、上昇する
という問題があった。
【００１０】
第２の従来技術では、この第１の従来技術の問題点のうち、２）と３）の問題を解決する方法である。即ち、オーミック接触片４５がＳｉ酸化膜（フィールド絶縁膜）４３と隔絶しており、露出したｎ型ＳｉＣ領域３２の表面に接している第２金属膜は、熱処理しないので、第１の従来技術のＮｉ−ＳｉＣ−ＳｉＯ_２の共存に起因した寄生のショットキー接合が形成されないという特徴を有する。
【００１１】
しかし、第２の従来技術は、図２５（ａ）に示す開口部内に、第１金属膜（Ｎｉ膜）４２をＳｉ酸化膜（フィールド絶縁膜）４３と隔絶してパターニングする具体的な方法がなんら開示されていない。通例、このような場合、用いられる方法は、ＳｉＣ基板１全面にＮｉ膜を全面蒸着し、フォトリソグラフィとＮｉのエッチングを用いて、開口部の内部に選択的に第１金属膜（Ｎｉ膜）４２を配設する方法である。しかし、第２の従来技術とこの方法の組み合わせでは基本的に１）、４）、５）の問題を解決することは出来ない。
【００１２】
更に、第１金属膜（Ｎｉ膜）４２のパターニング工法において独立したフォトリソグラフィ工程を用いているために、露光装置（マスクアライナー）の合わせ精度及び第１金属膜（Ｎｉ膜）４２のエッチング加工精度を考慮すると、オーミック接触片４５とＳｉ酸化膜（フィールド絶縁膜）４３の開口部側壁との間隔のトレランスを十分大きくとらなければならないという問題がある。これは、集積密度が高く、微細なオーミック電極構造体の製作を困難にするという問題に結びつく。ひいては、デバイス寸法やチップ面積が増大する、半導体装置の生産コスト（チップ単価）が上昇するという問題に連鎖する。
【００１３】
本発明はこのような従来のｎ型ＳｉＣ領域に対するオーミック電極構造体、及びこれを用いた半導体装置の問題点をそれぞれ、或いは、同時に解決するためになされたものである。
【００１４】
具体的には、本発明は、１０^{− 7}Ωｃｍ^２台程度の実用的なコンタクト抵抗を有するｎ型ＳｉＣ領域に対する微細なオーミック電極構造体の新規な構造を提供することを目的とする。
【００１５】
本発明の他の目的は、表面金属配線（配線導体素片）とフィールド絶縁膜の接着力が良好で、信頼性の高いオーミック電極構造体の新規な構造を提供することである。
【００１６】
本発明の更に他の目的は、フィールド絶縁膜の絶縁性が維持出来、高耐圧、低リーク電流のオーミック電極構造体の新規な構造を提供することである。
【００１７】
本発明の更に他の目的は、オーミック電極の外縁部に寄生ショットキー接合が存在しないオーミック電極構造体の新規な構造を提供することである。
【００１８】
本発明の更に他の目的は、電極膜の表面モホロジーが良好なオーミック電極構造体の新規な構造を提供することである。
【００１９】
本発明の更に他の目的は、微細な寸法精度を有したオーミック電極構造体を提供することである。
【００２０】
本発明の更に他の目的は、導体膜堆積後に表面金属配線の剥落等の不良が抑制され、製造歩留まりの高いオーミック電極構造体の製造方法を提供することである。
【００２１】
本発明の更に他の目的は、オーミック電極の母材となる導体膜とフィールド絶縁膜との浸食反応（還元反応）が有効に回避出来るオーミック電極構造体の製造方法を提供することである。
【００２２】
本発明の更に他の目的は、オーミック電極の母材となる導体膜、ＳｉＣ及びフィールド絶縁膜との３元系の反応が回避されるオーミック電極構造体の製造方法を提供することである。
【００２３】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面モホロジーが良好なオーミック電極構造体の製造方法を提供することである。
【００２４】
本発明の更に他の目的は、フォトリソグラフィ工程用のアライメント・マークの形態に影響を与えず、後続の工程において高精度なフォトリソグラフィならびにエッチングを容易にするなオーミック電極構造体の製造方法を提供することである。
【００２５】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面に、酸化膜やハイドロ・カーボンが生じず、電極膜と配線導体素片間のコンタクト抵抗を低く維持出来るオーミック電極構造体の製造方法を提供することである。
【００２６】
本発明の更に他の目的は、フォトリソグラフィ工程における露光装置の合わせ精度及びエッチング加工精度に影響されずに、電極膜（オーミック接触片）とフィールド絶縁膜の開口部側壁との間隔を十分に微細化することが可能なオーミック電極構造体の製造方法を提供することである。
【００２７】
本発明の更に他の目的は、微細な寸法精度を有したオーミック電極構造体が簡単に製造出来るオーミック電極構造体の製造方法を提供することである。
【００２８】
本発明の更に他の目的は、高耐圧且つ高速動作可能な半導体装置を提供することである。
【００２９】
本発明の更に他の目的は、オン抵抗が低く、且つ高速スイッチング可能な半導体装置を提供することである。
【００３０】
本発明の更に他の目的は、チップ占有面積が小さく、チップ単価が低く、且つ信頼性の高い半導体装置を提供することである。
【００３１】
本発明の更に他の目的は、表面金属配線の剥落等の不良が抑制され、製造歩留まりの高い半導体装置の製造方法を提供することである。
【００３２】
本発明の更に他の目的は、オーミック電極の母材となる導体膜とフィールド絶縁膜との高温熱処理での浸食反応（還元反応）が有効に回避出来、且つ導体膜、ＳｉＣ及びフィールド絶縁膜との３元系の反応をも回避出来る半導体装置の製造方法を提供することである。
【００３３】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面モホロジーが良好で、フォトリソグラフィ工程用のアライメント・マークの形態に影響を与えず、後続の工程において高精度なフォトリソグラフィならびにエッチングが可能な半導体装置の製造方法を提供することである。
【００３４】
本発明の更に他の目的は、高温熱処理を経た後でも、電極膜の表面に、酸化膜やハイドロ・カーボンが生じず、電極膜と配線導体素片間のコンタクト抵抗を低く維持出来る半導体装置の製造方法を提供することである。
【００３５】
本発明の更に他の目的は、電極膜（オーミック接触片）とフィールド絶縁膜の開口部側壁との間隔を十分に微細化し、微細な寸法精度を有したオーミック電極構造体が簡単に製造出来る半導体装置の製造方法を提供することである。
【００３６】
本発明の更に他の目的は、チップ面積の縮小が可能で、チップ単価が低く出来る半導体装置の製造方法を提供することである。
【００３７】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、（イ）ＳｉＣ基板と、（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域と、（ハ）ＳｉＣ基板の上に載置されたフィールド絶縁膜と、（ニ）フィールド絶縁膜中にｎ型ＳｉＣ領域の表面を露出するように開口された開口部（コンタクト・ウィンドウ）の内部において、フィールド絶縁膜から一定の間隙を隔てて配置された電極膜と、（ホ）フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て、且つ電極膜とｎ型ＳｉＣ領域の間に配置された加熱反応層と、（ヘ）フィールド絶縁膜の開口部の内部において、電極膜の表面に接し、且つフィールド絶縁膜の上部にまで伸延された配線導体素片とからなるオーミック電極構造体であることを要旨とする。請求項１記載の発明によれば、電極膜及び加熱反応層が共に、フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て配置されているので、電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応することが防止出来る。更に、加熱反応層の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来る。
【００３８】
なお、請求項１に規定する「ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域が形成される場合のみに限定されないことは勿論である。例えば、ＳｉＣ基板の表面の一部に、ｎ型ＳｉＣ領域よりも平面上の面積の大きい他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部の位置において、本発明のｎ型ＳｉＣ領域が形成されていても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した他の半導体領域の表面の一部において、本発明のｎ型ＳｉＣ領域を形成するような場合も許容される。このように、請求項１記載に係る発明においては、ｎ型ＳｉＣ領域が他の半導体領域を介して、間接的に形成される場合を許容することに留意すべきである。
【００３９】
請求項２記載の発明は、請求項１記載のオーミック電極構造体において、一定の間隙は、フィールド絶縁膜の厚みより小なることを要旨とする。
【００４０】
請求項３記載の発明は、請求項１又は２記載のオーミック電極構造体において、フィールド絶縁膜は、ＳｉＣの熱酸化膜と、この熱酸化膜とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜との積層絶縁膜からなることを要旨とする。
【００４１】
請求項４記載の発明は、請求項１〜３のいずれか１項記載のオーミック電極構造体において、上部絶縁膜の絶縁破壊電界強度は、熱酸化膜の絶縁破壊電界強度よりも低いことを要旨とする。
【００４２】
請求項５記載の発明は、請求項１〜４のいずれか１項記載のオーミック電極構造体において、上部絶縁膜の緩衝フッ酸溶液（ＢＨＦ溶液）によるエッチング速度が、熱酸化膜の緩衝フッ酸溶液によるエッチング速度よりも速いことを要旨とする。「ＢＨＦ溶液」とは、フッ化アンモニウム（ＮＨ_４Ｆ）：フッ酸（ＨＦ）＝７：１の溶液からなる当業者周知のシリコン酸化膜（ＳｉＯ₂膜)のエッチング液（エッチャント）である。
【００４３】
請求項６記載の発明は、（イ）ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程と、（ロ）ＳｉＣ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工程と、（ニ）フィールド絶縁膜の上部にフィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、（ホ）マスク材に窓部を設け、マスクパターンを形成する工程と、（ヘ）このマスクパターンを用い、フィールド絶縁膜をｎ型ＳｉＣ領域の表面が露出するまでエッチングし開口部を形成する工程と、（ト）ｎ型ＳｉＣ領域の表面が露出後、更にフィールド絶縁膜をオーバーエッチングし、窓部近傍のマスク材の下部にアンダーカット部を形成する工程と、（チ）マスク材の上部及び開口部の内部のｎ型ＳｉＣ領域の表面に、第１の導体膜を堆積する工程と、（リ）マスク材を除去することにより、開口部の内部のｎ型ＳｉＣ領域の表面に、フィールド絶縁膜とは一定の間隙を隔て、第１の導体膜の素片を残留させる工程と、（ヌ）非酸化性雰囲気中において、ＳｉＣ基板を熱処理し、第１の導体膜の素片とｎ型ＳｉＣ領域との間に加熱反応層を生成する工程とを有するオーミック電極構造体の製造方法であることを要旨とする。請求項６記載の発明によれば、フィールド絶縁膜の「オーバーエッチング（スライト・エッチング）」のエッチング量の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来る。また、このアンダーカット部の深さにより、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来る。請求項１と同様に、請求項６に規定する「ＳｉＣ基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域を形成する場合のみに限定されない。例えば、ＳｉＣ基板の表面の一部に他の半導体領域をウェル形状に形成し、そのウェル形状の半導体領域の内部にｎ型ＳｉＣ領域を形成しても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した半導体領域の表面の一部にｎ型ＳｉＣ領域を形成するような工程も許容される。
【００４４】
請求項７記載の発明は、請求項６記載のオーミック電極構造体の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆積する工程とからなることを要旨とする。
【００４５】
請求項８記載の発明は、請求項６記載のオーミック電極構造体の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化以外の方法で、ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、この酸素透過性絶縁膜の堆積後に、熱酸化により、ＳｉＣ基板の表面と酸素透過性絶縁膜との界面に、熱酸化膜を成長する工程とからなることを要旨とする。
【００４６】
請求項９記載の発明は、請求項６〜８のいずれか１項記載のオーミック電極構造体の製造方法において、マスク材を形成する工程は、フォトレジストを塗布する工程であることを要旨とする。
【００４７】
請求項１０記載の発明は、請求項９記載のオーミック電極構造体の製造方法が、フィールド絶縁膜に開口部を形成する工程において、ｎ型ＳｉＣ領域の表面が露出するに直前のステップは、ウェットエッチングと超純水によるリンスで完結されることを要旨とする。
【００４８】
請求項１１記載の発明は、請求項６〜１０のいずれか１項記載のオーミック電極構造体の製造方法 において、第１の導体膜の厚みは、ｎ型ＳｉＣ領域の厚みの１／２より薄いことを要旨とする。請求項１１記載の発明によれば、加熱反応層を形成する前の第１の導体膜の素片の厚みが、その下部にあるｎ型ＳｉＣ領域の厚みの１／２より薄くなるように、予め設定されているので、ＳｉＣ基板の熱処理により、仮に第１の導体膜の素片が完全に加熱反応層に転化したとしても、ｎ型ＳｉＣ領域が消失することはない。
【００４９】
請求項１２記載の発明は、請求項６〜１１のいずれか１項記載のオーミック電極構造体の製造方法 において、加熱反応層を生成する工程は、酸素（Ｏ₂）及び水（Ｈ₂Ｏ）の分圧が共に１×１０^{- ３}Ｐａ〜１×１０^{- １０}Ｐａの非酸化性雰囲気中でＳｉＣ基板を熱処理することを要旨とする。請求項１２記載の発明によれば、酸素及び水の分圧が共に１×１０^{- ３}Ｐａ〜１×１０^{- １０}Ｐａに制御された非酸化性雰囲気中で熱処理して、加熱反応層を生成しているので、加熱反応層生成のための高温熱処理で、第１の導体膜の素片の表面に酸化膜が生じることを防止出来る。
【００５０】
請求項１３記載の発明は、請求項６〜１１のいずれか１項記載のオーミック電極構造体の製造方法 において、第１の導体膜の素片に接し、且つ、フィールド絶縁膜の開口部を被覆するように、フィールド絶縁膜の上部に第２の導体膜を形成する工程を更に有することを要旨とする。
【００５１】
請求項１４記載の発明は、請求項１３記載のオーミック電極構造体の製造方法において、第２の導体膜を形成する直前に、第１の導体膜の素片の表面に生成された酸化膜或いは付着したハイドロ・カーボンを除去する工程を付加したことを要旨とする。
【００５２】
請求項１５記載の発明は、（イ）ＳｉＣ基板と、（ロ）ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域からなる主電極領域と、（ハ）ＳｉＣ基板の上に載置されたフィールド絶縁膜と、（ニ）フィールド絶縁膜中に主電極領域の表面を露出するように開口された開口部の内部において、フィールド絶縁膜から一定の間隙を隔てて配置された電極膜と、（ホ）フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て、且つ電極膜と主電極領域の間に配置された加熱反応層と、（ヘ）フィールド絶縁膜の開口部の内部において、電極膜の表面に接し、且つフィールド絶縁膜の上部にまで伸延された主電極配線とからなる半導体装置であることを要旨とする。請求項１５記載の発明において、「主電極領域」とは半導体装置の主電流の通路の両端にそれぞれ位置し、互いに対向した半導体領域の少なくとも一方である。請求項１５記載の発明によれば、主電極領域に対するオーミック電極を構成する電極膜及び加熱反応層が共に、フィールド絶縁膜の開口部の内部において、フィールド絶縁膜から一定の間隙を隔て配置されているので、電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応することが防止出来る。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来る。請求項１において説明したように、請求項１５に規定する「ＳｉＣ基板の表面に選択的に形成されたｎ型ＳｉＣ領域からなる主電極領域」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域からなる主電極領域が形成される場合のみに限定されない。例えば、ＳｉＣ基板の表面の一部に他の半導体領域をウェル形状に配置し、そのウェル形状の半導体領域の内部に主電極領域が形成されていても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、そのエピタキシャル成長した半導体領域の表面の一部に主電極領域を形成するような場合も許容される。
【００５３】
請求項１６記載の発明は、請求項１５記載の半導体装置において、一定の間隙は、フィールド絶縁膜の厚みより小なることを要旨とする。
【００５４】
請求項１７記載の発明は、（イ）ＳｉＣ基板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主電極領域を形成する工程と、（ロ）ＳｉＣ基板の表面を洗浄する工程と、（ハ）ＳｉＣ基板の表面をフィールド絶縁膜で被覆する工程と、（ニ）フィールド絶縁膜の上部にフィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、（ホ）マスク材に窓部を設け、マスクパターンを形成する工程と、（ヘ）このマスクパターンを用い、フィールド絶縁膜を主電極領域の表面が露出するまでエッチングし開口部を形成する工程と、（ト）主電極領域の表面が露出後、更にフィールド絶縁膜をオーバーエッチングし、窓部近傍のマスク材の下部にアンダーカット部を形成する工程と、（チ）マスク材の上部及び開口部の内部の主電極領域の表面に、第１の導体膜を堆積する工程と、（リ）マスク材を除去することにより、開口部の内部の主電極領域の表面に、フィールド絶縁膜とは一定の間隙を隔て、第１の導体膜の素片を残留させる工程と、（ヌ）非酸化性雰囲気中において、ＳｉＣ基板を熱処理し、第１の導体膜の素片と主電極領域との加熱反応層を生成する工程とを有する半導体装置の製造方法であることを要旨とする。請求項１７記載の発明の「主電極領域」とは、請求項１５記載の発明で定義したように、半導体装置の主電流の通路の両端に位置する半導体領域である。請求項１７記載の発明によれば、半導体装置の主電極領域に対するオーミック電極を形成する際に、フィールド絶縁膜のオーバーエッチング（スライト・エッチング）のエッチング量の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来る。また、このアンダーカット部の深さにより、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来る。請求項１５と同様に、請求項１７に規定する「ＳｉＣ基板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主電極領域を形成する工程」は、ＳｉＣ基板の表面に、直接ｎ型ＳｉＣ領域からなる主電極領域を形成する場合のみに限定されない。例えば、ＳｉＣ基板の表面の一部に、他の半導体領域をウェル形状に形成し、そのウェル形状の半導体領域の内部に主電極領域を形成しても良い。或いは、ＳｉＣ基板の表面の全面に他の半導体領域をエピタキシャル成長し、その半導体領域の表面の一部に主電極領域を形成するような工程でも良い。
【００５５】
請求項１８記載の発明は、請求項１７記載の半導体装置の製造方法において、フィールド絶縁膜で被覆する工程は、熱酸化により、ＳｉＣ基板の表面に熱酸化膜を成長する工程と、この熱酸化膜の上部に、熱酸化以外の方法で、絶縁膜を堆積する工程とからなることを要旨とする。
【００５６】
請求項１９記載の発明は、請求項１８記載の半導体装置の製造方法において、熱酸化膜を成長する工程の後に、熱酸化膜の上部に、ゲート電極を形成する工程を更に有することを要旨とする。
【００５７】
請求項２０記載の発明は、請求項１７〜１９のいずれか１項記載の半導体装置の製造方法において、第１の導体膜の厚みは、主電極領域の厚みの１／２より薄いことを要旨とする。
【００５８】
【発明の効果】
請求項１記載の発明によれば、電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応することが防止され、金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜の絶縁性が維持出来る。また、電極膜を構成する金属材料がフィールド絶縁膜に接していないので、電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、製造プロセス終了後に電極膜が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域の水平方向の電流の流れの阻害もない。
【００５９】
請求項２記載の発明によれば、電極膜及び加熱反応層の周縁部と開口部側壁との間の間隙を、フィールド絶縁膜の厚みより小さい微細寸法としたため、オーミック電極構造体の占有面積を小さく出来る。
【００６０】
請求項３記載の発明によれば、フィールド絶縁膜の下部に、ＳｉＣの酸化膜を有している。ＳｉＣの熱酸化膜は、Ｓｉの熱酸化膜に近いシリコン酸化膜（ＳｉＯ₂膜)であり、ＳｉＣとの界面準位が少なく、高い絶縁破壊電界強度が維持出来る。また、熱酸化膜とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜と熱酸化膜との積層構造にしているので、熱酸化膜の厚さを薄く設定できる。このため、過剰な熱酸化による表面モホロジーの低下もない。表面モホロジーが良好であるため、良好な金属・半導体接合が保証できる。従って、界面準位に起因した寄生トランジスタの生成が抑制され、信頼性の高いフィールド絶縁膜の開口部に、低いコンタクト抵抗のオーミック電極構造体を構成出来る。
【００６１】
ＳｉＣの熱酸化膜の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。熱酸化以外の方法で形成したＳｉＯ₂膜の絶縁破壊電界強度は、この値よりも小さい。即ち、請求項４記載に係る発明によれば、ＳｉＣの熱酸化膜以外の種々の絶縁膜を、ＳｉＣの熱酸化膜の上部に形成して、半導体装置の仕様として要求される耐圧を確保しつつ、低い界面準位と良好な表面モホロジーを有したフィールド絶縁膜の開口部に、オーミック電極構造体を構成出来る。
【００６２】
上記のように、ＳｉＣの熱酸化膜は、Ｓｉ熱酸化膜に近いＳｉＯ₂膜であるので、ＢＨＦ溶液に対するエッチング速度は１００ｎｍ／分程度である。これに比し、ＣＶＤで堆積したＳｉＯ₂膜に対するエッチング速度は１．５倍から３倍位高い。即ち、請求項５記載に係る発明によれば、ＳｉＣの熱酸化膜以外の種々のＳｉＯ₂膜を、ＳｉＣの熱酸化膜の上部に形成しているので、要求される耐圧、低い界面準位、表面の安定性、良好な表面モホロジーを有したフィールド絶縁膜の開口部に、所望のオーミック電極構造体を構成出来る。また、ＢＨＦ溶液に対するエッチング速度の相違を利用して、種々の半導体プロセスを採用出来るので、多様なオーミック電極構造体を構成出来る。
【００６３】
請求項６記載の発明によれば、フィールド絶縁膜に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来るので、第１の導体膜の素片とフィールド絶縁膜との一定の間隙を制御するためのフォトリソグラフィ工程は不要である。このため、電極膜となる第１の導体膜の素片とフィールド絶縁膜の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極構造体を製造出来る。更に、フォトリソグラフィ工程が省略出来るため、工程数が減少し、製造歩留まりが高くなる。更に、請求項６記載の発明は、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高い。更に、第１の導体膜の素片が、フィールド絶縁膜と反応することが防止出来るので、第１の導体膜の素片を構成する金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜の絶縁性が維持出来る。また、第１の導体膜の素片を構成する金属材料がフィールド絶縁膜に接していないので、第１の導体膜の素片から生成された電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後に電極膜が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層を生成する工程において、第１の導体膜の素片の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域の水平方向の電流の流れの阻害もない。
【００６４】
請求項７記載の発明によれば、ＳｉＣ基板表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外の方法で厚い絶縁膜を堆積することによって達成しているので、ＳｉＣの表面モホロジーを、過度な熱酸化により荒らすことない。また、熱酸化以外の方法は、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段が採用可能であるが、これらの、熱酸化以外の方法に固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面（表面）への生成を、熱酸化により効果的に除去、若しくは抑制出来る。つまり、加熱反応層の形成の障害となるＳｉＣ表面の自然酸化膜とハイドロカーボンを除去することが可能であるので、１０^-7Ωｃｍ²台程度の低いコンタクト抵抗が簡単に実現出来る。
【００６５】
請求項８記載の発明によれば、熱酸化以外の方法でＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程を先に行い、この酸素透過性絶縁膜の堆積後に、熱酸化によりＳｉＣ基板の表面と酸素透過性絶縁膜との界面に熱酸化膜を成長して、フィールド絶縁膜を形成している。この場合も、請求項７記載に係る発明と同様に、過度の熱酸化によるＳｉＣ基板の表面モホロジーの劣化を抑制することが出来る。また、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段に固有な自然酸化膜やハイドロ・カーボンの生成を、熱酸化膜の生成により効果的に除去、若しくは抑制出来る。このため、加熱反応層とｎ型ＳｉＣ領域との界面のモホロジーが良好となり、均一且つ均質な加熱反応層を生成出来る。従って、１０^-7Ωｃｍ²台程度の低いコンタクト抵抗ρｃを簡単に得ることが出来る。
【００６６】
請求項９記載の発明によれば、半導体製造プロセスで周知のフォトレジストを使うことが出来るので、フォトリソグラフィ工程で簡単に、フィールド絶縁膜に開口部を形成するためのマスクパターンを形成出来る。更に、このマスクパターンをそのまま用いて、フォトレジストの上部に第１の導体膜を堆積すれば、その後、フォトレジストを剥離剤等で簡単に除去出来るので、リフトオフ工程も簡単に実施出来る。
【００６７】
請求項１０記載に係る発明によれば、フィールド絶縁膜中に設ける開口部（凹部）の底面がｎ型ＳｉＣ領域の表面に到達する最終ステップが、ウェット・エッチングと超純水によるリンスで完結されるので、ドライ・エッチングの反応生成物であるハイドロ・カーボンのｎ型ＳｉＣ領域の表面への再付着や、過剰なプラズマエネルギによるエッチング損傷が防止出来る。このため、開口部に露出したｎ型ＳｉＣ領域の表面の汚染やｎ型ＳｉＣ領域の表面の粗面化が有効に防止出来る。加えて、ドライ・エッチングが使用出来るため、微細な開口部寸法を有したオーミック・コンタクトが形成出来る。このため、半導体集積回路の高集積密度化や、電力用半導体装置のオン抵抗の低減等に好適なオーミック電極構造体の製造が可能になる。
【００６８】
請求項１１記載の発明によれば、加熱反応層を形成する前の第１の導体膜の素片の厚みが制御されているので、仮に第１の導体膜の素片が完全に加熱反応層に転化したとしても、ｎ型ＳｉＣ領域が消失したり、加熱反応層がｎ型ＳｉＣ領域を突き抜けることが確実に防止出来る。従って、ｎ型ＳｉＣ領域の消失に伴うコンタクト抵抗の急増や、ｎ型ＳｉＣ領域の突き抜けに伴うリーク電流の増大を有効に防止出来る。更に、加熱反応層形成のためのＳｉＣ基板の熱処理工程のプロセス・マージンが十分に取れ、十分な熱処理が可能で、より低いコンタクト抵抗の実現を可能にする。
【００６９】
請求項１２記載の発明によれば、酸素及び水の分圧が制御された非酸化性雰囲気中で熱処理し、加熱反応層を生成しているので、加熱反応層生成のための高温熱処理で第１の導体膜の素片の表面に酸化膜が生じることを防止出来る。このため、第１の導体膜の素片から構成された電極膜と、この電極膜に接続される上層の第２の導体膜との間のコンタクト抵抗が低減出来る。更に、酸素及び水の分圧が制御された非酸化性雰囲気中で熱処理することにより、高温熱処理中に、酸素或いは酸素含有雰囲気が原因で起こる第１の導体膜の素片の表面の荒れが防止出来る。このため、同様な工程と構造で形成されるアライメント・マークの表面モホロジーも良好であるので、後続の工程において高精度なフォトリソグラフィならびにエッチングが可能となる。
【００７０】
請求項１３記載の発明によれば、第１の導体膜の素片に接し、且つ、フィールド絶縁膜の開口部を被覆するように第２の導体膜を配設し、これにより配線導体素片を形成出来るので、現実の半導体装置の電極構造に対応したオーミック電極構造体を簡単に製造出来る。また、第２の導体膜に対しては、高温の熱処理が不要であるので、第２の導体膜を構成する材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜の絶縁性が維持出来る。
【００７１】
請求項１４記載の発明によれば、仮に、高温熱処理で第１の導体膜の素片の表面に酸化膜が生成され場合や、ハイドロ・カーボンが付着した場合であっても、これらの酸化膜やハイドロ・カーボンを有効に除去出来る。このため、第１の導体膜の素片の表面の酸化膜やハイドロ・カーボンに起因した第１の導体膜の素片と第２の導体膜コンタクト抵抗の上昇を回避出来る。
【００７２】
請求項１５記載の発明によれば、半導体装置の主電極領域に対するオーミック電極において、オーミック電極の電極膜及び加熱反応層を構成する金属材料が、フィールド絶縁膜と反応しない構造になっているので、金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがない。このため、半導体装置の主電極領域の周辺に形成されたフィールド絶縁膜の高い絶縁性が維持出来、リーク電流も低減出来る。また、電極膜を構成する金属材料がフィールド絶縁膜に接していないので、オーミック電極の電極膜とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、半導体装置の製造プロセス終了後にオーミック電極の電極膜が剥落することはなく、半導体装置の製造歩留まりが高くなる。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が達成出来る。また、寄生のショットキー接合の生成に伴う主電極領域中の水平方向の電流の流れの阻害もない。この結果、高耐圧で且つ高速に動作可能な半導体装置が実現出来る。特に、電力用半導体装置においては、低いオン抵抗と高速なスイッチングを同時に達成出来る。
【００７３】
請求項１６記載の発明によれば、電極膜及び加熱反応層の周縁部と開口部側壁との間の間隙を、フィールド絶縁膜の厚みより小さい微細寸法としたため、主電極領域に対するオーミック電極の占有面積を小さく出来、半導体装置の集積密度を向上出来る。特に、微細な構造のオーミック電極を多数配列することにより、電力用半導体装置の低いオン抵抗と高速なスイッチングを同時に達成出来る。
【００７４】
請求項１７記載の発明によれば、半導体装置の主電極領域に対するオーミック電極を形成するためのコンタクトホールを形成する際に、フィールド絶縁膜に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、オーミック電極を形成するための第１の導体膜の素片とフィールド絶縁膜との一定の間隙を自己整合的に決定出来るので、オーミック電極とフィールド絶縁膜との一定の間隙を制御するためのフォトリソグラフィ工程は不要である。このため、オーミック電極となる第１の導体膜の素片とフィールド絶縁膜の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極を配置出来る。更に、フォトリソグラフィ工程が省略出来るため、半導体装置の主電極領域に対するオーミック電極形成に係わる工程数が減少し、半導体装置の製造歩留まりが高くなる。更に、請求項１７記載の発明は、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高い。更に、第１の導体膜の素片が、フィールド絶縁膜と反応することが防止出来るので、第１の導体膜の素片を構成する金属材料との接触面にあるフィールド絶縁膜が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜の絶縁性が維持出来る。また、オーミック電極を構成する金属材料がフィールド絶縁膜に接していないので、第１の導体膜の素片から生成されたオーミック電極とフィールド絶縁膜の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後にオーミック電極が剥落することはなく、製造歩留まりが高くなる。更に、オーミック電極の加熱反応層を生成する工程において、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴う主電極領域の水平方向の電流の流れの阻害もない良好な特性の半導体装置が簡単に製造出来る。また、請求項１７記載態に係るオーミック電極構造体の製造方法は、いわゆる「リフトオフ法」を用いてパターニングしているので、どのような種類の第１の導体膜でもパターニング出来る特徴を有する。
【００７５】
請求項１８記載の発明によれば、ＳｉＣ基板表面にフィールド絶縁膜を形成する工程は、ＳｉＣ表面を薄く熱酸化させた後、熱酸化膜の上部に、熱酸化以外の方法で厚い絶縁膜を堆積することによって達成しているので、ＳｉＣの表面モホロジーを、過度な熱酸化により荒らすことない。また、熱酸化以外の方法は、ＣＶＤ法やスパッタリング法等の周知の物理的或いは化学的手段が採用可能であるが、これらの、熱酸化以外の方法に固有な自然酸化膜やハイドロ・カーボンのＳｉＣ界面（表面）への生成を、熱酸化により効果的に除去、若しくは抑制出来る。つまり、加熱反応層の形成の障害となるＳｉＣ表面の自然酸化膜とハイドロカーボンを除去することが可能であるので、１０^-7Ωｃｍ²台程度の低いコンタクト抵抗のオーミック電極を有した半導体装置が簡単に実現出来る。
【００７６】
請求項１９記載の発明によれば、界面準位の少ない熱酸化膜の上部に、ゲート電極を形成しているので、ゲート閾値制御が容易で、高速・高耐圧の半導体装置を簡単に製造可能である。
【００７７】
請求項２０記載の発明によれば、オーミック電極の加熱反応層を形成する前の第１の導体膜の素片の厚みが制御されているので、仮に第１の導体膜の素片が完全に加熱反応層に転化したとしても、主電極領域が消失したり、加熱反応層が主電極領域を突き抜けることが確実に防止出来る。従って、主電極領域の消失に伴うコンタクト抵抗の急増や、主電極領域の突き抜けに伴うリーク電流の増大を有効に防止出来る。更に、オーミック電極の加熱反応層形成のためのＳｉＣ基板の熱処理工程のプロセス・マージンが十分に取れ、十分な熱処理が可能で、非常に低いコンタクト抵抗のオーミック電極を有した半導体装置が実現出来る。
【００７８】
【発明の実施の形態】
次に、図面を参照して、本発明の第１乃至第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。従って、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００７９】
（第１の実施形態）
図１に示すように、本発明の第１の実施の形態に係るオーミック電極構造体は、ＳｉＣ基板１、ＳｉＣ基板１の表面に選択的に形成されたｎ型ＳｉＣ領域３２、ＳｉＣ基板１の上に載置されたフィールド絶縁膜５、フィールド絶縁膜５中にｎ型ＳｉＣ領域３２の表面を露出するように開口された開口部（コンタクト・ウィンドウ）の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔てて配置された電極膜７、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から側壁ギャップ７７を隔て、且つ電極膜７とｎ型ＳｉＣ領域３２の間に配置された加熱反応層８、フィールド絶縁膜５の開口部の内部において、電極膜７の表面に接し、且つフィールド絶縁膜５の上部にまで伸延された配線導体素片９とから構成されている。電極膜７とｎ型ＳｉＣ領域３２との間に埋設されている加熱反応層８は、ｎ型ＳｉＣ領域３２と電極膜７の母材である第１の導体膜との加熱反応によって形成された層である。側壁ギャップ７７を構成している一定の間隙は、フィールド絶縁膜５の厚みより小さい値に制御されている。
【００８０】
ｎ型ＳｉＣ領域３２は、高い表面電子密度を有する。例えば、ｎ型ＳｉＣ領域３２の表面電子密度は少なくとも１×１０^１８／ｃｍ^３〜２×１０²¹／ｃｍ^３、好ましくは１×１０^１９／ｃｍ^３〜８×１０²⁰／ｃｍ^３である。ＳｉＣ基板１の導電型は本オーミック電極構造体を利用する半導体装置によって異なる。例えば、ＭＯＳＦＥＴならｐ型、ＭＥＳＦＥＴやショットキーバリヤダイオードならｎ型等のように設計仕様に応じて選べばよい。
【００８１】
電極膜７の母材である第１の導体膜はＮｉのほかチタン（Ｔｉ）、クロム（Ｃｒ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）などの１、又は１以上の金属から選ばれた、金属膜、合金膜、化合物膜、或いはこれらの複合膜や積層膜から構成されている。この電極膜７の厚みはｎ型ＳｉＣ領域３２の拡散深さの概ね１／２未満の値であることが望ましい。
【００８２】
電極膜７には、他の部位のオーミック電極と結線するための第２の導体膜からなる配線導体素片９が接続されている。配線導体素片９は、フィールド絶縁膜５の開口部を被覆するように配置される。配線導体素片９は図１に示すオーミック・コンタクトを他の部位と結線する配線部材であり、半導体装置の主電極配線として機能する。パワーデバイスにおいては、複数のユニットセルを多数ＳｉＣ基板１の上に、蜂の巣状や、マトリクス状等にして配置し電流容量を確保している。また、オン電圧を低くするための設計仕様により、各主電極領域を細分化し、ＳｉＣ基板１の上に高密度に配列する場合もある。従って、このような場合は、複数に分割されたユニットセルの各主電極領域を統合する配線として配線導体素片９が機能する。この配線導体素片９には、周知のアルミニウム（Ａｌ）、アルミニウム・シリコン（Ａｌ−Ｓｉ）共晶、アルミニウム・銅・シリコン（Ａｌ−Ｃｕ−Ｓｉ）共晶、銅（Ｃｕ）、チタン・タングステン（Ｔｉ−Ｗ）合金などが用いられる。
【００８３】
フィールド絶縁膜５は、ＳｉＣ基板１の熱酸化膜３と、この熱酸化膜３とは組成若しくは密度の異なる絶縁膜からなる上部絶縁膜４との積層絶縁膜から構成されている。第１の実施の形態に係るオーミック電極構造体において、「熱酸化膜３とは組成の異なる絶縁膜」とは、ＰＳＧ（りん珪酸ガラス）膜、ＢＳＧ（硼珪酸ガラス）、ＢＰＳＧ（硼りん珪酸ガラス）或いはＳｉ₃Ｎ₄膜等の絶縁膜の意である。また、「熱酸化膜３とは密度の異なる絶縁膜」とは、熱酸化膜以外の方法で堆積したＳｉＯ₂膜等の絶縁膜の意である。例えば、ＣＶＤ法、スパッタリング法、真空蒸着法等の、化学的若しくは物理的堆積方法によるＳｉＯ₂膜が該当する。図１に示すＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜よりは劣るが、Ｓｉ熱酸化膜に近いＳｉＯ₂膜である。熱酸化膜とその他の方法で堆積したＳｉＯ₂膜とでは密度が違うので断面を高分解能ＳＥＭ観察すると境界が見える。
【００８４】
そして、Ｓｉ熱酸化膜に近いＳｉＣの熱酸化膜３の絶縁破壊電界強度は、厚さ１０ｎｍで１４ＭＶ／ｃｍ程度である。一方、熱酸化以外の方法で形成したＳｉＯ₂膜の絶縁破壊電界強度は、この値よりも小さい。例えば、ＣＶＤで堆積したＳｉＯ₂膜の絶縁破壊電界強度は、同じ厚さ１０ｎｍで６ＭＶ／ｃｍ程度であるので、絶縁破壊電界強度を測定すれば、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８５】
また、ＳｉＣの熱酸化膜３は、Ｓｉ熱酸化膜に近いＳｉＯ₂膜であるので、ＢＨＦ溶液に対するエッチング速度は１００ｎｍ／分程度である。これに比し、ＣＶＤで堆積したＳｉＯ₂膜に対するエッチング速度は１．５倍から３倍位高い。
従って、ＢＨＦ溶液に対するエッチング速度を測定すれば、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８６】
ミクロには、ＣＶＤで堆積したＳｉＯ₂膜中には、ＳｉＣの熱酸化膜３より水素やカーボン結合が多く、Ｓｉ−Ｏ−Ｓｉ結合距離がＳｉＣの熱酸化膜３より長いので、赤外線吸収スペクトルやラマン分光によっても、明瞭にＳｉＣの熱酸化膜３と上部絶縁膜４とは識別可能である。
【００８７】
図１に示すようなＳｉＣの熱酸化膜以外の種々のＳｉＯ₂膜等の上部絶縁膜４を、ＳｉＣの熱酸化膜３の上部に形成した積層構造を採用すれば、半導体装置の仕様として要求される界面準位、耐圧や表面の安定性を確保しつつ、ＳｉＣの表面モホロジーを良好に維持出来る。
【００８８】
熱酸化膜３の厚さは２〜５０ｎｍであることが望ましい。特に、５〜２０ｎｍの範囲の熱酸化膜３の厚さが望ましい。熱酸化膜３の厚さが、５ｎｍより薄い場合は表面研磨やイオン注入法で生じたＳｉＣ基板１表面の損傷領域を除去する効果ならびに表面の異物を除去する効果が乏しくなる。一方、熱酸化膜３の厚さが、５０ｎｍより厚い場合は過度な熱酸化によりＳｉＣ基板１表面が次第に荒れ、表面モホロジーが低下するという問題がある。このため、コンタクト抵抗ρｃの低減には上記範囲の熱酸化膜３の厚さが有益な効果をもたらす。
【００８９】
熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚は、１００ｎｍ〜３μｍであることが望ましい。特に、３００ｎｍ以上であることが望ましい。また、高耐圧の電力用半導体装置であれば、８００ｎｍ以上にすれば良い。但し、フィールド絶縁膜５があまり厚くなると、クラック等が発生するので、３μｍ以上は好ましくない。また、電極膜７及び加熱反応層８の周縁部と開口部側壁との間の間隙（側壁ギャップ）７７は、フィールド絶縁膜５の厚み程度に制御できるので、微細寸法化には、フィールド絶縁膜５があまり厚いのは好ましくない。即ち、微細寸法化を考慮した場合には、１．５μｍ程度が、フィールド絶縁膜５の厚さの実用的な上限である。
【００９０】
図１に示すように、第１の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８が共に、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔て配置されているので、電極膜７及び加熱反応層８を構成する金属材料が、フィールド絶縁膜５と反応することが防止出来る。従って、金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜５の絶縁性が維持出来る。また、電極膜７を構成する金属材料がフィールド絶縁膜５に接していないので、電極膜７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、製造プロセス終了後に電極膜７が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層８の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域３２の水平方向の電流の流れの阻害もない。
【００９１】
更に、第１の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８の周縁部と開口部側壁との間の間隙（側壁ギャップ）７７を、フィールド絶縁膜５の厚みより小さい微細寸法に出来るので、オーミック電極構造体の占有面積を小さく出来る。
【００９２】
次に、図２〜図４に示す工程断面図（その１〜その３）を参照しながら本発明の第１の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【００９３】
（イ）先ず、厚さ約１．５μｍのＳｉＯ₂膜３３を、ＣＶＤ法で４Ｈ−ＳｉＣ基板１の表面全面に堆積し、その上にフォトレジスト３４をスピンコートする。そして、図２（ａ）に示すように、ｎ型ＳｉＣ領域形成予定領域の上に堆積したＳｉＯ₂膜３３を周知のフォトリソグラフィ法とウェット・エッチング技術で選択的に除去し、イオン注入マスク膜３３を形成する。
【００９４】
（ロ）そして、図２（ｂ）に示すように、イオン注入マスク膜３３の上に、再びＣＶＤ法で薄いＳｉＯ₂膜からなるイオン注入スルー膜３５を全面に堆積する。イオン注入スルー膜３５は、後述のイオン注入時の射影飛程（深さ）Ｒ_ｐを調節するための膜である。後述の³¹Ｐ^＋（りんイオン）の注入条件では、イオン注入スルー膜３５の厚みは２０〜２５ｎｍである。イオン注入スルー膜３５を堆積した後、ＳｉＣ基板１全面に³¹Ｐ^＋，¹⁴Ｎ^＋（窒素イオン）や⁷⁵Ａｓ^＋（ヒ素イオン）などのｎ型不純物イオンを、少なくともＳｉＣ基板１の表面の不純物密度が１×１０²⁰／ｃｍ³以上になり、且つ、ＳｉＣ基板１の結晶性を損なわないようにイオン注入する。このｎ型不純物イオンの注入は、５００℃に加熱したＳｉＣ基板１に、ドーズ量Φ／加速エネルギーＥ_ＡＣを変えながら多段に注入することが好ましい。例えば、^{3 １}Ｐ^＋を、ＳｉＣ基板１に多段イオン注入する場合のドーズ量Φ／加速エネルギーＥ_ＡＣ条件は、以下の通りである：
第１イオン注入Φ＝５×１０^１４ｃｍ^-2／Ｅ_ＡＣ＝４０ＫｅＶ；
第２イオン注入Φ＝５×１０^１４ｃｍ^-2／Ｅ_ＡＣ＝７０ＫｅＶ；
第３イオン注入Φ＝１×１０^１５ｃｍ^-2／Ｅ_ＡＣ＝１００ＫｅＶ；
第４イオン注入Φ＝１×１０^１５ｃｍ^-2／Ｅ_ＡＣ＝１５０ＫｅＶ；
第５イオン注入Φ＝２×１０^１５ｃｍ^-2／Ｅ_ＡＣ＝２００ＫｅＶ；
第６イオン注入Φ＝２×１０^１５ｃｍ^-2／Ｅ_ＡＣ＝２５０ＫｅＶ。
【００９５】
（ハ）６段の多段イオン注入が終了したところで、イオン注入マスク膜３３とイオン注入スルー膜３５をフッ酸（ＨＦ）で全面除去する。そして、常圧Ａｒ雰囲気で１７００℃１分の急速加熱処理を行うと、イオン注入された³¹Ｐ^＋が活性化されて、図２（ｃ）に示すように、高不純物密度を有するｎ型ＳｉＣ領域３２が選択的に形成される。上記イオン注入条件と活性化熱処理条件で生成されるｎ型ＳｉＣ領域３２の拡散深さはおよそ３５０ｎｍである。
【００９６】
（ニ）そして、シリコン（Ｓｉ）プロセスで周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。ＲＣＡ洗浄法は、Ｈ₂Ｏ₂＋ＮＨ₄ＯＨ混合液（ＳＣ−１）とＨ₂Ｏ₂＋ＨＣｌ混合液（ＳＣ−２）による浸漬処理を組み合わせ行う伝統的な半導体ＳｉＣ基板１の洗浄法である。そして、図３（ｄ）に示すように、十分清浄化されたＳｉＣ基板１の表面を、１０００℃から１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を成長する。なお、乾燥酸素雰囲気の代わりに、水蒸気を用いてもかまわない。乾燥酸素中、熱処理温度１１５０℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気中、１１５０℃で２時間熱酸化すれば、３０〜３５ｎｍの熱酸化膜３が得られる。水蒸気を用いたウェット雰囲気の熱酸化の場合は、その後アルゴン（Ａｒ）中で１１５０℃、３０分程度アニールすることが好ましい。熱酸化膜３を２０ｎｍ以下にするためには、酸化温度を下げる若しくは、酸化時間を短縮すれば良い。
【００９７】
（ホ）次に、図３（ｅ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法で４００ｎｍのＰＳＧからなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【００９８】
（ヘ）次に、フィールド酸絶縁膜５の表面に、本発明の「マスク材」として、厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、マスク材（フォトレジスト）２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去し窓部を形成する。続いて、このフォトレジスト２２のマスクパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬しウェット・エッチングすることで、図３（ｆ）に示すように、フィールド絶縁膜５に開口部６を形成する。微細な開口部６を形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。例えば、ＣＨＦ₃やＣ_２Ｆ_６などをエッチャントとした反応性イオンエッチング（ＲＩＥ）法や電子サイクロトロン共鳴イオンエッチング（ＥＣＲイオンエッチング）等の種々のドライ・エッチングを使用することが出来る。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。開口部６をドライ・エッチングで、最後まで貫通させると、
１ ）ＳｉＣ基板１の表面が過剰なプラズマエネルギによるプラズマ損傷で荒れる、
２）エッチング反応で生成した反応生成物であるハイドロ・カーボンがＳｉＣ基板１の表面に再付着し、表面を汚染する
という弊害が起こり、後述の加熱反応層の均一生成に大きな障害になる。更に、コンタクト抵抗ρｃを劇的に増加させる結果となるので好ましくない。ウェットエッチング単独で開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、両者に共通し、本発明の根幹に係わる極めて重要な形成上のポイントはウェット・エッチング又はドライ・エッチングをやや過剰に行い（オーバーエッチングを行い）、フィールド絶縁膜５の開口部６がフォトレジストの開口部より大きくなり、アンダーカット部が生じるようにするということである。例えば、エッチングモニタ部の目視により（色の変化により）、ｎ型ＳｉＣ領域３２の表面の露出が確認された後、更に所定の時間オーバーエッチングを追加すればよい。オーバーエッチング量の制御は、エッチング液の組成、液温を厳密に制御し、エッチング時間をコントロールすればよい。このようなコントロールを行うことにより、アンダーカット部の深さは、フィールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）程度であれば、容易に制御可能である。或いは、所望のエッチング厚のエッチングモニタを別途用意し、このエッチングモニタのジャスト・エッチを確認してエッチングを終了するようにすれば、１００ｎｍ以下の制御も可能である。エッチング液に界面活性剤等を加えても良い。更に、精密なアンダーカット部の深さを制御するためには、気相反応を利用したエッチング（ガスエッチング）を用いても良い。第１の実施形態では、本発明の「マスク材」としてフォトレジスト２２を用いているが、このオーバーエッチング時に、エッチングされない材料であれば、フォトレジスト２２以外の材料を本発明の「マスク材」として採用可能である。即ち、本発明の「マスク材」は、フィールド絶縁膜５とはエッチング速度の異なる材料で構成されているれば良い。なお、図３（ｆ）には、熱酸化膜３と上部絶縁膜４のエッチング速度の差による側壁部の段差を誇張して示しているが、アンダーカット部の深さが薄い限り、現実にはエッチング深さの差は顕著ではない。
【００９９】
（ト）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。コンタクト・ウィンドウ開口エッチングから真空排気までの大気中放置時間は、コンタクト抵抗ρｃの大小をする極めて重要な因子である。大気中放置時間が長いと、開口部のＳｉＣ基板１の表面に自然酸化膜が生成されたり、望まぬ異物が付着する。このため、後述の加熱反応層の均一生成に大きな障害となり、ひいてはコンタクト抵抗ρｃを劇的に増加させるので、５分以内の短時間で行う。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０^{- ５}Ｐａ未満の圧力まで真空排気し、図４（ｇ）に示すように、ＳｉＣ基板１の表面に第１の導体膜としての第１の導体膜１７を蒸着する。第１の導体膜１７としては、例えば、Ｎｉ膜を電子ビーム（ＥＢ）蒸着すれば良い。図４（ｇ）に示すように、開口部の側壁に第１の導体膜（Ｎｉ系電極膜）１７が付着しないようにするためには、オリフィス等を用いて、蒸着ビームの指向性を向上させて行えば良い。この時、上述のように、フィールド絶縁膜５の開口部６はフォトレジスト・マスクの開口部より大きくなるように形成されているため、開口部底部に蒸着される第１の導体膜の素片（以下において「第１の導体素片２７」という。）はこの若干小さいフォトレジスト・マスクの開口部の形状に正確に転写される。こうして、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、距離が一定で、且つ微細寸法の蒸着制限領域が形成される。この微細な蒸着制限領域は、上述したアンダーカット部の深さで決定されるので、開口エッチングのオーバーエッチング時間で精密にコントロール出来る。第１の導体膜１７の厚みはその下部にあるｎ型ＳｉＣ領域３２の拡散深さの１／２より薄く設定する。
【０１００】
（チ）第１の導体膜（Ｎｉ膜）１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図４（ｈ）に示すように、開口部の内部のみに第１の導体素片２７が選択的に埋設された基板構造を得る。即ち、ＳｉＣ基板１をアセトンなどの有機溶剤或いは専用のフォトレジスト剥離液に浸漬させ、ＳｉＣ基板１表面に残されているフォトレジスト２２を完全に除去すると、フォトレジスト２２の上に被着した第１の導体膜（Ｎｉ膜）１７もフォトレジスト２２と共に除かれるので、図４（ｈ）に示すように、開口部の内部のみに第１の導体素片２７が選択的に残存する。この結果、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、蒸着制限領域に対応した微細寸法の側壁ギャップ７７が自己整合的に形成される。
【０１０１】
（リ）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で短時間（数分程度）の熱処理を施すと、図４（ｉ）に示すように、第１の導体素片２７とＳｉＣ基板１が相互に反応して、両者の界面領域に加熱反応層８が生成され、加熱反応層とｎ型ＳｉＣ領域３２との間で優れたオーミック特性が実現される。数分程度の短時間の熱処理を行うためには、赤外線（ＩＲ）ランプ加熱を用いれば良い。ここで「非酸化性雰囲気」とは酸素（Ｏ₂）や水（Ｈ₂Ｏ）等の酸素を含む化合物の気体を含まない雰囲気のことである。具体的には、超高純度アルゴン（Ａｒ）や超高純度窒素（Ｎ₂）などの超高純度不活性ガス雰囲気、或いは、高真空等が、「非酸化性雰囲気」として好適である。これら熱処理雰囲気に酸素が僅かでも含まれると、熱処理で表面に金属の酸化物（＝絶縁物）が生じたり、加熱反応層の形成が阻害されたりするので、酸素及び水の分圧の制御に関しては、厳重なる管理が必要である。具体的には、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０^{- ３}Ｐａ〜１×１０^{- １０}Ｐａ程度、望ましくは、１．×１０^{- ５}Ｐａ〜１×１０^{- １０}Ｐａ程度であることが望ましい。超高純度不活性ガス雰囲気中で熱処理する場合は、ガス配管のベーキングやリークの点検の他に、脱酸素装置やガス純化装置の採用等の厳重なる管理が必要である。また、高真空中で熱処理する場合は、厳密には１×１０^{- ８}Ｐａ程度の真空中でも金属の表面が酸化するので、クライオパネル等を併用して、酸素及び水の分圧を１×１０^{- ８}Ｐａ〜１×１０^{- １０}Ｐａ程度に制御して、超高真空下で熱処理をすることが好ましい。例えば、第１の導体膜１７としてＮｉ膜を用いた場合は、熱処理により、ニッケルシリサイド（ＮｉＳｉ_1-X，ＮｉＳｉ₂）とカーボン（Ｃ）等からなる加熱反応層８が、第１の導体素片２７の底部（下部）に生成される。加熱反応層８にならなかった上部の未反応の第１の導体素片２７は電極膜７になる。現実には、電極膜７は、未反応のＮｉにニッケルシリサイド（Ｎｉ₂Ｓｉ）が拡散した状態になる。第１の導体膜を蒸着する工程で第１の導体膜の厚みをその下部にあるｎ型ＳｉＣ領域３２の厚みの１／２より薄く設定したのは、第１の導体素片２７が加熱処理で完全に加熱反応層８に転化した場合であっても、ｎ型ＳｉＣ領域３２が下部に残されるよう保証するためである。高不純物密度ｎ型ＳｉＣ領域３２が完全に消失すると、コンタクト抵抗が急増する深刻な事態となる。第１の導体膜の厚みの条件はこの事態を回避するために規定されている。
【０１０２】
（ヌ）加熱反応層８の形成後に、図１に示すように、ＳｉＣ基板１全面にＡｌ等の第２の導体膜を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図１に示すような配線導体素片９を形成すれば、第１の実施の形態に係るオーミック電極構造体が完成する。なお、パターニングの際のエッチャント（＝エッチング液或いはエッチングガス）がＮｉ系電極膜７を侵す時は、第２の導体膜は必ずＮｉ系電極膜７を覆うように配設する構成とすれば良い。
【０１０３】
なお、熱反応層９を形成する工程で第１の導体膜からなる電極膜７の表面に意図せず第１の導体膜の酸化物が形成されたり、例えば、ハイドロ・カーボン等の高抵抗性の汚染物が付着する場合には、第２の導体膜を成膜する前に、これら、異物を除去する工程が付加される。この目的に適合した基板処理として、ドライ処理ならＡｒイオンによるスパッタエッチが有効である。或いは、酸素プラズマへの暴露によるハイドロ・カーボンの除去工程の後に、燐酸（Ｈ₃ＰＯ₄）：硝酸（ＨＮＯ₃）：酢酸（ＣＨ₃ＣＯＯＨ）混合溶液への浸漬により、第１の導体膜等の酸化膜除去し、純水リンスし、乾燥するという一連のウェット処理工程を用いることが出来る。
【０１０４】
第１の実施の形態に係るオーミック電極構造体の製造方法によれば、フィールド絶縁膜５に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、第１の導体素片２７とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７を自己整合的に決定出来る。つまり、第１の導体素片２７の電極パターンがフィールド絶縁膜５に設けられた開口パターンの側壁の位置に対して、自己整合的に形成出来るという利点がある。言いかえると、フォトリソグラフィ工程で第１の導体素片２７パターニングするのではないので、フィールド絶縁膜５の端部に対して、極限の精度で、第１の導体素片２７の端部の位置を合わせられる利点がある。「極限の精度」とは、オーバーエッチングの方法を選べば、ナノメータ・レベル、更には分子層単位の精度でアンダーカットの深さが制御可能と言う意味である。例えば、超高真空に排気可能な真空チャンバー中で、表面反応を利用した気相エッチング等の採用をすれば、分子層単位のエッチングが可能である。従って、電極膜７となる第１の導体素片２７とフィールド絶縁膜５の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極構造体を製造出来る。
【０１０５】
第１の実施の形態に係るオーミック電極構造体の製造方法によれば、第１の導体素片２７とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７を制御するためのフォトリソグラフィ工程は不要である。つまり、フィールド絶縁膜５の開口部６形成工程から第１の導体素片２７の形成に至る一連の工程において、フォトリソグラフィが１回で済み、プロセスが簡素化される利点がある。工程数が減少すれば、製造歩留まりが高くなり、従来例に対し製造原価の低減として有効に作用する。更に、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高いオーミック電極構造体の製造方法が提供出来る。
【０１０６】
また、第１の実施の形態に係るオーミック電極構造体の製造方法によれば、どのような種類、構造の第１の導体膜１７でもパターニングすることが可能である。この利点が特に活かされるのは、
ａ）第１の導体膜１７に実用的なエッチング速度のエッチャントが存在しないとき、
ｂ）酸素や水分、或いは、エッチャントに第１の導体膜１７が著しく反応するとき、
ｃ）第１の導体膜１７が多層構造になっていてエッチングが煩雑になるとき、である。
【０１０７】
更に、第１の実施の形態に係るオーミック電極構造体の製造方法によれば、第１の導体素片２７が、フィールド絶縁膜５と反応することが防止出来るので、第１の導体素片２７を構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜５の絶縁性が維持出来る。また、第１の導体素片２７を構成する金属材料がフィールド絶縁膜５に接していないので、第１の導体素片２７から生成された電極膜７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後に電極膜７が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層８を生成する工程において、第１の導体素片２７の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域３２の水平方向の電流の流れの阻害もない。
【０１０８】
このような構成で作製したｎ型ＳｉＣ領域３２に対するオーミック電極構造体が実用的コンタクト抵抗を示すか確かめるために、コンタクト抵抗の評価にしばしば用いられる線型伝送線路モデル（リニアＴＬＭ）評価法のコンタクト群を作製した。このリニアＴＬＭ評価法においては、ＳｉＯ₂膜からなる素子分離領域に囲まれた長方形のｎ型ＳｉＣ領域の内部に、電極パターン（コンタクト・パターン）を横一列に並べたコンタクト群を用いる。ｎ型ＳｉＣ領域の短辺の長さは、２０８μｍである。即ち、長方形のｎ型ＳｉＣ領域の長辺方向に沿って、この長方形とは長辺方向が直交する小さな長方形からなる複数の電極パターンを１次元配列したコンタクト群のパターンを用意する。この小さな長方形の長辺の長さ（オーミック・コンタクト幅）は２００μｍで、短辺の長さは、１００μｍである。ここで、コンタクト群のパターンは、小さな長方形パターンからなるコンタクト（金属・半導体接合）の相互の間隔（コンタクト間隔）を順に変化させながら、ｎ型ＳｉＣ領域の長辺方向に沿って横一列に配列される。即ち、コンタクト間隔ＬはＬ＝６，１０，１５，２０，２５，３０μｍと順に変化させる。リニアＴＬＭ評価法とは、このコンタクト群における隣接する２つのコンタクト間の電流−電圧特性から抵抗を求め、抵抗をコンタクト間隔の関数として整理し、これを直線近似して数式処理を行い、最終的に精密なコンタクト抵抗ρｃを求める方法である。
【０１０９】
評価した試料の主な構成は次の通りである。使用したＳｉＣ基板１は高抵抗のｐ型ホモエピタキシャル膜を有する（０００１）面の４Ｈ−ＳｉＣ基板である。このホモエピタキシャル４Ｈ−ＳｉＣ基板の表面は、Ｓｉ面である。このホモエピタキシャル４Ｈ−ＳｉＣ基板に、高不純物密度のｎ型ＳｉＣ領域３２が、上述した方法で、イオン注入され、活性化熱処理され形成されたものである。ｎ型ＳｉＣ領域３の拡散深さは３５０ｎｍで、不純物密度は２．７×１０^２０ｃｍ^３である。熱処理前の第１の導体膜１７は１５０ｎｍ厚のＮｉで、フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜したＳｉＯ_２膜（４００ｎｍ厚）である。加熱反応層８の熱処理温度は１０００℃、熱処理時間は５分、熱処理雰囲気は高純度Ａｒ雰囲気である。第２の導体膜からなる配線導体素片９は厚さ１μｍのＡｌ膜素片である。
【０１１０】
図５はコンタクト間隔をパラメータにして、隣接する電極間の電流−電圧特性を示している。原点を通る直線が得られていることから、ＴＬＭを構成するすべての電極でオーミック・コンタクトが得られていることが分かる。図５の直線の傾きから求めたオーミック・コンタクト電極間の抵抗と距離の関係をプロットすると図６のようになる。データはバラツキが少なく、１直線上にプロットされている。この直線近似から、コンタクト抵抗ρｃ＝８．６×１０^−７Ωｃｍ^２と非常に優れた値が得られる。図５には、比較のため、加熱反応層８を、熱処理温度は９００℃とし、他の条件を熱処理温度１０００℃の場合と同じにした結果も示すが、コンタクト抵抗ρｃ＝４．０×１０^−６Ωｃｍ^２であり、加熱反応層８の生成が、熱処理温度１０００℃の場合に比し、少し不十分であると考えられる。
【０１１１】
なお、４Ｈ−ＳｉＣ基板１ではなく、禁制帯幅が相対的に狭く、電子親和力の小さな６Ｈ−ＳｉＣ基板１（Ｓｉ面）を用いて同様の評価を行った場合にはρｃ＝４．３×１０^−７Ωｃｍ^２の更に小さなコンタクト抵抗が実現される。
【０１１２】
他の条件を同じにして、第１の導体膜として、Ｎｉの替わりに厚み１００ｎｍのチタン（Ｔｉ）を用いた場合にはρｃ＝１．２×１０^−６Ωｃｍ^２のコンタクト抵抗が得られる。第１の導体膜として、厚み１５０ｎｍのタングステン（Ｗ）を用いた場合には５．５×１０^−６Ωｃｍ^２のコンタクト抵抗が得られる。
【０１１３】
図７は、ノマルスキー干渉顕微鏡によるフィールド絶縁膜５中に開口されたコンタクト・ウィンドウ内に埋め込まれた電極膜７の表面モホロジーをスケッチした模式図である。電極膜７の平面寸法は、２０μｍ×２０μｍであり、フィールド絶縁膜５の開口部側壁と電極膜７との間には、自己整合的に形成された微細寸法の側壁ギャップ７７が観察出来る。図７（ａ）は、熱処理なしの場合の、Ｎｉ膜からなる電極膜７の表面の模式図であり、良好な表面モホロジーが観察出来る。一方、図７（ｂ）及び図7（ｃ）は、それぞれ、９００℃及び１０００℃で熱処理した場合の、電極膜７の表面をスケッチした模式図であり、若干の表面状態の変化が認められるものの良好な表面モホロジーであると判断出来る。
【０１１４】
図８は、１０００℃で熱処理した本発明の第１の実施形態に係るオーミック電極構造体の断面ＴＥＭ像をスケッチした模式図である。ＴＥＭ観察は、［１１２０］方向に、３００ＫｅＶの加速電圧の電子線を照射して行った。熱処理前のＮｉ／ＳｉＣ界面が熱処理後に、約１７０ｎｍ程度ＳｉＣ基板方向に移動している。加熱反応層８とｎ型ＳｉＣ領域３２との界面には、界面の平坦性に優れた良好な表面モホロジーが観察出来る。
【０１１５】
図９は、⁴Ｈｅ^＋を加速電圧３ＭｅＶで入射角０°照射した場合の散乱角１５７°におけるラザフォード後方散乱分析により求めた第１の実施形態に係るオーミック電極構造体の厚み方向の組成の変化を示す図である。最上層には、配線導体素片９としてのＡｌ膜が観察出来る。配線導体素片９の下部には、厚さ約１００ｎｍの電極膜７が認められる。電極膜７は、Ｎｉ、ニッケルシリサイド（Ｎｉ₂Ｓｉ）及びカーボン（Ｃ）の固溶体であると推定される。電極膜７の下には、厚さ約３００ｎｍの加熱反応層８が認められる。加熱反応層８は、厚さ約１００ｎｍのニッケルシリサイド（ＮｉＳｉ_1-X）層と、この層の下に連続して位置する厚さ厚さ約２００ｎｍのニッケルシリサイド（ＮｉＳｉ₂）とカーボン（Ｃ）の固溶体層から構成されていると推定される。
【０１１６】
（第２の実施形態）
図１３は、本発明の第２の実施の形態に係るオーミック電極構造体の要部断面図である。本構造はリセス型ゲート構造を有するＭＥＳＦＥＴ、ＭＯＳＦＥＴなどで用いられるメサ形状をした高不純物密度ｎ型ＳｉＣエピタキシャル領域にオーミック電極構造体を形成する例である。
【０１１７】
本発明の第２の実施の形態に係るオーミック電極構造体においては、所望のＳｉＣ基板１の表面に、メサ形状の高不純物密度のｎ型ＳｉＣ領域２が形成されている。ｎ型ＳｉＣ領域２の表面電子密度は少なくとも１×１０^１８／ｃｍ^３〜２×１０²¹／ｃｍ^３、好ましくは１×１０^１９／ｃｍ^３〜８×１０²⁰／ｃｍ^３である。このような高不純物密度のｎ型ＳｉＣ領域２は、窒素をその場で添加した気相エピタキシャル成長法等によるホモ・エピタキシャル成長で形成しても良いし、第１の実施の形態と同様に、³ⁱＰ^＋，¹⁴Ｎ^＋や⁷⁵Ａｓ^＋などのｎ型不純物イオンの注入と、その後の活性化熱処理で形成しても良い。ＳｉＣ基板１の導電型は、第２の実施の形態に係るオーミック電極構造体を利用する半導体装置によって異なるのでここでは規定しない。図１３において図１と同じ番号を付した部位は、図１と同じ要素であり、冗長を避けるために説明を簡略化或いは省略する。
【０１１８】
図１３に示すように、第２の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８が共に、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔て配置されているので、電極膜７及び加熱反応層８を構成する金属材料が、フィールド絶縁膜５と反応することが防止出来る。従って、金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがないので、フィールド絶縁膜５の絶縁性が維持出来る。また、電極膜７を構成する金属材料がフィールド絶縁膜５に接していないので、電極膜７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、製造プロセス終了後に電極膜７が剥落することはなく、製造歩留まりが高くなる。更に、加熱反応層８の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うｎ型ＳｉＣ領域２の水平方向の電流の流れの阻害もない。
【０１１９】
更に、第２の実施の形態に係るオーミック電極構造体によれば、電極膜７及び加熱反応層８の周縁部と開口部側壁との間の間隙（側壁ギャップ）７７を、フィールド絶縁膜５の厚みより小さい微細寸法に出来るので、オーミック電極構造体の占有面積を小さく出来る。
【０１２０】
次に図１４〜図１６に示す工程断面図（その１〜その３）を参照しながら、本発明の第２の実施の形態に係るオーミック電極構造体の製造工程を説明する。
【０１２１】
（イ）先ず、（０００１）面、８°オフの４Ｈ−ＳｉＣ基板１のＳｉ面表面に、１×１０¹⁹／ｃｍ³以上の高不純物密度のｎ型不純物としてのＮ（窒素）を添加した厚さ数１００ｎｍのｎ型エピタキシャル成長層（ｎ型ＳｉＣ領域）２０をエピタキシャル成長する。続いて、このｎ型エピタキシャル成長層（ｎ型ＳｉＣ領域）２０の上に、厚さ２０ｎｍのシリコン酸化膜（ＳｉＯ₂膜）からなるプロテクト酸化膜をＣＶＤ法で堆積する。このプロテクト酸化膜の上に、更に、２００ｎｍ厚のＡｌ膜を蒸着する。このＡｌ膜／ＳｉＯ₂膜を、周知のフォトリソグラフィ法とＲＩＥ法等のエッチング技術で、図１４（ａ）に示すように、ｎ型ＳｉＣ領域２に対応するＡｌ膜／ＳｉＯ₂膜からなるエッチングマスク２１を形成する。
【０１２２】
（ロ）次に、Ａｌ膜／ＳｉＯ₂膜からなるエッチングマスク２１を使用し、ＳＦ₆とＯ₂をエッチャントガスとしたＲＩＥ法で、図１４（ｂ）に示すように、不要なエピタキシャル層を除く。更に、その後、エッチングマスク２１の上部のＡｌを硫酸（Ｈ₂ＳＯ₄）と過酸化水素（Ｈ₂Ｏ₂）の混合液で取り除き、続いて、その下のプロテクト酸化膜をＢＨＦ溶液で除いて、素子分離されたメサ構造のｎ型ＳｉＣ領域２を形成する。
【０１２３】
（ハ）この後は、第１の実施の形態の図３（ｄ）以降の工程と、実質的に同様である。即ち、ＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。そして、図１４（ｃ）に示すように、十分清浄化されたＳｉＣ基板１の表面を、１０００℃から１１５０℃において乾燥酸素雰囲気で熱酸化し、表面に厚さ５〜４０ｎｍ熱酸化膜３を成長する。次に、図１５（ｄ）に示すように、熱酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ₂膜からなる上部絶縁膜４を堆積し、２層構造からなるフィールド絶縁膜５を形成する。熱酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【０１２４】
（ニ）次にフィールド酸絶縁膜５の表面に、本発明のマスク材として、厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のマスク材（フォトレジスト）２２を除去し、窓部を形成する。続いて、このフォトレジスト２２のマスクパターンをエッチングマスクとして用い、ＳｉＣ基板１をＢＨＦ溶液に浸漬し、ウェット・エッチングすることで、図１５（ｅ）に示すように、フィールド絶縁膜５に開口部６を形成する。微細な開口部６を形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。第１の実施の形態で説明したように、ウェットエッチング単独で開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、ウェット・エッチング又はドライ・エッチングをやや過剰に行い、フィールド絶縁膜５の開口部６がフォトレジストの開口部より大きくなり、アンダーカット部が生じるようにする。第１の実施の形態と同様に、エッチングモニタ部の目視により、ｎ型ＳｉＣ領域２の表面の露出が確認された後、更に所定の時間オーバーエッチングを追加すればよい。第２の実施形態では、本発明の「マスク材」としてフォトレジスト２２を用いているが、このオーバーエッチング時に、エッチングされない材料であれば、フォトレジスト２２以外の材料を本発明の「マスク材」として採用可能であることは勿論である。
【０１２５】
（ホ）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。コンタクト・ウィンドウ開口エッチングから真空排気までの大気中放置時間は、コンタクト抵抗ρｃの大小をする極めて重要な因子であることは、第１の実施の形態で説明した通りである。従って、大気に露出されている時間は、５分以内の出来るだけ短時間にする。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０^{- ５}Ｐａ未満の圧力まで真空排気し、図１５（ｆ）に示すように、ＳｉＣ基板１の表面に第１の導体膜１７を蒸着する。第１の導体膜１７としては、例えば、Ｎｉ膜を蒸着すれば良い。図１５（ｆ）に示すように、開口部の側壁に第１の導体膜（Ｎｉ膜）１７が付着しないようにするためには、オリフィス等の指向性制御手段を用いて、蒸着ビームの指向性を向上させて行えば良い。この時、上述のように、フィールド絶縁膜５の開口部６はフォトレジスト・マスクの開口部より大きくなるようにアンダーカット部が形成されているため、開口部底部に蒸着される第１の導体素片２７は、アンダーカット部の形状に正確に転写される。こうして、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、距離が一定で、且つ微細寸法の蒸着制限領域（側壁ギャップ）７７が発生する。この微細な側壁ギャップ７７は、開口エッチングのオーバーエッチング時間で精密にコントロール出来る。微細な側壁ギャップ７７はフィールド絶縁膜５の厚み（１００ｎｍ〜６００ｎｍ）程度まで狭めて形成出来る。第１の導体膜１７の厚みは、その下部にあるｎ型ＳｉＣ領域２の拡散深さの１／２より薄く設定する。
【０１２６】
（ヘ）第１の導体膜（Ｎｉ膜）１７の真空蒸着後、ＳｉＣ基板１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図１６（ｇ）に示すように、開口部の内部のみにＮｉ系電極膜７が選択的に埋設された基板構造を得る。即ち、フォトレジスト２２を完全に除去すると、フォトレジスト２２の上に被着した第１の導体膜（Ｎｉ膜）１７もフォトレジスト２２と共に除かれるので、図１６（ｇ）に示すように、開口部の内部のみに第１の導体素片２７が選択的に残存する。この結果、第１の導体素片２７の周縁部とフィールド絶縁膜５の開口部側壁との間には、微細寸法の側壁ギャップ７７が自己整合的に形成される。
【０１２７】
（ト）しかる後、ＳｉＣ基板１を７００℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）の熱処理を施すと、図１６（ｈ）に示すように、第１の導体素片２７とＳｉＣ基板１が相互に反応して、両者の界面領域に加熱反応層８が生成され、加熱反応層とｎ型ＳｉＣとの間で優れたオーミック特性が実現される。数分程度の短時間の熱処理を行うためには、ＩＲランプ加熱を用いれば良い。ここで「非酸化性雰囲気」とは、第１の実施の形態で説明したように、酸素（Ｏ₂）や水（Ｈ₂Ｏ）等の酸素を含む化合物の気体を含まない雰囲気のことである。厳密には、酸素及び水の分圧を１×１０^{- ８}Ｐａ〜１×１０^{- １０}Ｐａ程度に制御して、熱処理をすることが好ましい。第１の導体膜の厚みを、その下部にあるｎ型ＳｉＣ領域２の厚みの１／２より薄く設定しておくことにより、第１の導体素片２７が加熱処理で完全に加熱反応層８に転化した場合であっても、ｎ型ＳｉＣ領域２が下部に残されるよう保証される。
【０１２８】
（チ）加熱反応層８の形成後に、図１６（ｉ）に示すように、ＳｉＣ基板１全面にＡｌ等の第２の導体膜１９を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術でパターニングして、図１３に示すような配線導体素片９を形成すれば、本発明の第２の実施の形態に係るオーミック電極構造体が完成する。なお、パターニングの際のエッチャント（＝エッチング液或いはエッチングガス）が電極膜７を侵す時は、第２の導体膜１９は必ず電極膜７を覆うように配設する構成とすれば良い。
【０１２９】
このような構成で作製したｎ型ＳｉＣ領域２に対するオーミック電極構造体が実用的コンタクト抵抗を示すか確かめるために、第１の実施の形態と同様な、コンタクト間隔が、Ｌ＝６，１０，１５，２０，２５，３０μｍのリニアＴＬＭコンタクト群を作製した。オーミック・コンタクトの電極をなす長方形の長辺（コンタクト幅）及び短辺の長さは、第１の実施の形態と同様にそれぞれ２００μｍ、１００μｍである。
【０１３０】
評価した試料の主な構成は次の通りである。リニアＴＬＭコンタクト群は、高抵抗のｐ型４Ｈ−ＳｉＣ基板の上に、エピタキシャル成長させた厚み８００ｎｍ、電子密度１．５×１０^１９／ｃｍ^２のｎ型ＳｉＣ領域に形成した。第１の導体膜は５０ｎｍ厚のＮｉ膜、フィールド絶縁膜５の熱酸化膜３は１１００℃ドライ酸化膜（１０ｎｍ厚）、上部絶縁膜４は常圧ＣＶＤで成膜したＳｉＯ_２膜（４００ｎｍ厚）である。加熱反応層８の熱処理温度及び熱処理時間、熱処理雰囲気はそれぞれ１０００℃、２分、高純度Ａｒ雰囲気である。第２の導体膜からなる配線導体素片９は厚さ１μｍのＡｌ膜である。
【０１３１】
第１の実施形態と同様にＴＬＭ法で評価したところ、コンタクト抵抗ρｃ＝３．３×１０^−６Ωｃｍ^２が得られた。高不純物密度エピタキシャル膜でｎ型ＳｉＣ層を形成する替わりに、第１の実施形態と同じ³¹Ｐ^＋イオン注入と活性化熱処理（条件同一）でｎ型ＳｉＣ層を形成した場合には、他の条件が同じなら、第１の実施形態のＮｉを用いたオーミック電極構造体と誤差の範囲で等しいコンタクト抵抗７．４×１０^−７Ωｃｍ^２が得られる。
【０１３２】
図１０は、第１の導体膜１７としてのＮｉ膜の厚さを変えた場合の、Ｎｉ膜の厚さ（膜厚）と表面モホロジーとの関係を示す図である。図１０に示した観察においては、加熱反応層８の熱処理条件は、熱処理温度は１０００℃で、熱処理時間は２分である。熱処理雰囲気は高純度Ａｒ雰囲気である。図１０（ａ）は、Ｎｉ膜の膜厚が２００ｎｍで熱処理前の試料の表面モホロジーをスケッチした図である。図１０（ｂ）は、このＮｉ膜の膜厚が２００ｎｍの試料の熱処理後の表面モホロジーをスケッチした図であるが、Ｎｉ膜の膜厚が２００ｎｍでは、表面モホロジーの低下が認められる。図１０（ｃ）は、Ｎｉ膜の膜厚が１００ｎｍの試料に対して、熱処理した場合の表面モホロジーで、膜厚２００ｎｍに比すれば良好であるが、未だ若干の表面モホロジーの低下が認められる。図１０（ｄ）及び図１０（ｅ）は、それぞれ、Ｎｉ膜の膜厚が５０ｎｍ及び２０ｎｍの場合の試料の熱処理後の表面モホロジーで、膜厚５０ｎｍ以下にすれば、フォトリソグラフィ工程等の製造プロセスに対応可能な良好な表面モホロジーが得られることが分かる。
【０１３３】
図１１は、第１の導体膜１７としてのＮｉ膜の厚さを変えた場合の、Ｎｉ膜の厚さとオーミック電極構造体のコンタクト抵抗との関係を示す図である。Ｎｉ膜の膜厚が２００ｎｍ及び１００ｎｍではほぼ同程度のコンタクト抵抗である。Ｎｉ膜の膜厚５０ｎｍの場合は、膜厚が２００ｎｍ及び１００ｎｍの場合より低いコンタクト抵抗が得られることが分かる。Ｎｉ膜の膜厚５０ｎｍの試料の熱処理後の表面モホロジーが良好なことを反映していると考えられる。但し、Ｎｉ膜の膜厚２０ｎｍの場合の試料では、コンタクト抵抗の増大が認められる。加熱反応層８の厚さが不十分と思われる。従って、膜厚５０ｎｍの場合が、最もコンタクト抵抗が低いことになる。
【０１３４】
図１２は、本発明の第２の実施形態に係るオーミック電極構造体の不純物密度とコンタクト抵抗との関係を、従来技術の結果と共に示す図である。エピタキシャル成長により得られた不純物密度１．５×１０¹⁹ｃｍ^３のｎ型ＳｉＣ領域に対して、従来のいずれの結果よりも低いコンタクト抵抗ρｃ＝３．３×１０^−７Ωｃｍ^２の値が得られることが分かる。イオン注入により得られた不純物密度１．５×１０²⁰ｃｍ^３のｎ型ＳｉＣ領域に対しても、従来のいずれの結果よりも低いコンタクト抵抗ρｃ＝８．６×１０^−７Ωｃｍ^２の値が得られることが分かる。このように第２の実施の形態に係るオーミック電極構造体は、従来と同等、或いはそれよりも低い実用的なコンタクト抵抗を、簡単に実現出来る。
【０１３５】
（第３の実施形態）
本発明の「半導体装置」としては、例えばダイオード、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）、静電誘導トランジスタ（ＳＩＴ）、バイポーラトランジスタ（ＢＪＴ）、静電誘導サイリスタ（ＳＩサイリスタ）、ＧＴＯサイリスタ等の種々の半導体電子デバイスに適用可能である。
【０１３６】
一般に半導体電子デバイスは、第１主電極領域、第２主電極領域及び制御電極を有する。第１主電極領域と第２主電極領域との間に主電流の通路が形成される。この主電流は、制御電極に印加される電圧又は電流で制御される。従って、「第１主電極領域」とは、例えば、ＢＪＴやＩＧＢＴにおいては、エミッタ領域又はコレクタ領域のいずれか一方、ＭＯＳＦＥＴやＭＯＳＳＩＴ等の絶縁ゲート型トランジスタ（ＩＧＴ）においては、ソース領域又はドレイン領域のいずれか一方を意味する。「第２主電極領域」とは、ＢＪＴやＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方、ＩＧＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方を意味する。即ち、第１主電極領域が、エミッタ領域であれば、第２主電極領域はコレクタ領域であり、第１主電極領域がソース領域であれば、第２主電極領域はドレイン領域である。また、「制御電極」とはＩＧＢＴ及びＩＧＴのゲート電極を意味することは勿論である。また、ダイオード等の制御電極を有しないＳｉＣ半導体装置でも、同様に、第１主電極領域及び第２主電極領域が定義される。
【０１３７】
図１７は、本発明の第３の実施の形態に係る半導体装置としての横型ＭＯＳＦＥＴの要部断面図である。第３の実施の形態に係る半導体装置（横型ＭＯＳＦＥＴ）は、ｐ型ＳｉＣ基板１１を用いて構成され、このｐ型ＳｉＣ基板１１の表面に選択的に形成されたｎ型ＳｉＣ領域２ｓからなる第１の主電極領域（ソース領域）２ｓ、及びｎ型ＳｉＣ領域２ｓからなる第２の主電極領域（ドレイン領域）２ｄとを有している。更に、ｐ型ＳｉＣ基板１１の上には、ゲート酸化膜３が配置されている。ソース領域２ｓとドレイン領域２ｄとの間のゲート酸化膜３の上部には、ゲート電極６３が配置されている。そして、ゲート電極６３の上部及びゲート電極６３が配置されていないゲート酸化膜３の上部には、上部絶縁膜４が形成されている。ゲート酸化膜３と上部絶縁膜４とで、フィールド絶縁膜５が構成されている。
【０１３８】
フィールド絶縁膜５中には、ソース領域２ｓの表面を露出するように開口された開口部、ドレイン領域２ｄの表面を露出するように開口された開口部が形成されている。それぞれの開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｓ、７７ｄを隔てて、ソース電極膜７ｓ及びドレイン電極膜７ｄが配置されている。更に、フィールド絶縁膜５のソース領域２ｓの上部の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｓを隔て、且つソース電極膜７ｓとソース領域２ｓの間には、加熱反応層８ｓが配置され、ドレイン領域２ｄの上部の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７ｄを隔て、且つドレイン電極膜７ｄとドレイン領域２ｄの間には加熱反応層８ｄが配置されている。第３の実施の形態に係る半導体装置は、更に、ソース領域２ｓの上部の開口部の内部において、ソース電極膜７ｓの表面に接し、且つフィールド絶縁膜５の上部にまで伸延された第１の主電極配線（ソース配線）９ｓと、ドレイン領域２ｄの上部の開口部の内部において、ドレイン電極膜７ｄの表面に接し、且つフィールド絶縁膜５の上部にまで伸延された第２の主電極配線（ドレイン配線）９ｄとを有している。
【０１３９】
なお、半導体装置の設計により、各主電極領域２ｓ、２ｄに配線導体素片（主電極配線）９ｓ、９ｄを介してそれぞれ接続されるボンディングパッド（図示省略）を、フィールド絶縁膜５の上に形成しても良い。ゲート電極６３も同様に、配線導体素片を介してボンディングパッドが接続される。そして、これらの配線導体素片及びボンディングパッドの上部には、酸化膜（ＳｉＯ_２)、ＰＳＧ膜、ＢＰＳＧ膜、窒化膜（Ｓｉ_３Ｎ_４)、或いはポリイミド膜等からなるパッシベーション膜を形成しても良い。そして、パッシベーション膜の一部に複数の電極層を露出するように複数の開口部（窓部）を設け、ボンディングを可能にすることが出来る。
【０１４０】
第３の実施の形態に係る半導体装置によれば、ソース領域２ｓに対するオーミック電極において、ソース電極膜７ｓ及び加熱反応層８ｓを構成する金属材料が、フィールド絶縁膜５と反応しない構造になっている。同様に、ドレイン領域２ｄに対するオーミック電極において、ドレイン電極膜７ｄ及び加熱反応層８ｄを構成する金属材料が、フィールド絶縁膜５と反応しない構造になっている。このため、ソース電極膜７ｓ及びドレイン電極膜７ｄを構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがない。従って、半導体装置のソース領域２ｓ及びドレイン領域２ｄの周辺に形成されたフィールド絶縁膜５の高い絶縁性が維持出来、リーク電流も低減出来る。
【０１４１】
また、ソース電極膜７ｓ及びドレイン電極膜７ｄを構成する金属材料がフィールド絶縁膜５に接していないので、ソース電極膜７ｓ又はドレイン電極膜７ｄとフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、半導体装置の製造プロセス終了後にソース電極膜７ｓ又はドレイン電極膜７ｄが剥落することはなく、半導体装置の製造歩留まりが高くなる。
【０１４２】
更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が、ソース領域２ｓ又はドレイン領域２ｄに対して形成出来る。また、寄生のショットキー接合の生成に伴うソース領域２ｓ又はドレイン領域２ｄ中の水平方向の電流の流れの阻害もない。この結果、高耐圧で且つ高速に動作可能な半導体装置が実現出来る。特に、電力用半導体装置においては、低いオン抵抗と高速なスイッチングを同時に達成出来る。
【０１４３】
特に、ソース電極膜７ｓ及び加熱反応層８ｓの周縁部と開口部側壁との間の側壁ギャップ７７ｓ、及びドレイン電極膜７ｄ及び加熱反応層８ｄの周縁部と開口部側壁との間の側壁ギャップ７７ｄを、フィールド絶縁膜５の厚みより小さい微細寸法と出来るため、ソース領域２ｓ及びドレイン領域２ｄに対するオーミック電極の占有面積を小さく出来、半導体装置の集積密度を向上出来る。
【０１４４】
次に図１８〜図２０に示す工程断面図（その１〜その３）を参照しながら、本発明の第３の実施の形態に係る半導体装置（横型ＭＯＳＦＥＴ）の製造工程を説明する。
【０１４５】
（イ）先ず図１４（ａ）から図１４（ｃ）と同様な工程で、８°オフのｐ型４Ｈ−ＳｉＣ基板１１のＳｉ面の表面に、厚さ数１００ｎｍの１×１０¹⁹／ｃｍ³以上の高不純物密度のｎ型ＳｉＣ領域を、エピタキシャル成長する。そして、エピタキシャル成長を選択的にエッチングすることにより、互いに対向したメサ形状のｎ型ＳｉＣ領域からなるソース領域２ｓ及びドレイン領域２ｄを形成する。即ち、ＳｉＣ基板１１の表面の異なる２つの場所に、互いに一定距離離間して、凸部形状のソース領域２ｓ及びドレイン領域２を形成する。平面図を省略しているが、ソース領域２ｓ及びドレイン領域２は、互いの長辺を平行にした２つの矩形（長方形）のパターンとして配列される。集積回路の場合であれば、ソース領域２ｓ及びドレイン領域２を構成する２つの矩形（長方形）のパターンの領域の外側には、素子分離領域が形成される。更に、デバイスの仕様に応じてチャネルストップのイオン注入工程を加えても良く、パワーデバイスならば、ガードリング領域等の形成工程を加えても良い。素子分離領域形成後、周知のＲＣＡ洗浄法等の所定の洗浄法を用いて、ＳｉＣ基板１１を十分清浄化し、図１８（ａ）に示すように、ＳｉＣ基板１１の表面に、厚さ３５〜４０ｎｍのゲート酸化膜としての熱酸化膜３を成長する。乾燥酸素中、雰囲気１１５０℃で３時間熱酸化すれば、３５〜４０ｎｍの熱酸化膜（ゲート酸化膜）３が得られる。素子分離領域は、トレンチにＣＶＤ法等で堆積した絶縁膜を埋め込む等の方法で、形成すれば良い。ゲート酸化膜３の厚さを、５〜２０ｎｍとした場合は、ゲート酸化膜３の上に、更に、厚さ３５〜８０ｎｍのシリコン窒化膜（Ｓｉ₃Ｎ₄膜）を常圧ＣＶＤ法で形成し、いわゆるＮＯ膜でゲート絶縁膜を形成しても良い。
【０１４６】
（ロ）ゲート酸化膜（ゲート絶縁膜）３の形成後、必要に応じて閾値制御のイオン注入を行う（ゲート酸化膜３の形成前に、閾値制御のイオン注入を行っても良い。）。その後、図１８（ｂ）に示すように、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属、或いは、これらのシリサイド（ＷＳｉ_２，ＴｉＳｉ_２，ＭｏＳｉ_２）等のゲート電極材料６１を、ゲート酸化膜３の上の全面に、スパッタリング法、真空蒸着法、ＣＶＤ法等で堆積する。そして、ゲート電極材料６１の表面に厚さ１〜２μｍのフォトレジスト６２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト６２を選択的に露光し、現像することによって図１８（ｃ）に示すように、ゲート電極６３に対応する部分のフォトレジスト６２のみを選択的に残存させる。更に、フォトレジスト６２をエッチングマスクとして用い、図１８（ｃ）に示すように、ＲＩＥ法とを用いて、ゲート電極材料６１をパターニングし、ソース領域２ｓとドレイン領域２ｄとの間のゲート酸化膜（ゲート絶縁膜）３の上にゲート電極６３を形成する。
【０１４７】
（ハ）そして、図１９（ｄ）に示すように、ゲート電極６３の形成後、フォトレジスト６２を除去し、更に、ＲＣＡ洗浄法等でＳｉＣ基板１１の表面を清浄化する。十分清浄化されたゲート電極６３及びゲート酸化膜３の上に、常圧ＣＶＤ法でＳｉＯ₂膜からなる上部絶縁膜４を堆積する。この結果、ゲート電極６３以外の領域においては、２層構造からなるフィールド絶縁膜５が形成される。ゲート酸化膜３の厚さと上部絶縁膜４の厚さとを合計したフィールド絶縁膜５の総厚を、１００ｎｍ〜６００ｎｍ程度にすることが望ましい。
【０１４８】
（ニ）次にフィールド酸絶縁膜５の表面に、本発明の「マスク材」としての厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、マスク材（フォトレジスト）２２を選択的に露光し、現像することによって開口部６ｓ及び６ｄに対応する部分のフォトレジスト２２を除去し窓部を形成する。続いて、このフォトレジスト２２のマスクパターンをエッチングマスクとして用い、ＳｉＣ基板１１をＢＨＦ溶液に浸漬し、ウェット・エッチングすることで、図１９（ｅ）に示すように、フィールド絶縁膜５に開口部６ｓ及び６ｄを形成する。微細な開口部６ｓ及び６ｄを形成する時は、ガスプラズマを用いたドライ・エッチングが好ましい。例えば、ＣＨＦ₃やＣ_２Ｆ_６などをエッチャントとしたＲＩＥ法やＥＣＲイオンエッチング等の種々のドライ・エッチングを使用することが出来る。この場合、最初にドライ・エッチングを行い、フィールド絶縁膜５を数１０ｎｍ残したところで、ウェット・エッチングに切り換えるようにする。第１の実施の形態で説明したように、ウェットエッチング単独で、開口部６ｓ及び６ｄを開口する場合でも、ドライエッチングとウェットエッチングの組み合わせで開口する場合でも、ウェット・エッチング又はドライ・エッチングをやや過剰に行い、フィールド絶縁膜５の開口部６ｓ及び６ｄがフォトレジストの開口部より大きくなり、それぞれアンダーカット部が生じるようにする。第１及び第２の実施の形態と同様に、エッチングモニタ部の目視により、ソース領域２ｓとドレイン領域２ｄの表面の露出が確認された後、更に所定の時間オーバーエッチングを追加すればよい。第３の実施形態では、本発明の「マスク材」としてフォトレジスト２２を用いているが、このオーバーエッチング時に、エッチングされない材料であれば、フォトレジスト２２以外の材料を本発明の「マスク材」として採用可能である。
【０１４９】
（ホ）その後、エッチングマスクとしてのフォトレジスト２２を残存した状態で、ＢＨＦ溶液を超純水で完全に濯ぎ落とした（リンスした）後、乾燥する。そして、レジストマスク２２が被着した状態のＳｉＣ基板１１を、真空蒸着装置のチャンバー中に速やかに据え付け、直ちに真空排気する。即ち、ＳｉＣ基板１１の表面が大気に露出される時間は、５分以内の可能な限り短時間で行う。そして、真空蒸着装置のチャンバーをターボ分子ポンプ、クライオポンプ等で、１．３×１０^{- ５}Ｐａ未満の圧力まで真空排気し、図１９（ｆ）に示すように、ＳｉＣ基板１１の表面に第１の導体膜１７を蒸着する。第１の導体膜１７としては、例えばＮｉ膜を用いる。なお、図１９（ｆ）に示すように、開口部６ｓ及び６ｄの側壁に第１の導体膜１７が付着しないようにするためには、オリフィス等を用いて、蒸着ビームの指向性を向上させて行えば良い。この時、図１９（ｆ）に示すように、フィールド絶縁膜５の開口部はフォトレジスト・マスク２２の開口部より大きくなるようにアンダーカット部が形成されているため、開口部底部に蒸着される第１の導体膜１７ｓ及び１７ｄは、アンダーカット部の形状に正確に転写される。こうして、第１の導体膜１７ｓ及び１７ｄの周縁部とフィールド絶縁膜５の開口部の側壁との間には、距離が一定で、且つ微細寸法の蒸着制限領域（側壁ギャップ）７７ｓ及び７７ｄが発生する。この微細な側壁ギャップ７７ｓ及び７７ｄは、開口部エッチングのオーバーエッチング時間で精密にコントロール出来る。第１の導体膜１７（１７ｓ及び１７ｄ）の厚みは、その下部にあるソース領域２ｓ及びドレイン領域２ｄの拡散深さの１／２より薄く設定する。
【０１５０】
（ヘ）第１の導体膜１７の真空蒸着後、ＳｉＣ基板１１を真空蒸着装置のチャンバーから取り出す。続いて、リフトオフ法を用いて、図２０（ｇ）に示すように、それぞれの開口部の内部のみに第１の導体素片２７ｓ及び２７ｄが選択的に埋設される。この結果、それぞれの第１の導体素片２７ｓ及び２７ｄの周縁部とフィールド絶縁膜５の開口部側壁との間には、微細寸法の側壁ギャップ７７ｓ及び７７ｄが自己整合的に形成される。
【０１５１】
（ト）しかる後、ＳｉＣ基板１１を７００℃〜１０５０℃の非酸化性雰囲気で、短時間（数分程度）の熱処理を施すと、図２０（ｈ）に示すように、第１の導体素片２７ｓ及び２７ｄとＳｉＣ基板１１が相互に反応して、両者の界面領域に加熱反応層８ｓ及び８ｄが生成され、加熱反応層８ｓとソース領域２ｓとの間、及び加熱反応層８ｄとドレイン領域２ｄとの間で、それぞれ優れたオーミック特性が実現される。「非酸化性雰囲気」としての酸素及び水の分圧の制御に関しては、厳重なる管理が必要で、熱処理雰囲気に含まれる酸素及び水の分圧は少なくとも、１×１０^{- ３}Ｐａ〜１×１０^{- １０}Ｐａ程度、望ましくは、１．×１０^{- ５}Ｐａ〜１×１０^{- １０}Ｐａ程度に設定する。
【０１５２】
（チ）加熱反応層８ｓ及び８ｄの形成後に、図２０（ｉ）に示すように、ＳｉＣ基板１１全面にＡｌ等の第２の導体膜１９を蒸着する。そして、フォトリソグラフィ法とＲＩＥ等のエッチング技術で、ソース配線９ｓ及びドレイン配線９ｄを パターニングすれば、本発明の第３の実施の形態に係るＭＯＳＦＥＴが完成する（図１７参照。）。
【０１５３】
第３の実施の形態に係る半導体装置の製造方法によれば、ソース領域２ｓ及びドレイン領域２ｄに対するオーミック電極を形成するためのコンタクトホールを形成する際に、フィールド絶縁膜５に対するオーバーエッチングのエッチング時間の制御により、窓部近傍のマスク材の下部に形成されるアンダーカット部の深さが制御出来るので、寸法制御が容易である。また、このアンダーカット部の深さにより、オーミック電極を形成するための第１の導体素片２７とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７ｓ，７７ｄを自己整合的に決定出来るので、オーミック電極とフィールド絶縁膜５との一定の間隙（側壁ギャップ）７７ｓ，７７ｄを制御するためのフォトリソグラフィ工程は不要である。このため、オーミック電極となる第１の導体素片２７とフィールド絶縁膜５の開口部側壁との間隔を十分に小さく出来、占有面積の小さく、微細寸法を有したオーミック電極を配置出来る。
【０１５４】
更に、フォトリソグラフィ工程が省略出来るため、半導体装置のソース領域２ｓ及びドレイン領域２ｄに対するオーミック電極形成に係わる工程数が減少し、半導体装置の製造歩留まりが高くなる。更に、第３の実施の形態に係る半導体装置は、標準的なＳｉ半導体デバイス製造方法が適用可能なので、容易且つ信頼性が高い。
【０１５５】
更に、第１の導体素片２７が、フィールド絶縁膜５と反応することが防止出来るので、第１の導体素片２７を構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがなく、フィールド絶縁膜５の絶縁性が維持出来る。また、オーミック電極を構成する金属材料がフィールド絶縁膜５に接していないので、第１の導体素片２７から生成されたオーミック電極とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、プロセス終了後にオーミック電極が剥落することはなく、製造歩留まりが高くなる。
【０１５６】
更に、オーミック電極の加熱反応層８ｓを生成する工程において、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系の共存する状態が存在しないので、３元系の反応による寄生のショットキー接合の生成も回避出来、低いコンタクト抵抗が達成出来る。また、寄生のショットキー接合の生成に伴うソース領域２ｓ及びドレイン領域２ｄの水平方向の電流の流れの阻害もないので、良好な特性の半導体装置が簡単に製造出来る。
【０１５７】
（その他の実施の形態）
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１５８】
例えば、既に述べた第３の実施の形態の説明においては、リセスゲート構造の横型ＭＯＳＦＥＴに付いて説明したが、図２１に示すような平面ゲート構造の横型ＭＯＳＦＥＴでもかまわない。第３の実施の形態と同様に、ｐ型ＳｉＣ基板１１を用いて構成されているが、図１７とは異なり、ｐ型ＳｉＣ基板１１の表面は同一レベルの平面で構成されている。即ち、ｎ型ＳｉＣ領域からなる第１の主電極領域（ソース領域）２ｓ及び第２の主電極領域（ドレイン領域）２ｄの表面のレベルと、ゲート酸化膜３が配置されているソース領域２ｓとドレイン領域２ｄとの間のｐ型ＳｉＣ基板１１の表面とは同一レベルである。この平面ゲート構造のゲート酸化膜３の上部には、ゲート電極６３が配置されている。そして、ゲート電極６３の上部及びゲート電極６３が配置されていないゲート酸化膜３の上部には、上部絶縁膜４が形成され、ゲート酸化膜３と上部絶縁膜４とで、フィールド絶縁膜５が構成されている。他は、図１７と同様なので、重複した説明を省略する。
【０１５９】
図２１に示した、他の実施の形態に係る半導体装置においても、ソース領域２ｓに対するオーミック電極において、ソース電極膜７ｓ及び加熱反応層８ｓを構成する金属材料が、フィールド絶縁膜５と反応せず、ドレイン領域２ｄに対するオーミック電極において、ドレイン電極膜７ｄ及び加熱反応層８ｄを構成する金属材料が、フィールド絶縁膜５と反応しない構造になっている。このため、ソース電極膜７ｓ及びドレイン電極膜７ｄを構成する金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがない。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が、ソース領域２ｓ又はドレイン領域２ｄに対して形成出来る。
【０１６０】
リセスゲート構造や平面ゲート構造の横型ＭＯＳＦＥＴ以外にも、縦型のＭＯＳＦＥＴでも良い。またＵ溝やＶ溝にゲート酸化膜とゲート電極を構成した縦型のＭＯＳＦＥＴでも良い。更に、埋め込みドレイン領域を有するＭＯＳＦＥＴでも良い。埋め込みドレイン領域を有するＭＯＳＦＥＴにおいては、シンカー領域を用いて、埋め込みドレイン領域から電流を引き出すがこの場合オン抵抗の増大が懸念される。しかしながら、本発明の適用により、微細な構造のシンカー領域とこれに接続されるオーミック電極を多数配列することにより、低いオン抵抗と高速なスイッチングを同時に達成出来る。２重拡散構造のｐチャネルのパワーＭＯＳＦＥＴでは、ドリフト領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板若しくはｉ型ＳｉＣ基板）の表面に、ドレイン領域（主電極領域）としての高不純物密度のｎ型ＳｉＣ領域を形成可能である。この場合、ソース領域としての他のｎ型ＳｉＣ領域が、ｎ型ＳｉＣ基板の表面に形成されたｐボディ領域に形成される。
【０１６１】
同様に、ｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）の表面にドレイン領域としてのｎ型ＳｉＣ領域と、ソース領域してのｎ型ＳｉＣ領域を形成し、ソース領域とドレイン領域２の間のｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）の表面に、ショットキー電極を構成すれば、ＭＥＳＦＥＴが実現出来る。
【０１６２】
更に、第３の実施の形態の説明の冒頭で説明したように、ＦＥＴ以外に、本発明の「半導体装置」として、ダイオード、ＩＧＢＴ、ＳＩＴ、ＢＪＴ、ＳＩサイリスタ、ＧＴＯサイリスタ等の種々の半導体電子デバイスに適用可能である。例えば、ｎｐｎ型バイポーラトランジスタであれば、コレクタ領域となる低不純物密度のｎ型（若しくはν型）ＳｉＣ基板の表面に、ｐ型ＳｉＣ領域からなるベース領域をウェル形状に形成し、このベース領域の平面上の内部の位置において、主電極領域（エミッタ領域）としての高不純物密度のｎ型ＳｉＣ領域を形成しても良い。この場合、コレクタ領域となる低不純物密度のｎ型ＳｉＣ基板の代わりに真性半導体（ｉ型）のＳｉＣ基板を用い、ｉ型ＳｉＣ基板の裏面（若しくは表面の一部）に、高不純物密度のｎ型ＳｉＣ領域からなるコレクタ領域を形成しても良い。
【０１６３】
ＧＴＯサイリスタ等のサイリスタであれば、ｎベース領域となるｎ型ＳｉＣ基板の表面の一部又は全面に、ｐ型ＳｉＣ領域からなるｐベース領域を形成し、このｐベース領域の内部に、カソード領域（主電極領域）としての高不純物密度のｎ型ＳｉＣ領域をエピタキシャル成長により形成することが可能である。この場合、ｎベース領域となるｎ型ＳｉＣ基板の裏面には、アノード領域としてのｐ型ＳｉＣ領域が形成される。
【０１６４】
一方、ｎチャネルの接合型ＦＥＴや接合型ＳＩＴでは、チャネル領域として機能するｎ型ＳｉＣ基板（或いはｎ⁻型（ν型）ＳｉＣ基板、若しくはｉ型ＳｉＣ基板）の表面に、ソース領域（主電極領域）としての高不純物密度のｎ型ＳｉＣ領域を形成可能である。図２２は、切り込みゲート型のＳＩＴの模式的な断面図である。図２２においては、チャネル領域として機能するｎ型ＳｉＣ基板１２の表面に、ソース領域（第１の主電極領域）としての高不純物密度のｎ型ＳｉＣ領域８７が形成され、ｎ型ＳｉＣ基板１２の裏面に、ドレイン領域（第２の主電極領域）としての高不純物密度のｎ型ＳｉＣ領域８１が形成されている。そして、ソース領域８７及びドレイン領域８１間を流れる主電流を制御するために、ｎ型ＳｉＣ基板１２の表面に設けられたゲート溝部の底部にｐ型ＳｉＣ領域８４からなるゲート領域が形成されている。ゲート領域８４には、ゲート加熱反応層８５を介してゲート電極膜８６が接続されている。ゲート電極膜８６には、Ａｌ−Ｔｉ系電極膜が使用可能である。例えば、Ｔｉ（５０ｎｍ厚）／Ａｌ（３００ｎｍ厚）積層膜を用いればよい。そして、ゲート電極膜８６には、Ａｌ、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ−Ｓｉ、Ｃｕ、Ｔｉ−Ｗ等のゲート配線９２が接続されている。ドレイン領域８１には、ドレイン加熱反応層８２を介して、ドレイン電極８３が形成されている。
【０１６５】
図２２に示す接合型ＳＩＴでは、ｎ型ＳｉＣ基板１２の表面に選択的に形成されたｎ型ＳｉＣ領域８７からなるソース領域８７を囲んで、ｎ型ＳｉＣ基板１２の上にフィールド絶縁膜５が載置されたている。フィールド絶縁膜５は、熱酸化膜３と、熱酸化膜以外の絶縁膜である上部絶縁膜４とから構成されている。そして、フィールド絶縁膜５中にソース領域８７の表面を露出するように開口された開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔てて配置されたソース電極膜９７、フィールド絶縁膜５の開口部の内部において、フィールド絶縁膜５から一定の間隙（側壁ギャップ）７７を隔て、且つソース電極膜９７とソース領域８７の間に配置されたソース加熱反応層９８、フィールド絶縁膜５の開口部の内部において、ソース電極膜９７の表面に接し、且つフィールド絶縁膜５の上部にまで伸延された第１の主電極配線（ソース配線）９１とを有している。
【０１６６】
図２２に示すソース領域８７及びドレイン領域８１間のポテンシャルと、ゲート領域８４に印加されるゲート電圧によるチャネル中のポテンシャルの２次元空間における鞍部点であるポテンシャルの高さが、ドレイン領域８１に印加されるドレイン電圧及びゲート領域８４に印加されるゲート電圧で制御され、主電流が制御される。ＳＩＴの電流・電圧特性は真空管の三極管特性と同様な指数関数則に従った特性を示す。
図２２に示す接合型ＳＩＴによれば、ソース領域８７に対するオーミック電極において、ソース電極膜９７及び加熱反応層９８を構成する金属材料が、フィールド絶縁膜５と反応しない構造になっているので、金属材料との接触面にあるフィールド絶縁膜５が高温熱処理で還元（浸食）されることがない。このため、接合型ＳＩＴのソース領域８７の周辺に形成されたフィールド絶縁膜５の高い絶縁性が維持出来、リーク電流も低減出来る。また、ソース電極膜９７を構成する金属材料がフィールド絶縁膜５に接していないので、ソース電極膜９７とフィールド絶縁膜５の接着力が弱いという問題は、本来的に存在しない。このため、接合型ＳＩＴの製造プロセス終了後にソース電極膜９７が剥落することはなく、接合型ＳＩＴの製造歩留まりが高くなる。更に、オーミック電極の底部外縁部における金属−ＳｉＣ−ＳｉＯ_２の３元系共存反応による寄生のショットキー接合の生成も回避出来るので、低いコンタクト抵抗のオーミック電極が達成出来る。この結果、高耐圧で且つ高速に動作可能な接合型ＳＩＴが実現出来る
図２２に示す接合型ＳＩＴにおいて、ドレイン領域としての高不純物密度のｎ型ＳｉＣ領域８１の代わりに、アノード領域としての高不純物密度のｐ型ＳｉＣ領域を形成すれば、ｎチャネルのＳＩサイリスタとなる。この場合、ソース領域としての高不純物密度のｎ型ＳｉＣ領域８７は、カソード領域として機能する。
【０１６７】
ｎチャネルのＩＧＢＴでは、ドリフト領域として機能するｎ型ＳｉＣ基板（或いはν型ＳｉＣ基板）の表面（若しくは裏面）に、コレクタ領域としての高不純物密度のｎ型ＳｉＣ領域を形成可能である。この場合、エミッタ領域としての他のｎ型ＳｉＣ領域が、ｎ型（或いはν型）ＳｉＣ基板のコレクタ領域とは異なる位置の表面に形成されたｐボディ領域の内部に形成される。本発明のオーミック電極構造体は、これら種々の半導体電子デバイスの主電極領域としての高不純物密度のｎ型ＳｉＣ領域に適用可能である。
上記の第１乃至第３の実施の形態の製造プロセスにおいては、フィールド絶縁膜５の要素である熱酸化膜３は上部絶縁膜４形成の直前に形成する構成となっているが、図２３の工程断面図に示すように、熱酸化膜の形成を上部絶縁膜４形成の直後にする構成としても、ほぼ同様な効果が得られる。
【０１６８】
（イ）例えば、第１の実施の形態で説明した方法と全く同様の方法で、ＳｉＣ基板１の表面にｎ型ＳｉＣ領域３２を形成する。そして、ＲＣＡ洗浄法等のＳｉＣ基板１洗浄法を用いて、ＳｉＣ基板１を十分清浄化する。この後、ＳｉＣ基板１の上に、図２３（ａ）に示すように、常圧ＣＶＤ法でＳｉＯ₂膜等の酸素透過性絶縁膜４４を堆積する。
【０１６９】
（ロ）酸素透過性絶縁膜４４を堆積後、図２３（ｂ）に示すように、乾燥酸素雰囲気で熱処理し、ＳｉＣ基板１の表面を熱酸化し、酸素透過性絶縁膜４４とＳｉＣ基板１との界面に熱酸化膜３を成長する。第１の実施の形態と同様に、熱酸化膜３の厚さは５０ｎｍ未満、好ましくは５〜２０ｎｍが望ましい。この結果、熱酸化膜３の上に、酸素透過性絶縁膜（ＳｉＯ₂膜）４４からなる上部絶縁膜４が位置し、２層構造からなるフィールド絶縁膜５が形成される。
【０１７０】
（ハ）この後は、第１の実施の形態で説明した図３（ｆ）以下に示す方法と全く同様の工程を進めることが可能である。即ち、図２３（ｃ）に示すように、フィールド酸絶縁膜５の表面に厚さ１〜２μｍのフォトレジスト２２をスピンナーを用いて塗布する。そして、所定のフォトマスク（レティクル）を用い、フォトレジスト２２を選択的に露光し、現像することによって開口部６に対応する部分のフォトレジスト２２を除去する。続いて、このフォトレジスト２２のパターンをエッチングマスクとして用い、ウェット・エッチングすることで、図２３（ｃ）に示すように、フィールド絶縁膜５に開口部６を形成する。このとき、第１の実施の形態で説明したように、ｎ型ＳｉＣ領域３２の表面の露出が確認されたジャストエッチングの後、更に所定のアンダーカット部の深さが得られるまで、オーバーエッチングを追加する。この後の説明は、重複するので省略する。
【０１７１】
図２３に示す方法を用いても、１０^-7Ωｃｍ²台程度の実用的なコンタクト抵抗ρｃを達成することが可能である。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図２】本発明の第１の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その１）である。
【図３】本発明の第１の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その２）である。
【図４】本発明の第１の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その３）である。
【図５】本発明の第１の実施形態に係るオーミック電極構造体を説明するためのＴＬＭコンタクト群の電流−電圧特性である。
【図６】本発明の第１の実施形態に係るオーミック電極構造体を説明するためのＴＬＭコンタクト群のＴＬＭ特性を示す図である。
【図７】ノマルスキー干渉顕微鏡によるコンタクト・ウィンドウ内の表面モホロジーの観察結果を示す図である。
【図８】本発明の第１の実施形態に係るオーミック電極構造体の断面ＴＥＭ像をスケッチした図である。
【図９】ラザフォード後方散乱分析により求めた本発明の第１の実施形態に係るオーミック電極構造体の厚み方向の組成の変化を示す図である。
【図１０】本発明の第２の実施形態に係るオーミック電極構造体の厚さと表面モホロジーとの関係を示す図である。
【図１１】本発明の第２の実施形態に係るオーミック電極構造体の電極の厚さとコンタクト抵抗との関係を示す図である。
【図１２】本発明の第２の実施形態に係るオーミック電極構造体の不純物密度とコンタクト抵抗との関係を、従来技術の結果と共に示す図である。
【図１３】本発明の第２の実施形態に係るオーミック電極構造体の構成を示す要部断面図である。
【図１４】本発明の第２の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その１）である。
【図１５】本発明の第２の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その２）である。
【図１６】本発明の第２の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図（その３）である。
【図１７】本発明の第３の実施形態に係る半導体装置（横型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
【図１８】 本発明の第３の実施形態に係る半導体装置（横型ＭＯＳＦＥＴ）の製造工程を説明するための工程断面図（その１）である。
【図１９】本発明の第３の実施形態に係る半導体装置の製造工程を説明するための工程断面図（その２）である。
【図２０】本発明の第３の実施形態に係る半導体装置の製造工程を説明するための工程断面図（その３）である。
【図２１】本発明の他の実施形態に係る半導体装置（横型ＭＯＳＦＥＴ）の構成を示す要部断面図である。
【図２２】本発明の更に他の実施形態に係る半導体装置（接合型ＳＩＴ）の構成を示す要部断面図である。
【図２３】本発明の更に他の実施形態に係るオーミック電極構造体の製造工程を説明するための工程断面図の一部である。
【図２４】第１の従来技術に係るオーミック電極構造の構成を示す要部断面図である。
【図２５】第２の従来技術に係るオーミック電極構造の構成を示す要部断面図である。
【符号の説明】
１，１１，１２ ＳｉＣ基板
２，３２ ｎ型ＳｉＣ領域
２ｓ 第１の主電極領域（ソース領域）
２ｄ 第２の主電極領域（ドレイン領域）
３ 熱酸化膜（ゲート酸化膜）
４ 上部絶縁膜
５ フィールド絶縁膜
６ フィールド絶縁膜の開口部
７，４７ 電極膜
７ｓ ソース電極膜
７ｄ ドレイン電極膜
８，８ｓ，８ｄ 加熱反応層
９ 配線導体素片
９ｓ 第１の主電極配線（ソース配線）
９ｄ 第２の主電極配線（ドレイン配線）
１７，１７ｓ，１７ｄ 第１の導体膜
２７，２７ｓ，２７ｄ 第１の導体素片（第１の導体膜の素片）
１９ 第２の導体膜
２０ エピタキシャル成長層
２１ エッチングマスク
２２，２３、３４、６２ フォトレジスト
３３ イオン注入マスク
３５ イオン注入スルー膜
４２ 第１金属膜（Ｎｉ膜）
４３ Ｓｉ酸化膜（フィールド絶縁膜）
４４ 酸素透過性絶縁膜
４５ オーミック接触片
６１ ゲート電極材料
６３ ゲート電極
７７，７７ｓ，７７ｄ 間隙
８１ ドレイン領域（第２の主電極領域）
８２ ドレイン加熱反応層
８３ ドレイン電極
８４ ゲート領域
８５ ゲート加熱反応層
８６ ゲート電極膜
８７ ソース領域（第１の主電極領域）
９１ 第１の主電極配線（ソース配線）
９２ ゲート配線
９７ ソース電極膜
９８ ソース加熱反応層

Claims (10)

1. ＳｉＣ（炭化珪素）基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程と、
   前記ＳｉＣ基板の表面を洗浄する工程と、
   前記ＳｉＣ基板の表面を厚さ８００ｎｍ〜１．５μｍのフィールド絶縁膜で被覆する工程と、
   前記フィールド絶縁膜の上部に前記フィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、
   前記マスク材に窓部を設け、マスクパターンを形成する工程と、
   該マスクパターンを用い、前記フィールド絶縁膜の一部を前記ｎ型ＳｉＣ領域の表面が露出するまでエッチングし前記フィールド絶縁膜に開口部を形成する工程と、
   前記ｎ型ＳｉＣ領域の表面が露出後、更に前記フィールド絶縁膜をオーバーエッチングし、前記窓部近傍の前記マスク材の下部にアンダーカット部を形成する工程と、
   前記マスク材の上部及び前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、第１の導体膜を堆積する工程と、
   前記マスク材を除去することにより、前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を残留させる工程と、
   非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔てるように、前記第１の導体膜の素片と前記ｎ型ＳｉＣ領域との間に加熱反応層を生成する工程と、
   前記加熱反応層を生成した後に、前記第１の導体膜の素片に接し、且つ、前記フィールド絶縁膜の開口部を被覆するように、前記フィールド絶縁膜の上部に第２の導体膜を形成する工程
   とを有し、前記フィールド絶縁膜で被覆する工程が、熱酸化により、前記ＳｉＣ基板の表面に厚さ２〜５０ｎｍの熱酸化膜を成長する工程と、該熱酸化膜の上部に、熱酸化以外の方法で、該熱酸化膜とは組成若しくは密度の異なる絶縁膜を堆積する工程とからなり、前記フィールド絶縁膜と前記電極膜との間の第１のギャップと、該第１のギャップに連続する前記フィールド絶縁膜と前記加熱反応層との間の第２のギャップとで側壁ギャップを構成し、前記第２の導体膜が前記側壁ギャップを介して中空で支持されることを特徴とするオーミック電極構造体の製造方法。
2. ＳｉＣ（炭化珪素）基板の表面の少なくとも一部に高不純物密度を有するｎ型ＳｉＣ領域を形成する工程と、
   前記ＳｉＣ基板の表面を洗浄する工程と、
   前記ＳｉＣ基板の表面を厚さ８００ｎｍ〜１．５μｍのフィールド絶縁膜で被覆する工程と、
   前記フィールド絶縁膜の上部に前記フィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、
   前記マスク材に窓部を設け、マスクパターンを形成する工程と、
   該マスクパターンを用い、前記フィールド絶縁膜の一部を前記ｎ型ＳｉＣ領域の表面が露出するまでエッチングし前記フィールド絶縁膜に開口部を形成する工程と、
   前記ｎ型ＳｉＣ領域の表面が露出後、更に前記フィールド絶縁膜をオーバーエッチングし、前記窓部近傍の前記マスク材の下部にアンダーカット部を形成する工程と、
   前記マスク材の上部及び前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、第１の導体膜を堆積する工程と、
   前記マスク材を除去することにより、前記開口部の内部の前記ｎ型ＳｉＣ領域の表面に、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を残留させる工程と、
   非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔てるように、前記第１の導体膜の素片と前記ｎ型ＳｉＣ領域との間に加熱反応層を生成する工程と、
   前記加熱反応層を生成した後に、前記第１の導体膜の素片に接し、且つ、前記フィールド絶縁膜の開口部を被覆するように、前記フィールド絶縁膜の上部に第２の導体膜を形成する工程
   とを有し、前記フィールド絶縁膜で被覆する工程は、熱酸化以外の方法で、前記ＳｉＣ基板の表面に酸素透過性絶縁膜を堆積する工程と、該酸素透過性絶縁膜の堆積後に、熱酸化により、前記ＳｉＣ基板の表面と前記酸素透過性絶縁膜との界面に、厚さ２〜５０ｎｍの熱酸化膜を成長する工程とを含み、前記フィールド絶縁膜と前記電極膜との間の第１のギャップと、該第１のギャップに連続する前記フィールド絶縁膜と前記加熱反応層との間の第２のギャップとで側壁ギャップを構成し、前記第２の導体膜が前記側壁ギャップを介して中空で支持されることを特徴とする接合型ＦＥＴ又は接合型ＳＩＴのオーミック電極構造体の製造方法。
3. 前記マスク材を形成する工程は、フォトレジストを塗布する工程であることを特徴とする請求項１記載のオーミック電極構造体の製造方法。
4. 前記フィールド絶縁膜に開口部を形成する工程において、前記ｎ型ＳｉＣ領域の表面が露出する直前のステップは、ウェットエッチングと超純水によるリンスで完結されることを特徴とする請求項３記載のオーミック電極構造体の製造方法。
5. 前記第１の導体膜の厚みは、前記ｎ型ＳｉＣ領域の厚みの１／２より薄いことを特徴とする請求項１，３及び４のいずれか１項記載のオーミック電極構造体の製造方法。
6. 前記加熱反応層を生成する工程は、酸素（Ｏ₂）及び水（Ｈ₂Ｏ）の分圧が共に１×１０^-３Ｐａ〜１×１０^-１０Ｐａの非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理することを特徴とする請求項１及び３〜５のいずれか１項記載のオーミック電極構造体の製造方法。
7. 前記第２の導体膜を形成する直前に、前記第１の導体膜の素片の表面に生成された酸化膜或いは付着したハイドロ・カーボンを除去する工程を付加したことを特徴とする請求項１及び３〜５のいずれか１項記載のオーミック電極構造体の製造方法。
8. ＳｉＣ（炭化珪素）基板の表面の少なくとも一部に高不純物密度のｎ型ＳｉＣ領域からなる主電極領域を形成する工程と、
   前記ＳｉＣ基板の表面を洗浄する工程と、
   前記ＳｉＣ基板の表面を厚さ８００ｎｍ〜１．５μｍのフィールド絶縁膜で被覆する工程と、
   前記フィールド絶縁膜の上部に前記フィールド絶縁膜とはエッチング速度の異なるマスク材を形成する工程と、
   前記マスク材に窓部を設け、マスクパターンを形成する工程と、
   該マスクパターンを用い、前記フィールド絶縁膜の一部を前記主電極領域の表面が露出するまでエッチングし前記フィールド絶縁膜に開口部を形成する工程と、
   前記主電極領域の表面が露出後、更に前記フィールド絶縁膜をオーバーエッチングし、前記窓部近傍の前記マスク材の下部にアンダーカット部を形成する工程と、
   前記マスク材の上部及び前記開口部の内部の前記主電極領域の表面に、第１の導体膜を堆積する工程と、
   前記マスク材を除去することにより、前記開口部の内部の前記主電極領域の表面に、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔て、前記第１の導体膜の素片を残留させる工程と、
   非酸化性雰囲気中において、前記ＳｉＣ基板を熱処理し、周囲のすべてを前記フィールド絶縁膜とは一定の間隙を隔てるように、前記第１の導体膜の素片と前記主電極領域との加熱反応層を生成する工程と、
   前記加熱反応層を生成した後に、前記第１の導体膜の素片に接し、且つ、前記フィールド絶縁膜の開口部を被覆するように、前記フィールド絶縁膜の上部に主電極配線を形成する工程
   とを有し、前記フィールド絶縁膜で被覆する工程が、熱酸化により、前記ＳｉＣ基板の表面に厚さ２〜５０ｎｍの熱酸化膜を成長する工程と、該熱酸化膜の上部に、熱酸化以外の方法で、該熱酸化膜とは組成若しくは密度の異なる絶縁膜を堆積する工程とからなり、前記フィールド絶縁膜と前記電極膜との間の第１のギャップと、該第１のギャップに連続する前記フィールド絶縁膜と前記加熱反応層との間の第２のギャップとで側壁ギャップを構成し、前記主電極配線膜が前記側壁ギャップを介して中空で支持されることを特徴とする半導体装置の製造方法。
9. 前記熱酸化膜を成長する工程の後に、前記熱酸化膜の上部に、ゲート電極を形成する工程を更に有することを特徴とする請求項８記載の半導体装置の製造方法。
10. 前記第１の導体膜の厚みは、前記主電極領域の厚みの１／２より薄いことを特徴とする請求項８又は９記載の半導体装置の製造方法。

Images