JP4622425B2 - 表示制御装置及び方法 - Google Patents

表示制御装置及び方法 Download PDF

Info

Publication number
JP4622425B2
JP4622425B2 JP2004284005A JP2004284005A JP4622425B2 JP 4622425 B2 JP4622425 B2 JP 4622425B2 JP 2004284005 A JP2004284005 A JP 2004284005A JP 2004284005 A JP2004284005 A JP 2004284005A JP 4622425 B2 JP4622425 B2 JP 4622425B2
Authority
JP
Japan
Prior art keywords
panel
pixel
modulation panel
unit
defective pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004284005A
Other languages
English (en)
Other versions
JP2006098671A (ja
Inventor
隆志 新田
旬一 中村
正一 内山
常盛 旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004284005A priority Critical patent/JP4622425B2/ja
Priority to CNB2005100852040A priority patent/CN100449601C/zh
Priority to US11/234,209 priority patent/US7742028B2/en
Publication of JP2006098671A publication Critical patent/JP2006098671A/ja
Application granted granted Critical
Publication of JP4622425B2 publication Critical patent/JP4622425B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406Control of illumination source
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00Aspects of display data processing
    • G09G2340/14Solving problems related to the presentation of information to be displayed
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00Aspects of the architecture of display systems
    • G09G2360/16Calculation or use of calculated indices related to luminance levels in display data
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/028Circuits for converting colour display signals into monochrome display signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、2変調系を用いたHDR(High Dynamic Range)ディスプレイ等の表示装置において、表示パネルの欠陥画素に対する補正処理を行う際に用いて好適な表示制御装置及び方法に関する。
高温ポリシリコンTFT(Thin Film Transistor)を用いた液晶ライトバルブ等においては、製造上のバラツキ等に起因する欠陥画素が発生する場合がある。それら欠陥画素の正常画素との輝度差が数%程度でも不良とされ、歩留まりを落とす原因の一つとなっている。
それらの欠陥画素を救済するため、この分野では以下に述べる提案がなされてきた。特許文献1「映像信号処理装置およびその処理方法、ならびに表示装置」では欠陥画素のγ(ガンマ)カーブを正常画素と表示結果が揃うように選択することによって欠陥画素を補正している。しかし、この方法では全ての階調値において正常画素と表示結果を合わせることは難しい。
また、黒表示などにおいては、欠陥画素に通常の印加電圧よりも大きな電圧をかけることで欠陥を補正しているが、この処理を行うためにハードウェア的に通常よりも大きな電圧をかけるための仕組みが必要となり、コストが上昇する。
特開2003−316330号公報
本発明は、上記の事情に鑑みてなされたものであり、光学的に直列に配置された複数の変調系を用いて画像表示を行う2変調系表示装置において欠陥画素を補正するため構成を容易に、簡易にまた精度の良く構成することができる表示制御装置及び方法を提供することを目的とする。
上記課題を解決するため、本発明は、光学的に直列につながれた第1及び第2の変調パネル部を制御する装置であって、第1の変調パネル部の欠陥画素を特定する情報を記憶する記憶手段と、記憶手段に記憶されている欠陥画素の欠陥に応じて、第2の変調パネル部を制御する制御手段とを備えることを特徴とする。これによれば、第2の変調パネル部の欠陥が無い画素のより広い調節量を用いて調節することで第1の変調パネル部の欠陥画素の特性を補正することができるので、高精度な欠陥補正が可能となる。ここで第1及び第2の変調パネル部の組み合わせとしては、色の変調を行うパネル(以下、色パネルという)と色パネルを組み合わせたもの、輝度の変調を行うパネル(以下、輝度パネルという)と色パネルを組み合わせたもの、色パネルと輝度パネルを組み合わせたもの等がある。また、それぞれ単板または3板の構成が考えられる。
本発明は、また、前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置の第2の変調パネル部の画素をその欠陥に応じて制御することを特徴とする。これによれば位置に応じて精度良く補正することができる。本発明は、また、前記第1の変調パネル部が互いに異なる色に対応する3枚のパネルから構成されていて、前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置の第2の変調パネル部の画素をその欠陥に応じて制御するとともに、第1の変調パネル部をなす3枚のパネルのうち欠陥画素が無い他の2枚のパネルの欠陥画素に対応する位置の各画素をその欠陥に応じて制御するものであることを特徴とする。これによれば、3板構成の色パネルにおいても高精度に補正可能となる。
本発明は、また、前記第1の変調パネル部と前記第2の変調パネル部との解像度が互いに異なる場合に、前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置の第2の変調パネル部の画素をその欠陥に応じて制御するとともに、前記第1の変調パネル部の欠陥画素があるパネルの欠陥画素の周辺位置の各画素をその欠陥に応じて制御するものであることを特徴とする。これによれば、2つのパネルの解像度が異なっていても高精度に補正可能となる。
本発明は、また、前記第1の変調パネル部と前記第2の変調パネル部との解像度が互いに異なる場合に、前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置及びその周辺位置の第2の変調パネル部の複数の画素をその欠陥に応じて制御するものであることを特徴とする。これによれば、2つのパネルの解像度が異なっていても高精度に補正可能である。
本発明は、また、前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置やその周辺位置の第2の変調パネル部の複数の画素を制御する際に、その欠陥画素に応じた制御量を欠陥画素とその複数の画素との位置関係に応じて段階的に異ならせるものであることを特徴とする。これによれば、解像度関係が複雑でも高精度に補正可能である。
本発明は、また、前記制御手段が、ガンマ設定を変更することによって欠陥に応じた画素の制御を行うことを特徴とする。これによれば、処理が高速、ハードでの処理がしやすいという効果が得られる。
本発明は、また、前記制御手段が、前記記憶手段の記憶情報に応じて調整された画素値が入力されることによって欠陥に応じた画素の制御を行うことを特徴とする。これによれば、ハードの変更が最小限(ソフトのみでも可)で、コスト安く、自由度も高いという効果が得られる。
本発明は、また、光学的に直列につながれた第1及び第2の変調パネル部を制御する方法であって、第1の変調パネル部の欠陥画素を特定する情報を記憶する記憶手段を用い、記憶手段に記憶されている欠陥画素の欠陥に応じて、第2の変調パネル部を制御することを特徴とする。
図1は本発明による表示制御装置の一実施の形態を示すブロック図であり、図2は図1の表示制御装置100によって制御される表示装置の光学系の一例を示す側面図である。図1および図2において、R(Red)パネルモジュール31、G(Green)パネルモジュール32、B(Blue)パネルモジュール33、および輝度パネルモジュール50が対応している。
図2は、投射型表示装置の構成例を示すものであり、投射型表示装置1は、光源10と、光源10から入射した光の輝度分布を均一化する均一照明手段20と、均一照明手段20から入射される入射光のうちの3原色(R,G,B)の輝度をそれぞれ変調する色変調部30と、色変調部30から入射した光をリレーするリレーレンズ40と、リレーレンズ40から入射した光の全波長領域の輝度を変調する輝度パネルモジュール50と、輝度パネルモジュール50からから入射した光をスクリーン(不図示)に投射する投射レンズ60とで構成されている。
光源10は、高圧水銀ランプ等のランプ11と、ランプ11からの出射光を反射するリフレクタ12とで構成されている。光源10から出射した光束は第1フライアイレンズ21、第2フライアイレンズ22等が順次設置された均一照明手段20で均一化される。
均一照明手段20を出射した偏光が揃った光は色変調部30に入射し、3原色(R,G,B)に分離され、それぞれの色成分を変調するRパネルモジュール31、Gパネルモジュール32、Bパネルモジュール33によって変調を受ける。変調された3原色光(R,G,B)はクロスダイクロイックプリズム34によって合成されリレーレンズ40に出射する。ダイクロイックミラー35はR成分の光を透過させ、ダイクロイックミラー36はB成分の光を透過させる。また、Rパネルモジュール31に対しては反射ミラー37が設けられ、Bパネルモジュール33に対しては、リレーレンズ38と2個の反射ミラー39aおよび39bが設けられている。
リレーレンズ40を出射した変調光はもう一方の輝度パネルモジュール50に入射し、第二の変調を受ける。輝度パネルモジュール50では、入射した光の全波長領域の輝度を変調し、その変調光は投射レンズ60へ出射され、投射レンズ60によって図示しないスクリーンに投影される。この様に投影画像は光学的に直列に配置されたそれぞれの光変調素子(輝度パネルモジュール50およびRパネルモジュール31、Gパネルモジュール32、Bパネルモジュール33)が画素単位で変調を行うことで形成される。すなわち、図2に示す投射型表示装置1は2つの変調系を光学的に直列につないだものであり、それらは複数のリレーレンズで光学的につながれている。また前段のパネルモジュール31、Gパネルモジュール32、Bパネルモジュール33が例えば3板式高温ポリシリコンTFT液晶色パネルから構成され、後段の輝度パネルモジュール50が例えば単板式高温ポリシリコンTFT液晶輝度パネルから構成されている。
さて図1の表示制御装置100において、2変調画像信号生成回路101は、外部から供給された画像信号に基づいて各変調系に対応する2変調画像信号を生成する。生成された2変調画像信号は欠陥補正回路102に入力され、欠陥補正用データ記憶部103の記憶データに基づいて補正される。欠陥補正用データ記憶部103は、パネルモジュール31、Gパネルモジュール32、Bパネルモジュール33、または、輝度パネルモジュール50に欠陥画素が存在する場合にその欠陥画素の位置や欠陥の内容を特定するデータを記憶した不揮発性メモリである。欠陥補正回路102は、欠陥補正用データ記憶部103に記憶されているデータに基づいて、各パネルの各欠陥画素に対応する他のパネルの対応画素の制御値を調整した画像信号と、各パネルに対するγ補正テーブルの選択信号を出力する。
欠陥補正回路102から出力されたR画像信号、G画像信号、およびB画像信号は、それぞれ、Rパネル用液晶ドライバ109、Gパネル用液晶ドライバ110、およびBパネル用液晶ドライバ111に入力される。欠陥補正回路102から出力されたL画像信号(輝度画像信号)は、輝度用パネル液晶ドライバ112に入力される。また欠陥補正回路102から出力されたγテーブル選択信号によってRパネル用γテーブル記憶部105、Bパネル用γテーブル記憶部106、Gパネル用γテーブル記憶部107、および輝度パネル用γテーブル記憶部108の各記憶部に複数記憶されているγテーブルのいずれかが各記憶部でそれぞれ選択される。そして、各パネル用液晶ドライバ109〜112によって、各画像信号と各パネル用γテーブルに基づいて各パネルモジュール31〜33および50の制御が行われる。
図3〜図5を参照して図1の表示制御装置100の処理の一例について説明する。図3にはGパネルモジュール32に欠陥画素321が存在する場合に補正を行わない場合の表示例を示している。この場合、図3に示すGパネルモジュール32の画素321は、回りの画素よりも数%明るい表示になってしまう欠陥画素であるとする。この場合、補正を行わない場合の表示結果80では、正常画素の部分は暗いグレーに表示されるが、欠陥画素が存在する場所801では緑の輝点が表示される。
液晶表示パネルにおける欠陥画素について簡単に説明すると、図4のような電圧−透過率特性が正常画素とは異なる画素ということになる。液晶がノーマリブラックの場合、正常画素の特性よりも欠陥画素の特性が上にある場合には輝点となり、正常画素の特性よりも欠陥画素の特性が下にある場合には暗点となる。そのため、特許文献1に記載された従来例では、正常画素の透過率と合うように欠陥画素では異なるγ特性で映像を表示している。
しかし、欠陥画素のγ特性の変更だけで補正する場合には、全ての階調値で正常画素と正確に階調表示を合わせるのが難しい場合も発生する。また、特に暗部や明部においては正常画素の使用電圧範囲では欠陥画素の透過率の補正が出来ない場合があるため、従来は欠陥画素に対して広い電圧範囲を与える仕組みを用意し補正を行っている。しかし、この場合にはハードウェア的に通常よりも大きな電圧をかけるための仕組みが必要となり、コストが上昇するという問題が発生する。
そこで本実施の形態では図5に示すような補正方法によって欠陥画素の補正を行うようにした。図2に示す2変調系の構成において、図5に示すように前段のGパネルモジュール32に欠陥画素321が存在する場合。そのGパネルモジュール32の欠陥画素321と光学的に対応する後段の輝度パネルモジュール50の画素を欠陥の特性に応じて調整することによって補正を行う。すなわち、明るくなる欠陥画素321に対応する輝度パネルモジュール50の画素501の輝度を所定の特性で暗くなるように補正する。
ただし、このハード構成においては輝度パネルモジュール50だけを調整してもうまく補正が出来ない。どのようにすれば良いかというと、Gパネルモジュール32の欠陥画素321に対応するRパネルモジュール31とBパネルモジュール33の画素311と画素331の値も欠陥の特性に応じて調整することによって補正を行うのである。もう少し具体的に説明すると、ある階調においてGパネルモジュール32の欠陥画素321が正常画素と比較して5%明るいとする、その場合にはRパネルモジュール31およびBパネルモジュール33の対応する画素311および331の値も5%明るくし、一方で輝度パネルモジュール50の対応する画素501の値は5%暗くしてやることによって、図のように欠陥が補正された一様なグレー表示81を得ることが可能となる。また、ハード構成として輝度パネル(輝度パネルモジュール50)と色パネル(R、G、Bパネルモジュール31、32、33)の前後関係が逆転しても処理的にはまったく同一に処理が可能である。
画素値の調整をどのように行うかについては、2通りの方法で実施できる。一つ目は、従来例と同様に欠陥画素に相当する各画素のγカーブを欠陥の特性に応じて設定してやることである。すなわち、例えば図1の各パネル用γテーブル記憶部105〜108に、あらかじめ複数種類の補正テーブルを記憶しておき、補正すべき画素に対する画素信号に基づいて画素を駆動する際に、画素信号と同期して入力されるγテーブル選択信号によって補正用のテーブルを選択して駆動信号を調整するようにするのである。この方法は、ハードウェアで処理を行いやすく処理の高速化が期待できる。また、補正の正確さに関しても、従来例とは異なり2変調によって補正を行うため非常に正確に補正を行い、周りの正常画素と同一の階調を表現出来る可能性が高い。
二つ目は、入力される画素値の設定のみで処理を行う場合である。例えば図1の欠陥補正用データ記憶部103と同様に所定の記憶装置に欠陥画素を特定する情報を記憶しておき、外部のパーソナルコンピュータ等の信号処理装置に対してその情報を提供し、外部の信号処理装置でそれに基づいて欠陥画素に対応する他の画素の画素値を補正し、RGBL信号(RGB信号と輝度信号からなる画素値)を生成する。そして、この信号に基づいて各画素の制御を行うことで、表示制御装置内では欠陥画素に基づく補正処理を省略することが可能になる。この方法ではソフトウェアで処理することが可能となり、コストが安く、また自由度が高い。この方法での処理は例えば次のようになる。図5の例のように一様な厚いグレーを表示する(表示結果81がグレー表示状態であるとする)場合に、正常画素の部分では色パネルのRGB=(32,32,32)、輝度パネルのL =255だとすると、欠陥部分に関してはRGB=(48,32,48)、輝度パネルのL=240と設定することにより補正が可能となる。この方法の場合には、例えば正常画素のγ特性を色々変えたとしても画素値の設定だけで対応でき、コストが安く自由度が高い。
次に図6〜図7を用いて、輝度パネル側に欠陥画素が存在する場合の補正の例について説明する。図6に示すように、補正を行わない場合、輝度パネルモジュール50に欠陥画素502が存在する場合、投射面上の表示結果82には輝点821が表示される。この場合、本実施の形態では、図7に示すように、3枚の色パネル(Rパネルモジュール31、Gパネルモジュール32、Bパネルモジュール33)の対応する画素311、322および332を暗めに調整してやることによって補正が可能となり、補正した表示結果83を得ることができる。
次に、図8〜図13を用い2変調系の解像度が異なる場合の補正処理の例について説明する。
図8は輝度パネルモジュール50の縦横解像度が色パネル(Rパネルモジュール31、Gパネルモジュール32、Bパネルモジュール33)の縦横解像度のそれぞれ倍(つまり、色パネル1画素に対して輝度パネル4画素が対応)の例である。この例では、色パネルのGパネルモジュール32に欠陥画素323が存在し、補正を行わないと表示結果84に輝度パネルモジュール50の解像度で4画素の緑の輝点841が発生する。そのため、本実施の形態では、図9に示すように、Rパネルモジュール31と、Bパネルモジュール33の対応する各1画素313、333を明るめに調整し、輝度パネルモジュール50の対応する4画素503〜506を暗めに調整することによって、補正された一様なグレー表示85を得ることが出来る。
次に、図10は逆に色パネル(Rパネルモジュール31、Gパネルモジュール32、Bパネルモジュール33)の縦横解像度が輝度パネルモジュール50の縦横解像度のそれぞれ倍(つまり、輝度パネル1画素に対して色パネル4画素が対応)の例である。この例では、色パネルのGパネルモジュール32に欠陥画素321が存在し、補正を行わないと表示結果86として色パネルの解像度で1画素の緑の輝点861が発生する。そのため、本実施の形態では、図11に示すように、欠陥画素321に対応するRパネルモジュール31とBパネルモジュール33の各1画素317、337、および欠陥画素321に対応する輝度パネルモジュール50の1画素507に対応するR,G,Bの残り周辺3画素ずつ(画素314~316、画素324〜326、画素334〜336)を明るめに調整し、輝度パネルモジュール50の対応する1画素507を暗めに調整することによって、補正された一様なグレー表示87を得ることが出来る。
次に、色パネルと輝度パネルの解像度の関係が図8および図9や図10および図11のように倍数になっていない場合の例を図12〜図13を用いて説明する。図12は色パネル4画素に輝度パネル9画素が対応する場合の例である。この例において、Gパネルモジュール32に欠陥画素323が存在し、補正を行わないと輝度パネルモジュール50の解像度で見た場合に(表示結果88として)、右上の画素884が一番明るい緑の輝点、その左および下の画素882および883が2番目に明るい緑の輝点、左斜め下の画素881が一番暗い、緑の輝点が発生する。この輝点の明るさが異なる理由は、輝度パネルモジュール50の解像度で見た場合に、右上の画素884は欠陥画素323との対応でいうと面積率100%、その左および下の画素881および882は欠陥画素323との対応でいうと面積率50%、左斜め下の画素884は欠陥画素323との対応でいうと面積率25%となるため、それに応じて輝点の明るさも変わるためである。そのため、補正としては、図13に示すように、欠陥の輝度向上が4%だとすると、まずRパネルモジュール31とBパネルモジュール33の対応する画素31Aと画素33Aを4%明るくし、輝度パネルモジュール50の右上の画素50Cを4%暗くし、その左と下の画素50Aと画素50Bを2%暗くし、左斜め下画素50Dを1%暗くすることにより一様なグレーの補正表示結果89を得ることが出来る。すなわち、画素値の平均や、さらに所定の係数を掛けた加重平均に応じて欠陥の無いパネルの画素値を調整することで解像度が異なる場合にも高精度に補正することができる。
次に、図14〜図17を用いて、色パネルと輝度パネルの構成が図2に示すものと異なる場合の補正例について説明する。
図14〜図15は、図15に示すように色パネルがRGB3色のカラーフィルターを用いた単板色パネル3として構成され、輝度パネルが単板輝度パネル5として構成される場合の補正例について説明するための図である。この場合、色パネル3は、図14に示すように、RGBの各フィルター3R、3G、3Bを複数整列させるとともに、複数のサブ画素を各フィルター3R、3G、3Bに対応させて重ねることで構成されている。図14に示す例では、色パネル3のGサブ画素に欠陥画素3G1が存在し、表示結果8Aのように緑の輝点8A1が発生している。この場合に、本発明の表示制御装置では、図15に示すように、Gサブ画素3G1に隣接するRサブ画素3R1、Bサブ画素3B1をGサブ画素3G1の欠陥に合わせて明るく調整し、輝度パネル5の対応する画素5Eを暗めに調整することによって、補正された一様なグレー表示8Bを得ることが出来る。
次に、図16〜図17を用いて2変調系の構成が3板色パネル+3板色パネルの場合の補正例について説明する。各3板色パネルは、互いに光学的に直列に配置されていて、第1および第2の変調素子を構成し、Rパネルモジュール31X、Gパネルモジュール32XおよびBパネルモジュール33Xと、Rパネルモジュール31Y、Gパネルモジュール32YおよびBパネルモジュール33Yとからそれぞれ構成されている。図16に示すように、補正をしない場合、第1変調素子側のGパネル32Xに欠陥画素32X1が存在すると、例えば表示結果8Cとして緑の輝点8C1が表示される。この場合に本発明の表示制御装置によって補正をすると、図17に示すように、第2変調素子側のGパネル32Yの対応する画素32Y1を暗めに調整することによって、補正された一様なグレー表示8Dを得ることが出来る。
なお、ハード構成及び解像度の構成は他にも色々考えられるが、同様に処理可能である。輝点の補正例のみ説明してきたが、暗点に関しても同様に処理できることは明白である。欠陥画素はG画素および輝度画素のみ説明してきたが、R画素,B画素等も同様に処理可能なのは明白である。また、輝度パネルまたは色パネルを第1または第2(あるいは第2または第1)の変調パネル部とした場合、上述の実施の形態は、第1または第2の変調パネル部のいずれかに欠陥があるときについて説明したことになるが、第1および第2の変調パネル部の両方に欠陥があるときにも、欠陥の位置さえ重ならなければ、欠陥補正が可能である。また、上述の実施の形態では、変調パネル部として透過型液晶パネルを用いた形態を示したが、その他変調パネル部としてDMD(Digital Micromirror Device)、GLV(Grating Light Valve)(登録商標)、LCOS(Liquid Crystal on Silicon)、変調光源(LED(Light Emitting Diode)、OLED(Organic Light Emitting Diode)、レーザー光源等)を用いることができる。
なお、白表示の(一番明るい)場合に欠陥として生じる暗点、または黒表示の(一番暗い)場合に欠陥として生じる輝点を補正する場合には、(第2の変調パネル部において一番明るい状態より明るい画素、または一番暗い状態より暗い画素を表示することは不可能なので、)表示装置が表示する白、または黒の値を少し落とす(つまり白は少し暗く、黒は少し明るく)ことによって欠陥補正が可能である。具体的には、第2の変調パネル部において、第1の変調パネル部の欠陥画素に対応する画素を補正せず、その他の画素(第1変調パネル部の正常画素に対応する画素)を補正することによって欠陥補正が可能である。言い換えると正常画素に対応した部分の第2変調パネル部の変調範囲が少し狭くなるということである。数値例をあげると、欠陥画素(暗点)が第1変調パネル部にあり、その画素を一番明るくし(8ビット入力として255)、第2変調パネル部の値を一番明るくした(255)場合の明るさと、第1変調パネル部の正常画素を一番明るくし(255)、第2変調パネルの変調画素を少し暗くした(242)の場合の明るさが同じ場合、正常画素に対応した第2変調パネル部の変調範囲を0〜242の範囲で制御すれば良い。なお、上記のように欠陥補正を行うと、ダイナミックレンジが多少小さくなるが、HDRディスプレイ(2変調ディスプレイ)は元々非常に広いダイナミックレンジを有しているため、画質への影響は通常のLCD(Liquid Crystal Display)等と比較すると少なくて済む。
以上のように、本発明の実施の形態によれば、2変調素子を、光学的に直列に配置された色パネル(前段)+色パネル(後段)、輝度パネル(前段)+色パネル(後段)、色パネル(前段)+輝度パネル(後段)の組み合わせで構成する場合に、欠陥画素の対応する位置の欠陥画素が無いパネルの画素を欠陥に応じて調節することによって、高精細に欠陥補正が可能となる。この場合、色パネルや輝度パネルの構成は、単板とすることもできるし、3板とすることもできる。
本発明の実施の形態を示すブロック図。 図1のRパネルモジュール31等を含む表示装置の構成を示す構成図。 欠陥画素と正常画素の特性図。 図2のGパネルモジュール32に欠陥画素がある場合の表示結果を示す図。 図1の構成による図4の欠陥画素に対する補正例を示す図。 図2の輝度パネルモジュール50に欠陥画素がある場合の表示結果を示す図。 図1の構成による図6の欠陥画素に対する補正例を示す図。 色パネルと輝度パネルの解像度が異なる場合にGパネルモジュール32に欠陥画素がある場合の表示結果を示す図。 図1の構成による図8の欠陥画素に対する補正例を示す図。 色パネルと輝度パネルの解像度が異なる場合に輝度パネルモジュール50に欠陥画素がある場合の表示結果を示す図。 図1の構成による図10の欠陥画素に対する補正例を示す図。 色パネルと輝度パネルの解像度が異なる場合(倍数関係に無い場合)にGパネルモジュール32に欠陥画素がある場合の表示結果を示す図。 図1の構成による図12の欠陥画素に対する補正例を示す図。 単板色パネルを用いた場合の欠陥画素と表示例を示す図。 本発明による図14の欠陥画素の補正例を示す図。 1対の色パネルを2変調系として用いる場合の欠陥画素と表示例を示す図。 本発明による図16の欠陥画素の補正例を示す図。
符号の説明
10 光源、31 Rパネルモジュール(変調パネル部)、32 Gパネルモジュール(変調パネル部)、33 Bパネルモジュール(変調パネル部)、50 輝度パネルモジュール(変調パネル部)、102 欠陥補正回路(制御手段)、103 欠陥補正用データ記憶部、109 Rパネル用液晶ドライバ(制御手段)、110 Gパネル用液晶ドライバ(制御手段)、111 Bパネル用液晶ドライバ(制御手段)、112 輝度パネル用液晶ドライバ(制御手段)

Claims (6)

  1. 光学的に直列につながれた第1及び第2の変調パネル部を制御する装置であって、
    第1の変調パネル部の欠陥画素を特定する情報を記憶する記憶手段と、
    記憶手段に記憶されている欠陥画素の欠陥に応じて、前記第2の変調パネル部を制御する制御手段と
    を備え、
    前記第2の変調パネル部の解像度が前記第1の変調パネル部に対して高い場合、前記制御手段が、前記記憶手段に記憶されている前記欠陥画素に対応する位置やその周辺位置の前記第2の変調パネル部における複数の画素をその欠陥に応じて制御する際に、その欠陥画素に応じた制御量を欠陥画素とその複数の画素との位置関係に応じて段階的に異ならせる
    ことを特徴とする表示制御装置。
  2. 前記第1の変調パネル部が互いに異なる色に対応する3枚のパネルから構成されていて、
    前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置の第2の変調パネル部の画素をその欠陥に応じて制御するとともに、第1の変調パネル部をなす3枚のパネルのうち欠陥画素が無い他の2枚のパネルの欠陥画素に対応する位置の各画素をその欠陥に応じて制御するものである
    ことを特徴とする請求項1記載の表示制御装置。
  3. 前記第2の変調パネル部の解像度が前記第1の変調パネル部に対して高い場合、前記制御手段が、前記記憶手段に記憶されている欠陥画素に対応する位置及びその周辺位置の第2の変調パネル部の画素をその欠陥に応じて制御するとともに、前記第1の変調パネル部の欠陥画素があるパネルの欠陥画素の周辺位置の各画素をその欠陥に応じて制御するものである
    ことを特徴とする請求項1または請求項2に記載の表示制御装置。
  4. 前記制御手段が、ガンマ設定を変更することによって欠陥に応じた画素の制御を行うことを特徴とする請求項1〜3のいずれか1項に記載の表示制御装置。
  5. 前記制御手段が、前記記憶手段の記憶情報に応じて調整された画素値が入力されることによって欠陥に応じた画素の制御を行うことを特徴とする請求項1〜4のいずれか1項に記載の表示制御装置。
  6. 光学的に直列につながれた第1及び第2の変調パネル部を制御する方法であって、
    第1の変調パネル部の欠陥画素を特定する情報を記憶する記憶手段を用い、
    制御手段が、前記記憶手段に記憶されている欠陥画素の欠陥に応じて、前記第2の変調パネル部を制御し、
    前記第2の変調パネル部の解像度が前記第1の変調パネル部に対して高い場合、前記制御手段が、前記記憶手段に記憶されている前記欠陥画素に対応する位置やその周辺位置の前記第2の変調パネル部における複数の画素をその欠陥に応じて制御する際に、その欠陥画素に応じた制御量を欠陥画素とその複数の画素との位置関係に応じて段階的に異ならせる
    ことを特徴とする表示制御方法。
JP2004284005A 2004-09-29 2004-09-29 表示制御装置及び方法 Expired - Fee Related JP4622425B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004284005A JP4622425B2 (ja) 2004-09-29 2004-09-29 表示制御装置及び方法
CNB2005100852040A CN100449601C (zh) 2004-09-29 2005-07-19 显示控制装置和方法
US11/234,209 US7742028B2 (en) 2004-09-29 2005-09-26 Display control apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004284005A JP4622425B2 (ja) 2004-09-29 2004-09-29 表示制御装置及び方法

Publications (2)

Publication Number Publication Date
JP2006098671A JP2006098671A (ja) 2006-04-13
JP4622425B2 true JP4622425B2 (ja) 2011-02-02

Family

ID=36098446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004284005A Expired - Fee Related JP4622425B2 (ja) 2004-09-29 2004-09-29 表示制御装置及び方法

Country Status (3)

Country Link
US (1) US7742028B2 (ja)
JP (1) JP4622425B2 (ja)
CN (1) CN100449601C (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076257A2 (en) * 2004-02-09 2005-08-18 Genoa Color Technologies Ltd. Method device, and system of displaying a more-than-three primary color image
KR101127829B1 (ko) * 2005-12-07 2012-03-20 엘지디스플레이 주식회사 평판표시장치와 그 제조방법, 제조장치, 화질 제어장치 및화질 제어방법
KR100769194B1 (ko) * 2006-02-06 2007-10-23 엘지.필립스 엘시디 주식회사 평판표시장치와 그 제조방법, 화질제어 방법 및 장치
KR100769193B1 (ko) * 2006-02-06 2007-10-23 엘지.필립스 엘시디 주식회사 평판표시장치와 그 화질제어 방법 및 장치
JP4850730B2 (ja) * 2006-03-16 2012-01-11 キヤノン株式会社 撮像装置、その処理方法及びプログラム
KR101147083B1 (ko) * 2006-03-29 2012-05-18 엘지디스플레이 주식회사 화질제어 방법
JP4424323B2 (ja) * 2006-04-05 2010-03-03 セイコーエプソン株式会社 液晶パネルの制御方法と装置
KR101255311B1 (ko) * 2006-06-29 2013-04-15 엘지디스플레이 주식회사 평판표시장치와 그 화질제어 방법
KR101182324B1 (ko) * 2006-07-28 2012-09-20 엘지디스플레이 주식회사 평판표시장치의 화질제어 방법
TWI345093B (en) * 2006-11-10 2011-07-11 Chimei Innolux Corp Method of manufacturing liquid crystal display
US20080117231A1 (en) * 2006-11-19 2008-05-22 Tom Kimpe Display assemblies and computer programs and methods for defect compensation
US8994757B2 (en) * 2007-03-15 2015-03-31 Scalable Display Technologies, Inc. System and method for providing improved display quality by display adjustment and image processing using optical feedback
EP2159783A1 (en) * 2008-09-01 2010-03-03 Barco N.V. Method and system for compensating ageing effects in light emitting diode display devices
CN102265325A (zh) 2008-12-26 2011-11-30 Nec显示器解决方案株式会社 图像显示装置、影像信号处理方法以及程序
CN102770897B (zh) * 2010-02-22 2015-04-22 杜比实验室特许公司 用于降低双调制显示器中的功耗的方法和***
KR101108171B1 (ko) * 2010-03-16 2012-01-31 삼성모바일디스플레이주식회사 평판 표시 장치 및 그 암점 보상방법
CN107978283B (zh) * 2012-06-15 2021-12-10 杜比实验室特许公司 用于控制双调制显示器的***和方法
JP6314439B2 (ja) * 2013-11-19 2018-04-25 セイコーエプソン株式会社 表示装置、及び、表示装置の制御方法
CN104765691B (zh) * 2015-04-23 2017-05-24 武汉精测电子技术股份有限公司 液晶模组的修正代码判断方法
CN104793372B (zh) * 2015-05-12 2018-01-19 武汉精测电子技术股份有限公司 不同产线液晶模组的缺陷等级判定方法
CN105206217B (zh) * 2015-10-27 2018-02-06 京东方科技集团股份有限公司 显示处理方法、装置及显示器件
US20190019448A1 (en) * 2017-07-12 2019-01-17 Oculus Vr, Llc Redundant microleds of multiple rows for compensation of defective microled
JP2019032495A (ja) 2017-08-10 2019-02-28 キヤノン株式会社 画像投射装置
US11972713B2 (en) * 2021-05-06 2024-04-30 Apple Inc. Systems and methods for point defect compensation
CN114203110B (zh) * 2021-12-20 2023-01-03 五邑大学 一种高分辨率显示芯片补偿方法、装置和存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021861A (ja) * 1999-07-08 2001-01-26 Semiconductor Energy Lab Co Ltd 欠陥画素補正システムおよびそれを用いた投射型表示装置
JP2001222265A (ja) * 1999-11-19 2001-08-17 Semiconductor Energy Lab Co Ltd 欠陥画素補正システムおよびそれを用いた表示装置
JP2003316330A (ja) * 2002-04-25 2003-11-07 Sony Corp 映像信号処理装置およびその処理方法、ならびに表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0481714A (ja) * 1990-07-25 1992-03-16 Canon Inc 液晶プロジェクション装置
JP3119883B2 (ja) * 1991-01-24 2000-12-25 三菱電機株式会社 液晶ビデオプロジェクター
JPH05134268A (ja) * 1991-11-12 1993-05-28 Sharp Corp 画像再生液晶デイスプレイ装置
JPH05313118A (ja) * 1992-05-14 1993-11-26 Kodo Eizo Gijutsu Kenkyusho:Kk 画像表示装置
JP3316240B2 (ja) * 1992-11-30 2002-08-19 三洋電機株式会社 カラー液晶プロジェクター
US5623281A (en) * 1994-09-30 1997-04-22 Texas Instruments Incorporated Error diffusion filter for DMD display
GB2317290B (en) 1996-09-11 2000-12-06 Seos Displays Ltd Image display apparatus
US6359662B1 (en) * 1999-11-05 2002-03-19 Agilent Technologies, Inc. Method and system for compensating for defects in a multi-light valve display system
US6618115B1 (en) * 1999-11-19 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Defective pixel compensation system and display device using the system
US6958785B2 (en) * 2001-10-22 2005-10-25 Eastman Kodak Company Method and apparatus for determining and correcting for illumination variations in a digital projector
GB0228089D0 (en) * 2002-12-02 2003-01-08 Seos Ltd Dynamic range enhancement of image display apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001021861A (ja) * 1999-07-08 2001-01-26 Semiconductor Energy Lab Co Ltd 欠陥画素補正システムおよびそれを用いた投射型表示装置
JP2001222265A (ja) * 1999-11-19 2001-08-17 Semiconductor Energy Lab Co Ltd 欠陥画素補正システムおよびそれを用いた表示装置
JP2003316330A (ja) * 2002-04-25 2003-11-07 Sony Corp 映像信号処理装置およびその処理方法、ならびに表示装置

Also Published As

Publication number Publication date
CN100449601C (zh) 2009-01-07
US7742028B2 (en) 2010-06-22
CN1755785A (zh) 2006-04-05
JP2006098671A (ja) 2006-04-13
US20060066547A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
JP4622425B2 (ja) 表示制御装置及び方法
US7768688B2 (en) Image display device, image display method, and image display program
US7926957B2 (en) Multi-projection display
US7973781B2 (en) Image display device and projector
JP4552986B2 (ja) 画像表示装置
US20050195223A1 (en) Light modulating apparatus, optical display apparatus, light modulation control program, optical display apparatus control program, light modulation control method, and optical display apparatus control method
US9305518B2 (en) Image display apparatus and method for correcting luminance unevenness produced by image display apparatus
JP4353151B2 (ja) プロジェクタ
CN101813874B (zh) 投影型液晶显示装置
JP6331382B2 (ja) 画像表示装置、および画像表示装置の制御方法
TWI559287B (zh) 圖像顯示裝置、及圖像顯示裝置之控制方法
WO2021024561A1 (ja) プロジェクションシステム及びプロジェクションシステムの制御方法
JP2009031341A (ja) 表示装置
JP4552985B2 (ja) 画像表示装置
JP4016183B2 (ja) 映像信号処理装置および表示装置
JP2005195832A (ja) 画像表示装置および画像表示方法
JP2019041189A (ja) 画像投射装置およびその制御方法
JP2021056266A (ja) 表示装置および表示装置の駆動方法
JP2020118744A (ja) 表示方法、及び表示装置
JP2021056267A (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
JP2009204693A (ja) プロジェクタおよびその製造方法
JP2010224361A (ja) 制御装置及びプロジェクター
JP2009053720A (ja) 光変調装置、光学表示装置、光変調制御プログラム及び光学表示装置制御プログラム、並びに光変調制御方法及び光学表示装置制御方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

R150 Certificate of patent or registration of utility model

Ref document number: 4622425

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees