JP2001021861A - 欠陥画素補正システムおよびそれを用いた投射型表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 欠陥画素を有する表示パネルを用いる場合に
おいても、映像の劣化を防ぐことができる欠陥画素補正
システムおよびそれを用いた投射型の表示装置を提供す
ること。 【解決手段】 本願発明は、投射型の表示装置におい
て、１つの表示パネルが欠陥画素を有する場合、他の２
つの表示パネルの欠陥画素と同座標の画素の輝度を下げ
る補正を行う。こうすることによって、３つ表示パネル
の映像を合成映像において欠陥画素が目立たなくなり、
映像の劣化を極力防ぐことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

【０００２】本発明は、投射型表示装置に関する。本発
明は、投射型表示装置の中でも特に投射型液晶表示装置
に関する。また、リア型の投射型液晶表示装置およびフ
ロント型の投射型の液晶表示装置に関する。

【０００３】

【従来の技術】

【０００４】最近安価なガラス基板上に半導体薄膜を形
成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）
を作製する技術が急速に発達してきている。その理由
は、アクティブマトリクス型液晶表示装置（液晶パネ
ル）の需要が高まってきたことによる。

【０００５】また、この液晶パネルの画素部に光源から
の強い光を照射し、レンズを通してスクリーンに照射す
ることによって拡大された映像を楽しむ投射型液晶表示
装置（液晶プロジェクタ）が注目を浴びてきている。

【０００６】図１７に液晶パネルを３枚用いた従来の３
板式液晶プロジェクタの概略構成図を示す。８００１は
光源であり、白色光源が用いられる。８００２、８００
３、８００４および８００５はダイクロイックミラーで
あり、一定の波長を有する光のみを反射し、他の光を透
過させる。８００２は赤の光のみを反射し、他の光を透
過する。同様に、８００３および８００４は青の光のみ
を反射し、他の光を透過する。また、８００５は緑の光
のみを反射し、他の光を透過する。８００６および８０
０７は全反射ミラーである。８００８、８００９および
８０１０は液晶パネルであり、それぞれ、赤、青、緑の
映像を表示する。

【０００７】

【発明が解決しようとする課題】

【０００８】図１８を参照する。図１８には、３板式の
プロジェクタの原理を示している。図１８に示すよう
に、３板式のプロジェクタは、赤の映像と緑の映像と青
の映像とを合成することによってカラー映像を提供して
いる。

【０００９】ここで、図１９に示すように、緑の映像を
表示する液晶パネル８０１０に欠陥画素が存在する場合
について説明する。その欠陥画素９００１が黒点である
とすると、緑の映像を表示する液晶パネル８０１０に欠
陥画素９００１が存在する場合には、緑の映像中には、
その黒点による欠陥が表示されてしまう。ここで、赤の
映像を表示する液晶パネル８００８および青の映像を表
示する液晶パネル８００３には、欠陥画素が無いとす
る。すると、各色の映像が合成されたカラー映像におい
て、緑の映像に欠陥が生じていた結果、緑の映像輝度が
弱くなり、赤の映像と青の映像が合成されて、その欠陥
が存在する画素９００２には紫がかった映像が表示され
ることになる。

【００１０】よって、この欠陥部分の映像が目立ち、映
像の劣化を引き起こしてしまう。

【００１１】そこで、本発明は上記の問題を鑑みてなさ
れたものであり、欠陥画素を有する表示パネルを用いる
場合においても、映像の劣化を防ぐことができる欠陥画
素補正システムおよｈびそれを用いた投射型の表示装置
を提供するものである。

【００１２】

【課題を解決するための手段】

【００１３】本願発明は、投射型の表示装置において、
１つの表示パネルが欠陥画素を有する場合、他の２つの
表示パネルの欠陥画素と同座標の画素の輝度を下げる補
正を行う。こうすることによって、３つ表示パネルの映
像を合成映像において欠陥画素が目立たなくなり、映像
の劣化を極力防ぐことができる。

【００１４】なお、本発明においては、輝度の補正を行
うための補正テーブルをあらかじめ作成しておいて、通
常の使用時には、その補正テーブルによって映像データ
の補正が行われるようにする。

【００１５】図１を参照する。図１には、３板式の投射
型表示装置において、赤の映像と緑の映像と青の映像と
が合成されてカラー映像が提供される様子が示されてい
る。

【００１６】図１に示す例においては、緑の映像を表示
する表示パネルに欠陥画素１０１が存在する。その欠陥
画素１０１は黒点であるとする。緑の映像中には、その
黒点による欠陥が表示されてしまう。ここで、赤の映像
を表示する表示パネルおよび青の映像を表示する表示パ
ネルには欠陥画素が無く、正常な映像が表示されるとす
る。この場合、赤、緑、青の各色の映像が合成されたカ
ラー映像において、緑の映像に欠陥が生じていた結果、
緑の映像輝度が低くなり、赤の映像と青の映像が合成さ
れて、その欠陥が存在する画素１０４には紫がかった映
像が表示されることになる。これでは画素１０４が目立
ってしまい、良好な表示を得ることができない。

【００１７】そこで、本願発明の投射型表示装置では、
赤の映像を表示する表示パネルおよび青の映像を表示す
る表示パネルにおいて、赤の映像を表示する表示パネル
の欠陥画素と同座標の画素の輝度を下げる（画素１０２
および画素１０３）補正を行う。こうすることによっ
て、カラー映像で欠陥画素が目立たなくなり（画素１０
４）、映像の劣化を極力防ぐことができる

【００１８】なお、欠陥画素が黒点ではなく輝点である
場合には、そのレーザー等でリペアし黒点としてから上
述の補正を実行する。

【００１９】ここで、本願発明の構成を以下に記載す
る。

【００２０】請求項１に記載の発明は、３個の表示パネ
ルを有する投射型表示装置において、前記表示装置のう
ち欠陥画素を有する表示装置を特定するステップと、前
記欠陥画素の座標を特定するステップと、前記表示装置
のうち前記欠陥画素を有する表示装置以外の表示装置に
おいて、前記欠陥画素の座標と同座標の画素の輝度を下
げるステップと、を有する欠陥画素補正システムであ
る。

【００２１】請求項２に記載の発明は、３個の表示パネ
ルを有する投射型表示装置において、前記表示装置のう
ち欠陥画素を有する表示装置を特定するステップと、前
記欠陥画素の座標を特定するステップと、前記表示装置
のうち前記欠陥画素を有する表示装置以外の表示装置に
おいて、前記欠陥画素の座標と同座標の画素の輝度を下
げるデータに基づき補正テーブルを作成するステップ
と、を有する欠陥画素補正システムである。

【００２２】請求項３に記載の発明は、３個の表示パネ
ルを有する投射型表示装置において、前記表示装置のう
ち欠陥画素を有する表示装置を特定するステップと、前
記欠陥画素の座標を特定するステップと、前記表示装置
のうち前記欠陥画素を有する表示装置以外の表示装置に
おいて、前記欠陥画素の座標と同座標の画素の輝度を下
げるデータを作成するステップと、前記データを記憶し
補正テーブルを作成するステップと、を有する欠陥画素
補正システムである。

【００２３】また、請求項１乃至３においては、前記表
示パネルは、液晶パネルであってもよい。

【００２４】請求項５に記載の発明は、光源手段と、前
記光源手段から出射された光を３つの光に分離する分離
手段と、３個の表示パネルと、前記３個の表示パネルの
映像を合成し、スクリーンに投射する光学手段と、を有
する投射型表示装置において、前記表示パネルに画素欠
陥が存在するとき、前記表示装置のうち前記欠陥画素を
有する表示装置以外の表示装置において、前記欠陥画素
の座標と同座標の画素の輝度を下げることを特徴とする
投射型表示装置である。

【００２５】請求項６に記載の発明は、光源手段と、前記
光源手段から出射された光を３つの光に分離する分離手
段と、３個の表示パネルと、前記３個の表示パネルの映
像を合成し、スクリーンに投射する光学手段と、を有す
る投射型表示装置において、前記表示パネルに画素欠陥
が存在するとき、前記表示装置のうち前記欠陥画素を有
する表示装置以外の表示装置において、補正テーブルに
基づき前記欠陥画素の座標と同座標の画素の輝度を下げ
ることを特徴とする投射型表示装置である。

【００２６】請求項５または６において、前記表示パネ
ルは、液晶パネルであってもよい。

【００２７】

【発明の実施の形態】

【００２８】ここで、本発明の投射型表示装置の実施の
形態について説明する。

【００２９】図２を参照する。図２には、本発明の投射
型表示装置のある実施形態の回路ブロック図が示されて
いる。２０１、２０２および２０３は表示パネルであ
り、ここでは、デジタルドライバを有する液晶パネルで
ある。２０１、２０２、２０３はそれぞれ、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の映像を画素部に表示する。２０１
−２、２０２−２および２０３−２はソースドライバ、
２０１−３、２０２−３および２０３−３はゲートドラ
イバである。なお、液晶パネル２０１、２０２および２
０３は全て同じ仕様の液晶パネルである。また、投射型
の表示装置の表示パネルとして用いられ得るものであれ
ば、液晶パネル以外のものを用いても良い。

【００３０】外部にあるデジタルビデオデータ供給源２
０８からデジタルビデオデータが、デジタルビデオデー
タ補正回路２０４、２０５、２０６に供給される。デジ
タルビデオデータ補正回路２０４には赤の映像のための
デジタルビデオデータが、デジタルビデオデータ補正回
路２０５には緑の映像のためのデジタルビデオデータ
が、またデジタルビデオデータ補正回路２０６には青の
映像のためのデジタルビデオデータが供給される。

【００３１】デジタルビデオデータ補正回路２０４、２
０５、２０６は、それぞれ液晶パネル２０１、２０２、
２０３にデジタルビデオデータを供給する。デジタルビ
デオデータ補正回路２０４、２０５、２０６は、それぞ
れ補正メモリを有している。デジタルビデオデータ補正
回路に入力されたデジタルビデオデータは、補正メモリ
２０４−１、２０５−１、２０６−１に記憶されたテー
ブルに基づきデジタルビデオデータを補正し液晶パネル
に供給する。

【００３２】欠陥画素座標入力回路２０７は、入力され
た欠陥画素の座標情報を欠陥画素の無い液晶パネルのデ
ジタルビデオデータ補正回路に送出する。この座標情報
に基づき、デジタルビデオデータ補正回路は、補正テー
ブルを作成し補正メモリに記憶する。

【００３３】なお、ここでは、デジタルドライバを有す
る液晶パネルを例にとって示したが、アナログドライバ
を有する液晶パネルにも本発明は適用し得る。その場
合、デジタルビデオデータ補正回路から供給さえるデジ
タルビデオデータは、Ｄ／Ａ変換回路でアナログビデオ
データに変換された後、液晶パネルに入力されることに
なる。

【００３４】ここで、本願発明の欠陥補正システムの操
作方法の流れを図３のフローチャートを用いて説明す
る。ここでは、液晶パネルを表示装置に組み込む前に補
正システムの補正テーブルを作成する手法について説明
する。

【００３５】まず、液晶パネルに欠陥画素が存在するか
を確認する。欠陥画素が存在しないなら終了し、欠陥画
素のない正常なパネルとして使用できる。もし、欠陥画
素が存在する場合は、その欠陥画素の座標を特定する。
そして、欠陥画素が黒点か輝点かを確認する。本明細書
では、黒点とは光の透過率が終始ほぼ０％（任意単位）
となっている画素の状態をいい、輝点とは光の透過率が
終始ほぼ１００％（任意単位）となっている画素の状態
をいう。もし、欠陥画素が輝点であれば、レーザー等に
よって黒点にリペアする。そして、欠陥画素座標入力回
路に欠陥画素の座標を入力し、その欠陥画素がある液晶
パネルを赤、緑、青のいずれの映像の表示に使用するか
を入力する。この入力によって、欠陥画素がある液晶パ
ネル以外の液晶パネルに映像を供給するデジタルビデオ
データ補正回路では、欠陥画素と同座標の画素の輝度を
下げる補正データが作成され、補正メモリに記憶され
る。

【００３６】上述の操作を全ての欠陥画素について繰り
返す（”Ａ”に戻る）。全ての欠陥画素について補正デ
ータの作成が終了したら、その液晶パネルの補正データ
の作成が終了し補正テーブルが完成する。同様に、表示
装置に組み込む３個の液晶パネル全てについての補正テ
ーブルの作成を行う。

【００３７】補正テーブルの作成が終了した３個の液晶
パネルを表示装置に組み込む。表示装置の動作中は、外
部からデジタルビデオデータがデジタルビデオデータ補
正回路に入力され、作成された補正テーブルに従ってデ
ジタルビデオデータが変換され補正デジタルビデオデー
タが作成される。補正デジタルビデオデータは、液晶パ
ネルに入力され、液晶パネルは補正デジタルビデオデー
タをもとに映像を表示する。

【００３８】次に、図４を参照する。図４には、本願発
明の欠陥補正システムの別の操作方法の流れのフローチ
ャートを示す。なお、ここでは、３個の液晶パネルを既
に組み込んである表示装置に対応させた例について説明
する。

【００３９】まず、表示装置を動作させ、スクリーンに
投射されたカラー映像に欠陥画素が存在するかを確認す
る。欠陥画素が存在しないなら終了し、以後通常の使用
を行う。もし、欠陥画素が存在する場合は、欠陥画素の
座標を特定する。そして、欠陥画素が存在する液晶パネ
ルが、赤、緑、青のいずれの映像を表示するパネルなの
かを特定する。

【００４０】当該欠陥画素が存在する液晶パネルが赤の
液晶パネルであれば、その欠陥画素が黒点かどうかを確
認する。その欠陥画素が黒点であれば、画素座欠陥座標
入力回路に欠陥画素の座標を入力する。画素座欠陥座標
入力回路は、緑と青の液晶パネルに映像を供給するデジ
タルビデオデータ補正回路に欠陥画素の座標を送出す
る。画素座欠陥座標入力回路のは、欠陥画素と同座標の
画素の輝度を下げるデータを作成し、補正メモリに記憶
する。

【００４１】当該欠陥画素が存在する液晶パネルが緑の
液晶パネルであれば、その欠陥画素が黒点かどうかを確
認する。その欠陥画素が黒点であれば、画素座欠陥座標
入力回路に欠陥画素の座標を入力する。画素座欠陥座標
入力回路は、青と赤の液晶パネルに映像を供給するデジ
タルビデオデータ補正回路に欠陥画素の座標を送出す
る。画素座欠陥座標入力回路は、欠陥画素と同座標の画
素の輝度を下げるデータを作成し、補正メモリに記憶す
る。

【００４２】当該欠陥画素が存在する液晶パネルが赤の
液晶パネルでもなく緑の液晶パネルでもない場合は、青
の液晶パネルに欠陥画素が存在することになる。この場
合も、その欠陥画素が黒点かどうかを確認する。その欠
陥画素が黒点であれば、画素座欠陥座標入力回路に欠陥
画素の座標を入力する。画素座欠陥座標入力回路は、赤
と緑の液晶パネルに映像を供給するデジタルビデオデー
タ補正回路に欠陥画素の座標を送出する。画素座欠陥座
標入力回路は、欠陥画素と同座標の画素の輝度を下げる
データを作成し、補正メモリに記憶する。

【００４３】上述のステップを全ての欠陥画素について
繰り返す（”Ａ”に戻る）。

【００４４】この様にして、表示装置に組み込む３個の
液晶パネル全てについての補正データの作成が終了し、
補正テーブルが完成する。

【００４５】以後、入力されるデジタルビデオデータ
は、デジタルビデオデータ補正回路の補正メモリに記憶
された補正テーブルに基づいて変換される。

【００４６】ここで以下に本発明の実施例について説明
する。ただし、本発明は以下に示す実施例に限定される
わけではない。

【００４７】

【実施例】

【００４８】（実施例１）

【００４９】本実施例では、本発明の投射型表示装置の
例としてリアプロジェクタを示す。図５に液晶パネルを
３枚用いた本発明の投射型表示装置の概略構成図を示
す。５００１は光源であり、白色光源が用いられる。５
００２、５００３、５００４および５００５はダイクロ
イックミラーであり、一定の波長を有する光のみを反射
し、他の光を透過させる。５００２は赤の光のみを反射
し、他の光を透過する。同様に、５００３および５００
４は青の光のみを反射し、他の光を透過する。また、５
００５は緑の光のみを反射し、他の光を透過する。５０
０６および５００７は全反射ミラーである。５００８、
５００９および５０１０は液晶パネルであり、それぞ
れ、赤、青、緑の映像を表示する。

【００５０】図６には、本実施例のリアプロジェクタの
透視図が示されている。６０１はリアプロジェクタ本
体、６０２は本発明の投射型表示装置、６０３はリフレ
クタ、６０４はスクリーンである。

【００５１】図７には、本実施例の表示装置の回路ブロ
ック図が示されている。５０１、５０２および５０３は
液晶パネルであり、ここでは、デジタルドライバを有す
る液晶パネルである。５０１、５０２、５０３はそれぞ
れ、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の映像を表示する画
素部である。５０１−２ならびに５０１−３、５０２−
２ならびに５０２−３、および５０３−２ならびに５０
３−３はソースドライバである。５０１−４、５０２−
４および５０３−４はゲートドライバである。また、５
０１−５、５０２−５および５０３−５はデジタルビデ
オデータ分割回路である。なお、液晶パネル５０１、５
０２および５０３は全て同じ仕様の液晶パネルである。

【００５２】外部にあるデジタルビデオデータ供給源５
０８から８ビットデジタルビデオデータが、デジタルビ
デオデータ補正回路５０４、５０５、５０６に供給され
る。デジタルビデオデータ補正回路５０４には赤の映像
のための８ビットデジタルビデオデータが、デジタルビ
デオデータ補正回路５０５には緑の映像のための８ビッ
トデジタルビデオデータが、またデジタルビデオデータ
補正回路５０６には青の映像のための８ビットデジタル
ビデオデータが供給される。

【００５３】デジタルビデオデータ補正回路５０４、５
０５、５０６は、それぞれ液晶パネル５０１、５０２、
５０３に８ビットデジタルビデオデータを供給する。デ
ジタルビデオデータ補正回路５０４、５０５、５０６
は、それぞれ補正メモリを有している。デジタルビデオ
データ補正回路に入力された８ビットデジタルビデオデ
ータは、補正メモリ５０４−１、５０５−１、５０６−
１に記憶された補正テーブルに基づきデジタルビデオデ
ータを補正し液晶パネルに供給する。

【００５４】欠陥画素座標入力回路８０７は、入力され
た欠陥画素の座標情報を欠陥画素の無い液晶パネルのデ
ジタルビデオデータ補正回路に送出する。この座標情報
に基づき、デジタルビデオデータ補正回路は、補正デー
タを作成し補正メモリに記憶する。

【００５５】なお、補正テーブルの作成のステップは上
で述べた通りである。

【００５６】ここで、図８を参照する。図８には、本実
施例の液晶パネルの回路構成がより詳しく示されてい
る。ソースドライバ５０１−２は、シフトレジスタ回路
５０１−２−１、ラッチ回路１（５０１−２−２）、ラ
ッチ回路２（５０１−２−３）、Ｄ／Ａ変換回路５０１
−２−４を有している。その他、バッファ回路やレベル
シフタ回路（いずれも図示せず）を有している。また、
説明の便宜上、Ｄ／Ａ変換回路５０１−２−２にはレベ
ルシフタ回路が含まれている。

【００５７】ソースドライバ５０１−３は、ソースドラ
イバ５０１−２と同じ構成を有する。なお、ソースドラ
イバ５０１−２は、奇数番目のソース信号線に階調電圧
を供給し、ソースドライバ５０１−３は、偶数番目のソ
ース信号線に階調電圧を供給するようになっている。

【００５８】なお、本実施例の液晶パネルにおいては、
回路レイアウトの都合上、画素部の上下を挟むように２
つのソースドライバ５０１−２および５０１−３を設け
たが、回路レイアウト上、可能であれば、ソースドライ
バを１つだけ設けるようにしても良い。

【００５９】また、５０１−４はゲートドライバであ
り、シフトレジスタ回路、バッファ回路、レベルシフタ
回路等（いずれも図示せず）を有している。

【００６０】画素部５０１−１は、１９２０×１０８０
（横×縦）の画素を有している。各画素には画素ＴＦＴ
が配置されており、各画素ＴＦＴのソース領域にはソー
スドライバからのソース信号線が、ゲート電極にはゲー
トドライバからのゲート信号線が電気的に接続されてい
る。また、各画素ＴＦＴのドレイン領域には画素電極が
電気的に接続されている。各画素ＴＦＴは、各画素ＴＦ
Ｔに電気的に接続された画素電極への映像信号（階調電
圧）の供給を制御している。各画素電極に映像信号（階
調電圧）が供給され、各画素電極と対向電極との間に挟
まれた液晶に電圧が印加され液晶が駆動される。

【００６１】５０１−５はデジタルビデオデータ分割回
路（ＳＰＣ；Serial-to-Parallel Conversion Circuit
と呼ぶこともある）である。デジタルビデオデータ分割
回路５０１−５は、入力される８ビットデジタルビデオ
データを分割することにより、駆動回路の動作に必要な
信号の周波数も１／８に落とすことができる。本実施例
の液晶表示装置においては、デジタルビデオデータ分割
回路５０１−５は、デジタルデータ補正回路から供給さ
れる８０ＭＨｚの８ビットデジタルビデオデータを１０
ＭＨｚに落としソースドライバに出力する。

【００６２】（実施例２）

【００６３】本実施例では、本発明に用いる液晶パネル
の作製方法例について説明する。ここでは画素部の画素
ＴＦＴと、画素部の周辺に設けられる駆動回路（ソース
ドライバ、ゲートドライバ、Ｄ／Ａ変換回路、デジタル
ビデオデータ時間階調処理回路等）のＴＦＴを同一基板
上に作製する方法について工程に従って詳細に説明す
る。但し、説明を簡単にするために、駆動回路ではシフ
トレジスタ回路、バッファ回路、Ｄ／Ａ変換回路などの
基本回路であるＣＭＯＳ回路と、ｎチャネル型ＴＦＴと
を図示することにする。

【００６４】図９（Ａ）において、基板６００１には低
アルカリガラス基板や石英基板を用いることができる。
本実施例では低アルカリガラス基板を用いた。この場
合、ガラス歪み点よりも１０〜２０℃程度低い温度であ
らかじめ熱処理しておいても良い。この基板６００１の
ＴＦＴを形成する表面には、基板６００１からの不純物
拡散を防ぐために、酸化シリコン膜、窒化シリコン膜ま
たは酸化窒化シリコン膜などの下地膜６００２を形成す
る。例えば、プラズマＣＶＤ法でＳｉＨ₄、ＮＨ₃、Ｎ₂
Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同
様にＳｉＨ₄、Ｎ₂Ｏから作製される酸化窒化シリコン膜
を６１００ｎｍの厚さに積層形成する。

【００６５】次に、２０〜６０５０ｎｍ（好ましくは３
０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６
００３ａを、プラズマＣＶＤ法やスパッタ法などの公知
の方法で形成する。本実施例では、プラズマＣＶＤ法で
非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質
構造を有する半導体膜としては、非晶質半導体膜や微結
晶半導体膜があり、非晶質シリコンゲルマニウム膜など
の非晶質構造を有する化合物半導体膜を適用しても良
い。また、下地膜６００２と非晶質シリコン膜６００３
ａとは同じ成膜法で形成することが可能であるので、両
者を連続形成しても良い。下地膜を形成した後、一旦大
気雰囲気に晒さないことでその表面の汚染を防ぐことが
可能となり、作製するＴＦＴの特性バラツキやしきい値
電圧の変動を低減させることができる。（図９（Ａ））

【００６６】そして、公知の結晶化技術を使用して非晶
質シリコン膜６００３ａから結晶質シリコン膜６００３
ｂを形成する。例えば、レーザー結晶化法や熱結晶化法
（固相成長法）を適用すれば良いが、ここでは、特開平
７−６０３０６５２号公報で開示された技術に従って、
触媒元素を用いる結晶化法で結晶質シリコン膜６００３
ｂを形成した。結晶化の工程に先立って、非晶質シリコ
ン膜の含有水素量にもよるが、４００〜５００℃で１時
間程度の熱処理を行い、含有水素量を５atom％以下にし
てから結晶化させることが望ましい。非晶質シリコン膜
を結晶化させると原子の再配列が起こり緻密化するの
で、作製される結晶質シリコン膜の厚さは当初の非晶質
シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜
１５％程度減少した。（図９（Ｂ））

【００６７】そして、結晶質シリコン膜６００３ｂを島
状に分割して、島状半導体層６００４〜６００７を形成
する。その後、プラズマＣＶＤ法またはスパッタ法によ
り５０〜１００ｎｍの厚さの酸化シリコン膜によるマス
ク層６００８を形成する。（図９（Ｃ））

【００６８】そしてレジストマスク６００９を設け、ｎ
チャネル型ＴＦＴを形成する島状半導体層６００５〜６
００７の全面にしきい値電圧を制御する目的で１×１０
¹⁶〜５×１０¹⁷atoms／cm³程度の濃度でｐ型を付与する
不純物元素としてボロン（Ｂ）を添加した。ボロン
（Ｂ）の添加はイオンドープ法で実施しても良いし、非
晶質シリコン膜を成膜するときに同時に添加しておくこ
ともできる。ここでのボロン（Ｂ）添加は必ずしも必要
でないが、ボロン（Ｂ）を添加した半導体層６０１０〜
６０１２はｎチャネル型ＴＦＴのしきい値電圧を所定の
範囲内に収めるために形成することが好ましかった。
（図９（Ｄ））

【００６９】駆動回路のｎチャネル型ＴＦＴのＬＤＤ領
域を形成するために、ｎ型を付与する不純物元素を島状
半導体層６０１０、６０１１に選択的に添加する。その
ため、あらかじめレジストマスク６０１３〜６０１６を
形成した。ｎ型を付与する不純物元素としては、リン
（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン
（Ｐ）を添加すべく、フォスフィン（ＰＨ₃）を用いた
イオンドープ法を適用した。形成された不純物領域６０
１７、６０１８のリン（Ｐ）濃度は２×１０¹⁶〜５×１
０¹⁹atoms／cm³の範囲とすれば良い。本明細書中では、
ここで形成された不純物領域６０１７〜６０１９に含ま
れるｎ型を付与する不純物元素の濃度を（ｎ ^-）と表
す。また、不純物領域６０１９は、画素マトリクス回路
の保持容量を形成するための半導体層であり、この領域
にも同じ濃度でリン（Ｐ）を添加した。（図１０
（Ａ））

【００７０】次に、マスク層６００８をフッ酸などによ
り除去して、図１０（Ｄ）と図１０（Ａ）で添加した不
純物元素を活性化させる工程を行う。活性化は、窒素雰
囲気中で５００〜６００℃で１〜４時間の熱処理や、レ
ーザー活性化の方法により行うことができる。また、両
者を併用して行っても良い。本実施例では、レーザー活
性化の方法を用い、ＫｒＦエキシマレーザー光（波長２
４８ｎｍ）を用い、線状ビームを形成して、発振周波数
５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃ
ｍ²として線状ビームのオーバーラップ割合を８０〜９
８％として走査して、島状半導体層が形成された基板全
面を処理した。尚、レーザー光の照射条件には何ら限定
される事項はなく、実施者が適宣決定すれば良い。

【００７１】そして、ゲート絶縁膜６０２０をプラズマ
ＣＶＤ法またはスパッタ法を用いて１０〜６０５０ｎｍ
の厚さでシリコンを含む絶縁膜で形成する。例えば、６
０２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲ
ート絶縁膜には、他のシリコンを含む絶縁膜を単層また
は積層構造として用いても良い。（図１０（Ｂ））

【００７２】次に、ゲート電極を形成するために第１の
導電層を成膜する。この第１の導電層は単層で形成して
も良いが、必要に応じて二層あるいは三層といった積層
構造としても良い。本実施例では、導電性の窒化物金属
膜から成る導電層（Ａ）６０２１と金属膜から成る導電
層（Ｂ）６０２２とを積層させた。導電層（Ｂ）６０２
２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、また
は前記元素を主成分とする合金か、前記元素を組み合わ
せた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合
金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化
タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化
チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成
する。また、導電層（Ａ）６０２１は代替材料として、
タングステンシリサイド、チタンシリサイド、モリブデ
ンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗
化を図るために含有する不純物濃度を低減させると良
く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良
かった。例えば、タングステン（Ｗ）は酸素濃度を３０
ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を
実現することができた。

【００７３】導電層（Ａ）６０２１は１０〜５０ｎｍ
（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０
２２は６１００〜４００ｎｍ（好ましくは２５０〜３５
０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６
０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層
（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれ
もスパッタ法で形成した。このスパッタ法による成膜で
は、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加え
ておくと、形成する膜の内部応力を緩和して膜の剥離を
防止することができる。尚、図示しないが、導電層
（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン
（Ｐ）をドープしたシリコン膜を形成しておくことは有
効である。これにより、その上に形成される導電膜の密
着性向上と酸化防止を図ると同時に、導電層（Ａ）また
は導電層（Ｂ）が微量に含有するアルカリ金属元素がゲ
ート絶縁膜６０２０に拡散するのを防ぐことができる。
（図１０（Ｃ））

【００７４】次に、レジストマスク６０２３〜６０２７
を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２
２とを一括でエッチングしてゲート電極６０２８〜６０
３１と容量配線６０３２を形成する。ゲート電極６０２
８〜６０３１と容量配線６０３２は、導電層（Ａ）から
成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る
６０２８ｂ〜６０３２ｂとが一体として形成されてい
る。この時、駆動回路に形成するゲート電極６０２９、
６０３０は不純物領域６０１７、６０１８の一部と、ゲ
ート絶縁膜６０２０を介して重なるように形成する。
（図１０（Ｄ））

【００７５】次いで、駆動回路のｐチャネル型ＴＦＴの
ソース領域およびドレイン領域を形成するために、ｐ型
を付与する不純物元素を添加する工程を行う。ここで
は、ゲート電極６０２８をマスクとして、自己整合的に
不純物領域を形成する。このとき、ｎチャネル型ＴＦＴ
が形成される領域はレジストマスク６０３３で被覆して
おく。そして、ジボラン（Ｂ₂Ｈ₆）を用いたイオンドー
プ法で不純物領域６０３４を形成した。この領域のボロ
ン（Ｂ）濃度は３×１０²⁰〜３×１０²¹atoms／cm³とな
るようにする。本明細書中では、ここで形成された不純
物領域６０３４に含まれるｐ型を付与する不純物元素の
濃度を（ｐ⁺）と表す。（図１１（Ａ））

【００７６】次に、ｎチャネル型ＴＦＴにおいて、ソー
ス領域またはドレイン領域として機能する不純物領域の
形成を行った。レジストのマスク６０３５〜６０３７を
形成し、ｎ型を付与する不純物元素が添加して不純物領
域６０３８〜６０４２を形成した。これは、フォスフィ
ン（ＰＨ₃）を用いたイオンドープ法で行い、この領域
のリン（Ｐ）濃度を１×１０²⁰〜１×１０²¹atoms／cm³
とした。本明細書中では、ここで形成された不純物領域
６０３８〜６０４２に含まれるｎ型を付与する不純物元
素の濃度を（ｎ⁺）と表す。（図１１（Ｂ））

【００７７】不純物領域６０３８〜６０４２には、既に
前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含
まれているが、それに比して十分に高い濃度でリン
（Ｐ）が添加されるので、前工程で添加されたリン
（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。
また、不純物領域６０３８に添加されたリン（Ｐ）濃度
は図１１（Ａ）で添加されたボロン（Ｂ）濃度の１／２
〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性
に何ら影響を与えることはなかった。

【００７８】そして、画素マトリクス回路のｎチャネル
型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する
不純物添加の工程を行った。ここではゲート電極６０３
１をマスクとして自己整合的にｎ型を付与する不純物元
素をイオンドープ法で添加した。添加するリン（Ｐ）の
濃度は１×１０¹⁶〜５×１０¹⁸atoms／cm³であり、図１
０（Ａ）および図１１（Ａ）と図１１（Ｂ）で添加する
不純物元素の濃度よりも低濃度で添加することで、実質
的には不純物領域６０４３、６０４４のみが形成され
る。本明細書中では、この不純物領域６０４３、６０４
４に含まれるｎ型を付与する不純物元素の濃度を
（ｎ^--）と表す。（図１１（Ｃ））

【００７９】その後、それぞれの濃度で添加されたｎ型
またはｐ型を付与する不純物元素を活性化するために熱
処理工程を行う。この工程はファーネスアニール法、レ
ーザーアニール法、またはラピッドサーマルアニール法
（ＲＴＡ法）で行うことができる。ここではファーネス
アニール法で活性化工程を行った。熱処理は酸素濃度が
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲
気中で４００〜８００℃、代表的には５００〜６００℃
で行うものであり、本実施例では５５０℃で４時間の熱
処理を行った。また、基板６００１に石英基板のような
耐熱性を有するものを使用した場合には、８００℃で１
時間の熱処理としても良く、不純物元素の活性化と、該
不純物元素が添加された不純物領域とチャネル形成領域
との接合を良好に形成することができた。

【００８０】この熱処理において、ゲート電極６０２８
〜６０３１と容量配線６０３２形成する金属膜６０２８
ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電
層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例え
ば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステ
ン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成さ
れ、タンタル（Ｔａ）の場合には窒化タンタル（Ｔａ
Ｎ）を形成することができる。また、導電層（Ｃ）６０
２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用
いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜
６０３１を晒しても同様に形成すりことができる。さら
に、３〜１００％の水素を含む雰囲気中で、３００〜４
５０℃で１〜１２時間の熱処理を行い、島状半導体層を
水素化する工程を行った。この工程は熱的に励起された
水素により半導体層のダングリングボンドを終端する工
程である。水素化の他の手段として、プラズマ水素化
（プラズマにより励起された水素を用いる）を行っても
良い。

【００８１】島状半導体層が、非晶質シリコン膜から触
媒元素を用いる結晶化の方法で作製された場合、島状半
導体層中には微量の触媒元素が残留した。勿論、そのよ
うな状態でもＴＦＴを完成させることが可能であるが、
残留する触媒元素を少なくともチャネル形成領域から除
去する方がより好ましかった。この触媒元素を除去する
手段の一つにリン（Ｐ）によるゲッタリング作用を利用
する手段があった。ゲッタリングに必要なリン（Ｐ）の
濃度は図１１（Ｂ）で形成した不純物領域（ｎ ⁺）と同
程度であり、ここで実施される活性化工程の熱処理によ
り、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチ
ャネル形成領域から触媒元素をゲッタリングをすること
ができた。（図１１（Ｄ））

【００８２】活性化および水素化の工程が終了したら、
ゲート配線とする第２の導電膜を形成する。この第２の
導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅
（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔ
ｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブ
デン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良
い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％
含むアルミニウム（Ａｌ）膜を導電層（Ｄ）６０４５と
し、チタン（Ｔｉ）膜を導電層（Ｅ）６０４６として形
成した。導電層（Ｄ）６０４５は６１００〜４００ｎｍ
（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電
層（Ｅ）６０４６は５０〜６１００（好ましくは１００
〜６０５０ｎｍ）で形成すれば良い。（図１２（Ａ））

【００８３】そして、ゲート電極に接続するゲート配線
を形成するために導電層（Ｅ）６０４６と導電層（Ｄ）
６０４５とをエッチング処理して、ゲート配線６０４
７、６０４８と容量配線６０４９を形成た。エッチング
処理は最初にＳｉＣｌ₄とＣｌ₂とＢＣｌ₃との混合ガス
を用いたドライエッチング法で導電層（Ｅ）の表面から
導電層（Ｄ）の途中まで除去し、その後リン酸系のエッ
チング溶液によるウエットエッチングで導電層（Ｄ）を
除去することにより、下地との選択加工性を保ってゲー
ト配線を形成することができた。

【００８４】第１の層間絶縁膜６０５０は５００〜６０
５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリ
コン膜で形成され、その後、それぞれの島状半導体層に
形成されたソース領域またはドレイン領域に達するコン
タクトホールを形成し、ソース配線６０５１〜６０５４
と、ドレイン配線６０５５〜６０５８を形成する。図示
していないが、本実施例ではこの電極を、Ｔｉ膜を１０
０ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜
６０５０ｎｍをスパッタ法で連続して形成した３層構造
の積層膜とした。

【００８５】次に、パッシベーション膜６０５９とし
て、窒化シリコン膜、酸化シリコン膜、または窒化酸化
シリコン膜を５０〜５００ｎｍ（代表的には１００〜３
００ｎｍ）の厚さで形成する。この状態で水素化処理を
行うとＴＦＴの特性向上に対して好ましい結果が得られ
た。例えば、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行うと良く、
あるいはプラズマ水素化法を用いても同様の効果が得ら
れた。なお、ここで後に画素電極とドレイン配線を接続
するためのコンタクトホールを形成する位置において、
パッシベーション膜６０５９に開口部を形成しておいて
も良い。（図１２（Ｃ））

【００８６】その後、有機樹脂からなる第２の層間絶縁
膜６０６０を１．０〜１．５μｍの厚さに形成する。有
機樹脂としては、ポリイミド、アクリル、ポリアミド、
ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を
使用することができる。ここでは、基板に塗布後、熱重
合するタイプのポリイミドを用い、３００℃で焼成して
形成した。そして、第２の層間絶縁膜６０６０にドレイ
ン配線６０５８に達するコンタクトホールを形成し、画
素電極６０６１、６０６２を形成する。画素電極は、透
過型液晶表示装置とする場合には透明導電膜を用いれば
良く、反射型の液晶表示装置とする場合には金属膜を用
いれば良い。本実施例では透過型の液晶表示装置とする
ために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎ
ｍの厚さにスパッタ法で形成した。（図１３）

【００８７】こうして同一基板上に、駆動回路のＴＦＴ
と画素部の画素ＴＦＴとを有した基板を完成させること
ができた。駆動回路にはｐチャネル型ＴＦＴ６１０１、
第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル
型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保
持容量６１０５が形成した。本明細書では便宜上このよ
うな基板をアクティブマトリクス基板と呼ぶ。

【００８８】駆動回路のｐチャネル型ＴＦＴ６１０１に
は、島状半導体層６００４にチャネル形成領域２０６、
ソース領域６１０７ａ、６１０７ｂ、ドレイン領域６１
０８ａ，６１０８ｂを有している。第１のｎチャネル型
ＴＦＴ６１０２には、島状半導体層６００５にチャネル
形成領域６１０９、ゲート電極６０２９と重なるＬＤＤ
領域６１１０（以降、このようなＬＤＤ領域をＬovと記
す）、ソース領域６１１１、ドレイン領域６１１２を有
している。このＬov領域のチャネル長方向の長さは０．
５〜３．０μｍ、好ましくは１．０〜１．５μｍとし
た。第２のｎチャネル型ＴＦＴ６１０３には、島状半導
体層６００６にチャネル形成領域６１１３、ＬＤＤ領域
６１１４，６１１５、ソース領域６１１６、ドレイン領
域６１１７を有している。このＬＤＤ領域はＬov領域と
ゲート電極６０３０と重ならないＬＤＤ領域（以降、こ
のようなＬＤＤ領域をＬoffと記す）とが形成され、こ
のＬoff領域のチャネル長方向の長さは０．３〜２．０
μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦ
Ｔ６１０４には、島状半導体層６００７にチャネル形成
領域６１１８、６１１９、Ｌoff領域６１２０〜６１２
３、ソースまたはドレイン領域６１２４〜６１２６を有
している。Ｌoff領域のチャネル長方向の長さは０．５
〜３．０μｍ、好ましくは１．５〜２．５μｍである。
さらに、容量配線６０３２、６０４９と、ゲート絶縁膜
と同じ材料から成る絶縁膜と、画素ＴＦＴ６１０４のド
レイン領域６１２６に接続し、ｎ型を付与する不純物元
素が添加された半導体層６１２７とから保持容量６１０
５が形成されている。図１３では画素ＴＦＴ６１０４を
ダブルゲート構造としたが、シングルゲート構造でも良
いし、複数のゲート電極を設けたマルチゲート構造とし
ても差し支えない。

【００８９】次に、公知の方法を用いて、対向電極６０
６８および配向膜６０６９が形成された基板６０６７と
アクティブマトリクス基板とをシール剤（図示せず）で
貼り合せる。その後、液晶６０７０を注入し、封止剤
（図示せず）で封止する。本実施例では、ネマチック液
晶を用いてツイストネマチックモード（ＴＮモード）に
より表示を実現する。

【００９０】以上をもって本実施例の液晶パネルが完成
する。

【００９１】以上の様に本実施例では、画素ＴＦＴおよ
び駆動回路が要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化し、半導体装置の動作性能と信頼性
を向上させることを可能とすることができる。さらにゲ
ート電極を耐熱性を有する導電性材料で形成することに
よりＬＤＤ領域やソース領域およびドレイン領域の活性
化を容易とし、ゲート配線低抵抗材料で形成することに
より、配線抵抗を十分低減できる。従って、画素部（画
面サイズ）が４インチクラス以上の表示装置にも適用す
ることができる。

【００９２】（実施例３）

【００９３】本実施例においては、上述の実施例１とは
異なる構成を有する３板式のプロジェクタについて説明
する。

【００９４】図１５において、７０１は光源、７０２お
よび７０３はダイクロイックミラー、７０４、７０５お
よび７０６は全反射ミラー、７０７、７０８および７０
８は液晶パネル、７１０はダイクロイックプリズム、７
１１は投影レンズである。

【００９５】図１６には、本実施例の表示装置をフロン
トプロジェクタとして用いた例である。８０１は本体、
８０２はスクリーンである。

【００９６】（実施例４）

【００９７】上述の本発明の表示パネルにはネマチック
液晶以外にも様々な液晶を用いることが可能である。例
えば、1998, SID, "Characteristics and Driving Sche
me of Polymer-Stabilized Monostable FLCD Exhibitin
g Fast Response Time and High Contrast Ratio with
Gray-Scale Capability" by H. Furue et al.や、1997,
SID DIGEST, 841, "A Full-Color Thresholdless Anti
ferroelectric LCD Exhibiting Wide Viewing Angle wi
th Fast Response Time" by T. Yoshida et al.や、199
6, J. Mater. Chem. 6(4), 671-673, "Thresholdless a
ntiferroelectricity in liquid crystals and its app
lication to displays" by S. Inui etal.や、米国特許
第5594569 号に開示された液晶を用いることが可能であ
る。

【００９８】ある温度域において反強誘電相を示す液晶
を反強誘電性液晶という。反強誘電性液晶を有する混合
液晶には、電場に対して透過率が連続的に変化する電気
光学応答特性を示す、無しきい値反強誘電性混合液晶と
呼ばれるものがある。この無しきい値反強誘電性混合液
晶は、いわゆるＶ字型の電気光学応答特性を示すものが
あり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μ
ｍ〜２μｍ）のものも見出されている。

【００９９】ここで、いわゆるＶ字型の電気光学応答を
示す無しきい値反強誘電性混合液晶の印加電圧に対する
光透過率の特性を示す例を図１６に示す。図１６に示す
グラフの縦軸は透過率（任意単位）、横軸は印加電圧で
ある。なお、液晶表示装置の入射側の偏光板の透過軸
は、液晶表示装置のラビング方向にほぼ一致する無しき
い値反強誘電性混合液晶のスメクティック層の法線方向
とほぼ平行に設定されている。また、出射側の偏光板の
透過軸は、入射側の偏光板の透過軸に対してほぼ直角
（クロスニコル）に設定されている。

【０１００】図１６に示されるように、このような無し
きい値反強誘電性混合液晶を用いると、低電圧駆動かつ
階調表示が可能となることがわかる。

【０１０１】また、このような低電圧駆動の無しきい値
反強誘電性混合液晶をデジタルドライバを有する液晶表
示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を
下げることができるので、Ｄ／Ａ変換回路の動作電源電
圧を下げることができ、ドライバの動作電源電圧を低く
することができる。よって、液晶表示装置の低消費電力
化および高信頼性が実現できる。

【０１０２】よって、このような低電圧駆動の無しきい
値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領
域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、
０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用い
る場合においても有効である。

【０１０３】また、一般に、無しきい値反強誘電性混合
液晶は自発分極が大きく、液晶自体の誘電率が高い。こ
のため、無しきい値反強誘電性混合液晶を液晶表示装置
に用いる場合には、画素に比較的大きな保持容量が必要
となってくる。よって、自発分極が小さな無しきい値反
強誘電性混合液晶を用いるのが好ましい。

【０１０４】なお、このような無しきい値反強誘電性混
合液晶を用いることによって低電圧駆動が実現されるの
で、液晶表示装置の低消費電力が実現される。

【０１０５】なお、図１６に示すような電気光学特性を
有する液晶であれば、いかなるものも本発明の投射型表
示装置の液晶パネルの表示媒体として用いることができ
る。

【０１０６】

【発明の効果】

【０１０７】本発明によると、１つの表示パネルが欠陥
画素を有する場合、他の２つの表示パネルの欠陥画素と
同座標の画素の輝度を下げる補正を行う。こうすること
によって、３つ表示パネルの映像を合成映像において欠
陥画素が目立たなくなり、映像の劣化を極力防ぐことが
できる。よって、少々欠陥画素が存在する液晶パネルを
も有効に用いることができる。

【図面の簡単な説明】

【図１】 本発明の概念を示す図である。

【図２】 本発明の投射型表示装置のある実施形態の回
路ブロック図である。

【図３】 本発明の欠陥補正システムの補正テーブル作
成のフローチャートである。

【図４】 本発明の欠陥補正システムの補正テーブル作
成のフローチャートである。

【図５】 本発明の投射型表示装置の例である。

【図６】 本発明の投射型表示装置をリアプロジェクタ
として用いた例である。

【図７】 本発明の投射型表示装置のある実施例の回路
ブロック図である。

【図８】 本発明の投射型表示装置のある実施例の液晶
パネルの回路ブロック図である。

【図９】 本発明の投射型表示装置に用いる液晶パネル
の作製方法例を示す図である。

【図１０】 本発明の投射型表示装置に用いる液晶パネ
ルの作製方法例を示す図である。

【図１１】 本発明の投射型表示装置に用いる液晶パネ
ルの作製方法例を示す図である。

【図１２】 本発明の投射型表示装置に用いる液晶パネ
ルの作製方法例を示す図である。

【図１３】 本発明の投射型表示装置に用いる液晶パネ
ルの作製方法例を示す図である。

【図１４】 本発明の投射型表示装置の例である。

【図１５】 本発明の投射型表示装置をフロントプロジ
ェクタとして用いた例である。

【図１６】 Ｖ字型の電気光学特性を示す無しきい値反
強誘電性液晶の印加電圧−透過率を示すグラフである。

【図１７】 ３板式の投射型表示装置の例である。

【図１８】 ３つの映像が合成されてカラー映像が作成
される様子を示した図である。

【図１９】 １つの映像に欠陥がある場合のカラー映像
の様子を示した図である。

【符号の説明】

１０１ 欠陥画素 １０２、１０３ 正常な画素 ２０１、２０２、２０３ 液晶パネル ２０４，２０５、２０６ デジタルビデオデータ補正回
路 ２０８ デジタルビデオデータ供給源 ２０７ 欠陥画素座標入力回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｚ ６８０ ６８０Ｃ 3/36 3/36 Ｆターム(参考） 2H088 EA12 EA15 EA18 FA13 MA04 2H093 NA16 ND03 ND05 ND17 NF05 NG02 5C006 AA22 AF14 BB16 EC11 5C080 AA10 BB05 CC03 DD01 EE29 EE30 JJ01 JJ02 JJ05 JJ06 JJ07 KK52 5G435 AA01 BB12 BB17 CC12 DD06 DD07 DD13 EE30

Claims (7)

【特許請求の範囲】
1. 【請求項１】３個の表示パネルを有する投射型表示装置
   において、 前記表示装置のうち欠陥画素を有する表示装置を特定す
   るステップと、 前記欠陥画素の座標を特定するステップと、 前記表示装置のうち前記欠陥画素を有する表示装置以外
   の表示装置において、前記欠陥画素の座標と同座標の画
   素の輝度を下げるステップと、を有する欠陥画素補正シ
   ステム。
2. 【請求項２】３個の表示パネルを有する投射型表示装置
   において、 前記表示装置のうち欠陥画素を有する表示装置を特定す
   るステップと、 前記欠陥画素の座標を特定するステップと、 前記表示装置のうち前記欠陥画素を有する表示装置以外
   の表示装置において、前記欠陥画素の座標と同座標の画
   素の輝度を下げるデータに基づき補正テーブルを作成す
   るステップと、を有する欠陥画素補正システム。
3. 【請求項３】３個の表示パネルを有する投射型表示装置
   において、 前記表示装置のうち欠陥画素を有する表示装置を特定す
   るステップと、 前記欠陥画素の座標を特定するステップと、 前記表示装置のうち前記欠陥画素を有する表示装置以外
   の表示装置において、前記欠陥画素の座標と同座標の画
   素の輝度を下げるデータを作成するステップと、 前記データを記憶し補正テーブルを作成するステップ
   と、を有する欠陥画素補正システム。
4. 【請求項４】前記表示パネルは、液晶パネルであること
   を特徴とする請求項１乃至３のいずれか一に記載の欠陥
   画素補正システム。
5. 【請求項５】光源手段と、前記光源手段から出射された
   光を３つの光に分離する分離手段と、 ３個の表示パネルと、 前記３個の表示パネルの映像を合成し、スクリーンに投
   射する光学手段と、を有する投射型表示装置において、 前記表示パネルに画素欠陥が存在するとき、前記表示装
   置のうち前記欠陥画素を有する表示装置以外の表示装置
   において、前記欠陥画素の座標と同座標の画素の輝度を
   下げることを特徴とする投射型表示装置。
6. 【請求項６】光源手段と、前記光源手段から出射された
   光を３つの光に分離する分離手段と、 ３個の表示パネルと、 前記３個の表示パネルの映像を合成し、スクリーンに投
   射する光学手段と、を有する投射型表示装置において、 前記表示パネルに画素欠陥が存在するとき、前記表示装
   置のうち前記欠陥画素を有する表示装置以外の表示装置
   において、補正テーブルに基づき前記欠陥画素の座標と
   同座標の画素の輝度を下げることを特徴とする投射型表
   示装置。
7. 【請求項７】前記表示パネルは、液晶パネルであること
   を特徴とする請求項５または６に記載の投射型表示装
   置。