JP4619511B2 - 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 - Google Patents
電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 Download PDFInfo
- Publication number
- JP4619511B2 JP4619511B2 JP2000299675A JP2000299675A JP4619511B2 JP 4619511 B2 JP4619511 B2 JP 4619511B2 JP 2000299675 A JP2000299675 A JP 2000299675A JP 2000299675 A JP2000299675 A JP 2000299675A JP 4619511 B2 JP4619511 B2 JP 4619511B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- terminal
- semiconductor device
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0042—Universal serial bus [USB]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータ（以下、ＰＣと称す。）等の上位装置（ホストとも称される。）と、プリンタ、デジタルカメラ、デジタルオーディオプレーヤ等の周辺装置との間で実行されるデータの通信を制御する半導体装置に関するものである。特に、本発明は、上位装置と周辺装置との間のデータ通信が、Universal Serial Bus（以下、ＵＳＢと称す。）を使用して実行される技術に好適な半導体装置に関するものである。さらに、本発明は、電源電圧供給システムを備えた上記の半導体装置及び電源電圧供給システムを備えた上記の半導体装置に電源電圧を供給する電源電圧供給方法に関するものである。
【０００２】
【従来の技術】
近年、周辺装置として、携帯可能なデジタルオーディオプレーヤ等の需要が急増してきている。このような周辺装置は、主に、実装基板と、この実装基板上に搭載されたＵＳＢコネクタ、Flashメモリ等のメモリが接続可能なスロットとを備えている。この実装基板上には、さらにＵＳＢ制御回路（ＵＳＢトランシーバとも称する。）、マイクロコントローラユニット（以下、ＭＣＵと称す。）、Flashメモリ等の外部装置とのインターフェイスを行うＩ／Ｏブロックとが1チップに集積化されたコントローラＩＣが搭載されている。この実装基板は、デジタルタルオーディオプレーヤーに内蔵されている。
【０００３】
ＵＳＢコネクタはＵＳＢが接続可能になっており、上位装置であるＰＣと周辺装置とはＵＳＢを介して接続される。
【０００４】
ＵＳＢ制御回路は、ＵＳＢからのデータを受信する機能、及びＵＳＢへデータを出力する機能を有している。
【０００５】
ＭＣＵは、ＵＳＢ制御回路、及びＩ／Ｏブロックが所望の動作を実行するよう、これらの回路に対して所定の指示を与える。
【０００６】
スロットには周辺部品、すなわち音楽データ等を格納するFlashメモリ等のメモリが接続される。
【０００７】
ＰＣに格納された音楽データは、ＰＣの制御に基きＵＳＢを介して周辺装置へ転送され、転送された音楽データはＭＣＵの制御に基きＵＳＢ制御回路を介してFlashメモリに格納される。また、Flashメモリに格納されたデータは、ＭＣＵの制御に基きＭＣＵ、ＵＳＢ制御回路、ＵＳＢを介してＰＣへ転送され、転送された音楽データはＰＣに格納される。このように、音楽データなどのコンテンツデータをＰＣと周辺装置間で転送するためにＵＳＢが使用される。
【０００８】
以上のような周辺装置は、携帯可能であるが故に、電池で駆動される。従って、電池の消耗を抑えるため、周辺装置内の動作電圧は低く設定されなければならない。動作電圧とは、周辺装置に供給される電源電圧を意味する。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＵＳＢ制御回路の動作電圧、Flashメモリ等の動作電圧は規格化されているため、例えば周辺装置の動作電圧はこの規格化された動作電圧を無視して低くすることはできない。つまり、周辺装置の最低動作電圧は、ＵＳＢ制御回路、Ｉ／Ｏブロックの規格化された動作電圧に依存してしまう。従って、周辺装置全体（デジタルオーディオプレーヤ全体）としてさらなる低消費電力化は望めない。特に、ＵＳＢを使用してデータ通信が実行されている間は、ＵＳＢ制御回路は、比較的高い周波数のクロック信号を使用して動作するため、電池の消耗が激しい。従って、消費電力が改善された半導体装置が望まれていた。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を克服するために、考え出されたものである。本願において開示される発明のうち、代表的なものの概要は以下の通りである。
【００１１】
すなわち、第１の電源電圧が供給される第１電源端子と、第２の電源電圧が供給される第２電源端子と、第３の電源電圧が供給される第３電源端子と、上位装置と接続可能な第1の端子と、周辺装置と接続可能な第２の端子と、前記第1の端子及び前記第1電源端子に接続され、前記第1の電源電圧に基き、前記上位装置から出力されたデータを受信する第1の回路ブロックと、前記第2の端子及び前記第3の電源端子に接続され、前記第3の電源電圧に基き、前記周辺装置から出力されたデータを受信する第2の回路ブロックと、前記第2の電源端子に接続され、第１の電源電圧及び第３の電源電圧のいずれよりも低い前記第2の電源電圧に基き、前記第1の回路ブロック及び前記第2の回路ブロックの動作を制御する第3の回路ブロックとを有する半導体装置と、前記第1電源端子と前記第２電源端子との間に接続され、前記第1の電源電圧を降圧させ前記第２の電源電圧を生成する第1の電源電圧降圧手段と、前記第２電源端子と前記第３電源端子との間に接続され、前記第３の電源電圧を降圧させ前記第２の電源電圧を生成する第２の電源電圧降圧手段とを有する電源電圧供給システムを備えた半導体装置である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１３】
なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【００１４】
（第１の実施の形態）
図１は本発明の半導体装置の概略を説明する図である。
【００１５】
本発明の半導体装置１００１は、主に、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブロック１００７、電源端子１００９、電源端子１０１１及び電源端子１０１３を有している。
【００１６】
ＭＣＵブロック１００３は、電源端子１０１１に接続されている。ＭＣＵブロック１００３内の全ての回路は、電源端子１０１１に供給される電源電圧ＶＤＤ２に基いて動作する。ここで、電源電圧ＶＤＤ２に基いて動作するとは、ＭＣＵブロック１００３内の回路の電源ノードが、電源端子１０１１に接続されているが、電源端子１００９及び電源端子１０１３には接続されていないということを意味する。例えば、ＣＭＯＳインバータを例にとると、ＰＭＯＳトランジスタのソース電極が電源端子１０１１に接続されていているが、電源端子１００９及び電源端子１０１３には接続されていないことを意味する。
【００１７】
ＵＳＢ制御ブロック１００５は、電源端子１００９に接続されている。ＵＳＢ制御ブロック１００５内の全ての回路は、電源端子１００９に供給される電源電圧ＶＤＤ１に基いて動作する。ここで、電源電圧ＶＤＤ１に基いて動作するとは、ＵＳＢ制御ブロック１００５内の回路の電源ノードが、電源端子１００９に接続されているが、電源端子１０１１及び電源端子１０１３には接続されていないということを意味する。例えば、ＣＭＯＳインバータの場合、ＰＭＯＳトランジスタのソース電極が電源端子１００９に接続されていているが、電源端子１０１１及び電源端子１０１３には接続されていないことを意味する。
【００１８】
Ｉ／Ｏブロック１００７は、電源端子１０１３に接続されている。Ｉ／Ｏブロック１００７内の全ての回路は、電源端子１０１３に供給される電源電圧ＶＤＤ３に基いて動作する。ここで、電源電圧ＶＤＤ３に基いて動作するとは、Ｉ／Ｏブロック１００７内の回路の電源ノードが、電源端子１０１３に接続されているが、電源端子１００９及び電源端子１０１１には接続されていないということを意味する。例えば、ＣＭＯＳインバータの場合、ＰＭＯＳトランジスタのソース電極が電源端子１０１３に接続されているが、電源端子１００９及び電源端子１０１１には接続されていないことを意味する。各電源端子１００９、１０１１、１０１３に供給される電圧のレベルについては後述する。
【００１９】
本発明の半導体装置１００１の特徴点の１つは、ＭＣＵブロック１００３を構成する回路の電源ノードと、ＵＳＢ制御ブロック１００５を構成する回路の電源ノードと、Ｉ／Ｏブロック１００７を構成する回路の電源ノードとが互いに電気的に分離されていることである。このような構成を、以下セパレート電源方式と称す。このようなセパレート電源方式の半導体装置に電源電圧を供給する方法をセパレート電源供給方法と称す。
【００２０】
本発明の半導体装置１００１は、例えばＵＳＢ１０１９を介して上位装置であるＰＣ１０１５と接続され、スロットもしくはデータバス１０２１を介して周辺部品であるフラッシュメモリ１０１７と接続される。半導体装置１００１は、例えばＰＣ１０１５とフラッシュメモリ１０１７との間で行われるデータ転送を制御する。
【００２１】
ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブロック１００７は、１つの半導体チップに集積化されている。集積化された半導体チップは、樹脂封止工程等を経てパッケージングされ、図示のような半導体装置１００１となる。なお、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブロック１００７は、必ずしも１つの半導体チップに集積化されていなくても良い。例えば、ＭＣＵブロック１００３とＩ／Ｏブロック１００７とが第１の半導体チップに集積化され、ＵＳＢ制御ブロック１００５が第２の半導体チップに集積化されていても良い。この場合、第１の半導体チップと第２の半導体チップは、樹脂封止工程等を経てパッケージングされ、図示のような半導体装置１００１となる。パッケージングされた半導体装置１００１の概観については後述する。
【００２２】
図２は、本発明の半導体装置１００１の使用方法の一例を説明する図である。
【００２３】
図２には、上記セパレート電源供給方法を実現するために、電源端子１００９と電源端子１０１１との間に電源電圧降下手段としてのダイオード２００１が接続され、電源端子１０１１と電源端子１０１３との間に電源電圧降下手段としてのダイオード２００３、２００５が接続されている例が示されている。
【００２４】
例えば、ダイオード２００１のアノード及びダイオード２００５のアノードに３．３Ｖが供給されると、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００７にはそれぞれ３．３Ｖが供給される。よって、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００７はそれぞれ３．３Ｖで動作する。
【００２５】
一方、電源端子１０１１には、下記の式（１）、もしくは式（２）のいずれか高い方の電圧が現れる。すなわち、ダイオード２００１、２００３、２００５は、外部から供給された２つの電源電圧のうちの一方を選択するスイッチング素子として機能する。“外部から供給された２つの電源電圧のうちの一方を選択する”とは、図２で示された経路Ａが選択されるか、経路Ｂが選択されるかということを意味する。
【００２６】
（ダイオード２００１のアノードの電圧）−（ダイオード２００１の順方向降下電圧Ｖｆ）・・・式（１）
（ダイオード２００５のアノードの電圧）−（ダイオード２００３の順方向降下電圧Ｖｆ＋ダイオード２００５の順方向降下電圧Ｖｆ）・・・式（２）
ここで、ダイオードの順方向降下電圧Ｖｆは、約０．４５Ｖであると仮定する。
【００２７】
今、ダイオード２００１のアノードの電圧及びダイオード２００５のアノードの電圧が共に３．３Ｖであるため、電源端子１０１１には、上記式（１）で計算された電圧レベルが現れる。（経路Ａが選択される。）すなわち、電源端子１０１１には３．３Ｖ−０．４５Ｖ＝２．８５Ｖが現れる。電源端子１０１１に２．８５Ｖが供給されると、ＭＣＵブロック１００３は２．８５Ｖで動作する。電源端子１００９，１０１１、１０１３の全てに電源電圧が供給されている状態を第１のモードと称す。
【００２８】
一方、ダイオード２００１のアノードの電圧が０Ｖであり、ダイオード２００５のアノードの電圧が３．３Ｖである時は、電源端子１０１１には、上記式（２）で計算された電圧レベルが現れる。（経路Ｂが選択される。）すなわち、電源端子１０１１には３．３Ｖ−（０．４５Ｖ＋０．４５Ｖ）＝２．４Ｖが現れる。電源端子１０１１に２．４Ｖが供給されると、ＭＣＵブロック１００３は２．４Ｖで動作する。電源端子１０１１、１０１３に電源電圧が供給されているが、電源端子１００９には電源電圧が供給されていない状態を第２のモードと称す。
【００２９】
図２における半導体装置１００１の使用方法として、次のような例が考えられる。以下の例は、半導体装置１００１がデジタルオーディオプレーヤ等の携帯可能な装置に組み込まれ、上位装置であるＰＣにＵＳＢを介して接続されている場合が想定されている。
【００３０】
電池によって駆動され３．３Ｖの電源電圧を出力する第１のレギュレータの出力を電源端子１０１３に接続し、ＵＳＢの電源バスによって駆動され３．３Ｖの電源電圧を出力する第２のレギュレータの出力を電源端子１００９に接続する。第１及び第２のレギュレータがともに３．３Ｖを出力している場合、半導体装置１００１は、上記第１のモードになる。
【００３１】
この第１のモードにおいては、経路Ａが選択されるので、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５は、ＵＳＢの電源バスの電源電圧に基いて動作するが、電池の起電力に基いて動作するブロックはＩ／Ｏブロック１００７のみである。ＵＳＢ制御ブロック１００５は、比較的高い周波数のクロック信号を使用して動作する。しかし、ＵＳＢ制御ブロック１００５の電源電圧は電池から供給されないので、電池の消耗を抑える事が可能である。言い換えると、ＵＳＢ制御ブロック１００５の電源電圧であるＵＳＢの電源バスには、上位装置であるＰＣから供給されるため、電池の起電力が、ＭＣＵブロック１００３とＵＳＢ制御ブロック１００５により消費されることはない。
【００３２】
第１のレギュレータが３．３Ｖを出力し、第２のレギュレータが０Ｖを出力している場合、すなわち、半導体装置１００１が上位装置から切り離されている場合、ＵＳＢの電源バスから半導体装置１００１への電源電圧の供給が停止される。半導体装置１００１は、上記第２のモードになる。
【００３３】
この第２のモードにおいては、電源端子１００９に電源電圧が供給されないので、ＵＳＢ制御ブロック１００５は動作を停止する。この第２のモードにおいては、半導体装置１００１が上位装置であるＰＣから切り離されている。この第２のモードは、データの送受信（あるいはデータの通信とも称される。）が半導体装置１００１とＰＣとの間で実行されないモードであるので、ＵＳＢ制御ブロック１００５は動作を行う必要がない。従って、電源端子１００９には電源電圧が供給される必要はない。
【００３４】
電源端子１０１１には２．４Ｖが供給され、電源端子１０１３には３．３Ｖが供給される。電源端子１０１１、１０１３に供給される電源電圧は、第１のレギュレータを介して電池から供給される。第２のモードにおいては、Ｉ／Ｏブロック１００７に加えて、ＭＣＵブロック１００３が電池の起電力に基いて動作する。しかしながら、ＭＣＵブロック１００３の電源電圧２．４Ｖは、Ｉ／Ｏブロック１００７の電源電圧３．３Ｖよりも低い。
【００３５】
従って、本発明に基くセパレート電源供給方法を採用すると、ＭＣＵブロック１００３の電源電圧がＩ／Ｏブロック１００７の電源電圧と同じである場合に比較して、電池の消耗をより抑えることができる。
【００３６】
さらに、本発明に基くセパレート電源供給方法を採用すると、上位装置とデータの送受信を行うＵＳＢ制御ブロック１００５には、電池の起電力に基く電源電圧が供給されない。従って、ＵＳＢ制御ブロック、ＭＣＵブロック、Ｉ／Ｏブロック等の全ての回路に対して、電池の起電力に基く電源電圧が供給される一般的な携帯可能な装置に比較して、電池の消耗をより抑えることができる。なぜなら、動作に必要な回路ブロックのみに電源電圧が供給されるからである。
【００３７】
以上の使用例では、電源端子１００９に供給される電源電圧がＵＳＢの電源バスから供給される例が説明されている。しかしながら、電源端子１００９に供給される電源電圧は、ＵＳＢの電源バスに限定されるものではない。電源端子１００９に供給される電源電圧は、上位装置から供給される電源電圧であれば良い。言い換えると、電源端子１００９に供給される電源電圧は、電池から供給される電源電圧以外のものであり、かつ上位装置から供給される電源電圧であれば良い。
【００３８】
また以上の使用例では、電源端子１００９に供給される電源電圧ＶＤＤ１が３．３Ｖ、電源端子１０１１に供給される電源電圧ＶＤＤ２が２．４Ｖ〜２．８５Ｖ、電源端子１０１３に供給される電源電圧ＶＤＤ３が３．３Ｖである例が説明されている。しかしながら、本発明のセパレート電源供給方法が、これらの電源電圧の値に限定されるものと解釈されるものではない。少なくとも第２のモード時において、ＭＣＵブロックに供給される電源電圧が、他のいかなるブロックに供給される電源電圧よりも低くなるような供給方法であれば良い。
【００３９】
さらに、図２の使用例では、電源端子１０１１に現れる電源電圧ＶＤＤ２を、電源端子１０１３に現れる電源電圧ＶＤＤ３よりも低くするための手段としてダイオード２００３、２００５が開示されている。しかしながら、本発明のセパレート電源供給方法が、以上の構成に限定されるものと解釈されるものではない。電池の起電力に基き２．４Ｖの電源電圧及び３．３Ｖの電源電圧を出力するレギュレータを、電源端子１０１１及び電源端子１０１３に接続しても良い。要するに、ＶＤＤ２＜ＶＤＤ３なる関係が電池の起電力に基き生成できれば良い。
但し、この場合、電源端子１０１１とレギュレータの出力端子との間には、逆流防止用のダイオードを設けることが望ましい。
【００４０】
図３は、本発明の半導体装置１００１のブロック図である。図３は、図１に示されている半導体装置１００１をより詳細に説明した図である。
【００４１】
半導体装置１００１には、先に説明した電源端子１００９、電源端子１０１１、電源端子１０１３の他に、データ端子３００１、３００３、接地端子３００７、及びバス接続検出端子３００９とが設けられている。半導体装置１００１には、その他にも多くの端子が存在するが、本発明の説明を容易にするため
全ての端子は開示されていない。
【００４２】
データ端子３００１、３００３、電源端子１００９、接地端子３００７は、ＵＳＢを構成する４本のラインに対応している。データ端子３００１、３００３は、ＵＳＢ制御ブロック１００５に接続されている。
【００４３】
データ端子３００１は、ＵＳＢの第１のデータ線を介して転送される上位装置からのデータＤ＋を受信するための端子である。さらに、データ端子３００１は、Ｉ／Ｏブロック１００７を介して受信した、図示しないフラッシュメモリ等の周辺部品からのデータＤ＋をＵＳＢの第１のデータ線に対して送信するための端子である。この周辺部品からのデータＤ＋には、ＭＣＵブロック１００３で処理されたデータも含まれる。
【００４４】
データ端子３００３は、ＵＳＢの第２のデータ線を介して転送される上位装置からのデータＤ−を受信するための端子である。さらに、データ端子３００３は、Ｉ／Ｏブロック１００７を介して受信した、図示しないフラッシュメモリ等の周辺部品からのデータをデータＤ−としてＵＳＢの第２のデータ線に対して送信するための端子である。この周辺部品からのデータには、ＭＣＵブロック１００３で処理されたデータである場合もある。データＤ＋とデータＤ−とは互いに相補的である。故に、データ端子３００１に接続されるＵＳＢのうちの1本のバス及びデータ端子３００３に接続されるＵＳＢのうちの1本のバスは、データバス対と称される。
【００４５】
ＵＳＢ制御ブロック１００５は、例えば６ＭＨｚのクロック信号を４８ＭＨｚのクロック信号に逓倍するＰＬＬ回路３０１１を有する。ＵＳＢ制御ブロック１００５は、ＰＬＬ回路３０１１の出力に基き、データバス対からのデータを受信する。この受信したデータは、ＣＰＵの指示に基づき、他の回路、例えばＭＣＵブロック１００３内のＤＭＡブロック３０１３へ転送される。さらに、ＵＳＢ制御ブロック１００５は、ＣＰＵの指示に基き、他の回路、例えばＤＭＡブロック３０１３に格納されたデータをデータバス対を介して上位装置へ転送する。
【００４６】
ＵＳＢを使用したデータ転送は、１２Ｍｂｐｓ（フルスピード）、１．５Ｍｂｐｓ（スロースピード）の速度で実行される。データ転送がこのような速度で実現されるためには、ＵＳＢ制御ブロック１００５は、４８ＭＨｚという比較的高い周波数で動作することが要求される。一方、ＭＣＵブロック１００３は、１２ＭＨｚという比較的低い周波数で動作させることにより、半導体装置全体の低消費電力化が図られている。特に、先に説明したような第２のモードにおいては、この効果は顕著である。
【００４７】
ＭＣＵブロック１００３は、図示したように、ＣＰＵと、割り込み要求発生回路ＩＮＴ、タイマ、ＰＷＭ、ＡＤコンバータ、ＲＯＭ、ＲＡＭ等の周辺回路とで構成されている。これらＣＰＵ及び周辺回路は一般的なものであるため、これらの詳細な説明は省略する。但し、割り込み要求発生回路ＩＮＴに関する説明は後述する。
【００４８】
ＭＣＵブロック１００３は、さらに周辺回路としてDirect Memory Access block（以下、ＤＭＡブロックと称す。）を含む。このＤＭＡブロック３０１３は、ＵＳＢ制御ブロック１００５から転送されたデータＤ＋、Ｄ−を一時的に格納し、この格納されたデータをＩ／Ｏブロック１００７に接続されるフラッシュメモリ等の周辺部品へ転送する。さらに、このＤＭＡブロック３０１３は、Ｉ／Ｏブロック１００７に接続されるフラッシュメモリ等の周辺部品から転送されたデータを一時的に格納し、ＵＳＢ制御ブロック１００５へ転送する。
【００４９】
ＵＳＢ制御ブロック１００５からＤＭＡブロック３０１３へのデータの転送は、ＣＰＵからの指示により逐次実行されるものではない。よって、データ転送が高速に実行される。このようなデータ転送は、ＤＭＡ転送として知られている。
【００５０】
ＭＣＵブロック１００３はさらに、ＵＳＢ制御ブロック１００５から転送されたデータＤ＋，Ｄ−に基いて、ＭＣＵブロック１００３内の所定の回路の動作を制御する制御信号を発生する機能を有する。
【００５１】
バス接続検出端子３００９には、ＵＳＢコネクタを介して、ＵＳＢを構成する電源バス５００１（Ｖｂｕｓと称される。）が接続される。割り込み要求発生回路ＩＮＴは端子３００９に接続されており、この端子３００９の電位レベルをモニターする。割り込み要求発生回路ＩＮＴは、この端子３００９の電位レベルをモニターすることによって、ＵＳＢが半導体装置１００１に接続されたことを検知し、ＣＰＵに割込み要求を出力する。この割込み要求によって、ＣＰＵは、半導体装置１００１が上位装置であるＰＣと接続されたことを認識する。
【００５２】
Ｉ／Ｏブロック１００７は、半導体装置１００１内のデータを周辺部品である例えばフラッシュメモリに出力する機能及びフラッシュメモリのデータを入力する機能を有する。Ｉ／Ｏブロック１００７は、主に入出力バッファで構成されている。この入出力バッファの電源電圧ＶＤＤ３は、ＭＣＵブロック１００３の電源電圧ＶＤＤ２及びＵＳＢ制御ブロック１００５の電源電圧ＶＤＤ１とは独立して、周辺部品の動作電圧に対応して設定可能になっている。すなわち、半導体装置１００１には、上記したセパレート電源方式が採用されている。
【００５３】
具体的には、周辺部品であるフラッシュメモリの動作電圧が３．３Ｖであるため、入出力バッファには３．３Ｖが供給可能になっている。
【００５４】
Ｉ／Ｏブロック１００７にはさらに、発振回路３０１５が設けられている。発振回路３０１５は、例えば１２ＭＨｚの発振信号を生成し、この発振信号に基くクロック信号を出力する。このクロック信号は、レベルシフタ３０１７を介してＭＣＵブロック１００３に出力される。ＭＣＵブロック１００３は、この１２ＭＨｚのクロック信号に基き動作する。１２ＭＨｚのクロック信号は、１／２分周回路３０２３に供給され、６ＭＨｚのクロック信号に分周される。６ＭＨｚのクロック信号は、レベルシフタ３０１９を介してＵＳＢ制御ブロック１００５内のＰＬＬ回路３０１１に伝達される。ＰＬＬ回路３０１１は、６ＭＨｚのクロック信号を８倍に逓倍し、４８ＭＨｚのクロック信号を出力する。ＵＳＢ制御ブロック１００５は、この４８ＭＨｚのクロック信号に基き動作する。
【００５５】
ＵＳＢ制御ブロック１００５とＭＣＵブロック１００３との間には、レベルシフタ３０１９が設けられている。ＭＣＵブロック１００３とＩ／Ｏブロック１００７との間には、レベルシフタ３０１７、３０２１が設けられている。このように、電源電圧が異なるブロック間には、レベルシフタを設けなくてはならない。
このことは、本技術分野においては周知な技術である。
【００５６】
しかしながら、本発明の半導体装置１００１には、特別なレベルシフタが採用されている。特に、レベルシフタ３０１９には、特別な構造が要求される。なぜなら、ＵＳＢ制御ブロック１００５は、ＵＳＢが半導体装置１００１に接続されている時、ＵＳＢの電源バス経由で電源供給を受けるが、ＵＳＢが半導体装置１００１から取り外された時は、電源の供給が断たれる。従って、単に電圧レベルを変換するだけでなく、電源の供給が断たれる時にも対応した特殊なレベルシフタが必要なのである。
【００５７】
図４には、レベルシフタ３０１９の詳細回路図が示されている。
【００５８】
レベルシフタ３０１９は、インバータ４００１、４００３、４００５及び４００７を有している。インバータ４００１、４００３の電源ノードは、電源端子１００９に接続された電源端子ＶＩに接続され、インバータ４００５、４００７の電源ノードは、電源端子１０１１に接続された電源端子ＶＯに接続されている。
【００５９】
さらにレベルシフタ３０１９は、ＵＳＢ制御ブロック１００５からのデータを受信する入力端子ＩＮと、ＭＣＵブロック１００３へデータを出力する出力端子ＯＵＴとを有する。
【００６０】
さらにレベルシフタ３０１９は、ＰＭＯＳ４０１３とＮＭＯＳ４０１５とで構成されたインバータＩＮＶ１と、ＰＭＯＳ４０１７とＮＭＯＳ４０１９とで構成されたインバータＩＮＶ２とを有する。これらインバータＩＮＶ１とＩＮＶ２とは互いにクロス接続されており、ラッチ回路を構成している。
【００６１】
さらにレベルシフタ３０１９は、ノードＮ１に接続されたＮＭＯＳ４００９と、ノードＮ２に接続されたＮＭＯＳ４０１１を有している。
【００６２】
インバータ４００１、４００３の電源ノードには、ＵＳＢ制御ブロック１００５の動作電源であるＶＤＤ１が供給されているので、インバータ４００１、４００３は電源電圧３．３Ｖで動作する。よって、インバータ４００１、４００３は、０Ｖの論理Ｌレベル及び３．３Ｖの論理Ｈレベルを出力する。
【００６３】
インバータ４００５、４００７の電源ノードには、ＭＣＵブロック１００３の動作電源であるＶＤＤ２供給されているので、インバータ４００５、４００７は第１のモードの時、電源電圧２．８５Ｖで動作し、第２のモードの時、２．４Ｖで動作する。よって、インバータ４００１、４００３は、第１のモードの時、０Ｖの論理Ｌレベル及び２．８５Ｖの論理Ｈレベルを出力し、第２のモードの時、０Ｖの論理Ｌレベル及び２．４Ｖの論理Ｈレベルを出力する。
【００６４】
次に、このレベルシフタ３０１９の動作を説明する。
（半導体装置１００１が第１のモードの時）
ＵＳＢ制御ブロック１００５から論理Ｈレベル（３．３Ｖ）の信号が入力端子ＩＮに与えられると、ＮＭＯＳ４００９がオン状態になり、ノードＮ１が０Ｖになる。ノードＮ１が０Ｖになると、ＰＭＯＳ４０１７がオン状態になるので、ノードＮ２が２．８５Ｖの論理Ｈレベルになる。ノードＮ２が論理Ｈレベルになると、出力端子ＯＵＴが論理Ｈレベルになる。またノードＮ２が論理Ｈレベルになると、ＮＭＯＳ４０１５がオン状態になる。このように、ＵＳＢ制御ブロック１００５から出力された３．３Ｖの論理Ｈレベルが、ＭＣＵブロック１００３へ２．８５Ｖの論理Ｈレベルとして転送されたことになる。
【００６５】
（半導体装置１００１が第２のモードの時）
この状態で、半導体装置１００１が上位装置から切り離されてしまった場合、上位装置からの電源供給が断たれてしまう。すなわち、半導体装置１００１は第２のモードに入る。半導体装置１００１が第２のモードに入ると、電源端子ＶＩのレベルがフローティング状態になる。しかしながら、ラッチ回路を構成するインバータＩＮＶ１、ＩＮＶ２には、電源端子ＶＯから電源電圧２．４Ｖが供給されている。従って、第１のモード時にＵＳＢブロック１００５から出力された論理Ｈレベルは、このラッチ回路に記憶されている。よって、出力端子ＯＵＴの論理Ｈレベルは維持される。
【００６６】
もし、レベルシフタ３０１９が、単なるレベルシフトを実行する機能のみを有する回路であれば、第２のモード時に出力端子ＯＵＴのレベルが不定になる。その結果、不定のレベルを受信するＭＣＵブロック１００３内の回路部において不要な貫通電流が生じ、消費電流が増大することなる。
【００６７】
本発明のレベルシフタを採用することにより、ＵＳＢ制御ブロック１００５の電流消費を完全に断つことができる。その結果、半導体装置１００１全体の消費電流を低下させることが可能になる。
【００６８】
図４に示した構造のレベルシフタは、複数個設けられている。また、入力端子ＩＮがＭＣＵブロック１００３に接続され、出力端子ＯＵＴがＵＳＢ制御ブロック１００５に接続され、電源端子ＶＩが電源端子１０１１に接続され、電源端子ＶＯが電源端子１００９に接続されているレベルシフタも、レベルシフタ３０１９として設けられている。なぜならば、ＭＣＵブロック１００３とＵＳＢ制御ブロック１００５との間は、双方向にデータが転送されるからである。
【００６９】
図５は、本発明の半導体装置１００１をデジタルオーディオプレーヤーに応用した例を示す図である。
【００７０】
図５において、周辺部品としてのフラッシュメモリ１０１７、１．５Ｖの起電力を有する電池５００９、電源バス５００１、接地電圧バス５００３、データバス対５００５で構成されたＵＳＢを除く全ての構成要素は、図示しない実装基板上に実装されている。実装基板は、デジタルオーディオプレーヤーに内蔵されている。
【００７１】
フラッシュメモリ１０１７は、スロット１０２１に着脱可能になっている。電池５００９は、図示しない電池用ボックスに着脱可能になっている。ＵＳＢは、ケーブルの形態になっており、ＵＳＢコネクタに着脱可能になっている。
【００７２】
電源端子１００９と、電源バス５００１に対応するＵＳＢコネクタの端子との間には、ＵＳＢから供給される５Ｖの電源電圧を３．３Ｖに変換するレギュレータ５０１１が接続されている。電源バス５００１に対応するＵＳＢコネクタの端子と、バス接続検出端子３００９とは実装基板上に形成された配線で接続され、この配線は例えば１Ｍオームの抵抗素子５０１３を介して接地されている。つまり、バス接続検出端子３００９は抵抗素子５０１３によりプルダウンされている。
【００７３】
データ端子３００１とＵＳＢコネクタとの間には、例えば２２オームの抵抗素子５０１５が接続されている。
【００７４】
データ端子３００３とＵＳＢコネクタとの間には、例えば２２オームの抵抗素子５０１７が接続されている。
【００７５】
接地端子３００７と接地電圧バス５００３に対応するＵＳＢコネクタの端子との間は、他の配線よりも太い実装基板上に形成された配線で接続され、この配線は接地されている。他の配線よりも太い配線を使用する理由は、ノイズ低減のためである。
【００７６】
電源端子１００９と電源端子１０１１との間には、電源電圧降下素子としてのダイオード２００１が接続されている。
【００７７】
電源端子１０１１と電源端子１０１３との間には、電圧降下素子としてのダイオード２００３とダイオード２００５とが直列に接続されている。
【００７８】
電源端子１０１３と、電池５００９との間には、電池５００９から供給される１．５Ｖの電圧を３．３Ｖに変換するレギュレータ５００７が接続されている。
レギュレータ５００７の出力は、フラッシュメモリ１０１７の電源端子５０１９にも供給されている。
【００７９】
図６は、半導体装置１００１の外観を示す図である。
【００８０】
図６において、“ＶＢＵＳ”が付与されている端子は図５の電源端子１００９に対応し、“Ｐ９ ０／ＶＢＵＳＩＮ”が付与されている端子は図５のバス接続検出端子３００９に対応し、“Ｄ＋”が付与されている端子は図５のデータ端子３００１に対応し、“Ｄ−”が付与されている端子は図５のデータ端子３００３に対応し、“ＶＤＤ ＣＯＲＥ”が付与されている端子は図５の電源端子１０１１に対応し、“ＶＤＤ ＩＯ”が付与されている端子は図５の電源端子１０１３に対応する。図6において、“ＶＤＤ ＣＯＲＥ”が付与されている端子は、複数個存在するが、これらは全て半導体装置１００１の内部で共通接続されている。“ＶＤＤ ＩＯ”が付与されている端子についても同様である。
【００８１】
以上のようなデジタルオーチオプレーヤにＵＳＢケーブルが接続されることによって、このプレーヤが上位装置であるＰＣに接続された場合の動作（第１のモード）と、ＵＳＢケーブルが取り外されることによって、このプレーヤがＰＣから離れた場所で使用可能になった場合の動作（第２のモード）は、上述した説明によって容易に理解されるであろう。
【００８２】
（第２の実施の形態）
図７は、本発明の半導体装置１００１の第２の実施の形態を示す図である。
【００８３】
第２の実施の形態と第1の実施の形態との差異は、ＵＳＢから供給される５Ｖの電源電圧を３．３Ｖに変換するレギュレータ５０１１が半導体装置１００１に内蔵されている点である。その他の構成については、実質的に同様であるので説明を省略する。
【００８４】
図８は、本発明の半導体装置１００１をデジタルオーディオプレーヤーに応用した例を示す図である。図８に示されたデジタルオーディオプレーヤーの動作は、図５に示された応用例の説明によって容易に理解されるであろう。
【００８５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果の概要を簡単に説明すると以下の通りである。
【００８６】
すなわち、本発明の半導体装置によれば、上位装置から出力されたデータを受信する第1の回路ブロックと、周辺装置から出力されたデータを受信する第2の回路ブロックと、第1の回路ブロック及び第2の回路ブロックの動作を制御する第3の回路ブロックとの各ブロックには、互いに独立した電源電圧を供給することが可能である。従って、各ブロックに要求される動作電圧を満足しつつ電池の消耗を最低限に抑えることが可能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の概略を説明する図である。
【図２】本発明の半導体装置の使用方法の一例を説明する図である。
【図３】本発明の半導体装置のブロック図である。
【図４】レベルシフタの詳細回路図である。
【図５】本発明の半導体装置をデジタルオーディオプレーヤーに応用した例を示す図である。
【図６】半導体装置の外観を示す図である。
【図７】本発明の半導体装置の第２の実施の形態を示す図である。
【図８】本発明の半導体装置の第２の実施の形態をデジタルオーディオプレーヤーに応用した例を示す図である。
【符号の説明】
１００１・・・半導体装置
１００３・・・ＭＣＵブロック
１００５・・・ＵＳＢ制御ブロック
１００７・・・Ｉ／Ｏブロック
１００９・・・電源端子
１０１１・・・電源端子
１０１３・・・電源端子
【発明の属する技術分野】
本発明は、パーソナルコンピュータ（以下、ＰＣと称す。）等の上位装置（ホストとも称される。）と、プリンタ、デジタルカメラ、デジタルオーディオプレーヤ等の周辺装置との間で実行されるデータの通信を制御する半導体装置に関するものである。特に、本発明は、上位装置と周辺装置との間のデータ通信が、Universal Serial Bus（以下、ＵＳＢと称す。）を使用して実行される技術に好適な半導体装置に関するものである。さらに、本発明は、電源電圧供給システムを備えた上記の半導体装置及び電源電圧供給システムを備えた上記の半導体装置に電源電圧を供給する電源電圧供給方法に関するものである。
【０００２】
【従来の技術】
近年、周辺装置として、携帯可能なデジタルオーディオプレーヤ等の需要が急増してきている。このような周辺装置は、主に、実装基板と、この実装基板上に搭載されたＵＳＢコネクタ、Flashメモリ等のメモリが接続可能なスロットとを備えている。この実装基板上には、さらにＵＳＢ制御回路（ＵＳＢトランシーバとも称する。）、マイクロコントローラユニット（以下、ＭＣＵと称す。）、Flashメモリ等の外部装置とのインターフェイスを行うＩ／Ｏブロックとが1チップに集積化されたコントローラＩＣが搭載されている。この実装基板は、デジタルタルオーディオプレーヤーに内蔵されている。
【０００３】
ＵＳＢコネクタはＵＳＢが接続可能になっており、上位装置であるＰＣと周辺装置とはＵＳＢを介して接続される。
【０００４】
ＵＳＢ制御回路は、ＵＳＢからのデータを受信する機能、及びＵＳＢへデータを出力する機能を有している。
【０００５】
ＭＣＵは、ＵＳＢ制御回路、及びＩ／Ｏブロックが所望の動作を実行するよう、これらの回路に対して所定の指示を与える。
【０００６】
スロットには周辺部品、すなわち音楽データ等を格納するFlashメモリ等のメモリが接続される。
【０００７】
ＰＣに格納された音楽データは、ＰＣの制御に基きＵＳＢを介して周辺装置へ転送され、転送された音楽データはＭＣＵの制御に基きＵＳＢ制御回路を介してFlashメモリに格納される。また、Flashメモリに格納されたデータは、ＭＣＵの制御に基きＭＣＵ、ＵＳＢ制御回路、ＵＳＢを介してＰＣへ転送され、転送された音楽データはＰＣに格納される。このように、音楽データなどのコンテンツデータをＰＣと周辺装置間で転送するためにＵＳＢが使用される。
【０００８】
以上のような周辺装置は、携帯可能であるが故に、電池で駆動される。従って、電池の消耗を抑えるため、周辺装置内の動作電圧は低く設定されなければならない。動作電圧とは、周辺装置に供給される電源電圧を意味する。
【０００９】
【発明が解決しようとする課題】
しかしながら、ＵＳＢ制御回路の動作電圧、Flashメモリ等の動作電圧は規格化されているため、例えば周辺装置の動作電圧はこの規格化された動作電圧を無視して低くすることはできない。つまり、周辺装置の最低動作電圧は、ＵＳＢ制御回路、Ｉ／Ｏブロックの規格化された動作電圧に依存してしまう。従って、周辺装置全体（デジタルオーディオプレーヤ全体）としてさらなる低消費電力化は望めない。特に、ＵＳＢを使用してデータ通信が実行されている間は、ＵＳＢ制御回路は、比較的高い周波数のクロック信号を使用して動作するため、電池の消耗が激しい。従って、消費電力が改善された半導体装置が望まれていた。
【００１０】
【課題を解決するための手段】
本発明は、上記課題を克服するために、考え出されたものである。本願において開示される発明のうち、代表的なものの概要は以下の通りである。
【００１１】
すなわち、第１の電源電圧が供給される第１電源端子と、第２の電源電圧が供給される第２電源端子と、第３の電源電圧が供給される第３電源端子と、上位装置と接続可能な第1の端子と、周辺装置と接続可能な第２の端子と、前記第1の端子及び前記第1電源端子に接続され、前記第1の電源電圧に基き、前記上位装置から出力されたデータを受信する第1の回路ブロックと、前記第2の端子及び前記第3の電源端子に接続され、前記第3の電源電圧に基き、前記周辺装置から出力されたデータを受信する第2の回路ブロックと、前記第2の電源端子に接続され、第１の電源電圧及び第３の電源電圧のいずれよりも低い前記第2の電源電圧に基き、前記第1の回路ブロック及び前記第2の回路ブロックの動作を制御する第3の回路ブロックとを有する半導体装置と、前記第1電源端子と前記第２電源端子との間に接続され、前記第1の電源電圧を降圧させ前記第２の電源電圧を生成する第1の電源電圧降圧手段と、前記第２電源端子と前記第３電源端子との間に接続され、前記第３の電源電圧を降圧させ前記第２の電源電圧を生成する第２の電源電圧降圧手段とを有する電源電圧供給システムを備えた半導体装置である。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００１３】
なお、説明を容易にするため、同様の構成には同様の符号を付与する。また、重複した構成の説明は省略する。
【００１４】
（第１の実施の形態）
図１は本発明の半導体装置の概略を説明する図である。
【００１５】
本発明の半導体装置１００１は、主に、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブロック１００７、電源端子１００９、電源端子１０１１及び電源端子１０１３を有している。
【００１６】
ＭＣＵブロック１００３は、電源端子１０１１に接続されている。ＭＣＵブロック１００３内の全ての回路は、電源端子１０１１に供給される電源電圧ＶＤＤ２に基いて動作する。ここで、電源電圧ＶＤＤ２に基いて動作するとは、ＭＣＵブロック１００３内の回路の電源ノードが、電源端子１０１１に接続されているが、電源端子１００９及び電源端子１０１３には接続されていないということを意味する。例えば、ＣＭＯＳインバータを例にとると、ＰＭＯＳトランジスタのソース電極が電源端子１０１１に接続されていているが、電源端子１００９及び電源端子１０１３には接続されていないことを意味する。
【００１７】
ＵＳＢ制御ブロック１００５は、電源端子１００９に接続されている。ＵＳＢ制御ブロック１００５内の全ての回路は、電源端子１００９に供給される電源電圧ＶＤＤ１に基いて動作する。ここで、電源電圧ＶＤＤ１に基いて動作するとは、ＵＳＢ制御ブロック１００５内の回路の電源ノードが、電源端子１００９に接続されているが、電源端子１０１１及び電源端子１０１３には接続されていないということを意味する。例えば、ＣＭＯＳインバータの場合、ＰＭＯＳトランジスタのソース電極が電源端子１００９に接続されていているが、電源端子１０１１及び電源端子１０１３には接続されていないことを意味する。
【００１８】
Ｉ／Ｏブロック１００７は、電源端子１０１３に接続されている。Ｉ／Ｏブロック１００７内の全ての回路は、電源端子１０１３に供給される電源電圧ＶＤＤ３に基いて動作する。ここで、電源電圧ＶＤＤ３に基いて動作するとは、Ｉ／Ｏブロック１００７内の回路の電源ノードが、電源端子１０１３に接続されているが、電源端子１００９及び電源端子１０１１には接続されていないということを意味する。例えば、ＣＭＯＳインバータの場合、ＰＭＯＳトランジスタのソース電極が電源端子１０１３に接続されているが、電源端子１００９及び電源端子１０１１には接続されていないことを意味する。各電源端子１００９、１０１１、１０１３に供給される電圧のレベルについては後述する。
【００１９】
本発明の半導体装置１００１の特徴点の１つは、ＭＣＵブロック１００３を構成する回路の電源ノードと、ＵＳＢ制御ブロック１００５を構成する回路の電源ノードと、Ｉ／Ｏブロック１００７を構成する回路の電源ノードとが互いに電気的に分離されていることである。このような構成を、以下セパレート電源方式と称す。このようなセパレート電源方式の半導体装置に電源電圧を供給する方法をセパレート電源供給方法と称す。
【００２０】
本発明の半導体装置１００１は、例えばＵＳＢ１０１９を介して上位装置であるＰＣ１０１５と接続され、スロットもしくはデータバス１０２１を介して周辺部品であるフラッシュメモリ１０１７と接続される。半導体装置１００１は、例えばＰＣ１０１５とフラッシュメモリ１０１７との間で行われるデータ転送を制御する。
【００２１】
ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブロック１００７は、１つの半導体チップに集積化されている。集積化された半導体チップは、樹脂封止工程等を経てパッケージングされ、図示のような半導体装置１００１となる。なお、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５、Ｉ／Ｏブロック１００７は、必ずしも１つの半導体チップに集積化されていなくても良い。例えば、ＭＣＵブロック１００３とＩ／Ｏブロック１００７とが第１の半導体チップに集積化され、ＵＳＢ制御ブロック１００５が第２の半導体チップに集積化されていても良い。この場合、第１の半導体チップと第２の半導体チップは、樹脂封止工程等を経てパッケージングされ、図示のような半導体装置１００１となる。パッケージングされた半導体装置１００１の概観については後述する。
【００２２】
図２は、本発明の半導体装置１００１の使用方法の一例を説明する図である。
【００２３】
図２には、上記セパレート電源供給方法を実現するために、電源端子１００９と電源端子１０１１との間に電源電圧降下手段としてのダイオード２００１が接続され、電源端子１０１１と電源端子１０１３との間に電源電圧降下手段としてのダイオード２００３、２００５が接続されている例が示されている。
【００２４】
例えば、ダイオード２００１のアノード及びダイオード２００５のアノードに３．３Ｖが供給されると、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００７にはそれぞれ３．３Ｖが供給される。よって、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００７はそれぞれ３．３Ｖで動作する。
【００２５】
一方、電源端子１０１１には、下記の式（１）、もしくは式（２）のいずれか高い方の電圧が現れる。すなわち、ダイオード２００１、２００３、２００５は、外部から供給された２つの電源電圧のうちの一方を選択するスイッチング素子として機能する。“外部から供給された２つの電源電圧のうちの一方を選択する”とは、図２で示された経路Ａが選択されるか、経路Ｂが選択されるかということを意味する。
【００２６】
（ダイオード２００１のアノードの電圧）−（ダイオード２００１の順方向降下電圧Ｖｆ）・・・式（１）
（ダイオード２００５のアノードの電圧）−（ダイオード２００３の順方向降下電圧Ｖｆ＋ダイオード２００５の順方向降下電圧Ｖｆ）・・・式（２）
ここで、ダイオードの順方向降下電圧Ｖｆは、約０．４５Ｖであると仮定する。
【００２７】
今、ダイオード２００１のアノードの電圧及びダイオード２００５のアノードの電圧が共に３．３Ｖであるため、電源端子１０１１には、上記式（１）で計算された電圧レベルが現れる。（経路Ａが選択される。）すなわち、電源端子１０１１には３．３Ｖ−０．４５Ｖ＝２．８５Ｖが現れる。電源端子１０１１に２．８５Ｖが供給されると、ＭＣＵブロック１００３は２．８５Ｖで動作する。電源端子１００９，１０１１、１０１３の全てに電源電圧が供給されている状態を第１のモードと称す。
【００２８】
一方、ダイオード２００１のアノードの電圧が０Ｖであり、ダイオード２００５のアノードの電圧が３．３Ｖである時は、電源端子１０１１には、上記式（２）で計算された電圧レベルが現れる。（経路Ｂが選択される。）すなわち、電源端子１０１１には３．３Ｖ−（０．４５Ｖ＋０．４５Ｖ）＝２．４Ｖが現れる。電源端子１０１１に２．４Ｖが供給されると、ＭＣＵブロック１００３は２．４Ｖで動作する。電源端子１０１１、１０１３に電源電圧が供給されているが、電源端子１００９には電源電圧が供給されていない状態を第２のモードと称す。
【００２９】
図２における半導体装置１００１の使用方法として、次のような例が考えられる。以下の例は、半導体装置１００１がデジタルオーディオプレーヤ等の携帯可能な装置に組み込まれ、上位装置であるＰＣにＵＳＢを介して接続されている場合が想定されている。
【００３０】
電池によって駆動され３．３Ｖの電源電圧を出力する第１のレギュレータの出力を電源端子１０１３に接続し、ＵＳＢの電源バスによって駆動され３．３Ｖの電源電圧を出力する第２のレギュレータの出力を電源端子１００９に接続する。第１及び第２のレギュレータがともに３．３Ｖを出力している場合、半導体装置１００１は、上記第１のモードになる。
【００３１】
この第１のモードにおいては、経路Ａが選択されるので、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５は、ＵＳＢの電源バスの電源電圧に基いて動作するが、電池の起電力に基いて動作するブロックはＩ／Ｏブロック１００７のみである。ＵＳＢ制御ブロック１００５は、比較的高い周波数のクロック信号を使用して動作する。しかし、ＵＳＢ制御ブロック１００５の電源電圧は電池から供給されないので、電池の消耗を抑える事が可能である。言い換えると、ＵＳＢ制御ブロック１００５の電源電圧であるＵＳＢの電源バスには、上位装置であるＰＣから供給されるため、電池の起電力が、ＭＣＵブロック１００３とＵＳＢ制御ブロック１００５により消費されることはない。
【００３２】
第１のレギュレータが３．３Ｖを出力し、第２のレギュレータが０Ｖを出力している場合、すなわち、半導体装置１００１が上位装置から切り離されている場合、ＵＳＢの電源バスから半導体装置１００１への電源電圧の供給が停止される。半導体装置１００１は、上記第２のモードになる。
【００３３】
この第２のモードにおいては、電源端子１００９に電源電圧が供給されないので、ＵＳＢ制御ブロック１００５は動作を停止する。この第２のモードにおいては、半導体装置１００１が上位装置であるＰＣから切り離されている。この第２のモードは、データの送受信（あるいはデータの通信とも称される。）が半導体装置１００１とＰＣとの間で実行されないモードであるので、ＵＳＢ制御ブロック１００５は動作を行う必要がない。従って、電源端子１００９には電源電圧が供給される必要はない。
【００３４】
電源端子１０１１には２．４Ｖが供給され、電源端子１０１３には３．３Ｖが供給される。電源端子１０１１、１０１３に供給される電源電圧は、第１のレギュレータを介して電池から供給される。第２のモードにおいては、Ｉ／Ｏブロック１００７に加えて、ＭＣＵブロック１００３が電池の起電力に基いて動作する。しかしながら、ＭＣＵブロック１００３の電源電圧２．４Ｖは、Ｉ／Ｏブロック１００７の電源電圧３．３Ｖよりも低い。
【００３５】
従って、本発明に基くセパレート電源供給方法を採用すると、ＭＣＵブロック１００３の電源電圧がＩ／Ｏブロック１００７の電源電圧と同じである場合に比較して、電池の消耗をより抑えることができる。
【００３６】
さらに、本発明に基くセパレート電源供給方法を採用すると、上位装置とデータの送受信を行うＵＳＢ制御ブロック１００５には、電池の起電力に基く電源電圧が供給されない。従って、ＵＳＢ制御ブロック、ＭＣＵブロック、Ｉ／Ｏブロック等の全ての回路に対して、電池の起電力に基く電源電圧が供給される一般的な携帯可能な装置に比較して、電池の消耗をより抑えることができる。なぜなら、動作に必要な回路ブロックのみに電源電圧が供給されるからである。
【００３７】
以上の使用例では、電源端子１００９に供給される電源電圧がＵＳＢの電源バスから供給される例が説明されている。しかしながら、電源端子１００９に供給される電源電圧は、ＵＳＢの電源バスに限定されるものではない。電源端子１００９に供給される電源電圧は、上位装置から供給される電源電圧であれば良い。言い換えると、電源端子１００９に供給される電源電圧は、電池から供給される電源電圧以外のものであり、かつ上位装置から供給される電源電圧であれば良い。
【００３８】
また以上の使用例では、電源端子１００９に供給される電源電圧ＶＤＤ１が３．３Ｖ、電源端子１０１１に供給される電源電圧ＶＤＤ２が２．４Ｖ〜２．８５Ｖ、電源端子１０１３に供給される電源電圧ＶＤＤ３が３．３Ｖである例が説明されている。しかしながら、本発明のセパレート電源供給方法が、これらの電源電圧の値に限定されるものと解釈されるものではない。少なくとも第２のモード時において、ＭＣＵブロックに供給される電源電圧が、他のいかなるブロックに供給される電源電圧よりも低くなるような供給方法であれば良い。
【００３９】
さらに、図２の使用例では、電源端子１０１１に現れる電源電圧ＶＤＤ２を、電源端子１０１３に現れる電源電圧ＶＤＤ３よりも低くするための手段としてダイオード２００３、２００５が開示されている。しかしながら、本発明のセパレート電源供給方法が、以上の構成に限定されるものと解釈されるものではない。電池の起電力に基き２．４Ｖの電源電圧及び３．３Ｖの電源電圧を出力するレギュレータを、電源端子１０１１及び電源端子１０１３に接続しても良い。要するに、ＶＤＤ２＜ＶＤＤ３なる関係が電池の起電力に基き生成できれば良い。
但し、この場合、電源端子１０１１とレギュレータの出力端子との間には、逆流防止用のダイオードを設けることが望ましい。
【００４０】
図３は、本発明の半導体装置１００１のブロック図である。図３は、図１に示されている半導体装置１００１をより詳細に説明した図である。
【００４１】
半導体装置１００１には、先に説明した電源端子１００９、電源端子１０１１、電源端子１０１３の他に、データ端子３００１、３００３、接地端子３００７、及びバス接続検出端子３００９とが設けられている。半導体装置１００１には、その他にも多くの端子が存在するが、本発明の説明を容易にするため
全ての端子は開示されていない。
【００４２】
データ端子３００１、３００３、電源端子１００９、接地端子３００７は、ＵＳＢを構成する４本のラインに対応している。データ端子３００１、３００３は、ＵＳＢ制御ブロック１００５に接続されている。
【００４３】
データ端子３００１は、ＵＳＢの第１のデータ線を介して転送される上位装置からのデータＤ＋を受信するための端子である。さらに、データ端子３００１は、Ｉ／Ｏブロック１００７を介して受信した、図示しないフラッシュメモリ等の周辺部品からのデータＤ＋をＵＳＢの第１のデータ線に対して送信するための端子である。この周辺部品からのデータＤ＋には、ＭＣＵブロック１００３で処理されたデータも含まれる。
【００４４】
データ端子３００３は、ＵＳＢの第２のデータ線を介して転送される上位装置からのデータＤ−を受信するための端子である。さらに、データ端子３００３は、Ｉ／Ｏブロック１００７を介して受信した、図示しないフラッシュメモリ等の周辺部品からのデータをデータＤ−としてＵＳＢの第２のデータ線に対して送信するための端子である。この周辺部品からのデータには、ＭＣＵブロック１００３で処理されたデータである場合もある。データＤ＋とデータＤ−とは互いに相補的である。故に、データ端子３００１に接続されるＵＳＢのうちの1本のバス及びデータ端子３００３に接続されるＵＳＢのうちの1本のバスは、データバス対と称される。
【００４５】
ＵＳＢ制御ブロック１００５は、例えば６ＭＨｚのクロック信号を４８ＭＨｚのクロック信号に逓倍するＰＬＬ回路３０１１を有する。ＵＳＢ制御ブロック１００５は、ＰＬＬ回路３０１１の出力に基き、データバス対からのデータを受信する。この受信したデータは、ＣＰＵの指示に基づき、他の回路、例えばＭＣＵブロック１００３内のＤＭＡブロック３０１３へ転送される。さらに、ＵＳＢ制御ブロック１００５は、ＣＰＵの指示に基き、他の回路、例えばＤＭＡブロック３０１３に格納されたデータをデータバス対を介して上位装置へ転送する。
【００４６】
ＵＳＢを使用したデータ転送は、１２Ｍｂｐｓ（フルスピード）、１．５Ｍｂｐｓ（スロースピード）の速度で実行される。データ転送がこのような速度で実現されるためには、ＵＳＢ制御ブロック１００５は、４８ＭＨｚという比較的高い周波数で動作することが要求される。一方、ＭＣＵブロック１００３は、１２ＭＨｚという比較的低い周波数で動作させることにより、半導体装置全体の低消費電力化が図られている。特に、先に説明したような第２のモードにおいては、この効果は顕著である。
【００４７】
ＭＣＵブロック１００３は、図示したように、ＣＰＵと、割り込み要求発生回路ＩＮＴ、タイマ、ＰＷＭ、ＡＤコンバータ、ＲＯＭ、ＲＡＭ等の周辺回路とで構成されている。これらＣＰＵ及び周辺回路は一般的なものであるため、これらの詳細な説明は省略する。但し、割り込み要求発生回路ＩＮＴに関する説明は後述する。
【００４８】
ＭＣＵブロック１００３は、さらに周辺回路としてDirect Memory Access block（以下、ＤＭＡブロックと称す。）を含む。このＤＭＡブロック３０１３は、ＵＳＢ制御ブロック１００５から転送されたデータＤ＋、Ｄ−を一時的に格納し、この格納されたデータをＩ／Ｏブロック１００７に接続されるフラッシュメモリ等の周辺部品へ転送する。さらに、このＤＭＡブロック３０１３は、Ｉ／Ｏブロック１００７に接続されるフラッシュメモリ等の周辺部品から転送されたデータを一時的に格納し、ＵＳＢ制御ブロック１００５へ転送する。
【００４９】
ＵＳＢ制御ブロック１００５からＤＭＡブロック３０１３へのデータの転送は、ＣＰＵからの指示により逐次実行されるものではない。よって、データ転送が高速に実行される。このようなデータ転送は、ＤＭＡ転送として知られている。
【００５０】
ＭＣＵブロック１００３はさらに、ＵＳＢ制御ブロック１００５から転送されたデータＤ＋，Ｄ−に基いて、ＭＣＵブロック１００３内の所定の回路の動作を制御する制御信号を発生する機能を有する。
【００５１】
バス接続検出端子３００９には、ＵＳＢコネクタを介して、ＵＳＢを構成する電源バス５００１（Ｖｂｕｓと称される。）が接続される。割り込み要求発生回路ＩＮＴは端子３００９に接続されており、この端子３００９の電位レベルをモニターする。割り込み要求発生回路ＩＮＴは、この端子３００９の電位レベルをモニターすることによって、ＵＳＢが半導体装置１００１に接続されたことを検知し、ＣＰＵに割込み要求を出力する。この割込み要求によって、ＣＰＵは、半導体装置１００１が上位装置であるＰＣと接続されたことを認識する。
【００５２】
Ｉ／Ｏブロック１００７は、半導体装置１００１内のデータを周辺部品である例えばフラッシュメモリに出力する機能及びフラッシュメモリのデータを入力する機能を有する。Ｉ／Ｏブロック１００７は、主に入出力バッファで構成されている。この入出力バッファの電源電圧ＶＤＤ３は、ＭＣＵブロック１００３の電源電圧ＶＤＤ２及びＵＳＢ制御ブロック１００５の電源電圧ＶＤＤ１とは独立して、周辺部品の動作電圧に対応して設定可能になっている。すなわち、半導体装置１００１には、上記したセパレート電源方式が採用されている。
【００５３】
具体的には、周辺部品であるフラッシュメモリの動作電圧が３．３Ｖであるため、入出力バッファには３．３Ｖが供給可能になっている。
【００５４】
Ｉ／Ｏブロック１００７にはさらに、発振回路３０１５が設けられている。発振回路３０１５は、例えば１２ＭＨｚの発振信号を生成し、この発振信号に基くクロック信号を出力する。このクロック信号は、レベルシフタ３０１７を介してＭＣＵブロック１００３に出力される。ＭＣＵブロック１００３は、この１２ＭＨｚのクロック信号に基き動作する。１２ＭＨｚのクロック信号は、１／２分周回路３０２３に供給され、６ＭＨｚのクロック信号に分周される。６ＭＨｚのクロック信号は、レベルシフタ３０１９を介してＵＳＢ制御ブロック１００５内のＰＬＬ回路３０１１に伝達される。ＰＬＬ回路３０１１は、６ＭＨｚのクロック信号を８倍に逓倍し、４８ＭＨｚのクロック信号を出力する。ＵＳＢ制御ブロック１００５は、この４８ＭＨｚのクロック信号に基き動作する。
【００５５】
ＵＳＢ制御ブロック１００５とＭＣＵブロック１００３との間には、レベルシフタ３０１９が設けられている。ＭＣＵブロック１００３とＩ／Ｏブロック１００７との間には、レベルシフタ３０１７、３０２１が設けられている。このように、電源電圧が異なるブロック間には、レベルシフタを設けなくてはならない。
このことは、本技術分野においては周知な技術である。
【００５６】
しかしながら、本発明の半導体装置１００１には、特別なレベルシフタが採用されている。特に、レベルシフタ３０１９には、特別な構造が要求される。なぜなら、ＵＳＢ制御ブロック１００５は、ＵＳＢが半導体装置１００１に接続されている時、ＵＳＢの電源バス経由で電源供給を受けるが、ＵＳＢが半導体装置１００１から取り外された時は、電源の供給が断たれる。従って、単に電圧レベルを変換するだけでなく、電源の供給が断たれる時にも対応した特殊なレベルシフタが必要なのである。
【００５７】
図４には、レベルシフタ３０１９の詳細回路図が示されている。
【００５８】
レベルシフタ３０１９は、インバータ４００１、４００３、４００５及び４００７を有している。インバータ４００１、４００３の電源ノードは、電源端子１００９に接続された電源端子ＶＩに接続され、インバータ４００５、４００７の電源ノードは、電源端子１０１１に接続された電源端子ＶＯに接続されている。
【００５９】
さらにレベルシフタ３０１９は、ＵＳＢ制御ブロック１００５からのデータを受信する入力端子ＩＮと、ＭＣＵブロック１００３へデータを出力する出力端子ＯＵＴとを有する。
【００６０】
さらにレベルシフタ３０１９は、ＰＭＯＳ４０１３とＮＭＯＳ４０１５とで構成されたインバータＩＮＶ１と、ＰＭＯＳ４０１７とＮＭＯＳ４０１９とで構成されたインバータＩＮＶ２とを有する。これらインバータＩＮＶ１とＩＮＶ２とは互いにクロス接続されており、ラッチ回路を構成している。
【００６１】
さらにレベルシフタ３０１９は、ノードＮ１に接続されたＮＭＯＳ４００９と、ノードＮ２に接続されたＮＭＯＳ４０１１を有している。
【００６２】
インバータ４００１、４００３の電源ノードには、ＵＳＢ制御ブロック１００５の動作電源であるＶＤＤ１が供給されているので、インバータ４００１、４００３は電源電圧３．３Ｖで動作する。よって、インバータ４００１、４００３は、０Ｖの論理Ｌレベル及び３．３Ｖの論理Ｈレベルを出力する。
【００６３】
インバータ４００５、４００７の電源ノードには、ＭＣＵブロック１００３の動作電源であるＶＤＤ２供給されているので、インバータ４００５、４００７は第１のモードの時、電源電圧２．８５Ｖで動作し、第２のモードの時、２．４Ｖで動作する。よって、インバータ４００１、４００３は、第１のモードの時、０Ｖの論理Ｌレベル及び２．８５Ｖの論理Ｈレベルを出力し、第２のモードの時、０Ｖの論理Ｌレベル及び２．４Ｖの論理Ｈレベルを出力する。
【００６４】
次に、このレベルシフタ３０１９の動作を説明する。
（半導体装置１００１が第１のモードの時）
ＵＳＢ制御ブロック１００５から論理Ｈレベル（３．３Ｖ）の信号が入力端子ＩＮに与えられると、ＮＭＯＳ４００９がオン状態になり、ノードＮ１が０Ｖになる。ノードＮ１が０Ｖになると、ＰＭＯＳ４０１７がオン状態になるので、ノードＮ２が２．８５Ｖの論理Ｈレベルになる。ノードＮ２が論理Ｈレベルになると、出力端子ＯＵＴが論理Ｈレベルになる。またノードＮ２が論理Ｈレベルになると、ＮＭＯＳ４０１５がオン状態になる。このように、ＵＳＢ制御ブロック１００５から出力された３．３Ｖの論理Ｈレベルが、ＭＣＵブロック１００３へ２．８５Ｖの論理Ｈレベルとして転送されたことになる。
【００６５】
（半導体装置１００１が第２のモードの時）
この状態で、半導体装置１００１が上位装置から切り離されてしまった場合、上位装置からの電源供給が断たれてしまう。すなわち、半導体装置１００１は第２のモードに入る。半導体装置１００１が第２のモードに入ると、電源端子ＶＩのレベルがフローティング状態になる。しかしながら、ラッチ回路を構成するインバータＩＮＶ１、ＩＮＶ２には、電源端子ＶＯから電源電圧２．４Ｖが供給されている。従って、第１のモード時にＵＳＢブロック１００５から出力された論理Ｈレベルは、このラッチ回路に記憶されている。よって、出力端子ＯＵＴの論理Ｈレベルは維持される。
【００６６】
もし、レベルシフタ３０１９が、単なるレベルシフトを実行する機能のみを有する回路であれば、第２のモード時に出力端子ＯＵＴのレベルが不定になる。その結果、不定のレベルを受信するＭＣＵブロック１００３内の回路部において不要な貫通電流が生じ、消費電流が増大することなる。
【００６７】
本発明のレベルシフタを採用することにより、ＵＳＢ制御ブロック１００５の電流消費を完全に断つことができる。その結果、半導体装置１００１全体の消費電流を低下させることが可能になる。
【００６８】
図４に示した構造のレベルシフタは、複数個設けられている。また、入力端子ＩＮがＭＣＵブロック１００３に接続され、出力端子ＯＵＴがＵＳＢ制御ブロック１００５に接続され、電源端子ＶＩが電源端子１０１１に接続され、電源端子ＶＯが電源端子１００９に接続されているレベルシフタも、レベルシフタ３０１９として設けられている。なぜならば、ＭＣＵブロック１００３とＵＳＢ制御ブロック１００５との間は、双方向にデータが転送されるからである。
【００６９】
図５は、本発明の半導体装置１００１をデジタルオーディオプレーヤーに応用した例を示す図である。
【００７０】
図５において、周辺部品としてのフラッシュメモリ１０１７、１．５Ｖの起電力を有する電池５００９、電源バス５００１、接地電圧バス５００３、データバス対５００５で構成されたＵＳＢを除く全ての構成要素は、図示しない実装基板上に実装されている。実装基板は、デジタルオーディオプレーヤーに内蔵されている。
【００７１】
フラッシュメモリ１０１７は、スロット１０２１に着脱可能になっている。電池５００９は、図示しない電池用ボックスに着脱可能になっている。ＵＳＢは、ケーブルの形態になっており、ＵＳＢコネクタに着脱可能になっている。
【００７２】
電源端子１００９と、電源バス５００１に対応するＵＳＢコネクタの端子との間には、ＵＳＢから供給される５Ｖの電源電圧を３．３Ｖに変換するレギュレータ５０１１が接続されている。電源バス５００１に対応するＵＳＢコネクタの端子と、バス接続検出端子３００９とは実装基板上に形成された配線で接続され、この配線は例えば１Ｍオームの抵抗素子５０１３を介して接地されている。つまり、バス接続検出端子３００９は抵抗素子５０１３によりプルダウンされている。
【００７３】
データ端子３００１とＵＳＢコネクタとの間には、例えば２２オームの抵抗素子５０１５が接続されている。
【００７４】
データ端子３００３とＵＳＢコネクタとの間には、例えば２２オームの抵抗素子５０１７が接続されている。
【００７５】
接地端子３００７と接地電圧バス５００３に対応するＵＳＢコネクタの端子との間は、他の配線よりも太い実装基板上に形成された配線で接続され、この配線は接地されている。他の配線よりも太い配線を使用する理由は、ノイズ低減のためである。
【００７６】
電源端子１００９と電源端子１０１１との間には、電源電圧降下素子としてのダイオード２００１が接続されている。
【００７７】
電源端子１０１１と電源端子１０１３との間には、電圧降下素子としてのダイオード２００３とダイオード２００５とが直列に接続されている。
【００７８】
電源端子１０１３と、電池５００９との間には、電池５００９から供給される１．５Ｖの電圧を３．３Ｖに変換するレギュレータ５００７が接続されている。
レギュレータ５００７の出力は、フラッシュメモリ１０１７の電源端子５０１９にも供給されている。
【００７９】
図６は、半導体装置１００１の外観を示す図である。
【００８０】
図６において、“ＶＢＵＳ”が付与されている端子は図５の電源端子１００９に対応し、“Ｐ９ ０／ＶＢＵＳＩＮ”が付与されている端子は図５のバス接続検出端子３００９に対応し、“Ｄ＋”が付与されている端子は図５のデータ端子３００１に対応し、“Ｄ−”が付与されている端子は図５のデータ端子３００３に対応し、“ＶＤＤ ＣＯＲＥ”が付与されている端子は図５の電源端子１０１１に対応し、“ＶＤＤ ＩＯ”が付与されている端子は図５の電源端子１０１３に対応する。図6において、“ＶＤＤ ＣＯＲＥ”が付与されている端子は、複数個存在するが、これらは全て半導体装置１００１の内部で共通接続されている。“ＶＤＤ ＩＯ”が付与されている端子についても同様である。
【００８１】
以上のようなデジタルオーチオプレーヤにＵＳＢケーブルが接続されることによって、このプレーヤが上位装置であるＰＣに接続された場合の動作（第１のモード）と、ＵＳＢケーブルが取り外されることによって、このプレーヤがＰＣから離れた場所で使用可能になった場合の動作（第２のモード）は、上述した説明によって容易に理解されるであろう。
【００８２】
（第２の実施の形態）
図７は、本発明の半導体装置１００１の第２の実施の形態を示す図である。
【００８３】
第２の実施の形態と第1の実施の形態との差異は、ＵＳＢから供給される５Ｖの電源電圧を３．３Ｖに変換するレギュレータ５０１１が半導体装置１００１に内蔵されている点である。その他の構成については、実質的に同様であるので説明を省略する。
【００８４】
図８は、本発明の半導体装置１００１をデジタルオーディオプレーヤーに応用した例を示す図である。図８に示されたデジタルオーディオプレーヤーの動作は、図５に示された応用例の説明によって容易に理解されるであろう。
【００８５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果の概要を簡単に説明すると以下の通りである。
【００８６】
すなわち、本発明の半導体装置によれば、上位装置から出力されたデータを受信する第1の回路ブロックと、周辺装置から出力されたデータを受信する第2の回路ブロックと、第1の回路ブロック及び第2の回路ブロックの動作を制御する第3の回路ブロックとの各ブロックには、互いに独立した電源電圧を供給することが可能である。従って、各ブロックに要求される動作電圧を満足しつつ電池の消耗を最低限に抑えることが可能な半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の概略を説明する図である。
【図２】本発明の半導体装置の使用方法の一例を説明する図である。
【図３】本発明の半導体装置のブロック図である。
【図４】レベルシフタの詳細回路図である。
【図５】本発明の半導体装置をデジタルオーディオプレーヤーに応用した例を示す図である。
【図６】半導体装置の外観を示す図である。
【図７】本発明の半導体装置の第２の実施の形態を示す図である。
【図８】本発明の半導体装置の第２の実施の形態をデジタルオーディオプレーヤーに応用した例を示す図である。
【符号の説明】
１００１・・・半導体装置
１００３・・・ＭＣＵブロック
１００５・・・ＵＳＢ制御ブロック
１００７・・・Ｉ／Ｏブロック
１００９・・・電源端子
１０１１・・・電源端子
１０１３・・・電源端子
Claims (3)
- 第１の電源電圧が供給される第１電源端子と、
第２の電源電圧が供給される第２電源端子と、
第３の電源電圧が供給される第３電源端子と、
上位装置と接続可能な第1の端子と、
周辺装置と接続可能な第２の端子と、
前記第1の端子及び前記第1電源端子に接続され、前記第1の電源電圧に基き、前記上位装置から出力されたデータを受信する第1の回路ブロックと、
前記第2の端子及び前記第3の電源端子に接続され、前記第3の電源電圧に基き、前記周辺装置から出力されたデータを受信する第2の回路ブロックと、
前記第2の電源端子に接続され、前記第１の電源電圧及び前記第３の電源電圧のいずれよりも低い前記第2の電源電圧に基き、前記第1の回路ブロック及び前記第2の回路ブロックの動作を制御する第3の回路ブロックとを有する半導体装置と、
前記第1電源端子と前記第２電源端子との間に接続され、前記第1の電源電圧を降圧させ前記第２の電源電圧を生成する第1の電源電圧降圧手段と、
前記第２電源端子と前記第３電源端子との間に接続され、前記第３の電源電圧を降圧させ前記第２の電源電圧を生成する第２の電源電圧降圧手段とを有することを特徴とする電源電圧供給システムを備えた半導体装置。 - 前記第1の電源電圧は前記上位装置から供給され、前記第３の電源電圧は電池から供給されることを特徴とする請求項１記載の電源電圧供給システムを備えた半導体装置。
- 請求項２記載の電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法であって、
前記第1電源端子に前記上位装置を接続することにより前記第1電源端子に前記第1の電源電圧を供給するとともに、前記第３電源端子に前記電池を接続することにより前記第３電源端子に前記第３の電源電圧を供給し、前記第1の電源電圧降圧手段を介して前記第２電源端子に前記第２の電源電圧を供給するステップと、
その後、前記第1電源端子と前記上位装置を非接続とすることにより、前記第２の電源電圧降圧手段を介して前記第２電源端子に前記第２の電源電圧を供給するステップとを有することを特徴とする電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299675A JP4619511B2 (ja) | 2000-09-29 | 2000-09-29 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
| US09/946,512 US6971032B2 (en) | 2000-09-29 | 2001-09-06 | Supplying multiple voltages via three power supply terminals to a semiconductor device that is connectable to a host device and a peripheral device |
| US11/231,824 US7664969B2 (en) | 2000-09-29 | 2005-09-22 | Semiconductor device for supplying external power supply voltages to three circuit blocks including USB controller and I/O block |
| US12/649,480 US8407491B2 (en) | 2000-09-29 | 2009-12-30 | Semiconductor device for supplying power supply voltage to semiconductor device |
| US13/786,532 US8745420B2 (en) | 2000-09-29 | 2013-03-06 | Semiconductor device for supplying power supply voltage to semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299675A JP4619511B2 (ja) | 2000-09-29 | 2000-09-29 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010108429A Division JP5839781B2 (ja) | 2010-05-10 | 2010-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110911A JP2002110911A (ja) | 2002-04-12 |
| JP4619511B2 true JP4619511B2 (ja) | 2011-01-26 |
Family
ID=18781450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000299675A Expired - Lifetime JP4619511B2 (ja) | 2000-09-29 | 2000-09-29 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US6971032B2 (ja) |
| JP (1) | JP4619511B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4619511B2 (ja) * | 2000-09-29 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
| US6744634B2 (en) * | 2001-11-23 | 2004-06-01 | Power Quotient International Co., Ltd. | Low height USB interface connecting device and a memory storage apparatus thereof |
| EP1527411B1 (en) * | 2002-07-30 | 2013-02-27 | Nxp B.V. | Transponder with two supply voltages |
| US20050240692A1 (en) * | 2004-04-27 | 2005-10-27 | I-Ying Li | USB laser pen drive |
| US20060290404A1 (en) * | 2005-06-23 | 2006-12-28 | Ati Technologies Inc. | Apparatus and methods for voltage level conversion |
| US8035368B2 (en) * | 2006-02-13 | 2011-10-11 | Freescale Semiconductor, Inc. | Integrated circuit, universal serial bus on-the-go power source and methods for use therewith |
| US7602217B2 (en) * | 2007-08-16 | 2009-10-13 | Globalfoundries Inc. | Level shifter circuit with pre-charge/pre-discharge |
| JP2009048405A (ja) * | 2007-08-20 | 2009-03-05 | Funai Electric Co Ltd | 通信装置 |
| BR112013019308A2 (pt) | 2011-02-01 | 2020-10-27 | 3M Innovative Propereties Company | interface passiva para um dispositivo eletrônico de memória |
| CN102223439B (zh) * | 2011-04-29 | 2014-09-17 | 中兴通讯股份有限公司 | 一种具有usb接口的电子设备及其usb通信启动方法 |
| TWI705325B (zh) * | 2019-02-27 | 2020-09-21 | 同星科技股份有限公司 | 具雙電源之usb擴展裝置及雙電源供電方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122262A (ja) * | 1984-11-16 | 1986-06-10 | アメリカン・サイアナミド・カンパニー | フエニルイソプロピル尿素化合物類の改良された製造方法 |
| JPH1039969A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | コンピュータシステム及び同システムに適用する入出力インターフェース装置 |
| JP2000196945A (ja) * | 1998-12-25 | 2000-07-14 | Olympus Optical Co Ltd | 電子カメラ |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616943A (en) * | 1993-09-29 | 1997-04-01 | At&T Global Information Solutions Company | Electrostatic discharge protection system for mixed voltage application specific integrated circuit design |
| JPH09135030A (ja) | 1995-11-08 | 1997-05-20 | Hitachi Ltd | 半導体集積回路装置およびそれを用いたコンピュータシステム、ならびに半導体集積回路装置の製造方法 |
| US6025737A (en) * | 1996-11-27 | 2000-02-15 | Altera Corporation | Circuitry for a low internal voltage integrated circuit |
| KR100193737B1 (ko) | 1996-07-19 | 1999-06-15 | 윤종용 | 디스플레이 장치 및 그의 전원공급제어방법 |
| US6449662B1 (en) * | 1997-01-13 | 2002-09-10 | Micro Ear Technology, Inc. | System for programming hearing aids |
| JPH10256515A (ja) | 1997-03-13 | 1998-09-25 | Toshiba Corp | 半導体記憶装置及び画像入力処理装置 |
| JPH10285826A (ja) | 1997-04-08 | 1998-10-23 | Toshiba Battery Co Ltd | 電池パック |
| KR100218003B1 (ko) | 1997-04-22 | 1999-09-01 | 윤종용 | Usb 허브 전원을 이용한 디스플레이 장치의 전원 제어장치 및 제어방법 |
| JPH11143446A (ja) | 1997-11-13 | 1999-05-28 | Hitachi Ltd | ディスプレイ装置 |
| US6137144A (en) * | 1998-04-08 | 2000-10-24 | Texas Instruments Incorporated | On-chip ESD protection in dual voltage CMOS |
| DE19824154C2 (de) * | 1998-05-29 | 2003-07-17 | Siemens Ag | Schaltungsanordnung zum Schutz einer integrierten Schaltung |
| JPH11353061A (ja) | 1998-06-09 | 1999-12-24 | Casio Electronics Co Ltd | 電源制御装置 |
| US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
| JP2000184264A (ja) | 1998-12-14 | 2000-06-30 | Olympus Optical Co Ltd | カメラ |
| US6472903B1 (en) * | 1999-01-08 | 2002-10-29 | Altera Corporation | Programmable logic device input/output architecture with power bus segmentation for multiple I/O standards |
| US6182497B1 (en) * | 1999-08-20 | 2001-02-06 | Neodym Systems Inc | Gas detection system and method |
| US6662301B1 (en) * | 1999-08-27 | 2003-12-09 | Canon Kabushiki Kaisha | Computer peripheral device, its control method, image pickup device, storage medium, computer system, and computer |
| JP2001110184A (ja) * | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
| JP2001184147A (ja) | 1999-12-27 | 2001-07-06 | Sanyo Electric Co Ltd | 携帯電子機器 |
| JP2002175127A (ja) * | 2000-09-29 | 2002-06-21 | Oki Electric Ind Co Ltd | マイクロコントローラ |
| JP4619511B2 (ja) * | 2000-09-29 | 2011-01-26 | Ｏｋｉセミコンダクタ株式会社 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
-
2000
- 2000-09-29 JP JP2000299675A patent/JP4619511B2/ja not_active Expired - Lifetime
-
2001
- 2001-09-06 US US09/946,512 patent/US6971032B2/en not_active Expired - Lifetime
-
2005
- 2005-09-22 US US11/231,824 patent/US7664969B2/en not_active Expired - Fee Related
-
2009
- 2009-12-30 US US12/649,480 patent/US8407491B2/en not_active Expired - Lifetime
-
2013
- 2013-03-06 US US13/786,532 patent/US8745420B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61122262A (ja) * | 1984-11-16 | 1986-06-10 | アメリカン・サイアナミド・カンパニー | フエニルイソプロピル尿素化合物類の改良された製造方法 |
| JPH1039969A (ja) * | 1996-07-24 | 1998-02-13 | Toshiba Corp | コンピュータシステム及び同システムに適用する入出力インターフェース装置 |
| JP2000196945A (ja) * | 1998-12-25 | 2000-07-14 | Olympus Optical Co Ltd | 電子カメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100146309A1 (en) | 2010-06-10 |
| JP2002110911A (ja) | 2002-04-12 |
| US7664969B2 (en) | 2010-02-16 |
| US20060015760A1 (en) | 2006-01-19 |
| US20130185575A1 (en) | 2013-07-18 |
| US8407491B2 (en) | 2013-03-26 |
| US8745420B2 (en) | 2014-06-03 |
| US20020039319A1 (en) | 2002-04-04 |
| US6971032B2 (en) | 2005-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8745420B2 (en) | Semiconductor device for supplying power supply voltage to semiconductor device | |
| US20060090026A1 (en) | USB control circuit for saving power and the method thereof | |
| US7378896B2 (en) | Single pin for multiple functional control purposes | |
| US20180004276A1 (en) | Adaptive power multiplexing with a power distribution network | |
| JP2005304296A (ja) | 電子装置及びその制御方法 | |
| US10848147B2 (en) | High performance I2C transmitter and bus supply independent receiver, supporting large supply voltage variations | |
| US20080178020A1 (en) | Semiconductor integrated circuit device and electronic device | |
| US10901041B2 (en) | Semiconductor device, battery monitoring system and semiconductor device activation method | |
| JP4041461B2 (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
| JP2009524320A (ja) | 電力制御回路 | |
| EP1491988A1 (en) | Multiple power source semiconductor integrated circuit | |
| US6218817B1 (en) | Voltage-switching regulator with built-in voltage-switching module for a memory module | |
| JP5839781B2 (ja) | 半導体装置 | |
| US20180069552A1 (en) | Low power general purpose input/output level shifting driver | |
| JP2008206307A (ja) | 集積回路装置及び電子機器 | |
| JP2008005114A (ja) | 受信装置および送受信システム | |
| JP5981002B2 (ja) | コントローラｉｃ及び携帯機器 | |
| JP4077524B2 (ja) | パッド・ドライバ回路及びパッド・ドライバ回路を備えた電子回路 | |
| CN103683461A (zh) | 电源切换***及其方法 | |
| JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
| JP2019179479A (ja) | 電子装置 | |
| CN213426011U (zh) | 电压转换装置、电源芯片及电子设备 | |
| US11194380B2 (en) | Semiconductor device and control system using the same | |
| JP2006211499A (ja) | 画像形成システム | |
| JPH06232349A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070207 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100903 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100922 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101027 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4619511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |