JP2008005114A - 受信装置および送受信システム - Google Patents
受信装置および送受信システム Download PDFInfo
- Publication number
- JP2008005114A JP2008005114A JP2006171360A JP2006171360A JP2008005114A JP 2008005114 A JP2008005114 A JP 2008005114A JP 2006171360 A JP2006171360 A JP 2006171360A JP 2006171360 A JP2006171360 A JP 2006171360A JP 2008005114 A JP2008005114 A JP 2008005114A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- mode
- signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Telephone Function (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】電圧変換回路を備える受信装置の小型化および消費電力の低減。
【解決手段】受信装置は、信号線に第1の電圧と基準電圧を含む信号を出力する第1のモードと信号線を基準電圧に維持する第2のモードとを有する送信装置と接続される。受信装置は、電圧変換回路と、受信回路と、電圧制御回路と、を備える。電圧変換回路は、電源電圧を第1の電圧に変換して出力する。受信回路は、信号線が基準電圧に維持されている場合と、信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない。電圧制御回路は、送信装置が第1のモードである場合には、電源電圧変換回路により出力される第1の電圧を、受信回路に駆動電圧として入力する。電圧制御回路は、送信装置が第2のモードである場合には、電源電圧を、受信回路に駆動電圧として入力すると共に、電圧変換回路の動作を停止する。
【選択図】図9
【解決手段】受信装置は、信号線に第1の電圧と基準電圧を含む信号を出力する第1のモードと信号線を基準電圧に維持する第2のモードとを有する送信装置と接続される。受信装置は、電圧変換回路と、受信回路と、電圧制御回路と、を備える。電圧変換回路は、電源電圧を第1の電圧に変換して出力する。受信回路は、信号線が基準電圧に維持されている場合と、信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない。電圧制御回路は、送信装置が第1のモードである場合には、電源電圧変換回路により出力される第1の電圧を、受信回路に駆動電圧として入力する。電圧制御回路は、送信装置が第2のモードである場合には、電源電圧を、受信回路に駆動電圧として入力すると共に、電圧変換回路の動作を停止する。
【選択図】図9
Description
本発明は、受信装置および送受信システムに関し、特に、供給される電源電圧を受信回路が動作する駆動電圧に変換する電圧変換回路を備える受信装置および送受信システムに関する。
デジタルデータの伝送を行う送受信システムを構成する受信装置において、供給される電源電圧と、受信回路が動作する駆動電圧が異なる場合がある。例えば、供給される電源電圧は、受信回路と接続される装置に合わせられ、一方で、受信回路の駆動電圧は、規格により定まる受信信号の電圧に合わせられる場合がある。受信回路と接続される装置は、例えば、受信回路の制御ロジックや受信回路により受信されたデジタルデータを処理する演算ロジックである。かかる場合には、受信装置は、電源電圧を受信回路の駆動電圧に変換する電圧変換回路、例えば、降圧DC/DCコンバータを備えることになる。
ここで、送受信システムにおいて、動作モードとスリープモードを備える技術が知られている(例えば、特許文献1)。動作モードにおいては、デジタルデータや制御コマンドなどを搬送する信号が伝送され、スリープモードにおいては、このような有意な信号は伝送されず、送受信システムを構成する受信装置や送信装置の主電源を停止する。こうすることにより送受信システムの省電力化が図られている。上記技術では、受信装置にサブ電源で駆動される信号監視部を備え、信号監視部は、伝送されてくる信号を検出したときに、受信装置に主電源を供給し、受信装置をスリープモードから動作モードに復帰させる。
ここで、電圧変換回路を備える受信装置および送受信システムにおいて、例えば、携帯電話における表示デバイスと制御デバイスとのインターフェースに用いられる場合など、さらなる消費電力の低減や小型化が望まれていた。
本発明は、上記課題を解決するためになされたものであり、電圧変換回路を備える受信装置および送受信システムの小型化および消費電力の低減を目的とする。
上記課題の少なくとも一部を解決するため、本発明の第1の態様は、少なくとも1つの信号線に第1の電圧と基準電圧を含む第1の信号を出力する第1のモードと前記少なくとも1つの信号線を前記基準電圧に維持する第2のモードとを有する送信装置と前記少なくとも1つの信号線を介して接続される受信装置を提供する。第1の態様に係る受信装置は、第2の電圧を出力する電源と、前記電源から出力される第2の電圧を前記第1の電圧に変換して出力する電圧変換回路と、前記少なくとも1つの信号線と接続される受信回路と、
を備える。さらに、第1の態様に係る受信装置は、前記送信装置が前記第1のモードである場合には、前記電圧変換回路により出力される前記第1の電圧が、前記受信回路に駆動電圧として入力され、前記送信装置が前記第2のモードである場合には、前記電圧変換回路の動作が停止され、前記第2のモードから前記第1のモードに遷移する過程において、前記送信回路が、前記少なくとも1つの信号線の電圧を前記基準電圧から前記第1の電圧にする際には、前記第2の電圧が、前記受信回路に駆動電圧として入力されている。
を備える。さらに、第1の態様に係る受信装置は、前記送信装置が前記第1のモードである場合には、前記電圧変換回路により出力される前記第1の電圧が、前記受信回路に駆動電圧として入力され、前記送信装置が前記第2のモードである場合には、前記電圧変換回路の動作が停止され、前記第2のモードから前記第1のモードに遷移する過程において、前記送信回路が、前記少なくとも1つの信号線の電圧を前記基準電圧から前記第1の電圧にする際には、前記第2の電圧が、前記受信回路に駆動電圧として入力されている。
第1の態様に係る受信装置によれば、第2のモードにおいて、電圧変換回路の動作を停止するので、消費電力を抑制できる。さらに、第2のモードから第1のモードに遷移する過程において、第2の電圧を受信回路に駆動電圧として入力されているので、送信装置が第1のモードから第2のモードに遷移するのを、受信回路を用いて検出することができる。従って、送信装置が第1のモードから第2のモードに遷移するのを検出するための専用回路を設ける必要がない。この結果、受信装置の小型化および消費電力の低減を実現できる。
上記課題の少なくとも一部を解決するため、本発明の第2の態様は、少なくとも1つの信号線に第1の電圧と基準電圧を含む第1の信号を出力する第1のモードと前記少なくとも1つの信号線を前記基準電圧に維持する第2のモードとを有する送信装置と前記少なくとも1つの信号線を介して接続される受信装置を提供する。第1の態様に係る受信装置は、第2の電圧を出力する電源と、電圧変換回路と、受信回路と、電圧制御回路と、を備える。前記電圧変換回路は、前記電源から出力される第2の電圧を前記第1の電圧に変換して出力する。前記受信回路は、前記少なくとも1つの信号線と接続され、前記少なくとも1つの信号線が前記基準電圧に維持されている場合と、前記少なくとも1つの信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない。前記電圧制御回路は、前記送信装置が前記第1のモードである場合には、前記電源電圧変換回路により出力される前記第1の電圧を、前記受信回路に駆動電圧として入力する。また、前記電圧制御回路は、前記送信装置が前記第2のモードである場合には、前記前記電源から出力される前記第2の電圧を、前記受信回路に駆動電圧として入力すると共に、前記電圧変換回路の動作を停止する。
第2の態様に係る受信装置によれば、第2のモードにおいて、電圧変換回路の動作を停止するので、消費電力を抑制できる。さらに、第2のモードにおいて、第2の電圧を受信回路に駆動電圧として入力しておくので、送信装置が第1のモードから第2のモードに遷移するのを、受信回路を用いて検出することができる。従って、送信装置が第1のモードから第2のモードに遷移するのを検出するための専用回路を設ける必要がない。この結果、受信装置の小型化および消費電力の低減を実現できる。
上記態様に係る受信装置において、前記受信回路は、前記駆動電圧と前記基準電圧とにより動作するインバータ回路を、前記少なくとも1つの信号線と接続される入力段に備える回路であっても良い。
上記態様に係る受信装置において、前記電圧制御回路は、前記受信回路からの出力に基づいて、前記送信装置が前記第1のモードであるか、前記第2のモードであるかを判断する判断回路と、前記判断回路により制御され、前記受信回路に駆動電圧として入力される電圧を、前記電源電圧変換回路により出力される前記第1の電圧と前記電源から出力される前記第2の電圧とに切り換えるスイッチ回路と、を含んでも良い。こうすれば、受信回路からの出力に基づいて、送信装置のモードを判断し、スイッチ回路を制御することにより、上記電圧制御回路の機能を実現できる。
上記態様に係る受信装置において、前記電圧変換回路は、前記第2の電圧より低い前記第1の電圧を出力する降圧回路であっても良く、前記第2の電圧より高い前記第1の電圧を出力する昇圧回路であっても良い。
上記態様に係る受信装置は、さらに、前記少なくとも1つの信号線とは異なる信号線を介して、異なる信号を前記送信装置から受信するための他の受信回路を少なくとも1つ備え、前記電圧制御回路は、前記送信装置が前記第1のモードである場合には、前記電源電圧変換回路により出力される前記第1の電圧を、前記他の受信回路に駆動電圧として入力し、前記送信装置が前記第2のモードである場合には、前記他の受信回路の動作を停止しても良い。こうすれば、送信機が第2のモードにある場合には、他の受信回路の動作を停止するので、他の受信回路の消費電力を抑制することができる。
上記態様に係る受信装置において、前記少なくとも1つの信号線は、2つの信号線であり、前記第1のモードにおいて送信される第1の信号は、前記2つの信号線の少なくとも一方を介して送信されるシングルエンド信号であり、前記送信装置は、さらに、前記2つの信号線を介して差動信号を高速送信する第3のモードを備え、前記受信装置は、さらに、前記2つの信号線を介して前記差動信号を受信する差動受信回路を備えても良い。こうすれば、受信装置は、差動信号とシングルエンド信号の両方をそれぞれ受信することができる。
なお、本発明は、種々の態様で実現することが可能であり、例えば、上記態様に係る受信装置と、前記受信装置によって受信された画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイスとして実現することができる。さらに本発明は、上記送信装置と、上記受信装置を備える送受信システムとして実現することができる。
以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。
A.実施例:
・デジタルデバイスの構成:
図1は、実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図1に示すように、画像処理装置500と、送信装置2000と受信装置1000からなる送受信システムと、LCDドライバ600と、表示装置としての液晶ディスプレイ700とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ700に静止画像および動画像を表示するためのデバイスである。
・デジタルデバイスの構成:
図1は、実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図1に示すように、画像処理装置500と、送信装置2000と受信装置1000からなる送受信システムと、LCDドライバ600と、表示装置としての液晶ディスプレイ700とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ700に静止画像および動画像を表示するためのデバイスである。
画像処理装置500は、搭載された電子機器の他の構成要素、例えば、無線通信回路やフラッシュメモリなどの記憶装置から取得された画像データに対する画像処理を行う。画像処理装置500は、動画像データに対する画像処理に特化されたコンピュータであるDSP(Digital Signal Processor)510と、その他の処理、例えば、静止画像データの処理や、LCDドライバ600や送信装置2000に対する制御処理を行うコンピュータである主制御部520を備えている。
画像処理装置500は、高速伝送するべきデータHDと、低速伝送するべきデータLDとを、送信装置2000に出力する。高速伝送するべきデータHDは、本実施例では、DSP500により出力される動画像データである。低速伝送するべきデータLDは、本実施例では、動画像データ以外のデータ、例えば、静止画像データや、LCDドライバ600に対する制御データである。画像処理装置500は、さらに、送信装置2000に対する制御信号CTLを出力する。
受信装置1000と送信装置2000からなる送受信システムは、画像処理装置500からの制御信号CTLに従って、画像処理装置500から受け取ったデータLD、HDをLCDドライバ600に送るためのインターフェースである。送信装置2000は、差動信号を送信する2組の送信端子対、すなわち、端子TP1、TN2からなる端子対と、端子TP2、TN2からなる端子対とを備えている。後述するが、送信装置2000は、これらの各端子から差動信号に加えてシングルエンド信号も送信することができる。
受信装置1000は、これらの端子対にそれぞれ対応する2組の端子対、すなわち、端子DP1、DN1からなる端子対と、端子DP2、DN2からなる端子対とを備えている。図1に示すように送信装置2000の各端子TP1、TN1、TP2、TN2と、対応する受信装置1000の各端子DP1、DN1、DP2、DN2とは、それぞれ信号線LP1、LN1、LP2、LN2により接続されている。これにより、受信装置1000は、これらの信号線を介して、送信装置2000から差動信号およびシングルエンド信号を受信することができる。
LCDドライバ600は、上述した送受信システムを介して、画像処理装置500から画像データおよび制御データを受け取り、これらのデータに基づいて液晶ディスプレイ700を駆動する。
・送信装置の構成:
図2〜図3を参照して、送信装置2000について、さらに詳しく説明する。図2は、送信装置の内部構成を示す説明図である。図3は、データ送信回路の内部構成を示す説明図である。
図2〜図3を参照して、送信装置2000について、さらに詳しく説明する。図2は、送信装置の内部構成を示す説明図である。図3は、データ送信回路の内部構成を示す説明図である。
図2に示すように、送信装置2000は、上述した端子TP1、TN1、TP2、TN2に加えて、パラレル/シリアル変換回路2100と、送信制御回路2200と、PLL(Phase Locked Loop)回路2300と、データ送信回路2500aと、クロック送信回路2500bとを備えている。PLL回路2300は、参照クロック信号CLKを受けて、高速伝送クロックHCを生成する。パラレル/シリアル変換回路2100は、画像処理装置500から受け取ったパラレルのデータHD、LDをシリアルデータに変換し、データ送信回路2500aに送る。高速伝送されるべきデータHDは、高速伝送クロックHCに同期してパラレル/シリアル変換される。送信制御回路2200は、画像処理装置500からの制御信号CTLに応じて、データ送信回路2500aおよびクロック送信回路2500bを制御する。
データ送信回路2500aは、送信制御回路2200からの制御信号に応じて、高速伝送するべきデータHDの高速送信と、低速伝送するべきデータLDの低速送信とを実行する。具体的には、データ送信回路2500aは、図3に示すように、プリドライバ2510と、差動ドライバ2520と、シングルエンドドライバ2530と、降圧回路2540と、を備える。
プリドライバ2510は、高速送信要求を示す制御信号CT1と高速伝送すべきデータHDを受けて、差動ドライバ2520を駆動する信号HSP、HSNを出力する。信号HSPと信号HSNは、互いに反対の位相を有する。差動ドライバ2520は、駆動信号HSP、HSNを受けて、端子TP1、TN1を介して信号線LP1、LN1に差動信号を出力する。これにより、データHDが差動信号として受信装置1000に送られる。差動ドライバ2520は、例えば、図示しない定電流源とnチャンネルの電界効果トランジスタにより構成される一般的な差動ドライバである。以下では、nチャンネルの電界効果トランジスタをnトランジスタと呼び、pチャンネルの電解効果トランジスタをpトランジスタと呼ぶ。差動ドライバ2520には、電源電圧VDD(本実施例では、1.8V)が駆動電圧として入力されると共に、基準電圧VSSと接続されている。
また、プリドライバ2510は、低速送信要求を示す制御信号CT1と低速伝送すべきデータHDを受けて、シングルエンドドライバ2530を駆動する信号LSP、LSNを出力する。シングルエンドドライバ2530は、信号LSPが入力される第1のシングルエンド送信回路2531と、信号LSNが入力される第2のシングルエンド送信回路2532から構成される。第1のシングルエンド送信回路2531は、調整電圧VLSと基準電圧VSSとの間に接続されたプッシュプルのインバータ回路であり、駆動信号LSPに応じて、端子TP1を介して信号線LP1にシングルエンド信号を出力する。第2のシングルエンド送信回路2532は、調整電圧VLSと基準電圧VSSとの間に接続されたプッシュプルのインバータ回路であり、駆動信号LSNに応じて、端子TN1を介して信号線LN1にシングルエンド信号を出力する。これにより、データLDが2つのシングルエンド信号として受信装置1000に送られる。
降圧回路2540は、入力される電源電圧VDD(本実施例では、1.8V)を、上述した調整電圧VLS(本実施例では、1.2V)に変換して出力する。降圧回路2540は、例えば、パワーMOSFETなどの半導体スイッチのオン/オフを繰り返すことで、入力された電力をスイッチングして出力電圧を制御するスイッチング・レギュレータである。降圧回路2540の動作は、プリドライバ2510から供給されるイネーブル信号ENにより制御される。降圧回路2540は、調整電圧VLSで駆動されるシングルエンドドライバ2530が停止しているときは、消費電力を低減するため動作を停止させられる。
ここで、図4〜図6を参照して、データ送信回路2500aの動作についてさらに説明する。図4は、データ送信回路の状態遷移を示す概略図である。図5は、差動信号とシングルエンド信号を説明するための概略図である。図6は、シングルエンド送信モードおよびスリープモードにおける信号線の電圧を示すタイミングチャートである。
図4に示すように、データ送信回路2500aは、動作モードとして、データHDを差動信号により高速送信する差動送信モードS1と、データLDを2つのシングルエンド信号により低速送信するシングルエンド送信モードS2とを備えている。差動送信モードにおいてデータ送信回路2500aから送信される差動信号HSの振幅ΔVHは、例えば、200mV程度に設定される。一方、シングルエンド送信モードにおいてデータ送信回路2500aから送信されるシングルエンド信号LSは、図3に示すシングルエンドドライバ2530の回路構成から解るように、ロー信号が基準電圧VSS、ハイ信号が調整電圧VLSを有する(図5)。シングルエンド信号の振幅ΔVL(VLS−VSS)は、差動信号の振幅ΔVHより4〜10倍程度大きく、本実施例では、1.2Vに設定される。
図4におけるスレッショルド電圧VrefAは、シングルエンド信号LSがロー信号であるかハイ信号であるかを判断するための閾値となる。この値は、後述するシングルエンド信号受信部1530における入力段のCMOSコンバータの特性によって定まるが、シングルエンド信号の振幅ΔVLの半分程度の電圧、すなわち、VrefA=(VLS−VSS)×0.5程度に設定される。差動信号HSの電圧は、ノイズ等の混入による変動を考慮しても、スレッショルド電圧VrefAを超えないように設定されている。
差動信号HSの伝送レートは、例えば、500Mb/s(メガビット/秒)程度に設定され、シングルエンド信号LSの伝送レートは、例えば、10Mb/s程度に設定される。
ここで、本実施例において、低速のデータ送信には、シングルエンド信号LSを用い、高速のデータ送信には、差動信号HSを用いる理由を説明する。シングルエンド信号LSの送信は、上述したようにプッシュプルインバータによって行われるが、この回路の消費電流は、伝送レートに比例して大きくなる。また、シングルエンド信号LSでは、その特性上それほど高速に伝送レートを上げることはできない。
一方、差動信号HSの送信は、上述したように差動増幅回路により行われる。差動増幅回路の消費電流は、伝送レートが大きくても小さくても、大きく変化しない特徴がある。また、差動信号HSは、シングルエンド信号LSより、伝送レートを高くすることが容易である。以上の点から、比較的高速な伝送レート(例えば、500Mb/s)でのデータ送信は、差動信号HSによるのが有利である。一方、比較的低速な伝送レート(例えば、10Mb/s)でのデータ送信は、消費電流の観点からシングルエンド信号LSによるのが有利である場合がある。このため、本実施例では、上述したように、伝送速度に応じて、シングルエンド信号LSと差動信号HSとを使い分けている。
データ送信回路2500aにおいて、差動送信モードとシングルエンド送信モードとの遷移は、送信制御回路2200からの制御信号CT1によって制御される。データ送信回路2500aは、差動送信モードS1からシングルエンド送信モードS2に遷移する場合、その遷移期間において、信号線LP1と信号線LN1の電圧を所定期間に亘って、電圧VLS(シングルエンド信号のハイ信号)に保持する(図4:A1)。
一方、データ送信回路2500aは、シングルエンド送信モードS2から差動送信モードS1に遷移する場合、その遷移期間において、所定の遷移通知コマンドC1をシングルエンド信号により受信装置1000に送信する(図4:A2)。例えば、遷移通知コマンドC1は、「11111111」を表す8ビットデータとされる。
図4に示すように、データ送信回路2500aは、上述した2つの動作モードに加えて、スリープモードS3に遷移することができる。スリープモードS3では、図6に示すように、データ送信回路2500aは、有意な信号(データやコマンドを搬送する信号)を出力せず、信号線LP1と信号線LN1の電圧を基準電圧VSS(本実施例では、0V)に維持する。
データ送信回路2500aは、送信制御回路2200からの制御信号CT1に従い、シングルエンド送信モードS2からスリープモードS3に遷移する。データ送信回路2500aは、シングルエンド送信モードS2からスリープモードS3に遷移する場合、その遷移期間(図6:遷移期間A)において、所定の遷移通知コマンドC2をシングルエンド信号により受信装置1000に送信する(図4:A3)。例えば、遷移通知コマンドC2は、「10101010」を表す8ビットデータとされる(図6:遷移期間A参照)。本実施例では、図6に示すように、信号線LP1がハイ、信号線LN1がローである組み合わせが信号「1」を表し、信号線LP1がロー、信号線LN1がハイである組み合わせが信号「0」を表している。
一方、データ送信回路2500aは、スリープモードS3からシングルエンド送信モードS2に遷移する場合、その遷移期間(図6:遷移期間B)において、信号線LP1と信号線LN1の電圧を所定期間に亘って、電圧VLS(シングルエンド信号のハイ信号)に保持する(図4:A4)。
このように各モード間の遷移期間に特有な信号を、受信装置1000において検出することにより、受信装置1000は、送信装置2000におけるモードの遷移を認識することができる。
クロック送信回路2500bは、端子TP2およびTN2を介して、信号線LP2およびLN2に差動信号HSおよびシングルエンド信号LSを出力する。クロック送信回路2500bは、差動送信モードS1において、PLL回路2300から供給された高速伝送クロックHCを差動信号HSとして送信する点で、データHDを差動信号HSとして送信するデータ送信回路2500aと異なる。クロック送信回路2500bは、シングルエンド送信モードS2においては、LCDドライバ600に送るべきデータの送信は行わない。データ送信回路2500aは、受信装置1000に対する制御コマンド(例えば、上述した遷移通知コマンドC1およびC2)のみを、シングルエンド信号LSとして送信する。クロック送信回路2500bの内部構成は、基本的に図3を参照して説明したデータ送信回路2500aの構成と同様であるので、詳しい説明を省略する。クロック送信回路2500bにおいても、各モード(差動送信モードS1/シングルエンド送信モードS2/スリープモードS3)間の遷移のプロセスは、図4を参照して説明したデータ送信回路2500aの遷移プロセスと同様であるので、詳しい説明を省略する。
・受信装置の構成:
続いて、図7〜図11を参照して、上述した送信装置2000から信号線LP1、LN1、LP2、LN2を介して出力される差動信号HSおよびシングルエンド信号LSを受信する受信装置1000について、さらに説明する。図7は、受信装置の内部構成を示す説明図である。図8は、終端回路の内部構成を示す説明図である。図9は、データ受信回路の内部構成を示す説明図である。図10は、スイッチ回路の一例を示す説明図である。図11は、シングルエンド受信回路の入力段について説明するための図である。
続いて、図7〜図11を参照して、上述した送信装置2000から信号線LP1、LN1、LP2、LN2を介して出力される差動信号HSおよびシングルエンド信号LSを受信する受信装置1000について、さらに説明する。図7は、受信装置の内部構成を示す説明図である。図8は、終端回路の内部構成を示す説明図である。図9は、データ受信回路の内部構成を示す説明図である。図10は、スイッチ回路の一例を示す説明図である。図11は、シングルエンド受信回路の入力段について説明するための図である。
図7に示すように、受信装置1000は、終端回路TMa、TMbと、データ受信回路1500aと、クロック受信回路1500bと、受信制御ロジック1200を備えている。
ここで、受信装置1000は、端子DP1とDN1からなる端子対と、端子DP2とDN2からなる端子対ごとに、2つの受信モードで信号を受信する。2つの受信モードは、上述した差動信号HSを受信する差動受信モードと、上述したシングルエンド信号を受信するシングルエンド受信モードである。さらに、受信装置1000は、2つの受信モードに加えてスリープモードに遷移することができる。これらのモードは、受信制御ロジック1200から出力されるモード制御信号によって制御される。モード制御信号には、端子DP1とDN1からなる端子対を介して信号を受信するデータ受信回路1500aのモードを制御するHS−EN1およびULP−ENX1と、端子DP2とDN2からなる端子対を介して信号を受信するクロック受信回路1500bのモードを制御するHS−EN2およびULP−ENX2とが含まれる。
受信制御ロジック1200は、データ受信回路1500aを差動受信モードに制御する場合には、HS−EN1=ハイ、ULP−ENX1=ハイとし、クロック受信回路1500bを差動受信モードに制御する場合は、HS−EN2=ハイ、ULP−ENX2=ハイとする。一方、受信制御ロジック1200は、データ受信回路1500aをシングルエンド受信モードに制御する場合は、HS−EN1=ロー、ULP−ENX1=ハイとし、クロック受信回路1500bをシングルエンド受信モードに制御する場合は、HS−EN2=ロー、ULP−ENX2=ハイとする。受信制御ロジック1200は、データ受信回路1500aをスリープモードに制御する場合は、HS−EN1=ロー、ULP−ENX=ローとし、クロック受信回路1500bをスリープモードに制御する場合は、HS−EN2=ロー、ULP−ENX2=ローとする。
終端回路TMaは、端子DP1とDN1からなる端子対を介して受信される差動信号HSを終端するための回路である。図8に示すように、終端回路TMaは、端子DP1と端子DN1との間に直列に接続された終端抵抗R1、nトランジスタNCT1を含む。また、終端回路TMaのnトランジスタNCT1のゲートには、上述したモード制御信号HS−EN1が入力される。これにより、差動受信モードのとき、すなわち、HS−EN1=ハイのときには、nトランジスタNCT1はONになり、端子DP1と端子DN1は、100Ωの抵抗を挟んで接続される。一方、シングルエンド受信モードおよびスリープモードのとき、すなわち、HS−EN1=ローのときには、nトランジスタNCT1はOFFになり、端子DP1と端子DN1は、それぞれハイインピーダンス状態とされる。
もう一つの終端回路TMbは、端子DP2とDN2からなる端子対を介して受信される差動信号HSを終端するための回路である。終端回路TMbには、HS−EN2が入力される。終端回路TMbの具体的な構成は、図8を参照して説明した終端回路TMaと同様であるので詳しい説明を省略する。
データ受信回路1500aは、端子DP1とDN1からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。図8に示すようにデータ受信回路1500aは、シングルエンド信号受信部1530と、差動レシーバ1520と、降圧回路1540と、スイッチ回路1550を含む。シングルエンド信号受信部1530は、端子DP1と接続された第1のシングルエンドレシーバ1531と、端子DN1と接続された第2のシングルエンドレシーバ1532を含む。差動レシーバ1520は、2つの端子DP1およびDN1と接続されている。
差動レシーバ1520は、差動増幅回路を要部とする周知の構成を備えており、2つの端子DP1およびDN1(信号線LP1および信号線LN1)を介して入力された差動信号HSをシングルエンド信号に変換して出力する。
第1のシングルエンドレシーバ1531および第2のシングルエンドレシーバ1532には、それぞれ、駆動電圧Vdrが入力されると共に、基準電圧VSSと接続されている。ここで、第1のシングルエンドレシーバ1531および第2のシングルエンドレシーバ1532は、端子DP1およびDN1と接続される入力段に、図11(a)に示すCMOSインバータを備えている。
CMOSインバータは、図11(a)に示すように、入力される駆動電圧Vdrと、基準電圧VSSとの間に直列に接続されたpトランジスタPCTaとnトランジスタNCTaを含む。端子の電圧は、2つのトランジスタのゲートに入力される。図11(b)は、CMOSインバータの特性を示す。図11に示すように、入力電圧が基準電圧VSSである場合、あるいは、入力電圧が駆動電圧Vdrである場合には、CMOSインバータを流れる貫通電流Iaは0であるので、CMOSインバータは実質的に電力を消費しない。一方、入力電圧が基準電圧VSSと駆動電圧Vdrの間の中途半端な電圧である場合には、貫通電流IaがCMOSインバータを流れ、CMOSインバータは電力を消費する。
かかるCMOSインバータの特性により、第1のシングルエンドレシーバ1531は、端子DP1の電圧(信号線LP1の電圧)が基準電圧VSSに維持されている場合には、駆動電圧Vdrが入力されていても、実質的に電力を消費しない。もちろん、OFF状態のトランジスタをリークするリーク電流などが発生し得るので、完全に電力消費がゼロとはいえない場合もあるが、ここでいう「実質的に電力を消費しない」とは多少のリーク電流の発生は許容する概念である。同様にして、第1のシングルエンドレシーバ1531は、端子DP1の電圧(信号線LP1の電圧)がVdrに維持されている場合には、駆動電圧Vdrが入力されていても、実質的に電力を消費しない。
第2のシングルエンドレシーバ1532も、第1のシングルエンドレシーバ1531と同じ理由により、端子DN1の電圧(信号線LN1の電圧)が基準電圧VSSあるいは駆動電圧Vdrに維持されている場合には、駆動電圧Vdrが入力されていても、実質的に電力を消費しない。
端子DP1(信号線LP1)および端子DN1(信号線LN1)を介して送信されるシングルエンド信号LSは、上述したようにハイ信号の電圧が調整電圧VLS(本実施例では、1.2V)である。従って、第1のシングルエンドレシーバ1531および第2のシングルエンドレシーバ1532は、シングルエンド信号LSを受信する際には、駆動電圧Vdrとして、調整電圧VLSが入力されるのが望ましい。第1のシングルエンドレシーバ1531の消費電力を抑制することができるからである。
降圧回路1540は、データ送信回路2500aにおける降圧回路2540と同様に、入力される電源電圧VDD(本実施例では、1.8V)を、上述した調整電圧VLS(本実施例では、1.2V)に変換して出力する。降圧回路1540は、降圧回路2540と同様に、例えば、スイッチング・レギュレータが用いられる。降圧回路1540の動作は、受信制御ロジック1200から供給される上述したモード制御信号ULP−ENX1により制御される。降圧回路1540は、データ受信回路1500aがスリープモードである場合、すなわち、ULP−ENX1=ローである場合には、消費電力を低減するため動作を停止させられる。一方、データ受信回路1500aがスリープモードでない場合、すなわち、ULP−ENX1=ハイである場合には、降圧回路1540は、上述したように調整電圧VLSを出力する。
スイッチ回路1550は、シングルエンド信号受信部1530に入力される駆動電圧Vdrを、電源電圧VDDと調整電圧VLSのいずれかに切り換える回路である。スイッチ回路1550は、第1のスイッチ1551と、第2のスイッチ1552とを含む。スイッチ回路1550は、受信制御ロジック1200から供給される上述したモード制御信号ULP−ENX1により制御される。スイッチ回路1550において、データ受信回路1500aがスリープモードである場合、すなわち、ULP−ENX1=ローである場合には、第1のスイッチ1551はオンに、第2のスイッチ1552はオフにされる。これにより、データ受信回路1500aがスリープモードである場合には、シングルエンド信号受信部1530に入力される駆動電圧Vdrは、電源電圧VDDになる。一方、データ受信回路1500aがスリープモードでない場合、すなわち、ULP−ENX1=ハイである場合には、スイッチ回路1550において、第1のスイッチ1551はオフに、第2のスイッチ1552はオンにされる。これにより、データ受信回路1500aがスリープモードでない場合には、シングルエンド信号受信部1530に入力される駆動電圧Vdrは、調整電圧VLSになる。
図10には、スイッチ回路1550の具体的構成の一例が示されている。図10から解るように、第1のスイッチ1551としては、例えば、pトランジスタが用いられ、第2のスイッチ1552としては、例えば、nトランジスタが用いられる。いずれのトランジスタも、ゲートに入力されるモード制御信号ULP−ENX1により、オン/オフ制御される半導体スイッチとして機能する。
クロック受信回路1500bは、端子DP2とDN2からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。クロック受信回路1500bは、図9を参照して説明したデータ受信回路1500aと同様の構成であるので、その説明を省略する。
受信制御ロジック1200は、データ受信回路1500aから受け取った信号に含まれるシリアルデータをパラレルデータに変換するシリアル/パラレル変換処理と、変換されたパラレルデータからデータHDおよびデータLDを取り出してLCDドライバ600に渡す、いわゆるプロトコル処理を主に行うロジック回路である。差動信号HSとして受信された高速シリアルデータは、クロック受信回路1500bから受け取る高速伝送クロックHCに同期してパラレルデータに変換される。シングルエンド信号LSとして受信された低速シリアルデータは、低速シリアルデータそのものに含まれるセルフクロック信号に同期してパラレルデータに変換される。
さらに、受信制御ロジック1200は、上述したように、データ受信回路1500aのモードを制御するモード制御信号HS−EN1、ULP−ENX1、および、クロック受信回路1500bのモードを制御するモード制御信号HS−EN2、ULP−ENX2を出力することによって、受信装置1000全体の動作を制御する。
図12を参照して、受信制御ロジック1200による受信装置1000の制御について説明する。図12は、データ受信回路およびクロック受信回路の状態遷移を示す概略図である。データ受信回路1500aが差動受信モードS4にある場合において、受信制御ロジック1200は、データ受信回路1500aからの出力に基づいて、端子DP1および端子DN1の電圧(信号線LP1および信号線LN1の電圧)がVLSレベルに遷移したと判断すると(図12:B1)、データ受信回路1500aのモードを制御するモード制御信号HS−EN1を、ハイからローに変更する。すなわち、データ送信回路2500aのモードが差動送信モードS1からシングルエンド送信モードS2に遷移することを、受信制御ロジック1200が検出したとき、データ受信回路1500aのモードは、差動受信モードS4からシングルエンド受信モードS5に遷移する。
一方、データ受信回路1500aがシングルエンド受信モードS5にある場合において、受信制御ロジック1200は、データ受信回路1500aからの出力に含まれる所定の遷移通知コマンドC1(例えば、上述したように「11111111」)を受け取ると(図12:B2)、データ受信回路1500aのモードを制御するモード制御信号HS−EN1を、ローから=ハイに変更する。すなわち、遷移通知コマンドC1を受信することにより、データ送信回路2500aのモードがシングルエンド送信モードS2から差動送信モードS1に遷移することを、受信制御ロジック1200が検出したとき、データ受信回路1500aのモードは、シングルエンド受信モードS5から差動受信モードS4に遷移する。
また、データ受信回路1500aがシングルエンド受信モードS5にある場合において、受信制御ロジック1200は、データ受信回路1500aからの出力に含まれる所定の遷移通知コマンドC2(例えば、上述したように「10101010」)を受け取ると(図12:B3)、データ受信回路1500aのモードを制御するモード制御信号ULP−ENX1を、ハイからローに変更する。すなわち、遷移通知コマンドC2を受信することにより、データ送信回路2500aのモードがシングルエンド送信モードS2からスリープモードS3に遷移することを、受信制御ロジック1200が検出したとき、データ受信回路1500aのモードは、シングルエンド受信モードS5からスリープモードS6に遷移する。
データ受信回路1500aがスリープモードS6にある場合において、受信制御ロジック1200は、データ受信回路1500aからの出力に基づいて、端子DP1および端子DN1の電圧(信号線LP1および信号線LN1の電圧)がVLSレベルに遷移したと判断すると(図12:B4)、データ受信回路1500aのモードを制御するモード制御信号ULP−ENX1を、ローからハイに変更する。すなわち、データ送信回路2500aのモードがスリープモードS3からシングルエンド送信モードS2に遷移することを、受信制御ロジック1200が検出したとき、データ受信回路1500aのモードは、スリープモードS6からシングルエンド受信モードS5に遷移する。
以上の説明から解るように、本実施例では、受信制御ロジック1200が、請求項における判断回路に相当する機能を有する。
また、受信制御ロジック1200は、クロック受信回路1500bのモードを、クロック受信回路1500bからの出力に基づいて、データ受信回路1500aと同様に3つのモード(差動受信モードS4、シングルエンド受信モードS5、スリープモードS6)に制御する。クロック受信回路1500bが制御される仕組みは、上述したデータ受信回路1500aの制御と同様であるので説明を省略する。
以上説明した本実施例における受信装置1000によれば、以下のような作用・効果を奏する。図13は、シングルエンド受信モードおよびスリープモードにおける信号線の電圧とシングルエンド信号受信部の駆動電圧を示すタイミングチャートである。図13に示すように、シングルエンド受信モードS5においては、シングルエンド信号受信部1530に入力される駆動電圧Vdrは、シングルエンド信号LSのハイレベルの電圧と同じ調整電圧VLSとされる。したがって、シングルエンド信号受信部1530は、無駄な電力を消費せず効率良くシングルエンド信号LSを受信することができる。
一方、スリープモードS6においては、シングルエンド信号受信部1530に入力される駆動電圧Vdrは電源電圧VDDとされると共に、降圧回路2540の動作は停止される。スリープモードS6において、信号線LP1および信号線LN1の電圧は、基準電圧VSSに維持される。このため、シングルエンド信号受信部1530は、上述したように、電源電圧VDDが入力されていたとしても、実質的に電力を消費しない。したがって、スリープモードS6においては、降圧回路2540における消費電力をゼロにできると共に、シングルエンド信号受信部1530においても実質的に電力を消費しない。
さらに、スリープモードS6において、シングルエンド信号受信部1530に電源電圧VDDを供給しているために、送信装置がスリープモードS3からシングルエンド送信モードS2に遷移するのを、シングルエンド信号受信部1530の出力により検出することができる。すなわち、図13の下段に示すように、送信装置がスリープモードS3からシングルエンド送信モードS2に遷移する際に信号線LP1および信号線LN1の電圧が基準電圧VSSから調整電圧VLSに上昇すると、シングルエンド信号受信部1530の出力がローからハイになる。そうすると、その出力を受けた受信制御ロジック1200は、降圧回路2540を動作させると共に、降圧回路2540から出力される調整電圧VLSを、シングルエンド信号受信部1530に駆動電圧Vdrとして入力する。したがって、従来技術のように、スリープモード専用の独立した信号監視部(例えば、コンパレータにより構成されていた)を、スリープモードからの復帰のために設ける必要がない。このため、スリープモードS6における消費電力をさらに低減できる。また、独立した信号監視部を設けない分、受信装置1000の部品点数を削減でき、受信装置1000を小型化することができる。
以上のような作用効果は、同様の構成を持つことから明らかなように、データ受信回路1500aおよびクロック受信回路1500bのいずれにおいても奏する。
B.変形例:
・第1変形例:
図14および図15を参照して第1変形例における受信装置1000aについて説明する。図14は、第1変形例における受信装置の内部構成を示す説明図である。図15は、もう一つのデータ受信部の内部構成を示す図である。図14に示すように、第1変形例における受信装置1000aは、実施例における受信装置1000の構成に加えて、もう一つのデータ受信回路1500cと、もう一対の端子DP3およびDN3と、もう一対の端子DP3およびDN3のための終端回路TMcとを備えている。その他の構成は、図7を参照して説明した実施例における受信装置1000の構成と同一であるので、図14において図7と同一の符号を付し、その説明を省略する。終端回路TMcの内部構成は、図8を参照して説明した終端回路TMaの内部構成と同一であるので、その説明を省略する。
・第1変形例:
図14および図15を参照して第1変形例における受信装置1000aについて説明する。図14は、第1変形例における受信装置の内部構成を示す説明図である。図15は、もう一つのデータ受信部の内部構成を示す図である。図14に示すように、第1変形例における受信装置1000aは、実施例における受信装置1000の構成に加えて、もう一つのデータ受信回路1500cと、もう一対の端子DP3およびDN3と、もう一対の端子DP3およびDN3のための終端回路TMcとを備えている。その他の構成は、図7を参照して説明した実施例における受信装置1000の構成と同一であるので、図14において図7と同一の符号を付し、その説明を省略する。終端回路TMcの内部構成は、図8を参照して説明した終端回路TMaの内部構成と同一であるので、その説明を省略する。
もう一つのデータ受信回路1500cは、図9を参照して説明したデータ受信回路1500aと異なり、スイッチ回路1550を備えていない。データ受信回路1500cでは、降圧回路1540の出力が、常にシングルエンド信号受信部1530に駆動電圧Vdrとして入力される。従って、降圧回路1540の動作が停止している場合(ULP−ENX1=ロー)には、駆動電圧Vdrはゼロ(VSS)であり、降圧回路1540が動作している場合(ULP−ENX1=ハイ)には、駆動電圧Vdrは調整電圧VLSである。
もう一つのデータ受信回路1500cは、データ受信回路1500aと同様に、受信制御ロジック1200から出力されるモード制御信号HS−EP1およびULP−ENX1により、そのモードを制御される。すなわち、データ受信回路1500cでは、データ受信回路1500aと同期して、モードの遷移が行われる。図14に示す構成から解るように、データ受信回路1500cは、スリープモードS6(ULP−ENX1=ロー)においては、降圧回路1540の動作が停止されると共に、シングルエンド信号受信部1530の動作も停止する(電源電圧VDDが駆動電圧Vdrに供給されない)。そして、シングルエンド受信モードS5(ULP−ENX1=ハイ)においては、降圧回路1540が動作して調整電圧VLSを出力し、シングルエンド信号受信部1530には駆動電圧Vdrとして調整電圧VLSが供給される。
第1変形例における受信装置1000aと接続される送信装置(図示省略)は、受信装置1000aに対応して、もう一対の端子と、もう一対の端子を介してシングルエンド信号LSおよび差動信号HSを送信するためのもう一つのデータ送信回路を備えている。受信装置1000aと対応する送信装置は、当然であるが、さらに、もう一対の信号線で接続されている。第1変形例において、送信装置の2つのデータ送信回路において、そのモードは互いに同期して遷移するように制御される。すなわち、シングルエンド送信モードS2からスリープモードS3への遷移や、スリープモードS3からシングルエンド送信モードS2への遷移は、2つのデータ受信回路において同時に行われる。
データ受信回路1500cは、スリープモードS6において、シングルエンド信号受信部1530の動作を停止しているため、スリープモードS6からシングルエンド受信モードS5への復帰を自ら検出することはできない。しかしながら、データ受信回路1500aの遷移に同期してモード遷移することができる。
以上のように構成された第1変形例における受信装置1000aによれば、データ受信回路1500cは、データ受信回路1500aに同期してモード遷移する。したがって、データ受信回路1500cのシングルエンド信号受信部1530の動作を、スリープモードS6において、完全に停止させることができる。この結果、データ受信回路1500cのシングルエンド信号受信部1530には、スリープモードS6において、電源電圧VDDを入力する必要がなく、データ受信回路1500cのシングルエンド信号受信部1530では、スリープモードS6中にリーク電流が発生することもない。従って、より受信装置1000aの消費電力を抑制することができる。
以上の説明から解るように、そのモードが同期して遷移する複数のデータ受信回路がある場合には、1つのデータ受信回路のシングルエンド信号受信部1530に電源電圧VDDを供給しておけば良く、他のデータ受信回路のシングルエンド信号受信部1530は動作を停止させて良い。
・第2変形例:
一方、第1変形例と異なり、そのモードが非同期に遷移する複数のデータ受信回路がある場合には、それぞれのデータ受信回路のシングルエンド信号受信部1530に電源電圧VDDを供給しておき、受信制御ロジック1200は、それぞれのデータ受信回路のモード遷移を独立して制御すれば良い。
一方、第1変形例と異なり、そのモードが非同期に遷移する複数のデータ受信回路がある場合には、それぞれのデータ受信回路のシングルエンド信号受信部1530に電源電圧VDDを供給しておき、受信制御ロジック1200は、それぞれのデータ受信回路のモード遷移を独立して制御すれば良い。
・第3変形例:
上記実施例において受信装置1000および送信装置2000からなる送受信システムは、画像処理装置500とLCDドライバ600との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。
上記実施例において受信装置1000および送信装置2000からなる送受信システムは、画像処理装置500とLCDドライバ600との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。
・第4変形例:
上記実施例における送受信システムは、送信側と受信側が固定された一方向通信のシステムであるが、これに代えて、双方向通信のシステムに適用しても良い。かかる場合には、データ受信回路1500aとデータ送信回路2500aの機能を併せ持つトランシーバを、信号線LP1および信号線LN1の両端に、それぞれ備える構成とすれば良い。
上記実施例における送受信システムは、送信側と受信側が固定された一方向通信のシステムであるが、これに代えて、双方向通信のシステムに適用しても良い。かかる場合には、データ受信回路1500aとデータ送信回路2500aの機能を併せ持つトランシーバを、信号線LP1および信号線LN1の両端に、それぞれ備える構成とすれば良い。
・第5変形例:
上記実施例においては、調整電圧VLSが電源電圧VDDより低いため、降圧回路1540を備えているが、調整電圧VLSが電源電圧VDDより高い場合、例えば、調整電圧VLSが1.2V、電源電圧VDDが0.8Vである場合には、降圧回路1540に代えて、電源電圧VDDを昇圧して調整電圧VLSを出力する昇圧回路を備えても良い。電源電圧VDDは、一般的に、受信制御ロジック1200やLCDドライバ600などの周辺回路の動作電圧に合わせられる。一方、調整電圧VLSの値は、シングルエンド信号LSのハイレベルに合わせられるため、例えば、規格などによって定まる場合が多い。従って、調整電圧VLSが電源電圧VDDより低い場合も、調整電圧VLSが電源電圧VDDより高い場合も、あり得るからである。
上記実施例においては、調整電圧VLSが電源電圧VDDより低いため、降圧回路1540を備えているが、調整電圧VLSが電源電圧VDDより高い場合、例えば、調整電圧VLSが1.2V、電源電圧VDDが0.8Vである場合には、降圧回路1540に代えて、電源電圧VDDを昇圧して調整電圧VLSを出力する昇圧回路を備えても良い。電源電圧VDDは、一般的に、受信制御ロジック1200やLCDドライバ600などの周辺回路の動作電圧に合わせられる。一方、調整電圧VLSの値は、シングルエンド信号LSのハイレベルに合わせられるため、例えば、規格などによって定まる場合が多い。従って、調整電圧VLSが電源電圧VDDより低い場合も、調整電圧VLSが電源電圧VDDより高い場合も、あり得るからである。
以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。
500...画像処理装置
510...DSP
520...主制御部
600...LCDドライバ
700...液晶ディスプレイ
1000、1000a...受信装置
1200...受信制御ロジック
1500a、1500c...データ受信回路
1500b...クロック受信回路
1520...差動レシーバ
1530...シングルエンド信号受信部
1531...第1のシングルエンドレシーバ
1532...第2のシングルエンドレシーバ
1540...降圧回路
1550...スイッチ回路
1551...第1のスイッチ
1552...第2のスイッチ
2000...送信装置
2200...送信制御回路
2300...PLL回路
2500a...データ送信回路
2500b...クロック送信回路
2510...プリドライバ
2520...差動ドライバ
2530...シングルエンドドライバ
2531...第1のシングルエンド送信回路
2532...第2のシングルエンド送信回路
2540...降圧回路
パラレル/シリアル変換回路...2100
LP1、LN1、LP2、LN2...信号線
DP1、DN1、DP2、DN2、DP3、DN3...端子
TP1、TN1、TP2、TN2...端子
TMa、TMb、TMc...終端回路
510...DSP
520...主制御部
600...LCDドライバ
700...液晶ディスプレイ
1000、1000a...受信装置
1200...受信制御ロジック
1500a、1500c...データ受信回路
1500b...クロック受信回路
1520...差動レシーバ
1530...シングルエンド信号受信部
1531...第1のシングルエンドレシーバ
1532...第2のシングルエンドレシーバ
1540...降圧回路
1550...スイッチ回路
1551...第1のスイッチ
1552...第2のスイッチ
2000...送信装置
2200...送信制御回路
2300...PLL回路
2500a...データ送信回路
2500b...クロック送信回路
2510...プリドライバ
2520...差動ドライバ
2530...シングルエンドドライバ
2531...第1のシングルエンド送信回路
2532...第2のシングルエンド送信回路
2540...降圧回路
パラレル/シリアル変換回路...2100
LP1、LN1、LP2、LN2...信号線
DP1、DN1、DP2、DN2、DP3、DN3...端子
TP1、TN1、TP2、TN2...端子
TMa、TMb、TMc...終端回路
Claims (10)
- 少なくとも1つの信号線に第1の電圧と基準電圧を含む第1の信号を出力する第1のモードと前記少なくとも1つの信号線を前記基準電圧に維持する第2のモードとを有する送信装置と前記少なくとも1つの信号線を介して接続される受信装置であって、
第2の電圧を出力する電源と、
前記電源から出力される第2の電圧を前記第1の電圧に変換して出力する電圧変換回路と、
前記少なくとも1つの信号線と接続される受信回路と、
を備え、
前記送信装置が前記第1のモードである場合には、前記電圧変換回路により出力される前記第1の電圧が、前記受信回路に駆動電圧として入力され、
前記送信装置が前記第2のモードである場合には、前記電圧変換回路の動作が停止され、
前記第2のモードから前記第1のモードに遷移する過程において、前記送信回路が、前記少なくとも1つの信号線の電圧を前記基準電圧から前記第1の電圧にする際には、前記第2の電圧が、前記受信回路に駆動電圧として入力されている、受信装置。 - 少なくとも1つの信号線に第1の電圧と基準電圧を含む第1の信号を出力する第1のモードと前記少なくとも1つの信号線を前記基準電圧に維持する第2のモードとを有する送信装置と前記少なくとも1つの信号線を介して接続される受信装置であって、
第2の電圧を出力する電源と、
前記電源から出力される第2の電圧を前記第1の電圧に変換して出力する電圧変換回路と、
前記少なくとも1つの信号線と接続され、前記少なくとも1つの信号線が前記基準電圧に維持されている場合と、前記少なくとも1つの信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない受信回路と、
前記送信装置が前記第1のモードである場合には、前記電圧変換回路により出力される前記第1の電圧を、前記受信回路に前記駆動電圧として入力し、前記送信装置が前記第2のモードである場合には、前記電源から出力される前記第2の電圧を、前記受信回路に前記駆動電圧として入力すると共に、前記電圧変換回路の動作を停止する電圧制御回路と、
を備える受信装置。 - 請求項1または請求項2に記載の受信装置において、
前記受信回路は、前記駆動電圧と前記基準電圧とにより動作するインバータ回路を、前記少なくとも1つの信号線と接続される入力段に備える回路である受信装置。 - 請求項2に記載の受信装置において、
前記電圧制御回路は、
前記受信回路からの出力に基づいて、前記送信装置が前記第1のモードであるか、前記第2のモードであるかを判断する判断回路と、
前記判断回路により制御され、前記受信回路に駆動電圧として入力される電圧を、前記電圧変換回路により出力される前記第1の電圧と前記電源から出力される前記第2の電圧とに切り換えるスイッチ回路と、
を含む受信装置。 - 請求項1ないし請求項4のいずれかに記載の受信装置において、
前記電圧変換回路は、前記第2の電圧より低い前記第1の電圧を出力する降圧回路である受信装置。 - 請求項1ないし請求項4のいずれかに記載の受信装置において、
前記電圧変換回路は、前記第2の電圧より高い前記第1の電圧を出力する昇圧回路である受信装置。 - 請求項2に記載の受信装置は、さらに、
前記少なくとも1つの信号線とは異なる信号線を介して、異なる信号を前記送信装置から受信するための他の受信回路を少なくとも1つ備え、
前記電圧制御回路は、前記送信装置が前記第1のモードである場合には、前記電圧変換回路により出力される前記第1の電圧を、前記他の受信回路に駆動電圧として入力し、前記送信装置が前記第2のモードである場合には、前記他の受信回路の動作を停止する受信装置。 - 請求項1ないし請求項7のいずれかに記載の受信装置において、
前記少なくとも1つの信号線は、2つの信号線であり、
前記第1のモードにおいて送信される第1の信号は、前記2つの信号線の少なくとも一方を介して送信されるシングルエンド信号であり、
前記送信装置は、さらに、前記2つの信号線を介して差動信号を高速送信する第3のモードを備え、
前記受信装置は、さらに、前記2つの信号線を介して前記差動信号を受信する差動受信回路を備える、受信装置。 - 請求項1ないし請求項8のいずれかに記載の受信装置と、前記受信装置によって受信された画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイス。
- 送受信システムであって、
少なくとも1つの信号線と、
前記少なくとも1つの信号線に第1の電圧と基準電圧の信号を含む第1の信号を出力する第1のモードと前記少なくとも1つの信号線を前記基準電圧に維持する第2のモードとを有する送信装置と、
受信装置であって、
第2の電圧を出力する電源と、
前記電源から出力される前記第2の電圧を前記第1の電圧に変換して出力する電圧変換回路と、
前記少なくとも1つの信号線を介して前記送信装置と接続され、前記少なくとも1つの信号線が前記基準電圧に維持されている場合と、前記少なくとも1つの信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない受信回路と、
前記送信装置が前記第1のモードである場合には、前記電圧変換回路により出力される前記第1の電圧を、前記受信回路に駆動電圧として入力し、前記送信装置が前記第2のモードである場合には、前記前記電源から出力される前記第2の電圧を、前記受信回路に駆動電圧として入力すると共に、前記電圧変換回路の動作を停止する電圧制御回路と、
を有する前記受信装置と、
を備える送受信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171360A JP2008005114A (ja) | 2006-06-21 | 2006-06-21 | 受信装置および送受信システム |
US11/765,667 US20070298752A1 (en) | 2006-06-21 | 2007-06-20 | Receiver and transmitting and receiving system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006171360A JP2008005114A (ja) | 2006-06-21 | 2006-06-21 | 受信装置および送受信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008005114A true JP2008005114A (ja) | 2008-01-10 |
Family
ID=38874129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006171360A Pending JP2008005114A (ja) | 2006-06-21 | 2006-06-21 | 受信装置および送受信システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070298752A1 (ja) |
JP (1) | JP2008005114A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7671631B2 (en) * | 2006-09-20 | 2010-03-02 | Explore Semiconductor, Inc. | Low voltage differential signal receiving device |
KR100871711B1 (ko) * | 2007-05-03 | 2008-12-08 | 삼성전자주식회사 | 싱글-엔디드 시그널링과 차동 시그널링을 지원하는 다중위상 송/수신 회로 및 차동 시그널링에서 싱글-엔디드시그널링 전환을 위한 클럭킹 방법 |
US8548070B2 (en) * | 2009-11-13 | 2013-10-01 | Panasonic Corporation | Driver circuit, receiver circuit, and method of controlling a communications system including the circuits |
TWI525591B (zh) * | 2013-08-12 | 2016-03-11 | 聯詠科技股份有限公司 | 源極驅動器及其操作方法 |
JP2018164121A (ja) * | 2017-03-24 | 2018-10-18 | ソニーセミコンダクタソリューションズ株式会社 | 通信装置および通信システム |
DE102020110984A1 (de) * | 2020-04-22 | 2021-10-28 | Infineon Technologies Ag | Bus-transceiver |
CN116582625B (zh) * | 2023-07-13 | 2023-09-08 | 合肥安迅精密技术有限公司 | 延长CameraLink图像数据传输距离的***及方法、贴片机 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5583457A (en) * | 1992-04-14 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
US5614847A (en) * | 1992-04-14 | 1997-03-25 | Hitachi, Ltd. | Semiconductor integrated circuit device having power reduction mechanism |
JP3891185B2 (ja) * | 2003-09-05 | 2007-03-14 | セイコーエプソン株式会社 | レシーバ回路、インターフェース回路、及び電子機器 |
JP3807407B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | トランスミッタ回路、レシーバ回路、インターフェース回路、及び電子機器 |
JP3807406B2 (ja) * | 2003-09-05 | 2006-08-09 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
-
2006
- 2006-06-21 JP JP2006171360A patent/JP2008005114A/ja active Pending
-
2007
- 2007-06-20 US US11/765,667 patent/US20070298752A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070298752A1 (en) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3807406B2 (ja) | データ転送制御装置及び電子機器 | |
KR100716687B1 (ko) | 트랜스미터 회로, 리시버 회로, 인터페이스 회로, 및 전자기기 | |
US9093020B2 (en) | Mode conversion method, and display driving integrated circuit and image processing system using the method | |
JP3699764B2 (ja) | ドライバ回路装置及びインターフェース | |
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
US7301371B2 (en) | Transmitter of a semiconductor device | |
JP2008005114A (ja) | 受信装置および送受信システム | |
US7535257B2 (en) | Receiver circuit, interface circuit, and electronic instrument | |
JP5277595B2 (ja) | 回路を含む装置、デバイス、送受信システム、および、制御方法 | |
US20080180417A1 (en) | Transmitter and receiver capable of reducing current consumption and signal lines for data transfer | |
JP2007325156A (ja) | 受信装置および送受信システム | |
JP4857617B2 (ja) | データ転送制御装置、電子機器及びデータ転送制御方法 | |
US7843182B2 (en) | Unit operable in a plurality of operating modes, device, and transmitting/receiving system | |
JP6900780B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2009177280A (ja) | レベルシフタ回路 | |
JP2006319647A (ja) | トランシーバ、表示ドライバ及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090728 |