JP2019179479A - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP2019179479A JP2019179479A JP2018069477A JP2018069477A JP2019179479A JP 2019179479 A JP2019179479 A JP 2019179479A JP 2018069477 A JP2018069477 A JP 2018069477A JP 2018069477 A JP2018069477 A JP 2018069477A JP 2019179479 A JP2019179479 A JP 2019179479A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- unit
- interface
- drive capability
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】インタフェース信号のレベル変換を行わずに、様々なインタフェース電圧のサブ基板を接続可能な電子装置を提供すること。【解決手段】インタフェース信号の電流駆動能力とインタフェース電圧を設定可能な本体基板10を備える電子装置1であって、本体基板10は、供給されるインフェース電圧を用いて、インタフェース信号を送受信可能なIC11と、IC11にインタフェース電圧を供給可能な第1電圧供給部101と、インタフェース電圧としての第1電圧を生成する第1電圧生成部121と、第1電圧供給部101と第1電圧生成部121との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部13と、IC11のインフェース信号の電流駆動能力を設定可能な駆動能力設定部102と、電源接続部13と駆動能力設定部102のデフォルト設定を指示するデフォルト指示部14と、を備える。【選択図】図1
Description
本発明は、電子装置に関する。
電子装置として、メインボードやバックプレーン等の本体基板に、オプションボード等のサブ基板が取り付けられる構成が知られている。これにより、本体基板に設けられる第1インタフェース回路と、サブ基板に設けられる第2インタフェース回路とが接続される。第1インタフェース回路と第2インタフェース回路とが接続されることで、本体基板とサブ基板とは、通信可能になる。
ところで、本体基板及びサブ基板のインタフェース信号の電圧レベルが固定されている場合、本体基板に対して、異なるインタフェース信号の電圧レベルを用いるサブ基板を取り付けることはできなかった。これに対し、電源電圧及び信号レベルの変換機能を備えるメモリモジュールが提案されている(例えば、特許文献1参照)。
特許文献1に記載されたメモリモジュールは、マザーボードに取り付けられる装置である。メモリモジュールには、モジュール基板に実装された電源電圧変換回路が設けられる。電源電圧変換回路は、マザーボードから供給される電力の電圧変換を実行する。これにより、電源電圧仕様及び入力仕様が異なるマザーボードに対して、メモリモジュールを取り付けて用いることができる。
一方で、単に、マザーボードから供給される電源電圧を変換する場合、マザーボード側のインタフェース信号の電圧レベルと、メモリモジュール側のインタフェース信号の電圧レベルとが異なることになる。インタフェース信号の電圧レベルが異なると通信ができないため、例えば、インタフェース信号の電圧レベルを変換するレベル変換回路が実装される。
インタフェース信号の電圧レベルを変換する場合、インタフェース信号には、レベル変換回路の影響により遅延が発生する。このため、メモリモジュールの動作周波数を上げることができない場合があった。そこで、インタフェース信号のレベル変換を行わずに、異なるインタフェース電圧の基板同士を接続可能な電子装置が求められていた。
本発明は、インタフェース信号のレベル変換を行わずに、様々なインタフェース電圧のサブ基板を接続可能な本体基板を備える電子装置を提供することを目的とする。
(1) 本発明は、インタフェース信号の電圧レベルに応じた電流駆動能力を設定可能な本体基板(例えば、後述の「本体基板10」)を備える電子装置(例えば、後述の「電子装置1」)であって、前記本体基板は、供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なIC(例えば、後述の「IC11」)と、前記ICにインタフェース電圧を供給可能な第1電圧供給部(例えば、後述の「第1電圧供給部101」)と、インタフェース電圧としての第1電圧を生成する第1電圧生成部(例えば、後述の「第1電圧生成部121」)と、前記第1電圧供給部と前記第1電圧生成部との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部(例えば、後述の「電源接続部13」)と、前記ICのインタフェース信号の電流駆動能力を設定可能な駆動能力設定部(例えば、後述の「駆動能力設定部102」)と、電源接続部と駆動能力設定部のデフォルト設定を指示するデフォルト指示部(例えば、後述の「デフォルト指示部14」)と、を備える電子装置に関する。
(2) (1)に記載された電子装置であって、前記本体基板に接続されると共に、前記本体基板から電圧を供給されるサブ基板(例えば、後述の「サブ基板20」)を更に備え、前記サブ基板は、前記インタフェース信号を送受信可能な処理部(例えば、後述の「処理部21」)と、前記ICのインタフェース信号の電流駆動能力の設定を指示する駆動能力指示部と、を備え、(例えば、後述の「駆動能力指示部22」)と、を備え、前記駆動能力設定部は、前記駆動能力指示部によって指示された電流駆動能力を前記ICのインタフェース信号の電流駆動能力に設定してもよい。
(3) (2)に記載された電子装置であって、前記サブ基板は、前記本体基板から供給された電圧に基づいて第2電圧を生成する第2電圧生成部(例えば、後述の「第2電圧生成部25」)と、第2電圧を前記処理部と前記第1電圧供給部に供給する第2電圧供給部(例えば、後述の「第2電圧供給部202」)と、前記電源接続部に切断指示を出力する電源指示部(例えば、後述の「電源指示部24」)と、を更に備え、前記電源接続部は、前記電源指示部からの切断指示に従い前記第1電圧供給部と前記第1電圧生成部との間を切断してもよい。
(4) (2)に記載された電子装置であって、前記サブ基板は、前記本体基板から供給された電圧を前記処理部及び前記第1電圧供給部に供給する第2電圧供給部(例えば、後述の「第2電圧供給部202」)と、前記電源接続部に切断指示を出力する電源指示部(例えば、後述の「電源指示部24」)と、を更に備え、前記電源接続部は、前記電源指示部からの切断指示に従い前記第1電圧供給部と前記第1電圧生成部との間を切断してもよい。
(5) (2)に記載された電子装置であって、前記サブ基板は、前記本体基板の前記第1電圧供給部から供給された第1電圧を前記処理部に供給してもよい。
本発明によれば、インタフェース信号のレベル変換を行わずに、様々なインタフェース電圧のサブ基板を接続可能な本体基板を備える電子装置を提供することができる。
以下、本発明の各実施形態に係る電子装置1について、図1〜図4を参照して説明する。
[第1実施形態]
まず、本発明の第1実施形態に係る電子装置1ついて、図1及び図2を参照して説明する。
本実施形態に係る電子装置1は、図1に示すように、本体基板10と、サブ基板20と、を備え、本体基板10とサブ基板20との間でデータ送受信可能な装置である。具体的には、電子装置1は、本体基板10からサブ基板20にインタフェース信号の電圧を供給し、共通の電圧レベルでインタフェース信号を送受信する装置である。電子装置1は、例えば、本体基板10のスロット(図示せず)に対して、サブ基板20を取り付け(接続)可能な装置である。
[第1実施形態]
まず、本発明の第1実施形態に係る電子装置1ついて、図1及び図2を参照して説明する。
本実施形態に係る電子装置1は、図1に示すように、本体基板10と、サブ基板20と、を備え、本体基板10とサブ基板20との間でデータ送受信可能な装置である。具体的には、電子装置1は、本体基板10からサブ基板20にインタフェース信号の電圧を供給し、共通の電圧レベルでインタフェース信号を送受信する装置である。電子装置1は、例えば、本体基板10のスロット(図示せず)に対して、サブ基板20を取り付け(接続)可能な装置である。
〔本体基板の構成〕
本体基板10は、例えば、メインボード又はバックプレーンである。本体基板10は、インタフェース信号の電圧レベルに応じた電流駆動能力を設定可能な基板である。具体的には、本体基板10は、インタフェース信号の電圧レベルに応じて出力バッファ(図示せず)の電流駆動能力を調整することが可能な基板である。本体基板10は、図2に示すように、IC11と、第1電圧生成部121(VDD_main)と、第3電圧生成部122(VDD)と、電源接続部13と、デフォルト指示部14と、を備える。本実施形態において、本体基板10は、更に、第1電圧供給部101と、駆動能力設定部102と、第1インタフェース回路103と、第3電圧供給部104と、を備える。第1電圧供給部101、駆動能力設定部102、第1インタフェース回路103、及び第3電圧供給部104のそれぞれは、電圧又は信号を供給可能な回路であり、前記スロットに取り付けられるサブ基板20の回路に接続可能に構成される。なお、図示されていないが、第1インタフェース回路103でIC11の入力になり得る信号や、ハイインピーダンスになり得る信号は、本体基板10上又はIC11内部でインタフェース電圧(第1電圧供給部101)にプルアップされるか、もしくはプルダウンされることが望ましい。
本体基板10は、例えば、メインボード又はバックプレーンである。本体基板10は、インタフェース信号の電圧レベルに応じた電流駆動能力を設定可能な基板である。具体的には、本体基板10は、インタフェース信号の電圧レベルに応じて出力バッファ(図示せず)の電流駆動能力を調整することが可能な基板である。本体基板10は、図2に示すように、IC11と、第1電圧生成部121(VDD_main)と、第3電圧生成部122(VDD)と、電源接続部13と、デフォルト指示部14と、を備える。本実施形態において、本体基板10は、更に、第1電圧供給部101と、駆動能力設定部102と、第1インタフェース回路103と、第3電圧供給部104と、を備える。第1電圧供給部101、駆動能力設定部102、第1インタフェース回路103、及び第3電圧供給部104のそれぞれは、電圧又は信号を供給可能な回路であり、前記スロットに取り付けられるサブ基板20の回路に接続可能に構成される。なお、図示されていないが、第1インタフェース回路103でIC11の入力になり得る信号や、ハイインピーダンスになり得る信号は、本体基板10上又はIC11内部でインタフェース電圧(第1電圧供給部101)にプルアップされるか、もしくはプルダウンされることが望ましい。
IC11は、供給されたインタフェース電圧を用いて、インタフェース信号を送受信可能な半導体デバイスである。IC11は、第1電圧供給部101、駆動能力設定部102、及び第1インタフェース回路103に接続される。IC11は、第1電圧供給部101から供給されたインタフェース電圧と、駆動能力設定部102から得られた電流駆動能力の設定値とに基づいて、内部の出力バッファ(図示せず)を駆動する。IC11は、出力バッファから第1インタフェース回路103にインタフェース信号(出力信号)を出力する。
第1電圧生成部121は、例えば、3.3Vの電圧レベルを出力する電源である。
第3電圧生成部122は、第1電圧生成部121とは別に設けられ、例えば、5.0Vの電圧レベルを出力する電源である。第3電圧生成部122は、第3電圧供給部104に接続される。なお、第3電圧生成部122は、本実施形態では第1電圧生成部121とは別構成として説明されるが、これに制限されず、第1電圧生成部121と共通電源であってもよい。また、第3電圧から第1電圧を生成する構成や、その逆の構成であってもよい。
第3電圧生成部122は、第1電圧生成部121とは別に設けられ、例えば、5.0Vの電圧レベルを出力する電源である。第3電圧生成部122は、第3電圧供給部104に接続される。なお、第3電圧生成部122は、本実施形態では第1電圧生成部121とは別構成として説明されるが、これに制限されず、第1電圧生成部121と共通電源であってもよい。また、第3電圧から第1電圧を生成する構成や、その逆の構成であってもよい。
電源接続部13は、第1電圧供給部101と第1電圧生成部121とデフォルト指示部14に接続され、サブ基板20から第1電圧供給部101に電圧が供給されない場合に、インタフェース電圧としての第1電圧を第1電圧供給部101に接続するための構成である。電源接続部13は、第1電圧生成部121と第1電圧供給部101との間に接続される。電源接続部13は、デフォルト指示部14からの指示によりデフォルトでは接続状態であり、切断指示を受けた場合にこの接続を切断可能に構成される。電源接続部13は、例えばFETやバイポーラトランジスタである。電源接続部13のソース(エミッタ)は、第1電圧生成部121に接続される。電源接続部13のドレイン(コレクタ)は、駆動能力設定部102に接続される。電源接続部13のゲート(ベース)はデフォルト指示部14の抵抗部143に接続される。
デフォルト指示部14は、電源接続部13と駆動能力設定部102に接続される。デフォルト指示部14は、デフォルト設定用電源141と、抵抗部142と、抵抗部143と、を備える。駆動能力設定部102は、第1電圧供給部101からIC11に供給される電源電圧に応じて、IC11の電流駆動能力を設定可能な回路である。駆動能力設定部102は、後述するサブ基板20の駆動能力指示部22によって指示された電流駆動能力を、IC11の電流駆動能力に設定する。
デフォルト設定用電源141は、駆動能力設定部102にハイレベルの信号を出力する。本実施形態において、デフォルト設定用電源141は、例えば、第1電圧生成部121と同じ第1電圧を出力する。
抵抗部142は、プルアップ抵抗である。抵抗部142の一端は、デフォルト設定用電源141に接続される。抵抗部142の他端は、駆動能力設定部102に接続される。
抵抗部143は、プルアップ抵抗である。抵抗部143の一端はデフォルト設定用電源141に接続され、他端は電源接続部13のゲート(ベース)に接続される。
抵抗部143は、プルアップ抵抗である。抵抗部143の一端はデフォルト設定用電源141に接続され、他端は電源接続部13のゲート(ベース)に接続される。
〔本体基板の動作〕
以上の本体基板10によれば、図2に示すようにサブ基板20が接続されていない場合、駆動能力設定部102は、抵抗部142によりデフォルト設定用電源141の電源電圧にプルアップされているので、ハイレベルとなる。これにより、IC11には、駆動能力設定部102を介してハイレベルが入力される。ハイレベルが入力されることで具体的にどのような電流駆動能力となるかはIC11に依存するが、サブ基板20が接続されていない場合には電流駆動能力が不定でなければ十分である。
以上の本体基板10によれば、図2に示すようにサブ基板20が接続されていない場合、駆動能力設定部102は、抵抗部142によりデフォルト設定用電源141の電源電圧にプルアップされているので、ハイレベルとなる。これにより、IC11には、駆動能力設定部102を介してハイレベルが入力される。ハイレベルが入力されることで具体的にどのような電流駆動能力となるかはIC11に依存するが、サブ基板20が接続されていない場合には電流駆動能力が不定でなければ十分である。
また、電源接続部13のゲート(ベース)は、抵抗部143によりデフォルト設定用電源141にプルアップされているので、ハイレベルが印加される。これにより、第1電圧生成部121は、第1電圧供給部101に接続される。IC11には、第1電圧供給部101を介して第1電圧生成部121の第1電圧が供給される。
IC11は、第1電圧供給部101から得られる電源電圧に対して、駆動能力設定部102によって設定された電流駆動能力で出力バッファを駆動する。
〔サブ基板の構成〕
サブ基板20は、本体基板10に接続されると共に、第3電圧生成部122から電圧を供給される基板である。サブ基板20は、本体基板10との間で通信可能な基板である。本実施形態において、サブ基板20は、図1に示すように、処理部21と、駆動能力指示部22と、電源指示部24と、第2電圧生成部25と、を備える。本実施形態において、サブ基板20は、更に、第2電圧供給部202と、第2インタフェース回路203と、を備える。駆動能力指示部22、第2電圧供給部202、及び第2インタフェース回路203のそれぞれは、本体基板10の回路に接続可能に構成される。具体的には、駆動能力指示部22は、駆動能力設定部102に接続される。第2電圧供給部202は、第1電圧供給部101に接続される。第2インタフェース回路203は、第1インタフェース回路103に接続される。
サブ基板20は、本体基板10に接続されると共に、第3電圧生成部122から電圧を供給される基板である。サブ基板20は、本体基板10との間で通信可能な基板である。本実施形態において、サブ基板20は、図1に示すように、処理部21と、駆動能力指示部22と、電源指示部24と、第2電圧生成部25と、を備える。本実施形態において、サブ基板20は、更に、第2電圧供給部202と、第2インタフェース回路203と、を備える。駆動能力指示部22、第2電圧供給部202、及び第2インタフェース回路203のそれぞれは、本体基板10の回路に接続可能に構成される。具体的には、駆動能力指示部22は、駆動能力設定部102に接続される。第2電圧供給部202は、第1電圧供給部101に接続される。第2インタフェース回路203は、第1インタフェース回路103に接続される。
処理部21は、インタフェース信号を所定の電圧レベルで処理可能な回路である。処理部21は、第2電圧供給部202及び第2インタフェース回路203に接続される。本実施形態において、処理部21には、第2電圧供給部202を介して、後述する第2電圧生成部25によって生成される第2電圧が供給される。処理部21は、供給される第2電圧の電圧レベルで、第2インタフェース回路203を介して送受信されるインタフェース信号を処理可能な回路である。
駆動能力指示部22は、処理部21を動作させる電圧レベルに応じて、電流駆動能力の設定を指示する回路である。駆動能力指示部22は、駆動能力設定部102に接続される。駆動能力指示部22は、例えば、グラウンド直結又はオープン(ハイインピーダンス)である。グラウンド直結の線はローレベルとなり、オープン(ハイインピーダンス)の線は抵抗部142によりデフォルト設定用電源141にプルアップされているのでハイレベルとなる。これにより、駆動能力指示部22は、駆動能力設定部102を介して、ハイレベルをIC11に入力する。
電源指示部24は、電源接続部13の設定を切り換える信号を出力する回路である。本実施形態において、電源指示部24は、グラウンド直結である。電源指示部24は、電源接続部13のゲート(ベース)に接続されることで、電源接続部13をオフに(切断)する。即ち、電源指示部24から切断指示が出力されており、これにより電源接続部13はオフである(切断される)ので、IC11のインタフェース電圧として、後述する第2電圧生成部25によって生成される第2電圧が供給されることになる。
第2電圧生成部25は、例えば、リニアレギュレータやスイッチングレギュレータ等のDC−DCコンバータである。第2電圧生成部25は、第3電圧供給部104と第2電圧供給部202とに接続される。第2電圧生成部25は、本体基板10から供給された電圧に基づいて第2電圧を生成する。第2電圧生成部25は、第3電圧生成部122で生成され且つ第3電圧供給部104を介して供給される第3電圧から、インタフェース信号の電圧となる第2電圧を生成し、生成した第2電圧を第2電圧供給部202に供給する。本実施形態において、第2電圧生成部25は、第3電圧生成部122の電圧を変換する。第2電圧生成部25は、例えば、第3電圧(VDD)の5.0Vから、第2電圧(VDD_option)の1.8Vに変換する。この第2電圧は、サブ基板20の第2電圧供給部202から、本体基板10の第1電圧供給部101に供給される。
〔電子装置の動作〕
次に、本実施形態における電子装置1の動作について説明する。
まず、図2に示すサブ基板20が本体基板10に接続されていない状態から、図1に示す状態になるように、サブ基板20は、本体基板10に対して接続される。これにより、駆動能力指示部22は、駆動能力設定部102に接続される。第2電圧供給部202は、第1電圧供給部101に接続される。第2インタフェース回路203は、第1インタフェース回路103に接続される。電源指示部24は、電源接続部13のゲート(ベース)に接続される。第2電圧生成部25は、第3電圧供給部104に接続される。
次に、本実施形態における電子装置1の動作について説明する。
まず、図2に示すサブ基板20が本体基板10に接続されていない状態から、図1に示す状態になるように、サブ基板20は、本体基板10に対して接続される。これにより、駆動能力指示部22は、駆動能力設定部102に接続される。第2電圧供給部202は、第1電圧供給部101に接続される。第2インタフェース回路203は、第1インタフェース回路103に接続される。電源指示部24は、電源接続部13のゲート(ベース)に接続される。第2電圧生成部25は、第3電圧供給部104に接続される。
駆動能力指示部22は駆動能力を指示するための各信号を、グラウンド直結又はオープン(ハイインピーダンス)のいずれかにする。グラウンド直結の信号はローレベルとなり、オープン(ハイインピーダンス)の信号はデフォルト指示部14のプルアップ抵抗である抵抗部142によりデフォルト設定用電源141の電圧レベル、即ちハイレベルとなる。これにより、駆動能力設定部102は、駆動能力指示部22によって指示された電流駆動能力を、IC11のインタフェース信号の駆動能力に設定する。なお、駆動能力指示部22は、駆動能力を指示するための各信号をオープンにする代わりに明示的にハイレベルにしてもよい。
電源接続部13は、電源指示部24からの切断指示に従い第1電圧供給部101と第1電圧生成部121との間を切断する。具体的には、電源指示部24は、電源接続部13のゲート(ベース)をグラウンドに落とすことで、電源接続部13をオフに(切断)する。これにより、第1電圧生成部121から第1電圧供給部101への第1電圧の供給がオフに(切断)される。
第2電圧生成部25は、第3電圧から変換して第2電圧を生成する。第2電圧供給部202は、処理部21と第1電圧供給部101とに第2電圧を供給する。これにより、IC11は、第2電圧生成部25によって変換された第2電圧で動作すると共に、駆動能力指示部22によって指示された設定値で出力バッファを駆動する。従って、IC11から出力されるインタフェース信号の電圧レベルと、処理部21によって処理される信号の電圧レベルとは、いずれも第2電圧生成部25によって生成された第2電圧の電圧レベルとなる。
以上説明した第1実施形態の電子装置1によれば、以下のような効果を奏する。
(1)インタフェース信号の電流駆動能力を設定可能な本体基板10を備える電子装置1であって、本体基板10は、供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なIC11と、IC11にインタフェース電圧を供給可能な第1電圧供給部101と、インタフェース電圧としての第1電圧を生成する第1電圧生成部121と、第1電圧供給部101と第1電圧生成部121との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部13と、IC11のインタフェース信号の電流駆動能力を設定可能な駆動能力設定部102と、電源接続部13と駆動能力設定部102のデフォルト設定を指示するデフォルト指示部14と、を備える。
(1)インタフェース信号の電流駆動能力を設定可能な本体基板10を備える電子装置1であって、本体基板10は、供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なIC11と、IC11にインタフェース電圧を供給可能な第1電圧供給部101と、インタフェース電圧としての第1電圧を生成する第1電圧生成部121と、第1電圧供給部101と第1電圧生成部121との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部13と、IC11のインタフェース信号の電流駆動能力を設定可能な駆動能力設定部102と、電源接続部13と駆動能力設定部102のデフォルト設定を指示するデフォルト指示部14と、を備える。
本体基板10のみで電子装置1が構成される場合であっても、IC11のインタフェース電圧と、IC11のインタフェース信号の電流駆動能力とが設定されるので、IC11のインタフェース信号が不定となることを避けることができ、本体基板10の動作を安定させることができる。また、メイン電源から電圧変換してインタフェース電圧を生成する回路を本体基板10に設ける必要が無いので、本体基板10のみで動作させる場合に電子装置1を構成するコストを低減することができる。
(2)電子装置1は、本体基板10に接続されると共に、本体基板10から電圧を供給されるサブ基板20を更に備え、サブ基板20は、インタフェース信号を送受信可能な処理部21と、IC11のインタフェース信号の電流駆動能力の設定を指示する駆動能力指示部22と、を備え、駆動能力設定部102は、駆動能力指示部22によって指示された電流駆動能力をIC11のインタフェース信号の電流駆動能力に設定する。
(3)サブ基板20は、本体基板10から供給された電圧を基にして第2電圧を生成する第2電圧生成部25と、第2電圧を処理部21と第1電圧供給部101に供給する第2電圧供給部202と、電源接続部13に切断指示を出力する電源指示部24と、を更に備え、電源接続部13は、電源指示部24からの切断指示に従い第1電圧供給部101と第1電圧生成部121との間を切断する。
このような構成により、本体基板10のインタフェース信号の電圧レベルをサブ基板20のインタフェース電圧に変更することができるので、本体基板10の同じオプションスロットに、様々なインタフェース電圧のサブ基板20を取り付けることができる。しかもIC11のインタフェース信号の電流駆動能力をサブ基板20のインタフェース電圧に適した値に設定することができ、インタフェース信号のシグナル・インテグリティの向上が期待できる。
[第2実施形態]
次に、本発明の第2実施形態に係る電子装置1について、図3を参照して説明する。第2実施形態の説明にあたって、第1実施形態と同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第2実施形態に係る電子装置1は、サブ基板20が本体基板10から供給された電圧をそのまま本体基板10に帰還させる点で、第1実施形態とは異なる。即ち、図3に示すように、サブ基板20が、第3電圧生成部122から供給される第3電圧を第1電圧供給部101に供給する点で、第1実施形態とは異なる。具体的には、第2実施形態に係る電子装置1は、サブ基板20が、第2電圧生成部25を備えず、第2電圧供給部202が第3電圧供給部104に接続される点で、第1実施形態とは異なる。
次に、本発明の第2実施形態に係る電子装置1について、図3を参照して説明する。第2実施形態の説明にあたって、第1実施形態と同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第2実施形態に係る電子装置1は、サブ基板20が本体基板10から供給された電圧をそのまま本体基板10に帰還させる点で、第1実施形態とは異なる。即ち、図3に示すように、サブ基板20が、第3電圧生成部122から供給される第3電圧を第1電圧供給部101に供給する点で、第1実施形態とは異なる。具体的には、第2実施形態に係る電子装置1は、サブ基板20が、第2電圧生成部25を備えず、第2電圧供給部202が第3電圧供給部104に接続される点で、第1実施形態とは異なる。
〔電子装置の動作〕
次に、本実施形態における電子装置1の動作について説明する。
電源指示部24は、電源接続部13のゲート(ベース)をグラウンドに落とすことで、電源接続部13をオフにする。これにより、第1電圧生成部121から第1電圧供給部101への第1電圧の供給がオフにされる。
次に、本実施形態における電子装置1の動作について説明する。
電源指示部24は、電源接続部13のゲート(ベース)をグラウンドに落とすことで、電源接続部13をオフにする。これにより、第1電圧生成部121から第1電圧供給部101への第1電圧の供給がオフにされる。
第2電圧供給部202は、第3電圧供給部104に接続される。また、第2電圧供給部202は、第1電圧供給部101に接続される。第3電圧生成部122は、第3電圧供給部104に電圧を供給する。第3電圧供給部104に供給された電圧は、第2電圧供給部202を介して処理部21に供給される。これにより、処理部21は、第3電圧生成部122によって生成される第3電圧の電圧レベルで動作する。
また、第2電圧供給部202は、第1電圧供給部101を介して、IC11に第3電圧生成部122によって生成された第3電圧の電圧レベルを出力する。これにより、IC11は、第3電圧の電圧レベルで動作すると共に、駆動能力指示部22によって指示された設定値で出力バッファを駆動する。従って、IC11から出力されるインタフェース信号の電圧レベルと、処理部21によって処理される信号の電圧レベルが第3電圧生成部122によって生成される第3電圧の電圧レベルとなる。
以上説明した第2実施形態の電子装置1によれば、上記(1)〜(3)の効果に加え、以下のような効果を奏する。
(4)サブ基板20は、本体基板10から供給された電圧を処理部21と第1電圧供給部101に供給する第2電圧供給部202と、電源接続部13に切断指示を出力する電源指示部24と、を更に備え、電源接続部13は、電源指示部24からの切断指示に従い第1電圧供給部101と第1電圧生成部121との間を切断する。
(4)サブ基板20は、本体基板10から供給された電圧を処理部21と第1電圧供給部101に供給する第2電圧供給部202と、電源接続部13に切断指示を出力する電源指示部24と、を更に備え、電源接続部13は、電源指示部24からの切断指示に従い第1電圧供給部101と第1電圧生成部121との間を切断する。
これにより、サブ基板20は、本体基板10から得られた第3電圧を本体基板10のIC11に入力することができる。このような構成により、本体基板10から供給される第3電圧をインタフェース電圧として動作可能なサブ基板を本体基板10に接続可能となる。しかもIC11のインタフェース信号の電流駆動能力を第3電圧の電圧レベルに適した値に設定することができ、インタフェース信号のシグナル・インテグリティの向上が期待できる。
[第3実施形態]
次に、本発明の第3実施形態に係る電子装置1について、図4を参照して説明する。第3実施形態の説明にあたって、第2実施形態と同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第3実施形態に係る電子装置1は、サブ基板20が本体基板10から電圧の供給を受ける一方、電圧を本体基板10に帰還させない点で、第2実施形態とは異なる。即ち、図4に示すように、サブ基板20が本体基板10の第1電圧供給部101から供給された第1電圧を処理部21に供給する点で、第2実施形態とは異なる。具体的には、サブ基板20が、電源指示部24を備えない点で、第2実施形態とは異なる。また、第2電圧供給部202が第3電圧供給部104に接続されない点で、第2実施形態とは異なる。
次に、本発明の第3実施形態に係る電子装置1について、図4を参照して説明する。第3実施形態の説明にあたって、第2実施形態と同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
第3実施形態に係る電子装置1は、サブ基板20が本体基板10から電圧の供給を受ける一方、電圧を本体基板10に帰還させない点で、第2実施形態とは異なる。即ち、図4に示すように、サブ基板20が本体基板10の第1電圧供給部101から供給された第1電圧を処理部21に供給する点で、第2実施形態とは異なる。具体的には、サブ基板20が、電源指示部24を備えない点で、第2実施形態とは異なる。また、第2電圧供給部202が第3電圧供給部104に接続されない点で、第2実施形態とは異なる。
〔電子装置の動作〕
次に、本実施形態における電子装置1の動作について説明する。
電源接続部13は、デフォルト設定用電源141の電圧レベルによりオン(接続)状態となる。電源接続部13は、第1電圧供給部101を介して、第1電圧生成部121の電圧レベル(3.3V)である第1電圧をIC11に入力する。これにより、IC11は、第1電圧生成部121より生成される第1電圧の電圧レベルで動作する。
次に、本実施形態における電子装置1の動作について説明する。
電源接続部13は、デフォルト設定用電源141の電圧レベルによりオン(接続)状態となる。電源接続部13は、第1電圧供給部101を介して、第1電圧生成部121の電圧レベル(3.3V)である第1電圧をIC11に入力する。これにより、IC11は、第1電圧生成部121より生成される第1電圧の電圧レベルで動作する。
更に、電源接続部13は、第1電圧供給部101及び第2電圧供給部202を介して、処理部21に第1電圧生成部121の電圧レベルである第1電圧を出力する。これにより、処理部21は、第1電圧生成部121によって生成される第1電圧の電圧レベルで動作して、インタフェース信号を処理する。従って、IC11から出力されるインタフェース信号の電圧レベルと、処理部21によって処理される信号の電圧レベルとは、いずれも第1電圧生成部121によって生成される第1電圧の電圧レベルとなる。
以上説明した第3実施形態の電子装置1によれば、上記(1)〜(4)の効果に加え、以下のような効果を奏する。
(5)サブ基板20は、本体基板10の第1電圧供給部101から供給された第1電圧を処理部21に供給する。これにより、本体基板10のデフォルトのインタフェース電圧である第1電圧で動作可能なサブ基板20を本体基板10に接続可能となる。この場合、IC11のインタフェース信号の電流駆動能力を第1電圧の電圧レベルに適した値に設定することができる。これにより、インタフェース信号のシグナル・インテグリティの向上が期待できる。
(5)サブ基板20は、本体基板10の第1電圧供給部101から供給された第1電圧を処理部21に供給する。これにより、本体基板10のデフォルトのインタフェース電圧である第1電圧で動作可能なサブ基板20を本体基板10に接続可能となる。この場合、IC11のインタフェース信号の電流駆動能力を第1電圧の電圧レベルに適した値に設定することができる。これにより、インタフェース信号のシグナル・インテグリティの向上が期待できる。
以上、本発明の電子装置の好ましい各実施形態につき説明したが、本発明は、上述の実施形態に制限されるものではなく、適宜変更が可能である。
例えば、第1、第2及び第3実施形態において、第1電圧生成部121及び第3電圧生成部122を異なる電源(2つの電圧生成部)としたが、これに制限されない。第1電圧生成部121及び第3電圧生成部122は、同じ電源(1つの電源回路)であってもよい。また、第3電圧から第1電圧を生成する構成や、その逆の構成であってもよい。
また、上記実施形態において、抵抗部142は、プルアップ抵抗で説明されたが、これに制限されない。抵抗部142は、プルダウン抵抗であってもよい。
1 電子装置
10 本体基板
11 IC
13 電源接続部
14 デフォルト指示部
20 サブ基板
21 処理部
22 駆動能力指示部
24 電源指示部
25 第2電圧生成部
101 第1電圧供給部
102 駆動能力設定部
121 第1電圧生成部
202 第2電圧供給部
10 本体基板
11 IC
13 電源接続部
14 デフォルト指示部
20 サブ基板
21 処理部
22 駆動能力指示部
24 電源指示部
25 第2電圧生成部
101 第1電圧供給部
102 駆動能力設定部
121 第1電圧生成部
202 第2電圧供給部
Claims (5)
- インタフェース信号の電流駆動能力を設定可能な本体基板を備える電子装置であって、
前記本体基板は、
供給されるインタフェース電圧を用いて、インタフェース信号を送受信可能なICと、
前記ICにインタフェース電圧を供給可能な第1電圧供給部と、
インタフェース電圧としての第1電圧を生成する第1電圧生成部と、
前記第1電圧供給部と前記第1電圧生成部との間を接続し、切断指示を受けた場合にこの接続を切断可能な電源接続部と、
前記ICのインタフェース信号の電流駆動能力を設定可能な駆動能力設定部と、
前記電源接続部と前記駆動能力設定部のデフォルト設定を指示するデフォルト指示部と、
を備える電子装置。 - 前記本体基板に接続されると共に、前記本体基板から電圧を供給されるサブ基板を更に備え、
前記サブ基板は、
前記インタフェース信号を送受信可能な処理部と、
前記ICのインタフェース信号の電流駆動能力の設定を指示する駆動能力指示部と、
を備え、
前記駆動能力設定部は、前記駆動能力指示部によって指示された電流駆動能力を前記ICのインタフェース信号の電流駆動能力に設定する請求項1に記載の電子装置。 - 前記サブ基板は、
前記本体基板から供給された電圧に基づいて第2電圧を生成する第2電圧生成部と、
第2電圧を前記処理部及び前記第1電圧供給部に供給する第2電圧供給部と、
前記電源接続部に切断指示を出力する電源指示部と、
を更に備え、
前記電源接続部は、前記電源指示部からの切断指示に従い前記第1電圧供給部と前記第1電圧生成部との間を切断する請求項2に記載の電子装置。 - 前記サブ基板は、
前記本体基板から供給された電圧を前記処理部及び前記第1電圧供給部に供給する第2電圧供給部と、
前記電源接続部に切断指示を出力する電源指示部と、
を更に備え、
前記電源接続部は、前記電源指示部からの切断指示に従い前記第1電圧供給部と前記第1電圧生成部との間を切断する請求項2に記載の電子装置。 - 前記サブ基板は、前記本体基板の前記第1電圧供給部から供給された第1電圧を前記処理部に供給する請求項2に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018069477A JP2019179479A (ja) | 2018-03-30 | 2018-03-30 | 電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018069477A JP2019179479A (ja) | 2018-03-30 | 2018-03-30 | 電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019179479A true JP2019179479A (ja) | 2019-10-17 |
Family
ID=68278775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018069477A Pending JP2019179479A (ja) | 2018-03-30 | 2018-03-30 | 電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019179479A (ja) |
-
2018
- 2018-03-30 JP JP2018069477A patent/JP2019179479A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6907492B2 (en) | Interface circuit which meets universal serial bus standard and performs host and device functions | |
US8421501B1 (en) | Digital data handling in a circuit powered in a high voltage domain and formed from devices designed for operation in a lower voltage domain | |
US7378896B2 (en) | Single pin for multiple functional control purposes | |
US8745420B2 (en) | Semiconductor device for supplying power supply voltage to semiconductor device | |
US10848147B2 (en) | High performance I2C transmitter and bus supply independent receiver, supporting large supply voltage variations | |
JP2009111794A (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
EP3217552B1 (en) | Input-output receiver | |
JP2009524320A (ja) | 電力制御回路 | |
US8201003B2 (en) | Circuit for preventing computer power down sequence failure | |
KR101052284B1 (ko) | 파워 시퀀스/클록 타이밍 제어 장치 | |
JP2019179479A (ja) | 電子装置 | |
JP5839781B2 (ja) | 半導体装置 | |
US7768310B2 (en) | Semiconductor device, method of switching drive capability of the semiconductor device, and system including semiconductor devices | |
JP2010171589A (ja) | 信号切換回路 | |
US8593184B2 (en) | Buffer circuit with regulating function and regulating circuit thereof | |
JP5981002B2 (ja) | コントローラic及び携帯機器 | |
US7208977B2 (en) | Tristate startup operating mode setting device | |
CN213547799U (zh) | 耳机驱动电路和降噪耳机 | |
CN211606793U (zh) | 一种接口电路与电子设备 | |
US7843182B2 (en) | Unit operable in a plurality of operating modes, device, and transmitting/receiving system | |
CN111279659B (zh) | 电子电路和电子设备 | |
TWI828549B (zh) | 用於控制電源模組的控制電路 | |
CN111241014B (zh) | 接口传输模块以及信号传输方法 | |
JP2010171590A (ja) | 信号切換回路 | |
US20130322664A1 (en) | Noise elimination circuit for audio equipment |