DE19824154C2 - Schaltungsanordnung zum Schutz einer integrierten Schaltung - Google Patents
Schaltungsanordnung zum Schutz einer integrierten SchaltungInfo
- Publication number
- DE19824154C2 DE19824154C2 DE19824154A DE19824154A DE19824154C2 DE 19824154 C2 DE19824154 C2 DE 19824154C2 DE 19824154 A DE19824154 A DE 19824154A DE 19824154 A DE19824154 A DE 19824154A DE 19824154 C2 DE19824154 C2 DE 19824154C2
- Authority
- DE
- Germany
- Prior art keywords
- supply voltage
- connection
- circuit
- operating voltage
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
Der Anmeldungsgegenstand betrifft eine Schaltungsanordnung
zum Schutz einer Schaltung, die einer hohen Versorgungsspan
nung und einer niedrigen Versorgungsspannung bedarf, gegen
Beschädigung wegen Nichteinhaltung der vorgesehenen Reihen
folge beim Anlegen der Versorgungsspannungen, umfassend die
Merkmale des Oberbegriffs des Anspruchs 1.
Eine gattungsgemäße Schaltungsanordnung ist aus
der US 56 10 791 bekannt.
Einige Integrierte Schaltungen IC (Integrated Circuit) auf
nehmende Bausteine, wie z. B. zum Anschluß an den standardi
sierten PCI(Peripheral Components Interface)-Bus vorgesehene
Bausteine, benötigen eine 5-V(Volt)-Versorgungsspannung für
den Baustein-Kern (Core) und eine 3.3-V-Versorgungsspannung
für die IO(Input/Output)-Buffer, um die 3.3-V-PCI-Pegel zu
erzeugen. Bausteininterne ESD(Electro Statical Discharge)-
Schutzdioden und parasitäre Dioden werden jedoch in leitender
Richtung gepolt, falls der Core mit einer kleineren Versor
gungsspannung gespeist wird als die IO-Buffer, wobei ein ex
zessiver Strom in den IO-Buffer-Pin fließt, der zu einer Be
schädigung oder Zerstörung des IO-Buffers führen kann. Daraus
ergibt sich die Forderung nach einer in Fachkreisen auch als
Power-Sequencing bezeichneten Einhaltung einer Einschaltrei
henfolge, wonach zuerst die hohe Versorgungsspannung und dann
die niedrige Versorgungsspannung eingeschaltet wird (3.3 V
nach 5 V). In Datenverarbeitungseinrichtungen PCs (Personal-
Computer) kann diese Einschaltreihenfolge garantiert werden,
da die 3.3-V-Versorgungsspannung i. d. R. aus der 5-V-Versor
gungsspannung erzeugt wird. In Systemen, wie sie in der Tele
kommunikationstechnik anzutreffen sind, mit separaten Versor
gungsspannungs-Modulen ist dies i. a. nicht der Fall. Deswei
teren ist das Redundanzkonzept so getroffen, daß die beiden
Versorgungsspannungs-Module unabhängige Ausfalleinheiten bil
den. Es besteht die Forderung, daß kein Baustein dauerhaft
beschädigt werden darf, falls eines der Versorgungsspannungs-
Module ausfällt.
In einem PC-System wird die niedrigere VS (3.3 V) aus der hö
heren Versorgungsspannung (5 V) durch einen Längs- oder
Schaltregler erzeugt. Somit kann der Fall nicht eintreten,
daß die höhere Versorgungsspannung ausfällt und die niedrige
re Versorgungsspannung bestehen bleibt.
Der Erfindung liegt die Aufgabe zugrunde, eine aufwandsarme Weiterbildung der
eingangs umrissenen Schaltungsanordnung anzugeben, durch die eine Beschädigung
der Schaltungsanordnung durch Nichteinhaltung einer Einschaltreihenfolge auch
dann vermieden wird, wenn voneinander unabhängige Versorgungsspannungsmodule
für die hohe Versorgungsspannung und für die niedrige Versorgungsspannung
eingesetzt werden.
Das Problem wird bei einem durch die Merkmale des Oberbe
griffs umrissenen Gegenstand durch die Merkmale des kenn
zeichnenden Teils des Anspruchs 1 gelöst.
Die Erfindung erspart den Aufwand für die Behebung
der bei Nicht-Einhaltung der Einschaltreihenfolge auftreten
den Schäden.
Bei der Erfindung ist die
Diode D durch eine Diode vom Typ Schottky gegeben. Diese Maß
nahme bringt in einem Betriebszustand, bei dem am Anschluß
für die niedrige Versorgungsspannung VL eine höhere Spannung als
am Anschluß für die hohe Versorgungsspannung VH anliegt,
eine im wesentlichen vollständige Entlastung der in der Inte
grierten Schaltung enthaltenen Dioden mit sich.
Die Erfindung wird im folgenden als Ausführungs
beispiel in einem zum Verständnis erforderlichen Umfang an
hand einer Figur näher erläutert. Dabei zeigt:
Fig. 1 eine prinzipielle Darstellung einer die Erfindung
realisierenden Schaltungsanordnung.
Fig. 1 läßt mehrere Integrierte Schaltungen IC1 . . IC3 erken
nen, deren Signale verarbeitender Baustein-Kern (Core) durch
eine hohe Versorgungsspannung VH (für: Voltage High) und de
ren Signale über Baustein-Anschlüsse weiterleitende Treiber,
die auch als I/O-Buffer bezeichnet werden, durch eine niedri
ge Versorgungsspannung VL (für: Voltage Low) betriebsspan
nungsversorgt werden.
Die hohe Versorgungsspannung VH wird von einem 5-V-Modul
und die niedrige Versorgungsspannung VL von einem 3,3-V-
Modul bereitgestellt.
Im übrigen sind die Module und die Integrierten Schaltungen,
wie durch ein Masse-Zeichen dargestellt, mit dem Bezugspoten
tial verbunden.
Bei einer Integrierten Schaltung ist zwischen dem Anschluß
für die hohe Versorgungsspannung VH und dem Anschluß für die
niedrige Versorgungsspannung VL die Funktion einer Diode, die
mit ihrer Kathode mit dem Anschluß für die hohe Versorgungs
spannung VH und die mit ihrer Anode mit dem Anschluß für die
niedrige Versorgungsspannung VL verbunden ist, gegeben. Die
Diodenfunktion zwischen den Anschlüssen rührt her von Schutz
beschaltungen zum Schutz gegen Spannungen außerhalb des zu
lässigen Bereichs, die auch als sogenannte ESD(Electro Stati
cal Discharge)-Beschaltungen bezeichnet werden, oder auch von
parasitären Dioden, wie sie beispielsweise bei MOSFET(Metal
Oxid Silicium Field Effect Transistor)-Transistoren auftre
ten.
Die Integrierten Schaltungen mögen durch Bausteine, die zum
Anschluß an den standardisierten PCI(Peripheral Components
Interface)-Bus vorgesehen sind, gegeben sein.
Für die Erfindung ist wesentlich, daß eine elek
trische Schaltung gegeben ist, die mit einer hohen Versorgungsspannung
VH und einer niedrigen Versorgungsspannung VL
betriebsspannungsversorgt ist.
Erfindungsgemäß ist zwischen den Anschluß für die hohe Ver
sorgungsspannung VH und den Anschluß für die niedrige Versor
gungsspannung VL eine Diode D (für: Diode) eingefügt, wobei
die Kathode der Diode mit dem Anschluß für die hohe Versor
gungsspannung VH und die Anode der Diode mit dem Anschluß für
die niedrige Versorgungsspannung VL verbunden sind.
Tritt nun ein Betriebszustand auf, bei dem am Anschluß für
die niedrige Versorgungsspannung VL eine höhere Spannung als
am Anschluß für die hohe Versorgungsspannung VH anliegt,
fließt ein Strom von dem Anschluß für die niedrige Versor
gungsspannung VL über die Diode D zu dem Anschluß für die ho
he Versorgungsspannung VH, wobei die ESD-Dioden oder auch die
parasitären Dioden in einer Integrierten Schaltung entlastet
sind.
Eine Diode zwischen dem 3.3-V-Versorgungsspannungs-Kreis und
5-V-Versorgungsspannungs-Kreis (Kathode: 5-V-Versorgungsspan
nungs-Kreis) verhindert, daß die Spannung im 5-V-Versorgungs
spannungs-Kreis so niedrig wird, daß die bausteininternen
ESD-Schutzdioden und parasitären Dioden in leitender Richtung
gepolt werden, wodurch der IO-Buffer beschädigt werden könn
te.
Erfindungsgemäß ist die
Diode D durch eine Diode vom Typ Schottky gegeben. Die Durch
flußspannung UVFSch = 0,3 . . 0,4 V der Schottky-Diode ist gegen
über der Durchflußspannung UVF = 0,6 . . . 0,7 V der ESD-Dioden
oder der parasitären Dioden der Integrierten Schaltung nied
riger, wodurch in einem Betriebszustand, bei dem am Anschluß
für die hohe Versorgungsspannung VH eine niedrigere Spannung
als am Anschluß für die niedrige Versorgungsspannung VL an
liegt, die ESD-Dioden oder auch die parasitären Dioden in ei
ner Integrierten Schaltung vollständig entlastet sind.
Claims (2)
1. Schaltungsanordnung zum Schutz einer Integrierten Schaltung (IC1, IC2, IC3), die einer
hohen Betriebsspannung und einer niedrigen Betriebsspannung
bedarf, gegen Beschädigung wegen Nichteinhaltung der vorgese
henen Reihenfolge beim Anlegen der Betriebsspannungen, bei der
die Schaltung einen Anschluß für die hohe Betriebsspan nung (VH) und einen Anschluß für die niedrige Betriebsspan nung (VL) aufweist,
die Schaltung zumindest eine interne ESD-Diode oder eine parasitäre Diode aufweist, die mit ihrer Kathode mit dem Anschluß für die hohe Betriebsspannung und mit ihrer Anode mit dem Anschluß für die niedrige Betriebsspannung verbunden ist,
dadurch gekennzeichnet, daß außerhalb der Integrierten Schaltung eine Schottky-Diode (D) mit ihrer Kathode mit dem Anschluß für die hohe Betriebsspannung und mit ihrer Anode mit dem Anschluß für die niedrige Betriebsspannung verbunden ist.
die Schaltung einen Anschluß für die hohe Betriebsspan nung (VH) und einen Anschluß für die niedrige Betriebsspan nung (VL) aufweist,
die Schaltung zumindest eine interne ESD-Diode oder eine parasitäre Diode aufweist, die mit ihrer Kathode mit dem Anschluß für die hohe Betriebsspannung und mit ihrer Anode mit dem Anschluß für die niedrige Betriebsspannung verbunden ist,
dadurch gekennzeichnet, daß außerhalb der Integrierten Schaltung eine Schottky-Diode (D) mit ihrer Kathode mit dem Anschluß für die hohe Betriebsspannung und mit ihrer Anode mit dem Anschluß für die niedrige Betriebsspannung verbunden ist.
2. Schaltungsanordnung nach Anspruch 1,
dadurch gekennzeichnet, dass
die Schottky-Diode (D) mit den Betriebsspannungsanschlüssen mehrerer In
tegrierter Schaltungen (IC1, IC, IC3) verbunden ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19824154A DE19824154C2 (de) | 1998-05-29 | 1998-05-29 | Schaltungsanordnung zum Schutz einer integrierten Schaltung |
US09/322,383 US6236549B1 (en) | 1998-05-29 | 1999-05-28 | Circuit for preventing module damage in integrated circuits which require a plurality of supply voltages |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19824154A DE19824154C2 (de) | 1998-05-29 | 1998-05-29 | Schaltungsanordnung zum Schutz einer integrierten Schaltung |
US09/322,383 US6236549B1 (en) | 1998-05-29 | 1999-05-28 | Circuit for preventing module damage in integrated circuits which require a plurality of supply voltages |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19824154A1 DE19824154A1 (de) | 1999-12-09 |
DE19824154C2 true DE19824154C2 (de) | 2003-07-17 |
Family
ID=26046520
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19824154A Expired - Fee Related DE19824154C2 (de) | 1998-05-29 | 1998-05-29 | Schaltungsanordnung zum Schutz einer integrierten Schaltung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6236549B1 (de) |
DE (1) | DE19824154C2 (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979908B1 (en) * | 2000-01-11 | 2005-12-27 | Texas Instruments Incorporated | Input/output architecture for integrated circuits with efficient positioning of integrated circuit elements |
JP4619511B2 (ja) | 2000-09-29 | 2011-01-26 | Okiセミコンダクタ株式会社 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
US7518844B1 (en) * | 2006-02-10 | 2009-04-14 | Integrated Device Technology, Inc. | Over-voltage tolerant ESD protection circuit |
US7362555B2 (en) * | 2006-08-26 | 2008-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection circuit for a mixed-voltage semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5528447A (en) * | 1994-09-30 | 1996-06-18 | At&T Global Information Solutions Company | 5-volt tolerant bi-directional i/o pad for 3-volt-optimized integrated circuits |
DE19501985A1 (de) * | 1995-01-24 | 1996-07-25 | Teves Gmbh Alfred | Verpolschutz |
US5610791A (en) * | 1994-09-26 | 1997-03-11 | International Business Machines Corporation | Power sequence independent electrostatic discharge protection circuits |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110775A (en) * | 1976-08-23 | 1978-08-29 | Festa Thomas A | Schottky diode with voltage limiting guard band |
GB8722679D0 (en) * | 1987-09-26 | 1987-11-04 | Measurement Tech Ltd | Electrical safety barriers |
US4878145A (en) * | 1988-11-21 | 1989-10-31 | Oneac Corporation | Surge/transient protector for a plurality of data lines |
FR2664760B1 (fr) * | 1990-07-13 | 1996-09-27 | Sgs Thomson Microelectronics | Dispositif de protection contre des surtensions et sa realisation monolithique. |
US5539334A (en) * | 1992-12-16 | 1996-07-23 | Texas Instruments Incorporated | Method and apparatus for high voltage level shifting |
DE69412891T2 (de) * | 1993-04-19 | 1999-04-01 | Koninklijke Philips Electronics N.V., Eindhoven | Überspannungsschutzschaltung |
US5530612A (en) * | 1994-03-28 | 1996-06-25 | Intel Corporation | Electrostatic discharge protection circuits using biased and terminated PNP transistor chains |
US6002568A (en) * | 1998-06-29 | 1999-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | ESD protection scheme for mixed-voltage CMOS integrated circuits |
-
1998
- 1998-05-29 DE DE19824154A patent/DE19824154C2/de not_active Expired - Fee Related
-
1999
- 1999-05-28 US US09/322,383 patent/US6236549B1/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5610791A (en) * | 1994-09-26 | 1997-03-11 | International Business Machines Corporation | Power sequence independent electrostatic discharge protection circuits |
US5528447A (en) * | 1994-09-30 | 1996-06-18 | At&T Global Information Solutions Company | 5-volt tolerant bi-directional i/o pad for 3-volt-optimized integrated circuits |
DE19501985A1 (de) * | 1995-01-24 | 1996-07-25 | Teves Gmbh Alfred | Verpolschutz |
Also Published As
Publication number | Publication date |
---|---|
DE19824154A1 (de) | 1999-12-09 |
US6236549B1 (en) | 2001-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19849949C2 (de) | Integrierte Schaltung mit für eine Abschaltung auf Ruhezustandsleistung geeignete CMOS-Dreistufen-Ansteuerungsvorrichtung | |
DE19533958C2 (de) | Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung | |
DE60130146T2 (de) | Esd-schutzeinrichtungen | |
DE10214068A1 (de) | ESD-Schutzschaltung für Radiofrequenz- Ein/Ausgangsanschlüsse in einer integrierten Schaltung | |
EP3021444B1 (de) | Schaltung zum schutz vor überspannungen | |
EP0736904A1 (de) | Integrierte Halbleiterschaltung mit einem Schutzmittel | |
EP1212797B1 (de) | Esd-schutzanordnung für signaleingänge und -ausgänge bei halbleitervorrichtungen mit substrattrennung | |
DE19824154C2 (de) | Schaltungsanordnung zum Schutz einer integrierten Schaltung | |
DE102020124764A1 (de) | Intelligentes Hochspannungsrelais | |
DE10060651C1 (de) | Spannungsreglerschaltung für Chipkarten-ICs | |
DE10041139A1 (de) | Anordnung zur Verbesserung des ESD-Schutzes bei einem CMOS Buffer | |
DE19704289A1 (de) | Integrierte Halbleiterschaltung, die separat zu Eingangsschaltungen geführte Netzleitungen hat und Schaltungseinheit damit | |
DE202006014573U1 (de) | Schnittstellenschaltung für eine Funktionseinheit eines Multichip-Systems | |
DE10255130A1 (de) | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen | |
DE10102354C1 (de) | Halbleiter-Bauelement mit ESD-Schutz | |
EP3066757A1 (de) | Anordnung und verfahren zum schutz einer elektronischen schaltung | |
DE102006017260A1 (de) | Verfahren zur Schaltkreisüberprüfung | |
DE102017124743A1 (de) | System und verfahren zum schaltungsschutz | |
DE212020000607U1 (de) | Steuermodul und Halbleiterbauteil | |
EP1118928A1 (de) | Schaltungsanordnung zur Regelung des Leitungsverbrauchs eines integrierten Schaltkreises | |
DE10338675A1 (de) | Reserve-Eingangs-/Ausgangs-Puffer | |
EP1147608A1 (de) | Vorrichtung zur verringerung der elektromagnetischen emission bei integrierten schaltungen mit treiberstufen | |
EP0572872A2 (de) | Schaltungsanordnung zur Reduzierung von Stromverbrauch eines Telekommunikationsendegerätes | |
DE102004007655A1 (de) | ESD-Schutzvorrichtung für eine Halbleiterschaltung mit einer mit einem Substrat- oder Guard-Ring-Kontakt kontaktierten ESD-Schaltung | |
DE69534291T2 (de) | Integrierte Schaltung, die eine Schutzanordnung gegen elektrostatische Entladungen enthält |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: NOKIA SIEMENS NETWORKS GMBH & CO.KG, 81541 MUE, DE |
|
8339 | Ceased/non-payment of the annual fee |