JP4570862B2 - 半導体レーザ駆動回路 - Google Patents

Description

本発明は、レーザプリンタ、光ディスク、光通信装置等に光源として用いられる半導体レーザを駆動制御する半導体レーザ駆動回路に関する。

半導体レーザであるレーザダイオードＬＤは小型であり、駆動電流により高速光変調を行うことができるため、近年レーザプリンタ等の光源として多用されている。レーザダイオードＬＤの駆動回路は、無バイアス方式と有バイアス方式に大別される。無バイアス方式は、バイアス電流はゼロで、入力信号に対応したパルス電流でレーザダイオードＬＤを駆動する方式である。これに対して、有バイアス方式は、レーザダイオードＬＤにしきい値電流ｉｔｈよりも小さいバイアス電流を流しながら、入力信号に対応するパルス電流を加算してレーザダイオードＬＤを駆動する方式である。有バイアス方式は、無バイアス方式と比較して、レーザ発振可能な濃度のキャリアが生成されるまでのディレイ時間を少なくできるため、入力信号に対応するパルス電流を印加してから発光までの遅延時間を小さくすることができ、現在多用されている。

しかし、従来の有バイアス方式のＬＤドライバＩＣでは、バイアス電流はある値に固定されているため、新しいシステムであるタンデムカラー機、複数のレーザダイオードＬＤを使用するマルチビーム機においては、レーザダイオードＬＤの製造ばらつきによるしきい値電流差や、使用時の温度によるしきい値電流差を吸収することができず、結果として光パルス幅が安定して得られなくなり、画像品質に影響を及ぼすという問題が生じてきた（例えば、特許文献１参照。）。

また、近年のプリンタ等の高解像度化に伴って、６５０ｎｍの赤色レーザダイオード、４００ｎｍの紫外レーザダイオードを用いたシステムの実現も始まっている。しかし、これらのレーザダイオードは７８０ｎｍや１．３μｍ等の長波長のものと比較して、レーザ発振が可能な濃度のキャリアが生成されるまでに多くの時間を要するという特徴を有しており、従来の有バイアス方式のＬＤドライバＩＣでは、所望のパルス幅よりも細いパルスしか得られないという問題があった。更には、近年のプリンタ等の高速化により、要求される光パルス幅はますます細くなってきており、安定したパルス幅の出力が期待されている。
特開２００３−１５４７０５号公報

そこで、レーザダイオードの微分量子効率を検出する動作を行う必要があるが、該検出に要する時間はレーザダイオードの特性の相違によって異なり、最も長い時間を必要とするレーザダイオードに合わせた時間に設定されていた。このため、前記微分量子効率の検出にあまり時間を要しない特性のレーザダイオードに対しても、微分量子効率の検出に所定の長い時間を費やさなければならず、微分量子効率の検出時間を短縮することができなかった。

本発明は、上記のような問題を解決するためになされたものであり、レーザダイオードの特性に応じた時間で微分量子効率の検出を行うことができ、レーザダイオードの特性に応じて微分量子効率の検出時間を短縮することができる半導体レーザ駆動回路を得ることを目的とする。

この発明に係る半導体レーザ駆動回路は、供給された電流に応じた光量で発光する半導体レーザの光量をモニタし、該光量に応じた電圧Ｖｍを生成して出力する光量検出回路部を備え、該光量検出回路部の出力電圧Ｖｍに基づいて前記半導体レーザの光量が所定値になるように制御するサンプルホールド型のＡＰＣ回路を備えた半導体レーザ駆動回路において、
設定された電流値の変調電流であるパルス電流を生成し、外部からの制御信号Ｓｄに応じて該パルス電流を前記半導体レーザに供給するパルス電流生成回路部と、
前記光量検出回路部からの電圧Ｖｍが、設定された電圧になるように、直流電流であるバイアス電流を生成して前記半導体レーザに供給するバイアス電流生成回路部と、
外部から設定された周波数のクロック信号ＣＬＫを生成して出力する発振回路部と、
該発振回路部からのクロック信号ＣＬＫにしたがって前記半導体レーザの微分量子効率の検出を行う所定の動作を行い、得られたパルス電流の電流値を前記パルス電流生成回路部に設定し、前記クロック信号ＣＬＫの周波数に応じて、半導体レーザの微分量子効率の検出に要する時間を短縮する制御回路部と、
を備え、
前記バイアス電流生成回路部は、
入力された電圧を電流に変換して前記半導体レーザにバイアス電流を供給する電圧‐電流変換回路部と、
充電された電圧を該電圧‐電流変換回路部に出力するＳ／Ｈコンデンサと、
前記光量検出回路部からの出力電圧Ｖｍがあらかじめ設定された所定値Ｖｒｅｆになるように該Ｓ／Ｈコンデンサを充放電し、前記電圧‐電流変換回路部の入力電圧を制御してバイアス電流の電流値を制御する演算増幅回路部と、
前記制御回路部からの制御信号に応じて、該演算増幅回路部の出力端と前記Ｓ／Ｈコンデンサとの接続制御を行う第１スイッチ回路部と、
を備え、
前記演算増幅回路部は、前記制御回路部からの制御信号に応じて出力電流供給能力を切り替え、前記制御回路部は、Ｓ／Ｈコンデンサの充電を行うように第１スイッチ回路部を制御すると同時に演算増幅回路部の出力電流供給能力が大きくなるように切り替えるものである。

具体的には、前記演算増幅回路部は、
前記光量検出回路部からの出力電圧Ｖｍが前記制御回路部によって設定された電圧になるように、前記第１スイッチ回路部を介してＳ／Ｈコンデンサの電圧を制御する第１演算増幅器と、
前記制御回路部からの制御信号に応じて作動し、該第１演算増幅器に並列に接続された第２演算増幅器と、
を備えるようにした。

一方、前記発振回路部は、
前記クロック信号ＣＬＫの周波数を設定するための抵抗と、
該抵抗の抵抗値に応じた周波数のクロック信号ＣＬＫを生成して出力する発振回路と、
を備えるようにした。

この場合、前記パルス電流生成回路部、バイアス電流生成回路部の電圧‐電流変換回路部、演算増幅回路部及び第１スイッチ回路部、制御回路部、並びに発振回路部の発振回路は、１つのＩＣに集積されるようにした。

この場合、前記抵抗をＩＣに外付けするようにしてもよい。

また、前記発振回路部は、
前記クロック信号ＣＬＫの周波数を設定するためのコンデンサと、
該コンデンサの容量値に応じた周波数のクロック信号ＣＬＫを生成して出力する発振回路と、
を備えるようにした。

この場合、前記パルス電流生成回路部、バイアス電流生成回路部の電圧‐電流変換回路部、演算増幅回路部及び第１スイッチ回路部、制御回路部、並びに発振回路部の発振回路は、１つのＩＣに集積されるようにした。

この場合、前記コンデンサをＩＣに外付けするようにしてもよい。

本発明の半導体レーザ駆動回路によれば、前記制御回路部は、前記クロック信号ＣＬＫの周波数に応じて、半導体レーザの微分量子効率の検出に要する時間を変えるようにしたことから、半導体レーザの製造バラツキによるしきい値電流差、使用時の温度差によるしきい値電流差を調整し、安定した光パルスを得ることができ、プリンタ等の画像形成装置に使用した場合、高画質化及び高速化を図ることができる。また、半導体レーザの微分量子効率を検出するために要する時間を変えることにより、あらゆるスピードのシステム、及びあらゆる特性の半導体レーザユニットにも対応することができる。

更に、第１スイッチ回路部を制御してＳ／Ｈコンデンサの充電を行うとき、第２演算増幅器を作動させて、第１演算増幅器及び第２演算増幅器の２つの演算増幅器によってＳ／Ｈコンデンサを充電するようにした。このことから、半導体レーザの製造バラツキや、温度・光量を含めた使用状態や、Ｓ／Ｈコンデンサの容量値等に関わらず、半導体レーザを使用したあらゆる機器におけるＡＰＣ動作の高速化を図ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動回路の構成例を示した図である。
図１において、半導体レーザ駆動回路１は、演算増幅器ＡＭＰ１，ＡＭＰ２、スイッチＳＷ１，ＳＷ２、演算増幅器ＡＭＰ１及びＡＭＰ２の出力電圧を記憶するＳ／Ｈコンデンサ２、電圧‐電流変換回路３、可変抵抗ＶＲ１及び所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路４を備えている。

また、半導体レーザ駆動回路１は、入力されたＡＰＣを制御する信号であるＡＰＣ信号Ｓａｐｃ及びレーザダイオードＬＤを強制的に消灯させるリセット動作を開始させるためのリセット信号ＲＥＳに応じてスイッチＳＷ１，ＳＷ２及び演算増幅器ＡＭＰ２の動作制御をそれぞれ行う制御回路５と、フォトダイオードＰＤとを備えている。更に、半導体レーザ駆動回路１は、制御回路５からのデータ信号ＣＯＤＥに応じた値の電流を外部から入力された信号に応じて出力するパルス電流生成回路６と、基準電圧Ｖｒｅｆの１／２の電圧を生成し、制御回路５からの制御信号Ｖｃｏｎに応じてＶｒｅｆ又はＶｒｅｆ／２のいずれかの電圧を出力する電圧制御回路７とを備えている。また、制御回路５は、ロジック回路１１、セレクタ１２、クロック信号ＣＬＫを生成してロジック回路１１に供給する発振回路１３及び該発振回路１３からのクロック信号ＣＬＫの周波数を設定するための抵抗１４を備えている。

電圧‐電流変換回路３、パルス電流生成回路６、電圧制御回路７、演算増幅器ＡＭＰ１，ＡＭＰ２、スイッチＳＷ１，ＳＷ２、ロジック回路１１、セレクタ１２及び発振回路１３は１つのＩＣに集積されて微分量子効率検出部をなしており、リセット信号ＲＥＳは、該ＩＣのリセットを行うための信号である。ＡＰＣ信号Ｓａｐｃは、通常時のＡＰＣ制御のイネーブル信号であり、ハイレベルのときスイッチＳＷ１をオンさせて導通状態にすると共にローレベルのときスイッチＳＷ１をオフさせて遮断状態にする。基準電圧Ｖｒｅｆは、レーザダイオードＬＤの光量を設定するための電圧である。

Ｓ／Ｈコンデンサ２は、ＡＰＣ制御の結果である電圧を記憶するコンデンサである。
電圧‐電流変換回路３は、レーザダイオードＬＤに供給するバイアス電流ｉｂを生成する電流源であり、Ｓ／Ｈコンデンサ２の高圧側電圧（以下、Ｓ／Ｈコンデンサ２の電圧と呼ぶ）ＶＳＨに対応した電流を生成し、該電流をＤＣバイアス電流としてレーザダイオードＬＤに供給する。
パルス電流生成回路６は、レーザダイオードＬＤに供給する変調電流であるパルス電流ｉｐを生成して出力する電流源であり、外部からの制御信号Ｓｄに応じて生成したパルス電流ｉｐの出力制御を行う。また、パルス電流生成回路６は、レーザダイオードの微分量子効率を検出する動作（以下、初期化と呼ぶ）を行うときにロジック回路１１から入力されるデータ信号ＣＯＤＥによって生成する電流値が設定される。

電圧制御回路７には、基準電圧発生回路４からの基準電圧Ｖｒｅｆが入力され、ロジック回路１１から制御信号Ｖｃｏｎが入力されている。電圧制御回路７は、レーザダイオードＬＤの光量を設定するための基準電圧信号、例えばＶｒｅｆ／２の電圧を生成し、初期化時にロジック回路１１からの制御信号Ｖｃｏｎによって、演算増幅器ＡＭＰ１及びＡＭＰ２の各非反転入力端にＶｒｅｆ／２の電圧を出力し、初期化後は、基準電圧発生回路４からの基準電圧Ｖｒｅｆを演算増幅器ＡＭＰ１及びＡＭＰ２の各非反転入力端にそれぞれ出力する。
演算増幅器ＡＭＰ１及びＡＭＰ２の出力端は接続され、該接続部はスイッチＳＷ１の一端に接続されている。スイッチＳＷ１の他端は電圧‐電流変換回路３に接続され、該接続部と接地電圧との間にはＳ／Ｈコンデンサ２とスイッチＳＷ２が並列に接続されている。

スイッチＳＷ１は、制御回路５のセレクタ１２から制御信号ＣＴＬ１が入力され、該入力された制御信号ＣＴＬ１に応じてスイッチングを行い、スイッチＳＷ２は、制御回路５のロジック回路１１から制御信号ＣＴＬ２が入力され、該入力された制御信号ＣＴＬ２に応じてスイッチングを行う。このことにより、スイッチＳＷ１は、Ｓ／Ｈコンデンサ２の電圧ＶＳＨをホールドするために、Ｓ／Ｈコンデンサ２と演算増幅器ＡＭＰ１及びＡＭＰ２の各出力端との接続の切断制御を行う。また、スイッチＳＷ２は、レーザダイオードＬＤを強制的に消灯させるとき、例えば電源が投入されたとき等のリセット時にＳ／Ｈコンデンサ２の放電を行う。

電圧‐電流変換回路３は、入力された電圧をレーザダイオードＬＤに供給するバイアス電流ｉｂに変換するものであり、レーザダイオードＬＤのカソードに接続され、レーザダイオードＬＤのアノードは電源電圧Ｖｄｄに接続されている。一方、フォトダイオードＰＤのカソードは電源電圧Ｖｄｄに接続され、フォトダイオードＰＤのアノードと接地電圧との間に可変抵抗ＶＲ１が接続されている。また、フォトダイオードＰＤのアノードと可変抵抗ＶＲ１との接続部は演算増幅器ＡＭＰ１及びＡＭＰ２の各反転入力端に接続される。演算増幅器ＡＭＰ２は、ロジック回路１１からの制御信号ＣＴＬ３に応じて、初期化時のみ作動する。

例えば、演算増幅器ＡＭＰ２は、制御信号ＣＴＬ３がハイレベルになると作動し、制御信号ＣＴＬ３がローレベルになると動作を停止して出力端はハイインピーダンス状態になる。受光素子であるフォトダイオードＰＤは、レーザダイオードＬＤの光量に比例したモニタ電流ｉｍを生成して出力し、可変抵抗ＶＲ１は、モニタ電流ｉｍをモニタ電圧Ｖｍに変換する。演算増幅器ＡＭＰ１及びＡＭＰ２は、それぞれ電圧制御回路７からの出力電圧とモニタ電圧Ｖｍを比較してその差分に応じた電圧を出力する。

ロジック回路１１は、発振回路１３からクロック信号ＣＬＫが入力され、該クロック信号ＣＬＫに基づいて動作し、抵抗１４の抵抗値を変えることによりクロック信号ＣＬＫの周波数を変えることができる。また、ロジック回路１１は、外部からリセット信号ＲＥＳが入力されると共に、演算増幅器ＡＭＰ１及びＡＭＰ２の各出力端が接続された接続部の信号が入力されている。ロジック回路１１は、セレクタ１２の動作制御を行うと共にスイッチＳＷ１への制御信号をセレクタ１２に出力し、セレクタ１２には更に外部からＡＰＣ信号Ｓａｐｃが入力されている。セレクタ１２は、ロジック回路１１からの動作制御に応じて、ロジック回路１１からの制御信号ＣＴＬ又は外部からのＡＰＣ信号Ｓａｐｃのいずれか一方を選択して制御信号ＣＴＬ１として排他的にスイッチＳＷ１に出力する。

また、ロジック回路１１は、スイッチＳＷ２へ制御信号ＣＴＬ２を出力してスイッチング制御を行い、パルス電流生成回路６から出力されるパルス電流の設定を行うためのデータ信号ＣＯＤＥをパルス電流生成回路６に出力する。パルス電流生成回路６は、入力されたデータ信号ＣＯＤＥに応じた値のパルス電流ｉｐを生成し、外部から入力された制御信号Ｓｄに応じて該生成したパルス電流ｉｐをレーザダイオードＬＤに供給する。

ロジック回路１１は、リセット信号ＲＥＳがアサートされてリセット動作に移行してレーザダイオードの微分量子効率の検出を行う場合、電圧制御回路７に対してＶｒｅｆ又はＶｒｅｆ／２のいずれかの電圧を出力させると共にセレクタ１２に対して制御信号ＣＴＬを制御信号ＣＴＬ１としてスイッチＳＷ１に出力させる。更に、ロジック回路１１は、初期化を行う場合、スイッチＳＷ２に対して制御信号ＣＴＬ２を出力してスイッチＳＷ２のスイッチング制御を行う。更に、ロジック回路１１は、初期化を行う場合、演算増幅器ＡＭＰ２に対して制御信号ＣＴＬ３を出力して演算増幅器ＡＭＰ２の動作及び停止の制御を行う。また、ロジック回路１１は、リセット信号ＲＥＳがネゲートされて通常のＡＰＣ動作に移行すると、電圧制御回路７に対して基準電圧Ｖｒｅｆを出力させると共にセレクタ１２に対してＡＰＣ信号Ｓａｐｃを制御信号ＣＴＬ１としてスイッチＳＷ１に出力し、スイッチＳＷ２をオフさせて遮断状態にする。

ここで、初期化時の動作例について、もう少し詳細に説明する。
リセット信号ＲＥＳがハイレベルの間は、ロジック回路１１がリセットされた状態になっており、レーザダイオードＬＤに駆動電流ｉｏｐを流さないようになっている。すなわち、スイッチＳＷ２がオンしてＳ／Ｈコンデンサ２の電荷が放電され、電圧‐電流変換回路３が供給するバイアス電流ｉｂはゼロとなり、パルス電流生成回路６には、ロジック回路１１からパルス電流ｉｐ＝０を示すデータ信号ＣＯＤＥが入力され、制御信号Ｓｄに関係なくレーザダイオードＬＤに供給されるパルス電流ｉｐはゼロになる。このようなリセット状態は、システムの電源投入直後、リセット時、又はシステムで何らかの異常が発生した時等の場合があり、初期化は、リセットが解除された直後に行われる。

図２は、図１の半導体レーザ駆動回路における初期化時の動作例を示したフローチャートであり、図３は、初期化時における図１の各信号例を示したタイミングチャートであり、図４は、初期化時の駆動電流ｉｏｐとレーザダイオードＬＤの光量Ｐｏとの関係例を示した図である。図２〜図４を用いて、初期化動作例について説明する。なお、図３及び図４におけるＳＴ１〜ＳＴ５は、図２のステップＳＴ１〜ＳＴ５の処理に対応している。

ステップＳＴ１では、リセット信号ＲＥＳの立ち下がりエッジでロジック回路１１に対するリセットが解除され、初期化動作がスタートする。ロジック回路１１は、スイッチＳＷ２をオフさせるように制御信号ＣＴＬ２を出力し、セレクタ１２に対して、ロジック回路１１から出力した制御信号ＣＴＬを制御信号ＣＴＬ１としてスイッチＳＷ１に出力させ、スイッチＳＷ１をオンさせＡＰＣ制御ループを形成する。更に、ロジック回路１１は、演算増幅器ＡＭＰ２を動作させるように制御信号ＣＴＬ３をハイレベルにする。このため、Ｓ／Ｈコンデンサ２は、演算増幅器ＡＭＰ１及びＡＭＰ２によって充電されるサンプルモードになってＡＰＣ制御がスタートする。

また、電圧制御回路７は、Ｖｒｅｆ／２の電圧を出力するようにロジック回路１１から制御信号Ｖｃｏｎが入力され、電圧制御回路７から出力されたＶｒｅｆ／２の電圧は、演算増幅器ＡＭＰ１及びＡＭＰ２の各非反転入力端にそれぞれ入力される。したがって、演算増幅器ＡＭＰ１及びＡＭＰ２はＶｒｅｆ／２とモニタ電圧Ｖｍを比較した結果に応じた電圧でＳ／Ｈコンデンサ２を充電する。該Ｓ／Ｈコンデンサ２の電圧に応じた値のバイアス電流ｉｂをレーザダイオードＬＤに供給する。やがてモニタ電圧ＶｍはＶｒｅｆ／２になり、レーザダイオードＬＤはＶｒｅｆ／２の電圧に対応したＰｏ１／２の光量Ｐｏで発光することになる。このときのバイアス電流ｉｂの電流値はｉｓｈ１である。なお、パルス電流生成回路６は、パルス電流ｉｐがゼロになるようにロジック回路１１によって設定されており、パルス電流ｉｐは出力されていない。

次に、ステップＳＴ２で、ロジック回路１１は、スイッチＳＷ１をオフさせて遮断状態になるように制御信号ＣＴＬを出力し、スイッチＳＷ１はオフしてＳ／Ｈコンデンサ２の電圧を保持するホールドモードになる。更に、このとき、制御信号ＣＴＬ３はローレベルになり、演算増幅器ＡＭＰ２の出力端はハイインピーダンス状態になり、充電動作を終了する。電圧制御回路７には、基準電圧Ｖｒｅｆを出力するようにロジック回路１１から制御信号Ｖｃｏｎが入力され、演算増幅器ＡＭＰ１及びＡＭＰ２の各非反転入力端にそれぞれ基準電圧Ｖｒｅｆが入力されている。この状態で、ロジック回路１１は、データ信号ＣＯＤＥが示すデータをゼロから漸増させ、パルス電流生成回路６から出力される電流の値を順次大きくしてレーザダイオードＬＤの光量Ｐｏを大きくしていく。

同時に、ステップＳＴ３で、演算増幅器ＡＭＰ１は、基準電圧Ｖｒｅｆとモニタ電圧Ｖｍの電圧比較を行い、モニタ電圧Ｖｍが基準電圧Ｖｒｅｆ以下の場合、ステップＳＴ４で、ロジック回路１１は、データ信号ＣＯＤＥが示すデジタルコードを漸増させてステップＳＴ３に戻る。レーザダイオードＬＤの光量ＰｏがＰｏ１になったときＶｍ＝Ｖｒｅｆになり、この次のデータ信号ＣＯＤＥが示すデジタルコードで演算増幅器ＡＭＰ１の出力信号はハイレベルからローレベルに反転する。演算増幅器ＡＭＰ１の出力端の接続部の信号はロジック回路１１に入力されており、ロジック回路１１は、該入力信号の信号レベルがハイレベルからローレベルに変化するエッジで、パルス電流生成回路６に設定されているデジタルコードをラッチする。このときのバイアス電流ｉｂの電流値はｉｓｈ１のままであり、パルス電流ｉｐの電流値はｉｎ１になっている。

次に、ステップＳＴ３で、モニタ電圧Ｖｍが基準電圧Ｖｒｅｆを超えると、ステップＳＴ５で、ロジック回路１１は、パルス電流ｉｐがｉｎ１の２倍の電流値になるデジタルコードをパルス電流生成回路６に出力する。レーザダイオードＬＤは、図４に示すように、駆動電流ｉｏｐと光量Ｐｏが比例関係にあるため、パルス電流生成回路６にラッチしたデジタルコードを２倍してパルス電流ｉｐの電流値を（２×ｉｎ１）にすれば、レーザダイオードＬＤをＰｏ１の光量で発光させるためのパルス電流ｉｐの電流値を得ることができる。なお、ロジック回路１１は、デジタルコードを２倍する前に、レーザダイオードＬＤの過発光による破壊を防止するため、Ｓ／Ｈコンデンサ２に充電されていた電荷をスイッチＳＷ２オンさせて放電し、バイアス電流ｉｂの電流値をゼロにする。

次に、ステップＳＴ６で、ロジック回路１１は、セレクタ１２に対してスイッチＳＷ２をオフさせるように制御信号ＣＴＬ２を出力し、セレクタ１２に対して、ロジック回路１１から出力した制御信号ＣＴＬを制御信号ＣＴＬ１としてスイッチＳＷ１に出力させＡＰＣ制御ループを形成する。更に、ロジック回路１１は、演算増幅器ＡＭＰ２を作動させるように制御信号ＣＴＬ３をハイレベルにし、急速充電動作を再度行う。
以上の動作によって初期化動作は終了する。
通常のＡＰＣ制御の場合には、電圧‐電流変換回路３から供給されるバイアス電流ｉｂは、レーザダイオードＬＤのしきい値電流ｉｔｈに対応した電流値ｉｓｈ２、すなわち図４で示すようにｉｓｈ２＝ｉｔｈになるように制御される。

このため、製造時の個々のレーザダイオードＬＤのしきい値電流のばらつきに応じてパルス電流値及びバイアス電流値を設定することができる。また、レーザダイオードＬＤの温度が高温になってしきい値電流が増加した場合、温度によらず微分量子効率は一定であると仮定すれば、ＡＰＣ制御により高温時のレーザダイオードＬＤのしきい値電流にバイアス電流が等しくなるよう制御することができる。したがって、レーザダイオードＬＤの製造バラツキ及び使用温度によるしきい値電流のバラツキを補正して、安定した光パルスを得ることができる。

ここで、演算増幅器ＡＭＰ２の働きについて説明する。
演算増幅器ＡＭＰ２は、初期化時において、Ｓ／Ｈコンデンサ２の充電時間を短縮するために使用される急速充電用の演算増幅器であり、演算増幅器ＡＭＰ１よりも出力電流が大きくなるように設計されている。演算増幅器ＡＭＰ２には、制御信号ＣＴＬ３が入力されており、ＡＰＣ制御時には作動し、ＡＰＣ制御が終了すると動作を停止して出力端はハイインピーダンス状態になる。このように、演算増幅器ＡＭＰ１に演算増幅器ＡＭＰ２を並列に接続したことで、初期化時のＡＰＣ制御に要する時間を短縮させることができる。

一方、制御信号ＣＴＬ３によって演算増幅器ＡＭＰ２を作動させるようにしたが、演算増幅器ＡＭＰ２の差動増幅回路の入力にオフセット電圧を持たせ、演算増幅器ＡＭＰ２が充電動作を自ら停止するようにするようにしてもよい。この場合、演算増幅器ＡＭＰ２において、該オフセット電圧は、反転入力端の電圧が非反転入力端の電圧に対して小さいにも関わらず、出力端が反転する方向に付ければよい。演算増幅器ＡＭＰ２は、例えば、オフセット電圧が１００ｍＶで、基準電圧Ｖｒｅｆが１Ｖであるとすれば、モニタ電圧Ｖｍが０.９ＶになればＳ／Ｈコンデンサ２の充電動作を終了する。

演算増幅器ＡＭＰ２の出力回路は充電のみを行う回路構成とし、Ｓ／Ｈコンデンサ２を放電する素子は不要である。これは、演算増幅器ＡＭＰ２にこのような放電素子があると、出力レベルが反転する際にＳ／Ｈコンデンサ２の放電が行われてしまうからである。したがって、ＡＰＣ動作終了時のレーザダイオードＬＤが過発光することなく、演算増幅器ＡＭＰ２は自ら充電動作を終了し、後は演算増幅器ＡＭＰ１のみでＡＰＣ制御を行うことができる。

次に、初期化動作の時間を抵抗１４の抵抗値によって設定できるようにした理由について説明する。
初期化の各工程で、光出力の検知手段であるフォトダイオードＰＤからの出力電流ｉｍを電圧変換したモニタ電圧Ｖｍと、電圧制御回路７の出力電圧とを、演算増幅器ＡＭＰ１を用いて比較している。レーザダイオードＬＤの光量をより正確に検出するためには、各工程でモニタ電圧Ｖｍ、演算増幅器ＡＭＰ１及びＡＭＰ２の各出力端の接続部の電圧、すなわちＳ／Ｈコンデンサ２の電圧ＶＳＨが十分に確定している必要がある。

このうち、演算増幅器ＡＭＰ１及びＡＭＰ２の各出力端の接続部の電圧は、Ｓ／Ｈコンデンサ２の容量値によって応答が決定される。一方で、Ｓ／Ｈコンデンサ２の容量値は、ＡＰＣ制御系を安定して動作させるために、使用されるフォトダイオードＰＤの帯域に合わせて最適な値に設定されている。例えば、フォトダイオードＰＤの応答速度が遅い場合、Ｓ／Ｈコンデンサ２の容量値を大きくして演算増幅器ＡＭＰ１の応答を遅くすることでＡＰＣ制御系を安定化しなければならない。したがって、初期化の各工程の時間を長く取る必要がある。

そこで、発振回路３で生成されるクロック信号ＣＬＫの周波数を、ＩＣの外部で設定できるようにしておけば、初期化の各工程のタイミングはクロック信号ＣＬＫによって動作するロジック回路１１により制御されるため、フォトダイオードＰＤ及び演算増幅器ＡＭＰ１の応答速度に合わせた最適なタイミングを設定することができ、より正確に微分量子効率を検出することが可能である。また、一般にプリンタ等のシステムは、高速機（時間あたりの出力枚数が多い）や複数ビームで書き込みを行うマルチビーム機になるほど、初期化に許容される時間は短くなっていく傾向がある。一方で、低速機（出力枚数が少ない）にはこのような制限がないのが一般的である。前述したように、外付け抵抗である抵抗１４の抵抗値を変更するだけで初期化に要する時間を変えることとできるため、あらゆるシステムに対しても柔軟に対応することができる。

なお、図１において、抵抗１４をコンデンサＣに置き換えてもよく、この場合、該コンデンサＣの容量を変えることにより、発振回路１３で生成されるクロック信号ＣＬＫの周波数を変えることができる。また、該コンデンサＣを図１で示したＩＣに外付けするようにすれば、図１の抵抗１４を使用した場合と同様の効果を得ることができる。

このように、本第１の実施の形態における半導体レーザ駆動回路は、外付けの抵抗１４の抵抗値を変えることによってロジック回路１１に供給するクロック信号の周波数を変えるようにし、初期化の各工程の時間を変えるようにした。このことから、フォトダイオードＰＤ及び演算増幅器ＡＭＰ１の応答速度に合わせた最適なタイミングを設定することができ、より正確に微分量子効率の検出を行うことができる。

また、スイッチＳＷ１をオンさせてＳ／Ｈコンデンサ２の充電を行うとき、演算増幅器ＡＭＰ１よりも出力電流供給能力が大きくなるように設計され演算増幅器ＡＭＰ２を作動させて、演算増幅器ＡＭＰ１及びＡＭＰ２の２つの演算増幅器によってＳ／Ｈコンデンサ２を充電するようにした。このことから、レーザダイオードＬＤの製造バラツキや、温度・光量を含めた使用状態や、Ｓ／Ｈコンデンサの容量値等に関わらず、半導体レーザを使用したあらゆる機器におけるＡＰＣ動作の高速化を図ることができる。

本発明の第１の実施の形態における半導体レーザ駆動回路の構成例を示した図である。 図１の半導体レーザ駆動回路における初期化時の動作例を示したフローチャートである。 初期化時における図１の各信号例を示したタイミングチャートである。 初期化時の駆動電流ｉｏｐとレーザダイオードＬＤの光量Ｐｏとの関係例を示した図である。

符号の説明

１ 半導体レーザ駆動回路
２ Ｓ／Ｈコンデンサ
３ 電圧‐電流変換回路
４ 基準電圧発生回路
５ 制御回路
６ パルス電流生成回路
７ 電圧制御回路
１１ ロジック回路
１２ セレクタ
１３ 発振回路
１４ 抵抗
ＬＤ レーザダイオード
ＰＤ フォトダイオード
ＶＲ１ 可変抵抗
ＡＭＰ１，ＡＭＰ２ 演算増幅器
ＳＷ１，ＳＷ２ スイッチ

Claims (8)

1. 供給された電流に応じた光量で発光する半導体レーザの光量をモニタし、該光量に応じた電圧Ｖｍを生成して出力する光量検出回路部を備え、該光量検出回路部の出力電圧Ｖｍに基づいて前記半導体レーザの光量が所定値になるように制御するサンプルホールド型のＡＰＣ回路を備えた半導体レーザ駆動回路において、
   設定された電流値の変調電流であるパルス電流を生成し、外部からの制御信号Ｓｄに応じて該パルス電流を前記半導体レーザに供給するパルス電流生成回路部と、
   前記光量検出回路部からの電圧Ｖｍが、設定された電圧になるように、直流電流であるバイアス電流を生成して前記半導体レーザに供給するバイアス電流生成回路部と、
   外部から設定された周波数のクロック信号ＣＬＫを生成して出力する発振回路部と、
   該発振回路部からのクロック信号ＣＬＫにしたがって前記半導体レーザの微分量子効率の検出を行う所定の動作を行い、得られたパルス電流の電流値を前記パルス電流生成回路部に設定し、前記クロック信号ＣＬＫの周波数に応じて、半導体レーザの微分量子効率の検出に要する時間を短縮する制御回路部と、
   を備え、
   前記バイアス電流生成回路部は、
   入力された電圧を電流に変換して前記半導体レーザにバイアス電流を供給する電圧‐電流変換回路部と、
   充電された電圧を該電圧‐電流変換回路部に出力するＳ／Ｈコンデンサと、
   前記光量検出回路部からの出力電圧Ｖｍがあらかじめ設定された所定値Ｖｒｅｆになるように該Ｓ／Ｈコンデンサを充放電し、前記電圧‐電流変換回路部の入力電圧を制御してバイアス電流の電流値を制御する演算増幅回路部と、
   前記制御回路部からの制御信号に応じて、該演算増幅回路部の出力端と前記Ｓ／Ｈコンデンサとの接続制御を行う第１スイッチ回路部と、
   を備え、
   前記演算増幅回路部は、前記制御回路部からの制御信号に応じて出力電流供給能力を切り替え、前記制御回路部は、Ｓ／Ｈコンデンサの充電を行うように第１スイッチ回路部を制御すると同時に演算増幅回路部の出力電流供給能力が大きくなるように切り替えることを特徴とする半導体レーザ駆動回路。
2. 前記演算増幅回路部は、
   前記光量検出回路部からの出力電圧Ｖｍが前記制御回路部によって設定された電圧になるように、前記第１スイッチ回路部を介してＳ／Ｈコンデンサの電圧を制御する第１演算増幅器と、
   前記制御回路部からの制御信号に応じて作動し、該第１演算増幅器に並列に接続された第２演算増幅器と、
   を備えることを特徴とする請求項１記載の半導体レーザ駆動回路。
3. 前記発振回路部は、
   前記クロック信号ＣＬＫの周波数を設定するための抵抗と、
   該抵抗の抵抗値に応じた周波数のクロック信号ＣＬＫを生成して出力する発振回路と、
   を備えることを特徴とする請求項１又は２記載の半導体レーザ駆動回路。
4. 前記パルス電流生成回路部、バイアス電流生成回路部の電圧‐電流変換回路部、演算増幅回路部及び第１スイッチ回路部、制御回路部、並びに発振回路部の発振回路は、１つのＩＣに集積されることを特徴とする請求項３記載の半導体レーザ駆動回路。
5. 前記抵抗は、ＩＣに外付けされることを特徴とする請求項４記載の半導体レーザ駆動回路。
6. 前記発振回路部は、
   前記クロック信号ＣＬＫの周波数を設定するためのコンデンサと、
   該コンデンサの容量値に応じた周波数のクロック信号ＣＬＫを生成して出力する発振回路と、
   を備えることを特徴とする請求項１又は２記載の半導体レーザ駆動回路。
7. 前記パルス電流生成回路部、バイアス電流生成回路部の電圧‐電流変換回路部、演算増幅回路部及び第１スイッチ回路部、制御回路部、並びに発振回路部の発振回路は、１つのＩＣに集積されることを特徴とする請求項６記載の半導体レーザ駆動回路。
8. 前記コンデンサは、ＩＣに外付けされることを特徴とする請求項７記載の半導体レーザ駆動回路。

Images