JP3765684B2 - 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 - Google Patents
相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 Download PDFInfo
- Publication number
- JP3765684B2 JP3765684B2 JP09365299A JP9365299A JP3765684B2 JP 3765684 B2 JP3765684 B2 JP 3765684B2 JP 09365299 A JP09365299 A JP 09365299A JP 9365299 A JP9365299 A JP 9365299A JP 3765684 B2 JP3765684 B2 JP 3765684B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- output terminal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0088—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using discontinuously variable devices, e.g. switch-operated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の属する技術分野】
本発明は、差動入力電圧の極性が異なる時、相互コンダクタンスを変えることができる相互コンダクタンス増幅器、及びこれを用いた自動利得制御装置に関するものである。
【0002】
【従来の技術】
相互コンダクタンス増幅器は、ある差動入力電圧に対して、異なる出力電流を得ることができるものであり、これに使用される回路(以下、「相互コンダクタンス増幅回路」という。)の構成を図6に示す。以下、図6に基づいて、相互コンダクタンス増幅回路を簡単に説明する。
【0003】
この相互コンダクタンス増幅回路は、複数のpチャネルMOSトランジスタTr1、Tr2、Tr3、Tr7、Tr8、及び複数のnチャネルMOSトランジスタTr4、Tr5、Tr6、Tr9を、図6に示すように回路接続したものである。ここで、トランジスタTr4とTr6、トランジスタTr7とTr8、トランジスタTr5とTr9のそれぞれは、回路接続により、カレントミラー回路を構成している。なお、カレントミラー回路を構成するトランジスタ同士は、その特性が同じである。
【0004】
この相互コンダクタンス増幅回路では、接続点1から接続点2方向に電流I1が流れ、また接続点1から接続点3方向にも電流I1が流れる。そして、差動段を構成するトランジスタTr1のゲートに接続される反転入力端子a、及び差動段を構成するトランジスタTr2のゲートに接続される非反転入力端子b、のそれぞれから、トランジスタTr1及びトランジスタTr2のそれぞれのゲートに電圧が印加されており、接続点2からトランジスタTr1のソース方向、及び接続点3点からトランジスタTr2のソース方向のいずれの方向にも、電流I2が流れる。従って、接続点2から接続点4方向、及び接続点3から接続点5方向のいずれの方向にも、電流I1−I2が流れる。ところで、トランジスタTr2に印加されている電圧は、トランジスタTr1に印加されている電圧に対してV(以下、「差動入力電圧V」という。)だけ高いため、接続点5から接続点4方向に、トランジスタTr3のゲートソース間の電圧差に応じた電流iが流れる。従って、接続点4からトランジスタTr4のドレイン方向に、電流I1−I2+iが流れ、接続点5からトランジスタTr5のドレイン方向に、電流I1−I2−iが流れる。
【0005】
そして、上記したように、トランジスタTr4とトランジスタTr6とが、カレントミラー回路を構成していることにより、トランジスタTr7のドレインからトランジスタTr6のドレイン方向に、接続点4からトランジスタTr4のドレイン方向に流れるものと等しい電流I1−I2+iが流れる。さらに、上記したように、トランジスタTr7とトランジスタTr8とが、カレントミラー回路を構成していることにより、トランジスタTr8のドレインから接続点6方向に、トランジスタTr7のドレインからトランジスタTr6のドレイン方向に流れるものと等しい電流I1−I2+iが流れる。一方、上記したように、トランジスタTr5とトランジスタTr9とが、カレントミラー回路を構成していることにより、接続点6からトランジスタTr9のドレイン方向には、接続点5からトランジスタTr5のドレイン方向に流れるものと等しい電流I1−I2−iが流れる。これにより、トランジスタTr8のドレインから接続点6方向に流れる電流I1−I2+iと、接続点6からトランジスタTr9のドレイン方向に流れる電流I1−I2−iと、の差の電流2iが、接続点6から矢印の方向に出力される。なお、以降、矢印の方向に電流が流れるときを、出力電流の向きが正であるとし、矢印と逆向きに電流が流れるときを、出力電流の向きが負であるとする。
【0006】
そして、この相互コンダクタンス増幅回路においては、トランジスタTr3のゲートソース間の電圧差を変えることにより、相互コンダクタンスを変えることができるようになっている。即ち、トランジスタTr3のゲートソース間の電圧差を変えることにより、接続点5から接続点4方向に流れる電流iが変わる。このため、差動入力電圧Vの値は同じでも、接続点6から出力される電流2iの値を変えることができ、この回路の相互コンダクタンスを変えることができる。
【0007】
また、特表平9−504938号公報記載の相互コンダクタンス増幅回路によれば、出力段に複数のトランジスタを並列に接続し、カレントミラー回路を構成するトランジスタを選択することにより、上述した図6のトランジスタTr3のゲートソース間の電圧差を変えなくとも、出力電流を変え、相互コンダクタンスを変えることができる。
【0008】
【発明が解決しようとする課題】
ところで、相互コンダクタンス増幅回路は、図8に示すような相互コンダクタンス増幅器の出力に積分器を付加したもの(以下、「Gm−C積分器」という。)や、Gm−C積分器を利用して出力電流の利得を制御する自動利得制御装置(自動利得制御回路を備えた装置)に利用されており、その使用に際して、差動入力電圧Vの極性が変化する時は、出力電流を変えたい場合がある。これは、自動利得制御装置によって利得が制御される機器によっては、整定時間が速ければ速いほど良いというものではなく、差動入力電圧の極性が異なると、整定時間を変える方が良い場合があり、この整定時間は、出力電流の値に起因することによるものである。そして、出力電流を、差動入力電圧の極性が変化した時に変えるためには、相互コンダクタンス増幅器における相互コンダクタンスを極性の変化時に変える必要がある。
【0009】
しかし、上記の従来技術では、相互コンダクタンスを変えることはできるが、図7に示すように、直線の傾きに相当する相互コンダクタンスは、差動入力電圧Vの極性が変化した時に変わらないため、出力電流を極性変化時に変えることができず、このため、整定時間を変えたいという要求に応えることができないという問題がある。
【0010】
そこで、本発明は、このような従来技術に存在する問題点に着目してなされたものであり、その目的は、差動入力電圧Vの極性が変化した時に、その相互コンダクタンスを変えることができる相互コンダクタンス増幅器を提供することにより、出力電流を変えて整定時間を変えたいという要求に応えることを可能にすることにある。また、本発明は、この相互コンダクタンス増幅器を利用する自動利得制御装置を提供することも目的とする。
【0011】
【課題を解決するための手段】
上記した目的を達成するために、請求項1に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第1出力段と、当該第1出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合し、前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第2出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【0012】
従って、非反転入力端子及び反転入力端子を介して、差動段の各別の入力端子に電圧が印加される。そして、第1出力段において、この差動段に入力される電圧差に応じた電流が、カレントミラーを介して出力端子へ出力される。また、第2出力段には、第1出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタが設けられており、整流素子の作用、並びに、スイッチ手段により、制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御されることにより、この第2出力段から出力端子へ出力する電流を変えることができる。そして、第1出力段及び第2出力段双方から得られる電流が、出力端子から出力される。即ち、第2出力段から得られる電流を変えることができるため、出力端子から出力する電流も変えることができる。これにより、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。
【0013】
請求項2に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第1出力段と、当該第1出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合した出力段を複数有し、当該各出力段の前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第2出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【0014】
従って、第2出力段は、第1出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタと電流を一方向に流す整流素子と前記制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御するスイッチ手段とから構成される出力段を、複数有している。そして、それぞれの出力段に設けられた整流素子、並びにスイッチ手段により、第2出力段から出力端子へ出力する電流を変えることができる。これにより、入力される電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。また、特に、様々な値の相互コンダクタンスを得ることができるため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【0015】
請求項3に記載の発明に係る相互コンダクタンス増幅器は、非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第1出力段と、当該第1出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタ群を、第1スイッチ手段と電流を一方向に流す整流素子と第2スイッチ手段とを介して前記出力端子に結合し、前記第1スイッチ手段により電流を流す制御用トランジスタを前記制御用トランジスタ群から選択し、当該選択された制御用トランジスタを流れる電流を前記第2スイッチ手段により制御して前記出力端子へ出力する第2出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする。
【0016】
従って、第2出力段は、第1出力段のカレントミラーのトランジスタとカレントミラー結合する制御用トランジスタ群が、第1出力段に対して並列に接続される。そして、第1スイッチ手段により、その制御用トランジスタ群から、電流を流す制御用トランジスタが選択され、また、第2スイッチ手段により、その選択された制御用トランジスタを流れる電流を前記出力端子へ出力するか否か制御される。そして、これらのスイッチ手段と、整流素子との作用により、第2出力段から出力する電流を可変にすることができる。これにより、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られ、出力電流を変えることができるため、差動入力電圧の極性が変化する時に整定時間を変えたいという要求に応えることができる。また、特に、様々な値の相互コンダクタンスを得ることができるため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【0017】
請求項4に記載の発明に係る自動利得制御装置は、相互コンダクタンス増幅器を用いて出力電流の利得を制御する自動利得制御装置において、前記請求項1乃至3のいずれかに記載の相互コンダクタンス増幅器を備えることを特徴とする。従って、自動利得制御装置は、この装置によって利得が制御される機器の整定時間、即ち、アタックタイム及びディケイタイムを個別に変えることができる。
【0018】
【発明の実施の形態】
(第1実施の形態)
以下、本発明の第1実施の形態を、図1及び図2に基づいて説明する。なお、図1において、点線で囲んだ回路構成については、上記図6に示した回路構成と異なる点はなく、この部分の回路構成の同一部分には同一符号を付し、その説明は省略し、一点鎖線で囲んだ回路構成について以下説明する。ここで、点線で囲んだ回路構成の中から、トランジスタTr1のゲートに接続される反転入力端子a、及びトランジスタTr2のゲートに接続される非反転入力端子bを除いた回路が第1出力段であり、一点鎖線で囲んだ回路が第2出力段である。
【0019】
トランジスタTr10及びTr12は、pチャネルMOSトランジスタであり、トランジスタTr11及びTr13は、nチャネルMOSトランジスタである。制御用トランジスタとしてのトランジスタTr10は、トランジスタTr7及びTr8とカレントミラー回路を構成しており、トランジスタTr10の特性は、トランジスタTr7及びTr8の特性と同じである。また、制御用トランジスタとしてのトランジスタTr11は、トランジスタTr5及びTr9とカレントミラー回路を構成しており、トランジスタTr11の特性は、トランジスタTr5及びTr9の特性と同じである。なお、制御用トランジスタとは、このトランジスタに流れる電流をスイッチにより制御することにより、相互コンダクタンスを可変にすることができるものである。
【0020】
また、トランジスタTr12及びT13は、次のように、整流作用を行うための素子である。具体的には、トランジスタTr12について、トランジスタTr12のゲートとドレインとが短絡されており、出力電流が正の向きに流れるときは、ソース電圧にたいしてゲート及びドレインの電圧が低くなり、電流はトランジスタTr12を流れることが可能であるが、出力電流が負の向きに流れるときは、ソース電圧に対してゲート及びドレインの電圧が高くなり、電流はトランジスタTr12を流れない。そして、トランジスタTr12のゲートとドレインとの短絡点にスイッチSW1が接続され、スイッチSW1がオンされているときは、その回路に電流が流れることが可能になり、スイッチSW1がオフされているときは、その回路に電流は流れない。即ち、スイッチSW1がオンされ、かつ、出力電流が正の向きに流れるときは、接続点7から出力端子cへ電流が流れるが、それ以外のときは、接続点7から出力端子cへ電流は流れない。そして、スイッチSW1のオン・オフに係わらず、出力電流が正の向きに流れるときは、トランジスタTr8及びTr9により、接続点6から出力端子cへ電流2iが流れており、出力電流が、接続点7から出力端子cへ流れる時は、この電流と接続点6から出力端子cへ流れる電流とが、出力端子cで加算されて出力される。
【0021】
一方、トランジスタTr13について、トランジスタTr13のゲートとドレインとが短絡されており、出力電流が正の向きに流れるときは、ソース電圧にたいしてゲート及びドレインの電圧が低くなり、電流はトランジスタTr13を流れないが、出力電流が負の向きに流れるときは、ソース電圧に対してゲート及びドレインの電圧が高くなり、電流はトランジスタTr13を流れることが可能である。そして、トランジスタTr13のゲートとドレインとの短絡点にスイッチSW2が接続され、スイッチSW2がオンされているときは、その回路に電流が流れることが可能になり、スイッチSW2がオフされているときは、その回路に電流は流れない。即ち、スイッチSW2がオンされ、かつ、出力電流が負の向きに流れるときは、出力端子cから接続点9へ負の向きに電流が流れるが、それ以外のときは、出力端子cから接続点9へ電流は流れない。そして、スイッチSW2のオン・オフに係わらず、出力電流が負の向きに流れるときは、トランジスタTr8及びTr9により、出力端子cから接続点6へ電流2iが流れており、出力電流が出力端子cから接続点9へ流れる時は、出力端子cから相互コンダクタンス増幅回路へ流れ込んだ電流は、接続点6及び接続点9へ流れる。
【0022】
本実施形態の相互コンダクタンス増幅回路は、このように構成されているので、以下のそれぞれの条件に応じて、図2に示す出力電流を得ることができる。
【0023】
まず、スイッチSW1及びSW2のいずれもが、オフであるときについて説明する。この時、トランジスタTr12及びTr13のいずれにも電流は流れず、トランジスタTr10及びTr11により、接続点7から出力端子cへ電流が流れることはなく、また、出力端子cから接続点9へ電流が流れることもない。従って、出力電流が正の向きに流れるときは、接続点6から出力端子cへ流れる電流2iが出力端子cから出力されることになり、出力電流が負の向きに流れるときは、出力端子cから接続点6へ流れる電流2iが出力端子cから相互コンダクタンス増幅回路へ流れ込むことになる。そして、この出力電流と、差動入力電圧Vと、の関係を図示すると、図2に示す実線Aのようになる。この実線Aは、差動入力電圧Vの極性が変化しても、その傾きは変わっておらず、この相互コンダクタンスは一定である。
【0024】
次に、スイッチSW1及びSW2のいずれもが、オンであるときについて説明する。出力電流が正の向きに流れるときは、トランジスタTr12に電流が流れ、接続点7から出力端子cへ電流2iが流れる。なお、この時、トランジスタTr13には電流は流れない。従って、接続点6から出力端子cへ流れる電流2iと、接続点7から出力端子cへ流れる電流2iと、を加算した電流4iが、出力端子cから出力されることになる。なお、接続点7から出力端子cへ流れる電流が、接続点6から出力端子cへ流れる電流と同じ2iであるのは、上述したように、トランジスタTr10の特性が、トランジスタTr7及びTr8の特性と同じだからである。一方、出力電流が負の向きに流れるときは、トランジスタTr13に電流が流れ、出力端子cから接続点9へ電流2iが流れる。なお、この時、トランジスタTr12には電流は流れない。従って、出力端子cから接続点6へ流れる電流2iと、出力端子cから接続点9へ流れる電流2iと、を加算した電流4iが、出力端子cから相互コンダクタンス増幅回路へ流れ込むことになる。そして、この出力電流と、差動入力電圧Vと、の関係を図示すると、図2に示す実線Bのようになる。この実線Bは上記実線Aに比べて、同一の差動入力電圧Vに対して2倍の出力電流が得られているが、差動入力電圧Vの極性が変化しても、その傾きは変わっておらず、この相互コンダクタンスは一定である。
【0025】
次に、スイッチSW1がオンであり、SW2がオフであるときについて説明する。この時、スイッチSW1がオンされているため、出力電流が正の向きに流れる時は、トランジスタTr12に電流が流れ、接続点7から出力端子cへ電流2iが流れるが、出力電流が負の向きに流れる時は、トランジスタTr12に電流が流れず、出力端子cから接続点7へ電流が流れることはない。なお、スイッチSW2はオフであるため、出力電流が負の向きであっても、トランジスタTr13に電流が流れることはなく、出力端子cから接続点9に電流が流れることはない。従って、出力電流が正の向きに流れる時は、接続点6から出力端子cへ流れる電流2iと、接続点7から出力端子cへ流れる電流2iと、を加算した電流4iが、出力端子cから出力されることになる。一方、出力電流が負の向きに流れる時は、出力端子cから相互コンダクタンス増幅回路へ流れ込む電流は、出力端子cから接続点6へ流れる電流2iのみである。そして、この出力電流と差動入力電圧との関係を図示すると、図2に示す実線Cのようになる。即ち、出力電流が正の向きに流れる時は、その電流は4iであるため、図2の第1領域にある実線Cは、スイッチSW1及びSW2のいずれもが、オンであるときに得られる図2の第1領域にある実線Bと同じになる。一方、出力電流が負の向きに流れる時は、その電流は2iであるため、図2の第3領域にある実線Cは、スイッチSW1及びSW2のいずれもが、オフであるときに得られる図2の第3領域にある実線Aと同じになる。この図2から明らかなように、スイッチSW1がオンであり、SW2がオフであるときは、差動入力電圧の極性が変わると、その相互コンダクタンスは、変化していることが分かる。
【0026】
さらに、スイッチSW1がオフであり、SW2がオンであるときについて説明する。この時、スイッチSW2がオンされているため、出力電流が負の向きに流れる時は、トランジスタTr13に電流が流れ、出力端子cから接続点9へ電流2iが流れるが、出力電流が正の向きに流れる時は、トランジスタTr13に電流が流れず、接続点9から出力端子cへ電流が流れることはない。なお、スイッチSW1はオフであるため、出力電流が正の向きであっても、トランジスタTr12に電流が流れることはなく、接続点7から出力端子cへ電流が流れることはない。従って、出力電流が負の向きに流れる時は、出力端子cから接続点6へ流れる電流2iと、出力端子cから接続点9へ流れる電流2iと、を加算した電流4iが、出力端子cから相互コンダクタンス増幅回路へ流れ込むことになる。一方、出力電流が正の向きに流れる時は、出力端子cから出力される電流は、接続点6から出力端子cへ流れる電流2iのみである。そして、この出力電流と差動入力電圧との関係を図示すると、図2に示す実線Dのようになる。即ち、出力電流が負の向きに流れる時は、その電流は4iであるため、図2の第3領域にある実線Dは、スイッチSW1及びSW2のいずれもが、オンであるときに得られる図2の第3領域にある実線Bと同じになる。一方、出力電流が正の向きに流れる時は、その電流は2iであるため、図2の第1領域にある実線Dは、スイッチSW1及びSW2のいずれもが、オフであるときに得られる図2の第1領域にある実線Aと同じになる。この図2から明らかなように、スイッチSW1がオフであり、SW2がオンであるときは、差動入力電圧の極性が変わると、その相互コンダクタンスは、変化していることが分かる。
【0027】
この本実施形態における相互コンダクタンス増幅回路を利用した相互コンダクタンス増幅器によれば、次の利点が得られる。スイッチSW1がオンであり、SW2がオフであるとき、出力電流が正の向きに流れる時の相互コンダクタンスは、出力電流が負の向きに流れる時の相互コンダクタンスの2倍になっている。一方、スイッチSW1がオフであり、SW2がオンであるとき、出力電流が負の向きに流れる時の相互コンダクタンスは、出力電流が正の向きに流れる時の相互コンダクタンスの2倍になっている。即ち、これらのいずれの場合においても、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【0028】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、差動入力電圧の極性が変化する時、異なる電流が得られ、これによって利得が制御される機器の整定時間を変えることができる。具体的に説明すると、ここで言う整定時間とは、機器に流れる電流が減少した時、その減少分を補って元の電流に復帰させるために必要な時間を意味するディケイタイムと、逆に、機器に流れる電流が増加した時、その増加分を減じて元の電流に復帰させるために必要な時間を意味するアタックタイムとがある。そして、ディケイタイムを長くしようとする時は、スイッチSW1をオフにして、図2における第1領域の実線A、Dのように出力電流を抑えれば良く、一方、ディケイタイムを短くしようとする時は、スイッチSW1をオンにして、図2における第1領域の実線B、Cのように大きな出力電流を機器に対して出力すればよい。また、アタックタイムを長くしようとする時は、スイッチSW2をオフにし、図2における第3領域の実線A、Cのように相互コンダクタンス増幅器へ流れ込む電流を抑えれば良く、一方、アタックタイムを短くしようとする時は、スイッチSW2をオンにして、図2における第3領域の実線B、Dのように相互コンダクタンス増幅器へ流れ込む電流を大きくすれば良い。このようにして、要求されるディケイタイム及びアタックタイムに応じて、スイッチSW1、スイッチSW2のそれぞれを制御することにより、機器に応じて整定時間を変えることができる。
【0029】
なお、以上の説明は、このような自動利得制御装置を使用するに際して、スイッチSW1、スイッチSW2の双方を、同時にオン或いはオフにして、出力電流を制御することを除く趣旨ではなく、双方のスイッチは同時にオン或いはオフにしておき、トランジスタTr3のゲートソース間の電圧差を変えることにより、出力電流を変え、機器に応じて整定時間を変えることを妨げるものではない。
【0030】
なお、上記した整流用素子は、この実施形態においては、pチャネルMOSトランジスタTr12、nチャネルMOSトランジスタTr13に限られるものではなく、電流を一方向に流すことができるものであればよく、図3(a)に示すように、pチャネルMOSトランジスタを使ってもよく、また、図3(b)に示すように、nチャネルMOSトランジスタを使ってもよく、また、図3(c)に示すように、pn接合のダイオードを使ってもよい。
【0031】
(第2実施の形態)
以下、本発明の第2実施の形態を、図4、図1及び図6に基づいて説明する。ここで、この図4におけるGm50とは、図6において説明した相互コンダクタンス増幅回路を略記したものである。なお、本実施形態においては、上記第1実施形態と異なる点を中心にして説明する。
【0032】
この相互コンダクタンス増幅回路は、上記第1実施形態で使用した図1の一点鎖線で囲まれている第2出力段としての回路に相当する回路51、52、…、を、Gm50に並列接続したものである。以下、説明を容易にするため、回路51及び52に限って説明する。この回路51のトランジスタTr21及び回路52のトランジスタTr25は、トランジスタTr7及びTr8とカレントミラー回路を構成するものであり、また、回路51のトランジスタTr21と、回路52のトランジスタTr25と、は互いにその特性が異なる。また、回路51のトランジスタTr22及び回路52のトランジスタTr26は、トランジスタTr5及びTr9とカレントミラー回路を構成するものであり、また、回路51のトランジスタTr22と、回路52のトランジスタTr26と、は互いにその特性が異なる。ここで、トランジスタTr21、Tr22、Tr25、Tr26は、制御用トランジスタに該当する。
【0033】
以下、この回路接続について、簡単に説明する。トランジスタTr21及びTr25それぞれのゲートは、トランジスタTr7及びTr8それぞれのゲートの接続点22に、接続されている。トランジスタTr21及びTr25それぞれのソースは、トランジスタTr7及びTr8それぞれのソースの接続点21に、接続されている。一方、トランジスタTr22及びTr26それぞれのゲートは、トランジスタTr5及びTr9それぞれのゲートの接続点23に、接続されている。トランジスタTr22及びTr26それぞれのソースは、トランジスタTr5及びTr9それぞれのソースの接続点24に、接続されている。
【0034】
また、回路51において電流が出力される接続点25は、Gm50において電流が出力される接続点6点と接続されており、この接続点25からは、回路51により得られる電流とGm50により得られる電流とが、加算された電流が出力される。また、回路52において電流が出力される接続点26は、Gm50において電流が出力される接続点6点と接続されており、この接続点26からは、回路52により得られる電流とGm50により得られる電流とが、加算された電流が出力される。そして、出力端子dからは、接続点25から得られる電流と、接続点26から得られる電流とが、加算された電流が出力される。
【0035】
この本実施形態における相互コンダクタンス増幅回路を利用する相互コンダクタンス増幅器によれば、第1実施の形態における相互コンダクタンス増幅回路と同様に、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【0036】
また、回路51のトランジスタTr21、回路52のトランジスタTr25は、互いにその特性が異なるため、回路51により出力される電流値と、回路52により出力される電流値とが、異なる。よって、回路51、回路52にそれぞれ設けられたスイッチのオン・オフを、適宜制御することにより、様々な値の相互コンダクタンスを得ることができる。そして、並列に接続する回路を増やせば、さらに、様々な値の相互コンダクタンスを得ることができる。このため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【0037】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【0038】
本発明は、本実施形態で示したものに限られず、次のように変更して実施することも可能である。
【0039】
本実施形態において、回路51のトランジスタTr21と、回路52のトランジスタTr25とは、互いにその特性が異なり、また、回路51のトランジスタTr22と、回路52のトランジスタTr26とは、互いにその特性が異なるとしたが、必ずしも、両トランジスタの特性が異なる必要はなく、同じ特性のトランジスタであっても問題ない。このようにしても、並列接続される回路51、52、…の数が本実施形態の場合と同一であれば、本実施形態の場合に比べて、取り得る相互コンダクタンスの種類は少なくなるが、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えて、整定時間を変えたいという要求に応えることができる。
【0040】
なお、本実施形態においても、第1実施形態の場合と同様に、整流用素子は、図3(a)に示すように、pチャネルMOSトランジスタを使ってもよく、また、図3(b)に示すように、nチャネルMOSトランジスタを使ってもよく、また、図3(c)に示すように、pn接合のダイオードを使ってもよい。
【0041】
(第3実施の形態)
以下、本発明の第3実施の形態を、図5、図1及び図6に基づいて説明する。なお、本実施形態においては、上記第1実施形態と異なる点を中心にして説明する。
【0042】
本実施形態においては、図5において点線で囲まれる部分、即ち、トランジスタ群が第1出力段に対して、並列に接続されている点が図1と異なる。以下、具体的に説明する。
【0043】
制御用トランジスタに相当する複数のpチャネルMOSトランジスタTr(na)、Tr(na+1)、…、のそれぞれのゲートが、トランジスタTr7、Tr8及びTr10それぞれのゲートの接続点22に、接続されている。このトランジスタTr(na)、Tr(na+1)、…、及びトランジスタTr10は、それぞれ異なる特性である。また、トランジスタTr(na)、Tr(na+1)、…、のそれぞれのソースが、トランジスタTr7、Tr8及びTr10それぞれのソースの接続点21に、接続されている。そして、トランジスタTr(na)、Tr(na+1)、…、のそれぞれのドレインは、それぞれに対応する第1スイッチ手段としてのスイッチ対SW(n)、SW(n+1)、…、が閉じられると、接続点7と回路接続され、電流を流すことが可能になる。なお、スイッチ対SW(n)、SW(n+1)、…、は、同時に閉じられ、或いは同時に開放される。
【0044】
一方、制御用トランジスタに相当する複数のnチャネルMOSトランジスタTr(nb)、Tr(nb+1)、…、のそれぞれのゲートが、トランジスタTr5、Tr9及びTr11それぞれのゲートの接続点23に、接続されている。このトランジスタTr(nb)、Tr(nb+1)、…、及びトランジスタTr11は、それぞれ異なる特性である。また、このトランジスタTr(nb)、Tr(nb+1)、…、のそれぞれのソースが、トランジスタTr5、Tr9及びTr11それぞれのソースの接続点24に、接続されている。そして、トランジスタTr(nb)、Tr(nb+1)、…、のそれぞれのドレインは、それぞれに対応する第1スイッチ手段としてのスイッチ対SW(n)、SW(n+1)、…、が閉じられると、接続点9と回路接続され、電流を流すことが可能になる。
【0045】
従って、例えば、第2スイッチ手段としてのスイッチSW1がオンであり、第2スイッチ手段としてのスイッチSW2がオフであり、第1スイッチ手段としてのスイッチ対SW(n)が閉じられているが、第1スイッチ手段としてのスイッチ対SW(n+1)は開放されているとする。この時、トランジスタTr(na)には電流が流れ、トランジスタTr7、Tr8及びTr10と、カレントミラー回路を構成している。同様に、トランジスタTr(nb)にも電流が流れ、トランジスタTr5、Tr9及びTr11と、カレントミラー回路を構成している。
【0046】
そして、出力電流が正の向きに流れる時、接続点6から出力端子cへ流れる電流と、トランジスタTr10及びTr11により接続点7から出力端子cへ流れる電流と、トランジスタTr(na)及びTr(nb)により、図5の接続点31から出力端子cへ流れる電流と、が加算された電流が、出力端子cから出力される。一方、出力電流が負の向きに流れる時、スイッチSW2がオフであるため、出力端子cから相互コンダクタンス増幅回路へ流れ込む電流は、出力端子cから接続点6へ流れる電流のみである。
【0047】
本実施形態における相互コンダクタンス増幅回路を利用する相互コンダクタンス増幅器によれば、第1実施の形態における相互コンダクタンス増幅回路と同様に、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られる。これにより、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えることにより出力電流を変えることができるため、整定時間を変えたいという要求に応えることができる。
【0048】
また、トランジスタTr(na)、Tr(na+1)、…、及びトランジスタTr10は、それぞれ異なる特性であり、また、トランジスタTr(nb)、Tr(nb+1)、…、及びトランジスタTr11も、それぞれ異なる特性である。これにより、スイッチ対SW(n)、SW(n+1)、…、のオン・オフを、適宜制御することにより、様々な値の相互コンダクタンスを得ることができる。そして、トランジスタTr(na)、Tr(na+1)、…、トランジスタTr(nb)、Tr(nb+1)、…、を増やせば、さらに、様々な値の相互コンダクタンスを得ることができる。このため、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【0049】
そして、この相互コンダクタンス増幅器を自動利得制御装置に用いれば、この自動利得制御装置は、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【0050】
本発明は、本実施形態に示したものに限られるものではなく、以下のように変更して実施することも可能である。
【0051】
本実施形態において、トランジスタTr(na)、Tr(na+1)、…、及びトランジスタTr10は、それぞれ異なる特性であり、また、トランジスタTr(nb)、Tr(nb+1)、…、及びトランジスタTr11も、それぞれ異なる特性であるとしたが、必ずしも、トランジスタの特性が異なる必要はなく、同じ特性のトランジスタであっても問題ない。このようにしても、トランジスタTr(na)、Tr(na+1)、…、及びトランジスタTr(nb)、Tr(nb+1)、…、の数が本実施形態の場合と同一であれば、本実施形態の場合に比べて、取り得る相互コンダクタンスの種類は少なくなるが、差動入力電圧の極性が変化する時に、相互コンダクタンスを変えて、整定時間を変えたいという要求に応えることができる。
【0052】
なお、本実施形態において、接続点7及び9についても、スイッチのオン・オフ制御により、トランジスタTr10及びTr11より電流を得るか否か選択できるようにしてもよい。
【0053】
なお、本実施形態においても、第1実施形態の場合と同様に、整流用素子は、図3(a)に示すように、pチャネルMOSトランジスタを使ってもよく、また、図3(b)に示すように、nチャネルMOSトランジスタを使ってもよく、また、図3(c)に示すように、pn接合のダイオードを使ってもよい。
【0054】
【発明の効果】
以上詳述したように、本発明によれば次のような優れた効果を奏することができる。
【0055】
請求項1に記載の発明に係る相互コンダクタンス増幅器によれば、差動入力電圧の極性が異なる時、異なる相互コンダクタンスが得られることにより、出力電流を変えることができ、差動入力電圧の極性が変化する時に、整定時間を変えたいという要求に応えることができる。
【0056】
請求項2に記載の発明に係る相互コンダクタンス増幅器によれば、様々な値の相互コンダクタンスが得られることにより、出力電流を様々に変えることができ、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【0057】
また、請求項3に記載の発明に係る相互コンダクタンス増幅器によっても、様々な値の相互コンダクタンスが得られることにより、出力電流を様々に変えることができ、差動入力電圧の極性が変化する時に、様々な整定時間を得たいという要求に応えることができる。
【0058】
請求項4に記載の発明に係る自動利得制御装置によれば、この装置によって利得が制御される機器のアタックタイム及びディケイタイムを個別に変えることができる。
【図面の簡単な説明】
【図1】本発明の第1実施形態における相互コンダクタンス増幅器の回路構成図である。
【図2】本発明の第1実施形態における相互コンダクタンス増幅器により得られる差動入力電圧に対する出力電流を示す図である。
【図3】整流用素子の組み合わせを示す図である。
【図4】本発明の第2実施形態における相互コンダクタンス増幅器の回路構成図である。
【図5】本発明の第3実施形態における相互コンダクタンス増幅器の回路構成図である。
【図6】従来の相互コンダクタンス増幅器の回路構成図である。
【図7】従来の相互コンダクタンス増幅器により得られる差動入力電圧に対する出力電流を示す図である。
【図8】Gm−C積分器を表した図である。
【符号の説明】
a、b 入力端子
Tr1、Tr2 入力電圧が印加されるトランジスタ
Tr7、Tr8、Tr10 カレントミラー回路を構成するトランジスタ
Tr5、Tr9、Tr11 カレントミラー回路を構成するトランジスタ
Tr12、Tr13 整流素子
SW1、SW2 スイッチ
c 出力端子
Tr21、Tr25 カレントミラー回路を構成するトランジスタ
Tr22、Tr26 カレントミラー回路を構成するトランジスタ
Tr23、Tr24、Tr27、Tr28 整流素子
d 出力端子
Tr(na)、Tr(na+1)カレントミラー回路を構成するトランジスタ
Tr(nb)、Tr(nb+1)カレントミラー回路を構成するトランジスタ
SW(n)、SW(n+1)スイッチ対
Claims (4)
- 非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第1出力段と、当該第1出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合し、前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第2出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする相互コンダクタンス増幅器。
- 非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第1出力段と、当該第1出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタを、電流を一方向に流す整流素子とスイッチ手段を介して前記出力端子に結合した出力段を複数有し、当該各出力段の前記スイッチ手段により前記制御用トランジスタに流れる電流を制御して前記出力端子へ出力する第2出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする相互コンダクタンス増幅器。
- 非反転入力端子及び反転入力端子と、出力端子と、前記非反転入力端子及び反転入力端子を差動段の各別の入力端子に結合し、前記差動段に入力される電圧差に基づきカレントミラーを経て電流を前記出力端子へ出力する第1出力段と、当該第1出力段のカレントミラーのトランジスタとカレントミラー結合し、前記出力端子へ流す電流を制御する制御用トランジスタ群を、第1スイッチ手段と電流を一方向に流す整流素子と第2スイッチ手段とを介して前記出力端子に結合し、前記第1スイッチ手段により電流を流す制御用トランジスタを前記制御用トランジスタ群から選択し、当該選択された制御用トランジスタを流れる電流を前記第2スイッチ手段により制御して前記出力端子へ出力する第2出力段と、を備え、相互コンダクタンスを可変にしたことを特徴とする相互コンダクタンス増幅器。
- 相互コンダクタンス増幅器を用いて出力電流の利得を制御する自動利得制御装置において、前記請求項1乃至3のいずれかに記載の相互コンダクタンス増幅器を備えることを特徴とする自動利得制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09365299A JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
US09/537,170 US6278322B1 (en) | 1999-03-31 | 2000-03-29 | Transconductance amplifier and automatic gain control device using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09365299A JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286653A JP2000286653A (ja) | 2000-10-13 |
JP3765684B2 true JP3765684B2 (ja) | 2006-04-12 |
Family
ID=14088322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09365299A Expired - Fee Related JP3765684B2 (ja) | 1999-03-31 | 1999-03-31 | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6278322B1 (ja) |
JP (1) | JP3765684B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004229203A (ja) * | 2003-01-27 | 2004-08-12 | Ricoh Co Ltd | 半導体集積回路および該半導体集積回路を用いた音響素子ドライブアンプ |
JP4570862B2 (ja) * | 2003-10-27 | 2010-10-27 | 株式会社リコー | 半導体レーザ駆動回路 |
JP4312573B2 (ja) * | 2003-10-27 | 2009-08-12 | 株式会社リコー | 半導体レーザ駆動回路 |
US7548114B2 (en) * | 2007-10-09 | 2009-06-16 | Sitronix Technology Corp. | Apparatus for slew rate enhancement of an operational amplifier |
JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
JP2016092348A (ja) | 2014-11-11 | 2016-05-23 | 株式会社リコー | 半導体デバイス及びその製造方法、撮像装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3459442B2 (ja) * | 1993-03-29 | 2003-10-20 | 三洋電機株式会社 | 差動増幅回路及びそれを用いた電力増幅装置 |
US5565815A (en) * | 1993-12-17 | 1996-10-15 | Imp, Inc. | Current amplifier having a fully differential output without a d.c. bias and applications thereof |
EP0727049A1 (en) * | 1994-09-01 | 1996-08-21 | Koninklijke Philips Electronics N.V. | Transconductance amplifier having a digitally variable transconductance as well as a variable gain stage and an automatic gain control circuit comprising such a variable gain stage |
US5724003A (en) * | 1995-12-29 | 1998-03-03 | Maxim Integrated Products, Inc. | Methods and apparatus for signal amplitude control systems |
-
1999
- 1999-03-31 JP JP09365299A patent/JP3765684B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-29 US US09/537,170 patent/US6278322B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6278322B1 (en) | 2001-08-21 |
JP2000286653A (ja) | 2000-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5714906A (en) | Constant transductance input stage and integrated circuit implementations thereof | |
US7595676B2 (en) | Comparator and method with controllable threshold and hysteresis | |
KR100204180B1 (ko) | 모놀리식 집적 차동 증폭기 | |
EP0168198A2 (en) | Cmos operational amplifier | |
US4069431A (en) | Amplifier circuit | |
JP3765684B2 (ja) | 相互コンダクタンス増幅器及びこれを用いた自動利得制御装置 | |
EP0784885B1 (en) | Amplifier | |
JPS598962B2 (ja) | Cmos サドウゾウフクキカイロ | |
US6924702B2 (en) | Low supply voltage and self-biased high speed receiver | |
US8723593B2 (en) | Bias voltage generation circuit and differential circuit | |
US7786799B2 (en) | Trimming technique for high voltage amplifiers using floating low voltage structures | |
US6781460B2 (en) | Low power low voltage differential signal receiver with improved skew and jitter performance | |
JP2705317B2 (ja) | 演算増幅器 | |
JP4130014B2 (ja) | 信号処理回路 | |
JP3380026B2 (ja) | 共通モード阻止性能を有する差動増幅器 | |
KR940003086B1 (ko) | D/a 컨버터 | |
US4633192A (en) | Integrated circuit operating as a current-mirror type CMOS amplifier | |
JP2689871B2 (ja) | 3値入力バッファ回路 | |
JPH0758557A (ja) | 演算増幅器、演算増幅器のdcバイアス回路および演算増幅器をバイアスする方法 | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
JPH09260962A (ja) | インバータ回路及び増幅器 | |
EP1017164A2 (en) | Current mirror with a constant current for a wide range of output load impedance | |
US20020079966A1 (en) | Differential amplifier having active load device scaling | |
US20020005757A1 (en) | Fully differential operational amplifier of the folded cascode type | |
US7102414B2 (en) | Muting circuit for audio amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060124 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |