JPH1079549A

JPH1079549A - 半導体レーザ制御装置

Info

Publication number: JPH1079549A
Application number: JP9152006A
Authority: JP
Inventors: Masaaki Ishida; 雅章石田; Hidetoshi Ema; 秀利江間
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1996-07-12
Filing date: 1997-06-10
Publication date: 1998-03-24

Abstract

(57)【要約】【課題】電流駆動部や光・電気負帰還ループ中の誤差
増幅部付近の構成を工夫することでバイポーラトランジ
スタ構成の特徴を活かした集積化を図りやすくする。【解決手段】電流駆動部２４も誤差増幅部２３と一体
化させて光・電気負帰還ループ３内に組み込むことによ
り、この部分の構成を小さくし、一層の集積化を容易に
図れるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、レーザプリンタ、
デジタル複写機、光ディスク装置、光通信装置等におけ
る光源として用いられる半導体レーザを駆動制御するた
めの半導体レーザ制御装置に関する。

【０００２】

【従来の技術】半導体レーザは極めて小型であって、か
つ、駆動電流により高速に直接変調を行うことができる
ので、近年、レーザプリンタ等の光源として広く使用さ
れている。

【０００３】しかし、半導体レーザの駆動電流と光出力
との関係は、温度により著しく変化するので、半導体レ
ーザの光強度を所望の値に設定しようとする場合に問題
となる。この問題を解決して半導体レーザの利点を活か
すために、従来、様々なＡＰＣ（Ａutomatic Ｐower Ｃ
ontrol）回路が提案されている。

【０００４】このＡＰＣ回路は以下の〜の３つの方
式に大別される。半導体レーザの光出力を受光素子によりモニタし、
この受光素子に発生する半導体レーザの光出力に比例す
る受光電流に比例する信号と、発光レベル指令信号とが
等しくなるように、常時、半導体レーザの順方向電流を
制御する光・電気負帰還ループにより半導体レーザの光
出力を所望の値に制御する方式。パワー設定期間内には半導体レーザの光出力を受光
素子によりモニタし、この受光素子に発生する受光電流
（半導体レーザの光出力に比例する）に比例する信号
と、発光レベル指令信号とが等しくなるように半導体レ
ーザの順方向電流を制御し、パワー設定期間外にはパワ
ー設定期間中に設定した半導体レーザの順方向の値を保
持することにより、半導体レーザの光出力を所望の値に
制御するとともに、パワー設定期間外にはパワー設定期
間中に設定した半導体レーザの順方向電流を情報に基づ
いて変調することにより半導体レーザの光出力に情報を
載せる方式。半導体レーザの温度を測定し、その測定した温度信
号によって半導体レーザの順方向電流を制御したり、又
は、半導体レーザの温度を一定とするように制御するこ
とで、半導体レーザの光出力を所望の値に制御する方
式。

【０００５】半導体レーザの光出力を所望の値とするた
めには、の方式が望ましい。しかし、受光素子の動作
速度や、光・電気負帰還ループを構成している増幅素子
の動作速度等の限界により制御速度に限界が生じる。例
えば、制御速度の目安として、光・電気負帰還ループの
開ループでの交叉周波数を考慮した場合、この交叉周波
数をｆ₀ としたとき、半導体レーザの光出力のステップ
応答特性は、Ｐ_out＝Ｐ₀｛１−exp(−２πｆ₀ｔ）｝Ｐ_out；半導体レーザの光出力Ｐ₀ ；半導体レーザの設定された光強度ｔ；時間により近似される。

【０００６】半導体レーザの多くの使用目的では、半導
体レーザの光出力を変化させた直後から、設定された時
間τ₀ が経過するまでの全光量（光出力の積分値∫Ｐ
_out・ｄｔ）が所定の値となることが必要とされ、 ∫Ｐ_out・ｄｔ＝Ｐ₀・τ₀｛１−（１／２πｆ₀τ₀ )
［１−exp（−２πｆ₀τ₀ )］｝のような式で表される。

【０００７】仮に、τ₀ ＝５０ns、誤差の許容範囲を
０．４％とした場合、ｆ₀ ＞８００ＭＨｚとしなければ
ならず、これは極めて困難である。

【０００８】また、の方式では、の方式による上記
のような問題は発生せず、半導体レーザを高速に変調す
ることが可能であるので多用されている。しかし、この
の方式によると、半導体レーザの光出力を常時制御し
ている訳ではないので、外乱等により容易に半導体レー
ザの光量変動を生じてしまう。外乱としては、例えば、
半導体レーザのドゥループ特性があり、半導体レーザの
光量はこのドゥループ特性により容易に数％程度の誤差
を生じてしまう。半導体レーザのドゥループ特性を抑制
する試みとして、半導体レーザの熱時定数に半導体レー
ザ駆動電流の周波数特性を合わせて補償する方法などが
提案されているが、半導体レーザの熱時定数は各半導体
レーザ毎に個別にばらつきがあり、また、半導体レーザ
の周囲環境により異なる等の問題がある。

【０００９】このような点を考慮した改良方式が、例え
ば、特開平２−２０５０８６号公報により提案されてい
る。同公報によれば、図１５に示すように、半導体レー
ザ１の光出力を受光素子２によりモニタし、その出力と
発光レベル指令信号（DATA）とが等しくなるように、常
時、半導体レーザ１の順方向電流を制御する光・電気負
帰還ループ３と、発光レベル指令信号（DATA）を半導体
レーザ１の順方向電流に変換する電流駆動部４とを有
し、光・電気負帰還ループ３の制御電流と電流駆動部４
により生成された駆動電流の和（又は、差）の電流によ
って半導体レーザ１の光出力を制御する方式が開示され
ている。図示例では、前記光・電気負帰還ループ３は半
導体レーザ１と受光素子２とＩ_DA1なる定電流源５と反
転増幅器６とにより構成され、この反転増幅器６の出力
により、抵抗Ｒ_eとともに半導体レーザ１に直列に接続
された駆動トランジスタ７を駆動制御するように構成さ
れている。また、電流駆動部４はＩ_DA2なる定電流源８
により構成されている。

【００１０】これによれば、半導体レーザ１を電流駆動
部４により直接駆動する電流に相当する光出力をＰ_Sと
した場合、半導体レーザ１の光出力のステップ応答特性
は、Ｐ_out＝Ｐ₀ ＋（Ｐ_S −Ｐ₀ )｛１−exp(−２πｆ₀ｔ
)｝で近似される。Ｐ_S≒Ｐ₀ であれば、瞬時に半導体レー
ザの光出力がＰ₀ に等しくなるので、ｆ₀ の値は光・電
気負帰還ループ３のみの場合に比べて小さくてよい。図
１６（ａ）が光・電気負帰還ループ３のみによる場合の
光出力の変化の様子を示すのに対し、図１６（ｂ）は電
流駆動部４による定電流分Ｉ_DA2が付加された場合の光
出力の変化の様子を示す。現実的には、ｆ₀ ＝４０ＭＨ
ｚ程度であればよく、この程度の交叉周波数であれば容
易に実現できる。

【００１１】次に、レーザプリンタを例に採り、１ドッ
ト多値化技術の経緯について説明する。レーザプリンタ
は、当初、ラインプリンタに代わるノンインパクトプリ
ンタとして開発されたが、レーザプリンタの高速高解像
性からイメージプリンタとしての適用が早くから検討さ
れ、ディザ法をベースとした様々な記録方法が実用化さ
れている。また、近年の半導体技術の急速な進展によ
り、処理可能な情報量が急速に増大し、レーザプリンタ
においては、１ドット多値化技術が実用化され、より確
実にイメージプリンタとしての地位を固めつつある。し
かしながら、現行の多値化レベルはハイエンド機におい
ては８ビット相当の出力レベルを備えているが、ローエ
ンド機では高々数値程度に抑えられている。これは、一
因としては情報量の多さもあるが、主として、１ドット
多値化出力を実現する半導体レーザ制御変調部の回路規
模が大きく高価であることによる。

【００１２】現在、１ドット多値化出力を行う半導体レ
ーザ制御変調方式としては、Ａ．光強度変調方式Ｂ．パルス幅変調方式Ｃ．パルス幅強度混合変調方式が提案されている。

【００１３】Ａ．光強度変調方式（ＰＭ＝Ｐower Ｍodu
lation）光出力自身を変化させて記録する方式であり、中間露光
領域を利用して中間調記録を実現するため、印字プロセ
スの安定化が重要な要件であり、印字プロセスに対する
要求が厳しくなる。しかしながら、半導体レーザの制御
変調は容易となる。

【００１４】Ｂ．パルス幅変調方式（ＰＷＭ＝Ｐulse
Ｗidth Ｍodulation）光出力レベルとしては２値であるが、その発光時間（つ
まり、パルス幅）を変化させて記録する方式であるの
で、ＰＭ方式と比較すると、中間露光領域の利用度が少
なく、さらに、隣接ドットを結合させることにより中間
露光領域を一層低減させることが可能となる（印字プロ
セス安定性に対する要求が低減する）。しかし、パルス
幅設定を８ビット、かつ、隣接ドット結合を実現する場
合には半導体レーザ制御変調部の構成は複雑となる。

【００１５】Ｃ．パルス幅強度混合変調方式（ＰＷＭ＋
ＰＭ方式）ＰＭ方式では印字プロセスの安定化への要求が厳しくな
り、ＰＷＭ方式では半導体レーザ制御変調部が複雑とな
る問題を有することから、これらのＰＭ方式とＰＷＭ方
式とを組み合わせた方式であり、例えば、特開平６−３
４７８５２号公報中に開示されている。

【００１６】この変調方式は、基本的には２値記録方式
であり、印字プロセスに対して安定であるＰＷＭ方式を
基調とし、そのパルス間の移り変わり部をＰＭ方式によ
り補完する方式である。この変調方式は、同じ階調数を
実現する場合、各々単独の変調方式に比較して、必要と
なるパルス幅数、パワー値数が組み合わせることにより
少なくなるので、各々の方式分の構成を容易に達成で
き、印字プロセスに対して安定であると同時に集積化に
適しており、小型化・低コスト化を図ることができる。

【００１７】このような変調方式を実現するため、半導
体レーザ制御装置には、基本的には図１７に示すような
画像データと画素クロックとを入力とするパルス幅生成
部及びデータ変調部１１が設けられ、このパルス幅生成
部及びデータ変調部１１が図１５に例示したような回路
構成の半導体レーザ制御部及び半導体レーザ駆動部１２
に対する発光レベル指令信号なるDATAを出力するように
構成されている。即ち、入力される画像データに従って
パルス幅生成部及びデータ変調部１１によりＰＷＭ方式
を基調とし、その移り変わり部をＰＭ方式により補完す
る。その半導体レーザの光出力波形の基本概念図を図１
８に示す。図１８にはパルス幅３値、パワー６値の合計
１８階調を出力する場合における半導体レーザの光出力
波形を模式的に示すものである。

【００１８】この変調方式は、図示のように基本的には
ＰＷＭ方式であるので、中間露光領域を利用する強度変
調部は最小パルス幅で出力する必要がある。このような
光出力を得るためには、例えば、図１９に示すようにパ
ルス幅をＰＷＭとすると、ＰＷＭ_OUTとＰＷＭ_OUT＋Ｐ
Ｍ_OUT（ＰＭ_OUTは最小パルス幅）、又は、ＰＷＭ_OUTと
ＰＭ_OUT（ＰＭ_OUTは最小パルス幅）との２パルスを生
成すればよい。ＰＷＭ_OUTのパルスにおいて全ビットを
Ｈレベルにし、ＰＭ_OUTのパルスにおいてデータに従っ
て各ビットをオン・オフさせれば、図１８や図１９に示
すような光出力の波形を得ることができる。図１８中、
上段が右寄せの右モード、下段が左寄せの左モードを示
す。

【００１９】このような１ドット内でのパルス幅強度混
合変調方式をより具体的に実現するため、Ｃ‐ＭＯＳデ
バイスを用いたＩＣ化によりパルス幅生成部を簡便に構
成し、バイポーラトランジスタを用いたＩＣ化により光
・電気負帰還ループ部の設計を容易にする提案が、例え
ば特開平６−３４７８５２号公報等によりなされてい
る。

【００２０】

【発明が解決しようとする課題】ところが、この特開平
６−３４７８５２号公報に示される方式によっても、光
・電気負帰還ループによる制御量を少なくする電流加算
方式と、１ドット内でのパルス内でのパルス幅強度混合
変調方式とを、より小型で省電力化を達成し得るように
集積度を高めた構成で実現し、より高速かつ高精度に機
能させる上では、まだ、改良の余地がある。特に、半導
体レーザに流れる電流をともに制御する電流駆動部と、
光・電気負帰還ループの一部を構成する誤差増幅部（例
えば、図１５の電流駆動部４と反転増幅器６とが相当す
る）について考えても、各々別個に構成されており、必
要とする素子数が多い、消費電力が大きめである等、よ
り一層の集積化を図ることが困難な一因となっている。
特に、アンプ構成に適したバイポーラトランジスタ構成
をベースとする場合には、その特徴を活かしきれず、よ
り一層の集積化を図りにくい。

【００２１】そこで、本発明は、誤差増幅部、電流駆動
部付近の構成を工夫することで集積化を図りやすく、か
つ、そのような工夫に伴う特徴を最大限活かせる周辺構
成を提供することを目的とする。

【００２２】

【課題を解決するための手段】請求項１記載の発明は、
入力データに基づいて、前記入力データに対してパルス
幅変調と強度変調とを同時に行う発光指令信号を生成す
るパルス幅変調・強度変調信号生成部と、半導体レーザ
と、前記半導体レーザの光出力をモニタする受光素子と
ともに光・電気負帰還ループを形成して前記受光素子か
ら得られる前記半導体レーザの光出力に比例した受光信
号と前記パルス幅変調・強度変調信号生成部から与えら
れる発光指令信号とが等しくなるように前記半導体レー
ザの順方向電流を制御する誤差増幅部と、前記光・電気
負帰還ループの制御電流との和又は差の電流により前記
半導体レーザの駆動を制御するように生成されて前記パ
ルス幅変調・強度変調信号生成部から与えられる発光指
令信号に応じた駆動電流を前記半導体レーザに順方向電
流として流す電流駆動部とを備え、これらのパルス幅変
調・強度変調信号生成部と誤差増幅部と電流駆動部とが
バイポーラトランジスタによる１チップの集積回路で形
成されるとともに、前記電流駆動部が前記光・電気負帰
還ループ内に設けられている。

【００２３】従って、電流駆動部も誤差増幅部と一体化
されて光・電気負帰還ループ内に組み込まれているの
で、この部分の構成が小さく、一層の集積化を図ること
が容易となる。特に、大電流駆動個所を１個所とするこ
ともできるので、低消費電力化を図る上で好都合であ
り、大規模集積化も容易となる。さらには、小さい電流
を駆動すればよいので、高速駆動も可能となる。

【００２４】請求項２記載の発明は、請求項１記載の半
導体レーザ制御装置において、パルス幅変調・強度変調
信号生成部の電流値を設定する外付け素子を有してい
る。従って、パルス幅変調・強度変調信号生成部発の電
流は直流的には受光素子のモニタ電流であるので、集積
回路内部の温度変化の影響を受けない電流とする必要が
あるが、外付け素子を調整することにより半導体レーザ
及び受光素子の特性に合わせて所望の光出力が得られる
ようにモニタ電流を安定化させることができる。また、
広範囲なモニタ電流に対応することも可能となる。

【００２５】請求項３記載の発明は、請求項１記載の半
導体レーザ制御装置において、光・電気負帰還ループの
制御速度を設定する外付け素子を有している。従って、
制御系の設計の自由度が増す上に、制御速度も所望の値
に自在に設定できる。

【００２６】請求項４記載の発明は、請求項１記載の半
導体レーザ制御装置において、電流駆動部は、誤差増幅
部内における高速電圧シフト部であり、その電圧シフト
量を変化させる差動回路を含んで光・電気負帰還ループ
内に設けられている。従って、高速電圧シフト部による
電圧駆動で一層の高速化を容易に図ることができ、その
電位も設定が容易となる。

【００２７】請求項５記載の発明は、請求項１記載の半
導体レーザ制御装置において、パルス幅変調・強度変調
信号生成部が、第１発光指令信号と第２発光指令信号と
を出力する複数のＤ／Ａ変換回路を共通化させている。
従って、請求項１記載の半導体レーザ制御装置を構成す
る上で、必要とする素子数を減らし、一層の低消費電力
化、集積化が容易となる。

【００２８】請求項６記載の発明は、請求項１記載の半
導体レーザ制御装置において、半導体レーザの光出力を
所望の最小値とするオフセット電流を設定する外付け素
子を有するオフセット設定部を備えている。光・電気負
帰還ループにおいてリアルタイムで半導体レーザの光出
力を制御するためには、半導体レーザの光出力を完全に
０とすることはできず、このため、半導体レーザの光出
力を所望の最小値とするオフセット電流を設定する必要
があるが、外付け素子を用いることによりオフセット設
定部にて所望のオフセット電流を簡単に設定できる。

【００２９】請求項７記載の発明は、請求項１記載の半
導体レーザ制御装置において、パルス幅変調・強度変調
信号生成部の最大電流と、半導体レーザの光出力を最小
値とするオフセット電流とを連動させて設定する外付け
素子を有する連動設定部を備えている。従って、オフセ
ット電流の設定がパルス幅変調・強度変調信号生成部の
最大電流の設定に連動して行われるので、外付け素子の
値を変更しなくてもオフセット電流が一定となるように
自動設定することができる。

【００３０】請求項８記載の発明は、請求項１記載の半
導体レーザ制御装置において、半導体レーザの光出力を
所望の最小値とするオフセット電流を設定する外付け素
子を有するオフセット設定部と、パルス幅変調・強度変
調信号生成部の最大電流と前記オフセット電流とを連動
させて設定する外付け素子を有する連動設定部を備えて
いる。従って、請求項７記載の発明と同様に外付け素子
の値を変更しなくてもオフセット電流が一定となるよう
に自動設定し得る上に、オフセット設定部を利用するこ
とにより所望の特性を自在に持たせることも可能とな
る。

【００３１】請求項９記載の発明は、請求項１記載の半
導体レーザ制御装置において、電源投入時に電源電圧が
所定電位に達した時点で動作開始を許容するスタートア
ップ部を備えている。従って、電源投入時に電源電圧が
所定電位に達する前にイニシャライズ、電流駆動部等に
対する設定動作等が行われると半導体レーザの光出力が
所望の値にならなくなってしまう可能性があるが、スタ
ートアップ部の制御により電源電圧が所定電位に達して
から動作開始が許容されるので、集積回路のイニシャラ
イズの高精度化を図ることができ、立上り時の半導体レ
ーザの保護を図ることもできる。

【００３２】請求項１０記載の発明は、請求項１記載の
半導体レーザ制御装置において、受光素子により決定さ
れる絶対電流を流すパルス幅変調・強度変調信号生成部
は、基準となる電流に対してその基準電流のベース電流
を経由するスイッチトランジスタの数だけベース電流を
補償するベース電流補償部を有している。従って、基準
となる電流に対してその基準電流のベース電流を経由す
るスイッチトランジスタの数だけ加算することにより、
ベース電流による誤差電流の発生や特性変化を抑制で
き、発光指令信号生成部の電流を高精度化することがで
きる。

【００３３】請求項１１記載の発明は、請求項１記載の
半導体レーザ制御装置において、パルス幅変調・強度変
調信号生成部の電流値を設定する外付け素子を有すると
ともに、受光素子により決定される絶対電流を流すパル
ス幅変調・強度変調信号生成部は、基準となる電流に対
してその基準電流のベース電流を経由するスイッチトラ
ンジスタの数だけベース電流を補償するベース電流補償
部を有している。従って、外付け素子を調整することに
より半導体レーザ及び受光素子の特性に合わせて所望の
光出力が得られるようにモニタ電流を安定化させること
ができ、かつ、広範囲なモニタ電流に対応することも可
能となる上に、ベース電流による誤差電流の発生や特性
変化を抑制でき、パルス幅変調・強度変調信号生成部の
電流を高精度化することができる。

【００３４】請求項１２記載の発明は、請求項１記載の
半導体レーザ制御装置において、パルス幅変調・強度変
調信号生成部は、複数である。従って、広範囲のモニタ
電流に対応可能となり、半導体レーザや受光素子の仕様
の違いにも対処し得る。

【００３５】請求項１３記載の発明は、請求項１記載の
半導体レーザ制御装置において、パルス幅変調・強度変
調信号生成部の最大電流を可変させる外部制御電圧の入
力端子を有している。従って、外部制御電圧によってパ
ルス幅変調・強度変調信号生成部の最大電流をダイナミ
ックに可変することで、動作時のシェーディング補正や
光量の微調整が可能となる。

【００３６】請求項１４記載の発明は、請求項１３記載
の半導体レーザ制御装置において、電源投入時に発光指
令信号に対応する発光指令電流が所定電流に達した時点
で動作開始を許容するスタートアップ部を備えている。
従って、請求項９記載の発明と同様に、集積回路のイニ
シャライズの高精度化を図ることができ、立上り時の半
導体レーザの保護を図ることもできる。

【００３７】請求項１５記載の発明は、請求項１３記載
の半導体レーザ制御装置において、発光指令信号に対応
する駆動電流を設定する加算電流設定部と、パルス幅変
調・強度変調信号生成部による最大電流とこの加算電流
設定部による最大電流とを連動させる連動部とを有して
いる。従って、請求項１３記載の発明においてダイナミ
ックにシェーディング補正する時、加算電流設定部によ
る最大電流も連動するので、光出力波形を理想の方形波
に近付けることができる。

【００３８】請求項１６記載の発明は、請求項１３記載
の半導体レーザ制御装置において、電源投入時に発光指
令信号に対応する発光指令電流が所定電流に達した時点
で動作開始を許容するスタートアップ部と、発光指令信
号に対応する駆動電流を設定する加算電流設定部と、パ
ルス幅変調・強度変調信号生成部による最大電流とこの
加算電流設定部による最大電流とを連動させる連動部と
を有している。従って、請求項１４記載の発明において
ダイナミックにシェーディング補正する時、加算電流設
定部による最大電流も連動するので、光出力波形を理想
の方形波に近付けることができる。

【００３９】請求項１７記載の発明は、請求項１３記載
の半導体レーザ制御装置において、電源投入時に電源電
圧が所定電位に達した時点で動作開始を許容する第１の
スタートアップ部と、電源投入時に発光指令信号に対応
する発光指令電流が所定電流に達した時点で動作開始を
許容する第２のスタートアップ部とを備えている。従っ
て、請求項１３記載の発明において請求項９，１４記載
の発明と同様に、集積回路のイニシャライズの高精度化
を図ることができ、立上り時の半導体レーザの保護を図
ることもできる。

【００４０】

【発明の実施の形態】本発明の実施の一形態を図１ない
し図１３に基づいて説明する。本発明の半導体レーザ制
御装置は、例えば、レーザプリンタ等における光書込用
に用いられる半導体レーザの光出力を制御するための制
御装置として適用されている。ここに、本実施の形態に
あっても基本的には前述したようなパルス幅強度混合変
調方式や、光・電気負帰還ループの負担を軽減させる光
・電気負帰還ループ＋加算電流値制御方式を踏襲してお
り、図１５ないし図１９で示した部分と同一部分は同一
符号を用いて示す。

【００４１】即ち、本実施の形態における半導体レーザ
制御装置１３は、概略的には、図１７に示したように、
パルス幅生成部及びデータ変調部１１と半導体レーザ制
御部及び半導体レーザ駆動部（以下、略して半導体レー
ザ制御部及び駆動部という）１２とにより構成されてい
る。

【００４２】図１に、本実施の形態における半導体レー
ザ制御装置１３の、より詳細な構成例を示す。まず、本
実施の形態では、入力データをパルス幅変調データと強
度変調データとに変換した複数のパルスを生成するパル
ス幅生成部及びデータ変調部１１と半導体レーザ制御部
及び駆動部１２とが、その一部の構成要素を除く殆どの
要素に関して１チップの集積回路２０として集積化され
て構成されている。より詳細には、一部の回路構成に関
して後述する如く、バイポーラトランジスタにより１チ
ップ化されている。ここに、パルス幅生成部及びデータ
変調部１１に関しては、特に詳述しないが、例えば、タ
イミングの異なる複数のパルスを生成するＰＬＬ構成の
パルス生成手段と、入力された画像データをパルス幅変
調データと強度変調データとに変換する論理記述を含む
データ変換部と、このデータ変換部から得られるパルス
幅変調データに従ってパルス生成手段の出力中からパル
スを選択するパルス幅変調部等を備えて構成されるが、
これらの論理記述等を実行するバイポーラトランジスタ
による回路構成とされている。

【００４３】以下では、半導体レーザ制御部及び駆動部
１２側について説明する。まず、光・電気負帰還ループ
３は、パルス幅変調・強度変調信号生成部を構成する発
光指令信号設定部２１及び発光指令信号生成部２２と、
誤差増幅器２３（反転増幅器６に相当する）と、電流駆
動部２４と、半導体レーザ１及び受光素子２と、により
構成されている。前記発光指令信号生成部２２は発光指
令信号生成部第１構成部（図面上は、「第１発光指令信
号生成部」と表記する）２２ａと発光指令信号生成部第
１構成部（図面上は、「第１発光指令信号生成部」と表
記する）２２ｂとにより構成されている。動作として
は、変調されたデータに従って発光指令信号生成部第１
構成部２２ａにて生成された電流と、半導体レーザ１の
光出力に比例して受光素子２より出力されるモニタ電流
とを比較し、その誤差分を誤差増幅器２３及び電流駆動
部２４を介して半導体レーザ１の順方向電流に変換する
ことにより光・電気負帰還ループ３を構成する。ここ
で、一般に半導体レーザ１の微分量子効率や受光素子２
の光・電気変換受光感度には素子ばらつきがあるので、
各々の特性に合わせて、電流値を設定する必要がある。
このような素子ばらつきに関しては、前記発光指令信号
設定部２１において、半導体レーザ１が所望の光出力と
なるように外部からの電流設定信号により電流値
Ｉ_DA1、即ち、直流動作的には受光素子２のモニタ電流
値を設定することにより、個体差を吸収して半導体レー
ザ１が常に所望の光出力となるように設定することが可
能となる。

【００４４】前記電流駆動部２４は、例えば差動スイッ
チ構成で前記誤差増幅器２３の出力を所望の電位分瞬時
に電圧シフトする高速電圧シフト部２５として構成され
ている（請求項１記載の発明に相当する）。この高速電
圧シフト部２５による電圧シフトは、瞬時に半導体レー
ザ１の順方向電流となり、半導体レーザ１の光出力の高
速変調が可能とされている。特に、光・電気負帰還ルー
プ３なる制御系内にこの電流駆動部２４として機能する
高速電圧シフト部２５を有して光・電気負帰還ループ３
側と同一の出力部を持たせることにより、集積回路２０
を構成する上で、素子数の低減と消費電力の低減とを図
れる。

【００４５】図２に誤差増幅器２３及び高速電圧シフト
部２５のバイポーラトランジスタを用いた回路構成例を
示す。まず、発光指令信号生成部２２（発光指令信号生
成部第１構成部２２ａ）にあるＰＤ端子において、この
発光指令信号生成部２２中の後述するＤ／Ａ変換部によ
り入力されたデータを電流Ｉ_DA1に変換し、受光素子２
より半導体レーザ１の光出力に比例して流れるモニタ電
流Ｉ_PDと比較し、その結果を発光指令信号生成部２２中
のトランジスタＱ₁ のベースにおいて検出する。この結
果をトランジスタＱ₂ ，Ｑ₃ 等で構成される差動アンプ
４１に入力し、その出力を抵抗Ｒ₁ を介してＬＤ端子よ
り半導体レーザ１の順方向電流とする光・電気負帰還ル
ープ３を構成している。ここに、差動アンプ４１よりＬ
Ｄ端子に至る間に、トランジスタＱ₄ ，Ｑ₅ ，抵抗Ｒ₂
等で構成されて差動回路となる差動スイッチ４２により
その出力を所望の電位分、瞬時に電圧シフトするように
高速電圧シフト部２５が構成されている（請求項４記載
の発明に相当する）。この電圧シフトは、トランジスタ
Ｑ₆ 〜Ｑ₈ 等で構成されるエミッタフォロワ４３を介し
て瞬時に半導体レーザ１の順方向電流となる。ここに、
本実施の形態においては、前述したように、最終的に半
導体レーザ１を駆動する駆動トランジスタ７と抵抗Ｒ_e
とを集積回路２０に対して外付けとしており、この駆動
トランジスタ７と抵抗Ｒ_eには、半導体レーザ１を駆動
するために数十〜数百ｍＡ程度の電流を流す必要がある
が、本実施の形態のような構成の場合、半導体レーザ制
御部及び駆動部１２内部における電流は、駆動部（駆動
トランジスタ７）につながる出力部においてもせいぜい
数ｍＡで十分であるので、消費電力が低減し、集積化
（ＬＳＩの開発）が容易となる。図２に示す回路におい
て、電流駆動部２４の電圧シフト量を決定しているの
が、抵抗Ｒ₂ ，Ｒ₃ 、トランジスタＱ₉ 等であるが、上
述したように半導体レーザ１の微分量子効率には素子ば
らつきがあり、また、経時変化による効率劣化があるた
め、半導体レーザ１の微分量子効率を微分量子効率検出
部３２で検出し、この電圧シフト量を設定する構成とす
ることにより、前述した図１５（ｂ）に示したような光
出力Ｐ_Sが重畳された理想的な光出力を得ることができ
る。また、図２に示す回路において、トランジスタＱ
₂ ，Ｑ₃ 等で構成される差動アンプ４１は、抵抗Ｒ₄ に
おいて電源電圧Ｖ_ccよりの降下電圧としてその出力を構
成しているが、光・電気負帰還ループ３は半導体レーザ
１の光出力をリアルタイムで制御しているので、電源電
圧変動も同時に制御している。また、受光素子２を経て
ＰＤ端子（発光指令信号生成部第１構成部２２ａ中のト
ランジスタＱ₁ のベース電位）にて検出した結果を、差
動アンプ４１に入力する過程で、トランジスタＱ₁₀，Ｑ
₁₁，抵抗Ｒ₄ を介して帰還をかけており、この差動アン
プ４１の電圧ゲインを抵抗Ｒ₅ ，Ｒ₆ の抵抗値により決
定し、ゲインを小さくすることでこの差動アンプ４１の
交叉周波数をより高くし制御速度を向上させている。

【００４６】半導体レーザ１の微分量子効率を検出し、
電圧シフト量を設定する機能を実現するためのブロック
が、図１中では、タイミング生成部３１、微分量子効率
検出部３２、メモリ部３３及び加算電流設定部３４によ
り構成されている。これにより、概略的には、タイミン
グ生成部３１において誤差増幅器２３の制御速度より十
分遅いタイミング信号を生成し、そのタイミングにおい
て半導体レーザ１の微分量子効率を微分量子効率検出部
３２により検出し、その検出結果をメモリ部３３に記録
し、そのメモリ部３３のデータに従い、加算電流設定部
３４の電流値を設定する。この動作は電源投入時若しく
はリセット時（半導体レーザ１の光出力オフ時）といっ
た所定のイニシャライズ時だけイニシャライズ動作とし
て行われ、通常動作時には、加算電流設定部３４の電流
値を保持する。

【００４７】また、前記集積回路２０中にはタイミング
生成部３１に接続されたスタートアップ部３５とともに
電源部６１が設けられている。

【００４８】図３に電源部６１のバイポーラトランジス
タを用いた回路構成例を示す。この電源部６１において
は、Ｑ₅₁，Ｑ₅₂，Ｒ₂₁，Ｒ₂₂，Ｒ₂₃等で構成される回路
においてバンドギャップリファレンスを形成し、Ｖ＝（Ｑ₅₃のエミッタ電位−Ｖ_be）Ｖ_be；トランジスタのベース・エミッタ間電圧が温度によりなるべく変化しないようにトランジスタの
エミッタ面積や抵抗値を決定する。その結果、トランジ
スタＱ₅₄，Ｑ₅₅，Ｑ₅₆の各々のエミッタ電位が温度特性
を持たない安定電位となる。図３に示す回路構成の場
合、トランジスタＱ₅₄のエミッタに抵抗Ｒ₂₄を接続する
ことにより流れる電流をカレントミラー回路６３で折り
返すことにより集積回路２０内で用いる電流源を生成す
る。つまり、集積回路２０中、後述するスタートアップ
部３５中等におけるVBBP端子をベース電位とするＰＮＰ
トランジスタを流れる電流は全て定電流源となり、VBBN
端子をベース電位とするＮＰＮトランジスタを流れる電
流は全て定電流源となり、各々のトランジスタのエミッ
タに接続される抵抗によりその電流値が決定される。

【００４９】次に、スタートアップ部３５について説明
する。このスタートアップ部３５は、電源投入時に電源
電圧Ｖ_ccがまだ所定の値に達するまでの期間に、半導体
レーザ１に過大電流が流れることにより発生する半導体
レーザ１の劣化や破損からの保護と、前記タイミング生
成部３１において必要なイニシャライズ開始信号の生成
を行う役目を担う。このスタートアップ部３５は図４に
示すように第１のスタートアップ部３５ａと第２のスタ
ートアップ部３５ｂとにより構成されている。なお、第
２のスタートアップ部３５ｂに関しては、発光指令信号
設定部２１とともに後述する。まず、第１のスタートア
ップ部３５ａでは、トランジスタＱ₆₁，Ｑ₆₂で構成され
る差動スイッチ６５において、電源電圧Ｖ_ccが０Ｖより
或る設定電位まではトランジスタＱ₆₂がオンしており、
電源電圧Ｖ_ccが或る設定電位を超えて所定の電位となる
範囲ではトランジスタＱ₆₁がオンするように抵抗Ｒ₃₁〜
Ｒ₃₇等を設定する。この場合、或る設定電位は、なるべ
く電源電圧Ｖ_ccの所定の電位に近い電位に設定される。
例えば、電源電圧の所定の電位が５．０Ｖの場合におい
て、或る設定電位が２〜３Ｖ程度に設定した場合にはま
だ回路全体が所望の動作をしているとはいえないが、
４．５Ｖ程度に設定すればほぼ回路全体が所望の動作を
していると考えてよく、より安全に半導体レーザ１の保
護とイニシャライズ開始信号の生成とを行うことができ
る。この第１のスタートアップ部３５ａが請求項９にい
うスタートアップ部に相当する。

【００５０】詳細には、トランジスタＱ₆₂のベース電位
はトランジスタＱ₆₃のコレクタ電位をエミッタフォロワ
６６を介して電圧シフトしているだけであり、トランジ
スタＱ₆₂のベース電位はトランジスタＱ₆₃のコレクタ電
位により決定される。また、同様にトランジスタＱ₆₁の
ベース電位はトランジスタＱ₆₄がオフしている限りトラ
ンジスタＱ₆₅のコレクタ電位により決定される。トラン
ジスタＱ₆₃のコレクタ電位は、トランジスタＱ₆₆と抵抗
Ｒ₃₃とで構成される電流源の電流と電源電圧とより決定
され、トランジスタＱ₆₆と抵抗Ｒ₃₃とで構成される電流
源の電流をＩ₁、電源電圧をＶ_ccとすると、トランジス
タＱ₆₃のコレクタ電位Ｖ_q63cは、Ｖ_q63c＝Ｖ_cc−Ｉ₁ ＊Ｒ₃₁ となる。ここで、電流Ｉ₁ はVBBNをベース電位とする定
電流源であるので、Ｉ₁＊Ｒ₃₁は一定電位となる。本
来、電源部６１も電源電圧より構成されているので、電
源電圧が０Ｖであれば電流Ｉ₁も０となるが、或る設定
電位はなるべく電源電圧の所定の電位に近い電位に設定
するので、このトランジスタＱ₆₁，Ｑ₆₂で構成される差
動スイッチ６５がスイッチングする状態（時間）におい
ては、十分、電源部６１は機能しており、電流Ｉ₁ も定
電流になっているものとする。すると、Ｖ_q63cは電源電
圧Ｖ_ccに従い変化する。

【００５１】トランジスタＱ₆₅のコレクタ電位Ｖ
_q65cは、上式と同様に、トランジスタＱ₆₇と抵抗Ｒ₃₄と
で構成される電流源の電流をＩ₂ とすると、Ｖ_q65c＝Ｖ_cc−Ｉ₂ ＊Ｒ_３２となる。ここで、抵抗Ｒ_３４，Ｒ₃₅が等しい抵抗値を有
するものとして抵抗Ｒ₃₆を流れる電流を考えると、Ｖ_cc＝（Ｉ₂ ＋Ｉ₃ ）＊Ｒ₃₆＋Ｖ_be＋Ｉ₂＊Ｒ₃₅ となる。ここで、電流Ｉ₃ はトランジスタＱ₆₈と抵抗Ｒ
₃₇とで構成される定電流源の電流値、Ｖ_beはトランジス
タのベース・エミッタ間電圧である。

【００５２】上式より、Ｖ_q65c＝Ｉ₃＊Ｒ₃₆＋Ｖ_be＋Ｉ₂＊（Ｒ₃₆＋Ｒ₃₅−Ｒ₃₂）となる。ここで、Ｉ₃＊Ｒ₃₆ は電流Ｉ₁ と同様に一定電
位となり、Ｖ_beもほぼ一定電位となるので、Ｒ₃₆＋Ｒ₃₅＝Ｒ₃₂ であれば、トランジスタＱ₆₅のコレクタ電位Ｖ_q65cは電
源電圧に依存しない一定電位にすることができる。つま
り、トランジスタＱ₆₅のコレクタ電位Ｖ_q65cは一定電位
であり、トランジスタＱ₆₃のコレクタ電位Ｖ_q63cは電源
電圧Ｖ_ccに従い変化するので、双方の電位を適当に設定
することにより、電源投入時に電源電圧の変化に応じて
トランジスタＱ₆₁，Ｑ₆₂で構成される差動スイッチ６５
を適当なタイミングでスイッチングさせることが可能と
なる。その結果、電源電圧Ｖ_ccが０Ｖより或る設定電位
まで、つまり、トランジスタＱ₆₂がオンしている状態で
は、トランジスタＱ₆₂を流れるコレクタ電流はカレント
ミラー回路６７により反転され、トランジスタＱ₆₉，Ｑ
₇₀がオンとなり、TDSTART端子とPD端子との電位を強制
的にほぼＶ_ccと同電位にする。具体的制御としては、受
光素子２のＰＤ端子の電位を強制的にＨレベルとするこ
とにより誤差増幅器２３の出力が強制的なＬレベルとさ
れ、半導体レーザ１の順方向電流が流れないように抑制
することで半導体レーザ１の保護を行う。また、同時
に、後述するように、TDSTART端子の電位を強制的にＨ
レベルとすることで、タイミング生成部３１における発
振回路を強制的に発振しないように抑制する。そして、
電源電圧Ｖ_ccが或る設定電位以上になる、つまり、トラ
ンジスタＱ₆₁がオン状態に変化すると、半導体レーザ１
の保護を解除して通常動作状態とし、かつ、前記タイミ
ング生成部３１における発振回路の発振抑制を解除する
ことにより発振開始信号とする。同時に、前記タイミン
グ生成部３１の電流源を生成するVPTDSTART端子電位を
出力する。

【００５３】前記タイミング生成部３１は、例えば、遅
延回路を用いて構成することも可能であるが、本実施の
形態では、発振回路３６とバイアス回路（図示せず）と
ラッチ回路３７とにより構成されている。概略的には、
発振回路３６において生成された発振信号をラッチ回路
３７にてラッチし、ラッチしたデータを次段に順次伝達
することにより、例えば、Ｔ０〜Ｔ５なる６個のタイミ
ング信号を生成し、最終タイミングと同時に前記発振回
路３６を強制的に発振しないように抑制する構成とされ
ている。前記微分量子効率検出部３２は、例えば、前記
誤差増幅器２３の誤差出力中のピーク値を検出するサン
プルホールド回路３８と、このサンプルホールド回路３
８の出力値を所定値と比較する比較器３９とにより構成
されている。前記メモリ部３３は、前記比較器３９の比
較結果を前記タイミング生成部３１により生成されるタ
イミングＴ１〜Ｔ５に同期して保持する機能を有する。
前記加算電流設定部３４は、例えば、５ビットのＤ／Ａ
変換器により構成されている。これらのタイミング生成
部３１、微分量子効率検出部３２、メモリ部３３及び加
算電流設定部３４も各々バイポーラトランジスタにより
集積化されて構成されている。

【００５４】そこで、まず、前記タイミング生成部３１
における前記発振回路３６のバイポーラトランジスタに
よる回路構成例を図５に示す。また、イニシャライズ時
の概略動作を図８に示す。トランジスタＱ₂₂のコレクタ
電位Ｖ_Q22Cが図８中の発振動作として表され、このトラ
ンジスタＱ₂₂のコレクタ電流が、トランジスタＱ₂₄，Ｑ
₂₅で構成される差動スイッチ４６によりオン、オフし、
トランジスタＱ₂₂のコレクタ電流がオンの時にトランジ
スタＱ₂₁のコレクタ電流よりも大きい場合には、トラン
ジスタＱ₂₂のコレクタ電位Ｖ_Q22Cは、各々の電流がコン
デンサＣ₁ へのチャージ、ディスチャージを繰り返すこ
とにより発振する。

【００５５】まず、図８中に示すタイミング０、即ち、
電源投入時より、前記スタートアップ部３５から発振開
始タイミング信号ＴＳが送られてくるまでの間は、ＴＤ
ＳＴＡＲＴ端子の電位は強制的にＨレベル（殆どＶｃｃ
と同電位）であり、また、VPTDSTART端子は０Ｖである
ので、VPTDSTART 端子より生成されるトランジスタＱ₂₃
のコレクタ電流は０であり、差動スイッチ４６もトラン
ジスタＱ₂₅がＬレベルであるが、トランジスタＱ₂₃のコ
レクタ電流が０であるので、トランジスタＱ₂₂のコレク
タ電流も０となっている。

【００５６】ここに、ラッチ回路３７の最終段の構成を
示す図７を参照すると、VPTDSTART端子の電位は０Ｖ、
トランジスタＱ₃₁のコレクタ電流は０Ａである。この結
果、トランジスタＱ₂₃のベース電位はＶ_ccであり、トラ
ンジスタＱ₂₃のコレクタ電流は０Ａとなる。また、差動
スイッチ４６において、トランジスタＱ₂₃のコレクタ電
流が０Ａであり、トランジスタＱ₂₅のベース電位がＬレ
ベルであるので、トランジスタＱ₂₂のコレクタ電流は０
Ａとなる。

【００５７】その後、発振開始タイミング信号ＴＳを過
ぎると、トランジスタＱ₂₂のコレクタ電流が流れ始め、
差動スイッチ４６においてトランジスタＱ₂₅がＬレベル
であるので、トランジスタＱ₂₃のコレクタ電流がトラン
ジスタＱ₂₂，Ｑ₂₆によるカレントミラー回路４７により
折り返され、トランジスタＱ₂₂のコレクタ電流となる。
このタイミングＴＳでは、電源部６１の電流は０である
ので、トランジスタＱ₂₂のコレクタ電流がトランジスタ
Ｑ₂₁のコレクタ電流より大きい場合にはトランジスタＱ
₂₂のコレクタ電位Ｖ_Q22C、即ち、TDSTART端子電位は、
徐々に低下する。そして、トランジスタＱ₂₄のベース電
位がトランジスタＱ₂₅のべース電位と同電位若しくはよ
り低下する瞬間に、差動スイッチ４６が動作し、トラン
ジスタＱ₂₄がオンとなりトランジスタＱ₂₆のコレクタ電
流、従って、トランジスタＱ₂₂のコレクタ電流がオフと
なり、トランジスタＱ₂₅のベース電位はトランジスタＱ
₂₄のコレクタ電流と抵抗Ｒ₁₁とで決まる電位分上昇す
る。この瞬間が、タイミングＴ０である。

【００５８】タイミングＴ０を過ぎると、トランジスタ
Ｑ₂₂のコレクタ電流がオフとなるので、トランジスタＱ
₂₂のコレクタ電位Ｖ_Q22C、即ち、TDSTART端子電位は、
徐々に上昇する。そして、トランジスタＱ₂₄のベース電
位がトランジスタＱ₂₅のベース電位と同電位若しくはよ
り上昇する瞬間に、差動スイッチ４６が反転し、トラン
ジスタＱ₂₂のコレクタ電流がオンとなる発振動作を繰り
返す。この発振の振幅は、トランジスタＱ₂₄のコレクタ
電流と抵抗Ｒ₁₁とで決まる電位で決定され、周期はトラ
ンジスタＱ₂₁のコレクタ電流、トランジスタＱ₂₂のコレ
クタ電流、コンデンサＣ₁ の容量により決定され、これ
らの値を適正に決定することにより所望のタイミング信
号を得ることができる。

【００５９】このような動作において、トランジスタＱ
₂₂のコレクタ電流がトランジスタＱ₂₁のコレクタ電流の
丁度２倍の時、トランジスタＱ₂₁のコレクタ電流と、
（トランジスタＱ₂₂のコレクタ電流）−（トランジスタ
Ｑ₂₁のコレクタ電流）なる電流とが等しくなり、コンデ
ンサＣ₁ にチャージ、ディスチャージされる単位時間当
たりの電荷量が等しくなるので、図８中に示すような、
立上り時間と立下り時間とが等しい三角波となる。

【００６０】このような発振回路３６の発振出力として
トランジスタＱ₂₅のベースに方形波が得られ、電圧シフ
ト、スイング量調整、反転なる処理がなされた後、図８
中に示すトランジスタＱ_Xのエミッタ電位Ｖ_QXEの出力
波形が得られる。

【００６１】次に、前記ラッチ回路３７の１構成単位と
なるラッチ回路４８の回路構成例を図６に示す。前記ラ
ッチ回路３７は、本実施の形態においては、タイミング
信号Ｔ０〜Ｔ５を生成するため、ラッチ回路４８が６段
に接続されて構成されるが、図６にその１構成単位とな
りタイミング信号Ｔ０生成用のラッチ回路４８を示す。
図示例にあっては、複数のトランジスタ、抵抗を構成要
素として構成されており、この内、トランジスタＱ₃₁〜
Ｑ₃₃で１つのスイッチ４９ａを形成し、また、トランジ
スタＱ₃₄〜Ｑ₃₆で１つのスイッチ４９ｂを形成してい
る。前記スイッチ４９ａにおいては、前記トランジスタ
Ｑ₃₃のコレクタ電流がオンの時、トランジスタＱ₃₁のベ
ース電位、即ち、データをトランジスタＱ₃₇のベース電
位及びエミッタ電位に反転して出力する。また、スイッ
チ４９ｂにおいては、トランジスタＱ₃₆のコレクタ電流
がオンの時、トランジスタＱ₃₄のベースがトランジスタ
Ｑ₃₇のエミッタに接続されるので、出力をそのまま保持
する動作となる。

【００６２】トランジスタＱ₃₃のベースをCLK 、トラン
ジスタＱ₃₆のベースを／CLK （信号に関して、“／”は
反転を示す）、トランジスタＱ₃₁のベースをDATA0 、ト
ランジスタＱ₃₇のエミッタを出力Ｑとして、これらの関
係を論理式で表すと、Ｑ＝CLK・DATA0 ＋／CLK・Ｑとなる。

【００６３】ここで、前述したようにトランジスタＱ_X
（図８参照）のエミッタ電位Ｖ_QXE、つまり、トランジ
スタＱ₃₆のベース／CLK は、タイミングＴＳよりタイミ
ングＴ０までＨレベルで出力保持状態にあり、また、ト
ランジスタＱ₃₈，Ｑ₃₉等で構成される電流源５０は、ス
タートアップ部３５からのVPTDSTART をベース電位とす
ることにより、タイミングＴＳまでは電流が０でタイミ
ングＴＳとなる瞬間より電流が流れるので、出力Ｑはタ
イミングＴ０までＨレベルとなっている。タイミングＴ
０となると、出力Ｑが初めてＬレベルとなり、タイミン
グＴ０以降、トランジスタＱ₃₁のベース（入力データ）
がＬレベルであるので、出力ＱはＬレベルの状態を保持
する。この状態を、図８中のトランジスタＱ₃₇のエミッ
タ電位Ｖ_Q3 _7E（タイミング信号Ｔ０）の波形として示
す。

【００６４】図示しない次段では、CLK を反転入力し、
トランジスタＱ₃₇のエミッタ電位Ｖ_Q37EをDATA1 とする
と、Ｑ′＝／CLK・DATA1 ＋CLK・Ｑ′ とすることで、図８中にＶ_Q37(1)Eで示すタイミング信
号Ｔ１を得ることができる。

【００６５】以下、同様にタイミング信号Ｔ２〜Ｔ５を
得ることができる。図８中のＶ_Q37 _(n)E における“ｎ”
は段数１〜５を示す。

【００６６】さらに、図７に示すように、タイミング信
号Ｔ５を生成する最終段のラッチ回路４８_Lにおいて、
トランジスタＱ₃₁のコレクタ電流は発振回路３６中のト
ランジスタＱ₂₃のベースに与えられており、発振回路３
６を駆動させる電圧とされている。従って、トランジス
タＱ₂₃のベース電位はタイミングＴＳからタイミングＴ
５までの間、供給される。しかし、トランジスタＱ₂₃の
ベース電位は、タイミングＴ５となる瞬間にトランジス
タＱ₂₃のコレクタ電流をオフさせると供給されない。

【００６７】つまり、必要なタイミング信号を生成する
間のみ発振し、所望のタイミング信号を生成し終わると
同時に発振を停止することで、発振回路３６の発振動作
が他の回路に雑音や電流変動等の悪影響を及ぼさない回
路構成とされている。また、前述したようなタイミング
信号Ｔ０〜Ｔ５を生成するためには遅延回路等を用いて
構成することも可能であるが、本実施の形態のように、
発振回路３６を用いて構成することにより、唯一、コン
デンサＣ₁ をＬＳＩ（集積回路２０）外の外付け素子と
することで多数のタイミング信号を生成する場合であっ
ても、発振回路３６のタイミングを自在に設定すること
ができる。もっとも、タイミング生成部３１を遅延回路
を用いて構成した場合、タイミングを自在に設定するた
めには各々のタイミングを決定する外付け素子を必要と
するが、必要とするタイミング数が少ない場合には遅延
回路を用いるほうがラッチ回路を必要としない利点があ
る。何れにしても、光・電気負帰還ループ３の制御速度
を自由に設定できる上に、半導体レーザ１・受光素子２
の周波数特性の影響を受けない光出力波形を得ることも
でき、集積回路２０のイニシャライズ時間を最適化を図
る上で都合がよい。

【００６８】また、一般に、半導体レーザ１・受光素子
２間には、周波数特性が存在し、この周波数特性が、上
述の制御系（光・電気負帰還ループ３）の動作や上述の
タイミング設定に影響を及ぼさない良好な特性である場
合には問題はないが、この周波数特性がよくない場合に
は、もし、上述のタイミングが一定である場合には、こ
の半導体レーザ１・受光素子２間の周波数特性を補償す
るための回路を追加するか、或いは、上述のタイミング
を十分遅くなるように設定する必要がある。しかし、こ
のようなタイミングを十分に遅く設定すると、それだけ
イニシャライズの時間が長くなってしまい、かといっ
て、周波数特性補償回路を付加すると素子数が増えてし
まい、何れにしても好ましくない。この点、本実施の形
態のように、タイミング生成部３１を発振回路３６を用
いて構成することにより、コンデンサＣ₁ の容量を変更
するだけで周波数特性を補償するための回路を必要とせ
ず、かつ、全てのイニシャライズ時間が長くなることも
ないので、素子数を低減させつつ効率的なイニシャライ
ズを行わせることができる。さらに、このような発振回
路３６を用いてタイミング信号を生成する場合、通常
は、フリップフロップを用いるが、本実施の形態のよう
に必要段数のラッチ回路４８を組み合わせたラッチ回路
３７を用いることにより、素子数を低減させ得る。

【００６９】次に、これらのタイミング信号により制御
されるイニシャライズ時の概略動作を図８のタイムチャ
ート、図９に示す微分量子効率検出部３２の回路構成例
を参照して説明する。まず、半導体レーザ１の光出力
を、タイミングＴＳに強制的なオフ状態より所望の最大
発光状態とする。この最大発光値は、発光指令電流生成
部２２において既に設定されているものとする。そし
て、タイミングＴ０に入力データを全て０としてオフセ
ット発光状態とし、この状態をタイミングＴ５まで維持
した後、タイミングＴ５以降を本来の入力データを受け
付ける通常動作状態とする。光・電気負帰還ループ３を
動作させるためには、半導体レーザ１の光出力を完全に
オフにはさせず、わずかに光らせるオフセット発光が必
要であり、実際には、半導体レーザ１の光出力は、設定
した最大発光とオフセット発光との間で光・電気負帰還
ループ３により制御される。

【００７０】半導体レーザ１の光出力は、イニシャライ
ズ時、即ち、電源投入時やリセット解除時において、必
ず、図８に示すようなシーケンス動作を実行することに
より微分量子効率をその度に検出し、適切な加算電流値
を設定する。

【００７１】図８中に示すような最大発光とオフセット
発光との差分、即ち、動作電流Ｉｏｐ−発振閾値電流Ｉ
ｔｈが微分量子効率であるので、微分量子効率検出部３
２中のサンプルホールド回路３８においてこの差分を検
出する。概略的には、この差分は、最大発光時とオフセ
ット発光時との間における、抵抗Ｒ_e（図２参照）の端
子間電位の差に相当する。電流駆動部２４なる電圧シフ
ト部２５が動作していない状態においては、この差分
は、電流駆動部２４のトランジスタＱ₉ （図２参照）の
２つのケースにおけるエミッタ電位の差に依存する。そ
こで、最大発光時のこのトランジスタＱ₉ のエミッタ電
位をサンプルホールドし、タイミングＴ０においては０
であった電圧シフト部２５の電位シフト量を加算電流設
定部３４により徐々に変化させて、前記差分を、電圧シ
フト部２５における抵抗Ｒ_e の電位変化とすることによ
り微分量子効率を検出する。

【００７２】詳細には、図８に示すようにトランジスタ
Ｑ₉ のエミッタ電位、即ち、VCOMP端子はトランジスタ
Ｑ₄₂のエミッタフォロワ５１を介してトランジスタＱ₄₃
のベース電位となる。このトランジスタＱ₄₃のベース電
位はトランジスタＱ₄₅等で構成される電流源５２の電流
が流れている間は、トランジスタＱ₄₁，Ｑ₄₆，Ｑ₄₇，Ｑ
₄₈等で構成されるボルテージフォロワ５３によりトラン
ジスタＱ₄₄のベース電位と同電位となる。タイミングＴ
０で電流源５２の電流をオフさせると、トランジスタＱ
₄₃のベース電位の変化はVCOMP 端子の電位変化をそのま
ま示すが、トランジスタＱ₄₄のベース電位はコンデンサ
Ｃ₂ の容量が大きいほど変化せず、タイミングＴ０にお
けるトランジスタＱ₄₃のベース電位、つまり、最大発光
時のトランジスタＱ₉ （図２参照）のエミッタ電位をサ
ンプルホールドすることが可能となる。図８中の下部に
これらのトランジスタＱ₄₃，Ｑ₄₄によりサンプルホール
ドされる概略波形を示す。

【００７３】サンプルホールドされたこれらのトランジ
スタＱ₄₃，Ｑ₄₄のベース電位をトランジスタＱ₄₉，Ｑ₅₀
等による比較器３９に入力してその大小を比較し、比較
結果をタイミング信号Ｔ１〜Ｔ５に同期してメモリ部３
３にて保持する。従って、このメモリ部３３は、特に構
成例を図示しないが、比較器３９の比較出力をタイミン
グ信号Ｔ１〜Ｔ５に同期して保持し得る機能を有してい
ればよく、例えば、タイミング生成部３１で用いたよう
な５段のラッチ回路で構成し、比較器３９の比較におい
てトランジスタＱ₄₃側のベース電位がトランジスタＱ₄₄
側のベース電位よりも高い場合にＬレベルを出力するよ
うに構成すればよい。

【００７４】加算電流設定部３４は、２段の差動スイッ
チで構成される５個のスイッチと、これらのスイッチ部
の電流源に電流を供給するカレントミラー回路と、各ス
イッチ部の出力を加算して電流駆動部（高速電圧シフト
部２５）の出力とするカレントミラー回路とにより構成
されている。ここに、５個のスイッチ部により基本的に
５ビットのＤ／Ａ変換器が構成され、これらのスイッチ
部の電流源は、最小ビット電流をＩ₁とすると、次のビ
ットのスイッチ部では２＊Ｉ₁、さらに上位ビットのス
イッチ部毎に４＊Ｉ₁，８＊Ｉ₁，１６＊Ｉ₁となるよ
うに設定されている。これにより、スイッチ部全体の出
力電流としては最大３１＊Ｉ₁となり、この時に、電流
駆動部（電圧シフト部２５）において設定される最大電
流（最大電圧）が、前述した（動作電流Ｉop）−（発振
閾値電流Ｉth）の最大値よりも大きくなるように設定す
る。

【００７５】ここで、タイミングＴ０に、図８に示すよ
うに半導体レーザ１の光出力を最大発光状態よりオフセ
ット発光状態とすると同時にスイッチ部の最上位ビット
の電流を強制的に出力する。この状態では、最大発光状
態からオフセット状態となって最上位ビットのスイッチ
部の電流を強制的に出力することにより電圧シフト部の
端子間電位にも電位変化を生ずるので、光・電気負帰還
ループ３なる制御系により半導体レーザ１の光出力がオ
フセット発光状態となるように制御が働くので、これら
の電位変化の差分を補うように変化する。このような変
化分を微分量子効率検出部３２において検出しその出力
を最大発光状態と比較し、その比較結果をメモリ部３３
に格納する。メモリ部３３ではこの結果をタイミングＴ
１においてラッチし、加算電流設定部３４の最上位ビッ
トのスイッチ部を再設定し、最大発光状態の電位より大
きい場合にはオフ、小さい場合にはオンとする。ここ
で、タイミングＴ１−Ｔ０は、この間に光・電気負帰還
ループ３なる制御系が十分収束する時間に設定する必要
がある。

【００７６】タイミングＴ１においてもタイミングＴ０
の場合と同様に、上位２ビット目を強制的に出力させ、
タイミングＴ２にてその結果を再設定する。本実施の形
態では、微分量子効率を５ビット分のＤ／Ａの精度で検
出しているので、５ビット分、同様に繰り返して行う。
この時のベース電位の変化の様子を図示すると、図８中
の下部に示すトランジスタＱ₄₄のベース電位の場合と同
様になる。この場合の図示例は、下位ビットより順に１，１，１，０，１となった場合の波形を示している。

【００７７】本実施の形態では、微分量子効率検出部３
２及び加算電流設定部３４の検出精度を５ビットとして
いるが、さらにビット数を増やして検出精度を上げれ
ば、図１６（ｂ）に示す光出力波形において、Ｐ_S分の
光出力分が所望の光出力となり、光・電気負帰還ループ
３なる制御系による光出力の制御分が少なくなり、光出
力波形がより理想的な方形波に近付く。

【００７８】次いで、パルス幅変調・強度変調信号生成
部を構成する発光指令信号設定部２１及び発光指令信号
生成部２２のバイポーラトランジスタを用いた回路構成
例を図１０ないし図１２に示す。図１０が発光指令信号
設定部２１、図１１が発光指令信号生成部第１構成部２
２ａ、図１２が発光指令信号生成部第２構成部２２ｂを
示す。

【００７９】まず、発光指令信号設定部２１の構成とし
ては、発光指令信号生成部２２の電流設定、加算電流設
定部３４の電流設定、発光指令信号生成部２２の電流の
ベース電流補償部、及び、発光指令信号生成部２２の電
流と加算電流設定部３４の電流とを連動させて外部信号
より調整する部分により構成されており、各々の部分を
図１０に示す回路例により説明する。

【００８０】発光指令信号生成部２２の電流設定は、ト
ランジスタＱ₇₁のエミッタ電位と抵抗Ｒ₄₁とにより行わ
れる。ここに、前記発光指令信号生成部２２の電流は、
直流的には受光素子２のモニタ電流であるので、集積回
路２０（ＬＳＩ）内部の温度変化の影響を受けない電流
とする必要がある。つまり、トランジスタＱ₇₁のエミッ
タ電位は安定な電位、抵抗Ｒ₄₁は絶対精度の要求される
抵抗である必要がある。このため、トランジスタＱ₇₁の
エミッタ電位は電源部６１において生成した安定電位で
あるVREF11端子電位をトランジスタＱ₇₂〜Ｑ₇₅等で構成
されるボルテージフォロワ７１を介して生成し、この端
子を外部端子として、抵抗Ｒ₄₁を絶対精度、温度特性の
良好な外付け抵抗若しくは可変抵抗とする。ここに、抵
抗Ｒ₄₁が請求項２又は１１記載の発明にいう外付け素子
に相当する。この抵抗Ｒ₄₁の抵抗値を変化させることに
より半導体レーザ１及び受光素子２の特性に合わせて所
望の光出力を得るための調整が可能となる。

【００８１】加算電流設定部３４の電流設定はトランジ
スタＱ₇₁のエミッタ電位を基準にトランジスタＱ₇₁，Ｑ
₇₆，Ｑ₇₇を介してトランジスタＱ₇₁のエミッタ電位とほ
ぼ同電位となるトランジスタＱ₇₈のエミッタ電位と抵抗
Ｒ₄₂とにより決定し、IDA2SET 端子より加算電流設定部
３４へ出力する。

【００８２】発光指令信号生成部２２の電流のベース電
流補償部は、トランジスタＱ₇₇のベース電流により行
う。発光指令信号生成部２２の電流は、上述したように
外部の受光素子２により決定される絶対電流である必要
があるが、例えば、図１０に示す回路構成例の場合、ト
ランジスタＱ₇₁のエミッタ電位と抵抗Ｒ₄₁とで決定され
る基準電流は絶対電流であるがその電流がカレントミラ
ー回路７２で反転された後、例えば、最下位ビットを流
れる発光指令信号生成部２２での電流は、スイッチトラ
ンジスタＱ₈₁〜Ｑ₈₃を経由してＰＤ端子より電流を引く
ので、これらのスイッチトランジスタを３個経由してい
ることによる各々のトランジスタのベース電流誤差が発
生している。最下位ビットだけでなく、他のビットに関
しても同様である。このようなベース電流誤差を補償す
るためにトランジスタＱ₇₇のベース電流量を調整する。

【００８３】最下位ビットの場合を例にとり、具体的に
式で表現するため、トランジスタＱ₇₁のエミッタ電流を
Ｉ_ref 、トランジスタＱ₇₇のベース電流をＩ_q77b、トラ
ンジスタＱ₈₁のベース電流をＩ_q81b、トランジスタＱ₈₂
の最下位ビット電流に相当するベース電流をＩ_q82b5、
トランジスタＱ₈₃の最下位ビット電流に相当するベース
電流をＩ_q83b5とし、この経路に最下位ビット電流が流
れている状態においては、カレントミラー回路７２で電
流が理想的に反転されているとすれば、最下位ビット電
流に相当する発光指令信号生成部２２の電流Ｉ
_{DA1 5}は、Ｉ_{DA1 5}＝（Ｉ_ref＋Ｉ_q77b）／４−Ｉ_q81b−Ｉ_q82b5−
Ｉ_q83b5 となる。ここで、トランジスタＱ₈₁〜Ｑ₈₃に流れるコレ
クタ電流Ｉ_cは、上記のように、Ｉ_c＝（Ｉ_ref＋Ｉ_q77b）／４と近似できる。また、ベース電流Ｉ_bとコレクタ電流Ｉ
_cとの関係は、電流増幅率をｈ_feとすると、Ｉ_c＝ｈ_fe・Ｉ_b であるので、Ｉ_q81b＝Ｉ_q82b5＝Ｉ_q83b5と近似する
と、Ｉ_{DA1 5}＝（Ｉ_ref＋Ｉ_q77b）／４−（３／ｈ_fe)(Ｉ_ref
＋Ｉ_q77b）／４となる。ここで、（３／ｈ_fe)(Ｉ_q77b／４）＝（３／ｈ_fe)(１／４)(Ｉ_c
／ｈ_fe）となり、Ｉ_cに対して十分小さいとすると、Ｉ_{DA1 5}＝（Ｉ_ref＋Ｉ_q77b）／４−（３／ｈ_fe)(Ｉ_ref
／４）となる。ここで、Ｉ_{DA1 5}＝Ｉ_ref／４となるためには、Ｉ_q77b／４＝（３／ｈ_fe)(Ｉ_ref／４）となる必要がある。つまり、トランジスタＱ₇₇のエミッ
タ電流をトランジスタＱ₇₁のエミッタ電流Ｉ_ref の３倍
流すことにより、Ｉ_{DA1 5}≒Ｉ_ref／４とすることができる。よって、経由するスイッチトラン
ジスタのベース電流補償を行うことができる。

【００８４】また、この補償により、全てのビットに関
して同時にベース電流補償されている。例えば、次は最
上位ビットを考え、トランジスタＱ₈₄のベース電流をＩ
_q84b、トランジスタＱ₈₂の最上位ビット電流に相当する
ベース電流をＩ_q82b1 、トランジスタＱ₈₃の最上位ビッ
ト電流に相当するベース電流をＩ_q83b1 とすると、Ｉ_{DA1 1}＝（Ｉ_ref＋Ｉ_q77b）・４−Ｉ_q84b−Ｉ_q82b1 −
Ｉ_q83b1 となり、上記の場合と同様にＩ_q84b＝Ｉ_q82b1 ＝Ｉ
_q83b1 と近似すると、Ｉ_q77b・４＝（３／ｈ_fe)・Ｉ_ref・４となり、やはり、トランジスタＱ₇₇のエミッタ電流をト
ランジスタＱ₇₁のエミッタ電流Ｉ_ref の３倍流すことに
より、Ｉ_{DA1 1}≒Ｉ_ref・４とすることができ、経由するスイッチトランジスタのベ
ース電流補償を行えることが分かる。つまり、本実施の
形態の回路構成の場合、基準となる電流に対してその基
準電流のベース電流を経由するスイッチトランジスタの
数だけ加算することにより、ベース電流による誤差電流
の発生や特性変化を抑制することが可能となり、容易に
ベース電流補償を行える。このような機能を果たすベー
ス電流補償部７３が請求項１０又は１１記載の発明にい
うベース電流補償部に相当する。

【００８５】次に、発光指令信号生成部２２の電流と加
算電流設定部３４の電流とを連動して外部信号より調整
する部分について説明する。前述したように、発光指令
信号生成部２２の電流設定と加算電流設定部３４の電流
設定とはトランジスタＱ₇₁のエミッタ電位と抵抗Ｒ₄₁と
により決定され、また、上述したようにトランジスタＱ
₇₁のエミッタ電位はVREF11端子電位を入力とし、トラン
ジスタＱ₇₂〜Ｑ₇₅等で構成されるボルテージフォロワ７
１の出力となっているが、VREF11端子と並列に抵抗
Ｒ₄₃，Ｒ₄₄、トランジスタＱ₇₉を介してVCONT 端子より
制御電圧を入力させる構成とすることにより、この制御
電圧によってトランジスタＱ₇₁のエミッタ電位を変化さ
せる。つまり、発光指令信号生成部２２の電流と加算電
流設定部３４の電流とを連動させて増減させることが可
能となる。

【００８６】例えば、抵抗Ｒ₄₄，Ｒ₄₅の抵抗値が等しい
場合には、VREF11端子の電位Ｖ_VREF ₁₁とVCONT 端子の電
位Ｖ_VCONTとは等価となり、トランジスタＱ₇₁のエミッ
タ電位Ｖ_q71eは、Ｖ_q71e＝（Ｖ_VREF11＋Ｖ_VCONT）／２となる。例えば、電位Ｖ_VREF11を１〔Ｖ〕とし、電位Ｖ
_VCONTを０〜２〔Ｖ〕動かすとトランジスタＱ₇₁のエミ
ッタ電位Ｖ_q71eは０．５〔Ｖ〕〜１．５〔Ｖ〕動かすこ
とが可能となる。

【００８７】この場合の概略波形を図１３に示す。一般
に、レーザプリンタ等において、半導体レーザ１の光出
力をポリゴンミラー等を介して感光体等にスキャニング
露光する場合に、感光体までの距離や収束しているビー
ムの形状の変化などの影響により、所謂光学系における
シェーディングを生じ、その補正等をするために半導体
レーザ１の光出力をダイナミックに微調整し、若しく
は、光量設定時に微調整する等のニーズがある。図１３
（ａ）は初期状態の光出力波形を示し、図１３（ｂ）
（ｃ）に動作時において発光指令信号生成部２１の電流
を変化させた場合の光出力波形を示し、何れにしても定
常出力としては制御系（光・電気負帰還ループ３）によ
る制御により所望の光出力が得られるが、立上り時に
は、発光指令信号生成部２２の電流を大きくしただけの
場合には図１３（ｂ）に示すように鈍った波形となる
（発光指令信号生成部２２の電流を小さくしただけの場
合にはオーバシュート波形となってしまう）。この点、
上記のように発光指令信号生成部２２の電流と加算電流
設定部３４の電流とを連動させて増減させた場合には、
図１３（ｃ）に示すようになる。即ち、その加算電流設
定部３４における電流設定値が連動して変化するので、
上述したシェーディング補正や半導体レーザ１の光出力
の微調整時にも、どのようにVCONT 端子を動かしても常
に図１３（ｃ）に示すような制御系の制御量が小さくな
り、理想的な方形波を得ることができる。

【００８８】ところで、発光指令信号生成部２１との関
連で前記第２のスタートアップ部３５ａについて説明す
る。前述したようにトランジスタＱ₇₁のエミッタ電位Ｖ
_ｑ７１ｅはボルテージフォロワ７１の出力であり、その
制御速度や安定性をコンデンサＣ_３（図１０参照）に
より制御しているが、電源投入時、電源がこのボルテー
ジフォロワ７１より高速に立上るとすると、トランジス
タＱ₇₁のエミッタ電位が所望の値となる以前に加算電流
設定部３４の設定等が行われることになり、半導体レー
ザ１の光出力が所望の値や光出力とならなくなってしま
う可能性がある。この第２のスタートアップ部３５ａは
この課題を解決するためのものであり、トランジスタＱ
₇₁のエミッタ電位、即ち、VR端子の電位が或る設定電位
を超える（ボルテージフォロワ７１が動作状態となる）
まで、第１のスタートアップ部３５ａと同様にタイミン
グ生成部３１を起動せず、トランジスタＱ₇₁のエミッタ
電位VRが或る設定電位に達して初めてタイミング生成部
３１を起動させるように構成されている。このような第
２のスタートアップ部３５ｂが請求項１４又は１６記載
の発明にいうスタートアップ部に相当する。なお、図４
に示すスタートアップ部３５においては、第１のスター
トアップ部３５ａと第２のスタートアップ部３５ｂとが
論理積（ＡＮＤ）接続されており、電源電圧Ｖ_ccと発光
指令信号生成部２１の電流との両方がともに所望の状態
となって初めてイニシャライズ及び全回路動作を開始さ
せる構成とされている。ここに、請求項１７記載の発明
が構成されている。

【００８９】次いで、発光指令信号生成部２２について
説明する。この発光指令信号生成部２２は５ビット（ｂ
０，ｂ１，ｂ２，ｂ３，ｂ４）のＤ／Ａ変換器と電流加
算駆動部とを含み、さらに発光指令信号生成部２２用の
電流補償部、オフセット電流生成部を含んで構成されて
いる。発光指令信号生成部２２は、２つの５ビットＤ／
Ａ構成を並列に持ち、前述したような発光指令信号生成
部第１構成部２２ａと発光指令信号生成部第２構成部２
２ｂとにより構成されている。

【００９０】もっとも、発光指令信号生成部第１構成部
２２ａに関して、より高精度に光出力を設定したい場合
であれば、Ｄ／Ａ変換器のビット数を増やしてもよい。
或いは、パルス幅変調を主体とする場合であれば、Ｄ／
Ａ変換器のビット数を減らしてもよい。さらには、その
電流生成法に関しても、図示例のようにカレントミラー
回路による電流の反転と抵抗ラダー型Ｄ／Ａを組合せて
もよい。

【００９１】電流加算駆動部は、電流Ｉ_DA1とその反転
電流とを各々トランジスタＱ₈₁，Ｑ₈₂のエミッタ電位で
検出し、エミッタフォロワＱ₈₃，Ｑ₈₄を介した後、誤差
増幅器２３及び電流駆動部２４中の差動スイッチ４２を
構成するトランジスタＱ₄ ，Ｑ₅ のベースに入力する。
トランジスタＱ₈₁，Ｑ₈₂のエミッタ電位は、Ｉ_DA1の電
流値をそのまま反映した電位となるので、トランジスタ
Ｑ₄ ，Ｑ₅ で構成される差動スイッチ４２においてもオ
ン・オフの２値出力ではなく、Ｄ／Ａを５ビットで構成
した場合には５ビットの電流駆動出力を高速に得ること
ができる。

【００９２】また、発光指令信号生成部第２構成部２２
ｂは、発光指令信号生成部第１構成部２２ａと同じ５ビ
ットＤ／Ａ構成であり、その電流源を決定する最低電位
をDA1GND端子として外部に出力している。これは、通常
はＤ／Ａは発光指令信号生成部第１構成部２２ａのみの
１個で十分であるので、DA1GND端子をオープン（開放）
として５ビット構成の発光指令信号生成部第２構成部２
２ｂを動作させない。若しくは、最初からこの発光指令
信号生成部第２構成部２２ｂはなくてもよいが、受光素
子２のモニタ電流のばらつき範囲が大きい、若しくは、
いろいろな受光素子２（或いは、半導体レーザ１）にも
利用したく発光指令信号生成部２２で設定する電流範囲
が大きい場合には、あまり大きな電流変化を１つのＤ／
Ａで行うと、Ｄ／Ａのリニアリティが悪くなったり、誤
差電流が発生する不都合がある。このため、５ビットの
発光指令信号生成部第２構成部２２ｂが付加されてい
る。さらに、より一層のダイナミックレンジが要求され
る場合には、３個以上のＤ／Ａ構成を並列接続して設け
るようにしてもよい。ここに、請求項１２記載の発明が
構成されている。

【００９３】次に、発光指令信号生成部２２における電
流補償部について説明する。この電流補償部は発光指令
信号設定部２１中の電流補償部（電流Ｉ_DA1から差し引
かれる電流を補償する）とは異なり、電流Ｉ_DA1に加算
される電流を補償する。即ち、トランジスタＱ₁ ，Ｑ₈₃
のベース電流補償である。トランジスタＱ₁ を例に採れ
ば、トランジスタＱ₁ のエミッタ電位はその下の電流源
をなすトランジスタＱ₈₅のコレクタ電流であるので、ト
ランジスタＱ₁ のベース電流はトランジスタＱ₈₅のベー
ス電流とほぼ同じであり、このトランジスタＱ₈₅のベー
ス電流を、トランジスタＱ₈₆，Ｑ₈₇等で構成されるカレ
ントミラー回路８１により反転してＰＤ端子に流し込
む。

【００９４】これらの関係を式を用いて表現すると、Ｎ
ＰＮトランジスタの電流増幅率をｈ_fen 、ＰＮＰトラン
ジスタの電流増幅率をｈ_fep 、トランジスタＱ₁ のベー
ス電流をｉ_b 、トランジスタＱ₈₇のコレクタ電流をＩと
すれば、まず、トランジスタＱ₁ のエミッタ電流ｉ₁
は、ｉ₁ ＝（１＋ｈ_fen ）・ｉ_b であり、トランジスタＱ₈₅のベース電流ｉ₂ は、ｉ₂ ＝（１＋ｈ_fen）・ｉ_b ／ｈ_fen となる。この電流がトランジスタＱ₈₆，Ｑ₈₇等で構成さ
れるカレントミラー回路８１を経ることにより、トラン
ジスタＱ₈₇のコレクタ電流はＩ＝ｉ_b ／｛１＋（２／ｈ_fep）となる。例えば、電流増幅率ｈ_fep が１００であれば、
Ｉ≒０．９８ｉ_b となるので、補償回路がない場合のＩ
_DA1の電流誤差がｉ_b であることを考慮すれば、誤差が
１／５０となることが分かる。トランジスタＱ₈₃のベー
ス電流についても同様の回路構成で補償できる。

【００９５】さらに、補償の精度を上げたい場合であれ
ば、ベース電流補償型カレントミラー回路を用いれば、Ｉ＝ｉ_b ／｛１＋（２／ｈ_fep ²）となるので、誤差をさらに１／５０（ｈ_fep が１００の
場合）に減らすことが可能となる。

【００９６】さらに、オフセット電流生成部について説
明する。前述したように、光・電気負帰還ループ３にお
いてリアルタイムで半導体レーザ１の光出力を制御する
ためにはこの半導体レーザ１の光出力を完全に０にする
ことはできず、このため、半導体レーザ１の光出力の最
小値を設定する必要がある。この最小値の設定を行うの
がオフセット電流生成部であり、図３に示した電源部６
１中、図１３に示した発光指令信号生成部第２構成部２
２ｂ中に、オフセット電流を設定するオフセット電流生
成部８２，８３が各々設けられている。これらのオフセ
ット電流生成部８２，８３により生成されたオフセット
電流は、ＰＤ端子において受光素子２のモニタ電流と比
較され、誤差増幅器２３により半導体レーザ１の順方向
電流となり、その電流値で半導体レーザ１のオフセット
発光量を設定することができる。

【００９７】まず、図３に示す電源部６１におけるオフ
セット電流生成部８２は、トランジスタＱ₅₆と抵抗Ｒ₂₅
とにより構成されており、トランジスタＱ₅₆のエミッタ
電位は電源部６１において説明したように集積回路２０
（ＬＳＩ）内における安定電位であり、抵抗Ｒ₂₅を外付
け抵抗若しくは可変抵抗とすることにより、所望の電流
を外部より設定することができる。この抵抗Ｒ₂₅が請求
項６又は８記載の発明にいう外付け素子に該当する。

【００９８】また、発光指令信号生成部第２構成部２２
ｂ中のオフセット電流生成部８３は、トランジスタＱ₈₈
と抵抗Ｒ₅₁とで構成されており、抵抗Ｒ₅₁を外付け抵抗
若しくは可変抵抗とすることにより、所望の電流を外部
より設定することができる。この抵抗Ｒ₅₁も請求項６又
は８記載の発明にいう外付け素子に該当する。トランジ
スタＱ₈₈のベース電位は、発光指令信号生成部２２中の
電流設定部により受光素子２のモニタ電流特性等に合わ
せて予め設定された電位であるので、モニタ電流の大き
い受光素子の場合にはこのオフセット電流生成部８３で
生成されるオフセット電流も大きくなり、モニタ電流の
小さい受光素子の場合にはこのオフセット電流生成部８
３で生成されるオフセット電流も小さくなるように、発
光指令信号生成部２２中の電流設定部と連動してオフセ
ット電流を設定することができる。このような機能が、
請求項７又は８記載の発明にいう連動設定部に相当し、
発光指令信号生成部２２の最大電流とオフセット電流と
が連動して設定される。

【００９９】このように、２つのオフセット電流生成部
８２，８３で生成される電流を加算した電流がオフセッ
ト電流となるので、各々の外付け抵抗Ｒ₂₅，Ｒ₅₁を予め
適当な抵抗値に設定することにより、受光素子２のモニ
タ電流特性に合わせてその都度オフセット電流を設定し
なくても、所望の半導体レーザのオフセット発光を得る
ことができ、よって、調整工程を自動化することができ
る。

【０１００】なお、本実施の形態では、５ビットＤ／Ａ
構成を発光指令信号生成部第１構成部２２ａと発光指令
信号生成部第２構成部２２ｂとして２つ別個に設けて発
光指令信号生成部２２を構成したが、図１４に例示する
ように、これらのＤ／Ａ構成を共通化させて１つの回路
として発光指令信号生成部９１として構成するようにし
てもよい（請求項５記載の発明に相当する）。これによ
れば、同じ機能を果たす部分が共通化されているので、
回路を構成する素子数を低減させることができる。

【０１０１】

【発明の効果】請求項１記載の発明によれば、入力デー
タに基づいて、前記入力データに対してパルス幅変調と
強度変調とを同時に行う発光指令信号を生成するパルス
幅変調・強度変調信号生成部と、半導体レーザと、前記
半導体レーザの光出力をモニタする受光素子とともに光
・電気負帰還ループを形成して前記受光素子から得られ
る前記半導体レーザの光出力に比例した受光信号と前記
パルス幅変調・強度変調信号生成部から与えられる発光
指令信号とが等しくなるように前記半導体レーザの順方
向電流を制御する誤差増幅部と、前記光・電気負帰還ル
ープの制御電流との和又は差の電流により前記半導体レ
ーザの駆動を制御するように生成されて前記パルス幅変
調・強度変調信号生成部から与えられる発光指令信号に
応じた駆動電流を前記半導体レーザに順方向電流として
流す電流駆動部とを備え、これらのパルス幅変調・強度
変調信号生成部と誤差増幅部と電流駆動部とがバイポー
ラトランジスタによる１チップの集積回路で形成すると
ともに、前記電流駆動部が前記光・電気負帰還ループ内
に設けたので、電流駆動部も誤差増幅部と一体化されて
光・電気負帰還ループ内に組み込まれているので、この
部分の構成が小さく、一層の集積化を図ることが容易と
なり、特に、大電流駆動個所を１個所とすることもでき
るので、低消費電力化を図る上で好都合であり、バイポ
ーラトランジスタの特徴を活かした大規模集積化も容易
となり、さらには、小さい電流を駆動すればよいので、
高速駆動も可能にすることができる。

【０１０２】請求項２記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、パルス幅変調・強
度変調信号生成部の電流値を設定する外付け素子を有し
ており、パルス幅変調・強度変調信号生成部の電流は直
流的には受光素子のモニタ電流であるので、集積回路内
部の温度変化の影響を受けない電流とする必要がある
が、外付け素子を調整することにより半導体レーザ及び
受光素子の特性に合わせて所望の光出力が得られるよう
にモニタ電流を安定化させることができ、かつ、広範囲
なモニタ電流に対応させることもできる。

【０１０３】請求項３記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、光・電気負帰還ル
ープの制御速度を設定する外付け素子を有しているの
で、制御系の設計の自由度を増すことができる上に、制
御速度も所望の値に自在に設定することができる。

【０１０４】請求項４記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、電流駆動部は、誤
差増幅部内における高速電圧シフト部であり、その電圧
シフト量を変化させる差動回路を含んで光・電気負帰還
ループ内に設けられているので、高速電圧シフト部によ
る電圧駆動で一層の高速化を容易に図ることができ、そ
の電位も設定を容易にすることができる。

【０１０５】請求項５記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、パルス幅変調・強
度変調信号生成部が、第１発光指令信号と第２発光指令
信号とを出力する複数のＤ／Ａ変換回路を共通化させて
いるので、請求項１記載の半導体レーザ制御装置を構成
する上で、必要とする素子数を減らし、一層の低消費電
力化、集積化を容易にすることができる。

【０１０６】請求項６記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、半導体レーザの光
出力を所望の最小値とするオフセット電流を設定する外
付け素子を有するオフセット設定部を備えているので、
光・電気負帰還ループにおいてリアルタイムで半導体レ
ーザの光出力を制御するためのオフセット電流に関し
て、外付け素子を用いることによりオフセット設定部に
て所望のオフセット電流を簡単に設定することができ
る。

【０１０７】請求項７記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、パルス幅変調・強
度変調信号生成部の最大電流と、半導体レーザの光出力
を最小値とするオフセット電流とを連動させて設定する
外付け素子を有する連動設定部を備えることで、オフセ
ット電流の設定がパルス幅変調・強度変調信号生成部の
最大電流の設定に連動して行われるので、外付け素子の
値を変更しなくてもオフセット電流が一定となるように
自動設定することができる。

【０１０８】請求項８記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、半導体レーザの光
出力を所望の最小値とするオフセット電流を設定する外
付け素子を有するオフセット設定部と、パルス幅変調・
強度変調信号生成部の最大電流と前記オフセット電流と
を連動させて設定する外付け素子を有する連動設定部を
備えているので、請求項７記載の発明と同様に外付け素
子の値を変更しなくてもオフセット電流が一定となるよ
うに自動設定することができる上に、オフセット設定部
を利用することにより所望の特性を自在に持たせること
も可能となる。

【０１０９】請求項９記載の発明によれば、請求項１記
載の半導体レーザ制御装置において、電源投入時に電源
電圧が所定電位に達した時点で動作開始を許容するスタ
ートアップ部を備えており、スタートアップ部の制御に
より電源電圧が所定電位に達してから動作開始が許容さ
れるので、集積回路のイニシャライズの高精度化を図る
ことができ、立上り時の半導体レーザの保護を図ること
もできる。

【０１１０】請求項１０記載の発明によれば、請求項１
記載の半導体レーザ制御装置において、受光素子により
決定される絶対電流を流すパルス幅変調・強度変調信号
生成部は、基準となる電流に対してその基準電流のベー
ス電流を経由するスイッチトランジスタの数だけベース
電流を補償するベース電流補償部を有しているので、基
準となる電流に対してその基準電流のベース電流を経由
するスイッチトランジスタの数だけ加算することによ
り、ベース電流による誤差電流の発生や特性変化を抑制
でき、パルス幅変調・強度変調信号生成部の電流を高精
度化することができる。

【０１１１】請求項１１記載の発明によれば、請求項１
記載の半導体レーザ制御装置において、パルス幅変調・
強度変調信号生成部の電流値を設定する外付け素子を有
するとともに、受光素子により決定される絶対電流を流
すパルス幅変調・強度変調信号生成部は、基準となる電
流に対してその基準電流のベース電流を経由するスイッ
チトランジスタの数だけベース電流を補償するベース電
流補償部を有しているので、外付け素子を調整すること
により半導体レーザ及び受光素子の特性に合わせて所望
の光出力が得られるようにモニタ電流を安定化させるこ
とができ、かつ、広範囲なモニタ電流に対応させること
ができる上に、ベース電流による誤差電流の発生や特性
変化を抑制でき、パルス幅変調・強度変調信号生成部の
電流を高精度化することができる。

【０１１２】請求項１２記載の発明によれば、請求項１
記載の半導体レーザ制御装置において、パルス幅変調・
強度変調信号生成部は、複数であるので、広範囲のモニ
タ電流に対応可能となり、半導体レーザや受光素子の仕
様の違いにも対処することができる。

【０１１３】請求項１３記載の発明によれば、請求項１
記載の半導体レーザ制御装置において、パルス幅変調・
強度変調信号生成部の最大電流を可変させる外部制御電
圧の入力端子を有しているので、外部制御電圧によって
パルス幅変調・強度変調信号生成部の最大電流をダイナ
ミックに可変することで、動作時のシェーディング補正
や光量の微調整を行うことができる。

【０１１４】請求項１４記載の発明によれば、請求項１
３記載の半導体レーザ制御装置において、電源投入時に
発光指令信号に対応する発光指令電流が所定電流に達し
た時点で動作開始を許容するスタートアップ部を備えて
いるので、請求項９記載の発明と同様に、集積回路のイ
ニシャライズの高精度化を図ることができ、立上り時の
半導体レーザの保護を図ることもできる。

【０１１５】請求項１５記載の発明によれば、請求項１
３記載の半導体レーザ制御装置において、発光指令信号
に対応する駆動電流を設定する加算電流設定部と、パル
ス幅変調・強度変調信号生成部による最大電流とこの加
算電流設定部による最大電流とを連動させる連動部とを
有しているので、請求項１３記載の発明においてダイナ
ミックにシェーディング補正する時、加算電流設定部に
よる最大電流も連動するので、光出力波形を理想の方形
波に近付けることができる。

【０１１６】請求項１６記載の発明によれば、請求項１
３記載の半導体レーザ制御装置において、電源投入時に
発光指令信号に対応する発光指令電流が所定電流に達し
た時点で動作開始を許容するスタートアップ部と、発光
指令信号に対応する駆動電流を設定する加算電流設定部
と、パルス幅変調・強度変調信号生成部による最大電流
とこの加算電流設定部による最大電流とを連動させる連
動部とを有しているので、請求項１４記載の発明におい
てダイナミックにシェーディング補正する時、加算電流
設定部による最大電流も連動するため、光出力波形を理
想の方形波に近付けることができる。

【０１１７】請求項１７記載の発明によれば、請求項１
３記載の半導体レーザ制御装置において、電源投入時に
電源電圧が所定電位に達した時点で動作開始を許容する
第１のスタートアップ部と、電源投入時に発光指令信号
に対応する発光指令電流が所定電流に達した時点で動作
開始を許容する第２のスタートアップ部とを備えている
ので、請求項１３記載の発明において請求項９，１４記
載の発明と同様に、集積回路のイニシャライズの高精度
化を図ることができ、立上り時の半導体レーザの保護を
図ることもできる。

【図面の簡単な説明】

【図１】本発明の実施の一形態を示す概略ブロック図で
ある。

【図２】誤差増幅部及び電圧シフト部の構成例を示す回
路図である。

【図３】電源部の構成例を示す回路図である。

【図４】スタートアップ部の構成例を示す回路図であ
る。

【図５】発振回路の構成例を示す回路図である。

【図６】ラッチ回路の構成例を示す回路図である。

【図７】最終段のラッチ回路の構成例を示す回路図であ
る。

【図８】各部の波形を示すタイムチャートである。

【図９】微分量子効率検出部の構成例を示す回路図であ
る。

【図１０】発光指令信号設定部の構成例を示す回路図で
ある。

【図１１】第１の発光指令信号生成部の構成例を示す回
路図である。

【図１２】第２の発光指令信号生成部の構成例を示す回
路図である。

【図１３】連動の有無による光出力制御例を示す特性図
である。

【図１４】発光指令信号生成部の変形例を示す回路図で
ある。

【図１５】従来の電流駆動部によるＩ_DA2加算方式を示
す回路図である。

【図１６】Ｉ_DA2に伴うＰ_Sの有無による光出力制御例
を示す特性図である。

【図１７】パルス幅強度混合方式用の構成例を示すブロ
ック図である。

【図１８】パルス幅強度混合方式の光出力とドットイメ
ージとの関係を示す模式図である。

【図１９】その波形生成法を示すタイムチャートであ
る。

【符号の説明】

１被駆動半導体レーザ２受光素子３光・電気負帰還ループ２０集積回路２１，２２パルス幅変調・強度変調信号生成部２３誤差増幅部２４電流駆動部２５高速電圧シフト部３４加算電流設定部３５スタートアップ部３５ａ第１のスタートアップ部３５ｂ第２のスタートアップ部４２差動回路７３ベース電流補償部８２，８３オフセット設定部９１パルス幅変調・強度変調信号生成部Ｒ₂₅，Ｒ₄₁，Ｒ₅₁ 外付け素子

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｂ 10/04 10/06

Claims

【特許請求の範囲】

【請求項１】入力データに基づいて、前記入力データ
に対してパルス幅変調と強度変調とを同時に行う発光指
令信号を生成するパルス幅変調・強度変調信号生成部
と、半導体レーザと、前記半導体レーザの光出力をモニタす
る受光素子とともに光・電気負帰還ループを形成して前
記受光素子から得られる前記半導体レーザの光出力に比
例した受光信号と前記パルス幅変調・強度変調信号生成
部から与えられる発光指令信号とが等しくなるように前
記半導体レーザの順方向電流を制御する誤差増幅部と、前記光・電気負帰還ループの制御電流との和又は差の電
流により前記半導体レーザの駆動を制御するように生成
されて前記パルス幅変調・強度変調信号生成部から与え
られる発光指令信号に応じた駆動電流を前記半導体レー
ザに順方向電流として流す電流駆動部とを備え、これらのパルス幅変調・強度変調信号生成部と誤差増幅
部と電流駆動部とがバイポーラトランジスタによる１チ
ップの集積回路で形成されるとともに、前記電流駆動部
が前記光・電気負帰還ループ内に設けられていることを
特徴とする半導体レーザ制御装置。
【請求項２】パルス幅変調・強度変調信号生成部の電
流値を設定する外付け素子を有することを特徴とする請
求項１記載の半導体レーザ制御装置。
【請求項３】光・電気負帰還ループの制御速度を設定
する外付け素子を有することを特徴とする請求項１記載
の半導体レーザ制御装置。
【請求項４】電流駆動部は、誤差増幅部内における高
速電圧シフト部であり、その電圧シフト量を変化させる
差動回路を含んで光・電気負帰還ループ内に設けられて
いることを特徴とする請求項１記載の半導体レーザ制御
装置。
【請求項５】パルス幅変調・強度変調信号生成部が、
第１発光指令信号と第２発光指令信号とを出力する複数
のＤ／Ａ変換回路を共通化させてなることを特徴とする
請求項１記載の半導体レーザ制御装置。
【請求項６】半導体レーザの光出力を所望の最小値と
するオフセット電流を設定する外付け素子を有するオフ
セット設定部を備えることを特徴とする請求項１記載の
半導体レーザ制御装置。
【請求項７】パルス幅変調・強度変調信号生成部の最
大電流と、半導体レーザの光出力を最小値とするオフセ
ット電流とを連動させて設定する外付け素子を有する連
動設定部を備えることを特徴とする請求項１記載の半導
体レーザ制御装置。
【請求項８】半導体レーザの光出力を所望の最小値と
するオフセット電流を設定する外付け素子を有するオフ
セット設定部と、発光指令信号生成部の最大電流と前記
オフセット電流とを連動させて設定する外付け素子を有
する連動設定部とを備えることを特徴とする請求項１記
載の半導体レーザ制御装置。
【請求項９】電源投入時に電源電圧が所定電位に達し
た時点で動作開始を許容するスタートアップ部を備える
ことを特徴とする請求項１記載の半導体レーザ制御装
置。
【請求項１０】受光素子により決定される絶対電流を
流す発光指令信号生成部は、基準となる電流に対してそ
の基準電流のベース電流を経由するスイッチトランジス
タの数だけベース電流を補償するベース電流補償部を有
することを特徴とする請求項１記載の半導体レーザ制御
装置。
【請求項１１】パルス幅変調・強度変調信号生成部の
電流値を設定する外付け素子を有するとともに、受光素
子により決定される絶対電流を流す発光指令信号生成部
は、基準となる電流に対してその基準電流のベース電流
を経由するスイッチトランジスタの数だけベース電流を
補償するベース電流補償部を有することを特徴とする請
求項１記載の半導体レーザ制御装置。
【請求項１２】パルス幅変調・強度変調信号生成部
は、複数であることを特徴とする請求項１記載の半導体
レーザ制御装置。
【請求項１３】パルス幅変調・強度変調信号生成部の
最大電流を可変させる外部制御電圧の入力端子を有する
ことを特徴とする請求項１記載の半導体レーザ制御装
置。
【請求項１４】電源投入時に発光指令信号に対応する
発光指令電流が所定電流に達した時点で動作開始を許容
するスタートアップ部を備えることを特徴とする請求項
１３記載の半導体レーザ制御装置。
【請求項１５】発光指令信号に対応する駆動電流を設
定する加算電流設定部と、パルス幅変調・強度変調信号
生成部による最大電流とこの加算電流設定部による最大
電流とを連動させる連動部とを有することを特徴とする
請求項１３記載の半導体レーザ制御装置。
【請求項１６】電源投入時に発光指令信号に対応する
発光指令電流が所定電流に達した時点で動作開始を許容
するスタートアップ部と、発光指令信号に対応する駆動
電流を設定する加算電流設定部と、パルス幅変調・強度
変調信号生成部による最大電流とこの加算電流設定部に
よる最大電流とを連動させる連動部とを有することを特
徴とする請求項１３記載の半導体レーザ制御装置。
【請求項１７】電源投入時に電源電圧が所定電位に達
した時点で動作開始を許容する第１のスタートアップ部
と、電源投入時に発光指令信号に対応する発光指令電流
が所定電流に達した時点で動作開始を許容する第２のス
タートアップ部とを備えることを特徴とする請求項１３
記載の半導体レーザ制御装置。