JP5251034B2 - 表示装置および電子機器 - Google Patents

Description

本発明は、表示装置および電子機器に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置および当該表示装置を有する電子機器に関する。

近年、画像表示を行う表示装置の分野では、発光素子を含む画素（画素回路）が行列状に配置されてなる平面型の表示装置が急速に普及している。平面型の表示装置としては、画素の発光素子として、デバイスに流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(Electro Luminescence)素子を用いた有機ＥＬ表示装置が開発され、商品化が進められている。

有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素ごとに当該液晶セルにて光源（バックライト）からの光強度を制御することによって画像を表示する液晶表示装置に比べて、画像の視認性が高く、しかも液晶表示装置には必須なバックライト等の照明部材を必要としないために軽量化および薄型化が容易である。さらに、有機ＥＬ素子の応答速度が数μｓｅｃ程度と非常に高速であるために動画表示時の残像が発生しない。

有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式を採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、電気光学素子の発光期間が走査線（即ち、画素数）の増加によって減少するために、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。

そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。アクティブマトリクス方式の表示装置は、電気光学素子が１フレームの期間に亘って発光を持続するために、大型でかつ高精細な表示装置の実現が容易である。

ところで、一般的に、有機ＥＬ素子のＩ−Ｖ特性（電流−電圧特性）は、時間が経過すると劣化（いわゆる、経時劣化）することが知られている。有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）としてＮチャネル型のＴＦＴを用いた画素回路では、駆動トランジスタのソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時劣化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。

このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子の動作点で決まる。そして、有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子の動作点が変動してしまうために、駆動トランジスタのゲートに同じ電圧を印加したとしても駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化するために、当該駆動トランジスタに流れる電流値が変化する。その結果、有機ＥＬ素子に流れる電流値も変化するために、有機ＥＬ素子の発光輝度が変化することになる。

また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや、駆動トランジスタのチャネルを構成する半導体薄膜の移動度（以下、「駆動トランジスタの移動度」と記述する）μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にばらつきがある）。

駆動トランジスタの閾値電圧Ｖｔｈや移動度μが画素ごとに異なると、画素ごとに駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに画素間で同じ電圧を印加しても、有機ＥＬ素子の発光輝度に画素間でばらつきが生じ、その結果、画面の一様性（ユニフォーミティ）が損なわれる。

そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能、さらには駆動トランジスタの閾値電圧Ｖｔｈの変動に対する補正（以下、「閾値補正」と記述する）や、駆動トランジスタの移動度μの変動に対する補正（以下、「移動度補正」と記述する）の各補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。

特開２００６−１３３５４２号公報

特許文献１記載の従来技術では、画素の各々に、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を持たせることで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしたとしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つことができるが、その反面、画素を構成する素子数が多く、画素サイズの微細化、ひいては表示装置の高精細化の妨げになる。

また、画素に映像信号を書き込む際の書込みゲインは、書き込んだ映像信号を保持する保持容量の容量値や有機ＥＬ素子の容量成分の容量値等によって決まる（その詳細については後述する）訳であるが、表示装置の高精細化に伴って画素サイズの微細化が進むと、有機ＥＬ素子を形成する電極のサイズが小さくなり、それに伴って有機ＥＬ素子の容量成分の容量値が小さくなるために、映像信号の書込みゲインが低下する。書込みゲインが低下すると、映像信号に対応した信号電位を保持容量に保持できないために、映像信号の信号レベルに対応した発光輝度が得られないことになる。

そこで、本発明は、より少ない構成素子にて画素を構成するとともに、映像信号の書込みゲインを十分に確保できるようにした表示装置および当該表示装置を用いた電子機器を提供することを目的とする。

上記目的を達成するために、本発明は、電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、前記画素アレイ部の画素行ごとに、隣接する画素行に属する前記走査線と近接して配線され、前記駆動トランジスタのドレイン電極に対して第１電位と当該第１電位よりも低い第２電位とを選択的に与える電源供給線と、前記画素アレイ部の行列状の画素配列に対して行状、列状または格子状に配線され、固定電位が与えられた補助電極とを備え、一方の電極が前記駆動トランジスタのソース電極に接続され、他方の電極が前記補助電極に対して画素ごとに接続された補助容量を前記画素が有することを特徴としている。

上記構成の表示装置および当該表示装置を有する電子機器において、電源供給線を通して駆動トランジスタのドレイン電極に第１電位と第２電位とを選択的に供給することで、電源供給線から電流の供給を受ける駆動トランジスタは、第１電位の供給時に電気光学素子を発光駆動し、第２電位の供給時に電気光学素子を非発光とする。これにより、駆動トランジスタは、電気光学素子を電流駆動する機能に加えて、発光／非発光を制御する機能を持つ。したがって、発光／非発光を制御するための専用のトランジスタが不要になる。

また、保持容量に加えて、駆動トランジスタのソース電極に一端が接続された補助容量を有することで、映像信号の書込みゲインが電気光学素子の容量成分、保持容量および補助容量の各容量値で決まるために、補助容量の容量値の分だけ映像信号の書込みゲインを上げることができる。ここで、行列状の画素配列に対して行状、列状または格子状に配線され、固定電位が与えられた補助電極に対して、補助容量の他方の電極を画素ごとに接続することで、補助容量を形成するに当たって、ＴＦＴレイヤでカソード配線を設けることなく、補助容量の他方の電極に固定電位を与え、当該固定電位に対して補助容量を形成することができる。

本発明によれば、駆動トランジスタに電気光学素子を電流駆動する機能に加えて、発光／非発光を制御する機能を持たせることで、書き込みトランジスタと駆動トランジスタの２つのトランジスタのより少ない構成素子にて画素を構成できる。また、保持容量に加えて補助容量を有することで、映像信号の書込みゲインを十分に確保できる。

そして、行列状の画素配列に対して行状、列状または格子状に配線され、固定電位が与えられた補助電極に対して、補助容量の他方の電極を画素ごとに接続することで、ＴＦＴレイヤでカソード配線を設けなくても、他方の電極に固定電位を与えることができる。これにより、配線抵抗を抑えつつ固定電位に対して補助容量を形成することができるため、配線抵抗に起因して発生する横クロストークを抑えることができ、よって表示画像の画質向上を図ることができる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

［本発明の前提となる表示装置］
図１は、本発明の前提となるアクティブマトリクス型表示装置の構成の概略を示すシステム構成図である。

ここでは、一例として、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子（有機電界発光素子）を画素（画素回路）の発光素子として用いたアクティブマトリクス型有機ＥＬ表示装置の場合を例に挙げて説明するものとする。

図１に示すように、有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部とを有する構成となっている。画素２０を駆動する駆動部としては、例えば、書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０が設けられている。

画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。

画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、書き込み走査回路４０、電源供給走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成する表示パネル（基板）７０上に実装することができる。

書き込み走査回路４０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ等によって構成され、画素アレイ部３０の各画素２０への映像信号の書き込みに際して、走査線３１−１〜３１−ｍに順次書き込みパルス（走査信号）ＷＳ１〜ＷＳｍを供給することによって画素アレイ部３０の各画素２０を行単位で順番に走査（線順次走査）する。

電源供給走査回路５０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ等によって構成され、書き込み走査回路４０による線順次走査に同期して異なる電位、即ち第１電位Ｖｃｃｐと当該第１電位Ｖｃｃｐよりも低い第２電位Ｖｉｎｉで切り替わる電源供給線電位ＤＳ１〜ＤＳｍを電源供給線３２−１〜３２−ｍに選択的に供給することにより、画素２０の発光／非発光の制御を行なう。

水平駆動回路６０は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧（以下、単に「信号電圧」と記述する場合もある）Ｖｓｉｇとオフセット電圧Ｖｏｆｓのいずれか一方を適宜選択し、信号線３３−１〜３３−ｎを介して画素アレイ部３０の各画素２０に対して例えば行単位で書き込む。すなわち、水平駆動回路６０は、映像信号の信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

ここで、オフセット電圧Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる基準電圧（例えば、黒レベルに相当する電圧）である。また、第２電位Ｖｉｎｉは、オフセット電圧Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタ２２の閾値電圧をＶｔｈとするときＶｏｆｓ−Ｖｔｈよりも低い電位、好ましくはＶｏｆｓ−Ｖｔｈよりも十分に低い電位に設定される。

（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。

図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する画素構成、即ち２つのトランジスタ（Ｔｒ）と１つの容量素子（Ｃ）からなる２Ｔｒ／１Ｃの画素構成となっている。

かかる構成の画素２０においては、駆動トランジスタ２２および書き込みトランジスタ２３としてＮチャネル型のＴＦＴを用いている。ただし、ここでの駆動トランジスタ２２および書き込みトランジスタ２３の導電型の組み合わせは一例に過ぎず、これらの組み合わせに限られるものではない。

有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３４にカソード電極が接続されている。駆動トランジスタ２２は、ソース電極が有機ＥＬ素子２１のアノード電極に接続され、ドレイン電極が電源供給線３２（３２−１〜３２−ｍ）に接続されている。

書き込みトランジスタ２３は、ゲート電極が走査線３１（３１−１〜３１−ｍ）に接続され、一方の電極（ソース電極／ドレイン電極）が信号線３３（３３−１〜３３−ｎ）に接続され、他方の電極（ドレイン電極／ソース電極）が駆動トランジスタ２２のゲート電極に接続されている。

保持容量２４は、一方の電極が駆動トランジスタ２２のゲート電極に接続され、他方の電極が駆動トランジスタ２２のソース電極（有機ＥＬ素子２１のアノード電極）に接続されている。

２Ｔｒ／１Ｃの画素構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から走査線３１を通してゲート電極に印加される走査信号ＷＳに応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓをサンプリングして画素２０内に書き込む。

この書き込まれた信号電圧Ｖｓｉｇまたはオフセット電圧Ｖｏｆｓは、駆動トランジスタ２２のゲート電極に印加されるとともに保持容量２４に保持される。駆動トランジスタ２２は、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳが第１電位Ｖｃｃｐにあるときに、電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子２１に供給し、当該有機ＥＬ素子２１を電流駆動することによって発光させる。

（有機ＥＬ表示装置の回路動作）
次に、上記構成の有機ＥＬ表示装置１０の回路動作について、図３のタイミング波形図を基に、図４乃至図６の動作説明図を用いて説明する。なお、図４乃至図６の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は容量成分を持っていることから、当該ＥＬ容量２５についても図示している。

図３のタイミング波形図においては、走査線３１（３１−１〜３１−ｍ）の電位（書き込みパルス）ＷＳの変化、電源供給線３２（３２−１〜３２−ｍ）の電位ＤＳ（Ｖｃｃｐ／Ｖｉｎｉ）の変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。

＜発光期間＞
図３のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位ＤＳが第１電位Ｖｃｃｐにあり、また、書き込みトランジスタ２３が非導通状態にある。

このとき、駆動トランジスタ２２は飽和領域で動作するように設定されているために、図４（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して当該駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓに応じた駆動電流（ドレイン−ソース間電流）Ｉｄｓが有機ＥＬ素子２１に供給される。よって、有機ＥＬ素子２１が駆動電流Ｉｄｓの電流値に応じた輝度で発光する。

＜閾値補正準備期間＞
そして、時刻ｔ１になると、線順次走査の新しいフィールドに入り、図４（Ｂ）に示すように、電源供給線３２の電位ＤＳが第１電位（以下、「高電位」と記述する）Ｖｃｃｐから、信号線３３のオフセット電圧Ｖｏｆｓ−Ｖｔｈよりも十分に低い第２電位（以下、「低電位」と記述する）Ｖｉｎｉに切り替わる。

ここで、有機ＥＬ素子２１の閾値電圧をＶｅｌ、共通電源供給線３４の電位をＶｃａｔｈとするとき、低電位ＶｉｎｉをＶｉｎｉ＜Ｖｅｌ＋Ｖｃａｔｈとすると、駆動トランジスタ２２のソース電位Ｖｓが低電位Ｖｉｎｉにほぼ等しくなるために、有機ＥＬ素子２１は逆バイアス状態となって消光する。

次に、時刻ｔ２で走査線３１の電位ＷＳが低電位側から高電位側に遷移することで、図４（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対してオフセット電圧Ｖｏｆｓが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇがオフセット電圧Ｖｏｆｓになる。また、駆動トランジスタ２２のソース電位Ｖｓは、オフセット電圧Ｖｏｆｓよりも十分に低い電位Ｖｉｎｉにある。

このとき、駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓはＶｏｆｓ−Ｖｉｎｉとなる。ここで、Ｖｏｆｓ−Ｖｉｎｉが駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないために、Ｖｏｆｓ−Ｖｉｎｉ＞Ｖｔｈなる電位関係に設定する必要がある。このように、駆動トランジスタ２２のゲート電位Ｖｇをオフセット電圧Ｖｏｆｓに、ソース電位Ｖｓを低電位Ｖｉｎｉにそれぞれ固定して（確定させて）初期化する動作が閾値補正準備の動作である。

＜１回目の閾値補正期間＞
次に、時刻ｔ３で、図４（Ｄ）に示すように、電源供給線３２の電位ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始し、１回目の閾値補正期間に入る。この１回目の閾値補正期間において、駆動トランジスタ２２のソース電位Ｖｓが上昇することによって駆動トランジスタ２２のゲート-ソース間電圧Ｖｇｓが所定の電位Ｖｘ１になり、この電位Ｖｘ１が保持容量２４に保持される。

続いて、この水平期間（１Ｈ）の後半に入った時刻ｔ４で、図５（Ａ）に示すように、水平駆動回路６０から信号線３３に対して映像信号の信号電圧Ｖｓｉｇが供給されることにより、信号線３３の電位がオフセット電圧Ｖｏｆｓから信号電圧Ｖｓｉｇに遷移する。この期間では、他の行の画素に対する信号電圧Ｖｓｉｇの書き込みが行われる。

このとき、自行の画素に対して信号電圧Ｖｓｉｇの書き込みが行われないようにするために、走査線３１の電位ＷＳを高電位側から低電位側に遷移させ、書き込みトランジスタ２３を非導通状態とする。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離されてフローティング状態になる。

ここで、駆動トランジスタ２２のゲート電極がフローティング状態にあるときは、駆動トランジスタ２２のゲート−ソース間に保持容量２４が接続されていることにより、駆動トランジスタ２２のソース電位Ｖｓが変動すると、当該ソース電位Ｖｓの変動に連動して(追従して）駆動トランジスタ２２のゲート電位Ｖｇも変動する。これが保持容量２４によるブートストラップ動作である。

時刻ｔ４以降においても、駆動トランジスタ２２のソース電位Ｖｓが上昇を続け、Ｖａ１だけ上昇する（Ｖｓ＝Ｖｏｆｓ−Ｖｘ１＋Ｖａ１）。このとき、ブートストラップ動作により、駆動トランジスタ２２のソース電位Ｖｓの上昇に連動して、ゲート電位ＶｇもＶａ１だけ上昇する（Ｖｇ＝Ｖｏｆｓ＋Ｖａ１）。

＜２回目の閾値補正期間＞
時刻ｔ５で次の水平期間に入り、図５（Ｂ）に示すように、走査線３１の電位ＷＳが低電位側から高電位側に遷移し、書き込みトランジスタ２３が導通状態となると同時に、水平駆動回路６０から信号線３３に対して信号電圧Ｖｓｉｇに代えてオフセット電圧Ｖｏｆｓが供給され、２回目の閾値補正期間に入る。

この２回目の閾値補正期間では、書き込みトランジスタ２３が導通状態になることでオフセット電圧Ｖｏｆｓが書き込まれるために、駆動トランジスタ２２のゲート電位Ｖｇが再びオフセット電圧Ｖｏｆｓに初期化される。このときのゲート電位Ｖｇの低下に連動してソース電位Ｖｓも低下する。そして再び、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。

そして、この２回目の閾値補正期間において、駆動トランジスタ２２のソース電位Ｖｓが上昇することによって駆動トランジスタ２２のゲート-ソース間電圧Ｖｇｓが所定の電位Ｖｘ２になり、この電位Ｖｘ２が保持容量２４に保持される。

続いて、この水平期間の後半に入った時刻ｔ６で、図５（Ｃ）に示すように、水平駆動回路６０から信号線３３に対して映像信号の信号電圧Ｖｓｉｇが供給されることにより、信号線３３の電位がオフセット電圧Ｖｏｆｓから信号電圧Ｖｓｉｇに遷移する。この期間では、他の行（前回の書込み行の次の行）の画素に対する信号電圧Ｖｓｉｇの書き込みが行われる。

このとき、自行の画素に対して信号電圧Ｖｓｉｇの書き込みが行われないようにするために、走査線３１の電位ＷＳを高電位側から低電位側に遷移させ、書き込みトランジスタ２３を非導通状態とする。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離されてフローティング状態になる。

時刻ｔ６以降においても、駆動トランジスタ２２のソース電位Ｖｓが上昇を続け、Ｖａ２だけ上昇する（Ｖｓ＝Ｖｏｆｓ−Ｖｘ１＋Ｖａ２）。このとき、ブートストラップ動作により、駆動トランジスタ２２のソース電位Ｖｓの上昇に連動して、ゲート電位ＶｇもＶａ２だけ上昇する（Ｖｇ＝Ｖｏｆｓ＋Ｖａ２）。

＜３回目の閾値補正期間＞
時刻ｔ７で次の水平期間に入り、図５（Ｄ）に示すように、走査線３１の電位ＷＳが低電位側から高電位側に遷移し、書き込みトランジスタ２３が導通状態となると同時に、水平駆動回路６０から信号線３３に対して信号電圧Ｖｓｉｇに代えてオフセット電圧Ｖｏｆｓが供給され、３回目の閾値補正期間に入る。

この３回目の閾値補正期間では、書き込みトランジスタ２３が導通状態になることでオフセット電圧Ｖｏｆｓが書き込まれるために、駆動トランジスタ２２のゲート電位Ｖｇが再びオフセット電圧Ｖｏｆｓに初期化される。このときのゲート電位Ｖｇの低下に連動してソース電位Ｖｓも低下する。そして再び、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。

駆動トランジスタ２２のソース電位Ｖｓが上昇し、やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈに収束することにより、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。

上述した３回の閾値補正動作により、画素個々の駆動トランジスタ２２の閾値電圧Ｖｔｈが検出されて当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持されることになる。なお、３回の閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３４の電位Ｖｃａｔｈを設定しておくこととする。

＜信号書き込み期間＆移動度補正期間＞
次に、時刻ｔ８で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となり、同時に、信号線３３の電位がオフセット電圧Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わる。

書き込みトランジスタ２３が非導通状態になることで、駆動トランジスタ２２のゲート電極がフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいため、当該駆動トランジスタ２２はカットオフ状態にある。したがって、駆動トランジスタ２２にドレイン−ソース間電流Ｉｄｓは流れない。

続いて、時刻ｔ９で、走査線３１の電位ＷＳが高電位側に遷移することで、図６（Ｂ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電圧Ｖｓｉｇをサンプリングして画素２０内に書き込む。この書き込みトランジスタ２３による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電圧Ｖｓｉｇとなる。

そして、映像信号の信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持された閾値電圧Ｖｔｈに相当する電圧と相殺されることによって閾値補正が行われる。閾値補正の原理については後述する。

このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、映像信号の信号電圧Ｖｓｉｇに応じて電源供給線３２から駆動トランジスタ２２に流れる電流（ドレイン−ソース間電流Ｉｄｓ）は有機ＥＬ素子２１のＥＬ容量２５に流れ込み、よって当該ＥＬ容量２５の充電が開始される。

このＥＬ容量２５の充電により、駆動トランジスタ２２のソース電位Ｖｓが時間の経過と共に上昇していく。このとき既に、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきは補正（閾値補正）されており、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは当該駆動トランジスタ２２の移動度μに依存したものとなる。

やがて、駆動トランジスタ２２のソース電位ＶｓがＶｏｆｓ−Ｖｔｈ＋ΔＶの電位まで上昇すると、駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。

このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。

より具体的には、映像信号の信号電圧Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行われる。また、映像信号の信号電圧Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。移動度補正の原理については後述する。

＜発光期間＞
次に、時刻ｔ１０で走査線３１の電位ＷＳが低電位側に遷移することで、図６（Ｃ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲート電極は信号線３３から切り離されてフローティング状態になる。

駆動トランジスタ２２のゲート電極がフローティング状態になり、それと同時に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位は、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓに応じて上昇する。

有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。

このとき、ブートストラップゲインが１（理想値）であると仮定した場合、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶで一定に保持される。そして、時刻ｔ１１で信号線３３の電位が映像信号の信号電圧Ｖｓｉｇからオフセット電圧Ｖｏｆｓに切り替わる。

以上の動作説明から明らかなように、本例では、信号書き込みおよび移動度補正が行われる１Ｈ期間と、当該１Ｈ期間に先行する２Ｈ期間の、計３Ｈ期間に亘って閾値補正期間を設けている。これにより、閾値補正期間として十分な時間を確保することができるために、駆動トランジスタ２２の閾値電圧Ｖｔｈを確実に検出して保持容量２４に保持し、閾値補正動作を確実に行うことができる。

なお、閾値補正期間を３Ｈ期間に亘って設けるとしたが、これは一例に過ぎず、信号書き込みおよび移動度補正が行われる１Ｈ期間で閾値補正期間として十分な時間を確保できるのであれば、先行する水平期間に亘って閾値補正期間を設定する必要はないし、また、高精細化に伴って１Ｈ期間が短くなり、閾値補正期間を３Ｈ期間に亘って設けても十分な時間を確保できないのであれば、４Ｈ期間以上に亘って閾値補正期間を設定することも可能である。

（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（１）で与えられる一定のドレイン−ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）² ……（１）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。

図７に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート−ソース間電圧Ｖｇｓの特性を示す。

この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈの画素ごとのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になる。

これに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。

一方、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｓｉｇ−Ｖｏｆｓ＋Ｖｔｈ−ΔＶであるために、これを式（１）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｓｉｇ−Ｖｏｆｓ−ΔＶ）²
……（２）
で表される。

すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、駆動トランジスタ２２の閾値電圧Ｖｔｈが画素ごとに変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度を一定に保つことができる。

（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図８に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。

画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの映像信号の信号電圧Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μの画素ごとのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティが損なわれることになる。

ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図８に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。

そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μの画素ごとのばらつきを抑制することができる。

具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素Ｂのドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μの画素ごとのばらつきが補正される。

以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて大きくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。

したがって、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを映像信号の信号電圧Ｖｓｉｇ側に負帰還させることにより、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化される。その結果、移動度μの画素ごとのばらつきを補正することができる。

ここで、図２に示した画素（画素回路）２０において、閾値補正、移動度補正の有無による映像信号の信号電位（サンプリング電位）Ｖｓｉｇと駆動トランジスタ２２のドレイン・ソース間電流Ｉｄｓとの関係について図９を用いて説明する。

図９において、（Ａ）は閾値補正および移動度補正を共に行わない場合、（Ｂ）は移動度補正を行わず、閾値補正のみを行った場合、（Ｃ）は閾値補正および移動度補正を共に行った場合をそれぞれ示している。図９（Ａ）に示すように、閾値補正および移動度補正を共に行わない場合には、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因してドレイン・ソース間電流Ｉｄｓに画素Ａ，Ｂ間で大きな差が生じることになる。

これに対して、閾値補正のみを行った場合は、図９（Ｂ）に示すように、当該閾値補正によってドレイン−ソース間電流Ｉｄｓのばらつきをある程度低減できるものの、移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差は残る。

そして、閾値補正および移動度補正を共に行うことにより、図９（Ｃ）に示すように、閾値電圧Ｖｔｈおよび移動度μの画素Ａ，Ｂごとのばらつきに起因する画素Ａ，Ｂ間でのドレイン−ソース間電流Ｉｄｓの差をほぼ無くすことができるために、どの階調においても有機ＥＬ素子２１の輝度ばらつきは発生せず、良好な画質の表示画像を得ることができる。

また、図２に示した画素２０は、閾値補正および移動度補正の各補正機能に加えて、先述したブートストラップ機能を備えていることで、次のような作用効果を得ることができる。

すなわち、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ２２のソース電位Ｖｓが変化したとしても、保持容量２４によるブートストラップ動作により、駆動トランジスタ２２のゲート−ソース間電位Ｖｇｓが一定に維持されるため、有機ＥＬ素子２１に流れる電流は変化しない。したがって、有機ＥＬ素子２１の発光輝度も一定に保たれるために、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示を実現できる。

［有機ＥＬ素子の容量成分の容量値低下に起因する問題点］
上述したように、閾値補正および移動度補正の各補正機能を有する有機ＥＬ表示装置１０において、高精細化に伴って画素サイズの微細化が進むと、有機ＥＬ素子２１を形成する電極のサイズが小さくなり、それに伴って有機ＥＬ素子２１の容量成分の容量値が小さくなる。すると、有機ＥＬ素子２１の容量成分の容量値が下がった分だけ、映像信号の信号電圧Ｖｓｉｇの書込みゲインが低下する。

ここで、ＥＬ容量２５の容量値をＣｅｌ、保持容量２４の容量値をＣｓとすると、映像信号の信号電圧Ｖｓｉｇを書き込んだときに、保持容量２４に実際に保持される電圧Ｖｇｓは、
Ｖｇｓ＝Ｖｓｉｇ×｛１−Ｃｓ／（Ｃｓ＋Ｃｅｌ）｝ ……（３）
なる式で表わされる。

したがって、信号電圧Ｖｓｉｇに対する保持容量２４の保持電圧Ｖｇｓの比率、即ち書込みゲインＧ（＝Ｖｇｓ／Ｖｓｉｇ）は、
Ｇ＝１−Ｃｓ／（Ｃｓ＋Ｃｅｌ） ……（４）
となる。この式（４）から明らかなように、有機ＥＬ素子２１の容量成分の容量値Ｃｅｌが低下すると、その分だけ書込みゲインＧが低下することがわかる。

この書込みゲインＧの低下を補うためには、駆動トランジスタ２２のソース電極に補助容量を付ければよい。この補助容量の容量値をＣｓｕｂとすると、書込みゲインＧは、
Ｇ＝１−Ｃｓ／（Ｃｓ＋Ｃｅｌ＋Ｃｓｕｂ） ……（５）
なる式で表わされる。

この式（５）から明らかなように、付加する補助容量の容量値Ｃｓｕｂが大きいほど書込みゲインＧが１に近くなり、画素２０に書き込む映像信号の信号電圧Ｖｓｉｇに近い電圧Ｖｇｓを保持容量２４に保持できるために、画素２０に書き込む映像信号の信号電圧Ｖｓｉｇに対応した発光輝度を得ることができる。

以上のことから明らかなように、補助容量の容量値Ｃｓｕｂを調整することにより、映像信号の信号電圧Ｖｓｉｇの書込みゲインＧを調整することができる。また、駆動トランジスタ２２のサイズは、有機ＥＬ素子２１の発光色によって異なる。したがって、有機ＥＬ素子２１の発光色に応じて、即ち駆動トランジスタ２２のサイズに応じて補助容量の容量値Ｃｓｕｂを調整することにより、ホワイトバランスをとることができる。

また、駆動トランジスタ２２のドレイン−ソース間電流をＩｄｓ、移動度補正による補正される電圧分をΔＶとすると、先述した移動度補正を行う移動度補正期間ｔは、
ｔ＝（Ｃｅｌ＋Ｃｓｕｂ）×ΔＶ／Ｉｄｓ ……（６）
なる式で決まる。この式（６）から明らかなように、補助容量の容量値Ｃｓｕｂによって移動度補正期間ｔを調整することができる。

［補助容量を有する画素構成］
図１０は、補助容量を有する画素構成を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。

図１０に示すように、画素２０は、有機ＥＬ素子２１を発光素子として有し、当該有機ＥＬ素子２１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する画素構成において、駆動トランジスタ２２のソース電極に一方の電極が、固定電位である共通電源供給線３４に他方の電極がそれぞれ接続された補助容量２６を有する構成となっている。

ここで、補助容量２６を形成するに当たって、ＴＦＴレイヤ（図１６乃至図１８のＴＦＴレイヤ２０７に相当）でカソード配線を引き回すと、画素２０のレイアウト面積の制約や配線抵抗のために横クロストークなどの問題が発生する。配線抵抗のために横クロストークが発生するのは次の理由による。

ＴＦＴレイヤでカソード配線を引き回すと、図１１に示すように、有機ＥＬ素子２１のカソード電極と共通電源供給線３４の間に配線抵抗Ｒが介在することになる。すると、図１２に示すように、信号線３３の電位変動に同期して有機ＥＬ素子２１のカソード電位が揺れる。そして、このカソード電位の揺れが、例えば黒ウインドウを表示した場合に、図１３に示すように、表示画面上において黒ウインドウの横方向に明るいクロストーク（横クロストーク）として視認されることになる。

［本実施形態の特徴部分］
そこで、本実施形態では、有機ＥＬ素子２１のカソード電極となる共通電源供給線３４と電気的に接続され、有機ＥＬ素子２１のアノード電極と同じレイヤ（アノードレイヤ）において、図１４に示すように、画素アレイ部３０の行列状の画素配列に対して例えば行状に（画素行ごとに）配線された固定電位（カソード電位）の補助電極３５を積極的に活用し、当該補助電極３５に対して補助容量２６の他方の電極を画素２０ごとに電気的に接続する（コンタクトをとる）ことによって補助容量２６を形成するようにしたことを特徴としている。

図１４では、補助電極３５が素アレイ部３０の各画素２０に対して行状に配線されているが、これは一例に過ぎず、画素アレイ部３０の各画素２０に対して補助電極３５が列状（画素列ごとに）または格子状（画素行ごとかつ画素列ごと）に配線された構成が採られる場合もある。これらの場合にも、行状の配線の場合と同様に、補助電極３５に対して補助容量２６の他方の電極を画素２０ごとにコンタクトをとることができる。

（画素のレイアウト構造）
図１５は、補助容量２６を有する画素２０のレイアウト構造を模式的に示す平面図である。

図１５に示すように、画素２０において、上側の画素行に近い部分に行方向（画素行の画素の配列方向）に沿って走査線３１（３１−１〜３１−ｍ）が配線され、中間部分よりも下側に電源供給線３２（３２−１〜３２−ｍ）が行方向に沿って配線され、下側の画素行との間に補助電極３５が行方向に沿って配線されている。また、左側の画素列に近い部分に列方向（画素列の画素の配列方向）に沿って信号線３３（３３−１〜３３−ｎ）が配線されている。

そして、画素２０の走査線３１と電源供給線３２で挟まれる領域に、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４が形成されている。また、画素２０の電源供給線３２と補助電極３５で挟まれる領域に補助容量２６が形成されている。補助容量２６はその他方の電極が、補助電極３５に対してコンタクト部３６にて画素ごとにコンタクト（電気的接続）がとられている。補助電極３５には、先述したように、共通電源供給線３４から固定電位（カソード電位）が与えられている。

このように、有機ＥＬ素子２１のカソード電極となる共通電源供給線３４から固定電位が与えられる補助電極３５が、行列状の画素配列に対して行状、列状または格子状に配線されている有機ＥＬ表示装置において、補助電極３５に対して補助容量２６の他方の電極を画素２０ごとにコンタクトをとることによって補助容量２６の他方の電極に対して固定電位を与え、当該固定電位に対して補助容量２６を形成する具体的な実施例について以下に説明する。

＜実施例１＞
図１６は、実施例１に係る画素２０Ａの断面構造を示す断面図である。図１６の断面図は、図１５のＡ−Ａ線矢視断面図である。

図１６に示すように、画素２０Ａは、ガラス基板２０１上に駆動トランジスタ２２のゲート電極が第１配線２０２として形成され、その上にゲート絶縁膜２０３が成膜され、その上に駆動トランジスタ２２のソース領域およびドレイン領域を形成する半導体層２０４が例えばポリシリコンによって形成され、その上に層間絶縁膜２０５を介して電源供給線３２が第２配線２０６として形成されている。

ここで、第１配線２０２、ゲート絶縁膜２０３、半導体層２０４および層間絶縁膜２０５からなる層がＴＦＴレイヤ２０７となる。そして、層間絶縁膜２０５および第２配線２０６の上には絶縁平坦化膜２０８およびウインド絶縁膜２０９が順に形成され、当該ウインド絶縁膜２０９に設けられた凹部２０９Ａに有機ＥＬ素子２１が形成されている。

有機ＥＬ素子２１は、上記ウインド絶縁膜２０９の凹部２０９Ａの底部に形成された金属等からなるアノード電極２１１と、当該アノード電極２１１上に形成された有機層（電子輸送層、発光層、ホール輸送層/ホール注入層）２１２と、当該有機層２１２上に全画素共通に形成された透明導電膜等からなるカソード電極２１３（共通電源供給線３４）とから構成されている。ここで、第２配線２０６および絶縁平坦化膜２０８からなる層がアノードレイヤ２１０となる。

有機ＥＬ素子２１において、有機層２１２は、アノード電極２１１上にホール輸送層/ホール注入層、発光層、電子輸送層および電子注入層（いずれも図示せず）が順次堆積されることによって形成される。そして、図２の駆動トランジスタ２２による電流駆動の下に、駆動トランジスタ２２からアノード電極２１１を通して有機層２１２に電流が流れることにより、当該有機層２１２内の発光層において電子と正孔が再結合する際に発光するようになっている。

以上が、有機ＥＬ素子２１、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４からなる画素２０の基本的な画素構造となる。

この基本的な画素構造において、実施例１に係る画素２０Ａでは、補助容量２６が次のような構造となっている。すなわち、駆動トランジスタ２２のソース領域およびドレイン領域を形成するポリシリコンからなる半導体層２０４によって一方の電極２６１が形成されるとともに、当該電極２６１と層間絶縁膜２０５を介して対向するように第２配線２０６と同じ金属材料にて同じ工程で他方の電極２６２が形成され、これら電極２６１，２６２による平行平板の対向領域間に補助容量２６が形成された構造となっている。

補助容量２６の他方の電極２６２は、コンタクト部３６にて補助電極３５とコンタクトがとられている。これにより、補助容量２６の他方の電極２６２は、行列状の画素配列に対して例えば行状に配線された補助電極３５に対して画素ごとに電気的に接続され、当該補助電極３５を介して共通電源供給線３４から固定電位が与えられることになる。

このように、駆動トランジスタ２２の半導体層２０４と同じポリシリコンからなる一方の電極２６１と、第２配線２０６と同じ金属材料からなる他方の電極２６２で補助容量２６を形成し、当該他方の電極２６２を行列状の画素配列に対して例えば行状に配線された補助電極３５に対して画素ごとに電気的に接続することにより、補助容量２６を形成するに当たって、ＴＦＴレイヤ２０７でカソード配線を設けることなく、補助容量２６の他方の電極２６２に固定電位を与え、当該固定電位に対して補助容量２６を形成することができるために、画素２０のレイアウト面積の制約や配線抵抗に起因して発生する横クロストークなどの問題を解消できる。

実施例１の場合は、一方の電極２６１と他方の電極２６２の平行平板の対向領域の面積と、両電極２６１，２６２間の間隔（層間絶縁膜２０５の膜厚）と、両電極２６１，２６２間に介在する絶縁物（本例では、層間絶縁膜２０５）の比誘電率によって補助容量２６の容量値が決まる。

＜実施例２＞
図１７は、実施例２に係る画素２０Ｂの断面構造を示す断面図であり、図中、図１６と同等部分には同一符号を付して示している。図１７の断面図は、図１５のＡ−Ａ線矢視断面図である。

実施例１で説明した基本的な画素構造において、実施例２に係る画素２０Ｂでは、補助容量２６が次のような構造となっている。すなわち、先ず、ガラス基板２０１上に第１配線２０２と同じ金属材料にて同じ工程で他方の電極２６２が形成され、当該電極２６２と対向する部位に駆動トランジスタ２２の半導体層２０４を形成するポリシリコンによって一方の電極２６１がゲート絶縁膜２０３を介して形成され、これら電極２６２，２６１による平行平板の対向領域間に補助容量３６が形成された構造となっている。

補助容量２６の他方の電極２６２は、コンタクト部３７にて第２配線２０６とコンタクトがとられ、さらにコンタクト部３６にて補助電極３５とコンタクトがとられる。これにより、補助容量２６の他方の電極２６２は、行列状の画素配列に対して例えば行状に配線された補助電極３５に対して画素ごとに電気的に接続され、当該補助電極３５を介して共通電源供給線３４から固定電位が与えられることになる。

このように、第１配線２０２と同じ金属材料からなる他方の電極２６２と、駆動トランジスタ２２の半導体層２０４と同じポリシリコンからなる一方の電極２６１で補助容量２６を形成し、他方の電極２６２を行列状の画素配列に対して例えば行状に配線された補助電極３５に対して画素ごとに電気的に接続することにより、補助容量２６を形成するに当たって、ＴＦＴレイヤ２０７でカソード配線を設けることなく、補助容量２６の他方の電極２６２に固定電位を与え、当該固定電位に対して補助容量２６を形成することができるために、画素２０のレイアウト面積の制約や配線抵抗のために発生する横クロストークなどの問題を解消できる。

実施例２の場合は、一方の電極２６１と他方の電極２６２の平行平板の対向領域の面積と、両電極２６１，２６２間の間隔（ゲート絶縁膜２０３の膜厚）と、両電極２６１，２６２間に介在する絶縁物（本例では、ゲート絶縁膜２０３）の比誘電率によって補助容量２６の容量値が決まる。

ここで、実施例１と実施例２を比較した場合、ゲート絶縁膜２０３と層間絶縁膜２０５の比誘電率が等しく、平行平板の対向面積が等しいと仮定すると、一般的には、層間絶縁膜２０５の膜厚よりもゲート絶縁膜２０３の膜厚の方が薄いために、実施例１よりも実施例２の方が平行平板間の間隔を狭くできる分だけ補助容量２６の容量値を大きく設定できると言える。

逆に、実施例１の場合には、ゲート絶縁膜２０３の膜厚よりも層間絶縁膜２０５の膜厚の方が厚いために、実施例２の場合よりも、層間ショートによるリークの発生率が低くなるという利点がある。

＜実施例３＞
図１８は、実施例３に係る画素２０Ｃの断面構造を示す断面図であり、図中、図１６および図１７と同等部分には同一符号を付して示している。図１８の断面図は、図１５のＡ−Ａ線矢視断面図である。

実施例１で説明した基本的な画素構造において、実施例３に係る画素２０Ｃでは、補助容量２６が次のような構造となっている。すなわち、先ず、ガラス基板２０１上に第１配線２０２と同じ金属材料にて同じ工程で他方の第１電極２６２Ａが形成され、当該電極２６２Ａと対向する部位にゲート絶縁膜２０３を介して駆動トランジスタ２２の半導体層２０４を形成するポリシリコンによって一方の電極２６１が形成され、さらに当該電極２６１と層間絶縁膜２０５を介して対向するように第２配線２０６と同じ金属材料にて同じ工程で他方の第２電極２６２Ｂが形成され、これら電極２６２Ａ，２６１，２６２Ｂによる平行平板の対向領域間に補助容量３６が電気的に並列に形成された構造となっている。

補助容量２６の他方の第１電極２６２Ａは、コンタクト部３７にて他方の第２電極２６２Ｂとコンタクトがとられ、さらにコンタクト部３６にて補助電極３５とコンタクトがとられる。これにより、補助容量２６の他方の第１，第２電極２６２Ａ，２６２Ｂは、行列状の画素配列に対して例えば行状に配線された補助電極３５に対して画素ごとに電気的に接続され、当該補助電極３５を介して共通電源供給線３４から固定電位が与えられるとともに、電極２６２Ａと電極２６１の間に形成される容量と、電極２６２Ｂと電極２６１の間に形成される容量とが電気的に並列に接続され、その合成容量として補助容量２６が形成されることになる。

このように、補助容量２６を第１，第２配線２０２，２０６と同じ金属材料からなる他方の電極２６２Ａ，２６２Ｂと、駆動トランジスタ２２の半導体層２０４と同じポリシリコンからなる一方の電極２６１で形成し、他方の電極２６２Ａ，２６２Ｂを行列状の画素配列に対して例えば行状に配線された補助電極３５に対して画素ごとに電気的に接続することにより、補助容量２６を形成するに当たって、ＴＦＴレイヤ２０７でカソード配線を設けることなく、補助容量２６の他方の電極２６２Ａ，２６２Ｂに固定電位を与え、当該固定電位に対して補助容量２６を形成することができるために、画素２０のレイアウト面積の制約や配線抵抗のために発生する横クロストークなどの問題を解消できる。

特に、他方の第１電極２６２Ａと一方の電極２６１の間と、一方の電極２６１と他方の第２電極２６２Ｂの間にそれぞれ容量が形成されるために、例えば実施例１，２の容量値が等しいと仮定した場合、これら実施例１，２に比べてほぼ２倍程度の容量値の補助容量２６を形成できる。換言すれば、補助容量２６の容量値が実施例１，２の場合と同程度でよい場合は、補助容量２６を形成する電極２６１，２６２Ａ，２６２Ｂのサイズを小さくすることができるために、実施例１，２の場合に比べて画素２０Ｃのサイズを大きくすることなく、補助容量２６を画素２０内に形成できる。

実施例３の場合は、一方の電極２６１と他方の第１電極２６２Ａの平行平板の対向領域の面積と、両電極２６１，２６２Ａ間の距離と、両電極２６１，２６２Ａ間に介在する絶縁物（本例では、ゲート絶縁膜２０３）の比誘電率で決まる容量値と、一方の電極２６１と他方の第２電極２６２Ｂの平行平板の対向領域の面積と、両電極２６１，２６２Ｂ間の距離と、両電極２６１，２６２Ｂ間に介在する絶縁物（本例では、層間絶縁膜２０５）の比誘電率で決まる容量値の合成によって補助容量２６の容量値が決まる。

（本実施形態の作用効果）
以上説明したように、映像信号の書込みゲインを十分に確保するために補助容量２６を画素２０個々が有する有機ＥＬ表示装置において、行列状の画素配列に対して行状、列状または格子状に配線され、固定電位が与えられた補助電極３５に対して、補助容量２６の他方の電極２６２（２６２Ａ，２６ＡＢ）を画素２０ごとに接続することで、ＴＦＴレイヤ２０７でカソード配線を設けなくても、他方の電極２６２に固定電位を与えることができる。これにより、配線抵抗を抑えつつ固定電位に対して補助容量２６を形成することができるため、配線抵抗に起因して発生する横クロストークを抑えることができ、よって表示画像の画質向上を図ることができる。

なお、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。

［適用例］
以上説明した本発明による表示装置は、一例として、図１９〜図２３に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

このように、あらゆる分野の電子機器の表示装置として本発明による表示装置を用いることにより、先述した実施形態の説明から明らかなように、本発明による表示装置は、行列状の画素配列に対して行状、列状または格子状に配線されている補助電極３５に対して補助容量２６の他方の電極を画素２０ごとにコンタクトをとることによって配線抵抗に起因する横クロストークを防止することができるために、各種の電子機器において、良質な画像表示を行うことができる利点がある。

なお、本発明による表示装置は、封止された構成のモジュール形状のものをも含む。例えば、画素アレイ部３０に透明なガラス等の対向部に貼り付けられて形成された表示モジュールが該当する。この透明な対向部には、カラーフィルタ、保護膜等、更には、上記した遮光膜が設けられてもよい。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やＦＰＣ（フレキシブルプリントサーキット）等が設けられていてもよい。

以下に、本発明が適用される電子機器の具体例について説明する。

図１９は、本発明が適用されるテレビジョンセットの外観を示す斜視図である。本適用例に係るテレビテレビジョンセットは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明による表示装置を用いることにより作成される。

図２０は、本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明による表示装置を用いることにより作製される。

図２１は、本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明による表示装置を用いることにより作製される。

図２２は、本発明が適用されるビデオカメラの外観を示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明による表示装置を用いることにより作製される。

図２３は、本発明が適用される携帯端末装置、例えば携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明による表示装置を用いることにより作製される。

本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の構成の概略を示すシステム構成図である。 画素（画素回路）の具体的な構成例を示す回路図である。 本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の動作説明に供するタイミング波形図である。 本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の回路動作の説明図（その１）である。 本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の回路動作の説明図（その２）である。 本発明の前提となるアクティブマトリクス型有機ＥＬ表示装置の回路動作の説明図（その３）である。 駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。 駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。 閾値補正、移動度補正の有無による映像信号の信号電圧Ｖｓｉｇと駆動トランジスタのドレイン・ソース間電流Ｉｄｓとの関係の説明に供する特性図である。 補助容量を有する画素構成を示す回路図である。 ＴＦＴレイヤでのカソード配線の引き回しによる配線抵抗Ｒを示す等価回路図である。 配線抵抗Ｒに起因してカソード電位が変動する様子を示すタイミング波形図である。 配線抵抗Ｒに起因して発生する横クロストークを示す図である。 行列状画素配列に対する補助電極のレイアウト例を示す平面図である。 補助容量を有する画素のレイアウト構造を模式的に示す平面図である。 実施例１に係る画素の断面構造を示す断面図である。 実施例２に係る画素の断面構造を示す断面図である。 実施例３に係る画素の断面構造を示す断面図である。 本発明が適用されるテレビジョンセットの外観を示す斜視図である。 本発明が適用されるデジタルカメラの外観を示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 本発明が適用されるノート型パーソナルコンピュータの外観を示す斜視図である。 本発明が適用されるビデオカメラの外観を示す斜視図である。 本発明が適用される携帯電話機を示す外観図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

符号の説明

１０…有機ＥＬ表示装置、２０，２０Ａ，２０Ｂ，２０Ｃ…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２４…保持容量、２５…ＥＬ容量、２６…補助容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４…共通電源供給線、３５…補助電極、４０…書き込み走査回路、５０…電源供給走査回路、６０…水平駆動回路、７０…表示パネル

Claims (8)

1. アノード電極とカソード電極との間に配された電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに、隣接する画素行に属する前記走査線と近接して配線され、前記駆動トランジスタのドレイン電極に対して第１電位と当該第１電位よりも低い第２電位とを選択的に与える電源供給線と、
   前記アノード電極と同じ層において、前記画素アレイ部の行列状の画素配列に対して行状、列状または格子状に配線された補助電極とを備え、
   前記補助電極は、前記カソード電極と電気的に接続され、
   前記画素は、一方の電極が前記駆動トランジスタのソース電極に接続され、他方の電極が前記補助電極に対して画素ごとに設けられたコンタクト部を介して接続された補助容量を有する表示装置。
2. 前記補助容量は、一方の電極が前記駆動トランジスタのソース領域およびドレイン領域を形成する半導体層によって形成され、他方の電極が金属材料によって前記半導体層と対向して形成されている請求項１に記載の表示装置。
3. 前記他方の電極は、前記電源供給線と同じ配線層に形成され、当該配線層と前記半導体層との間に介在する層間絶縁膜を介して前記一方の電極と対向している請求項２に記載の表示装置。
4. 前記他方の電極は、前記駆動トランジスタのゲート電極と同じ配線層に形成され、当該配線層と前記半導体層との間に介在するゲート絶縁膜を介して前記一方の電極と対向している請求項２に記載の表示装置。
5. 前記他方の電極は、電気的に接続された第１電極および第２電極からなり、
   前記第１電極は、前記駆動トランジスタのゲート電極と同じ配線層に形成され、当該配線層と前記半導体層との間に介在するゲート絶縁膜を介して前記一方の電極と対向し、
   前記第２電極は、前記電源供給線と同じ配線層に形成され、当該配線層と前記半導体層の間に介在する層間絶縁膜を介して前記一方の電極と対向している請求項２に記載の表示装置。
6. 前記補助電極は、前記アノード電極を形成する電極層によって形成されている請求項１に記載の表示装置。
7. 前記補助容量は、一方の電極が前記駆動トランジスタのソース領域およびドレイン領域を形成する半導体層によって形成され、他方の電極が金属材料によって前記半導体層と対向して形成され、
   前記補助電極と前記補助容量の他方の電極とは、平坦化膜に形成される前記コンタクト部を介して電気的に接続されている請求項６に記載の表示装置。
8. アノード電極とカソード電極との間に配された電気光学素子と、映像信号を書き込む書き込みトランジスタと、前記書き込みトランジスタによって書き込まれた前記映像信号を保持する保持容量と、前記保持容量に保持された前記映像信号に基づいて前記電気光学素子を駆動する駆動トランジスタとを含む画素が行列状に配置された画素アレイ部と、
   前記画素アレイ部の画素行ごとに、隣接する画素行に属する前記走査線と近接して配線され、前記駆動トランジスタのドレイン電極に対して第１電位と当該第１電位よりも低い第２電位とを選択的に与える電源供給線と、
   前記アノード電極と同じ層において、前記画素アレイ部の行列状の画素配列に対して行状、列状または格子状に配線された補助電極とを備え、
   前記補助電極は、前記カソード電極と接続され、
   前記画素は、一方の電極が前記駆動トランジスタのソース電極に接続され、他方の電極が前記補助電極に対して画素ごとに設けられたコンタクト部を介して接続された補助容量を有する表示装置を具備する電子機器。

Images