JP4545973B2 - シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 - Google Patents

シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 Download PDF

Info

Publication number
JP4545973B2
JP4545973B2 JP2001084475A JP2001084475A JP4545973B2 JP 4545973 B2 JP4545973 B2 JP 4545973B2 JP 2001084475 A JP2001084475 A JP 2001084475A JP 2001084475 A JP2001084475 A JP 2001084475A JP 4545973 B2 JP4545973 B2 JP 4545973B2
Authority
JP
Japan
Prior art keywords
dielectric constant
siloxane resin
silicon
film
low dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001084475A
Other languages
English (en)
Other versions
JP2002284998A (ja
Inventor
義弘 中田
克己 鈴木
巌 杉浦
映 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2001084475A priority Critical patent/JP4545973B2/ja
Priority to TW090123951A priority patent/TWI238844B/zh
Priority to KR1020010063426A priority patent/KR100726269B1/ko
Priority to US09/983,951 priority patent/US6780498B2/en
Priority to DE10154771A priority patent/DE10154771B4/de
Priority to DE10164943A priority patent/DE10164943B4/de
Priority to CNB011338466A priority patent/CN1220731C/zh
Publication of JP2002284998A publication Critical patent/JP2002284998A/ja
Priority to US10/807,174 priority patent/US7358299B2/en
Application granted granted Critical
Publication of JP4545973B2 publication Critical patent/JP4545973B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/14—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers in which at least two but not all the silicon atoms are connected by linkages other than oxygen atoms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249978—Voids specified as micro
    • Y10T428/249979—Specified thickness of void-containing component [absolute or relative] or numerical cell dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2839—Web or sheet containing structurally defined element or component and having an adhesive outermost layer with release or antistick coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Paints Or Removers (AREA)
  • Manufacture Of Porous Articles, And Recovery And Treatment Of Waste Products (AREA)

Description

【０００１】
【発明の属する技術分野】
本願発明は、低誘電率膜を用いた半導体装置およびそれに供するシリコン系組成物、低誘電率膜およびそのような低誘電率膜の製法に関する。
【０００２】
【従来の技術】
半導体集積回路の多層配線工程において配線間に生じる寄生容量を低下させ、信号伝播速度の遅延、すなわち配線遅延、を低減することは、半導体の集積化と小型化のために重要である。
【０００３】
従来から、絶縁膜の寄生容量による信号伝播速度の低下は知られていたが、半導体デバイスの配線間隔が１μｍを越える世代では配線遅延のデバイス全体への影響はそれほど顕著ではなかった。
【０００４】
しかし、配線間隔が１μｍ以下ではデバイス速度への影響が大きくなり、特に今後０．５μｍ以下の配線間隔で回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすようになってくる。そしてこのことが、半導体の集積化と小型化のための大きな障害となってきている。
【０００５】
すなわち、半導体集積回路の多層配線において、信号伝播速度の低下は配線抵抗と配線間の寄生容量とによって大きく左右されるが、デバイスの高集積化により配線幅、配線間隔が狭くなり、配線抵抗と配線間の寄生容量とが増大してきているのである。
【０００６】
このうち、絶縁膜の容量は配線厚を薄くして断面積を小さくすることで低減できるが、配線厚を薄くするとさらに配線抵抗の上昇を招くために信号伝播の高速化に繋がらない結果となる。
【０００７】
そこで、高速化を図るためには、配線の低抵抗化と絶縁膜の低誘電率化とが必須であり、デバイスの性能を支配する大きな要素となることが予想される。
【０００８】
配線遅延（Ｔ）は、配線抵抗（Ｒ）と配線間の容量（Ｃ）とによる影響を受け、下記の式（１）で示される。
Ｔ∝ＣＲ ・・・・・（１）
なお、式（１）において、ε（誘電率）とＣの関係は式（１’）の通りである。
Ｃ＝ε0εr・Ｓ／ｄ ・・・・・（１’）
（Ｓは電極面積、ε0は真空の誘電率、εrは絶縁膜の比誘電率、ｄは配線間隔を意味する。）
したがって、配線遅延を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。
【０００９】
従来、絶縁材料としては、二酸化珪素（ＳｉＯ2）、窒化珪素（ＳｉＮ）、燐珪酸ガラス（ＰＳＧ）等の無機膜あるいは、ポリイミドなどの有機系高分子が用いられてきた。
【００１０】
しかしながら、半導体デバイスで最もよく用いられているＣＶＤ−ＳｉＯ2膜で誘電率が約４程度である。また、低誘電率ＣＶＤ膜として検討されているＳｉＯＦ膜は誘電率が約３．３〜３．５であるが、吸湿性が高く、誘電率が水分の吸収により上昇するという問題がある。
【００１１】
さらに、低誘電率膜としてＳｉＨ結合を含むシロキサン樹脂および当該シロキサン樹脂を多孔質化した膜があるが、アルカリ性溶液で洗浄処理などを行うと、この洗浄により、半導体部品がクラック等の機械的損傷を受けると共に、加水分解して吸湿性の高いＳｉＯＨが生成するため、誘電率が上昇する問題がある。これを解消するために、従来はＳｉＯ2などを保護膜として形成しているが、低誘電率膜の割合が減少するために多層配線を形成した際の実効誘電率が上昇することとなる。
【００１２】
これに対し、有機高分子膜は低誘電率化が図れる一方、ガラス転移温度が２００〜３５０℃と低く、熱膨張率も大きいことから配線へのダメージが問題となっている。
【００１３】
【発明が解決しようとする課題】
本願発明の課題は、上記に示したいくつかの問題点を解消して優れた絶縁膜を形成することにあり、さらに、従来の絶縁膜に比べて低誘電率の絶縁膜を提供し、高速で信頼性の高い半導体装置を提供することにある。
【００１４】
また、本願発明は、多くの場合、シリカ系膜において、特にアルカリ性溶液などの耐薬品性を向上させるものである。また、シロキサン樹脂の多孔質化において、従来の多孔質膜で問題となっている吸湿性が高いという欠点も解消し得るものである。
【００１５】
【課題を解決するための手段】
本願発明の態様の一つは、シロキサン樹脂と、１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比が、２／１〜１２／１であり、実質的にケイ素と炭素と水素とよりなるシリコン化合物と、溶剤とを含む組成物、である。なお、本願発明において（Ｃ）mのＣは炭素原子を表す。
【００１６】
また、本願発明の他の態様は、このような組成物を加熱処理して得た低誘電率膜、この低誘電率膜を層間絶縁膜として有する半導体装置および低誘電率膜の製造方法である。
【００１７】
発明者らは、シロキサン樹脂に、骨格鎖（主鎖）にケイ素−炭素結合を有するシリコン化合物を添加した膜が酸，アルカリなどの薬品をはじく効果があることを見出した。
【００１８】
また、シロキサン樹脂に添加した際にも相溶性が高いために均一に分散し、かつシロキサン樹脂の１００重量部に対し０．１重量部の添加でも酸やアルカリ性溶液に対する耐性が改善され、低下しないことを見出した。
【００１９】
また、骨格にケイ素−炭素結合を含むシリコン化合物は耐湿性も高く、特に、耐湿性が低いことで問題となっている多孔質膜においても、本願発明の組成物を用いることが有効であることを見出した。
【００２０】
そして、シロキサン樹脂とこのようなシリコン化合物との組合わせにより、シロキサン系低誘電率膜においてＳｉＨ結合を含む低誘電率膜で問題となっているアルカリ性溶液中でのダメージ（クラック等の機械的損傷）も防止でき、また、低誘電率膜の多孔質膜の問題であった吸湿性による誘電率上昇も解消できる場合が多いことを見出した。
【００２１】
このようなシリコン化合物は、主鎖中に、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を有するシリコン化合物として把握することができる。
【００２２】
上記の−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を主鎖中に有するシリコン化合物をシロキサン樹脂と共存させ、両者を含む塗膜を形成し、加熱処理することによって、半導体を製造する過程における誘電率の上昇を抑え、薬品処理による加水分解やダメージを最小にして低誘電率膜を実現することが可能となる。
【００２３】
上記シリコン化合物としては具体的には下記式（２）の構造を有するシリコン化合物が望ましい。
【化６】
Figure 0004545973
ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の、置換基を有していても良い芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、または置換基を有していても良いフェニレン基を意味する。またｐは２０〜１，０００の整数である。
【００２４】
Ｒ4，Ｒ5や重合度に関する限定は、主に、生成する膜形成前の組成物の粘度を適切な範囲に保つために必要なものであるが、Ｒ6に関する限定は生成する低誘電率膜の耐熱性を確保するために重要である。
【００２５】
また、上記シロキサン樹脂としては、式（３）の構造を有するシロキサン樹脂が望ましい。
【化７】
Figure 0004545973
ここで、Ｒ1，Ｒ2，Ｒ3は互いに異なっていても良い、水素、フッ素、メチル基または−Ｏ−結合である。またｎは５〜１０００の整数である。
【００２６】
Ｒ1，Ｒ2，Ｒ3が水素、フッ素、メチル基以外の脂肪族炭化水素基である場合は、水素の脱離が増加し、架橋が生じやすくなるため好ましくない。−Ｏ−結合の場合も架橋反応が促進されることになるが、実用上問題ないことを見出した。
【００２７】
なお、本願発明における−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］とはｍ＝３を例にすると、Ｃ−Ｃ−Ｃと炭素が三つ並んで結合している状態を意味する。それぞれの炭素には水素以外の置換基があっても良い。ｍ＝３の場合の単純な例はプロピレン基である。ｍ＝１〜３の範囲に限定するのは、ｍ＝４以上の場合には、耐熱性が低下する傾向が観察される場合があるからである。また、炭素数が９以下の、置換基を有していても良い芳香族基の例としてはフェニレン基を挙げることができる。
【００２８】
検討の結果、上記のごとく、１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比が、２／１〜１２／１であり、実質的にケイ素と炭素と水素とよりなるシリコン化合物が、低い誘電率と、酸やアルカリなどの耐薬品性と耐湿性とのバランスに優れた低誘電率膜を与えるのに好適であることが判明した。
【００２９】
製造方法から見ると、上記シロキサン樹脂は、テトラアルコキシシラン（ａ）とアルキルトリアルコキシシランおよび／またはトリアルコキシシラン（ｂ）とをモル比（ａ／ｂ）にして０：１〜１：０の割合で含む混合物を加熱処理して得たシロキサン樹脂であることが望ましい。
【００３０】
この場合、上記加熱処理により、テトラアルコキシシラン（ａ）とアルキルトリアルコキシシランおよび／またはトリアルコキシシラン（ｂ）との合計量（ａ＋ｂ）１００モルに対し、モル基準で１００〜４００モルのアルコールを脱離させてシロキサン樹脂を製造することが、再現性よく、同一品質のシロキサン樹脂を得る上で好ましい。
【００３１】
更に別の観点からすると、シロキサン樹脂中の炭素濃度が、シロキサン樹脂中の全原子に対し１〜８０原子％の範囲にあることが、安定した低誘電率を得る上で望ましいことが判明した。これは、低誘電率膜形成中の加水分解を抑制するためであろうと推察されている。
【００３２】
また、シロキサン樹脂中のケイ素に直接結合している水素原子の濃度がシロキサン樹脂中の全原子に対し１〜２５原子％の範囲にあることも同様に望ましいことが判明した。
【００３３】
この両者を同時に満たす場合も好ましい態様の一つである。
【００３４】
上記シリコン化合物の上記シロキサン樹脂に対する割合は、シロキサン樹脂の１００重量部に対し上記シリコン化合物が０．１〜２００重量部であることが望ましい。
【００３５】
本願発明の組成物には、さらに、ノボラック樹脂，エポキシ樹脂，アクリル樹脂、ポリエステル、ポリプロピレン、フェノール化合物、イミダゾール化合物、アダマンタン化合物からなる群から選ばれるいずれかの物質を含むことが望ましい。
【００３６】
上記の物質の内でもアクリル樹脂が特に好ましいことが判明した。
【００３７】
アクリル樹脂には、その重合度、共重合度等の異なる各種のものがあるが、試行錯誤によってその中から適切なものを選択することができる。
【００３８】
これらの物質は低誘電膜形成時に気化逃散せしめることにより、多孔を形成するために添加する。すなわち脱離剤（多孔形成物質）である。
【００３９】
多孔の形成により低誘電膜は更に低い誘電率を実現することができるが、それど同時に強度等の機械的性質を低下させるため、適切な大きさの空孔が適切に分布していることが望ましい。
【００４０】
なお、脱離剤の添加量としては、シロキサン樹脂１００重量部に対し５から２００重量部が好ましい。５重量部未満では誘電率の低減効果が見られず、２００重量部より多い場合には膜強度の低下を招くためである。
【００４１】
別の観点からすると、熱重量減少率が一定の範囲内にある物質が上記物質として適切であることが判明した。すなわち、１０℃／分の昇温速度で常温から昇温し、重量減少を求めたときの１５０℃時点における熱重量減少率が５重量％以上で、かつ、４００℃時点における熱重量減少率が９０重量％以上である物質が望ましい。これはおそらく、上記の多孔が適切にコントロールされるためであろうと思われる。
【００４２】
なお、上記多孔の空隙率は、低誘電率膜の全体積に対し、１０〜７０体積％であることが望ましい。１０体積％未満では多孔を付与する効果が小さく、７０体積％を越えると機械的性質が低下してくる。好ましい多孔の平均的大きさ（直径）は５０〜２００ｎｍである。
【００４３】
上記の検討の結果、ＳｉＯ4結合と、Ｃ−Ｓｉ−Ｏ3結合と、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］とを有し、空隙率が１０〜７０体積％であり、比誘電率が１．４〜２．５である低誘電率膜が、低誘電率を達成し、加水分解を抑制し、かつ機械的性質も良好であることが判明した。そして、このような性質を有する低誘電率膜は、シロキサン樹脂と、ケイ素−炭素結合を骨格鎖に有するシリコン化合物とからなる膜組成と、多孔とを組み合わせることで達成できる。
【００４４】
機械的強度としてはＳｔｕｄ Ｐｕｌｌ法で測定した破断強度が３０〜８０ＭＰａであることが望ましい。この破断強度が３０ＭＰａ未満では強度的に不足であり、８０ＭＰａを越えることは強度的に不都合ではないが、誘電率が悪化する場合が多いからである。
【００４５】
なお、本願発明は、ＳｉＯ4結合と、Ｃ−Ｓｉ−Ｏ3結合と、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］とを有する系についての検討の結果得られたものであるが、これを、物理的性質のみから考えれば、空隙率が１０〜７０体積％であり、比誘電率が１．４〜２．５であり、かつ、Ｓｔｕｄ Ｐｕｌｌで測定した破断強度が３０〜８０ＭＰａであり、実質的にケイ素と炭素と水素と酸素とよりなる低誘電率膜が上記のような各種の効果を与えるものであると考えることもできる。
【００４６】
【発明の実施の形態】
以下に、図表や実施例により、本願発明の実施の形態を例示する。ただし、本願発明はこれらの実施例や図表によって制限を受けるものではなく、本願発明の主旨に反しない限り、他の形態も本願発明の範疇に属し得る。
【００４７】
すなわち、本願発明の態様の一つは、シロキサン樹脂と、１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比が、２／１〜１２／１であり、実質的にケイ素と炭素と水素とよりなるシリコン化合物と、溶剤とを含む組成物、である。
【００４８】
通常、シロキサン樹脂は、テトラアルコキシシランとアルキルトリアルコキシシランおよび／またはトリアルコキシシランと溶媒とを含む混合物を加熱処理し、所定量のアルコールを追い出して作製する。
【００４９】
シリコン化合物は通常上記の加熱処理後に添加するが、可能であれば加熱処理前でも良い。
【００５０】
本願発明でシロキサン樹脂に添加する、骨格にケイ素−炭素結合を含むシリコン化合物としては、例えば、ポリジメチルカルボシラン，ポリヒドロメチルカルボシラン，ポリジエチルカルボシラン，ポリヒドロエチルカルボシラン，ポリカルボシラスチレン，ポリフェニルメチルカルボシランポリジフェニルカルボシランなどが挙げられる。
【００５１】
シロキサン樹脂に対する添加量は、シロキサン樹脂１００重量部に対し０．１から２００重量部が好ましいが、これは、０．１重量部未満では耐薬品性の効果は無く、２００重量部を越えると膜の強度が低下するためである。
【００５２】
本願発明で示すシロキサン樹脂は、溶剤に希釈できれば特に限定されず、このようなシロキサン樹脂としては例えば、テトラアルコキシシランのゾルゲルポリマ，トリアルコキキシシランのゾルゲルポリマ，メチルトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとメチルトリアルコキシシランのゾルゲルポリマ，メチルトリアルコキシシランとトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとジメチルアルコキシシランのゾルゲルポリマ，水素シルセスキオキサン，メチルシルセスキオキサン，フッ素含有水素シルセスキオキサンなどが挙げられる。
【００５３】
上記シリコン化合物を化学構造で表した場合、上記式（２）の構造を有するシリコン化合物が望ましい。また、上記シロキサン樹脂を化学構造で表した場合、上記式（３）の構造を有するシロキサン樹脂が望ましい。
【００５４】
本願発明の組成物を塗布する手法として例えばスピンコート法による成膜があるが、この際の希釈溶剤はシロキサン樹脂および骨格にケイ素−炭素結合を有するシリコン化合物が溶解すれば特に限定されず、例えば、シクロヘキサノン，メチルイソブチルケトン，メチルエチルケトン，メチルセロソルブ，エチルセロソルブ，オクタン，デカン，プロピレングリコール，プロピレングリコールモノメチルエーテル，プロピレングリコールモノメチルエーテルアセテート、ジエチレングリコール、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノエチルエーテル、プロピレングリコールモノプロピルエーテルなどが挙げられる。
【００５５】
本願発明は、上記組成物を用いて多孔質膜等を形成した場合、十分なアルカリ耐性と耐湿性とを得ることが可能となる。
【００５６】
本願発明の低誘電率膜形成用材料を用いた膜の形成は、例えば、当該組成物をスピンコート法により基板上に塗布し、１２０℃から２５０℃で溶剤乾燥をした後に３００℃以上の熱処理によりシロキサン樹脂を架橋させる工程により形成できる。また、本願発明により多孔質膜を形成するためには、例えば、当該組成物をスピンコート法により基板上に塗布し、１２０℃から２５０℃で溶剤乾燥と脱離剤の脱離処理または紫外線照射による脱離処理をした後に３００℃以上の熱処理によりシロキサン樹脂を架橋させる工程により形成される。
【００５７】
【実施例】
以下に本願発明の実施例を記載する。
【００５８】
以下において使用した分析方法は下記の通りである。
【００５９】
（シロキサン樹脂およびシリコン化合物の分子量の測定）
ゲルパーミエーションクロマトグラフィにより、ポリスチレン換算分子量を求めた。溶媒にはテトラヒドロフランを使用した。
【００６０】
（シリコン化合物の１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比の測定）
ＸＰＳ（X-ray photospectroscopy)によった。
【００６１】
（シロキサン樹脂中の全原子に対する炭素濃度の測定）
ＸＰＳ（X-ray photospectroscopy)によった。
【００６２】
（シロキサン樹脂中の全原子に対するケイ素に直接結合している水素原子の濃度の測定）
原料のＩＲ測定結果に基づき算出した。
【００６３】
（熱重量減少率の測定）
熱重量測定装置を使用し、サンプル約１０ｍｇを１０℃／分の昇温速度で常温から５００℃まで昇温し、重量減少を求めた。
【００６４】
（空隙率の測定）
窒素吸着法で測定した。
【００６５】
（クラックの有無の判定）
光学顕微鏡で観察した。
【００６６】
［実施例１］
テトラエトキシシラン２０．８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１７．８ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３９．６ｇを反応容器に仕込み、４００ｐｐｍの硝酸を含む１６．２ｇ（０．９ｍｏｌ）の硝酸水を１０分間で滴下し、滴下終了後２時間の熟成反応を行った。反応は撹拌下に行われた。
【００６７】
次に、硫酸マグネシウム５ｇを添加し、過剰の水分を除去した後、ロータリーエバポレータにて熟成反応により生成したエタノールを反応溶液が５０ｍＬになるまで除去した。生成したエタノール量は０．７モルであった。
【００６８】
得られた反応溶液にメチルイソブチルケトンを２０ｍＬ添加し、２００℃のオーブンによりメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１７．４重量％であった。この反応溶液に、メチルヒドロポリカルボシランを１．７４ｇ添加し、膜形成用塗布液を作製した。
【００６９】
以上の反応およびロータリーエバポレータによる処理は常温常圧下に行われた。
【００７０】
なお、分析の結果、膜形成用塗布液中のシロキサン樹脂の分子量は３５００であり、メチルヒドロポリカルボシランの分子量は１８００であった。
【００７１】
また、メチルヒドロポリカルボシランの１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比は３：１であった。
【００７２】
また、上記シロキサン樹脂中の全原子に対する炭素濃度は１３原子％であった。
【００７３】
また、上記シロキサン樹脂中の全原子に対するケイ素に直接結合している水素原子の濃度は１原子％であった。
【００７４】
［実施例２］
テトラエトキシシラン２０．８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１７．８ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３９．６ｇに代えて、テトラエトキシシラン２０．８ｇ（０．１ｍｏｌ）、トリエトキシシラン１６．４ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３７．２ｇを使用した以外は実施例１と同様に処理し、２００℃のオーブンによりメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１６．８重量％であった。生成したエタノール量は０．７モルであった。
【００７５】
この反応溶液に、実施例１と同じメチルヒドロポリカルボシランを１．６８ｇ添加し、膜形成用塗布液を作製した。
【００７６】
なお、分析の結果、膜形成用塗布液中のシロキサン樹脂の分子量は２８００であた。
【００７７】
また、上記シロキサン樹脂中の全原子に対する炭素濃度は２原子％であった。
【００７８】
また、上記シロキサン樹脂中の全原子に対するケイ素に直接結合している水素原子の濃度は１１原子％であった。
【００７９】
［実施例３］
テトラエトキシシラン２０．８ｇ（０．１ｍｏｌ）、メチルトリエトキシシラン１７．８ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３９．６ｇに代えて、メチルトリエトキシシラン１７．８ｇ（０．１ｍｏｌ）、トリエトキシシラン１６．４ｇ（０．１ｍｏｌ）、メチルイソブチルケトン３７．２ｇを使用した以外は実施例１と同様に処理し、２００℃のオーブンによりメチルイソブチルケトンを除去したところ、溶液の固形分濃度は１５．８重量％であった。生成したエタノール量は０．７モルであった。
【００８０】
この反応溶液に、実施例１と同じメチルヒドロポリカルボシランを１．５８ｇ添加し、膜形成用塗布液を作製した。
【００８１】
なお、分析の結果、膜形成用塗布液中のシロキサン樹脂の分子量は４５００であった。
【００８２】
また、上記シロキサン樹脂中の全原子に対する炭素濃度は１１原子％であった。
【００８３】
また、上記シロキサン樹脂中の全原子に対するケイ素に直接結合している水素原子の濃度は１２原子％であった。
【００８４】
［実施例４］
実施例１で作製した膜形成用塗布液に１．７４ｇのアクリル系樹脂を添加して多孔質膜形成用塗布液を作製した。
【００８５】
上記アクリル系樹脂の熱重量減少率は、１５０℃時点における値が１０重量％、４００℃時点におけるにおける値が１００重量％であった。
【００８６】
［実施例５］
実施例２で作製した膜形成用塗布液に１．６８ｇのポリエステル系樹脂を添加して多孔質膜形成用塗布液を作製した。
【００８７】
上記ポリエステル系樹脂の熱重量減少率は、１５０℃時点における値が１０重量％、４００℃時点におけるにおける値が９５重量％であった。
【００８８】
［実施例６］
実施例３で作製した膜形成用塗布液に１．５８ｇのアダマンタンモノフェノールを添加して多孔質膜形成用塗布液を作製した。
【００８９】
上記アダマンタンモノフェノールの熱重量減少率は、１５０℃時点における値が６０重量％、４００℃時点におけるにおける値が１００重量％であった。
【００９０】
［実施例７］
実施例１〜６により作製した膜形成用塗布液および多孔質膜形成用塗布液をＳｉウェハ上に３０００回転、２０秒の条件でスピンコートした後、２００℃で溶剤乾燥を行い、酸素濃度１００ｐｐｍ以下の窒素雰囲気で、４００℃，３０分間アニールを行うことで低誘電率絶縁膜を形成した。
【００９１】
この膜に１ｍｍのＡｕ電極を形成し、容量測定結果から膜の比誘電率を算出した結果を表１に示す。
【００９２】
なお、脱離剤は上記のアニーリングの際に脱離し、多孔が形成された。
【００９３】
多孔の空隙率は、実施例４の塗布液を使用した場合には４８％、実施例５の塗布液を使用した場合には４２％、実施例６の塗布液を使用した場合には４５％であった。
【００９４】
これらの膜をＦＴ−ＩＲおよびＸＰＳで分析した結果、ＳｉＯ4結合と、Ｃ−Ｓｉ−Ｏ3結合と、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］との存在が確認された。
【００９５】
また、Ｓｔｕｄ Ｐｕｌｌ法で測定した破断強度は６４ＭＰａ前後であった。
【００９６】
［実施例８］
実施例１〜６のそれぞれに関し、ポリカルボシランの添加量を表２，３のように変更し、実施例７に準じて膜を作製し、２．３８重量％テトラメチルアンモニウムハイドライド水溶液と５重量％アンモニア水溶液とに１分間浸した後のクラック観察、膜厚変化、誘電率測定を行ったところ、表２に示すごとく、ポリメチルヒドロカルボシランの添加量が０．１重量部以上では全ての評価において浸漬前後に差が見られなかった。
【００９７】
［実施例９］
次に、上記実施例１〜６による塗布液を用いて作製した半導体装置の構造及びその製造方法について説明する。
【００９８】
なお、以下において、低誘電率膜の形成は、実施例７の条件に準じて行うことができる。
【００９９】
図１に、アルミニウム（Ａｌ）配線を有する半導体装置の断面図を示す。シリコン基板１の表面に形成されたフィールド酸化膜２により活性領域が画定されている。活性領域内に、ＭＯＳＦＥＴ３が形成されている。ＭＯＳＦＥＴ３は、ソース領域３Ｓ、ドレイン領域３Ｄ、ゲート電極３Ｇおよびゲート酸化膜３Ｉを含んで構成される。
【０１００】
ＭＯＳＦＥＴ３を覆うように、基板上にＳｉＯ2からなる層間絶縁膜１０及びＳｉＮからなるストッパ膜１１が形成されている。層間絶縁膜１０の、ドレイン領域３Ｄに対応する位置に、コンタクトホール１２が形成されている。コンタクトホール１２の側面及び底面をＴｉＮからなるバリア層１３が覆う。さらに、タングステン（Ｗ）からなるプラグ１４が、コンタクトホール１２内を埋め込む。
【０１０１】
バリア層１３及びプラグ１４は、基板全面にＴｉＮ膜及びＷ膜を堆積した後、化学機械研磨（ＣＭＰ）を行うことにより形成される。ＴｉＮ膜の堆積は、スパッタリングにより行われる。Ｗ膜の堆積は、六フッ化タングステンと水素とを用いた化学気相成長（ＣＶＤ）により行われる。
【０１０２】
ストッパ膜１１の表面上に、第１層目の配線２０が形成されている。第１層目の配線２０は、厚さ５０ｎｍのＴｉＮ膜２１、厚さ４５０ｎｍのＣｕ含有Ａｌ膜２２および厚さ５０ｎｍのＴｉＮ膜２３が、この順番に積層された３層構造を有する。ＴｉＮ膜及びＡｌ膜のパターニングは、塩酸ガスを用いたプラズマエッチングにより行われる。第１層目の配線２０の一部は、Ｗプラグ１４に電気的に接続されている。
【０１０３】
第１層目の配線２０およびストッパ膜１１の表面を、ＳｉＯ2からなる厚さ５０ｎｍのライナー膜２５が覆う。ライナー膜２５の形成は、テトラエチルオルソシリケート（ＴＥＯＳ）と酸素とを用いたＣＶＤにより行われる。
【０１０４】
ライナー膜２５の上に、低誘電率膜２６が形成されている。低誘電率膜２６は、上記実施例４〜６による塗布液をスピンコートすることにより形成できる。なお、低誘電率膜２６は、シリコン基板の平坦面上で厚さが５００ｎｍとなる条件で成膜される。
【０１０５】
低誘電率膜２６の上に、ＳｉＯ2からなる厚さ１０００ｎｍのキャップ層２７が形成されている。キャップ層２７は、ＴＥＯＳと酸素とを用いたＣＶＤにより行われる。キャップ層２７の上面は、ＣＭＰにより平坦化されている。この研磨は、ライナー膜２５、低誘電率膜２６およびキャップ層２７の合計の膜厚が、第１層目の配線２０の配置されていない部分において１２００ｎｍになるように行われる。
【０１０６】
ライナー膜２５、低誘電率膜２６およびキャップ層２７の３層に、ビアホール２８が形成されている。ビアホール２８の形成は、ＣＦ4とＣＨＦ3とを用いたプラズマエッチングにより行われる。ビアホール２８の側面及び底面をＴｉＮからなるバリア層２９が覆う。Ｗプラグ３０が、ビアホール２８内を埋め込んでいる。バリア層２９及びＷプラグ３０の形成は、下層のバリア層１３及びプラグ１４の形成と同様の方法で行われる。
【０１０７】
キャップ層２７の上に、第２層目の配線４０が形成されている。第２層目の配線４０を覆うように、第２層目のライナー膜４１、低誘電率膜４２およびキャップ層４３が積層されている。これらは、第１層目の対応する部分の形成と同様の方法で形成される。
【０１０８】
図１に示す多層配線構造においては、同一配線層内の相互に隣り合う配線の間が、本願発明に係る低誘電率膜で充填されている。このため、配線間の寄生容量を少なくすることができる。また、アルカリ溶液を用いた処理を行っても膜の吸湿性が増大せず、低い誘電率を維持することができる。
【０１０９】
図２に、銅（Ｃｕ）配線を有する半導体装置の断面図を示す。シリコン基板１からストッパ膜１１までの構造は、図１に示した半導体装置の対応する部分の構造と同一である。図２のこれらの構成部分に、図１の対応する部分に付された参照符号と同一の参照符号が付されている。
【０１１０】
ストッパ膜１１の上に、低誘電率膜５０が形成されている。低誘電率膜５０は、上記実施例による膜形成材料を用い、シリコン基板の平坦面上で厚さが、４５０ｎｍになる条件で形成される。低誘電率膜５０の上に、ＳｉＯ2からなる厚さ５０ｎｍのキャップ層５１が形成されている。キャップ層５１は、ＴＥＯＳと酸素とを用いたＣＶＤにより形成される。
【０１１１】
低誘電率膜５０及びキャップ層５１を横切って、第１層目配線溝５２が形成されている。第１層目配線溝５２は、ＣＦ4とＣＨＦ3とを用いたプラズマエッチングにより形成される。第１層目配線溝５２の底面にプラグ１４の上面が現れる。
【０１１２】
第１層目配線溝５２の側面及び底面が、ＴａＮからなる厚さ５０ｎｍのバリア層５３で覆われている。Ｃｕからなる第１層目配線５４が配線溝５２内を埋め込んでいる。
【０１１３】
以下、バリア層５３と第１層目配線５４との形成方法を説明する。
【０１１４】
第１層目配線溝５２の内面を含む基板全面上に、ＴａＮ膜をスパッタリングにより形成する。さらに、その上に厚さ５０ｎｍのＣｕ膜をスパッタリングにより形成する。このＣｕ膜を電極として電解めっきにより厚さ６００ｎｍのＣｕ膜を形成する。余分なＣｕ膜及びＴａＮ膜をＣＭＰにより除去し、第１層目配線溝５２内にバリア層５３及び第１層目配線５４を残す。
【０１１５】
キャップ層５１の上に、ＳｉＮからなる厚さ５０ｎｍの拡散防止膜６０、低誘電率膜６１、ＳｉＮからなる厚さ５０ｎｍのストッパ膜６２、低誘電率膜６３、ＳｉＮからなる厚さ５０ｎｍのキャップ層６４が積層されている。拡散防止膜６０及びストッパ膜６２は、シランとアンモニアガスを用いたプラズマＣＶＤにより形成される。低誘電率膜６１及び６３は、本願発明に係るシリコン系組成物を用いて形成される。低誘電率膜６１及び６３は、それぞれシリコン基板の平坦面上において厚さが６５０ｎｍ及び４００ｎｍとなる条件で形成される。
【０１１６】
拡散防止膜６０及び低誘電率膜６１に、ビアホール６８が形成されている。ストッパ膜６２、低誘電率膜６３及びキャップ層６４に、第２層目配線溝６９が形成されている。ビアボール６８及び第２層目配線溝６９の内面が、ＴａＮからなる厚さ５０ｎｍのバリア層７０で覆われている。Ｃｕからなる第２層目配線７２が、ビアホール６８及び第２層目配線溝６９内を埋め込んでいる。第２層目配線７２は、デュアルダマシン法で形成される。
【０１１７】
以下、デュアルダマシン法を簡単に説明する。まず、キャップ層６４から第１層目配線５４の上面まで達するビアホール６８を形成する。次に、キャップ層６４から低誘電率膜６１の上面まで達する第２層目配線溝６９を形成する。バリア層７０及び第２層目配線７２の形成は、下層のバリア層５３及び第１層目配線５４の形成と同様の方法で行う。
【０１１８】
第１層目配線５４及び第２層目配線７２が、低誘電率膜５０，６１および６３で取り囲まれているため、配線間の寄生容量の低減を図ることができる。また、これら低誘電率膜５０，６１および６３は、本願発明に係るシリコン系組成物を用いて形成されているため、アルカリ処理液による処理を行っても、吸湿性が高まることなく、誘電率を小さく維持することができる。
【０１１９】
図３は、図２の半導体装置に若干変更を加えたものである。
【０１２０】
図２に示した半導体装置では、低誘電率膜６１とその上の低誘電率膜６３との間に窒化シリコンからなるストッパ膜６２が配置されているが、図３では、、ストッパ膜６２が配置されず、低誘電率膜６３が低誘電率膜６１に接している。
【０１２１】
このような構造は、同一エッチング条件下において、上層の低誘電率膜６３のエッチング速度が、下層の低誘電率膜６１のエッチング速度よりも速いように低誘電率膜の材質を選択することによって得ることができる。
【０１２２】
すなわち、上層の低誘電率膜６３のエッチング速度が、下層の低誘電率膜６１のエッチング速度よりも速ければ、ビアホール６８を形成した後に、第２層目配線溝をエッチングにより形成する際に、上層の低誘電率膜６３をエッチングで除去した後に露出する下層の低誘電率膜６１のエッチング速度がより遅いため、下層の低誘電率膜６１を除去することなく上層の低誘電率膜６３を除去できるのである。
【０１２３】
【表１】
Figure 0004545973
【０１２４】
【表２】
Figure 0004545973
【０１２５】
【表３】
Figure 0004545973
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
【０１２６】
（付記１） シロキサン樹脂と、１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比が、２／１〜１２／１であり、実質的にケイ素と炭素と水素とよりなるシリコン化合物と、溶剤とを含む組成物。
【０１２７】
（付記２） 上記シリコン化合物が、下記式（２）の構造を有するシリコン化合物であることを特徴とする付記１に記載の組成物。
【化１１】
Figure 0004545973
（ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の、置換基を有していても良い芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、または置換基を有していても良いフェニレン基を意味する。またｐは２０〜１，０００の整数である。）
【０１２８】
（付記３） 上記シロキサン樹脂が、式（３）の構造を有するシロキサン樹脂であることを特徴とする付記１または２に記載の組成物。
【化１２】
Figure 0004545973
（ここで、Ｒ1，Ｒ2，Ｒ3は互いに異なっていても良い、水素、フッ素、メチル基または−Ｏ−結合である。またｎは５〜１０００の整数である。）
【０１２９】
（付記４） 上記シロキサン樹脂がテトラアルコキシシランとアルキルトリアルコキシシランおよび／またはトリアルコキシシランとをモル比にして０：１〜１：０の割合で含む混合物を加熱処理し、テトラアルコキシシランとアルキルトリアルコキシシランおよび／またはトリアルコキシシランとの合計量１００モルに対し、モル基準で１００〜４００モルのアルコールを脱離させて得たシロキサン樹脂であることを特徴とする付記１または２に記載の組成物。
【０１３０】
（付記５） 上記シロキサン樹脂中の炭素濃度が、シロキサン樹脂中の全原子に対し１〜８０原子％の範囲にあることを特徴とする付記１〜４いずれかに記載の組成物。
【０１３１】
（付記６） 上記シロキサン樹脂中のケイ素に直接結合している水素原子の濃度がシロキサン樹脂中の全原子に対し１〜２５原子％の範囲にあることを特徴とする付記１〜５いずれかに記載の組成物。
【０１３２】
（付記７） シロキサン樹脂の１００重量部に対しシリコン化合物が０．１〜２００重量部であることを特徴とする付記１〜６いずれかに記載の組成物。
【０１３３】
（付記８） さらに、多孔形成のための脱離剤を含み、当該脱離剤が、１０℃／分の昇温速度で常温から昇温し、重量減少を求めたときの１５０℃時点における熱重量減少率が５重量％以上で、かつ、４００℃時点における熱重量減少率が９０重量％以上である物質を含むことを特徴とする付記１〜７のいずれかに記載の組成物。
【０１３４】
（付記９） 上記脱離剤が、ノボラック樹脂，エポキシ樹脂，アクリル樹脂、ポリエステル、ポリプロピレン、フェノール化合物、イミダゾール化合物、アダマンタン化合物からなる群から選ばれる少なくとも一つの物質を含むことを特徴とする付記８に記載の組成物。
【０１３５】
（付記１０） 上記脱離剤の添加量が、シロキサン樹脂の１００重量部に対し５〜２００重量部であることを特徴とする付記８または９に記載の組成物。
【０１３６】
（付記１１） 上記脱離剤が、アクリル樹脂であることを特徴とする付記８〜１０のいずれかに記載の組成物。
【０１３７】
（付記１２） 付記１〜１１のいずれかに記載の組成物を熱処理して得られる低誘電率膜。
【０１３８】
（付記１３） 空隙を１０〜７０体積％有することを特徴とする付記１２に記載の低誘電率膜。
【０１３９】
（付記１４） ＳｉＯ4結合と、Ｃ−Ｓｉ−Ｏ3結合と、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］とを有し、空隙率が１０〜７０体積％であり、比誘電率が１．４〜２．５である低誘電率膜。
【０１４０】
（付記１５） Ｓｔｕｄ Ｐｕｌｌ法で測定した破断強度が３０〜８０ＭＰａであることを特徴とする付記１２〜１４のいずれかに記載の低誘電率膜。
【０１４１】
（付記１６） 空隙率が１０〜７０体積％であり、比誘電率が１．４〜２．５であり、かつ、Ｓｔｕｄ Ｐｕｌｌで測定した破断強度が３０〜８０ＭＰａであり、実質的にケイ素と炭素と水素と酸素とよりなる低誘電率膜。
【０１４２】
（付記１７） 付記１２〜１６のいずれかに記載の低誘電率膜を層間絶縁膜として有する半導体装置。
【０１４３】
（付記１８） 下記式（３）の構造を有するシロキサン樹脂と、
下記式（２）の構造を有し、１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比が、２／１〜１２／１であり、実質的にケイ素と炭素と水素とよりなるシリコン化合物と、
溶剤と、
多孔形成のための脱離剤と
を含む組成物を熱処理して、シロキサン樹脂とシリコン化合物との架橋を生ぜしめると共に、溶剤と脱離剤とを気化処理し、空隙を有する構造とする、低誘電率膜の製造方法。
【化１３】
Figure 0004545973
（ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の、置換基を有していても良い芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、または置換基を有していても良いフェニレン基を意味する。またｐは２０〜１，０００の整数である。）
【化１４】
Figure 0004545973
（ここで、Ｒ1，Ｒ2，Ｒ3は互いに異なっていても良い、水素、フッ素、メチル基または−Ｏ−結合である。またｎは５〜１０００の整数である。）
【０１４４】
（付記１９） テトラアルコキシシランとアルキルトリアルコキシシランおよび／またはトリアルコキシシランとをモル比にして０：１〜１：０の割合で含む混合物を加熱処理して、テトラアルコキシシランとアルキルトリアルコキシシランおよび／またはトリアルコキシシランとの合計量１００モルに対し、モル基準で１００〜４００モルのアルコールを脱離させて得たシロキサン樹脂と
下記式（２）の構造を有し、１分子中の主鎖中における、−Ｘ−結合［Ｘは（Ｃ）m（ｍ＝１〜３）または炭素数が９以下の、置換基を有していても良い芳香族基］を形成する炭素原子とケイ素原子との数比が、２／１〜１２／１であり、実質的にケイ素と炭素と水素とよりなるシリコン化合物と、
溶剤と、
多孔形成のための脱離剤と
を含む組成物を熱処理して、シロキサン樹脂とシリコン化合物との架橋を生ぜしめると共に、溶剤と脱離剤とを気化処理し、空隙を有する構造とする、低誘電率膜の製造方法。
【０１４５】
【化１５】
Figure 0004545973
（ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の、置換基を有していても良い芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、または置換基を有していても良いフェニレン基を意味する。またｐは２０〜１，０００の整数である。）
【０１４６】
（付記２０） 上記脱離剤が、１０℃／分の昇温速度で常温から昇温し、重量減少を求めたときの１５０℃時点における熱重量減少率が５重量％以上で、かつ、４００℃時点における熱重量減少率が９０重量％以上である物質を含むことを特徴とする付記１８または１９に記載の低誘電率膜の製造方法。
【０１４７】
（付記２１） 上記脱離剤が、ノボラック樹脂，エポキシ樹脂，アクリル樹脂、ポリエステル、ポリプロピレン、フェノール化合物、イミダゾール化合物、アダマンタン化合物からなる群から選ばれる少なくとも一つの物質を含むことを特徴とする付記１８〜２０のいずれかに記載の低誘電率膜の製造方法。
【０１４８】
（付記２２） 上記脱離剤の添加量が、シロキサン樹脂の１００重量部に対し５〜２００重量部であることを特徴とする付記１８〜２１のいずれかに記載の低誘電率膜の製造方法。
【０１４９】
（付記２３） 上記脱離剤が、アクリル樹脂であることを特徴とする付記１８〜２２のいずれかに記載の低誘電率膜の製造方法。
【０１５０】
（付記２４） シロキサン樹脂中の炭素濃度がシロキサン樹脂中の全原子に対し１〜８０原子％の範囲にあることを特徴とする付記１８〜２３のいずれかに記載の低誘電率膜の製造方法。
【０１５１】
（付記２５） シロキサン樹脂中のケイ素原子に直接結合している水素原子の濃度がシロキサン樹脂中の全原子に対し１〜２５原子％の範囲にあることを特徴とする付記１８〜２４のいずれかに記載の低誘電率膜の製造方法。
【０１５２】
（付記２６） シロキサン樹脂の１００重量部に対しシリコン化合物が０．１〜２００重量部であることを特徴とする付記１８〜２５のいずれかに記載の低誘電率膜の製造方法。
【０１５３】
【発明の効果】
本願発明により形成した低誘電率膜は誘電率が小さい。また、酸やアルカリなどの耐薬品性および耐湿性にも優れていることが多く、従って吸湿による誘電率上昇が少ない。本願発明により形成された膜は半導体装置の低誘電率層間絶縁膜として有効であり、この絶縁膜を用いれば、デバイスの応答速度が速い半導体集積回路や、これに加えてクラック等の発生に対する耐性（耐薬品性）にも優れた半導体集積回路が得られる。
【図面の簡単な説明】
【図１】アルミニウム（Ａｌ）配線を有する半導体装置の断面図を示す。
【図２】銅（Ｃｕ）配線を有する半導体装置の断面図を示す。
【図３】図２の半導体装置に若干変更を加えたものである。
【符号の説明】
１ シリコン基板
２ フィールド酸化膜
３ MOSFET
１０ 層間絶縁膜
１１ ストッパ膜
１２ コンタクトホール
１３ バリア層
１４ プラグ
２０ 第１層目配線
２１,２３ TiN膜
２２ A１膜
２５,４１ ライナー膜
２６,４２ 低誘電率膜
２７,４３ キャップ層
２８ ビアホール
２９ バリア層
３０ プラグ
４０ 第２層目配線
５０、６１、６３ 低誘電率膜
５１，６４ キャップ層
５２ 第１層目配線溝
５３，７０ バリア層
５４ 第１層目配線
６０ 拡散防止膜
６２ ストッパ膜
６８ ビアホール
６９ 第２層目配線溝
７２ 第２層目配線

Claims (9)

  1. シロキサン樹脂と、１分子中の主鎖中にプロピレン基またはフェニル基を含み、実質的にケイ素と炭素と水素とよりなる一種類以上のシリコン化合物と、溶剤とを含み、
    上記シリコン化合物が、下記式（２）の構造を有するシリコン化合物であり、
    Figure 0004545973
    （ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、またはフェニレン基を意味する。またｐは２０〜１，０００の整数である。）
    上記シロキサン樹脂の１００重量部に対し、上記シリコン化合物を０．１重量部以上含み、
    上記シロキサン樹脂が、式（３）の構造を有し、テトラアルコキシシランのゾルゲルポリマ，トリアルコキシシランのゾルゲルポリマ，メチルトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとメチルトリアルコキシシランのゾルゲルポリマ，メチルトリアルコキシシランとトリアルコキシシランのゾルゲルポリマおよびテトラアルコキシシランとジメチルアルコキシシランのゾルゲルポリマからなる群から選ばれたシロキサン樹脂であることを特徴とする組成物。
    Figure 0004545973
    （ここで、Ｒ1，Ｒ2，Ｒ3は互いに異なっていても良い、水素、メチル基または−Ｏ−結合である。またｎは５〜１０００の整数である。）
  2. 上記シロキサン樹脂がテトラアルコキシシランとメチルトリアルコキシシランまたはトリアルコキシシランとをモル比にして０：１〜１：０の割合で含む混合物を加熱処理し、テトラアルコキシシランとメチルトリアルコキシシランまたはトリアルコキシシランとの合計量１００モルに対し、モル基準で１００〜４００モルのアルコールを脱離させて得たシロキサン樹脂であることを特徴とする請求項１に記載の組成物。
  3. 上記シロキサン樹脂中の炭素濃度が、シロキサン樹脂中の全原子に対し１〜８０原子％の範囲にあることを特徴とする請求項１に記載の組成物。
  4. 上記シロキサン樹脂中のケイ素に直接結合している水素原子の濃度がシロキサン樹脂中の全原子に対し１〜２５原子％の範囲にあることを特徴とする請求項１に記載の組成物。
  5. シロキサン樹脂の１００重量部に対しシリコン化合物が０．１〜２００重量部であることを特徴とする請求項１に記載の組成物。
  6. 請求項１〜５に記載の組成物を加熱処理してなる低誘電率膜であって、空隙率が１０〜７０体積％であり、比誘電率が１．４〜２．５であり、かつ、Ｓｔｕｄ Ｐｕｌｌで測定した破断強度が３０〜８０ＭＰａであり、実質的にケイ素と炭素と水素と酸素とよりなる低誘電率膜。
  7. 多孔形成のための多孔形成物質を含み、当該多孔形成物質が、ノボラック樹脂，エポキシ樹脂，アクリル樹脂、ポリエステル、ポリプロピレン、フェノール化合物、イミダゾール化合物およびアダマンタン化合物からなる群から選ばれるいずれかの物質を含む、請求項１に記載の組成物を熱処理して得られる低誘電率膜を層間絶縁膜として有する半導体装置。
  8. 下記式（３）の構造を有するシロキサン樹脂と、
    下記式（２）の構造を有し、１分子中の主鎖中にプロピレン基またはフェニル基を含み、実質的にケイ素と炭素と水素とよりなる一種類以上のシリコン化合物と、
    溶剤と、
    多孔形成のための多孔形成物質と
    を含む組成物を熱処理して、シロキサン樹脂とシリコン化合物との架橋を生ぜしめると共に、溶剤と多孔形成物質とを気化処理し、空隙を有する構造とする、低誘電率膜の製造方法であって、
    Figure 0004545973
    （ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、またはフェニレン基を意味する。またｐは２０〜１，０００の整数である。）
    Figure 0004545973
    （ここで、Ｒ1，Ｒ2，Ｒ3は互いに異なっていても良い、水素、メチル基または−Ｏ−結合である。またｎは５〜１０００の整数である。）
    前記多孔形成物質が、ノボラック樹脂，エポキシ樹脂，アクリル樹脂、ポリエステル、ポリプロピレン、フェノール化合物、イミダゾール化合物およびアダマンタン化合物からなる群から選ばれるいずれかの物質を含み、
    前記シロキサン樹脂の１００重量部に対し、前記シリコン化合物を０．１重量部以上含み、
    前記シロキサン樹脂が、式（３）の構造を有し、テトラアルコキシシランのゾルゲルポリマ，トリアルコキシシランのゾルゲルポリマ，メチルトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとトリアルコキシシランのゾルゲルポリマ，テトラアルコキシシランとメチルトリアルコキシシランのゾルゲルポリマ，メチルトリアルコキシシランとトリアルコキシシランのゾルゲルポリマおよびテトラアルコキシシランとジメチルアルコキシシランのゾルゲルポリマからなる群から選ばれたシロキサン樹脂である、低誘電率膜の製造方法。
  9. テトラアルコキシシランとメチルトリアルコキシシランまたはトリアルコキシシランとをモル比にして０：１〜１：０の割合で含む混合物を加熱処理して、テトラアルコキシシランとメチルトリアルコキシシランまたはトリアルコキシシランとの合計量１００モルに対し、モル基準で１００〜４００モルのアルコールを脱離させて得たシロキサン樹脂と
    下記式（２）の構造を有し、１分子中の主鎖中にプロピレン基またはフェニル基を含み、実質的にケイ素と炭素と水素とよりなる一種類以上のシリコン化合物と、
    溶剤と、
    多孔形成のための多孔形成物質と
    を含む組成物を熱処理して、シロキサン樹脂とシリコン化合物との架橋を生ぜしめると共に、溶剤と多孔形成物質とを気化処理し、空隙を有する構造とする、低誘電率膜の製造方法であって、
    Figure 0004545973
    （ここで、Ｒ4，Ｒ5は互いに異なっていても良い、Ｈまたは炭素数１〜３の脂肪族炭化水素、または炭素数６〜９の芳香族炭化水素、Ｒ6は炭素数１〜３の脂肪族炭化水素、またはフェニレン基を意味する。またｐは２０〜１，０００の整数である。）
    前記多孔形成物質が、ノボラック樹脂，エポキシ樹脂，アクリル樹脂、ポリエステル、ポリプロピレン、フェノール化合物、イミダゾール化合物およびアダマンタン化合物からなる群から選ばれるいずれかの物質を含み、
    前記シロキサン樹脂の１００重量部に対し、前記シリコン化合物を０．１重量部以上含み、
    前記シロキサン樹脂が、式（３）の構造を有し、テトラアルコキシシランとトリアルコキシシランのゾルゲルポリマおよびテトラアルコキシシランとメチルトリアルコキシシランのゾルゲルポリマからなる群から選ばれたシロキサン樹脂である、低誘電率膜の製造方法。
JP2001084475A 2001-03-23 2001-03-23 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 Expired - Fee Related JP4545973B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001084475A JP4545973B2 (ja) 2001-03-23 2001-03-23 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
TW090123951A TWI238844B (en) 2001-03-23 2001-09-27 Silicon-based composition, low dielectric constant film, semiconductor device, and method for producing low dielectric constant film
KR1020010063426A KR100726269B1 (ko) 2001-03-23 2001-10-15 실리콘계 조성물, 저유전율막, 반도체 장치 및 저유전율막의 제조 방법
US09/983,951 US6780498B2 (en) 2001-03-23 2001-10-26 Silicon-based composition, low dielectric constant film, semiconductor device, and method for producing low dielectric constant film
DE10154771A DE10154771B4 (de) 2001-03-23 2001-11-08 Zusammensetzung auf Siliziumbasis, Film mit niedriger Dielektrizitätskonstante und Verfahren zu dessen Herstellung
DE10164943A DE10164943B4 (de) 2001-03-23 2001-11-08 Halbleitervorrichtung, umfassend als Zwischenschicht-Isolationsfilm einen Film mit niedriger Dielektrizitätskonstante
CNB011338466A CN1220731C (zh) 2001-03-23 2001-12-24 硅基组合物、低介电常数膜、半导体器件以及制造低介电常数膜的方法
US10/807,174 US7358299B2 (en) 2001-03-23 2004-03-24 Silicon-based composition, low dielectric constant film, semiconductor device, and method for producing low dielectric constant film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001084475A JP4545973B2 (ja) 2001-03-23 2001-03-23 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法

Publications (2)

Publication Number Publication Date
JP2002284998A JP2002284998A (ja) 2002-10-03
JP4545973B2 true JP4545973B2 (ja) 2010-09-15

Family

ID=18940139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001084475A Expired - Fee Related JP4545973B2 (ja) 2001-03-23 2001-03-23 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法

Country Status (6)

Country Link
US (2) US6780498B2 (ja)
JP (1) JP4545973B2 (ja)
KR (1) KR100726269B1 (ja)
CN (1) CN1220731C (ja)
DE (2) DE10154771B4 (ja)
TW (1) TWI238844B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030054115A1 (en) * 2001-09-14 2003-03-20 Ralph Albano Ultraviolet curing process for porous low-K materials
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
US6949456B2 (en) * 2002-10-31 2005-09-27 Asm Japan K.K. Method for manufacturing semiconductor device having porous structure with air-gaps
US7404990B2 (en) * 2002-11-14 2008-07-29 Air Products And Chemicals, Inc. Non-thermal process for forming porous low dielectric constant films
TWI240959B (en) 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US7098149B2 (en) * 2003-03-04 2006-08-29 Air Products And Chemicals, Inc. Mechanical enhancement of dense and porous organosilicate materials by UV exposure
JP2004311597A (ja) * 2003-04-03 2004-11-04 Ngk Spark Plug Co Ltd 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法
JP2005064226A (ja) 2003-08-12 2005-03-10 Renesas Technology Corp 配線構造
US20070107317A1 (en) * 2003-10-22 2007-05-17 Japan Science And Technology Agency Liquid composition, manufacturing method thereof, low dielectric constant films, abrasive materials, and electronic components
JP2005175060A (ja) 2003-12-09 2005-06-30 Jsr Corp 絶縁膜およびその形成方法、ならびに膜形成用組成物
US7088010B2 (en) * 2003-12-18 2006-08-08 Intel Corporation Chip packaging compositions, packages and systems made therewith, and methods of making same
JP4498732B2 (ja) * 2003-12-25 2010-07-07 積水化学工業株式会社 多孔質体およびその製造方法
WO2005068539A1 (ja) * 2004-01-16 2005-07-28 Jsr Corporation ポリマーの製造方法、ポリマー、絶縁膜形成用組成物、絶縁膜の製造方法、および絶縁膜
JP5105041B2 (ja) * 2004-01-16 2012-12-19 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP2005272816A (ja) * 2004-02-26 2005-10-06 Jsr Corp ポリマーおよびその製造方法、絶縁膜形成用組成物、ならびに絶縁膜およびその形成方法
EP1719793A4 (en) * 2004-02-26 2009-05-20 Jsr Corp POLYMER AND MANUFACTURING METHOD THEREFOR, COMPOSITION FOR FORMING AN INSULATING FILM AND PRODUCTION METHOD THEREFOR
KR101140535B1 (ko) * 2004-05-11 2012-05-02 제이에스알 가부시끼가이샤 유기 실리카계 막의 형성 방법, 유기 실리카계 막, 배선구조체, 반도체 장치 및 막 형성용 조성물
JP5110238B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 絶縁膜形成用組成物およびその製造方法、ならびにシリカ系絶縁膜およびその形成方法
JP5110239B2 (ja) * 2004-05-11 2012-12-26 Ｊｓｒ株式会社 有機シリカ系膜の形成方法、膜形成用組成物
CN100423210C (zh) * 2004-06-30 2008-10-01 中芯国际集成电路制造(上海)有限公司 超低介电常数薄膜及其制造方法
US8901268B2 (en) 2004-08-03 2014-12-02 Ahila Krishnamoorthy Compositions, layers and films for optoelectronic devices, methods of production and uses thereof
US20060166491A1 (en) * 2005-01-21 2006-07-27 Kensaku Ida Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
US7262127B2 (en) * 2005-01-21 2007-08-28 Sony Corporation Method for Cu metallization of highly reliable dual damascene structures
US20060163731A1 (en) * 2005-01-21 2006-07-27 Keishi Inoue Dual damascene interconnections employing a copper alloy at the copper/barrier interface
JP2006351880A (ja) * 2005-06-16 2006-12-28 Matsushita Electric Ind Co Ltd 層間絶縁膜の形成方法及び層間絶縁膜の膜構造
JP4860953B2 (ja) 2005-07-08 2012-01-25 富士通株式会社 シリカ系被膜形成用材料、シリカ系被膜及びその製造方法、多層配線及びその製造方法、並びに、半導体装置及びその製造方法
FR2889850B1 (fr) * 2005-08-19 2007-11-02 Rhodia Chimie Sa Revetement silicone de faible constante dielectrique, procede de preparation et application aux circuits integres
US7300868B2 (en) 2006-03-30 2007-11-27 Sony Corporation Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US20070232062A1 (en) * 2006-03-31 2007-10-04 Takeshi Nogami Damascene interconnection having porous low k layer followed by a nonporous low k layer
US7927664B2 (en) * 2006-08-28 2011-04-19 International Business Machines Corporation Method of step-and-flash imprint lithography
EP2124250A4 (en) * 2007-03-13 2014-06-25 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP5119832B2 (ja) * 2007-09-27 2013-01-16 富士通株式会社 界面ラフネス緩和膜、配線層、半導体装置および半導体装置の製造方法
JP5304983B2 (ja) * 2008-02-12 2013-10-02 Ｊｓｒ株式会社 ケイ素含有膜形成用組成物
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
KR101354637B1 (ko) * 2009-12-30 2014-01-22 제일모직주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101344795B1 (ko) * 2009-12-31 2013-12-26 제일모직주식회사 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
JP2012104616A (ja) * 2010-11-09 2012-05-31 Hiroshima Univ 低誘電率膜の前駆体組成物及びこれを用いた低誘電率膜の製造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
RU2496167C1 (ru) * 2012-02-21 2013-10-20 Общество с ограниченной ответственностью "Инвест-Энерго" Кремнийорганическая электроизоляционная гидрофобная композиция для высоковольтных изоляторов
US9312203B2 (en) 2013-01-02 2016-04-12 Globalfoundries Inc. Dual damascene structure with liner
JP6803842B2 (ja) 2015-04-13 2020-12-23 ハネウェル・インターナショナル・インコーポレーテッドＨｏｎｅｙｗｅｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｉｎｃ． オプトエレクトロニクス用途のためのポリシロキサン製剤及びコーティング
CN107586570B (zh) * 2017-10-16 2021-10-01 北京三聚环保新材料股份有限公司 一种硅改性载体的制备方法以及由该载体制备的脱氧剂和该脱氧剂的制备方法
CN110028640B (zh) * 2019-04-23 2021-08-06 湘潭大学 一种基于三苯基咪唑-间苯三酚的多孔聚合物及其制备方法和用途

Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872923A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 液晶表示素子
JPH02222511A (ja) * 1989-02-23 1990-09-05 Showa Electric Wire & Cable Co Ltd 耐熱コイルの製造方法
JPH07296648A (ja) * 1994-03-01 1995-11-10 Hitachi Cable Ltd 高耐熱絶縁電線
JPH08130247A (ja) * 1994-10-31 1996-05-21 Nippon Zeon Co Ltd シロキサン系ポリマー含有塗布液及びその製造方法
JPH09279032A (ja) * 1996-02-16 1997-10-28 Kanegafuchi Chem Ind Co Ltd ケイ素系化合物を主成分とする予備硬化物及びそれを用いた成形体の作製方法
JPH10144672A (ja) * 1996-11-08 1998-05-29 Fujitsu Ltd 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JPH11124436A (ja) * 1997-03-27 1999-05-11 Osaka Gas Co Ltd 樹脂組成物、その製造方法および成形物
JPH11199778A (ja) * 1997-12-29 1999-07-27 Dow Corning Toray Silicone Co Ltd 硬化性シルフェニレン系ポリマー組成物
JPH11214382A (ja) * 1998-01-29 1999-08-06 Fujitsu Ltd 低誘電率絶縁材料、実装回路基板、及び、電気的固体装置
JP2000191822A (ja) * 1998-12-25 2000-07-11 Fujitsu Ltd 多孔性ポリマ―薄膜及び半導体装置
JP2000273176A (ja) * 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
JP2000340557A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2001002989A (ja) * 1999-06-21 2001-01-09 Jsr Corp 膜形成用組成物、膜の形成方法および低密度膜
JP2001098224A (ja) * 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP2001127152A (ja) * 1999-10-25 2001-05-11 Fujitsu Ltd 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置
JP2001345317A (ja) * 2000-03-29 2001-12-14 Fujitsu Ltd 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置
JP2002097274A (ja) * 2000-09-25 2002-04-02 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP2002167438A (ja) * 2000-11-29 2002-06-11 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP2002359240A (ja) * 2001-03-27 2002-12-13 National Institute Of Advanced Industrial & Technology 低誘電率ボラジン−ケイ素系高分子からなる層間絶縁膜及びこれにより構成された半導体装置
JP2002363286A (ja) * 2001-06-11 2002-12-18 Jsr Corp シリカ膜の形成方法、シリカ膜、絶縁膜および半導体装置
JP2003501518A (ja) * 1999-06-07 2003-01-14 アライドシグナル インコーポレイテッド ポリカルボシランから生じた低誘電率ポリオルガノシリコンコーティング

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778722A (en) * 1986-05-15 1988-10-18 Ube Industries, Ltd. Reinforcing fibers and composite materials reinforced with said fibers
JPH0570119A (ja) 1991-09-12 1993-03-23 Kawasaki Steel Corp 半導体装置の製造方法
JP2531906B2 (ja) * 1991-09-13 1996-09-04 インターナショナル・ビジネス・マシーンズ・コーポレイション 発泡重合体
US5599624A (en) * 1995-07-03 1997-02-04 General Electric Company Amorphous silicon oxycarbide coated silicon carbide or carbon fibers
US6043330A (en) * 1997-04-21 2000-03-28 Alliedsignal Inc. Synthesis of siloxane resins
JPH11233500A (ja) 1998-02-13 1999-08-27 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びそれを用いた半導体装置と半導体装置製造方法
JP3559441B2 (ja) * 1998-03-05 2004-09-02 テルモ株式会社 チューブユニットシステム
JP3362675B2 (ja) * 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
US6204202B1 (en) * 1999-04-14 2001-03-20 Alliedsignal, Inc. Low dielectric constant porous films
EP1050601A1 (en) 1999-05-04 2000-11-08 Applied Materials, Inc. Thermal CVD process for depositing a low dielectric constant carbon-doped silicon oxide film
KR20000030069A (ko) 1999-08-21 2000-06-05 이정욱 자외선 감지소자
US6318124B1 (en) * 1999-08-23 2001-11-20 Alliedsignal Inc. Nanoporous silica treated with siloxane polymers for ULSI applications
US6171687B1 (en) * 1999-10-18 2001-01-09 Honeywell International Inc. Infiltrated nanoporous materials and methods of producing same
JP3886779B2 (ja) * 2001-11-02 2007-02-28 富士通株式会社 絶縁膜形成用材料及び絶縁膜の形成方法
US6786498B1 (en) * 2003-04-28 2004-09-07 Giant Manufacturing Co., Ltd. Shock absorbing device for a bicycle

Patent Citations (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5872923A (ja) * 1981-10-28 1983-05-02 Hitachi Ltd 液晶表示素子
JPH02222511A (ja) * 1989-02-23 1990-09-05 Showa Electric Wire & Cable Co Ltd 耐熱コイルの製造方法
JPH07296648A (ja) * 1994-03-01 1995-11-10 Hitachi Cable Ltd 高耐熱絶縁電線
JPH08130247A (ja) * 1994-10-31 1996-05-21 Nippon Zeon Co Ltd シロキサン系ポリマー含有塗布液及びその製造方法
JPH09279032A (ja) * 1996-02-16 1997-10-28 Kanegafuchi Chem Ind Co Ltd ケイ素系化合物を主成分とする予備硬化物及びそれを用いた成形体の作製方法
JPH10144672A (ja) * 1996-11-08 1998-05-29 Fujitsu Ltd 半導体装置の絶縁膜形成方法及び絶縁膜形成材料
JPH11124436A (ja) * 1997-03-27 1999-05-11 Osaka Gas Co Ltd 樹脂組成物、その製造方法および成形物
JPH1154498A (ja) * 1997-07-31 1999-02-26 Fujitsu Ltd 低誘電率絶縁膜とその形成方法、及びそれを用いた半導体装置
JPH11199778A (ja) * 1997-12-29 1999-07-27 Dow Corning Toray Silicone Co Ltd 硬化性シルフェニレン系ポリマー組成物
JPH11214382A (ja) * 1998-01-29 1999-08-06 Fujitsu Ltd 低誘電率絶縁材料、実装回路基板、及び、電気的固体装置
JP2000191822A (ja) * 1998-12-25 2000-07-11 Fujitsu Ltd 多孔性ポリマ―薄膜及び半導体装置
JP2000273176A (ja) * 1999-03-26 2000-10-03 Fujitsu Ltd 絶縁膜形成方法及び半導体装置
JP2000340557A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd 絶縁膜形成材料、絶縁膜形成方法及び半導体装置
JP2003501518A (ja) * 1999-06-07 2003-01-14 アライドシグナル インコーポレイテッド ポリカルボシランから生じた低誘電率ポリオルガノシリコンコーティング
JP2001002989A (ja) * 1999-06-21 2001-01-09 Jsr Corp 膜形成用組成物、膜の形成方法および低密度膜
JP2001098224A (ja) * 1999-09-28 2001-04-10 Hitachi Chem Co Ltd シリカ系被膜、シリカ系被膜の形成方法及びシリカ系被膜を有する電子部品
JP2001127152A (ja) * 1999-10-25 2001-05-11 Fujitsu Ltd 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置
JP2001345317A (ja) * 2000-03-29 2001-12-14 Fujitsu Ltd 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置
JP2002097274A (ja) * 2000-09-25 2002-04-02 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP2002167438A (ja) * 2000-11-29 2002-06-11 Jsr Corp ケイ素ポリマー、膜形成用組成物および絶縁膜形成用材料
JP2002359240A (ja) * 2001-03-27 2002-12-13 National Institute Of Advanced Industrial & Technology 低誘電率ボラジン−ケイ素系高分子からなる層間絶縁膜及びこれにより構成された半導体装置
JP2002363286A (ja) * 2001-06-11 2002-12-18 Jsr Corp シリカ膜の形成方法、シリカ膜、絶縁膜および半導体装置

Also Published As

Publication number Publication date
TWI238844B (en) 2005-09-01
DE10154771B4 (de) 2013-02-14
KR100726269B1 (ko) 2007-06-08
US20040180188A1 (en) 2004-09-16
DE10164943B4 (de) 2009-02-26
JP2002284998A (ja) 2002-10-03
US20030003288A1 (en) 2003-01-02
KR20020075191A (ko) 2002-10-04
CN1376740A (zh) 2002-10-30
DE10154771A1 (de) 2002-10-10
US7358299B2 (en) 2008-04-15
US6780498B2 (en) 2004-08-24
CN1220731C (zh) 2005-09-28

Similar Documents

Publication Publication Date Title
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP3604007B2 (ja) 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4689026B2 (ja) 極限低誘電率膜のためのキャッピング層
JP4616154B2 (ja) 半導体装置の製造方法
JP2003508895A (ja) Ｕｌｓｉ用途のためにシロキサンポリマーで処理されたナノポーラスシリカ
US20060276029A1 (en) Semiconductor device and method for manufacturing same
JP2003142477A (ja) 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
JP4493278B2 (ja) 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
US8207059B2 (en) Silicon compound, ultraviolet absorbent, method for manufacturing multilayer wiring device and multilayer wiring device
KR101013483B1 (ko) 반도체 장치의 제조 방법
JP4257272B2 (ja) 半導体装置及びその製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JP3981870B2 (ja) 半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JPH10209144A (ja) 低誘電率絶縁膜及びこれを用いた半導体装置
JP2002134610A (ja) 半導体装置の製造方法
JP2004186593A (ja) 低誘電率絶縁膜及びその製造方法並びに半導体装置
JP2005175396A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2005175394A (ja) ダマシン法を用いた配線の形成方法及び該配線形成に用いるシリカ系被膜形成用塗布液
JP2002231714A (ja) 低誘電率絶縁膜形成組成物及びそれから形成した低誘電率絶縁膜を含む半導体装置
JP2004238470A (ja) 多孔性被膜形成用塗布液、絶縁膜及びその製造方法ならびに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100701

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees