JP3859540B2 - 低誘電率絶縁膜形成用材料 - Google Patents

低誘電率絶縁膜形成用材料 Download PDF

Info

Publication number
JP3859540B2
JP3859540B2 JP2002137893A JP2002137893A JP3859540B2 JP 3859540 B2 JP3859540 B2 JP 3859540B2 JP 2002137893 A JP2002137893 A JP 2002137893A JP 2002137893 A JP2002137893 A JP 2002137893A JP 3859540 B2 JP3859540 B2 JP 3859540B2
Authority
JP
Japan
Prior art keywords
dielectric constant
fine particles
insulating film
low dielectric
constant insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002137893A
Other languages
English (en)
Other versions
JP2003327843A (ja
JP2003327843A5 (ja
Inventor
秀夫 中川
勝 笹子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002137893A priority Critical patent/JP3859540B2/ja
Priority to CNB031286232A priority patent/CN1275297C/zh
Priority to US10/437,299 priority patent/US20030213958A1/en
Priority to KR1020030030428A priority patent/KR100559562B1/ko
Priority to TW092113083A priority patent/TWI254987B/zh
Publication of JP2003327843A publication Critical patent/JP2003327843A/ja
Publication of JP2003327843A5 publication Critical patent/JP2003327843A5/ja
Priority to US11/195,638 priority patent/US20050263908A1/en
Priority to US11/431,000 priority patent/US20060202356A1/en
Application granted granted Critical
Publication of JP3859540B2 publication Critical patent/JP3859540B2/ja
Priority to US11/798,085 priority patent/US7563706B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2741—Manufacturing methods by blanket deposition of the material of the layer connector in liquid form
    • H01L2224/27416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、低誘電率絶縁膜形成用材料に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの微細化、高速動作及び低消費電力動作を実現するために、低誘電率絶縁膜を有する多層配線構造が必要となってきている。
【０００３】
従来、多層配線構造の絶縁膜としては、比誘電率が４．２程度であるシリコン酸化膜、又は比誘電率が３．７程度である、フッ素がドープされたシリコン酸化膜等が用いられている。また、近時は、比誘電率を一層低くするために、メチル基（ＣＨＦ3）がドープされた有機含有シリコン酸化膜が検討されている。
【０００４】
ところが、有機含有シリコン酸化膜では、比誘電率を２．５よりも低くすることは非常に困難であるため、膜の内部に空孔が導入された絶縁膜、いわゆるポーラス膜が必要となってくる。
【０００５】
以下、ポーラス膜の従来技術について説明する。
【０００６】
まず、特開２００１−２９４８１５公報に示される第１の従来例及び第２の従来例について説明する。
【０００７】
第１の従来例は、シリコンレジン及び有機溶媒を含む溶液により形成された薄膜を焼成することによってポーラス膜を形成するものである。これによると、薄膜の焼成時に有機溶媒が気化して消滅した跡に連続孔がランダムに形成される。この場合、有機溶媒は溶剤としての働きと空孔を形成するための働きとの両方を担っている。尚、一般に、溶液を基板上に塗布して薄膜を形成するためにはスピン塗布法が用いられ、また薄膜の焼成にはホットプレート及びファーネス（電気炉）が用いられる。
【０００８】
また、第２の従来例は、シリコンレジン及び有機溶媒のほかに、有機物からなるポロジェン（Porogen）を加えた溶液により形成された薄膜を焼成することによってポーラス膜を形成するものである。これによると、ポロジェンの選択により連続孔のみならず独立孔をも形成することが可能である。この場合、当然ながら、ポロジェンは膜中から気化して消滅する。
【０００９】
次に、特開平８−１８１１３３号公報に示されている第２の従来例について説明する。
【００１０】
第３の従来例は、概念的に最も一般的な構成であって、図９に示すような溶液が用いられる。すなわち、図９に示すように、容器１０１の中に、シリコンレジン１０２、ポロジェン１０３及び溶媒１０４が混合された溶液が収納されている。
【００１１】
第３の従来例は、特開平８−１８１１３３号公報に示されており、Ｃ６０又はＣ７０等のフラーレン、シリコンレジン及び有機溶媒を含む溶液により形成された薄膜を焼成することによってポーラス膜を形成するものである。この場合、フラーレン内部の中空が空孔となる。
【００１２】
尚、第１、第２及び第３の従来例におけるシリコンレジンとしては、無機シリコンレジンに比べて低誘電率化が可能であるメチルシルセスキオキサン（Methyl-silsesquioxane）のような有機シリコンレジンが用いられる。
【００１３】
以下、従来の溶液から薄膜を形成する方法の一例について図１０を参照しながら説明する。一般に、スピン塗布法により基板上に薄膜が形成されている状態の基板をホットプレート又は電気炉を用いて焼成する方法が採用される。
【００１４】
まず、図１０(a)に示すように、回転機構に接続されたスピンドル１１１の上に半導体ウェハ１１２を装着した後、該半導体ウェハ１１２の上に、薬液供給管１１３よりポーラス膜を形成するための溶液１１４を適量滴下する。
【００１５】
次に、図１０(b)に示すように、スピンドル１１１を回転して半導体ウェハ１１２を回転させることにより、溶液１１４を拡げて薄膜１１５を形成する。
【００１６】
次に、図１０(c)に示すように、薄膜１１５が形成された半導体ウェハ１１２をホットプレート１１６の上に載せて加熱することにより溶媒を揮発させる。この工程は、一般にプリベークと呼ばれ、１００℃前後の温度で約１分間から約３分間処理される。
【００１７】
次に、図１０(d)に示すように、半導体ウェハ１１２をホットプレート１１７の上に載せて、２００℃程度の温度で約１分間から約３分間の熱処理を行なう。この工程は、一般にソフトベークと呼ばれる。
【００１８】
次に、図１０(e)に示すように、半導体ウェハ１１２を電気炉１１８の中に収納した後、電気炉１１８の温度を約４００℃〜約４５０℃まで上昇させ、その後、最高設定温度で約１時間の熱処理を行なう。この工程は一般にハードベークと呼ばれ、この工程が終了すると、半導体ウェハ１１２の上にはポーラス膜１１５Ａが形成される。尚、ハードベークをホットプレートにより行なってもよい。また、溶液によっては、ソフトベークとハードベークとの間に、それらの中間の温度で約１分間から約３分間のホットプレートによる熱処理を行なうことが好ましい。
【００１９】
図１０(f)は、図１０(e)における一点鎖線部分の拡大図である。図１０(f)から分かるように、半導体ウェハ１１２の上に形成されたポーラス膜１１５Ａの内部には空孔１１９（図中白く表示されている部分）が形成されている。
【００２０】
【発明が解決しようとする課題】
ところで、ナノインデンテーション評価による前記のポーラス膜１１５Ａの機械強度は、最大で約５ＧＰａ程度のヤングモジュラスしか得られない。現在、実際に半導体デバイスに使用された実績のある絶縁膜のモジュラスは、シリコン酸化膜で約７８ＧＰａ程度であり、フッ素添加シリコン酸化膜で約６３ＧＰａ程度であり、有機含有シリコン酸化膜で約１０ＧＰａ程度である。このように、ポーラス膜１１５Ａの機械強度は、現在半導体デバイスに使用されている多層配線用絶縁膜の機械強度に比べて小さいため、機械強度の大きなポーラス膜の開発が望まれている。
【００２１】
図１１は、３層の配線構造を有すると共に絶縁膜として従来のポーラス膜が使用された半導体デバイスにワイヤボンディングした場合の断面構造を示している。図１１において、１２０は半導体ウェハであり、１２１はポーラス膜であり、１２３，１２５，１２７は金属配線であり、１２２，１２４，１２６，１２８はビアプラグであり、１２９は外部配線を接続するためのパッドである。
【００２２】
図１１に示されるように、パッド１２９の上面にワイヤ１３０をボンディングすると、パッド１２９及び多層配線部にクラックが発生してしまう。
【００２３】
ところで、ポーラス膜１１５Ａの機械強度は、多層配線を形成するべく積層したときに多層配線を保持するために必要であると共に、前述のように半導体デバイスのチップをパッケージに実装する際のボンディング時にも必要である。絶縁膜として有機含有シリコン酸化膜を使用した場合、現状のボンディング技術では破壊限界ぎりぎりであり、今後ボンディング技術が進歩することを加味しても機械強度が大きいポーラス膜の開発は急務となっている。
【００２４】
第１及び第２の従来例においては、連続孔がランダムに形成されるため、比誘電率ｋ＝２．２〜２．３の低誘電率膜を実現するためには、ナノインデンテーションによる評価で最大でも約５ＧＰａ未満のヤングモジュラスしか得られない。この機械強度は、第１及び第２の従来例に係る膜形成方法に依存している。すなわち、焼成後のポーラス膜中には、ポロジェン及び溶媒は存在せず、シリコンレジンのみが存在しているため、ポーラス膜の機械強度はシリコンレジンの本来の強度と空孔率（単位体積当たりに空孔が占める割合）に依存する。第１又は第２の従来例において、比誘電率をより低くしようとすると、空孔率が増大するので、機械強度はさらに低下する。
【００２５】
第３の従来例においては、焼成後もポーラス膜中にフラーレンが残存するが、その機械強度は基本的にフラーレンを包含するシリコンレジンの強度に依存するので、第１及び第２の従来例と同様の機械強度しか得られない。また、フラーレンの含有量が約３０ｗｔ％を超えると、フラーレン同士が繋がるため、機械強度はさらに低下する。
【００２６】
以上のように、従来のポーラス膜の形成方法によると、実用に適した強固な膜が形成できないのは、シリコンレジンからなるポーラス膜の構造自体の機械強度に限界があることに起因している。
【００２７】
また、従来のポーラス膜では、半導体デバイスに必要な機械強度よりも遙かに小さな機械強度しか達成し得ず、ポーラス膜を低誘電率化しようとすると機械強度が低下するという問題点を有していた。
【００２８】
その結果、従来のポーラス膜を実際に半導体デバイスの多層配線に適用した場合に、十分な強度を有する半導体デバイスを製造することができないという問題、また半導体チップを製造できてもパッケージへの実装時に半導体デバイスが破壊されるため完成品を得ることができないという問題がある。
【００２９】
前記に鑑み、本発明は、ポーラス膜よりなる低誘電率絶縁膜の機械強度を向上させることを目的とする。
【００３０】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る低誘電率絶縁膜形成用材料は、シリコン原子と酸素原子の結合を含み且つ空孔を有する微粒子と、樹脂と、前記樹脂と前記微粒子との結合を強化するジメチルジメトキシシランよりなる化合物と、溶媒とを含む溶液からなる低誘電率絶縁膜形成用材料であって、微粒子は、ゼオライト結晶よりなる。
【００３１】
本発明に係る低誘電率絶縁膜形成用材料によると、低い比誘電率を有すると共に機械的強度に優れた低誘電率絶縁膜を容易且つ確実に形成することができる。
【００３２】
本発明に係る低誘電率形成用材料において、微粒子のサイズは、１ｎｍ以上で且つ３０ｎｍ以下であることが好ましい。
【００３３】
このようにすると、得られる低誘電率絶縁膜が金属配線同士の間に設けられる場合において、金属配線が埋め込み配線であるときには低誘電率絶縁膜に良好な断面形状を持つ配線溝を形成することができ、金属配線がパターニングされた配線であるときには空隙のない滑らか絶縁膜を形成することができる。
【００３４】
本発明に係る低誘電率絶縁膜形成用材料において、微粒子の空孔のサイズは、０．５ｎｍ以上で且つ３ｎｍ以下であることが好ましい。
【００３５】
このようにすると、微粒子の内部に多数の空孔を確実に形成することができる。
【００３６】
本発明に係る低誘電率絶縁膜形成用材料において、微粒子の空孔が複数である場合、これらの空孔は互いに連続していてもよい。
【００３７】
本発明に係る低誘電率絶縁膜形成用材料において、微粒子は、ランダムに分布した複数の連続孔を有する物質が機械的に破断されることにより形成されていることが好ましい。
【００３８】
このようにすると、互いに連続する複数の空孔を有する微粒子が確実に得られる。
【００４１】
本発明に係る低誘電率絶縁膜形成用材料において、微粒子は、化学反応により合成されていることが好ましい。
【００４２】
このようにすると、均一なサイズを持つ微粒子が確実に得られる。
【００４３】
本発明に係る低誘電率絶縁膜形成用材料において、樹脂はシリコンレジンであることが好ましい。
【００４４】
このようにすると、得られる低誘電率絶縁膜の機械的強度をより一層大きくすることができる。
【００４５】
この場合、シリコンレジンは有機シリコンを含むことが好ましい。
【００４６】
このようにすると、得られる低誘電率絶縁膜の機械的強度の向上と比誘電率の低下との両方を実現することができる。
【００４７】
本発明に係る低誘電率絶縁膜形成用材料において、樹脂は有機ポリマーであることが好ましい。
【００４８】
このようにすると、得られる低誘電率絶縁膜の比誘電率を一層低くすることができる。
【００５２】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１を参照しながら説明する。第１の実施形態は、溶液よりなる低誘電率絶縁膜形成用材料である。
【００５３】
図１に示すように、第１の実施形態に係る溶液は、容器１の内部に収納されており、樹脂としてのシリコンレジン２と、多数の空孔を有する微粒子３と、溶媒４とを含んでいる。
【００５４】
シリコンレジン２としては、無機シリコン若しくは有機シリコン又はこれらの混合物を用いることができ、有機シリコンを用いると、得られる低誘電率絶縁膜の比誘電率をより低くすることができる。
【００５５】
多数の空孔を有する微粒子３としては、シリコン原子と酸素原子の結合を主体とする化合物よりなり、多数の空孔は、互いに連続していてもよいし、互いに独立していてもよい。
【００５６】
まず、互いに連続する多数の空孔を有する微粒子３の形成方法について説明する。
【００５７】
例えば、ハニカム構造のように規則性を持ったメソポーラスシリカ、又はゼオライト結晶を粉砕することにより微粒子３を形成することができる。また、第１及び第２の従来例で説明したポーラス膜又はポーラス物質構造体を形成する際の焼成温度（ハードベーク温度）を第１及び第２の従来例よりも高温にして、シリコンレジン同士の相互結合（クロスリンク）が強化されたポーラス膜又はポーラス構造体を得た後、該ポーラス膜又はポーラス構造体を粉砕することにより微粒子３を形成することができる。また、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカ、特に球状コロイダルシリカを微粒子３として用いてもよい。
【００５８】
次に、互いに独立する多数の空孔を有する微粒子３の形成方法について説明する。
【００５９】
例えば、有機ポリマーからなる微粒子をポロジェンとして形成されたポーラス膜又はポーラス物質構造体を粉砕することにより微粒子３を形成することができる。この場合においても、第１及び第２の従来例で説明したポーラス膜又はポーラス物質構造体を形成する際の焼成温度を第１及び第２の従来例よりも高温にして、シリコンレジン同士の相互結合が強化されたポーラス膜又はポーラス構造体を得た後、該ポーラス膜又はポーラス構造体を粉砕することにより微粒子３を形成することができる。また、有機ポリマーを核とし、該有機ポリマーの周りにコロイダルシリカ、特に球状コロイダルシリカを付着させた構造の微粒子３を用いても良い。
【００６０】
尚、いずれの場合においても、微粒子３のサイズとしては、約１ｎｍ以上で且つ約３０ｎｍ以下であることが好ましく。微粒子３の多数の空孔のサイズとしては、約０．５ｎｍ以上で且つ約３ｎｍ以下であることが好ましい。
【００６１】
溶媒４としては、プリベーク及びソフトベークの温度でほぼ完全に蒸発するような溶媒、例えばメタノール、エタノール若しくはイソプロピルアルコール等のアルコール類、又はシクロヘキサノン、ＮＭＰ（Ｎ−メチルピロリドン）、ＰＧＭＥＡ（プロピレングリコールモノメチルエーテルアセテート）、ＰＧＭＥ（プロピレングリコールモノメチルエーテル）若しくはＰＧＭＰＥ（プロピレングリコールモノプロピルエーテル）等の有機溶媒を用いればよい。
【００６２】
（第２の参考例）
以下、本発明の第２の参考例について、図２(a)及び(b)を参照しながら説明する。第２の参考例は、微粒子よりなる低誘電率絶縁膜形成用材料である。
【００６３】
図２(a)は、微粒子６を形成するためのポーラス構造体５を示し、図２(b)は、ポーラス構造体５を粉砕することにより得られる微粒子６を示している。
【００６４】
ポーラス構造体５は、ランダムに分布した複数の連続孔を有しており、該ポーラス構造体５を機械的に破断すると、多数の空孔を有する微粒子６が得られる。ポーラス構造体５を機械的に破断する方法としては、ポーラス構造体５を高速で回転する羽根に衝突させて粉砕したり、又は密封容器の内部に収納されたポーラス構造体５を密封容器の壁面に衝突させたりする方法が挙げられる。このような方法で微粒子６を形成すると、種々のサイズの微粒子が得られるので、これらを選別して、微粒子６のサイズを約１ｎｍ以上且つ約３０ｎｍ以下に揃えることが好ましい。
【００６５】
ところで、ポーラス構造体５としては、ハニカム構造のように規則性を持った、メソポーラスシリカ又はゼオライト結晶を用いることができる。また、第１及び第２の従来例で説明したポーラス膜又はポーラス物質構造体を形成する際の焼成温度（ハードベーク温度）を第１及び第２の従来例よりも高温にして焼成され、シリコンレジン同士の相互結合（クロスリンク）が強化されたポーラス膜又はポーラス構造体を用いることができる。
【００６６】
微粒子６の空孔のサイズとしては、約０．５ｎｍ以上で且つ約３ｎｍ以下であることが好ましい。
【００６７】
（第３の参考例）
以下、本発明の第３の参考例について、図３(a)及び(b)を参照しながら説明する。第３の参考例は、微粒子８よりなる低誘電率絶縁膜形成用材料である。
【００６８】
図３(a)は微粒子８を形成するためのポーラス構造体７を示し、図３(b)は、ポーラス構造体７を粉砕することにより得られる微粒子８を示している。
【００６９】
ポーラス構造体７は、ほぼ均一に分散した多数の独立孔を有しており、該ポーラス構造体７を機械的に破断すると、多数の空孔を有する微粒子８が得られる。ポーラス構造体７を機械的に破断する方法としては、ポーラス構造体７を高速で回転する羽根に衝突させて粉砕したり、又は密封容器の内部に収納されたポーラス構造体７を密封容器の壁面に衝突させたりする方法が挙げられる。このような方法で微粒子８を形成すると、種々のサイズの微粒子が得られるので、これらを選別して、微粒子８のサイズを約１ｎｍ以上且つ約３０ｎｍ以下に揃えることが好ましい。
【００７０】
ところで、ポーラス構造体７としては、有機ポリマーからなる微粒子をポロジェンとして形成されたポーラス膜又はポーラス物質構造体を用いることができる。この場合においても、焼成温度を第１及び第２の従来例における焼成温度よりも高温で焼成すると、機械強度に優れたポーラス構造体７が得られる。尚、微粒子８の多数の空孔のサイズとしては、約０．５以上で且つ約３ｎｍ以下であることが好ましい。
【００７１】
（第４の参考例）
以下、本発明の第４の参考例について、図４(a)〜(c)を参照しながら説明する。第４の参考例は、化学反応により合成される微粒子よりなる低誘電率絶縁膜形成材料である。
【００７２】
図４(a) は、化学反応により合成され、多数の空孔を有する第１の微粒子１０Ａを示し、該第１の微粒子１０Ａは、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカ、特に球状コロイダルシリカよりなる微粒子９ａよりなり、該微粒子９ａは多数の空孔を有している。尚、微粒子９ａとしては、コロイダルシリカに代えて、メソポーラスシリカ又はゼオライト結晶の微粒子を用いてもよい。
【００７３】
図４(b) は、化学反応により合成され、多数の空孔を有する第２の微粒子１０Ｂを示し、該第２の微粒子１０Ｂは、相対的に小さい外径を持つ有機ポリマー１０ａの周囲に、多数の空孔を有する微粒子９ａがほぼ均一に付着した構造を有している。微粒子９ａとしては、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカを用いることができる。尚、微粒子９ａとしては、コロイダルシリカに代えて、メソポーラスシリカ又はゼオライト結晶の微粒子を用いてもよい。また、微粒子９ａ及び有機ポリマー１０ａの形状としては、球状でもよいし多面体でもよい。
【００７４】
図４(c) は、化学反応により合成され、多数の空孔を有する第３の微粒子１０Ｃを示し、該第３の微粒子１０Ｃは、相対的に大きい径を持つ有機ポリマー１０ｂの周囲に、多数の空孔を有する微粒子９ａがほぼ均一に付着した構造を有している。微粒子９ａとしては、テトラメトキシシラン又はテトラエトキシシラン等のアルコキシシランの加水分解により生成されたコロイダルシリカを用いることができる。尚、微粒子９ａとしては、コロイダルシリカに代えて、メソポーラスシリカ又はゼオライト結晶の微粒子を用いてもよい。また、微粒子９ａ及び有機ポリマー１０ｂの形状としては、球状でもよいし多面体でもよい。また、微粒子９ａを有機ポリマー１０ｂの周囲に付着させる配置方法としては、ほぼ均一ではなくて、第３の微粒子１０Ｃの機械的強度が向上するような特殊な配置をさせることが好ましい。
【００７５】
尚、第１、第２又は第３の微粒子１０Ａ、１０Ｂ、１０Ｃのサイズとしては、約１ｎｍ以上且つ約３０ｎｍ以下であることが好ましく、微粒子９ａの空孔のサイズとしては、約０．５以上で且つ約３ｎｍ以下であることが好ましい。
【００７６】
（第５の参考例）
以下、本発明の第５の参考例について図５(a)〜(e)を参照しながら説明する。第５の参考例は、第１の実施形態に係る溶液を用いる低誘電率絶縁膜及びその形成方法である。
【００７７】
まず、図５（a）に示すように、第１の参考例に係る溶液を準備する。すなわち、容器１の内部に、シリコンレジン２、第２〜第４の参考例で説明した微粒子３（＝６，８，１０Ａ，１０Ｂ，１０Ｃ）及び溶媒４からなる溶液を収納する。次に、回転機構に接続されたスピンドル１１の上に半導体ウェハ１２を装着した後、該半導体ウェハ１２の上に容器１に接続された薬液供給管１３より溶液１４を適量滴下する。
【００７８】
次に、図５(b)に示すように、スピンドル１１を回転して半導体ウェハ１２を回転させることにより、溶液１４を拡げて薄膜１５を形成する。
【００７９】
次に、図５(c)に示すように、薄膜１５が形成された半導体ウェハ１２をホットプレート１６の上に載せて加熱することにより溶媒を揮発させる。この工程は、一般にプリベークと呼ばれ、１００℃前後の温度で約１分間から約３分間処理される。
【００８０】
次に、図５(d)に示すように、半導体ウェハ１２をホットプレート１７の上に載せて、２００℃程度の温度で約１分間から約３分間の熱処理を行なう。
この工程は、一般にソフトベークと呼ばれる。
【００８１】
次に、図５(e)に示すように、半導体ウェハ１２を電気炉１８の中に収納した後、電気炉１８の温度を約４００℃〜約４５０℃まで上昇させ、その後、最高設定温度で約１時間の熱処理を行なう。この工程は一般にハードベークと呼ばれ、この工程が終了すると、半導体ウェハ１２の上には、シリコンレジン２と微粒子３とからなる低誘電率絶縁膜１５が形成される。尚、ハードベークをホットプレートにより行なってもよい。また、ソフトベークとハードベークとの間に、それらの中間の温度で約１分間から約３分間のホットプレートによる熱処理を行なうことが好ましい。
【００８２】
第５の参考例によると、シリコンレジン２は、ソフトベーク工程において、基本的なシロキサン構造が概ね形成されて構造的にほぼ安定化し、その後に行なわれるハードベーク工程において、シロキサン骨格同士がクロスリンクを行なって、強固で且つ機械的強度に優れた低誘電率絶縁膜１５Ａが形成される。すなわち、ソフトベーク工程において、シリコンレジン２同士が結合すると共に、多数の空孔を有する微粒子３とシリコンレジン２とが結合する。
【００８３】
このように、第５の参考例によると、低誘電率絶縁膜１５Ａは、シリコンレジン２と空孔を有する微粒子３とが強固に結合した構造を有するため、シリコンレジンのみからなるシロキサン構造体に比べて、強靱で且つ機械強度の大きいポーラス膜となる。
【００８４】
（第６の参考例）
以下、本発明の第６の参考例について図６(a)、(b)及び図７(a)、(b)を参照しながら説明する。第６の参考例も、第１の実施形態に係る溶液を用いる低誘電率絶縁膜及びその製造方法である。
【００８５】
ところで、第５の参考例に係る方法で低誘電率絶縁膜を形成すると、低誘電率絶縁膜の内部において空孔が形成される態様は、溶媒の分子構造によって変わる。すなわち、(1)アルコールのようにプリベークでほぼ完全に蒸発してしまう溶媒を用いる場合には、微粒子の内部に存在する多数の空孔のほかには、空孔は殆ど形成されない。ところが、(2)プリベークでは完全に蒸発しないがソフトベークでほぼ完全に蒸発してしまう溶媒であっても、直鎖状又は直鎖状に近い構造を持つ分子からなる溶媒を用いる場合には、微粒子の内部に存在する多数の空孔のほかに、シリコンレジンよりなる部分にも連続孔が形成されやすい。このように、溶媒の種類によって、低誘電率絶縁膜中に形成される空孔の状態が異なる。以下、この点について、図６(a)、(b)を参照しながら説明する。
【００８６】
図６(a)は、半導体ウェハ２０の上に形成された第１の低誘電率絶縁膜２１の断面構造を示しており、該第１の低誘電率絶縁膜２１は、空孔を有するシリコンレジン２２と、多数の空孔を有する微粒子２３とからなる。尚、シリコンレジン２２の内部において白く表わされている部分が空孔である。第１の低誘電率絶縁膜２１においては、微粒子２３の内部に存在する多数の空孔と、シリコンレジン２２の内部に形成される連続孔とによって、全体としては連続孔を有するポーラス膜が形成される。
【００８７】
図６(b)は、半導体ウェハ２０の上に形成された第２の低誘電率絶縁膜２４の断面構造を示しており、該第２の低誘電率絶縁膜２４は、空孔を有しないシリコンレジン２２と、多数の空孔を有する微粒子２３とからなる。第２の低誘電率絶縁膜２４においては、シリコンレジン２２が空孔を有していないため、全体としては互いに独立した多数の空孔を有するポーラス膜が形成される。
【００８８】
図７(a)は、図６(a)に示した第１の低誘電率絶縁膜２１の第１の態様を示しており、該第１の態様は、溶質中に占める微粒子２３の割合が約３０〜５０ｗｔ％よりも小さい低誘電率形成用材料を用いて形成されたものである。第１の態様では、シリコンレジン２２からなる構造体がマジョリティであり、該構造体の中に空孔を有する微粒子２３が存在しており、シリコンレジン２２からなる構造体と空孔を有する微粒子２３とが強固に結合している。第１の態様のように、シリコンレジン２２からなる構造体の内部に、シリコンレジン２２よりも機械強度が大きい微粒子２３を導入すると、シリコンレジン２２のみからなる構造体に比べて、機械強度が遥かに大きい膜を得ることができる。
【００８９】
図７(b)は、図６（ａ）に示した第１の低誘電率絶縁膜２１の第２の態様を示しており、該第２の態様は、溶質中に占める微粒子２３の割合が約３０〜５０ｗｔ％よりも大きい低誘電率形成用材料を用いて形成されたものである。第２の態様では、空孔を有する微粒子２３が第１の低誘電率絶縁膜２１の主骨格を構成しており、隣り合う微粒子２３同士がシリコンレジン２２からなる構造体により繋がれるように結合している。第２の態様によると、第１の態様と同様、シリコンレジン２２からなる構造体の内部に、シリコンレジン２２よりも機械強度が大きい微粒子２３が導入されているため、シリコンレジン２２のみからなる構造体に比べて、機械強度が遥かに大きい膜を得ることができると共に、第１の態様に比べて、空孔を有する微粒子２３の割合が大きいので、比誘電率が一層低くなる。
【００９０】
以上説明したように、第５又は第６の参考例に係る低誘電率絶縁膜によると、シリコンレジンからなる構造体の内部に、多数の空孔を有する微粒子が導入されているため、およそ２．５以下の低い比誘電率を持つと共に機械強度が大きいポーラス膜を得ることができる。第５又は第６の参考例に係る低誘電率絶縁膜の機械強度は、ヤングモジュラスでおよそ６ＧＰａ以上である。
【００９１】
すなわち、第５又は第６の参考例に係る低誘電率絶縁膜によると、膜中に空孔を形成するために導入された多数の空孔を有する微粒子が、成膜過程で消滅しないでポーラス膜中に残存すると共に、シリコンレジンからなる構造体と強く結合している。このため、低誘電率絶縁膜中の空孔率を増大して比誘電率をより低くするべく、空孔を有する微粒子の溶液中に占める割合を３０ｗｔ％以上に大きくすると、フラーレンの場合のように機械強度が低下しないで、むしろ増大するという効果が得られる。
【００９２】
尚、シリコンレジンとして、シリコンと、有機基例えばメチル基とが結合した有機シリコンを用いたり、又は有機シリコンが含まれるシリコンレジンを用いたりすると、低誘電率絶縁膜の比誘電率をさらに低下させることができる。
【００９３】
また、シリコンレジンに代えて、アリール・エーテル結合又はアリール・アリール結合からなるポリマー等の有機ポリマーを用いると、低誘電率絶縁膜の比誘電率をさらに一層低下させることができる。これは、バルクのＭＳＱの比誘電率がおよそ２．９であるのに対して、バルクの前記有機ポリマーの比誘電率が２．６と小さいためである。従って、シリコンレジン及び有機ポリマーが空孔を持つポーラス膜の場合にも同様の関係が成り立つため、シリコンレジンに代えて有機ポリマーを用いることにより、低誘電率化を促進しやすい。
【００９４】
また、図７(a)に示す、第１の低誘電率絶縁膜２１の第１の態様の場合に、溶液中に、シリコンレジンと微粒子との結合を強化する化合物を加えると、機械的強度をより大きくすることができる。
【００９５】
また、図７(b)に示す、第１の低誘電率絶縁膜２１の第２の態様の場合に、溶液中に、シリコンレジンが有する微粒子同士の結合力を強化する化合物を加えると、機械強度をより大きくすることができる。
【００９６】
尚、シリコンレジンと微粒子との結合を強化する化合物としては、アルコキシシランを用いればよい。例えば、ジメチルジメトキシシランは、シリコン（Ｓｉ）に２つのメチル基（ＣＨ3−）と２つのメトキシ基（ＣＨ3Ｏ−）とが結合しているため、成膜時のソフトベーク及びハードベークにおいてシリコンレジンと微粒子との架橋を促進することができる。また、アルコキシ・シランは、微粒子同士の架橋、さらには有機ポリマーと微粒子との架橋も促進することができるため、本発明の結合力を強化する化合物として適している。
【００９７】
（第７の参考例）
以下、本発明の第７の参考例について図８を参照しながら説明する。第７の参考例は、低誘電率絶縁膜を有する半導体装置である。
【００９８】
図８は、多数配線構造例えば３層の配線構造を有すると共に絶縁膜として第５又は第６の実施形態に係る低誘電率絶縁膜を有する半導体デバイスにワイヤボンディングした場合の断面構造を示している。図１１において、３０は半導体ウェハであり、３１は低誘電率絶縁膜であり、３３，３５，３７は金属配線であり、３２，３４，３６，３８はビアプラグであり、３９は外部配線を接続するためのパッドである。金属配線３３，３５，３７を構成する金属配線材料としては銅又はアルミ合金を用いればよい。また、銅配線の場合はビアプラグに銅を用いればよく、アルミ配線の場合にはビアプラグにタングステンを用いればよい。
【００９９】
図８に示すように、パッド３９の上面にワイヤ４０がボンディングされることにより、半導体装置は図示しないパッケージに実装される。
【０１００】
第７の実施形態によると、低誘電率絶縁膜３１が従来のポーラス膜に比べて機械強度が大きいため、パッド３９及び金属配線３３，３５，３７にクラックが発生しない。また、低誘電率絶縁膜３１が金属配線３３，３５，３７を保持する強度も大きいので、安定した半導体装置が得られる。
【０１０１】
【発明の効果】
本発明に係る低誘電率絶縁膜形成用材料によると、低い比誘電率を有すると共に機械的強度に優れた低誘電率絶縁膜を容易且つ確実に形成することができる。
【図面の簡単な説明】
【図１】 第１の実施形態に係る低誘電率絶縁膜形成用材料である溶液を示す断面図である。
【図２】 (a)及び(b)は第２の参考例に係る低誘電率絶縁膜形成用材料である微粒子を示す断面図である。
【図３】 (a)及び(b)は第３の参考例に係る低誘電率絶縁膜形成用材料である微粒子を示す断面図である。
【図４】 (a)〜(c)は第４の参考例に係る低誘電率絶縁膜形成用材料である微粒子を示す断面図である。
【図５】 (a)〜(e)は第５の参考例に係る低誘電率絶縁膜の形成方法の各工程を示す断面図である。
【図６】 (a)及び(b)は第６の参考例に係る低誘電率絶縁膜の断面図である。
【図７】 (a)及び(b)は第６の参考例に係る低誘電率絶縁膜の断面図である。
【図８】 第７の参考例に係る半導体装置を示す断面図である。
【図９】 従来のポーラス膜を形成するための溶液を示す概念図である。
【図１０】 (a)〜(f)は従来のポーラス膜の形成方法の各工程を示す断面図である。
【図１１】 従来のポーラス膜が用いられた半導体デバイスの問題点を説明する断面図である。
【符号の説明】
１ 容器
２ シリコンレジン
３ 空孔を有する微粒子
４ 溶媒
５ ポーラス構造体
６ 微粒子
７ ポーラス構造体
８ 微粒子
９ａ 微粒子
１０Ａ 第１の微粒子
１０Ｂ 第２の微粒子
１０Ｃ 第３の微粒子
１０ａ 有機ポリマー
１０ｂ 有機ポリマー
１１ スピンドル
１２ 半導体ウェハ
１３ 薬液供給管
１４ 溶液
１５ 薄膜
１５Ａ 低誘電率絶縁膜
１６ ホットプレート
１７ ホットプレート
１８ 電気炉
２０ 半導体ウェハ
２１ 低誘電率絶縁膜
２２ シリコンレジンからなる構造体
２３ 微粒子
２４ シリコンレジンからなる構造体
３０ 半導体ウェハ

Claims (9)

  1. シリコン原子と酸素原子の結合を含み且つ空孔を有する微粒子と、樹脂と、前記樹脂と前記微粒子との結合を強化するジメチルジメトキシシランよりなる化合物と、溶媒とを含む溶液からなる低誘電率絶縁膜形成用材料であって、
    前記微粒子は、ゼオライト結晶よりなることを特徴とする低誘電率絶縁膜形成用材料。
  2. 前記微粒子のサイズは、１ｎｍ以上で且つ３０ｎｍ以下であることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
  3. 前記微粒子の空孔のサイズは、０．５ｎｍ以上で且つ３ｎｍ以下であることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
  4. 前記微粒子の空孔は複数であり、互いに連続していることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
  5. 前記微粒子は、ランダムに分布した複数の連続孔を有する物質が機械的に破断されることにより形成されていることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
  6. 前記微粒子は、化学反応により合成されていることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
  7. 前記樹脂はシリコンレジンであることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
  8. 前記シリコンレジンは有機シリコンを含むことを特徴とする請求項７に記載の低誘電率絶縁膜形成用材料。
  9. 前記樹脂は有機ポリマーであることを特徴とする請求項１に記載の低誘電率絶縁膜形成用材料。
JP2002137893A 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料 Expired - Lifetime JP3859540B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2002137893A JP3859540B2 (ja) 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料
CNB031286232A CN1275297C (zh) 2002-05-14 2003-04-28 低介电常数绝缘膜形成用材料、低介电常数绝缘膜、低介电常数绝缘膜的形成方法及半导体器件
KR1020030030428A KR100559562B1 (ko) 2002-05-14 2003-05-14 저유전율 절연막 형성용 재료, 저유전율 절연막, 저유전율절연막의 형성방법 및 반도체장치
TW092113083A TWI254987B (en) 2002-05-14 2003-05-14 Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
US10/437,299 US20030213958A1 (en) 2002-05-14 2003-05-14 Material for forming insulating film with low dielectric constant, low dielectric insulating film method for forming low dielectric insulating film and semiconductor device
US11/195,638 US20050263908A1 (en) 2002-05-14 2005-08-03 Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
US11/431,000 US20060202356A1 (en) 2002-05-14 2006-05-10 Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
US11/798,085 US7563706B2 (en) 2002-05-14 2007-05-10 Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002137893A JP3859540B2 (ja) 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料

Related Child Applications (5)

Application Number Title Priority Date Filing Date
JP2004375435A Division JP3978208B2 (ja) 2004-12-27 2004-12-27 微粒子の形成方法
JP2004375446A Division JP3978209B2 (ja) 2004-12-27 2004-12-27 低誘電率絶縁膜形成用材料及び低誘電率絶縁膜の形成方法
JP2004375428A Division JP3978207B2 (ja) 2004-12-27 2004-12-27 低誘電率絶縁膜の形成方法
JP2006108356A Division JP2006203253A (ja) 2006-04-11 2006-04-11 低誘電率絶縁膜形成用材料
JP2006214409A Division JP2006316284A (ja) 2006-08-07 2006-08-07 低誘電率絶縁膜形成用材料

Publications (3)

Publication Number Publication Date
JP2003327843A JP2003327843A (ja) 2003-11-19
JP2003327843A5 JP2003327843A5 (ja) 2005-06-09
JP3859540B2 true JP3859540B2 (ja) 2006-12-20

Family

ID=29416829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002137893A Expired - Lifetime JP3859540B2 (ja) 2002-05-14 2002-05-14 低誘電率絶縁膜形成用材料

Country Status (5)

Country Link
US (4) US20030213958A1 (ja)
JP (1) JP3859540B2 (ja)
KR (1) KR100559562B1 (ja)
CN (1) CN1275297C (ja)
TW (1) TWI254987B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料
US7081393B2 (en) * 2004-05-20 2006-07-25 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
JP4798329B2 (ja) * 2004-09-03 2011-10-19 Ｊｓｒ株式会社 絶縁膜形成用組成物、絶縁膜、およびその形成方法
US7531209B2 (en) * 2005-02-24 2009-05-12 Michael Raymond Ayers Porous films and bodies with enhanced mechanical strength
US7312512B2 (en) * 2005-09-28 2007-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with polygon cell structures
WO2007143029A1 (en) * 2006-05-31 2007-12-13 Roskilde Semiconductor Llc Porous materials derived from polymer composites
WO2007143026A2 (en) 2006-05-31 2007-12-13 Roskilde Semiconductor Llc Linked periodic networks of alternating carbon and inorganic clusters for use as low dielectric constant materials
US7790234B2 (en) 2006-05-31 2010-09-07 Michael Raymond Ayers Low dielectric constant materials prepared from soluble fullerene clusters
US7875315B2 (en) * 2006-05-31 2011-01-25 Roskilde Semiconductor Llc Porous inorganic solids for use as low dielectric constant materials
JP5098507B2 (ja) 2007-08-10 2012-12-12 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010267716A (ja) * 2009-05-13 2010-11-25 Elpida Memory Inc 低誘電率絶縁膜の作製方法、半導体装置およびその製造方法
KR102053350B1 (ko) 2013-06-13 2019-12-06 삼성전자주식회사 저유전율 절연층을 가진 반도체 소자를 형성하는 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0799646B2 (ja) 1991-05-03 1995-10-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 分子的多孔性エーロゲルで充填された低誘電率複合積層品
JPH04359056A (ja) 1991-06-04 1992-12-11 Fujitsu Ltd 樹脂組成物と層間絶縁膜の形成方法
CN1125481A (zh) * 1994-03-11 1996-06-26 川崎制铁株式会社 评价用于形成绝缘膜的硅氧烷的方法、形成绝缘膜的涂布液及其制备方法、半导体器件用绝缘膜成型方法以及采用绝缘膜成膜法制备半导体器件的方法
JPH08138442A (ja) 1994-11-14 1996-05-31 Matsushita Electric Ind Co Ltd 不燃性絶縁組成物およびその成形品と塗布材料
JPH08181133A (ja) 1994-12-27 1996-07-12 Sony Corp 誘電体および誘電体膜の製造方法
JPH09241518A (ja) 1996-03-13 1997-09-16 Fujitsu Ltd 樹脂組成物および多層配線形成方法
JP3813268B2 (ja) 1996-03-25 2006-08-23 触媒化成工業株式会社 低誘電率シリカ系被膜形成用塗布液および低誘電率被膜付基材
JPH104087A (ja) 1996-06-14 1998-01-06 Sony Corp 半導体装置およびその製造方法
WO1998050945A2 (en) 1997-05-07 1998-11-12 Skamser Daniel J Low density film for low dielectric constant applications
JPH11145572A (ja) 1997-11-10 1999-05-28 Jsr Corp 絶縁材料、絶縁板およびプリント配線板
EP1790703B1 (en) * 1998-04-24 2014-07-30 JGC Catalysts and Chemicals Ltd. Coating liquid for forming silica-based film having low dielectric constant and substrate having film of low dielectric constant coated thereon
EP1026213B1 (en) * 1998-09-01 2014-11-05 JGC Catalysts and Chemicals Ltd. Coating fluid for forming low-permittivity silica-based coating film and substrate with low-permittivity coating film
JP2000241831A (ja) 1999-02-18 2000-09-08 Advanced Display Inc 反射型液晶表示装置およびその製造方法
JP3733824B2 (ja) 1999-08-12 2006-01-11 Ｊｓｒ株式会社 シリカ系被膜形成用塗布液の製造方法
US6313045B1 (en) * 1999-12-13 2001-11-06 Dow Corning Corporation Nanoporous silicone resins having low dielectric constants and method for preparation
JP2001287910A (ja) 2000-04-04 2001-10-16 Asahi Kasei Corp 多孔質ケイ素酸化物塗膜の製造方法
JP2001294815A (ja) 2000-04-13 2001-10-23 Jsr Corp 低誘電率絶縁膜形成用水性分散液、低誘電率絶縁膜および電子部品
WO2002007191A2 (en) * 2000-07-13 2002-01-24 The Regents Of The Universty Of California Silica zeolite low-k dielectric thin films
JP4545973B2 (ja) 2001-03-23 2010-09-15 富士通株式会社 シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
JP2002289607A (ja) 2001-03-27 2002-10-04 Nec Corp 絶縁膜の形成方法
JP2003100865A (ja) * 2001-09-21 2003-04-04 Catalysts & Chem Ind Co Ltd 半導体基板の製造方法および半導体基板
JP2003249495A (ja) 2002-02-26 2003-09-05 Asahi Kasei Corp 層間絶縁膜製造用塗布組成物
JP3859540B2 (ja) * 2002-05-14 2006-12-20 松下電器産業株式会社 低誘電率絶縁膜形成用材料

Also Published As

Publication number Publication date
US20060202356A1 (en) 2006-09-14
US20050263908A1 (en) 2005-12-01
TWI254987B (en) 2006-05-11
CN1275297C (zh) 2006-09-13
US20030213958A1 (en) 2003-11-20
TW200400559A (en) 2004-01-01
JP2003327843A (ja) 2003-11-19
US7563706B2 (en) 2009-07-21
KR20030088376A (ko) 2003-11-19
US20070218643A1 (en) 2007-09-20
KR100559562B1 (ko) 2006-03-10
CN1461047A (zh) 2003-12-10

Similar Documents

Publication Publication Date Title
US7563706B2 (en) Material for forming insulating film with low dielectric constant, low dielectric insulating film, method for forming low dielectric insulating film and semiconductor device
JP4014234B2 (ja) 半導体デバイス中に線間容量の低減化された相互接続線を作製する方法
KR100581815B1 (ko) 다공성 저-ｋ 유전체 상호접속 구조물
TWI278962B (en) Semiconductor device
EP0684642B1 (en) Method of fabrication of a porous dielectric layer for a semiconductor device
US8680680B2 (en) Semiconductor devices including porous insulators
TW449898B (en) Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
JP4709506B2 (ja) 電気的相互接続構造およびその形成方法
JP2001326222A (ja) 半導体装置、半導体ウェーハおよびこれらの製造方法
TW200411716A (en) Semiconductor device and method of manufacturing the same
JP3978207B2 (ja) 低誘電率絶縁膜の形成方法
JP3978208B2 (ja) 微粒子の形成方法
JP3978209B2 (ja) 低誘電率絶縁膜形成用材料及び低誘電率絶縁膜の形成方法
JPH1197532A (ja) 半導体集積回路装置及びその製造方法
US20030207595A1 (en) Semiconductor device having a low dielectric constant dielectric material and process for its manufacture
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP2006203253A (ja) 低誘電率絶縁膜形成用材料
JP2006316284A (ja) 低誘電率絶縁膜形成用材料
JP2006210947A (ja) 低誘電率絶縁膜及びその形成方法、並びに半導体装置
US6982206B1 (en) Mechanism for improving the structural integrity of low-k films
US7674390B2 (en) Zeolite—sol gel nano-composite low k dielectric
JPH1174348A (ja) 半導体装置およびその製造方法
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置
JPH01206631A (ja) 半導体装置の製造方法
JP2000269204A5 (ja)

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040907

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040907

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20041001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20050517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060411

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100929

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110929

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120929

Year of fee payment: 6