JP2006351877A - 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 - Google Patents

積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2006351877A
JP2006351877A JP2005176798A JP2005176798A JP2006351877A JP 2006351877 A JP2006351877 A JP 2006351877A JP 2005176798 A JP2005176798 A JP 2005176798A JP 2005176798 A JP2005176798 A JP 2005176798A JP 2006351877 A JP2006351877 A JP 2006351877A
Authority
JP
Japan
Prior art keywords
insulating film
film
manufacturing
gas
aqueous solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005176798A
Other languages
English (en)
Other versions
JP2006351877A5 (ja
Inventor
Tadahiro Imada
忠紘 今田
Ei Yano
映 矢野
Yoshihiro Nakada
義弘 中田
Makoto Sasaki
真 佐々木
Junichi Kon
純一 今
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005176798A priority Critical patent/JP2006351877A/ja
Publication of JP2006351877A publication Critical patent/JP2006351877A/ja
Publication of JP2006351877A5 publication Critical patent/JP2006351877A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 絶縁膜とその下地絶縁膜との間の密着性を、下地絶縁膜にダメージを与えることなく向上させ、高速で信頼性の高い半導体デバイスを歩留まりよく得ることができる技術を提供する。
【解決手段】 積層体を製造する際に、酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する。
【選択図】 図2

Description

本発明は二つの絶縁膜の積層構造を有する積層体に関する。典型的には、二つの絶縁膜の積層構造を含む多層配線構造を持つ半導体デバイスに関する。
従来から、半導体デバイスの絶縁膜(たとえば層間絶縁膜)の寄生容量による信号伝播速度の低下が知られていたが、半導体デバイスの配線間隔が1μmを超える世代では配線遅延のデバイス全体への影響は少なかった。しかしながら、近年、配線間隔が1μm以下になるにつれ、デバイス速度への影響が大きくなってきている。特に、今後100nm以下の配線間隔で回路を形成すると、配線間の寄生容量がデバイス速度に大きく影響を及ぼすようになってくる。
たとえば半導体集積回路の集積度の増加および素子密度の向上に伴い、特に半導体素子の多層化への要求が高まっている。その中で、たとえば、高集積化に伴い配線間隔は狭くなり、配線間の容量増大による配線遅延が問題となってきている。
配線遅延(T)は、配線抵抗(R)と配線間の容量(C)により影響を受け、下記の式(1)で示される。
T∝CR・・・・・(1)
なお、式(1)において、ε(誘電率)とCの関係は式(2)の通りである。
C=ε0εrS/d・・・・・(2)
(式(2)中、Sは電極面積、ε0は真空の誘電率、εrは絶縁膜の誘電率、dは配線間隔である。)
したがって、配線遅延を小さくするためには、絶縁膜の低誘電率化が有効な手段となる。このため、絶縁膜の低誘電率化が急速に進んでいるが、低誘電率化のためには、絶縁膜中に空孔を取り入れたり、使用される材料として有機物を用いたりするため、下地との密着性が低下して来ている。
一方、半導体デバイス形成プロセスには、銅配線形成の際のCMP(化学的機械的研磨:Chemical Mechanical Polishing)プロセスや、パッドから電極を取るワイヤボンディングプロセスといった、機械的ストレスのかかるプロセスがいくつか存在する。
このような状況のため、最近では、上記プロセス中に密着性の低い低誘電率絶縁膜と下地との界面で剥がれが起こりやすくなっており、歩留まり・信頼性低下の大きな一因となっている。
低誘電率絶縁膜と下地との密着性を向上させる方法としては、酸・アルカリ洗浄やプラズマを用いて下地の表面処理を行う手法が取られてきた。しかしながら、これらの方法では、処理に伴う下地へのダメージ(例えば、誘電率の上昇、絶縁抵抗の低下、絶縁破壊抵抗の低下等)を避けることは困難であり、今後、低誘電率化が進むにつれ、機械的強度の低下が予想される下地では、看過できない問題となるものと思われる。
特表2004−532514号公報(特許請求の範囲)
本発明は、二つの絶縁膜の積層構造を有する積層体において、各層にダメージを与えることなく、これら二つの絶縁膜層間の密着性を向上させ、製造歩留まりがよく、信頼性の高い積層体を製造することを目的としている。本発明のさらに他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する、積層体の製造方法が提供される。本発明態様により、絶縁膜とその下地絶縁膜との間の密着性を、下地絶縁膜にダメージを与えることなく向上した積層体を得ることができる。
前記第一の絶縁膜と第二の絶縁膜の少なくともいずれか一方がSiを含む材料からなるものであること、前記第一の絶縁膜が、SiO2膜、SiN膜、SiC膜、SiOC膜およびSiCN膜からなる群から選ばれた膜であること、前記第二の絶縁膜の比誘電率が2.7以下であること、前記第二の絶縁膜が、SiO2膜、フッ素添加SiO2膜、水素含有スピン−オン−ガラス膜、有機スピン−オン−ガラス膜および有機材料膜からなる群から選ばれた膜であること、前記第二の絶縁膜が、比誘電率が2.4以下の多孔質SiO2膜であること、前記気体が酸化力を持つ気体であること、前記気体がオゾンであること、前記水溶液中の前記オゾンの濃度が0.1モルppm以上であること、前記第二の絶縁膜を湿式法を用いて形成すること、前記第二の絶縁膜をスピンコート法を用いて形成すること、前記第一の絶縁膜の表面を処理した後で第一の絶縁膜上に前記第二の絶縁膜を形成する前に、第一の絶縁膜の表面にシランカップリング剤を塗布すること、および、前記第一の絶縁膜の表面処理後第一の絶縁膜の表面上への前記第二の絶縁膜または前記シランカップリング剤層の形成までの時間が60以内であること、が好ましい。
本発明の他の態様によれば、上記の積層体の製造方法を用いて製造された半導体デバイスおよび酸化力または還元力を持つ気体を水に溶解させて水溶液を得る装置と、当該水溶液で第一の絶縁膜の表面を処理する装置と、当該第一の絶縁膜上に第二の絶縁膜を形成する装置とを含んでなり、上記に記載の積層体の製造方法を実行することのできる、半導体デバイス製造装置が提供される。これらの発明態様により、高速で信頼性の高い半導体デバイスを歩留まりよく得ることができる。
本発明により、絶縁膜とその下地絶縁膜との間の密着性を、下地絶縁膜にダメージを与えることなく向上し、高速で信頼性の高い半導体デバイスを歩留まりよく得ることができる。
以下に、本発明の実施の形態を図、表、式、実施例等を使用して説明する。なお、これらの図、表、式、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。
酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて下地の絶縁膜の表面を予め処理しておき、その上に絶縁膜を形成すると両絶縁膜間の密着性が向上することが見出された。すなわち、本発明に係る積層体の製造方法では、酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する。このような方法は、酸化力または還元力を持つ気体を水に溶解させて水溶液を得る装置と、当該水溶液で第一の絶縁膜の表面を処理する装置と、当該第一の絶縁膜上に第二の絶縁膜を形成する装置とを組み合わせて使用することで実行できる。この装置の組み合わせは、たとえば半導体デバイス製造装置の一部として組み入れることができる。
第一の絶縁膜の表面処理により、第一の絶縁膜と第二の絶縁膜の間の密着性を、第一の絶縁膜にダメージを与えることなく向上でき、高速で信頼性の高い積層体(たとえば半導体デバイス)を歩留まりよく製造することができる。
本発明に係る積層体には、二つの絶縁膜が、その間に、後述するシランカップリング剤層がある場合にはこのシランカップリング剤層を除き、他の層を介さずに積層する構造を有する積層体であれば、どのような積層体も含めることができる。典型的には多層配線構造を持つ半導体デバイスが含まれるが、完成品デバイスのみならず、中間品を含めることもできる。上記二つの絶縁膜の積層構造を作製するに際して最初に形成される絶縁膜が第一の絶縁膜に該当し、その上に積層される絶縁膜が第二の絶縁膜に該当する。
上記酸化力を持つ気体は公知のものの中から選択することができるが、オゾン、酸素、塩素、フッ素、これらの混合物およびこれらと他の気体との混合物等が挙げられるが、オゾン、酸素またはオゾンと酸素の混合物を用いた場合には、酸化が主として第一の絶縁膜の表面官能基で起こり、層内の分子構造を破壊しにくいため、より好ましい。さらに、使用後の水溶液に対し特別な処理をすることなく排出・再利用が可能であるため、環境への負荷の低減の効果からも好ましい。
上記還元力を持つ気体も公知のものの中から選択することができるが、水素、アンモニア、これらの混合物およびこれらと他の気体との混合物等が挙げられる。水素を用いた場合には、還元が主として第一の絶縁膜の表面官能基で起こり、層内の分子構造を破壊しにくいため、より好ましい。さらに、使用後の水溶液に対し特別な処理をすることなく排出・再利用が可能であるため、環境への負荷の低減の効果からも好ましい。酸化力を持つ気体と還元力を持つ気体とのうちでは、前者の方が、より短時間で効果が得られ好ましい。なお、「酸化力または還元力を持つ気体を溶解させて得ることのできる」における「気体」とは、常圧、室温において気体であることを意味する。
「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」の作製方法には特に制限はない。典型的には、酸化力または還元力を持つ気体を直接水に溶解させて作製されるが、これらの「酸化力または還元力を持つ気体」に該当する物質を気体以外の状態で水に溶解させて作製したり、これらの「酸化力または還元力を持つ気体」に該当する物質を水中で生成させて作製してもよく、このようにして得られる水溶液も本発明に言う「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」に含まれる。すなわち、酸化力または還元力を持つ気体を溶解させてなる水溶液は「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」の一態様に過ぎない。
「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」における酸化力または還元力を持つ気体の濃度については特に制限はなく、用途に応じて適宜定めればよい。使用する水についても特に制限はないが、半導体デバイス等高性能を要求される用途には純水を使用することが好ましい場合が多い。
「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」には、本発明の趣旨に反しない限り、酸化力または還元力を持つ気体以外の物質が含まれていてもよい。たとえばオゾンを含む空気を使用する場合がこの条件に該当する。
「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」の製造装置や製造方法については特に制限はなく、公知の装置や方法から選択することができる。たとえばオゾン発生装置で発生させたオゾン含有空気を水中に吹き込む装置を使用することが考えられる。
「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」は、使用までの滞留時間が長いと気体が水溶液から逃散し、水溶液中の濃度が不安定になりやすい。また、供給系中に溶解していない気体が存在すると、送液の際に流量を一定に保つことが困難になる。従って、本水溶液は、滞留時間をできるだけ少なくするよう配慮することが重要である。たとえば、第一の絶縁膜の表面処理を行う装置の近辺に「酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液」の製造装置を設けることが好ましい。
酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液で第一の絶縁膜の表面を処理する装置や方法についても、特に制限はない。スプレーやディップ等の装置を使用することを例示することができる。反応を促進するために系を加熱しまたは光照射し、あるいはその両方を行うことも考えられる。
酸化力を持つ気体を溶解させて得ることのできる水溶液や還元力を持つ気体を溶解させて得ることのできる水溶液による第一の絶縁膜の処理が、第一の絶縁膜にダメージを与えることなく、第一の絶縁膜と第二の絶縁膜との間の密着性を向上させる理由は明確ではないが、第一の絶縁膜の層内構造に対する化学的影響を最小限にとどめたまま、その表面を酸化または還元により活性化するためであろうと考えられる。
酸化力を持つ気体を溶解させて得ることのできる水溶液と還元力を持つ気体を溶解させて得ることのできる水溶液とのどちらの水溶液を使用するかは、第二の絶縁膜(後述するシランカップリング剤層がある場合にはシランカップリング剤層)の性質で決めることができる。たとえば、第二の絶縁膜がテトラアルキルアンモニウムハイドロオキサイド(TAAOH)の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を第一の絶縁膜上に塗布、加熱して得られる多孔質シリカ膜である場合、この有機ケイ素化合物はシラノール基を持っているため、第一の絶縁膜の表面にもシラノール基を生成しておけば下記のようにシラノール基同士の脱水縮合が発生し、この反応により第一の絶縁膜と第二の絶縁膜との間での密着性が向上する。
2Si−OH→Si−O−Si+H2
そこで、酸化力を持つ気体、たとえばオゾンを水に溶解させ、その水溶液を用いて第一の絶縁膜の表面を処理することで、第一の絶縁膜と前記第二の絶縁膜の層間での密着性を向上させることができる。
例として、第一の絶縁膜の表面がSi−メチル基終端を有する場合、オゾンを用いて、下記の式のようにしてシラノール基終端にすることで密着強度を向上することができる。
Si−CH3+O3+H2O→Si−OH+CH3OH+O2
メチル基は極性が小さいうえに反応性に乏しいため密着強度が小さいが、シラノール基は極性が大きく、他のシラノール基と脱水縮合を起こしやすいため、密着強度が向上する。
ただし、上記はあくまでも推測である。酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理したときに所定の効果が得られれば充分であり、実際にどのような反応が生じているかは不明の部分がある。
本水溶液におけるオゾンの濃度は、所望の効果が得られれば特に限定されず、製造工程の実状に合わせて選択することができる。たとえば製造の各工程の所要時間が基本的に1分程度に揃えられている場合には、オゾン水溶液による処理を1分以内で済ませられるようにすることが好ましい。その場合には、オゾン濃度が0.1モルppm以上であることが好ましい。
このようにして処理された第一の絶縁膜の表面上に第二の絶縁膜を形成する。第二の絶縁膜を形成する前に、第一の絶縁膜の表面から水溶液を除去する工程や第一の絶縁膜の表面を洗浄する工程を含めることもあり得る。たいていの場合は第一の絶縁膜の表面から水溶液を除去するだけで充分である。
第二の絶縁膜を形成する方法には特に制限はない。CVD(化学的気相成長法)等の乾式法でもよいが、絶縁膜形成材料を有機溶媒等に溶解させ、スピンコート法、ディップ法、スプレー法等で成膜できる湿式法であれば、大気圧中で作製できるため、本発明による方法を装置へ組み込むことが容易であり、好ましい。スピンコート法を用いて成膜する場合には、第二の絶縁膜の塗布に先だってスピンにより第一の絶縁膜の表面から水溶液を除去することができ、装置コストの低減と製作時間の短縮とを実現できるので特に好ましい。
第一の絶縁膜の表面処理後第一の絶縁膜の表面上への第二の絶縁膜の形成まで間の時間は重要である。反応性官能基は時間の経過に伴い、隣接する反応性官能基同士や、大気中の成分と反応してしまい、密着強度の向上する効果が低減する。従って、第一の絶縁膜の表面処理後第一の絶縁膜の表面上への第二の絶縁膜の形成までの時間はできるだけ短いことが好ましい。具体的には、60分以内が好ましい。このためには、第一の絶縁膜の表面処理を行う装置と第一の絶縁膜の表面上への第二の絶縁膜の形成を行う装置とは近接していることが好ましい。なお、後述のようにシランカップリング剤層を設ける場合には、上記の「第二の絶縁膜」を「シランカップリング剤層」に置き換えて考えるべきである。
本発明に使用される第一の絶縁膜の材質については、酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理した結果、第一の絶縁膜と第二の絶縁膜(または後述するシランカップリング剤層)との密着性が向上するものであればどのようなものでもよいが、Siを含む材料からなるものである場合に、上記のごとく、Si−OH結合が生じやすいため、本発明が特に有用である場合が多い。具体的には、SiO2膜、SiN膜、SiC膜、SiOC膜またはSiCN膜が好ましい。本発明に使用される第一の絶縁膜の厚みについては特に制限はないが、50〜500nmの範囲であることが多い。
本発明に使用される第二の絶縁膜の材質についても特に制限はなく、SiO2膜、フッ素添加SiO2膜(SiOF:Fluorinated Silica Glass)、水素含有スピン−オン−ガラス(SOG:Spin−On−Glass)膜、有機スピン−オン−ガラス(SOG)膜および有機材料膜等からなる群から選ばれた膜を挙げることができる。上記と同様の観点からは、Siを含む材料からなるものであることが好ましい場合も多い。
この中でも、半導体集積回路の微細化に伴う配線遅延を小さくする観点からは、第二の絶縁膜の比誘電率が2.7以下であることが好ましい。
SiO2膜は主にSiO2構造からなる膜であり、CVD等でも作製できる。フッ素添加SiO2膜(SiOF)はCVDや湿式法で作製する方法が知られている。
水素含有SOG膜は、HSQ−SOG(Hydrogen Silsesquioxane−SOG)とも呼ばれ、湿式法で作製される無機系の膜である。有機SOG膜は、O−Si−Oの主鎖に対して有機基(主としてメチル基)が結合した構造を有し、SiO2膜と有機材料膜との中間の性質を有すると考えられる。
また、たとえば、上述のテトラアルキルアンモニウムハイドロオキサイド(TAAOH)の存在下で加水分解して得られる有機ケイ素化合物を含む液状組成物を基板上に塗布、加熱して得られる多孔質シリカ膜は、その形成方法が、第一の絶縁膜の表面処理との組み合わせが容易であり、比誘電率が2.4以下と低く、より好ましい。
有機材料膜とは、主に有機物を含み、Siを実質的に含まない材料からなる膜を意味し、低誘電率膜としてはHoneywell社製のFLARE(商標)やDow Chemical社製のSiLK(商標)を例示することができるが、その他の公知の材料を選択することも可能である。
なお、更なる密着強度強化のために、第一の絶縁膜の表面を処理した後で第一の絶縁膜上に第二の絶縁膜を形成する前に、第一の絶縁膜の表面にシランカップリング剤を塗布することが有用である。絶縁膜の密着性を高めるためにシランカップリング剤を使用することは公知である(例えば特許文献1参照。)が、本発明態様のようにすると、表面処理により活性化された第一の絶縁膜の表面をシランカップリング剤とより強固に結合させることができ、そのシランカップリング剤層上に第二の絶縁膜を積層するので、第二の絶縁膜の材質に関する自由度が増大する。
具体的には、アルコキシシランまたはそのオリゴマー等のシランカップリング剤を有機溶媒にて希釈した溶液を用意する。この溶液には、必要に応じて、界面活性剤等の他の添加物を加えることができる。
アルコキシシランは、第一の絶縁膜と第二の絶縁膜との密着強度を向上できるものであれば特に限定されない。アルコキシシランの例としては、3−アミノプロピルトリメトキシシラン、3−アミノプロピルトリエトキシシラン、3−アミノプロピルメチルジメトキシシラン、3−アミノプロピルメチルジエトキシシラン、2−アミノエチル−3−アミノプロピルトリメトキシシラン、2−アミノエチル−3−アミノプロピルトリエトキシシラン、2−アミノエチル−3−アミノプロピルメチルジメトキシシラン、2−アミノエチル−3−アミノプロピルメチルジエトキシシラン等が挙げられる。
シランカップリング剤を希釈するための溶媒としては、シランカップリング剤が溶解するものであれば特に限定されず、たとえばメチルアルコール、エチルアルコール、プロピルアルコール、イソプロピルアルコール、ブチルアルコール、イソブチルアルコール、tert−ブチルアルコールなどのアルコール系溶媒、フェノール、クレゾール、ジエチルフェノール、トリエチルフェノール、プロピルフェノール、ノニルフェノール、ビニルフェノール、アリルフェノール、ノニルフェノールなどのフェノール系溶媒、シクロヘキサノン、メチルイソブチルケトン、メチルエチルケトンなどのケトン系溶媒、メチルセロソルブ、エチルセロソルブなどのセロソルブ系溶媒、ヘキサン、オクタン、デカンなどの炭化水素系溶媒、プロピレングリコール、プロピレングリコールモノメチルエーテル、プロピレングリコールモノメチルエーテルアセテートなどのグリコール系溶媒などが挙げられる。シランカップリング剤の加水分解生成物と同一の成分を用いることが、溶液の安定性を高める上で好ましい。
上記シランカップリング剤溶液を、上記の第一の絶縁膜の表面処理の後に第一の絶縁膜上に塗布する。上記の第一の絶縁膜の表面処理からシランカップリング剤溶液塗布までの時間は短い方が好ましい。具体的には60分以内が好ましい。
シランカップリング剤溶液の塗布方法としては、スピンコート法、スプレー法、ディップ法など公知のどのような方法を採用してもよい。その後の第二の絶縁膜の形成と同一の装置内で行うことができれば、装置の数が少なくて済み、また、同一装置内で続けて処理できることから、密着性を上げる官能基が時間の経過に伴って減少し、密着性が低下してしまうことを防止できるので好ましい。
このようにして作製された積層体では、絶縁膜(第二の絶縁膜)とその下地絶縁膜(第一の絶縁膜)との間の密着性を、下地絶縁膜にダメージを与えることなく向上できる。従って、このような積層体の製造方法を半導体デバイスの製造に組み込むことにより、高速で信頼性の高い半導体デバイスを歩留まりよく得ることができる。
本発明の方法により、たとえばIC、LSI等の高集積度の半導体デバイスにおいて、低誘電率絶縁膜と下地との密着性を強化し、信頼性の高い製品を生産することが可能になる。
次に本発明の実施例および比較例を詳述する。
[合成例1](第二の絶縁膜)
テトラエトキシシラン20.8g(0.1mol)、メチルトリエトキシシラン17.8g(0.1mol)、グリシドキシプロピルトリメトキシシラン23.6g(0.1mol)、メチルイソブチルケトン39.6gを200mLの反応容器に仕込み、その混合物中に1重量%のテトラメチルアンモニウムハイドロキサイド水溶液16.2g(0.9mol)を10分間で滴下し、滴下終了後2時間の熟成反応を行った。
次に、反応容器に硫酸マグネシウム5gを添加し、過剰の水分を除去した後、ロータリーエバポレータにて熟成反応を行い、反応溶液が50mLになるまで生成したエタノールを除去した。得られた反応溶液にメチルイソブチルケトンを20mL添加し、配線分離層用多孔質シリカ前躯体溶液(第二の絶縁膜の原料)を作製した。
作製した多孔質シリカ前躯体溶液を低抵抗基板(Si基板にイオンを打ち込んで作製した基板、以下同様)上にスピンコートし、250℃,3分でプリベークを行った後、FT−IR(フーリエ変換赤外分光法)を用いてSiOHの吸収強度とSiOの吸収強度から架橋度を算出したところ、75%であった。
次に、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行った。得られた膜(第二の絶縁膜に相当)の比誘電率を水銀プローバで測定した容量から算出したところ、2.24であった。
[実施例1]
有機シランを原料として、プラズマCVDによりシリコン原子を含む第一の絶縁膜(SiOC膜)(ヤング率20GPa、比誘電率3.1)をベアシリコン上に成膜し、そのシリコン基板を、種々の濃度のO3を含んだ溶液中に20秒間浸漬した。処理後大気中に1分間放置してから、この基板上に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃、3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して、クアッドグループ社製の装置セバスチャンファイブを使用して引張り試験を行い、密着性を評価した。結果を表1に示す。なお、表面処理に用いた水が含むO3の濃度は表1に示す通りである。
上記と同様にして作製した第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜した低抵抗基板を、上記と同様の濃度のO3を含んだ水溶液に20秒間浸漬した。この第一の絶縁膜の比誘電率を水銀プローバで測定したところ、いずれの場合の浸漬したサンプルにおいても3.1であった。絶縁抵抗や絶縁破壊抵抗には異常は見られなかった。これらのことから、O3への浸漬により誘電率へのダメージが生じていないことが理解される。
Figure 2006351877
[実施例2]
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板を、O3を5モルppm含んだ水溶液に浸漬し、浸漬時間を種々変更した。処理後大気中に1分間放置してから、この基板上に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して実施例1と同様にセバスチャン法を用いて引張り試験を行い、密着性を評価した。結果を表2に示す。なお、表面処理に用いたO3を5モルppm含んだ水溶液に浸漬した時間は表2に示す通りである。
上記と同様にして作製した第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜した低抵抗基板を、O3を5モルppm含んだ水溶液に上記と同様の時間浸漬した。この第一の絶縁膜の比誘電率を水銀プローバで測定したところ、いずれの場合のサンプルにおいても3.1であった。絶縁抵抗や絶縁破壊抵抗には異常は見られなかった。これらのことから、O3への浸漬により誘電率へのダメージが生じていないことが理解される。
Figure 2006351877
[比較例1]
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板表面にプラズマ処理を13.56MHz、1000Wの条件で20秒行い、その基板上に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して実施例1と同様にセバスチャン法を用いて引張り試験を行い、密着性を評価した。剥がれの枚数は0枚であった。
しかしながら、上記と同様にして作製した第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜した低抵抗基板について、その表面に上記と同様の条件でプラズマ処理を20秒行った下地絶縁膜の比誘電率を水銀プローバで測定した容量から算出したところ、5.2であり、明らかに劣化していた。
[実施例3]
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板を、O3を20モルppm含んだ水溶液に5秒間浸漬した。処理後大気中に種々の時間放置してから、前記基板に合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して実施例1と同様にセバスチャン法を用いて引張り試験を行い、密着性を評価した。結果を表3に示す。
Figure 2006351877
上記と同様にして作製した第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜した低抵抗基板について、上記と同様にして処理した第一の絶縁膜の比誘電率を水銀プローバで測定した容量から算出したところ、3.1であった。絶縁抵抗や絶縁破壊抵抗には異常は見られなかった。これらのことから、O3への浸漬により誘電率へのダメージが生じていないことが理解される。
[比較例2]
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板に、表面処理を施さず、合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して実施例1と同様にセバスチャン法を用いて引張り試験を行い、密着性を評価した。剥がれの枚数は25枚であった。
[実施例4]
図1に本発明に係る多層配線構造を持つ半導体デバイスの模式的側断面図を示す。まず、素子間分離膜2で分離され、ソース拡散層5a、ドレイン拡散層5bおよびサイドウォール絶縁膜3を持つゲート電極4を有するトランンジスタ層が形成されたSiウェハ1に層間絶縁膜6(リンガラス)、ストッパ膜7を形成し、電極取り出し用のコンタクトホールを形成した。
このコンタクトホ−ルにスパッタ法でTiN8を50nm形成した後に、WF6と水素を混合し還元することで導体プラグ9を埋め込み、CMPによりビア以外の部分を除去した。
続いて、合成例1で得られた膜と同様の低誘電率被膜(配線分離絶縁膜)10をSi平板上250nmとなる条件で成膜した後に、保護膜としてTEOS−SiO2膜11を50nm積層した。1層目配線パターンを施したレジスト層をマスクとして、CF4/CHF3ガスを原料としたFプラズマによりこの膜を加工した。この配線溝に、Cuの絶縁膜への拡散バリアとして働くTiNを50nmと電解メッキの際に電極として働くシード層Cu50nmをスパッタにより形成した。さらに、電解メッキによりCu17を600nm積層した後、CMPにより配線パターン部以外のメタルを除去し、配線層を形成した。
次に、ビア層と配線層を同時に形成するデュアルダマシン法について説明する。第一層目配線層上にCu拡散防止を目的としてシランとアンモニアガスを用いてプラズマCVDによりストッパ膜としてSiN膜12を50nm、プラズマCVD法によりSiOC膜13を250nm積層した。
配線層部分には、まず、シランとアンモニアガスを用いてプラズマCVDによりストッパ膜としてSiN膜14を50nm成膜し、その表面を実施例1と同様の方法(O3濃度10モルppm)で処理した。このSiN膜14が本発明に係る第一の絶縁膜に該当する。処理後1分以内に、合成例1で得られた膜と同様の低誘電率絶縁膜15をSi平板上400nmとなる条件で成膜した後に保護膜としてTEOS−SiO2膜16を50nmを積層した。低誘電率絶縁膜15が本発明に係る第二の絶縁膜に該当する。
ついで、ビアパターンを形成したレジスト層をマスクとして、CF4/CHF3ガスを原料としたFプラズマにより、ガス組成を変えることで、保護膜16/低誘電率絶縁膜15/SiN膜14/SiOC膜13/SiN12の順に加工した。つづいて、第二層目配線パターンを施したレジスト層をマスクとして、CF4/CHF3ガスを原料としたFプラズマにより、保護膜16/低誘電率絶縁膜15の順に加工した。
このビアと配線溝とに、Cuの絶縁膜への拡散バリアとして働くTiNを50nmと電解メッキの際に電極として働くシード層Cuを50nmスパッタにより形成した。さらに、電解メッキによりCu18を1400nm積層した後、CMPにより配線パターン部以外のメタルを除去し、配線層を形成した。
以下、同様の工程を繰り返し、3層配線を形成した。試作した多層配線を用いて行った100万個のビアの接続テストにおける歩留まり(電気的に接続されており、異常な抵抗を示さないものの割合)は5%以上であった。また、ワイヤボンディングを行ったところ、ボンディング圧力による破壊(外観で判断される破壊および抵抗の異常な上昇)は見られなかった。
[比較例3]
実施例4において、低誘電率絶縁膜15を形成する際に本発明の方法を用いなかった以外は同様の手法により多層配線を形成した。試作した多層配線を用いて行った100万個のビアの接続テストにおける歩留まりは95%以上であったが、ワイヤボンディングを行ったところ、ボンディング圧力により低誘電率絶縁膜の界面で膜剥れが発生した。
[実施例5]
図2に本発明に係る半導体デバイス製造におけるスピンコーティング装置の一例を示す。ウェハカセット保持部、ウェハ搬送部、コータ部、ベーク部といった通常のユニットを備えた半導体デバイス製造装置に、O3含有水溶液作製ユニット、O3含有水溶液浸漬ユニットおよび乾燥ユニットを備えたO3含有水溶液処理部を図2のように組み込むことで、本発明に係る処理をスピンコーティング装置内に一体化することができる。なお、O3含有水溶液処理部をコータ部内に設ける場合には、スピンによる水切りで乾燥ユニットを代替させることができる場合もある。
[実施例6]
3−アミノプロピルメチルジエトキシシラン1.91g(0.01mol)をエタノール176gに溶解させ、シランカップリング剤として使用した。
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板を、O3を20モルppm含んだ水溶液に5秒間浸漬した。処理後大気中に種々の時間放置してから、前記基板に上記シランカップリング剤を塗布し、さらに合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して実施例1と同様にセバスチャン法を用いて引張り試験を行い、密着性を評価した。結果を表4に示す。
Figure 2006351877
[比較例4]
3−アミノプロピルメチルジエトキシシラン1.91g(0.01mol)をエタノール176gに溶解させ、シランカップリング剤として使用した。
実施例1と同様の第一の絶縁膜(ヤング率20GPa、比誘電率3.1)を成膜したシリコン基板上に前記基板に上記シランカップリング剤を塗布し、さらに合成例1にて合成した配線分離用多孔質シリカ前駆体溶液をスピンコートで塗布し、250℃,3分でプリベークを行った後、N2ガス雰囲気の電気炉にて400℃,30分の条件でキュアを行い、第二の絶縁膜を成膜した。
得られた基板を25枚に分割し、それぞれの基板にエポキシ樹脂を用いてスタッドピンを固定し、150℃で1時間乾燥させた。このスタッドピンに対して実施例1と同様にセバスチャン法を用いて引張り試験を行った結果、スタッドピン剥がれ数は7本であった。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
(付記1)
酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する、積層体の製造方法。
(付記2)
前記第一の絶縁膜と第二の絶縁膜の少なくともいずれか一方がSiを含む材料からなるものである、付記1に記載の積層体の製造方法。
(付記3)
前記第一の絶縁膜が、SiO2膜、SiN膜、SiC膜、SiOC膜およびSiCN膜からなる群から選ばれた膜である、付記1または2に記載の積層体の製造方法。
(付記4)
前記第二の絶縁膜の比誘電率が2.7以下である、付記1〜3のいずれかに記載の積層体の製造方法。
(付記5)
前記第二の絶縁膜が、SiO2膜、フッ素添加SiO2膜、水素含有スピン−オン−ガラス膜、有機スピン−オン−ガラス膜および有機材料膜からなる群から選ばれた膜である、付記1〜4のいずれかに記載の積層体の製造方法。
(付記6)
前記第二の絶縁膜が、比誘電率が2.4以下の多孔質SiO2膜である、付記5に記載の積層体の製造方法。
(付記7)
前記気体が酸化力を持つ気体である、付記1〜6のいずれかに記載の積層体の製造方法。
(付記8)
前記気体がオゾンである、付記7に記載の積層体の製造方法。
(付記9)
前記水溶液中の前記オゾンの濃度が0.1モルppm以上である、付記8に記載の積層体の製造方法。
(付記10)
前記第二の絶縁膜を湿式法を用いて形成する、付記1〜9のいずれかに記載の積層体の製造方法。
(付記11)
前記第二の絶縁膜をスピンコート法を用いて形成する、付記1〜10のいずれかに記載の積層体の製造方法。
(付記12)
前記第一の絶縁膜の表面を処理した後で第一の絶縁膜上に前記第二の絶縁膜を形成する前に、第一の絶縁膜の表面にシランカップリング剤を塗布する、付記1〜11のいずれかに記載の積層体の製造方法。
(付記13)
前記第一の絶縁膜の表面処理後第一の絶縁膜の表面上への前記第二の絶縁膜または前記シランカップリング剤層の形成までの時間が60分以内である、付記1〜12のいずれかに記載の積層体の製造方法。
(付記14)
付記1〜13のいずれかに記載の積層体の製造方法を用いて製造された半導体デバイス。
(付記15)
酸化力または還元力を持つ気体を水に溶解させて水溶液を得る装置と、
当該水溶液で第一の絶縁膜の表面を処理する装置と、
当該第一の絶縁膜上に第二の絶縁膜を形成する装置と
を含んでなり、
付記1〜13のいずれかに記載の積層体の製造方法を実行することのできる、半導体デバイス製造装置。
本発明に係る多層配線構造を持つ半導体デバイスの模式的側断面図である。 本発明に係る半導体デバイス製造におけるスピンコーティング装置の一例を示す図である。
符号の説明
1 Siウェハ
2 素子間分離膜
3 サイドウォール絶縁膜
4 ゲート電極
5a ソース拡散層
5b ドレイン拡散層
6 層間絶縁膜
7 ストッパ膜
8 TiN
9 導体プラグ
10 低誘電率被膜
11 保護膜
12 SiN膜
13 SiOC膜
14 SiN膜
15 低誘電率絶縁膜
16 保護膜
17 Cu
18 Cu

Claims (5)

  1. 酸化力または還元力を持つ気体を溶解させて得ることのできる水溶液を用いて第一の絶縁膜の表面を処理し、その後、第一の絶縁膜上に第二の絶縁膜を形成する、積層体の製造方法。
  2. 前記第一の絶縁膜の表面を処理した後で第一の絶縁膜上に前記第二の絶縁膜を形成する前に、第一の絶縁膜の表面にシランカップリング剤を塗布する、請求項1に記載の積層体の製造方法。
  3. 前記第一の絶縁膜と第二の絶縁膜の少なくともいずれか一方がSiを含む材料からなるものである、請求項1または2に記載の積層体の製造方法。
  4. 請求項1〜3のいずれかに記載の積層体の製造方法を用いて製造された半導体デバイス。
  5. 酸化力または還元力を持つ気体を水に溶解させて水溶液を得る装置と、
    当該水溶液で第一の絶縁膜の表面を処理する装置と、
    当該第一の絶縁膜上に第二の絶縁膜を形成する装置と
    を含んでなり、
    請求項1〜3のいずれかに記載の積層体の製造方法を実行することのできる、半導体デバイス製造装置。
JP2005176798A 2005-06-16 2005-06-16 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法 Pending JP2006351877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005176798A JP2006351877A (ja) 2005-06-16 2005-06-16 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005176798A JP2006351877A (ja) 2005-06-16 2005-06-16 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2006351877A true JP2006351877A (ja) 2006-12-28
JP2006351877A5 JP2006351877A5 (ja) 2008-07-03

Family

ID=37647399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005176798A Pending JP2006351877A (ja) 2005-06-16 2005-06-16 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2006351877A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111125A1 (ja) * 2007-03-13 2008-09-18 Fujitsu Limited 半導体装置および半導体装置の製造方法
WO2009118805A1 (ja) * 2008-03-24 2009-10-01 富士通株式会社 配線基板、半導体装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167764A (ja) * 1995-10-09 1997-06-24 Sony Corp 絶縁膜の形成方法
JP2003158121A (ja) * 2001-09-04 2003-05-30 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2003247077A (ja) * 2002-02-20 2003-09-05 Sony Corp 無電解めっき方法及び無電解めっき装置
JP2005005279A (ja) * 2003-04-14 2005-01-06 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2005113162A (ja) * 2003-10-02 2005-04-28 Ebara Corp めっき方法及びめっき装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09167764A (ja) * 1995-10-09 1997-06-24 Sony Corp 絶縁膜の形成方法
JP2003158121A (ja) * 2001-09-04 2003-05-30 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2003247077A (ja) * 2002-02-20 2003-09-05 Sony Corp 無電解めっき方法及び無電解めっき装置
JP2005005279A (ja) * 2003-04-14 2005-01-06 Tokyo Electron Ltd 基板処理方法及び基板処理装置
JP2005113162A (ja) * 2003-10-02 2005-04-28 Ebara Corp めっき方法及びめっき装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008111125A1 (ja) * 2007-03-13 2008-09-18 Fujitsu Limited 半導体装置および半導体装置の製造方法
US8378489B2 (en) 2007-03-13 2013-02-19 Fujitsu Limited Semiconductor device and manufacturing method therefor
WO2009118805A1 (ja) * 2008-03-24 2009-10-01 富士通株式会社 配線基板、半導体装置及び半導体装置の製造方法
CN101960582A (zh) * 2008-03-24 2011-01-26 富士通株式会社 布线基板、半导体装置以及半导体装置的制造方法
KR101123522B1 (ko) * 2008-03-24 2012-03-12 후지쯔 가부시끼가이샤 배선 기판, 반도체 장치 및 반도체 장치의 제조 방법
US8390099B2 (en) 2008-03-24 2013-03-05 Fujitsu Limited Interconnection substrate having first and second insulating films with an adhesion enhancing layer therebetween
JP5267552B2 (ja) * 2008-03-24 2013-08-21 富士通株式会社 配線基板、半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP3604007B2 (ja) 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
JP4545973B2 (ja) シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法
KR101158185B1 (ko) 절연막 재료, 다층 배선 기판과 그 제조 방법, 및 반도체 장치와 그 제조 방법
TW584916B (en) Method of manufacturing semiconductor device having multilevel wiring
JP5380797B2 (ja) 半導体デバイスの製造方法
JP2001185547A (ja) 極限低誘電率膜のためのキャッピング層
JP2008117903A (ja) 半導体装置の製造方法
JP2007273494A (ja) 絶縁膜形成用組成物及び半導体装置の製造方法
JP2003142477A (ja) 絶縁膜形成用材料、絶縁膜及びその形成方法並びに半導体装置
US7728065B2 (en) Material for forming exposure light-blocking film, multilayer interconnection structure and manufacturing method thereof, and semiconductor device
JP2001127152A (ja) 低誘電率絶縁膜の形成方法及び該方法で形成された低誘電率絶縁膜及び該低誘電率絶縁膜を用いた半導体装置
JP4198631B2 (ja) 絶縁膜形成方法及び半導体装置
JP5131267B2 (ja) 表面疎水化膜形成材料、多層配線構造、半導体装置および半導体装置の製造方法
JP4451457B2 (ja) 絶縁膜材料及びその製造方法、多層配線及びその製造方法、並びに、半導体装置の製造方法
JP2006351877A (ja) 積層体の製造方法、半導体デバイスおよび半導体デバイスの製造方法
JP2000273176A (ja) 絶縁膜形成方法及び半導体装置
JP5267552B2 (ja) 配線基板、半導体装置及び半導体装置の製造方法
JP2004296476A (ja) 半導体装置の製造方法
JP3957154B2 (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP2003273098A (ja) 低誘電率膜形成用組成物、低誘電率膜及びその製造方法、並びに半導体装置
JP4778018B2 (ja) 絶縁膜形成方法
JP4257272B2 (ja) 半導体装置及びその製造方法
JP4437820B2 (ja) 低誘電率膜の製造方法
JP4935111B2 (ja) 絶縁膜形成用組成物、半導体装置用絶縁膜、その製造方法および半導体装置
JP2004281535A (ja) 被膜形成材料、絶縁膜の製造方法及び半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080521

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100528

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101102

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20101126