JP4539272B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP4539272B2 JP4539272B2 JP2004294918A JP2004294918A JP4539272B2 JP 4539272 B2 JP4539272 B2 JP 4539272B2 JP 2004294918 A JP2004294918 A JP 2004294918A JP 2004294918 A JP2004294918 A JP 2004294918A JP 4539272 B2 JP4539272 B2 JP 4539272B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
キャパシタC20は、整流回路DB21の正負の整流出力端子間に接続される。
npnトランジスタQ21のエミッタは、整流回路DB21の負側の整流出力端子に接続され、そのコレクタは、巻線W211を介して整流回路DB21の正側の整流出力端子に接続される。
キャパシタC21の一方の端子は、整流回路DB21の負側の整流出力端子に接続され、その他方の端子は、抵抗R21を介して整流回路DB21の正側の整流出力端子に接続される。
巻線W213は、ダイオードD22を介してキャパシタC22に接続される。
出力端子T23およびT24は、キャパシタC22の両端に接続される。
抵抗R22は、出力端子T24とキャパシタC22とを接続する配線上に挿入される。
発振部101は、一定周波数の発振信号を出力する。
PWM部102は、出力検出部104において検出される出力電圧および出力電流に応じて、発振部101の発振信号のパルス幅を変調する。
駆動部103は、PWM部102においてパルス幅変調された信号に基づいてnpnトランジスタQ21の駆動信号を生成し、これをスイッチングさせる。
図14に示すスイッチング電源では、図13に示すスイッチング電源における抵抗R21の代わりとして、抵抗R31およびキャパシタC31の直列回路と、キャパシタC31に並列接続された抵抗R32とを有する。
このような構成により、スイッチング電源の起動を極端に遅くすることなく、消費電力の低減を図ることができる。
上記自励式スイッチング電源回路は、入力される駆動信号が自励発振によって振動することによりスイッチングを行うスイッチ回路を含み、上記スイッチ回路のスイッチング動作を停止させると上記自励発振が停止する。
上記制御回路は、上記自励式スイッチング電源回路から供給される電力に基づいて動作する。上記自励式スイッチング電源回路において発生する電源電圧が第1の電圧を超えると、上記スイッチ回路の上記駆動信号の入力端子に上記自励発振を停止させるための一定レベルの信号を供給し、当該信号の供給を一定の時間持続した後、もしくは、当該信号の供給を上記電源電圧が上記第1の電圧より高い第2の電圧を超えるまで持続した後、上記電源電圧を制御するためのパルス信号を上記入力端子に供給する。
この電源電圧が上記第1の電圧を超えると、上記制御回路によって、上記スイッチ回路の上記入力端子に上記自励発振を停止させるための一定レベルの信号が供給される。この信号の供給は、一定の時間、もしくは、上記電源電圧が上記第1の電圧より更に高い第2の電圧を超えるまで持続される。これにより、上記自励式スイッチング電源回路の自励発振は、上記一定レベルの信号が上記入力端子に供給される間、持続的に停止される。
上記入力端子に対する上記一定レベルの信号の供給によって上記自励発振が持続的に停止された後、上記制御回路から上記入力端子に対して上記電源電圧を制御するためのパルス信号が供給される。これにより、上記スイッチ回路では、供給されるパルス信号に応じてスイッチングが行われ、上記自励式スイッチング電源回路では、このスイッチング動作に応じた電源電圧が発生する。
上記電圧判定回路は、上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より高いか否かを判定する。
上記パルス信号出力回路は、上記電圧判定回路において上記電源電圧が上記第1の電圧を超えたと判定された場合、上記自励発振を停止させるための一定レベルの信号を所定時間出力した後で、上記電源電圧を制御するためのパルス信号を出力する。
上記スイッチ駆動回路は、上記電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給する。
上記電圧判定回路において上記電源電圧が上記第1の電圧を超えたと判定される場合、上記パルス信号出力回路からは、上記自励発振を停止させるための一定レベルの信号が所定時間出力され、その後、上記電源電圧を制御するためのパルス信号が出力される。一方、この場合、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成されて、上記入力端子に供給される。
従って、上記スイッチ回路の上記入力端子には、上記自励発振を停止させるための一定レベルの駆動信号が上記所定の時間供給され、これにより上記自励発振が停止された後で、上記電源電圧を制御するためのパルス状の駆動信号が供給される。
上記パルス信号出力回路は、上記電圧判定回路の出力信号の値が上記第1の論理値から上記第2の論理値へ変化した場合、上記自励発振を停止させるための一定レベルの信号を所定時間出力した後で、上記電源電圧を制御するためのパルス信号を出力しても良い。
上記スイッチ駆動回路は、上記電圧判定回路の出力信号が上記第1の論理値を有する場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記電圧判定回路の出力信号が上記第2の論理値を有する場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給しても良い。
上記電圧判定回路から上記第1の論理値を有する信号が出力される場合、上記スイッチ駆動回路において、上記スイッチ回路の上記入力端子に対する駆動信号の供給が停止される。この場合、上記自励式スイッチング電源回路では、自励発振が持続される。
上記電圧判定回路から上記第2の論理値を有する信号が出力される場合、上記パルス信号出力回路からは、上記自励発振を停止させるための一定レベルの信号が所定時間出力され、その後、上記電源電圧を制御するためのパルス信号が出力される。一方、この場合、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成されて、上記入力端子に供給される。
従って、上記スイッチ回路の上記入力端子には、上記自励発振を停止させるための一定レベルの駆動信号が上記所定の時間供給され、これにより上記自励発振が停止された後で、上記電源電圧を制御するためのパルス状の駆動信号が供給される。
これにより、上記電源電圧がほぼゼロの起動時において、上記電圧判定回路から上記第1の論理値を有する信号が出力される。上記電源電圧が上昇し、上記電源電圧が上記第1の電圧を超えると、上記電圧判定回路から上記第2の論理値を有する信号が出力される。この状態で、仮に上記電源電圧が上記第1の電圧を下回ったとしても、上記第3の電圧を超えているならば、上記電圧判定回路において上記第2の論理値の信号が出力され続ける。
上記の構成によると、上記電源電圧が上記第1の電圧を超えたとき、上記電圧判定回路の出力信号は、上記第1の論理値から上記第2の論理値に変化する。そのため、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成される。一方、このとき、上記遅延回路から上記パルス信号出力回路に出力される上記電圧判定回路の信号は、未だ上記第1の論理値のままであるため、上記パルス信号出力回路では上記一定レベルの信号が出力される。従って、上記スイッチ駆動回路では、上記パルス信号出力回路から出力される一定レベルの信号に応じた一定レベルの駆動信号が生成される。
この一定レベルの駆動信号は、上記遅延回路から上記パルス信号出力回路に出力される信号が上記第1の論理値から上記第2の論理値に変化するまでの間、上記スイッチ駆動回路において生成され続ける。従って、この間、上記スイッチ回路のスイッチング動作が停止され、上記自励発振が持続的に停止される。
次いで、上記遅延回路の出力信号が上記第2の論理値に変化すると、上記パルス信号出力回路から上記電源電圧を制御するためのパルス信号が出力され、これに応じたパルス状の駆動信号が上記スイッチ駆動回路において生成される。これにより、上記スイッチ回路のスイッチング動作が行われ、このスイッチング動作に応じた電源電圧が上記自励式スイッチング電源回路において発生する。
上記の構成によると、上記電源電圧が上記第1の電圧を超えたとき、上記電圧判定回路の出力信号は、上記第1の論理値から上記第2の論理値に変化する。そのため、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成される。一方、このとき、上記遅延回路からは、上記第1の論理値から上記第2の論理値への変化が生じる前と同じ信号、すなわち上記パルス信号出力回路の上記一定レベルの信号がそのまま上記スイッチ駆動回路へ出力される。従って、上記スイッチ駆動回路では、上記遅延回路から出力される上記一定レベルの信号に応じた一定レベルの駆動信号が生成される。
この一定レベルの駆動信号は、上記パルス信号出力回路の上記パルス信号が上記遅延回路を介して上記スイッチ駆動回路に出力されるまでの間生成され続ける。従って、この間、上記スイッチ回路のスイッチング動作が停止され、上記自励発振が持続的に停止される。
次いで、上記遅延回路から上記スイッチ駆動回路へ上記パルス信号が出力されると、上記スイッチ駆動回路においてパルス状の駆動信号が生成されて上記スイッチ回路の上記入力端子に供給される。これにより、上記スイッチ回路のスイッチング動作が行われ、このスイッチング動作に応じた電源電圧が上記自励式スイッチング電源回路において発生する。
上記の構成によると、上記電源電圧が上記第1の電圧より高いと判定される場合、上記トランジスタが能動状態になり、上記スイッチ回路の上記入力端子が上記基準電位に駆動されて、上記自励発振が停止する。
上記第1の電圧判定回路は、上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より高いか否かを判定する。
上記第2の電圧判定回路は、上記電源電圧が上記第2の電圧より高いか否かを判定する。
上記パルス信号出力回路は、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より低いと判定される場合、上記自励発振を停止させるための一定レベルの信号を出力し、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より高いと判定される場合、上記電源電圧を制御するためのパルス信号を出力する。
上記スイッチ駆動回路は、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給する。
上記電源電圧が上昇し、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定され、かつ、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より低いと判定される場合、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成されて、上記入力端子に供給される。また、この場合、上記パルス信号出力回路では、上記自励発振を停止させるための一定レベルの信号が出力される。従って、上記スイッチ駆動回路において一定レベルの駆動信号が生成されて、上記スイッチ回路のスイッチングが停止し、上記自励発振が停止する。
上記電源電圧が更に上昇し、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より高いと判定される場合、上記パルス信号出力回路からは、上記電源電圧を制御するためのパルス信号が出力される。これにより、上記スイッチ駆動回路においてパルス状の駆動信号が生成されて、上記スイッチ回路においてスイッチングが行われる。上記自励式スイッチング電源では、上記スイッチ回路のスイッチング動作に応じた電源電圧が発生する。
上記第2の電圧判定回路は、上記電源電圧が上記第2の電圧より低い場合に第3の論理値を有し、上記電源電圧が上記第2の電圧より高い場合に第4の論理値を有する信号を出力しても良い。
上記パルス信号出力回路は、上記第2の電圧判定回路の出力信号が上記第3の論理値を有する場合、一定レベルの信号を出力し、上記第2の電圧判定回路の出力信号が上記第4の論理値を有する場合、上記電源電圧を制御するためのパルス信号を出力しても良い。
上記スイッチ駆動回路は、上記第1の電圧判定回路の出力信号が上記第1の論理値を有する場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第1の電圧判定回路の出力信号が上記第2の論理値を有する場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給しても良い。
また、上記電源電圧が上記第2の電圧より低い場合、上記第2の電圧判定回路から上記第3の論理値を有する信号が出力され、上記電源電圧が上記第2の電圧より高い場合、上記第2の電圧判定回路から上記第4の論理値を有する信号を出力される。
上記第1の電圧判定回路から上記第1の論理値を有する信号が出力される場合、上記スイッチ駆動回路において、上記スイッチ回路の上記入力端子に対する駆動信号の供給が停止される。この場合、上記自励式スイッチング電源回路では、上記自励発振が持続される。
上記第1の電圧判定回路から上記第2の論理値を有する信号が出力され、かつ、上記第2の電圧判定回路から上記第3の論理値を有する信号が出力される場合、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成されて、上記入力端子に供給される。また、この場合、上記パルス信号出力回路では、上記自励発振を停止させるための一定レベルの信号が出力される。従って、上記スイッチ駆動回路において一定レベルの駆動信号が生成されて、上記スイッチ回路のスイッチングが停止し、上記自励発振が停止する。
上記第2の電圧判定回路から上記第4の論理値を有する信号が出力される場合、上記パルス信号出力回路からは、上記電源電圧を制御するためのパルス信号が出力される。これにより、上記スイッチ駆動回路においてパルス状の駆動信号が生成されて、上記スイッチ回路においてスイッチングが行われる。上記自励式スイッチング電源では、上記スイッチ回路のスイッチング動作に応じた電源電圧が発生する。
上記第1の電圧判定回路は、上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より高いか否かを判定する。
上記第2の電圧判定回路は、上記電源電圧が上記第2の電圧より高いか否かを判定する。
上記パルス信号出力回路は、上記電源電圧を制御するためのパルス信号を出力する。
上記スイッチ駆動回路は、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より低いと判定される場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より高いと判定される場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給する。
上記トランジスタは、上記入力端子と基準電位を有する配線との間に接続され、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合に遮断状態となり、上記電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合に能動状態となるように制御される。
また、上記第3の観点において、上記自励式スイッチング電源回路は、上記スイッチ回路の上記入力端子が上記基準電位に保持される場合、上記自励発振を停止する。
上記電源電圧が上昇し、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合、上記トランジスタが上記能動状態となり、上記スイッチ回路の上記入力端子には上記基準電位が供給される。これにより、上記自励式スイッチング電源の自励発振が停止する。
上記電源電圧が更に上昇し、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より高いと判定される場合、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成される。これにより、上記スイッチ駆動回路において上記パルス信号出力回路の出力信号に応じたパルス状の駆動信号が生成されて、上記スイッチ回路の上記入力端子に供給される。上記スイッチ回路では、このパルス状の駆動信号に応じたスイッチングが行われ、上記自励式スイッチング電源では、上記スイッチ回路のスイッチング動作に応じた電源電圧が発生する。
上記第2の電圧判定回路は、上記電源電圧が上記第2の電圧より低い場合に第3の論理値を有し、上記電源電圧が上記第2の電圧より高い場合に第4の論理値を有する信号を出力しても良い。
上記スイッチ駆動回路は、上記第2の電圧判定回路の出力信号が上記第3の論理値を有する場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第2の電圧判定回路の出力信号が上記第4の論理値を有する場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給しても良い。
上記トランジスタは、上記第1の電圧判定回路の出力信号が上記第1の論理値を有する場合に遮断状態となり、上記第1の電圧判定回路の出力信号が上記第2の論理値を有する場合に上記能動状態となるように制御されても良い。
また、上記電源電圧が上記第2の電圧より低い場合、上記第2の電圧判定回路から上記第3の論理値を有する信号が出力され、上記電源電圧が上記第2の電圧より高い場合、上記第2の電圧判定回路から上記第4の論理値を有する信号を出力される。
上記第1の電圧判定回路において上記第1の論理値を有する信号が出力される場合、上記トランジスタが上記遮断状態となるように制御される。また、この場合、上記第2の電圧判定回路において上記第3の論理値を有する信号が出力されるため、上記スイッチ駆動回路による上記駆動信号の供給が停止される。従って、上記自励式スイッチング電源回路では、上記自励発振が持続される。
上記第1の電圧判定回路において上記第2の論理値を有する信号が出力される場合、上記トランジスタが上記能動状態となり、上記スイッチ回路の上記入力端子には上記基準電位が供給される。これにより、上記自励式スイッチング電源の自励発振が停止する。
上記第2の電圧判定回路において上記第4の論理値を有する信号が出力される場合、上記スイッチ駆動回路では、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号が生成される。これにより、上記スイッチ駆動回路において上記パルス信号出力回路の出力信号に応じたパルス状の駆動信号が生成されて、上記スイッチ回路の上記入力端子に供給される。上記スイッチ回路では、このパルス状の駆動信号に応じたスイッチングが行われ、上記自励式スイッチング電源では、上記スイッチ回路のスイッチング動作に応じた電源電圧が発生する。
これにより、上記電源電圧がほぼゼロの起動時において、上記第1の電圧判定回路から上記第1の論理値を有する信号が出力され、上記第2の電圧判定回路から上記第3の論理値を有する信号が出力される。
上記電源電圧が上昇し、上記電源電圧が上記第1の電圧を超えると、上記第1の電圧判定回路から上記第2の論理値を有する信号が出力される。この状態で、仮に上記電源電圧が上記第1の電圧を下回ったとしても、上記第3の電圧を超えているならば、上記第1の電圧判定回路において上記第2の論理値の信号が出力され続ける。
上記電源電圧が更に上昇し、上記電源電圧が上記第2の電圧を超えると、上記第2の電圧判定回路から上記第4の論理値を有する信号が出力される。この状態で、仮に上記電源電圧が上記第2の電圧を下回ったとしても、上記第4の電圧を超えているならば、上記第2の電圧判定回路において上記第4の論理値の信号が出力され続ける。
図1は、本発明の第1の実施形態に係る電源装置の構成の一例を示す図である。
自励式スイッチング電源回路1は、本発明の自励式スイッチング電源回路の一実施形態である。
制御回路2は、本発明の制御回路の一実施形態である。
自励式スイッチング電源回路1は、入力される駆動信号が自励発振によって振動することによりスイッチングを行うスイッチ回路を含んでおり、このスイッチ回路のスイッチング動作を停止させると自励発振が停止する。
図1に例示する自励式スイッチング電源回路1は、入力端子T1およびT2と、整流回路DB1と、nチャンネルMOS型のトランジスタQ1と、3つの巻線(W1,W2,W3)を持つトランスTR1と、ダイオードD1およびD2と、抵抗R1,…,R3と、キャパシタC1,…,C4と、出力検出回路11とを有する。
トランジスタQ1は、本発明のスイッチ回路の一実施形態である。
なお、整流回路DB1の負出力端子は、基準電位Vs1を有するものとする。
トランジスタQ1は、そのソースが基準電位Vs1の配線に接続され、そのドレインが巻線W1を介して整流回路DB1の正出力端子に接続され、そのゲートが抵抗R1を介して整流回路DB1の正出力端子に接続される。
制御回路2は、自励式スイッチング電源回路1に他励式スイッチング動作をさせるための制御を行う回路であり、自励式スイッチング電源回路1から供給される電力に基づいて動作する。例えば図1の例において、キャパシタC3に発生する電源電圧Vc3に基づいて動作する。
電圧判定回路21は、本発明の電圧判定回路の一実施形態である。
パルス信号出力回路22は、本発明のパルス信号出力回路の一実施形態である。
スイッチ駆動回路23は、本発明のスイッチ駆動回路の一実施形態である。
すなわち、電圧判定回路21は、論理値‘0’の信号S21を出力している状態で、電源電圧Vc3が第1の電圧V1より低いならば論理値‘0’の信号S21を引き続き出力し、電源電圧Vc3が第1の電圧V1より高くなる場合は論理値‘1’の信号S21を出力する。また、論理値‘1’の信号S21を出力している状態で、電源電圧Vc3が第3の電圧V3(V3<V1)より高いならば論理値‘1’の信号S21を引き続き出力し、電源電圧Vc3が第3の電圧V3より低くなる場合は論理値‘0’の信号S21を出力する。
図2に示す電圧判定回路21は、ヒステリシスコンパレータCP1と、分圧回路DV1とを有する。
図3に示すスイッチ駆動回路23は、pチャンネルMOS型のトランジスタQ3と、nチャンネルMOS型のトランジスタQ4と、AND回路231と、NOT回路232と、NAND回路233とを有する。
トランジスタQ3のソースは、電源電圧Vc3の配線に接続され、トランジスタQ4のソースは、基準電位Vs1の配線に接続される。
NOT回路232は、AND回路231の論理積を論理反転する。
NAND回路233は、電圧判定回路21の出力信号S21とNOT回路232の論理反転信号との反転論理積を演算する。この反転論理積は、トランジスタQ3のゲートに入力される。
信号S21が論理値‘0’の場合は、信号S22の論理値に応じて、ノードN1から出力される駆動信号が変化する。すなわち、信号S22が論理値‘1’のとき、トランジスタQ4がオン、トランジスタQ3がオフするため、トランジスタQ1のゲートを基準電位Vs1に引き下げる駆動信号が生成される。また、信号S22が論理値‘0’であれば、トランジスタQ4がオフ、トランジスタQ3がオンするため、トランジスタQ1のゲートを電源電圧Vc3に引き上げる駆動信号が生成される。
図4(A)は、キャパシタC3に生じる電源電圧Vc3を示す。
図4(B)は、電圧判定回路21の出力信号S21を示す。
図4(C)は、トランジスタQ1のゲートを駆動する自励式スイッチング動作の信号成分を示す。
図4(D)は、トランジスタQ1のゲートを駆動する他励式スイッチング動作の信号成分を示す。
図4(E)は、トランジスタQ3のゲート電圧Vg3を示す。
図4(F)は、トランジスタQ4のゲート電圧Vg4を示す。
図4(G)は、トランジスタQ1のゲート電圧Vg1を示す。
巻線W1の電流が増大し、トランジスタQ1の非飽和状態を維持できる電流を超えると、トランジスタQ1は非飽和状態から飽和状態に変化する。飽和状態になると、巻線電流の増大が止まり、トランジスタQ1のドレイン−ソース間電圧が上昇するとともに、巻線W1の電圧が低下する。
巻線W1の電圧が低下すると、これに伴って巻線W3の電圧が低下し、キャパシタC2および抵抗R2を介して巻線W3に引き込まれる電流が増大して、トランジスタQ1のゲート電圧が低下する。ゲート電圧が低下すると、トランジスタQ1のドレイン電流が減少してコレクタ−エミッタ間電圧が更に上昇し、巻線W1の電圧が更に小さくなる。この正帰還動作によって、トランジスタQ1は急速にオフする。
トランジスタQ1がオフすると、トランスTR1の各巻線(W1、W2、W3)には、トランジスタQ1がオンのときとは逆の極性の電圧が発生する。これによりダイオードD1およびD2がオンして、キャパシタC3およびC4が充電される。
トランスTR1に蓄積されたエネルギーがキャパシタC3およびC4に放出され、各巻線の電圧がゼロになると、トランジスタQ1のゲートに抵抗R1から再び電流が供給されて、トランジスタQ1が再びオンする。
このようにして、トランジスタQ1のオンとオフが繰り返されることにより、キャパシタC3およびC4の電圧が上昇する。
一方、パルス信号出力回路22では、電圧判定回路21の出力信号S21が‘1’へ変化した後の一定時間、論理値‘0’の信号S22が持続して出力される。この間、ゲート電圧Vg3およびVg4がハイレベルになり、トランジスタQ3がオフ、トランジスタQ4がオンするため、トランジスタQ1のゲート電圧Vg1は基準電位Vs1側に駆動されて、トランジスタQ1が強制的にオフ状態に設定される。その結果、自励式スイッチング電源回路1の自励発振が停止する(時刻t1〜t2)。
以降、制御回路2の電力は、他励式のスイッチング動作によって自励式スイッチング電源回路1が発生する電源電圧Vc3により賄われる。
このように、自励式スイッチング電源回路1の自励発振によって電源を起動させた後、制御回路2の駆動信号によって他励式スイッチング動作が行われるため、起動用に必要な電力は他励式スイッチング電源に比べて非常に小さくて済む。例えば図1の例では、トランジスタQ1のゲートを駆動する僅かな電力で済む。その結果、従来の他励式スイッチング電源に比べて起動回路の消費電力を大幅に削減することができる。しかも、起動スピードは自励式スイッチング電源と同程度であり、十分高速である。その上、起動後には他励式スイッチング電源として動作するため、自励式スイッチング電源では制御が難しい大電力の電源装置や出力変動幅の大きい電源装置にも適用可能である。
図5(A)は、キャパシタC3に生じる電源電圧Vc3を示す。
図5(B)は、巻線W1に流れる電流Iw1を示す。
図5(C)は、トランジスタQ1のゲートを駆動する自励式スイッチング動作の信号成分を示す。
図5(D)は、トランジスタQ1のゲートを駆動する他励式スイッチング動作の信号成分を示す。
図5(E)は、トランジスタQ1のゲート電圧Vg1を示す。
本実施形態に係る電源装置では、自励発振を持続的に停止させて自励式と他励式のスイッチング動作が重ならないようにしているため、上記のような不具合の発生を有効に防止することができる。
次に、本発明の第2の実施形態について説明する。
図6に示す電源装置は、図1に示す電源装置における制御回路2を制御回路2Aに置き換えたものであり、他の構成は図1に示す電源装置と同じである。
制御回路2Aは、制御回路2におけるパルス信号出力回路22をパルス信号出力回路22Aに置換し、更に、本発明の遅延回路の一実施形態である遅延回路24を設けたものである。
なお、パルス信号出力回路22Aは、先に述べたパルス信号出力回路22と同様に動作しても良い。すなわち、遅延信号S24が‘0’から‘1’へ変化した場合、トランジスタQ1をオフさせるための論理値‘0’の信号S22を所定時間出力した後で、電源電圧Voutを制御するためのパルス状の信号S22を出力しても良い。
図7(A)は、キャパシタC3に生じる電源電圧Vc3を示す。
図7(B)は、電圧判定回路21の出力信号S21を示す。
図7(C)は、遅延回路24から出力される遅延信号S24を示す。
図7(D)は、トランジスタQ1のゲートを駆動する自励式スイッチング動作の信号成分を示す。
図7(E)は、トランジスタQ1のゲートを駆動する他励式スイッチング動作の信号成分を示す。
図7(F)は、トランジスタQ3のゲート電圧Vg3を示す。
図7(G)は、トランジスタQ4のゲート電圧Vg4を示す。
図7(H)は、トランジスタQ1のゲート電圧Vg1を示す。
一方、このとき、遅延回路24の遅延信号S24はまだ論理値‘0’であるため、パルス信号出力回路22では論理値‘0’の信号S22が出力される。これにより、ゲート電圧Vg3およびVg4がハイレベルになり、トランジスタQ3がオフ、トランジスタQ4がオンするため、トランジスタQ1のゲート電圧Vg1は基準電位Vs1側に駆動されて、トランジスタQ1が強制的にオフ状態に設定される。その結果、自励式スイッチング電源回路1の自励発振が停止する(時刻t4〜t5)。
次に、本発明の第3の実施形態について説明する。
図8に示す電源装置は、図1に示す電源装置における制御回路2を制御回路2Bに置き換えたものであり、他の構成は図1に示す電源装置と同じである。
制御回路2Bは、制御回路2におけるパルス信号出力回路22をパルス信号出力回路22Bに置換し、更に、本発明の遅延回路の一実施形態である遅延回路25を設けたものである。
パルス信号出力回路22Bは、先に述べたパルス信号出力回路22と同様に動作しても良い。すなわち、電圧判定回路21の出力信号S21が‘0’から‘1’へ変化した場合、トランジスタQ1をオフさせるための論理値‘0’の信号S22を所定時間出力した後で、電源電圧Voutを制御するためのパルス状の信号S22を出力しても良い。
また、このとき、パルス信号出力回路22では、自励式スイッチング電源回路1の自励発振を停止させるための一定レベル(すなわち論理値‘0’)の信号S22が出力され、遅延回路25からも論理値‘0’の信号S25が出力される。
また、信号S21が論理値‘1’になると、スイッチ駆動回路23では、遅延回路25の遅延信号S25に応じた駆動信号が生成される。このとき、遅延回路25の遅延信号S25はまだ論理値‘0’の一定レベルに保持されているため、スイッチ駆動回路23では、トランジスタQ1を強制的にオフ状態に設定する駆動信号が生成される。その結果、自励式スイッチング電源回路1の自励発振が停止する。
また、図1、図6に示す電源装置と同様の動作によって、これと同様の効果を奏することができる。
次に、本発明の第4の実施形態について説明する。
図9に示す電源装置は、図1に示す電源装置における制御回路2を制御回路2Cに置き換えたものであり、他の構成は図1に示す電源装置と同じである。
制御回路2Cは、制御回路2と同様の構成を有するとともに、更に、本発明のトランジスタの一実施形態であるnチャンネルMOS型のトランジスタQ2と、抵抗R4およびR5とを設けたものである。
更に、図9の例において、電圧判定回路21は、電源電圧Vc3が第1の電圧V1より低いと判定した場合、論理値‘0’の信号S21としてローレベル(基準電位Vs1)の信号を出力し、電源電圧Vc3が第1の電圧V1より高いと判定した場合、論理値‘1’の信号S21としてハイレベル(電源電圧Vc3)の信号を出力する。
次に、本発明の第5の実施形態について説明する。
図10に示す電源装置は、図1に示す電源装置における制御回路2を制御回路2Dに置き換えたものであり、他の構成は図1に示す電源装置と同じである。
パルス信号出力回路22Dは、本発明のパルス信号出力回路の一実施形態である。
スイッチ駆動回路23Dは、本発明のスイッチ駆動回路の一実施形態である。
第1の電圧判定回路21−1は、本発明の第1の電圧判定回路の一実施形態である。
第2の電圧判定回路21−2は、本発明の第2の電圧判定回路の一実施形態である。
すなわち、第1の電圧判定回路21は、論理値‘0’の信号S21−1を出力している状態で、電源電圧Vc3が第1の電圧V1より低いならば論理値‘0’の信号S21−1を引き続き出力し、電源電圧Vc3が第1の電圧V1より高くなる場合は論理値‘1’の信号S21−1を出力する。また、論理値‘1’の信号S21−1を出力している状態で、電源電圧Vc3が第3の電圧V3(V3<V1)より高いならば論理値‘1’の信号S21−1を引き続き出力し、電源電圧Vc3が第3の電圧V3より低くなる場合は論理値‘0’の信号S21−1を出力する。
ヒステリシス特性を有する第1の電圧判定回路21−1は、例えば図2に示す電圧判定回路21と同様に、分圧回路とヒステリシスコンパレータを用いて構成することが可能である。
すなわち、第2の電圧判定回路21−2は、論理値‘0’の信号S21−2を出力している状態で、電源電圧Vc3が第2の電圧V2より低いならば論理値‘0’の信号S21−2を引き続き出力し、電源電圧Vc3が第2の電圧V2より高くなる場合は論理値‘1’の信号S21−2を出力する。また、論理値‘1’の信号S21−2を出力している状態で、電源電圧Vc3が第4の電圧V4(V4<V2)より高いならば論理値‘1’の信号S21−2を引き続き出力し、電源電圧Vc3が第4の電圧V4より低くなる場合は論理値‘0’の信号S21−2を出力する。
ヒステリシス特性を有する第2の電圧判定回路21−2は、例えば図2に示す電圧判定回路21と同様に、分圧回路とヒステリシスコンパレータを用いて構成することが可能である。
自励式スイッチング電源回路1に他励式スイッチング動作をさせる場合、パルス信号出力回路22は、例えば、出力検出回路11において検出される電源電圧Voutが所定の電圧となるように、信号S22のパルス幅を負帰還制御する。また、出力検出回路11において検出される電流Ioutが所定の上限値を超えて過電流状態となった場合、電流Ioutが制限されるように信号S22のパルス幅を制御する。
図11(A)は、キャパシタC3に生じる電源電圧Vc3を示す。
図11(B)は、第1の電圧判定回路21−1の出力信号S21−1を示す。
図11(C)は、第2の電圧判定回路21−2の出力信号S21−2を示す。
図11(D)は、トランジスタQ1のゲートを駆動する自励式スイッチング動作の信号成分を示す。
図11(E)は、トランジスタQ1のゲートを駆動する他励式スイッチング動作の信号成分を示す。
図11(F)は、トランジスタQ3のゲート電圧Vg3を示す。
図11(G)は、トランジスタQ4のゲート電圧Vg4を示す。
図11(H)は、トランジスタQ1のゲート電圧Vg1を示す。
一方、このとき、第2の電圧判定回路21−2では論理値‘0’の出力信号S21−2が出力されるため、パルス信号出力回路22Dでは論理値‘0’の信号S22が出力される。これにより、ゲート電圧Vg3およびVg4がハイレベルになり、トランジスタQ3がオフ、トランジスタQ4がオンするため、トランジスタQ1のゲート電圧Vg1は基準電位Vs1側に駆動されて、トランジスタQ1は強制的にオフ状態に設定される。その結果、自励式スイッチング電源回路1の自励発振が停止する(時刻t6〜t7)。
次に、本発明の第6の実施形態について説明する。
図12に示す電源装置は、図1に示す電源装置における制御回路2を制御回路2Eに置き換えたものであり、他の構成は図1に示す電源装置と同じである。
パルス信号出力回路22Eは、本発明のパルス信号出力回路の一実施形態である。
スイッチ駆動回路23Eは、本発明のスイッチ駆動回路の一実施形態である。
第1の電圧判定回路21−1は、本発明の第1の電圧判定回路の一実施形態である。
第2の電圧判定回路21−2は、本発明の第2の電圧判定回路の一実施形態である。
トランジスタQ2は、本発明のトランジスタの一実施形態である。
ただし、トランジスタQ2のゲートには、抵抗R5を介して第1の電圧判定回路21−1の出力信号S21−1が入力される。
また、図12の例において、第1の電圧判定回路21−1は、電源電圧Vc3が第1の電圧V1より低いと判定した場合、論理値‘0’の信号S21−1としてローレベル(基準電位Vs1)の信号を出力する。電源電圧Vc3が第1の電圧V1より低いと判定した場合は、論理値‘1’の信号S21−1としてハイレベル(電源電圧Vc3)の信号を出力する。
Claims (13)
- 入力される駆動信号が自励発振によって振動することによりスイッチングを行うスイッチ回路を含み、上記スイッチ回路のスイッチング動作を停止させると上記自励発振が停止する自励式スイッチング電源回路と、
上記自励式スイッチング電源回路から供給される電力に基づいて動作する制御回路であって、上記自励式スイッチング電源回路において発生する電源電圧が第1の電圧を超えると、上記スイッチ回路の上記駆動信号の入力端子に上記自励発振を停止させるための一定レベルの信号を供給し、当該信号の供給を一定の時間持続した後、もしくは、当該信号の供給を上記電源電圧が上記第1の電圧より高い第2の電圧を超えるまで持続した後、上記電源電圧を制御するためのパルス信号を上記入力端子に供給する制御回路と、
を有する電源装置。 - 上記制御回路は、
上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より高いか否かを判定する電圧判定回路と、
上記電圧判定回路において上記電源電圧が上記第1の電圧を超えたと判定された場合、上記自励発振を停止させるための一定レベルの信号を所定時間出力した後で、上記電源電圧を制御するためのパルス信号を出力するパルス信号出力回路と、
上記電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給するスイッチ駆動回路と、
を含む、
請求項1に記載の電源装置。 - 上記電圧判定回路は、上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より低い場合に第1の論理値を有し、上記電源電圧が上記第1の電圧より高い場合に第2の論理値を有する信号を出力し、
上記パルス信号出力回路は、上記電圧判定回路の出力信号の値が上記第1の論理値から上記第2の論理値へ変化した場合、上記自励発振を停止させるための一定レベルの信号を所定時間出力した後で、上記電源電圧を制御するためのパルス信号を出力し、
上記スイッチ駆動回路は、上記電圧判定回路の出力信号が上記第1の論理値を有する場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記電圧判定回路の出力信号が上記第2の論理値を有する場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給する、
請求項2に記載の電源装置。 - 上記電圧判定回路は、上記第1の論理値の信号を出力している状態で、上記電源電圧が上記第1の電圧より低いならば上記第1の論理値の信号を出力し、上記電源電圧が上記第1の電圧より高いならば上記第2の論理値の信号を出力し、上記第2の論理値の信号を出力している状態で、上記電源電圧が上記第1の電圧より低い第3の電圧より高いならば上記第2の論理値の信号を出力し、上記電源電圧が上記第3の電圧より低いならば上記第1の論理値の信号を出力する、
請求項3に記載の電源装置。 - 上記制御回路は、上記電圧判定回路の出力信号を遅延させて上記パルス信号出力回路に入力する遅延回路を含んでおり、
上記パルス信号出力回路は、上記遅延回路において遅延された上記電圧判定回路の出力信号が上記第1の論理値を有する場合、上記一定レベルの信号を出力し、当該遅延された出力信号が上記第2の論理値を有する場合、上記電源電圧を制御するためのパルス信号を出力する、
請求項3に記載の電源装置。 - 上記制御回路は、上記パルス信号出力回路から出力される信号を遅延させて上記スイッチ駆動回路に入力する遅延回路を含んでおり、
上記パルス信号出力回路は、上記電圧判定回路の出力信号が上記第1の論理値を有する場合、上記一定レベルの信号を出力し、上記電圧判定回路の出力信号が上記第2の論理値を有する場合、上記電源電圧を制御するためのパルス信号を出力する、
請求項3に記載の電源装置。 - 上記制御回路は、上記スイッチ回路の上記入力端子と基準電位を有する配線との間に接続され、上記電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合に遮断状態となり、上記電源電圧が上記第1の電圧より高いと判定される場合に能動状態となるように制御されるトランジスタを含み、
上記自励式スイッチング電源回路は、上記スイッチ回路の上記入力端子が上記基準電位に保持される場合、上記自励発振を停止する、
請求項1に記載の電源装置。 - 上記制御回路は、
上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より高いか否かを判定する第1の電圧判定回路と、
上記電源電圧が上記第2の電圧より高いか否かを判定する第2の電圧判定回路と、
上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より低いと判定される場合、上記自励発振を停止させるための一定レベルの信号を出力し、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より高いと判定される場合、上記電源電圧を制御するためのパルス信号を出力するパルス信号出力回路と、
上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給するスイッチ駆動回路と、
を含む、
請求項1に記載の電源装置。 - 上記第1の電圧判定回路は、上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より低い場合に第1の論理値を有し、上記電源電圧が上記第1の電圧より高い場合に第2の論理値を有する信号を出力し、
上記第2の電圧判定回路は、上記電源電圧が上記第2の電圧より低い場合に第3の論理値を有し、上記電源電圧が上記第2の電圧より高い場合に第4の論理値を有する信号を出力し、
上記パルス信号出力回路は、上記第2の電圧判定回路の出力信号が上記第3の論理値を有する場合、一定レベルの信号を出力し、上記第2の電圧判定回路の出力信号が上記第4の論理値を有する場合、上記電源電圧を制御するためのパルス信号を出力し、
上記スイッチ駆動回路は、上記第1の電圧判定回路の出力信号が上記第1の論理値を有する場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第1の電圧判定回路の出力信号が上記第2の論理値を有する場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給する、
請求項8に記載の電源装置。 - 上記第1の電圧判定回路は、上記第1の論理値の信号を出力している状態で、上記電源電圧が上記第1の電圧より低いならば上記第1の論理値の信号を出力し、上記電源電圧が上記第1の電圧より高いならば上記第2の論理値の信号を出力し、上記第2の論理値の信号を出力している状態で、上記電源電圧が上記第1の電圧より低い第3の電圧より高いならば上記第2の論理値の信号を出力し、上記電源電圧が上記第3の電圧より低いならば上記第1の論理値の信号を出力し、
上記第2の電圧判定回路は、上記第3の論理値の信号を出力している状態で、上記電源電圧が上記第2の電圧より低いならば上記第3の論理値の信号を出力し、上記電源電圧が上記第2の電圧より高いならば上記第4の論理値の信号を出力し、上記第4の論理値の信号を出力している状態で、上記電源電圧が上記第2の電圧より低い第4の電圧より高いならば上記第4の論理値の信号を出力し、上記電源電圧が上記第4の電圧より低いならば上記第3の論理値の信号を出力する、
請求項9に記載の電源装置。 - 上記制御回路は、
上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より高いか否かを判定する第1の電圧判定回路と、
上記電源電圧が上記第2の電圧より高いか否かを判定する第2の電圧判定回路と、
上記電源電圧を制御するためのパルス信号を出力するパルス信号出力回路と、
上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より低いと判定される場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第2の電圧判定回路において上記電源電圧が上記第2の電圧より高いと判定される場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給するスイッチ駆動回路と、
上記入力端子と基準電位を有する配線との間に接続され、上記第1の電圧判定回路において上記電源電圧が上記第1の電圧より低いと判定される場合に遮断状態となり、上記電圧判定回路において上記電源電圧が上記第1の電圧より高いと判定される場合に能動状態となるように制御されるトランジスタと、
を含み、
上記自励式スイッチング電源回路は、上記スイッチ回路の上記入力端子が上記基準電位に保持される場合、上記自励発振を停止する、
請求項1に記載の電源装置。 - 上記第1の電圧判定回路は、上記自励式スイッチング電源回路において発生する電源電圧が上記第1の電圧より低い場合に第1の論理値を有し、上記電源電圧が上記第1の電圧より高い場合に第2の論理値を有する信号を出力し、
上記第2の電圧判定回路は、上記電源電圧が上記第2の電圧より低い場合に第3の論理値を有し、上記電源電圧が上記第2の電圧より高い場合に第4の論理値を有する信号を出力し、
上記スイッチ駆動回路は、上記第2の電圧判定回路の出力信号が上記第3の論理値を有する場合、上記スイッチ回路の上記入力端子に対する駆動信号の供給を停止し、上記第2の電圧判定回路の出力信号が上記第4の論理値を有する場合、上記パルス信号出力回路の出力信号レベルに応じたレベルを有する駆動信号を生成して上記入力端子に供給し、
上記トランジスタは、上記第1の電圧判定回路の出力信号が上記第1の論理値を有する場合に上記遮断状態となり、上記第1の電圧判定回路の出力信号が上記第2の論理値を有する場合に上記能動状態となるように制御される、
請求項11に記載の電源装置。 - 上記第1の電圧判定回路は、上記第1の論理値の信号を出力している状態で、上記電源電圧が上記第1の電圧より低いならば上記第1の論理値の信号を出力し、上記電源電圧が上記第1の電圧より高いならば上記第2の論理値の信号を出力し、上記第2の論理値の信号を出力している状態で、上記電源電圧が上記第1の電圧より低い第3の電圧より高いならば上記第2の論理値の信号を出力し、上記電源電圧が上記第3の電圧より低いならば上記第1の論理値の信号を出力し、
上記第2の電圧判定回路は、上記第3の論理値の信号を出力している状態で、上記電源電圧が上記第2の電圧より低いならば上記第3の論理値の信号を出力し、上記電源電圧が上記第2の電圧より高いならば上記第4の論理値の信号を出力し、上記第4の論理値の信号を出力している状態で、上記電源電圧が上記第2の電圧より低い第4の電圧より高いならば上記第4の論理値の信号を出力し、上記電源電圧が上記第4の電圧より低いならば上記第3の論理値の信号を出力する、
請求項12に記載の電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294918A JP4539272B2 (ja) | 2004-10-07 | 2004-10-07 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004294918A JP4539272B2 (ja) | 2004-10-07 | 2004-10-07 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006109648A JP2006109648A (ja) | 2006-04-20 |
JP4539272B2 true JP4539272B2 (ja) | 2010-09-08 |
Family
ID=36378693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004294918A Expired - Fee Related JP4539272B2 (ja) | 2004-10-07 | 2004-10-07 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4539272B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017145799A1 (ja) * | 2016-02-23 | 2017-08-31 | 横浜ゴム株式会社 | 芳香族ビニル-ジエン共重合体、芳香族ビニル-ジエン共重合体の製造方法、及び、ゴム組成物 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS611265A (ja) * | 1984-06-11 | 1986-01-07 | Toshiba Corp | スイツチングレギユレ−タ |
DE4212472B4 (de) * | 1992-04-14 | 2006-02-09 | Deutsche Thomson-Brandt Gmbh | Freischwingendes Schaltnetzteil |
-
2004
- 2004-10-07 JP JP2004294918A patent/JP4539272B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017145799A1 (ja) * | 2016-02-23 | 2017-08-31 | 横浜ゴム株式会社 | 芳香族ビニル-ジエン共重合体、芳香族ビニル-ジエン共重合体の製造方法、及び、ゴム組成物 |
Also Published As
Publication number | Publication date |
---|---|
JP2006109648A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4320787B2 (ja) | スイッチング電源装置 | |
JP5169135B2 (ja) | スイッチング電源装置 | |
JP3753112B2 (ja) | スイッチング電源装置およびそれを用いた電子装置 | |
JP2003224972A (ja) | スイッチング電源装置 | |
JP2003088117A (ja) | スイッチング電源装置 | |
JP3816396B2 (ja) | スイッチング電源装置 | |
JP2001238444A (ja) | スイッチング電源装置 | |
JP4548484B2 (ja) | 同期整流型フォワードコンバータ | |
JP4788805B2 (ja) | 半導体スイッチング素子のドライブ回路 | |
JP4539272B2 (ja) | 電源装置 | |
JP3826804B2 (ja) | 2重化電源システム | |
US7746674B2 (en) | Self-oscillating power converter | |
JP2006314189A (ja) | 電源レギュレーション回路、および半導体装置 | |
JP2602752B2 (ja) | 絶縁ゲート型電力用半導体素子の駆動回路 | |
JP4321277B2 (ja) | 電源装置 | |
JP2011030379A (ja) | スイッチング電源装置 | |
JP2015154682A (ja) | Dc/dcコンバータ | |
JP2005143282A (ja) | 降圧型pwmコンバータ | |
JP4858815B2 (ja) | フォワードコンバータ | |
JP4485404B2 (ja) | 自励式スイッチング電源装置 | |
EP0824781B1 (en) | Power-supply circuit | |
JP7472654B2 (ja) | スイッチング制御回路、llcコンバータ | |
JP7479313B2 (ja) | スイッチング電源装置 | |
JP4955454B2 (ja) | スイッチング電源の制御回路およびそれを利用したスイッチング電源 | |
JP2011083110A (ja) | スイッチング電源装置およびそれを備えた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100603 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |