JP4955454B2 - スイッチング電源の制御回路およびそれを利用したスイッチング電源 - Google Patents

Description

本発明は、スイッチング電源に関し、特に自励型のリンギングチョーク型ＤＣ／ＤＣコンバータの制御技術に関する。

テレビ、冷蔵庫などの家電製品は、商用交流電圧を受け、これを内部のダイオード整流ブリッジを用いて直流電圧に変換する。家電製品の内部の電子回路に必要な数Ｖから十数Ｖ程度の直流電圧は、整流ブリッジ回路の出力電圧を、スイッチング電源（ＤＣ／ＤＣコンバータ）を利用して生成される。

スイッチング電源のひとつとして、リンギングチョーク型ＤＣ／ＤＣコンバータ（以下、単にＲＣＣという）が知られている。ＲＣＣは、トランスに帰還コイル（補助コイル）を設けてスイッチング動作を繰り返す自励発振型コンバータであり、トランス、出力キャパシタ、スイッチングトランジスタおよびスイッチングトランジスタのオンオフを制御するための制御回路を備える。たとえば特許文献１から３には、ＲＣＣが開示される。

特許文献１〜３のＲＣＣは、エネルギ伝達方式としてトランスを使ったフライバック型が一般的であり、入力と出力との間はトランスで絶縁されている。これらのＲＣＣを利用すると、回路構成が簡単で安価にできるという長所がある。

特開２００２−１３６１２６号公報 特開昭６３−２５７４６４号公報 特開平２−２６２７０号公報

しかし、上記特許文献に記載される技術では、入力電圧や出力電流の変化に応じて周波数が大きく変わるという問題がある。特に出力電流が減少する軽負荷時にスイッチング周波数が高くなるため、消費電力（損失）が大きくなってしまう。

本発明はかかる課題に鑑みてなされたものであり、その包括的な目的は、軽負荷時の消費電力を低減したスイッチング電源の提供にある。

本発明のある態様の制御回路は、トランスを含む自励式スイッチング電源の制御回路であって、入力電圧が印加され、かつトランスの１次コイルの一端と接続されるべき第１端子と、１次コイルの他端と接続されるべき第２端子と、トランスの１次側に設けられた帰還コイルの一端と接続されるべき第３端子と、帰還コイルの他端と接続されるべき第４端子と、一端が第２端子に接続されたスイッチングトランジスタと、スイッチングトランジスタの制御端子と第１端子の間に設けられたプルアップ抵抗と、スイッチングトランジスタの他端と、第４端子との間に設けられた電流検出抵抗と、スイッチングトランジスタの制御端子と第３端子との間に直列に設けられた、帰還抵抗および帰還キャパシタと、カソードが第３端子に接続された第１ダイオードと、第１ダイオードのアノードと、基準電圧端子との間に設けられた時定数キャパシタと、時定数キャパシタに蓄えられた電荷を放電する経路に設けられた放電用抵抗と、アノードが第１ダイオードのアノードに接続された第２ダイオードと、第２ダイオードのカソードと第４端子との間に設けられた補助抵抗と、一端が第２ダイオードのカソードと接続され、他端がスイッチングトランジスタの制御端子に接続され、制御端子がスイッチングトランジスタの他端と接続された制御トランジスタと、を備える。

この態様によると、スイッチングトランジスタのオン、オフは、制御トランジスタのオンオフに応じて切り替えられる。軽負荷状態では、スイッチングトランジスタがオフしても、制御トランジスタの一端の電圧が、時定数キャパシタと放電用抵抗で定まる時定数に応じて変化するため、制御トランジスタがオンし続け、スイッチング動作が停止する。その後、時定数に応じた休止時間の経過後に、制御トランジスタがオンすると、再びスイッチングトランジスタがオンし、スイッチング動作が再開される。この態様によれば、軽負荷状態では、スイッチングトランジスタＱ１が間欠発振するため、消費電力を低減することができる。なお、トランジスタの制御端子とは、バイポーラトランジスタのベース、電界効果トランジスタのゲートをいう。

放電用抵抗は、時定数キャパシタと並列に接続されてもよい。基準電圧端子は、第４端子であってもよいし、別の電位が安定した端子であってもよい。

各部材がプリント基板上に実装され、モジュールとして構成されてもよい。この場合、モジュールに加えて、任意の周辺回路部品を組み合わせるによって、簡易に、消費電力の小さなスイッチング電源を構成できる。

本発明の別の態様は、スイッチング電源である。このスイッチング電源は、上述の制御回路と、１次側に１次コイルおよび帰還コイルが設けられ、２次側に２次コイルが設けられたトランスと、トランスの２次コイルの両端に直列に接続された出力ダイオードおよび出力キャパシタと、を備える。トランスの１次コイルの一端が、制御回路の第１端子に接続され、トランスの１次コイルの他端が、制御回路の第２端子に接続され、トランスの帰還コイルの一端が、制御回路の第３端子に接続され、トランスの帰還コイルの他端が、制御回路の第４端子に接続される。

この態様によれば、トランスの２次側に接続される負荷の電流が小さな場合、自動的に間欠発振に移行するため、消費電力を好適に削減できる。

なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明によれば、ＲＣＣの消費電力（損失）を低減できる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａと部材Ｂが接続」された状態とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ａと部材Ｂの間に部材Ｃが設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、本発明の実施の形態に係るスイッチング電源２００の構成を示す回路図である。本実施の形態に係るスイッチング電源２００は、制御回路１００と、出力回路４０と、を含むＲＣＣである。このスイッチング電源２００は、入力端子２０２に入力された入力電圧Ｖｉｎを降圧、安定化し、得られる出力電圧Ｖｏｕｔを出力端子２０４から出力する。

出力回路４０は、トランス４２、出力ダイオードＤ１０、出力キャパシタＣ１０を含む。出力回路４０は、１次側に設けられた１次コイルＬ１および帰還コイルＬ３、２次側に設けられた２次コイルＬ２を含む。１次コイルＬ１、帰還コイルＬ３は、同じ極性で配置され、２次コイルＬ２は１次コイルＬ１、帰還コイルＬ３に対して逆極性にて配置されている。

出力ダイオードＤ１０および出力キャパシタＣ１０は、トランス４２の２次コイルＬ２の両端に直列に接続される。具体的には、出力ダイオードＤ１０のアノードは、２次コイルＬ２の一端に接続され、そのカソードは出力キャパシタＣ１０の一端と接続される。出力キャパシタＣ１０の他端は、２次コイルＬ２の他端と接続される。出力端子２０４は、出力キャパシタＣ１０と出力ダイオードＤ１０の接続点である。１次コイルＬ１の一端は、入力端子２０２と接続され、入力電圧Ｖｉｎが印加されている。

制御回路１００は、後述する各部材がプリント基板上に実装されて、モジュールとして構成される。制御回路１００は、出力回路４０と接続するために、第１端子Ｐ１、第２端子Ｐ２、第３端子Ｐ３、第４端子Ｐ４を備える。第１端子Ｐ１は、入力電圧Ｖｉｎが印加されるとともに、トランス４２の１次コイルＬ１の一端と接続される。第２端子Ｐ２は、１次コイルＬ１の他端と接続される。第３端子Ｐ３は、帰還コイルＬ３の一端と接続される。第４端子Ｐ４は、帰還コイルＬ３の他端と接続される。第４端子Ｐ４には、基準となる固定電圧Ｖ２が印加される。以下では説明を簡略化するために、Ｖ２＝０Ｖ（接地電位）であるとして説明する。

制御回路１００は、スイッチングトランジスタＱ１、制御トランジスタＱ２、帰還抵抗Ｒ１、放電用抵抗Ｒ２、電流検出抵抗Ｒ３、補助抵抗Ｒ４、ベース抵抗Ｒ５、プルアップ抵抗Ｒ６、第１ダイオードＤ１、第２ダイオードＤ２、帰還キャパシタＣ１、時定数キャパシタＣ２を備える。

スイッチングトランジスタＱ１はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、一端（ドレイン）が第２端子Ｐ２に接続される。プルアップ抵抗Ｒ６は、スイッチングトランジスタＱ１の制御端子（ゲート）と第１端子Ｐ１の間に設けられる。

電流検出抵抗Ｒ３は、スイッチングトランジスタＱ１のドレイン電流の経路上、すなわちスイッチングトランジスタＱ１の他端（ソース）と、電位の基準となる第４端子Ｐ４との間に設けられる。スイッチングトランジスタＱ１および電流検出抵抗Ｒ３は、１次コイルＬ１に流れる電流（以下、１次電流Ｉｑ１という）の経路上に設けられている。電流検出抵抗Ｒ３には、１次電流Ｉｑ１に応じた電圧降下（Ｖ１＝Ｉｑ１×Ｒ３）が発生する。

帰還キャパシタＣ１および帰還抵抗Ｒ１は、スイッチングトランジスタＱ１の制御端子（ゲート）と第３端子Ｐ３との間に直列に設けられる。帰還コイルＬ３に流れる電流（以下、帰還電流Ｉｆｂという）は、第１ダイオードＤ１を含む経路の電流と、帰還抵抗Ｒ１および帰還キャパシタＣ１を含む経路の電流との和である。

第１ダイオードＤ１は、カソードが第３端子Ｐ３に接続される。時定数キャパシタＣ２は、第１ダイオードＤ１のアノードと、第４端子Ｐ４との間に設けられる。放電用抵抗Ｒ２は、時定数キャパシタＣ２に蓄えられた電荷を放電する経路に設けられる。図１の回路において、放電用抵抗Ｒ２は時定数キャパシタＣ２と並列に、すなわち、第１ダイオードＤ１のアノードと第４端子Ｐ４の間に設けられる。時定数キャパシタＣ２の容量は、たとえば１μＦ〜数μＦ程度に設定する。

第２ダイオードＤ２は、アノードが第１ダイオードＤ１のアノード側に、カソードが第４端子Ｐ４側となる向きに設けられる。第２ダイオードＤ２はツェナーダイオードであって、アノードカソード間に、ツェナー電圧Ｖｚが発生する。補助抵抗Ｒ４は、第２ダイオードＤ２のカソードと第４端子Ｐ４との間に設けられる。補助抵抗Ｒ４と第２ダイオードＤ２の接続点の電位をＶ３と記す。
第４端子Ｐ４の電位を基準とするとき、第２ダイオードＤ２のアノードの電位Ｖｄは、
Ｖｄ＝（Ｖ３−Ｖｚ）
で与えられる。

トランス４２の巻線比を、Ｎｓ：Ｎｄと書くとき、出力電圧Ｖｏｕｔは、
Ｖｏｕｔ＝−Ｖｄ×Ｎｓ／Ｎｄ
と表現される。アノード電圧Ｖｄは、ツェナー電圧Ｖｚで定まる一定値に保たれるため、出力電圧Ｖｏｕｔは上式を満たす一定値にレギュレートされる。

制御トランジスタＱ２は、ＮＰＮ型バイポーラトランジスタであって、一端（エミッタ）が第２ダイオードＤ２のカソードと接続され、他端（コレクタ）がスイッチングトランジスタＱ１の制御端子（ゲート）に接続され、制御端子（ベース）が、ベース抵抗Ｒ５を介してスイッチングトランジスタＱ１の他端（ソース）と接続される。

制御トランジスタＱ２は、スイッチングトランジスタＱ１のゲート電圧Ｖｇを制御することにより、スイッチングトランジスタＱ１のオン、オフを切り替える。つまり、制御トランジスタＱ２がオンすると、スイッチングトランジスタＱ１のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔより小さくなりオフ状態となる。

逆に、制御トランジスタＱ２がオフ状態となると、制御トランジスタＱ２のコレクタがオープンとなる。このとき、スイッチングトランジスタＱ１のゲート容量（不図示）が、プルアップ抵抗Ｒ６の経路と、帰還抵抗Ｒ１、帰還キャパシタＣ１を含む経路によって充電され、ゲート電圧Ｖｇが時間とともに上昇する。ゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔを超えると、スイッチングトランジスタＱ１をオンする。制御回路１００は、制御トランジスタＱ２のオン、オフに対応して、スイッチングトランジスタＱ１のオン、オフ状態をスイッチング制御する。

制御トランジスタＱ２のオン、オフ状態は、ベースエミッタ間電圧Ｖｂｅ、すなわち、放電用抵抗Ｒ２および第２ダイオードＤ２の両端の電圧（Ｖ１−Ｖ３）に応じて切り替えられる。

以上がスイッチング電源２００の構成である。次に、スイッチング電源２００の動作のを説明する。はじめに、出力端子２０４に接続される負荷（不図示）に、ある程度大きな電流が流れる通常の負荷時（以下、重負荷時という）の動作を説明し、続いて軽負荷時の動作を説明する。

１． 重負荷時の動作
あるタイミングで、スイッチングトランジスタＱ１がオンすると、スイッチング電圧Ｖｓｗが０Ｖ近くまで低下する。その結果、１次コイルＬ１の両端には、入力電圧Ｖｉｎが印加され、１次電流Ｉｑ１が時間とともに増加する。電流検出抵抗Ｒ３の電圧降下Ｖ３は、１次電流Ｉｑ１の増加にともなって上昇する。電圧降下Ｖ３に応じて制御トランジスタＱ２のベースエミッタ間電圧Ｖｂｅが増加する。

その後、あるタイミングで制御トランジスタＱ２のベースエミッタ間電圧Ｖｂｅが０．７Ｖを超えると、制御トランジスタＱ２がオンし、スイッチングトランジスタＱ１のゲートソース間電圧Ｖｇｓが低下し、スイッチングトランジスタＱ１がオフする。スイッチングトランジスタＱ１がオフすると、１次電流Ｉｑ１が流れなくなるため、電流検出抵抗Ｒ３の電圧降下Ｖ１は０Ｖに低下する。しばらくした後、制御トランジスタＱ２のベースエミッタ間電圧Ｖｂｅは、０．７Ｖより小さくなり、オフとなる。

スイッチングトランジスタＱ１がオフの期間、帰還電流Ｉｆｂによって、スイッチングトランジスタＱ１のゲート容量が充電され、ゲート電圧Ｖｇが上昇し始める。あるタイミングにて、ゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔを超えると、再びスイッチングトランジスタＱ１がオンする。

重負荷状態において、スイッチング電源２００は、以上の動作を繰り返すことにより安定した出力電圧Ｖｏｕｔを安定化する。

２． 軽負荷時の動作
次に、軽負荷時の動作を説明する。負荷が軽くなり、スイッチング電源２００の出力電流が減少するにしたがって、スイッチングトランジスタＱ１のスイッチング周波数は上昇していく。負荷電流がある程度小さくなると、本実施の形態に係るスイッチング電源２００は、以下ように間欠発振状態（バーストモード）に移行する。

ある時刻に、スイッチングトランジスタＱ１がオフすると、１次電流Ｉｑ１が流れなくなるため、制御トランジスタＱ２のベース電圧Ｖ１は０Ｖとなる。第２ダイオードＤ２のアノード電圧Ｖｄは、時定数キャパシタＣ２と放電用抵抗Ｒ２で定まる時定数τにしたがって、０Ｖに向かって緩やかに上昇していく。第２ダイオードＤ２のカソード電圧、すなわち、制御トランジスタＱ２のエミッタ電圧Ｖ３は、
Ｖ３＝Ｖｄ＋Ｖｚ
で与えられるから、エミッタ電圧Ｖ３も、アノード電圧Ｖｄと連動して、時間とともに緩やかに上昇し始める。

軽負荷状態において、エミッタ電圧Ｖ３は−１Ｖ程度となる。したがって、スイッチングトランジスタＱ１がオフであっても、制御トランジスタＱ２のベースエミッタ間には、０．７Ｖを超える電圧が印加される。その結果、スイッチングトランジスタＱ１がオフ状態であるにもかかわらず、制御トランジスタＱ２はオンし続ける。これが上述した重負荷時の動作と異なる点である。

スイッチングトランジスタＱ１がオフにもかかわらず、制御トランジスタＱ２がオフし続けると、スイッチングトランジスタＱ１のゲート電圧Ｖｇが上昇しないため、スイッチングトランジスタＱ１は再びオンせず、スイッチングが停止する。

その後、時定数キャパシタＣ２の放電が進み、第２ダイオードＤ２のアノード電圧Ｖｄが上昇して、−０．７Ｖ以上になると、制御トランジスタＱ２のベースエミッタ間電圧Ｖｂｅが０．７Ｖ以下になるため、制御トランジスタＱ２がオフとなる。

制御トランジスタＱ２がオフすると、スイッチングトランジスタＱ１のゲート容量が充電され、ゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔを超えた時点で、スイッチングトランジスタＱ１がオンする。

軽負荷状態においては、スイッチングトランジスタＱ１が数回、スイッチングを繰り返した後、スイッチング停止状態となり、その後、時定数キャパシタＣ２、放電用抵抗Ｒ２の時定数τに応じた休止時間の経過後に、再びスイッチングが再開される。

つまり、時定数キャパシタＣ２、放電用抵抗Ｒ２を設けることにより、軽負荷状態において、制御トランジスタＱ２のアノード電圧Ｖ３が、時定数τにしたがって変化する。その結果、スイッチングトランジスタＱ１がオフした後も、時定数τに応じた期間、制御トランジスタＱ２がオンし続ける。その結果、軽負荷状態において、間欠モードでの動作が可能となるため、回路の消費電力を低減することができる。

つまり、時定数キャパシタＣ２および放電用抵抗Ｒ２で規定される時定数τは、軽負荷時に予測されるスイッチング動作の周期時間よりも十分に長く設定するとともに、重負荷時に予測されるスイッチング動作の周期時間と同程度に設定することが望ましい。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

本発明の実施の形態に係るスイッチング電源の構成を示す回路図である。

符号の説明

Ｐ１ 第１端子、 Ｑ１ スイッチングトランジスタ、 Ｃ１ 帰還キャパシタ、 Ｒ１ 帰還抵抗、 Ｄ１ 第１ダイオード、 Ｌ１ １次コイル、 Ｉｑ１ １次電流、 Ｐ２ 第２端子、 Ｑ２ 制御トランジスタ、 Ｃ２ 時定数キャパシタ、 Ｒ２ 放電用抵抗、 Ｄ２ 第２ダイオード、 Ｌ２ ２次コイル、 Ｐ３ 第３端子、 Ｒ３ 電流検出抵抗、 Ｌ３ 帰還コイル、 Ｐ４ 第４端子、 Ｒ４ 補助抵抗、 Ｒ５ ベース抵抗、 Ｒ６ プルアップ抵抗、 Ｄ１０ 出力ダイオード、 Ｃ１０ 出力キャパシタ、 ４０ 出力回路、 ４２ トランス、 １００ 制御回路、 ２００ スイッチング電源、 ２０２ 入力端子、 ２０４ 出力端子。

Claims (4)

1. トランスを含む自励式スイッチング電源の制御回路であって、
   入力電圧が印加され、かつ前記トランスの１次コイルの一端と接続されるべき第１端子と、
   前記１次コイルの他端と接続されるべき第２端子と、
   前記トランスの１次側に設けられた帰還コイルの一端と接続されるべき第３端子と、
   前記帰還コイルの他端と接続されるべき第４端子と、
   一端が前記第２端子に接続されたスイッチングトランジスタと、
   前記スイッチングトランジスタの制御端子と前記第１端子の間に設けられたプルアップ抵抗と、
   前記スイッチングトランジスタの他端と、前記第４端子との間に設けられた電流検出抵抗と、
   前記スイッチングトランジスタの制御端子と前記第３端子との間に直列に設けられた、帰還抵抗および帰還キャパシタと、
   カソードが前記第３端子に接続された第１ダイオードと、
   前記第１ダイオードのアノードと、基準電圧端子との間に設けられた時定数キャパシタと、
   前記時定数キャパシタに蓄えられた電荷を放電する経路に設けられた放電用抵抗と、
   アノードが前記第１ダイオードのアノードに接続された第２ダイオードと、
   前記第２ダイオードのカソードと前記第４端子との間に設けられた補助抵抗と、
   一端が前記第２ダイオードのカソードと接続され、他端が前記スイッチングトランジスタの制御端子に接続され、制御端子が前記スイッチングトランジスタの前記他端と接続された制御トランジスタと、
   を備えることを特徴とする制御回路。
2. 前記放電用抵抗は、前記時定数キャパシタと並列に接続されることを特徴とする請求項１に記載の制御回路。
3. 各部材がプリント基板上に実装され、モジュールとして構成されることを特徴とする請求項１または２に記載の制御回路。
4. 請求項１または２に記載の制御回路と、
   １次側に１次コイルおよび帰還コイルが設けられ、２次側に２次コイルが設けられたトランスと、
   前記トランスの２次コイルの両端に直列に接続された出力ダイオードおよび出力キャパシタと、
   を備え、
   前記トランスの１次コイルの一端が、前記制御回路の前記第１端子に接続され、
   前記トランスの１次コイルの他端が、前記制御回路の前記第２端子に接続され、
   前記トランスの帰還コイルの一端が、前記制御回路の前記第３端子に接続され、
   前記トランスの帰還コイルの他端が、前記制御回路の前記第４端子に接続されたことを特徴とするスイッチング電源。

Images