JP2006314189A - 電源レギュレーション回路、および半導体装置 - Google Patents
電源レギュレーション回路、および半導体装置 Download PDFInfo
- Publication number
- JP2006314189A JP2006314189A JP2006104757A JP2006104757A JP2006314189A JP 2006314189 A JP2006314189 A JP 2006314189A JP 2006104757 A JP2006104757 A JP 2006104757A JP 2006104757 A JP2006104757 A JP 2006104757A JP 2006314189 A JP2006314189 A JP 2006314189A
- Authority
- JP
- Japan
- Prior art keywords
- current
- switching element
- voltage
- constant
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】2次側に定電流制御回路を設けることなく、良好な定電流垂下特性を実現できる電源レギュレーション回路を提供する。
【解決手段】定電流動作時には、トランス110の2次巻線110Bを流れる2次電流のオンデューティが一定値で維持されるようにスイッチング素子1をターンオンして、定電流垂下特性を実現する。さらに、この時、スイッチング素子1を流れるドレイン電流IDの最大値を規定する電流リミットをスイッチング素子1のオン時間に第1と第2のレベルの間で変化させ、ドレイン電流IDのピーク値が一定となるようにする。
【選択図】図1
【解決手段】定電流動作時には、トランス110の2次巻線110Bを流れる2次電流のオンデューティが一定値で維持されるようにスイッチング素子1をターンオンして、定電流垂下特性を実現する。さらに、この時、スイッチング素子1を流れるドレイン電流IDの最大値を規定する電流リミットをスイッチング素子1のオン時間に第1と第2のレベルの間で変化させ、ドレイン電流IDのピーク値が一定となるようにする。
【選択図】図1
Description
本発明は、出力特性として定電流垂下特性を持つ電源レギュレーション回路、および半導体装置に関する。
従来より、充電器用の電源レギュレーション回路として、2次側に定電流制御回路を備えることで定電流垂下特性を実現したスイッチング電源装置が広く利用されている。すなわち、従来は、定電流垂下特性を利用してバッテリー等を定電流で充電するために、例えばスイッチング電源装置の2次側に、出力電流を検出するための抵抗器である出力電流検出抵抗器と、この出力電流検出抵抗器に流れる電流を一定に制御するための定電流制御回路と、この定電流制御回路の信号を1次側へ伝達するためのフォトカプラとを設け、出力電流が一定値以上になったときに定電流制御回路が働くように構成して、定電流垂下特性を実現していた。
しかしながら、このように定電流制御回路を備えることで定電流垂下特性を実現したスイッチング電源装置は、消費電力が大きく、また定電流制御回路やフォトカプラは高価であり、部品点数も多くなることから、スイッチング電源装置の省エネ化や、高効率化、小型化、低コスト化の妨げとなっていた。そのため、定電流制御回路を備えることなく定電流垂下特性を実現する必要性が高まっている。
以下、定電流制御回路を備えることなく定電流垂下特性を実現する従来のスイッチング電源装置について説明する。従来は、定電流動作時に、出力電圧が低下するにつれてスイッチング素子を流れる素子電流の最大値を規定する電流リミットを低くすることにより、定電流垂下特性を実現していた(例えば、特許文献1参照。)。
図16は、従来のスイッチング電源装置の構成を示すブロック図である。
図16において、制御回路200は、入出力部として、起動用電源入力部であるPIN端子と、補助電源電圧入力部であるVCC端子と、電流検出入力部であるCS端子と、スイッチング素子駆動出力部であるOUT端子と、制御回路のGND出力部であるGND端子とを有し、内部に発振回路を備え、OUT端子に接続されるスイッチング素子(MOSFET)210のゲートを駆動して、スイッチング素子210のスイッチング動作を制御する。
図16において、制御回路200は、入出力部として、起動用電源入力部であるPIN端子と、補助電源電圧入力部であるVCC端子と、電流検出入力部であるCS端子と、スイッチング素子駆動出力部であるOUT端子と、制御回路のGND出力部であるGND端子とを有し、内部に発振回路を備え、OUT端子に接続されるスイッチング素子(MOSFET)210のゲートを駆動して、スイッチング素子210のスイッチング動作を制御する。
スイッチング素子210は、トランス220の1次巻線220Aから流入する電流のオン・オフ制御を行う。スイッチング素子210を流れる素子電流(ドレイン電流)IDは、1次巻線220Aのインダクタンスにより入力電圧VINに比例した傾きを持つ三角波となる。
ダイオード231とコンデンサ232からなる整流平滑化回路は、スイッチング素子210のスイッチング動作によりトランス220の2次巻線220Bに発生する交流電力を直流電力に変換して、負荷233へ供給する。
また、ダイオード241とコンデンサ242からなる整流平滑化回路は、制御回路200の補助電源部および出力電圧検出部として活用され、スイッチング素子210のスイッチング動作によりトランス220の補助巻線220Cに発生する交流電力を直流電力に変換して、抵抗器243とコンデンサ244を介してVCC端子へ供給する。この補助巻線220Cに発生する交流電圧は、2次巻線220Bに発生する交流電圧に比例する。
制御回路200は、抵抗器250に発生する電圧が印加されるCS端子の電圧を基にスイッチング素子210を流れるドレイン電流IDを検出する。制御回路200は、スイッチング素子210に過電流が流れないようにするための過電流保護機能を持ち、ドレイン電流IDのピーク値Ipが電流リミットILIMITまで大きくなると、スイッチング素子210を自動的にターンオフさせる。
また、制御回路200は、VCC端子の電圧(VCC電圧)が一定電圧よりも高い場合には、VCC電圧が上昇するにつれてスイッチング素子210のオンデューティを小さくすることで定電圧特性を実現する。一方、VCC電圧が一定電圧よりも低い場合には、VCC端子へ流れ込む電流が低下するにつれて電流リミットILIMITを低下させることで定電流垂下特性を実現する。このとき、電流リミットILIMITは、出力電流IOを一定に保つために、VCC端子へ流れ込む電流の関数で変化する。
以上のように構成されたスイッチング電源装置の動作について、図面を用いて以下に説明する。図17は従来のスイッチング電源装置における各部の動作を表すタイミングチャートを示す図である。
VCC電圧が一定電圧VCC_Aよりも高い場合には、当該スイッチング電源装置は、VCC電圧の上昇に応じてスイッチング素子210のオンデューティDonを小さくして、定電圧特性を実現する。
負荷が重くなって、スイッチング素子210を流れるドレイン電流IDのピーク値Ipが電流リミットILIMITまで大きくなり、出力電力POが最大になり、出力電圧VOが低下すると、その低下に比例してVCC電圧が低下する。
そして、VCC電圧が一定電圧VCC_Aよりも低くなると、当該スイッチング電源装置は、VCC端子へ流れ込む電流の低下に応じて電流リミットILIMITを低下させて、定電流垂下特性を実現する。このとき、出力電流IOを一定に保つために、電流リミットILIMITをVCC端子へ流れ込む電流の関数で変化させる。
このように、定電流制御回路を備えることなく定電流垂下特性を実現する手法として、過電流保護機能を設け、スイッチング素子を流れるドレイン電流の最大値を設定することにより最大出力電力を決めて、それより重い負荷における出力電圧の低下を過負荷として検出し、そこから定電流動作とする手法が一般的に採用されてきた。
しかしながら、実際の回路においては、スイッチング素子を流れるドレイン電流IDのピーク値Ipは電流リミットILIMITに比べて大きくなる。これは、ドレイン電流IDが電流リミットILIMITまで大きくなったことを検出してからスイッチング素子が実際にターンオフするまでに、過電流検出遅れ時間Tdと呼ばれる一定の遅れ時間が存在するためである。
図18(a)に、任意の入力電圧VINに対して電流リミットILIMITが一定の場合のドレイン電流IDの波形を示す。上述したように、ドレイン電流IDは入力電圧VINに比例した傾きを持つ三角波となるが、過電流検出遅れ時間Tdは一定であるので、電流リミットILIMITが任意の入力電圧VINに対して一定である場合、必然的に、入力電圧VINに応じて過電流検出遅れ時間Tdにおけるドレイン電流IDの電流値の伸びが変化する。つまり、同じ電流リミットILIMITでもドレイン電流IDのピーク値Ipは入力電圧VINによって変化する。具体的には、図18(a)に示すように、入力電圧VINが高いときには、ドレイン電流IDの傾きが大きく、ドレイン電流IDのピーク値Ipも大きくなり、入力電圧VINが低いときには、ドレイン電流IDの傾きが小さく、ピーク値Ipも小さくなる。
したがって、入力電圧VINが高いと、低い場合に比べてドレイン電流IDの最大値が大きくなり、最大の出力電力POが大きくなる。これは過負荷の検出が重負荷側に移動することを意味し、そのため高い入力電圧VINでは低い場合に比べて定電流動作時の出力電流IOが大きくなる。
図19(a)に、任意の入力電圧に対して同じ電流リミットILIMITを用いて上記の従来の手法による定電流動作を行った場合の出力電圧VOと出力電流IOの関係を示す。
発振周波数を‘fosc’とすると、非連続モードの場合の出力電力POは、
PO=A×L×Ip2×fosc
となる。但し、‘A’は定数、‘L’はトランスの1次巻線のインダクタンスである。
PO=A×L×Ip2×fosc
となる。但し、‘A’は定数、‘L’はトランスの1次巻線のインダクタンスである。
発振周波数foscとスイッチング素子を流れるドレイン電流IDのピーク値Ipが一定であれば、入力電圧VINが変化しても出力電力POは一定となる。しかし、任意の入力電圧に対して同じ電流リミットILIMITを用いた場合、上記したような理由により、電流リミットILIMITにより決定されるドレイン電流IDの最大値が入力電圧VINにより変化し、最大の出力電力POも変化してしまう。そのため、図19(a)に示すように、高い入力電圧VINでは、過負荷の検出が重負荷側に移動して、入力電圧VINが低い場合に比べて定電流動作時の出力電流IOが大きくなる。
このように、スイッチング素子を流れるドレイン電流IDの最大値を使用して過負荷を検出し、ドレイン電流IDの最大値を規定する電流リミットILIMITを制御して定電流垂下特性を実現しようとすると、ドレイン電流IDの最大値が入力電圧VINによって変化し、最大の出力電力POも変化してしまうため、入力電圧VINによって定電流動作時の出力電流IOが変化してしまう。
従来はこの問題を解決するために以下の手法を採用している。すなわち、図20に示すように、スイッチング素子がターンオンしてからの一定時間、電流リミットILIMITをリニアに上昇させ、その後、スイッチング素子がターンオンした時の値まで低下させていた。
この電流リミットILIMITの上昇時の傾きを適当な値に設定することによって、図18(b)に示すように、入力電圧VINが高い場合のドレイン電流IDに対しては電流リミットILIMITが低くなり、入力電圧VINが低い場合のドレイン電流IDに対しては電流リミットILIMITが高くなるので、入力電圧VINによるドレイン電流IDのピーク値Ipの変化を小さくすることができる。したがって、この鋸型の電流リミットILIMITにより、結果的に過負荷の検出が一定に近くなり、入力電圧VINによる定電流動作時の出力電流IOの変化を抑えることができる。
但し、過電流検出遅れ時間Tdが一定の場合、任意の入力電圧VINに対してドレイン電流IDのピーク値Ipを一定にする電流リミットILIMITは、厳密には時間に対してリニアに変化しない。すなわち、スイッチング素子がターンオンしてからの時間を‘t’とすると、電流リミットILIMITは次の式で表される時間変化を行う必要がある。
ILIMIT(t)=Ip×(t−Td)/t
ILIMIT(t)=Ip×(t−Td)/t
図21に示す電流リミットILIMIT1は、過電流検出遅れ時間Tdが150nsの場合に、ドレイン電流IDのピーク値Ipを入力電圧によらず1Aにする電流リミットILIMITを表している。図21に示すように、電流リミットILIMIT1は、1次時間微分係数を正、2次時間微分係数を負とする、単純増加、上に凸な関数となり、時間に対してリニアに変化しない。
一方、電流リミットILIMIT2は、時間に対してリニアに変化する電流リミットILIMITであり、過電流検出遅れ時間Tdが150nsで且つスイッチング素子のオン時間Tonが1.0〜4.5μsの範囲で変化する場合に、ドレイン電流IDのピーク値Ipの誤差が±3%程度に収まるように設定されている。また、ピーク値Ip2は、この電流リミットILIMIT2を電流リミットILIMITとした場合の実際のピーク値Ipである。
ここで、オン時間Tonとはスイッチング素子がオンしている期間を表し、厳密には、スイッチング素子がターンオンしてから、ドレイン電流IDが電流リミットILIMITまで大きくなった後、過電流検出遅れ時間Tdだけ遅れてスイッチング素子がターンオフするまでの時間を言う。
図21に示すように、スイッチング素子のオン時間Tonに対してリニアに変化する電流リミットILIMIT2でも、所定のオン時間Tonの範囲内であればドレイン電流IDのピーク値Ipの入力電圧依存性を小さくすることができる。例に挙げたオン時間Tonの範囲(1.0〜4.5μs)は、4.5倍の範囲であり、例えばワールドワイド入力(AC85〜282V)の入力電圧範囲に十分対応することができる。そこで、従来は、例えば図21に示す電流リミットILIMIT2のように、電流リミットILIMITの上昇時の傾きを適当な値に設定していた。
しかしながら、過電流検出遅れ時間Tdに対してオン時間Tonが短い場合、つまり「Td/Ton」が大きい場合には、スイッチング素子を流れるドレイン電流IDのピーク値Ipの入力電圧依存性を小さくすることは難しい。このため、過電流検出遅れ時間Tdが長いことや、オン時間Tonが短いことは、リニアに時間変化する電流リミットILIMITを用いてピーク値Ipの入力電圧依存性を小さくすることには不利となる。このことは、図21に示すピーク電流Ip2が、オン時間Tonが1μs以下の場合に著しく1Aから外れていることからも分かる。
従来のスイッチング電源装置は、図17に示すように、電流リミットILIMITを小さくすることにより二次側へ供給するエネルギを小さくして定電流垂下特性を実現しているが、結果的にスイッチング素子を流れるドレイン電流IDのピーク値Ipが小さくなり、オン時間Tonが短くなる。
そのため、電流リミットILIMITを小さくすることによって定電流垂下特性を実現する場合、リニアに時間変化する鋸型の電流リミットILIMITを用いると、オン時間Tonが短くなるほどドレイン電流のピーク値Ipが著しく変化するので、出力電流IOを入力電圧VINと負荷の重さの変動に対して一定にすることが非常に困難になる。
図18(c)には、電流リミットILIMITを低下させ、スイッチング素子を流れるドレイン電流IDのピーク値Ipが小さくなった時のドレイン電流IDの波形を示している。
図18(c)に示すように、ドレイン電流IDのピーク値Ipが小さくなり、スイッチング素子のオン時間Tonが短くなったときの電流リミットILIMITの傾きを図18(b)に示す電流リミットILIMITと同じにした場合、入力電圧VINによってドレイン電流IDのピーク値Ipが変化する。このため、定電流動作時に鋸型の電流リミットILIMITを低下させて定電流垂下特性を実現する従来の手法では、図19(b)に示すような定電流垂下特性となり、出力電圧VOが低下した時に入力電圧VINによって出力電流IOが変化してしまうことが予想され、この点が、従来の問題点であった。
特開2003−189612号公報
本発明は、上記問題点に鑑み、定電流領域において、スイッチング素子のターンオフのタイミングから2次巻線(第2の巻線)に流れ始める2次電流のオンデューティが一定値で維持されるようにスイッチング素子をターンオンし、スイッチング素子を流れる素子電流が、スイッチング素子のオン時間(オン期間)に第1と第2のレベルの間で変化する電流リミットに達すると、スイッチング素子をターンオフすることにより、定電流制御回路や、フォトカプラ、出力電流検出抵抗器を不要にでき、さらに、入力電圧による定電流領域での出力電流の変化を抑制でき、良好な定電流垂下特性を実現できる電源レギュレーション回路を提供することを目的とする。
本発明の請求項1記載の電源レギュレーション回路は、入力電圧が入力される第1の巻線と、出力電圧を発生する第2の巻線と、を有するトランスと、第1の端子と第2の端子と制御端子の3端子を含み、前記制御端子において受信した制御信号に応答して前記第1と第2の端子を電気的に結合あるいは分離するように発振することで前記第1の巻線を流れる電流のオン・オフ制御を行うスイッチング素子と、前記制御信号を生成する制御回路と、を備え、前記スイッチング素子の発振を制御することにより前記第1と第2の巻線へのエネルギ供給量を制御して、前記第2の巻線に接続される負荷へ一定の出力電流を供給する電源レギュレーション回路であって、前記制御回路は、前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、前記スイッチング素子が前記第1と第2の端子を結合している期間に、前記素子電流の最大値を規定する電流リミットを第1のレベルと前記第1のレベルよりも大きい第2のレベルとの間で変化させる電流リミット可変機能と、前記第1と第2のレベルの間で変化する前記電流リミットに前記素子電流が達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、前記第2の巻線を流れる2次電流のオンデューティを検出して、該2次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有することを特徴とする。
また、本発明の請求項2記載の電源レギュレーション回路は、請求項1記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記素子電流検出機能による前記素子電流の検出値を変化させることにより、前記スイッチング素子が前記第1と第2の端子を結合している期間に、前記電流リミットを前記第1のレベルと前記第2のレベルとの間で変化させることを特徴とする。
また、本発明の請求項3記載の電源レギュレーション回路は、請求項1記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記電流リミットを決定する基準値を変化させることにより、前記スイッチング素子が前記第1と第2の端子を結合している期間に、前記電流リミットを前記第1のレベルと前記第2のレベルとの間で変化させることを特徴とする。
また、本発明の請求項4記載の電源レギュレーション回路は、請求項1ないし3のいずれかに記載の電源レギュレーション回路であって、前記トランスは、前記第2の巻線に発生する電圧の検出を行うための第3の巻線をさらに有し、前記制御回路は、前記第3の巻線に発生する電圧を基に前記2次電流のオンデューティを検出することを特徴とする。
また、本発明の請求項5記載の電源レギュレーション回路は、請求項1ないし4のいずれかに記載の電源レギュレーション回路であって、前記制御回路は、前記2次電流のオンデューティが一定値以下であると前記出力電圧が一定になるように前記エネルギ供給量を変化させる機能をさらに有することを特徴とする。
また、本発明の請求項6記載の電源レギュレーション回路は、請求項5記載の電源レギュレーション回路であって、前記制御回路は、前記2次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする。
また、本発明の請求項7記載の電源レギュレーション回路は、請求項5記載の電源レギュレーション回路であって、前記制御回路は、前記2次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第1と第2の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする。
また、本発明の請求項8記載の電源レギュレーション回路は、請求項5記載の電源レギュレーション回路であって、前記制御回路は、前記2次電流のオンデューティが一定値以下であって前記出力電流が所定値より小さいと、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第1と第2の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にし、前記2次電流のオンデューティが一定値以下であって前記出力電流が所定値以上では、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする。
また、本発明の請求項9記載の電源レギュレーション回路は、請求項1ないし8のいずれかに記載の電源レギュレーション回路であって、前記制御回路は、同一半導体基板上に形成されていることを特徴とする。
また、本発明の請求項10記載の電源レギュレーション回路は、請求項1ないし8のいずれかに記載の電源レギュレーション回路であって、前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする。
また、本発明の請求項11記載の半導体装置は、請求項1ないし8のいずれかに記載の前記制御回路が同一半導体基板上に形成されたことを特徴とする。
また、本発明の請求項12記載の半導体装置は、請求項1ないし8のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成されたことを特徴とする。
本発明によれば、定電流制御回路や、フォトカプラ、出力電流検出抵抗器を不要にでき、さらに、入力電圧による定電流領域での出力電流の変化を抑制でき、良好な定電流垂下特性を簡単に得ることができる。つまり、従来のように、ドレイン電流を検出し、ドレイン電流が電流リミットまで大きくなると出力電圧の低下に応じて電流リミットを小さくして、ドレイン電流のピーク値を小さくすることで定電流垂下特性を実現するのではなく、2次電流のオンデューティが一定値に維持されるようにスイッチング素子をターンオンし、素子電流が、スイッチング素子のオン時間(オン期間)に第1と第2のレベルの間で変化する電流リミットに達すると、スイッチング素子をターンオフすることで定電流垂下特性を実現するので、定電流領域において出力電圧が低下したときにも従来のようにスイッチング素子のオン時間が短くならず、したがって、入力電圧によって出力電流が変化することもない。
また、スイッチング素子を流れる素子電流の検出値や電流リミットを決定する基準値を変化させることでスイッチング素子のオン時間に電流リミットを第1と第2のレベルの間で変化させるので、スイッチング素子のオン時間に変化する電流リミットの傾きを適当に設定すれば、入力電圧によらず定電流領域での出力電流をほぼ一定にできる。
また、トランスの第3の巻線の電圧変化を検出して2次電流のオンデューティを検出することにより、少ない電力ロスと追加部品で、しかもトランスの1次側と2次側の絶縁を維持したまま、2次電流のオンデューティを一定値にする制御を実現することができる。
また、2次電流のオンデューティが一定値に達するまでは出力電圧を一定にすることにより、負荷状態に応じて、定電流垂下特性と定電圧特性のいずれかの特性を実現できる。また、この出力電圧を一定にする制御を、スイッチング素子の発振周波数を変化させることで行うことにより、定電圧領域から定電流領域への切り替えをスムーズに行うことができる。また、発振周波数を一定のまま、スイッチング素子のオン時間を変化させることで出力電圧を一定にすれば、トランスの音鳴りを防止できる。
また、制御回路を同一半導体基板上に形成したり、スイッチング素子と制御回路を同一半導体基板上に形成すれば、電源レギュレーション回路の省スペース化、低コスト化を実現できる。
以下、本発明の実施の形態における電源レギュレーション回路について、図面を参照しながら具体的に説明する。本実施の形態では、電源レギュレーション回路としてスイッチング電源装置を用いる。
図1は本実施の形態におけるスイッチング電源装置の一構成例を示すブロック図である。
図1において、スイッチング素子1はパワーMOSFETであり、入力端子(第1の端子)であるDRAIN端子と出力端子(第2の端子)であるSOURCE端子と制御端子であるGATE端子の3端子を含み、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、この発振動作によりトランス110の1次巻線110Aに流れる電流のオン・オフ制御を行う。
図1において、スイッチング素子1はパワーMOSFETであり、入力端子(第1の端子)であるDRAIN端子と出力端子(第2の端子)であるSOURCE端子と制御端子であるGATE端子の3端子を含み、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、この発振動作によりトランス110の1次巻線110Aに流れる電流のオン・オフ制御を行う。
また、スイッチング電源装置制御用の半導体装置100は、スイッチング素子1と制御回路から構成されており、制御回路は、制御信号を生成してスイッチング素子1のスイッチング動作(発振動作)を制御する。また、半導体装置100は、外部入力端子として、スイッチング素子1の入力端子(DRAIN端子)、補助電源電圧入力端子(VCC端子)、2次電流オフタイミング検出端子(TR端子)、スイッチング素子1の出力端子でもある制御回路のGND端子(SOURCE端子)の4端子を備えている。
トランス110は、入力電圧VINを入力する1次巻線(第1の巻線)110Aと、出力電圧VOを出力するための2次巻線(第2の巻線)110Bと、2次巻線110Bに発生する電圧を検出するための補助巻線(第3の巻線)110Cとを有している。また、1次巻線110Aと2次巻線110Bの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。
補助巻線110Cには、ダイオード120とコンデンサ121とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置100の補助電源部として活用される。つまり、補助巻線110Cは2次巻線110Bと同じ極性になっており、補助電源部は、スイッチング素子1のスイッチング動作によって補助巻線110Cに発生する交流電圧(補助側交流電圧)を整流し且つ平滑化して、出力電圧VOに比例する補助電源電圧VCCを生成し、VCC端子へ印加する。
また、補助巻線110Cにはダイオード122を介して抵抗器123、124が接続されており、この抵抗器123、124の接続点がTR端子に接続される。補助巻線110Cに発生する交流電圧は、ダイオード122により整流され、抵抗器123、124により分圧されてTR端子に印加される。このTR端子に印加される電圧(以下、TR端子電圧VTRと称す。)は、スイッチング素子1のスイッチング動作によって2次巻線110Bに流れる2次電流が流れ終わったタイミング(以下、オフタイミングと称す。)を検出するために用いられる。
2次巻線110Bには、ダイオード130とコンデンサ131とで構成される整流平滑化回路が接続されており、この整流平滑化回路が当該スイッチング電源装置の出力電圧生成部として活用される。つまり、出力電圧生成部は、スイッチング素子1のスイッチング動作によって2次巻線110Bに発生する交流電圧(2次側交流電圧)を整流し且つ平滑化して、出力電圧VO(第2の直流電圧)を生成し、負荷132へ印加する。
図2は本実施の形態におけるスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置100の一構成例を示すブロック図である。半導体装置100はスイッチング素子1と制御回路を含み、制御回路は、スイッチング素子1の発振を制御することによりトランス110の1次巻線110Aと2次巻線110Bへのエネルギ供給量を制御して、定電流領域での負荷132への出力電流IOをほぼ一定にする。
図2において、レギュレータ2は、DRAIN端子もしくはVCC端子のいずれか一方の端子から半導体装置100の内部回路用電源VDDへ電流を供給し、内部回路用電源VDDの電圧を一定値に安定化する。
すなわち、レギュレータ2は、スイッチング素子1のスイッチング動作開始前には、DRAIN端子から内部回路用電源VDDへ電流を供給するとともにVCC端子を介して補助電源部のコンデンサ121へも電流を供給して、補助電源電圧VCCおよび内部回路用電源VDDの電圧を上昇させる。そして、内部回路用電源VDDの電圧が一定値に達した時に、NAND回路13への出力信号を信号レベルがローレベルの信号(以下、ローレベル信号と称す。)から信号レベルがハイレベルの信号(以下、ハイレベル信号と称す。)へ切り替え、スイッチング素子1のスイッチング動作を開始させる。
スイッチング素子1のスイッチング動作開始後は、DRAIN端子からVCC端子への電流供給が停止し、補助電源電圧VCCの値によって内部回路用電源VDDへの電流供給端子が決まる。つまり、補助電源電圧VCCが一定値以上になると、レギュレータ2はVCC端子から内部回路用電源VDDへ電流を供給して、半導体装置100の消費電力を削減する。一方、定電流領域で出力電圧VOが低下している時など、補助電源電圧VCCが一定値を下回ると、レギュレータ2はDRAIN端子から内部回路用電源VDDへ電流を供給する。このようにして、レギュレータ2は、内部回路用電源VDDを一定値に安定化する。
誤差増幅器3は、安定化用基準電圧と補助電源電圧VCCを比較して、その差から誤差電圧信号VEAOを生成する。ドレイン電流検出可変回路(電流リミット可変回路)4は、フリップフロップ回路12の出力信号(FFout信号)を入力とし、スイッチング素子1がオンするタイミングとオフするタイミングを検出して、そのタイミングに応じて変化する電流信号(電流リミット可変信号)Islopeをドレイン電流検出回路5に出力する。これにより、スイッチング素子1を流れるドレイン電流IDを検出する素子電流検出機能を有するドレイン電流検出回路(素子電流検出回路)5は、スイッチング素子1を流れるドレイン電流(素子電流)IDと電流リミット可変信号Islopeとに応じた電圧信号である素子電流検出信号VCLを出力することになる。
つまり、ドレイン電流検出可変回路4は、電流リミット可変信号Islopeを生成してドレイン電流検出回路5により検出されるドレイン電流値(素子電流の検出値)を変化させ、最終的に、誤差電圧信号VEAOが過電流保護基準電圧VLINITより大きくなったときに、ドレイン電流IDの最大値を規定する電流リミットILIMITが図8に示すようなリニアに時間変化する鋸型の波形となるようにする。
このように、ドレイン電流検出可変回路4の電流リミット可変機能によりドレイン電流IDの検出値を変化させ、電流リミットILMITをリニアに時間変化する鋸型の波形にすることで、誤差電圧信号VEAOが過電流保護基準電圧VLINITより大きくなったときに、過電流検出遅れ時間Tdを考慮に入れたドレイン電流IDの実際のピーク値Ipが入力電圧VINによらずほぼ一定となるようにし、入力電圧VINによらず定電流領域での出力電流IOがほぼ一定となるようにする。
ドレイン電流制御回路(素子電流制御回路)6には、過電流保護基準電圧VLIMITと誤差増幅器3から出力される誤差電圧信号VEAOが基準電圧として入力される。ドレイン電流制御回路6は、素子電流検出信号VCLの電圧が過電流保護基準電圧VLIMITと誤差電圧信号VEAOの電圧のうちの低い方の電圧に達すると、フリップフロップ回路12のリセット端子に、スイッチング素子1のターンオフを決める信号(ここではハイレベル信号)を出力する。
発振器7は、スイッチング素子1のターンオンを決める一定周期のクロック信号set_1(第1のクロック信号)をクロック信号選択回路11へ出力する。このクロック信号set_1が定電圧領域におけるスイッチング素子1の発振周波数を決める。
発振周波数調整回路8は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITを越えた差分に応じてクロック信号set_1の周波数を高くする(周期を短くする)。つまり、発振周波数調整回路8は、誤差増幅器3から出力される誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITより高い場合にのみその電圧差に応じた電流値となる信号を発振器7へ出力して、その電圧差が大きくなるのに応じて発振器7より出力されるクロック信号set_1の周波数が高くなる(周期が短くなる)ようにする。これにより、負荷132が重くなっても出力電圧VOを一定値に安定化できる。
2次電流オフ検出回路9はTR端子に接続され、TR端子電圧VTR、すなわち補助側交流電圧に基づいて2次電流のオフタイミングを検出し、出力信号を発振器7と2次デューティ制限回路10へ出力する。スイッチング素子1がターンオフした後、2次電流オフタイミングを検出するまでの間、すなわち、2次電流が流れている期間において、出力信号D2_onは、ハイレベルの信号となる。
フライバック型のスイッチング電源装置では、スイッチング素子1のオン期間にトランス110の1次巻線110Aに電流が流れてトランス110にエネルギが蓄えられ、スイッチング素子1のオフ期間にトランス110に蓄えられたエネルギが放出されてトランス110の2次巻線110Bに電流が流れる。その後、2次巻線110Bに流れる電流がゼロになると、トランス110のインダクタンスとスイッチング素子1の寄生容量による共振現象が起こる。この共振現象がトランス110の各巻線に現れるので、当該スイッチング電源装置では、スイッチング素子1がターンオフした後の補助巻線110Cの電圧波形に現れる立ち下がりを検出することで、2次電流のオフタイミングを検出する。
2次デューティ制限回路10は、2次電流オフ検出回路9の出力信号を入力とし、スイッチング素子1のターンオフのタイミングから2次電流が流れ終わるタイミングまでの期間(2次電流のオン期間)を検出して、2次電流のオンデューティが一定になるタイミングでスイッチング素子1をターンオンするためのクロック信号set_2(第2のクロック信号)をクロック信号選択回路11へ出力する。
つまり、負荷132に流れる電流が大きくなるにつれて、2次電流のオン期間が長くなるため、2次デューティ制限回路10の出力信号set_2の周波数は低くなる。このクロック信号set_2が定電流領域におけるスイッチング素子1の発振周波数を決める。なお、一定値としては、例えば、2次電流オンデューティが50%程度(より好ましくは50%。)で維持されるようにする。
クロック信号選択回路11は、発振器7からの出力信号と2次デューティ制限回路10からの出力信号を入力とし、両方の出力信号が入力されたときにセット信号setをフリップフロップ回路12へ出力する。つまり、どちらか一方の周波数の低いほうのクロック信号をフリップフロップ回路12へ出力する。したがって、2次電流オンデューティが一定値よりも小さいときには、第1のクロック信号set_1を、2次電流オンデューティが一定値に達すると、第2のクロック信号set_2をフリップフロップ回路12へ出力する。
ここでは、フリップフロップ回路12、NAND回路13、ゲートドライバ14によってスイッチング制御回路が構成され、このスイッチング制御回路がフリップフロップ回路12のセット/リセット状態に応じてスイッチング素子1のスイッチング動作(オンオフ動作の繰り返し)を制御する。
NAND回路13には、レギュレータ2からの出力信号と、フリップフロップ回路12からの出力信号が入力され、ゲートドライバ14へ出力信号を出力する。ゲートドライバ14は、NAND回路13からの出力信号を入力とし、スイッチング素子1のスイッチング動作(発振動作)を制御する制御信号(ターンオンパルス信号)をスイッチング素子1の制御端子(GATE端子)へ出力する。
このように、スイッチング制御回路は、クロック信号選択回路11からのスイッチング素子1のターンオンを決める信号と、ドレイン電流制御回路6からのスイッチング素子1のターンオフを決める信号を基に制御信号を生成して、スイッチング素子1の発振を制御する。
スイッチング素子1は、ゲートドライバ14からのターンオンパルス信号に応答してオン・オフ動作を繰り返すことで(スイッチング動作)、トランス110の1次巻線110Aを流れる電流をオン・オフ制御して、2次巻線110Bに2次側交流電圧を発生させるとともに補助巻線110Cに補助側交流電圧を発生させる。
このように、スイッチング素子1がターンオフしてからトランス110の2次巻線110Bに流れ始める2次電流のオンデューティが一定値に達すると、その一定値で2次電流オンデューティが維持されるようにスイッチング素子1のスイッチング動作を制御することで定電流動作を実現するので、2次側の定電流制御回路や、出力電流検出抵抗器、フォトカプラを不要にでき、低コスト、最小部品点数、かつ、最小電力ロスで十分な精度の定電流垂下特性を実現でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
さらに、誤差電圧信号VEAOが過電流保護基準電圧VLINITより大きくなると、スイッチング素子1を流れるドレイン電流IDの最大値を規定する電流リミットILIMITが図8に示すようなリニアに時間変化する鋸型の波形となるので、過電流検出遅れ時間Tdを考慮した実際のピーク値Ipが入力電圧VINによらずほぼ一定となり、入力電圧VINによる最大出力電流POの変化を抑制でき、したがって、入力電圧VINによらず定電流動作時の出力電流IOをほぼ一定にできる。
また、従来のように、ドレイン電流IDを検出し、ドレイン電流IDが電流リミットILIMITまで大きくなると出力電圧VOの低下に応じて電流リミットILIMITを小さくして、ドレイン電流IDのピーク値Ipを小さくすることで定電流垂下特性を実現するのではなく、2次電流オンデューティが一定値になるように発振周波数foscを変化させることで定電流動作を実現するので、定電流領域において出力電圧VOが低下したときにもスイッチング素子のオン時間Tonは従来のように短くなることはなく、したがって、オン時間Tonが短くなると入力電圧VINに影響されずにピーク値Ipの制御を行うことができなくなるという従来の問題を回避でき、出力電圧VOが低下したときにも入力電圧VINによって出力電流IOが変化することはない。
また、スイッチング素子1とその制御回路を同一半導体基板上に形成し、入力電圧VINとスイッチング素子1間の2つの接続端子(DRAIN端子とSOURCE端子)と、制御回路と補助電源電圧VCC間の接続端子(VCC端子)と、2次電流オフ検出回路9の入力端子(TR端子)とを有する半導体装置100として構成することで、回路を構成するための部品点数を削減することができ、容易に小型化(省スペース化)および軽量化さらにコスト低減を実現することができる。なお、本実施の形態では、スイッチング素子1とその制御回路を同一半導体基板上に形成した半導体装置を例に説明するが、制御回路のみを同一半導体基板上に形成し、スイッチング素子1を外付けとする半導体装置であっても同様の効果を得る。
図3は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成する2次電流オフ検出回路9と2次デューティ制限回路10の一構成例を示すブロック図である。ここでは、この2次電流オフ検出回路9と2次デューティ制限回路10により、2次電流オンデューティを検出して、2次電流オンデューティが一定値となるようにスイッチング素子1をターンオフさせる信号を出力する機能を実現する。
2次電流オフ検出回路9は、コンパレータ21、ワンパルス信号発生回路22、23およびフリップフロップ回路24より構成されており、図3に示すように各素子が接続されている。
ワンパルス信号発生回路23はゲートドライバ14の出力信号を入力とし、ゲートドライバ14の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子1のターンオフのタイミングにおいてワンパルス信号を発生し、フリップフロップ回路24のセット端子へ入力する。
コンパレータ21はTR端子電圧VTRと基準電圧を比較して、TR端子電圧VTRの立ち下がり、すなわちスイッチング素子1がターンオフした後の補助巻線110Cの電圧波形に現れる立ち下がりを検出し、出力信号をワンパルス信号発生回路22へ出力する。ここでは、2次電流オフ検出回路9は補助巻線110Cの電圧を基に2次電流のオフタイミングを検出する。
ワンパルス信号発生回路22は、TR端子電圧VTRが基準電圧よりも低くなったタイミング、すなわち2次電流のオフタイミングにおいてワンパルス信号を発生し、フリップフロップ回路24のリセット端子へ入力する。これにより、スイッチング素子1がターンオフした後のTR端子電圧VTRの最初の立ち下がりのタイミング(2次電流のオフタイミング)において、フリップフロップ回路24の出力信号と反転出力信号が反転する。
このように、ワンパルス信号発生回路22、23により、スイッチング素子1がターンオフしてから2次電流が流れ終わるまでの間、すなわち2次電流が流れている期間において、フリップフロップ回路24の出力信号はハイレベル信号となり、反転出力信号はローレベル信号となる。そして、2次電流のオフタイミングにおいて出力信号と反転出力信号が反転し、スイッチング素子1に次のターンオンパルス信号が入力されスイッチング素子1がターンオフするまでの間、すなわち2次電流が流れていない期間において、フリップフロップ回路24の出力信号はローレベル信号となり、反転出力信号はハイレベル信号となる。
2次デューティ制限回路10は、インバータ回路25、AND回路26、35、定電流源27、スイッチ28、29、30、NchMOSFET31、32、コンデンサ33、コンパレータ34、ワンパルス信号発生回路36より構成されており、図3に示すように各素子が接続されている。
スイッチ28、29は、2次電流オフ検出回路9内のフリップフロップ回路24の出力信号と反転出力信号によりオンオフする。そして、このスイッチ28、29の動作によりコンデンサ33の充放電が行われる。
つまり、スイッチング素子1がターンオフしてから2次電流が流れ終わるまでの間、すなわち2次電流が流れている期間は、フリップフロップ回路24の出力信号がハイレベル信号となり、反転出力信号がローレベル信号となるため、スイッチ28がオンとなり、スイッチ29がオフとなる。これにより、定電流源27の定電流I2によりコンデンサ33が充電され、コンデンサ33の電圧VC2が上昇する。また、2次電流が流れ終わってから次のターンオンパルス信号が入力されてスイッチング素子1がターンオフするまでの間、すなわち2次電流が流れていない期間は、スイッチ28がオフとなり、スイッチ29がオンとなるため、コンデンサ33は放電される。この時の放電電流は、定電流源27の定電流I2とNchMOSFET31、32からなるカレントミラー回路とにより決定される。
ここで、スイッチ29がオンの間であって、スイッチング素子1がオフの条件において、インバータ回路25とAND回路26により、スイッチ30はオンとなる。このように、スイッチ28がオフ、スイッチ29がオン、スイッチ30がオンの間、すなわち2次電流が流れていない期間であって、且つスイッチング素子1がオフの間、コンデンサ33の電圧VC2は基準電圧VAで保持されるため、コンデンサ33の放電期間においてその電圧VC2が一定値(基準電圧VA)に保持される期間ができる。これにより、スイッチング素子1のターンオン時のコンデンサ33の放電開始電圧を固定できる。
コンパレータ34は、コンデンサ33の電圧VC2と基準電圧VAを比較し、AND回路35へ信号(比較結果)を出力する。コンデンサ33の電圧VC2が基準電圧VA以下になると、コンパレータ34の出力はハイレベル信号となり、コンデンサ33の電圧VC2が基準電圧VA以上になると、コンパレータ34の出力はローレベル信号となる。
AND回路35は、2次電流オフ検出回路9内のフリップフロップ回路24の反転出力信号とコンパレータ34の出力信号を入力し、ワンパルス信号発生回路36へ出力信号を出力する。ワンパルス信号発生回路36は、AND回路35の出力信号がローレベル信号からハイレベル信号へ反転したタイミングにおいて、すなわち2次電流が流れていない期間にて、コンデンサ33の電圧VC2が基準電圧VAに達すると、ワンパルス信号(set_2)をクロック信号選択回路11に出力する。
以上の構成により、スイッチング素子1のターンオン時に基準電圧VAで固定されていたコンデンサ33の電圧VC2は、スイッチング素子1のターンオンと同時に放電を開始する。そして、スイッチング素子1のターンオフのタイミングで放電から充電に切り替わり、2次電流が流れている期間に充電され、2次電流のオフタイミングを検出すると再び充電から放電に切り替わる。そして、再び基準電圧VAまで低下したときに、ワンパルス信号(set_2)が出力されるため、クロック信号set_2は、2次電流の大きさや傾きに関係なく、2次電流オンデューティが一定になるタイミングでスイッチング素子1をターンオンするように出力される。この2次電流オンデューティを一定値にする一定周期のクロック信号set_2はクロック信号選択回路11へ出力される。
このように、ここでは、補助巻線110Cの電圧変化を基に2次電流のオフタイミングを検出して、2次電流オンデューティを検出するので、少ない電力ロスと追加部品で、しかもトランス110の1次側と2次側の絶縁を維持したまま、2次電流オンデューティを一定にする制御を実現できる。
図4は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成するクロック信号選択回路11の一構成例を示すブロック図である。
クロック信号選択回路11は、ワンパルス信号発生回路41、45、フリップフロップ回路42、43、AND回路44より構成されており、図4に示すように各素子が接続されている。
ワンパルス信号発生回路41はゲートドライバ14の出力信号を入力とし、ゲートドライバ14の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子1のターンオフのタイミングにおいてワンパルス信号を発生し、フリップフロップ回路42、43のリセット端子へ入力する。
フリップフロップ回路42は、セット端子に発振器7の出力信号set_1を入力し、リセット端子にワンパルス信号発生回路41の出力信号を入力し、AND回路44に出力信号を出力する。
フリップフロップ回路43は、セット端子に2次デューティ制限回路10の出力信号set_2を入力し、リセット端子にワンパルス信号発生回路41の出力信号を入力し、AND回路44に出力信号を出力する。
AND回路44は、フリップフロップ回路42、43の出力信号を入力し、ワンパルス信号発生回路45へ出力信号を出力し、ワンパルス信号発生回路45は、AND回路44の出力信号がローレベル信号からハイレベル信号へ反転するタイミング、すなわち、クロック信号set_1とクロック信号set_2の両方が入力されたタイミングにおいて、ワンパルス信号setをフリップフロップ回路12のセット端子に出力する。
以上のように、クロック信号選択回路11は、発振器7からの出力信号set_1と2次デューティ制限回路10からの出力信号set_2を入力とし、両方の出力信号が入力されたときにセット信号setをフリップフロップ回路12のセット端子へ出力する。つまり、どちらか一方の周波数の低いほうのクロック信号をフリップフロップ回路12のセット端子へ出力する。したがって、2次電流オンデューティが一定値よりも小さいときには、第1のクロック信号set_1を、2次電流オンデューティが一定値に達すると、第2のクロック信号set_2をフリップフロップ回路12のセット端子へ出力する。
図5は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成する発振器7と発振周波数調整回路8の一構成例を示すブロック図である。
発振器7は、コンパレータ51、基準電圧源52、コンデンサ53、ワンパルス信号発生回路54、インバータ回路55、AND回路56、定電流源57、スイッチ58、59、60、NchMOSFET61、62より構成されており、図5に示すように各素子が接続されている。
コンパレータ51は、コンデンサ53の電圧VC1と基準電圧源52の基準電圧を比較して、コンデンサ53の電圧VC1が基準電圧より低くなるとローレベル信号を出力し、基準電圧より高くなるとハイレベル信号を出力する。
基準電圧源52には、コンパレータ51の出力信号によって切り替わる2つの異なる基準電圧V1、V2が設定されており、基準電圧V2は基準電圧V1よりも高い電圧である。基準電圧源52の基準電圧は、コンパレータ51の出力信号がハイレベル信号からローレベル信号に反転した時に、基準電圧V1から基準電圧V2に切り替わり、ローレベル信号からハイレベル信号に反転した時に、基準電圧V2から基準電圧V1に切り替わる。
つまり、コンデンサ53の電圧VC1が基準電圧V1より低くなると、コンパレータ51の出力信号がハイレベル信号からローレベル信号へ反転し、スイッチ58がオン、スイッチ59がオフとなる。したがって、定電流源57の定電流I1がコンデンサ53を充電し、その電圧VC1は上昇する。そして、コンデンサ53の電圧VC1が基準電圧V2よりも高くなると、コンパレータ51の出力信号がローレベル信号からハイレベル信号となり、スイッチ58がオフ、スイッチ59がオンとなり、コンデンサ53は放電される。この時の放電電流は、定電流源57の定電流I1とNchMOSFET61、62からなるカレントミラー回路により決定される。
このように、スイッチ58、59は、コンパレータ51の出力信号によりオンオフしてコンデンサ53を充放電し、コンデンサ53の電圧VC1は、2つの基準電圧V1、V2間で発振する波形となる。
ただし、2次電流オフ検出回路9内のフリップフロップ回路24の出力信号D2_onがハイレベル信号の場合、つまり、2次電流が流れている期間においてはスイッチ60がオンとなるため、コンデンサ53の電圧VC1は、放電期間において基準電圧VBまで下がるとその基準電圧VBで保持されるようになる。
ワンパルス信号発生回路54は、コンパレータ51の出力信号がハイレベル信号からローレベル信号に反転するタイミング、つまりコンデンサ53の放電期間から充電期間へ切り替わるタイミングにおいて、ワンパルス信号set_1を出力する。これにより、一定周期のクロック信号set_1がクロック信号選択回路11に入力されることになる。
前述したように、AND回路56とスイッチ60により、2次電流が流れている期間、コンデンサ53の電圧VC1は基準電圧VBより低くなることはない。したがって、2次電流が流れ終わらない限り、クロック信号set_1が出力されないことになる。すなわち、当該スイッチング電源装置は、必ず非連続モードで動作することになる。このように、発振器7は、スイッチング素子1の発振周波数を決める一定周期のクロック信号set_1をクロック信号選択回路11へ出力する。
発振周波数調整回路8は、NPNトランジスタ63、64、抵抗器65、66、PchMOSFET67、68、69、70、73、74、NchMOSFET71、72より構成されており、図5に示すように各素子が接続されている。
NPNトランジスタ63のベース端子には誤差電圧信号VEAOが入力され、抵抗器65と、PchMOSFET67、68からなるカレントミラー回路と、NchMOSFET71、72からなるカレントミラー回路とにより、誤差増幅器3から出力される誤差電圧信号VEAOの電圧に比例した電流がNchMOSFET72に流れる。
一方、NPNトランジスタ64のベース端子には過電流保護基準電圧VLIMITが入力され、抵抗器66と、PchMOSFET69、70からなるカレントミラー回路により、過電流保護基準電圧VLIMITに比例した電流がPchMOSFET70に流れる。
ここで、NchMOSFET72に流れる電流がPchMOSFET70に流れる電流よりも小さい場合は、PchMOSFET73、74からなるカレントミラー回路に電流が流れない。一方、NchMOSFET72に流れる電流がPchMOSFET70に流れる電流よりも大きい場合には、NchMOSFET72に流れる電流とPchMOSFET70に流れる電流の差分の電流が、PchMOSFET73、74からなるカレントミラー回路に流れる。そして、PchMOSFET74に流れる電流が、定電流源57の定電流I1に加算されることで、コンデンサ53の充放電周期が短くなる。
したがって、誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高くなると、発振器7から出力されるクロック信号set_1の周期が短くなり、その差が大きくなるほど周波数が高くなる。
このように、発振周波数調整回路8は、誤差電圧信号VEAOが過電流保護基準電圧VLIMITより高い場合にのみその電圧差に応じた電流値となる信号を発振器7へ出力する。これにより、誤差電圧信号VEAOの電圧が過電流保護基準電圧VLIMITより高くなると、その差が大きくなるのに応じて発振器7から出力されるクロック信号set_1の周波数が高くなる(周期が短くなる)。
このクロック信号set_1は、クロック信号選択回路11へ入力され、2次電流オンデューティが一定値以下のときに選択される。このように、当該スイッチング電源装置は、2次電流オンデューティが一定値以下において負荷が重くなり、出力電流IOが所定値以上になって誤差電圧信号VEAOが過電流保護基準電圧VLIMITより高くなると、スイッチング素子1の発振周波数を変化させることにより1次巻線110Aと2次巻線110Bへのエネルギ供給量を変化させて出力電圧VOを一定に保つ定電圧動作を行う。
図6は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成するドレイン電流検出可変回路4の一構成例を示すブロック図である。
ドレイン電流検出可変回路4は、充放電回路81、コンデンサ82、PNPトランジスタ83、NPNトランジスタ84、抵抗器85、定電流源86、PchMOSFET87、88、およびNchMOSFET89、90より構成されており、図6に示すように各素子が接続されている。
充放電回路81には、フリップフロップ回路12からのFFout信号が入力される。充放電回路81はFFout信号がハイレベル信号になると、つまりスイッチング素子1がターンオンすると、コンデンサ82を一定の電流で充電し、ローレベル信号になると、つまりスイッチング素子1がターンオフすると、コンデンサ82を放電する。
コンデンサ82の電圧Vcap2の時間変化は、図8に示すように、スイッチング素子1がオンしている間上昇し続け、スイッチング素子1がターンオフすると急峻に下降する非連続的な三角波となる。この三角波の上昇する傾きは、充放電回路81がコンデンサ82を一定の電流で充電するので、一定である。
電圧Vcap2はPNPトランジスタ83とNPNトランジスタ84と抵抗器85と定電流源86により電流信号となり、PchMOSEFT87、88からなるカレントミラー回路と、NchMOSFET89、90からなるカレントミラー回路により、さらに定数倍の大きさの電流信号(電流リミット可変信号)Islopeとなってドレイン電流検出回路5に入力される。よって、電流リミット可変信号Islopeは、コンデンサ82の電圧Vcap2の時間変化に応じて時間変化する非連続な三角波となる。
図7は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置100の一部を構成するドレイン電流検出回路5の一構成例を示すブロック図である。
ドレイン電流検出回路5は、抵抗器91、92より構成されており、図7に示すように各素子が接続されている。ドレイン電流検出回路5は、スイッチング素子1を流れるドレイン電流IDと電流リミット可変信号Islopeとに応じた電圧信号である素子電流検出信号VCLを出力する。
ここで、スイッチング素子1のドレイン電圧VDは、スイッチング素子1のオン抵抗を‘RON’とすると、
VD=RON×ID ・・・ (1)
となる。
VD=RON×ID ・・・ (1)
となる。
また、抵抗器91の抵抗値を‘R1’、抵抗器91に流れる電流を‘Iref’、抵抗器92の抵抗値を‘R2’とすると、図7に示す接続関係から、スイッチング素子1のドレイン電圧VDは、
VD=VCL+Iref×R1=VCL×(R1+R2)/R2+Islope×R1 ・・・ (2)
となる。
VD=VCL+Iref×R1=VCL×(R1+R2)/R2+Islope×R1 ・・・ (2)
となる。
したがって、上記の式(1)、(2)よりドレイン電流IDは、
ID={(R1+R2)×VCL+R1×R2×Islope}/(RON×R2) ・・・ (3)
となる。
ID={(R1+R2)×VCL+R1×R2×Islope}/(RON×R2) ・・・ (3)
となる。
ドレイン電流IDのピーク値Ipは、誤差電圧信号VEAOが過電流保護基準電圧VLIMITより低い場合には誤差電圧信号VEAOに応じて変化し、誤差電圧信号VEAOが過電流保護基準電圧VLIMITに達すると最大値となる。つまり、ドレイン電流IDの最大値ILIMITは、上記の式(3)より次のように表される。
ILIMIT={(R1+R2)×VLIMIT+R1×R2×Islope}/(RON×R2) ・・・ (4)
ILIMIT={(R1+R2)×VLIMIT+R1×R2×Islope}/(RON×R2) ・・・ (4)
このため、誤差電圧信号VEAOが過電流保護基準電圧VLIMIT以上の場合、ドレイン電流IDの最大値ILIMITは、図8に示すように、電流リミット可変信号Islopeの時間変化に応じて、スイッチング素子1が入力端子と出力端子を結合している期間(オン時間Ton)に第1のレベルと第1のレベルより大きい第2のレベルとの間でリニアに時間変化する。この最大値ILIMITがドレイン電流IDの最大値を規定する電流リミットに相当する。したがって、電流リミット可変信号Islopeの傾きを適当に設定すれば、誤差電圧信号VEAOが過電流保護基準電圧VLIMIT以上になったときの過電流検出遅れ時間Tdを考慮に入れたドレイン電流IDのピーク値Ipは入力電圧VINによらずほぼ一定となる。
以上のように構成されたスイッチング電源装置の動作について、図面を用いて以下に説明する。
図1において、当該スイッチング電源装置の入力端子には、例えば商用の交流電源が整流され且つ平滑化された入力電圧VIN(第1の直流電圧)が入力される。入力電圧VINは、トランス110の1次巻線110Aを介して、半導体装置100のDRAIN端子に印加される。
図1において、当該スイッチング電源装置の入力端子には、例えば商用の交流電源が整流され且つ平滑化された入力電圧VIN(第1の直流電圧)が入力される。入力電圧VINは、トランス110の1次巻線110Aを介して、半導体装置100のDRAIN端子に印加される。
そして、レギュレータ2によって、DRAIN端子から内部回路用電源VDDへ入力電圧VINに基づく電流が供給されるとともに、VCC端子を介して補助電源部のコンデンサ121へも入力電圧VINに基づく電流が供給され、補助電源電圧VCCおよび内部回路用電源VDDの電圧が上昇する。そして、内部回路用電源VDDの電圧が一定値に達すると、スイッチング素子1のスイッチング動作が開始される。
スイッチング素子1のスイッチング動作が開始すると、トランス110の各巻線にエネルギが供給されるようになり、2次巻線110B、補助巻線110Cに交流電圧が発生して、電流が流れる。
2次巻線110Bに流れる電流(2次電流)は、ダイオード130とコンデンサ131により整流され且つ平滑化されて、直流電力(出力電圧VOと出力電流IO)となって負荷132に供給される。また補助巻線110Cに流れる電流は、ダイオード120とコンデンサ121により整流され平滑化されて、半導体装置110の補助電源として活用される。補助巻線110Cの極性が2次巻線110Bと同一であるので、補助電源電圧VCCは出力電圧VOに比例した電圧となる。
スイッチング素子1のスイッチング動作が開始すると、出力電圧VOおよび補助電源電圧VCCが上昇する。補助電源電圧VCCが上昇すると、誤差増幅器3の誤差電圧信号VEAOの電圧が低下する。誤差電圧信号VEAOの電圧が低下すると、ドレイン電流制御回路6によりスイッチング素子1に流れるドレイン電流IDが小さくなるように制御される。このような負帰還がかかることで、出力電圧VOは安定化される。つまり、補助電源電圧VCCは出力電圧VOの安定化にも利用される。
レギュレータ2は、スイッチング動作開始後、補助電源部への電流供給を停止し、補助電源電圧VCCが一定値以上になるとVCC端子から内部回路用電源VDDへ補助電源電圧VCCに基づく電流を供給する。これにより、通常動作時の半導体装置100による消費電力を低く抑えている。一方、補助電源電圧VCCが一定値を下回るとDRAIN端子から内部回路用電源VDDへ入力電圧VINに基づく電流を供給する。
スイッチング素子1のスイッチング動作は、フリップフロップ回路12からの出力信号がNAND回路13を介してゲートドライバ14に入力されることにより行われる。フリップフロップ回路12のセット端子には、発振器7からのクロック信号set_1もしくは2次デューティ制限回路10からのクロック信号set_2のいずれか一方の信号が、クロック信号選択回路11を介して入力される。一方、フリップフロップ回路12のリセット端子には、ドレイン電流制御回路6の出力信号が入力される。ドレイン電流制御回路6の出力信号は、ドレイン電流検出回路5からの素子電流検出信号VCLが、過電流保護基準電圧VLIMITと誤差電圧信号VEAOのうちの低い方の電圧に達すると出力される。
スイッチング素子1のスイッチング動作が開始され、出力電圧VOが安定化された後の動作は、図9に示すように、負荷132に流れる出力電流IOの状態によって異なる。以下、当該スイッチング電源装置の動作について、負荷132が軽負荷から重負荷に変化する順にしたがって、<(1)定電圧領域1>、<(2)定電圧領域2>、<(3)定電圧領域と定電流領域の境界領域>、<(4)定電流領域>のそれぞれの状態に分けて説明する。
なお、図10〜13において、VCCは補助電源電圧、VDはスイッチング素子1の入力端子であるDRAIN端子の電圧、VCLは素子電流検出信号(ドレイン電流ID)、VLIMITは過電流保護基準電圧、VEAOは誤差電圧信号、ID2は2次側のダイオード130を流れる電流、VTRはTR端子電圧、VC1は発振器7内のコンデンサ53の電圧、set_1は発振器7が出力するクロック信号、VC2は2次デューティ制限回路10内のコンデンサ33の電圧、set_2は2次デューティ制限回路10が出力するクロック信号、setはフリップフロップ回路12のセット端子へ入力されるセット信号、VGはスイッチング素子の制御端子(ゲート端子)の電圧を表す。
但し、図10〜13において、素子電流検出信号VCL(ドレイン電流ID)のピーク値は、実際には過電流検出遅れ時間Tdにより過電流保護基準電圧VLIMITもしくは誤差電圧信号VEAOよりも大きくなるが、ここでは省略している。
<(1)定電圧領域1>
図10は、当該スイッチング電源装置の<定電圧領域1>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域1>とは、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも低く、且つ出力電流IOが所定値より小さくなっている状態のことである。
図10は、当該スイッチング電源装置の<定電圧領域1>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域1>とは、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも低く、且つ出力電流IOが所定値より小さくなっている状態のことである。
この<定電圧領域1>では、2次巻線110Bに流れる電流も小さく、2次電流が流れる期間が短くなるので、2次デューティ制限回路10の出力信号set_2が出力されるタイミングは、発振器7の出力信号set_1よりも速くなっている。よって、フリップフロップ回路12のセット端子には発振器7からのクロック信号set_1が入力される(セット信号set)。
また、<定電圧領域1>では、例えば、負荷132に流れる出力電流IOが小さくなると、出力電圧VOおよび補助電源電圧VCCが若干上昇する。補助電源電圧VCCが上昇するにしたがって誤差増幅器3から出力される誤差電圧信号VEAOの電圧が小さくなり、ドレイン電流制御回路6によりスイッチング素子1を流れるドレイン電流IDのピーク値Ipが小さくなるように制御される。逆に、出力電流IOが大きくなる時には、補助電源電圧VCCの低下に伴って誤差電圧信号VEAOが大きくなることにより、ドレイン電流IDのピーク値Ipが大きくなるように制御される。
このように、<定電圧領域1>では、当該スイッチング電源装置は、発振器7からのクロック信号set_1をセット信号setとし、ドレイン電流検出回路5から出力される素子電流検出信号VCLと誤差増幅器3から出力される誤差電圧信号VEAOを比較して出力されるドレイン電流制御回路6の出力信号をリセット信号とした、固定発振周波数のピーク電流制御方式による動作状態となり、スイッチング素子1の発振周波数を一定のまま、スイッチング素子1のオン時間Tonを変化させることで1次巻線110Aと2次巻線110Bへのエネルギ供給量を変化させ、出力電圧VOを一定にする。
また、このように、<定電圧領域1>では、スイッチング素子1の発振周波数を一定のまま、スイッチング素子1のオン時間Tonを変化させることで出力電圧VOを一定にするので、トランスの耳鳴りを防止することができる。
<(2)定電圧領域2>
図11は、当該スイッチング電源装置の<定電圧領域2>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域2>とは、負荷が重くなって出力電流IOが所定値以上となり、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高くなっている状態のことである。
図11は、当該スイッチング電源装置の<定電圧領域2>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域2>とは、負荷が重くなって出力電流IOが所定値以上となり、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高くなっている状態のことである。
負荷132に流れる出力電流IOが<定電圧領域1>よりも大きくなり、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高くなると、ドレイン電流制御回路6は、ドレイン電流検出回路5から出力される素子電流検出信号VCLを過電流保護基準電圧VLIMITと比較して、素子電流検出信号VCLが過電流保護基準電圧VLIMIT(一定値)に達すると、スイッチング素子1をターンオフさせる信号を出力する。
これにより、定電圧領域2においては、スイッチング素子1を流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で固定されることになる。
また、この<定電圧領域2>では、2次巻線110Bに流れる電流は最大値に達しているが、2次電流オンデューティが2次デューティ制限回路10で設定された一定値まで達していないため、2次デューティ制限回路10の出力信号set_2が出力されるタイミングは、発振器7の出力信号set_1よりも速くなっている。よって、フリップフロップ回路12のセット端子には発振器7からのクロック信号set_1が入力される(セット信号set)。
さらに、
誤差電圧信号VEAO > 過電流保護基準電圧VLIMIT
の状態では、発振周波数調整回路8が、誤差電圧信号VEAOと過電流保護基準電圧VLIMITの差に応じてスイッチング素子1の発振周波数を高くする信号を発振器7へ出力する。
誤差電圧信号VEAO > 過電流保護基準電圧VLIMIT
の状態では、発振周波数調整回路8が、誤差電圧信号VEAOと過電流保護基準電圧VLIMITの差に応じてスイッチング素子1の発振周波数を高くする信号を発振器7へ出力する。
このように、<定電圧領域2>では、当該スイッチング電源装置は、負荷が重くなるほど発振周波数が高くなる発振器7からのクロック信号set_1をセット信号setとし、ドレイン電流検出回路5から出力される素子電流検出信号VCLと過電流保護基準電圧VLIMITとを比較して出力されるドレイン電流制御回路6の出力信号をリセット信号とした、固定ピーク電流の発振周波数制御方式による動作状態となり、スイッチング素子1の発振周波数を変化させることで1次巻線110Aと2次巻線110Bへのエネルギ供給量を変化させ、出力電圧VOを一定にする。
なお、負荷132に流れる出力電流IOが大きくなると、スイッチング素子1の発振周波数が高くなるが、2次電流オフ検出回路9から発振器7への出力信号D2_onがハイレベル信号の間、発振器7から次のクロック信号set_1が出力されないようになっているため、2次電流が流れ終わった後に次のターンオンパルス信号が発生する。つまり、当該スイッチング電源装置は非連続モード動作となっている。
<(3)定電圧領域と定電流領域の境界領域>
図12は、当該スイッチング電源装置の<定電圧領域と定電流領域の境界領域>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域と定電流領域の境界領域>とは、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高く、かつ発振器7から出力される第1のクロック信号set_1と2次デューティ制限回路10から出力される第2のクロック信号set_2のタイミングが同時になる状態、つまり、2次電流のオンデューティが設定値に達した状態のことである。
図12は、当該スイッチング電源装置の<定電圧領域と定電流領域の境界領域>における各部の動作を表すタイミングチャートを示す図である。この<定電圧領域と定電流領域の境界領域>とは、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高く、かつ発振器7から出力される第1のクロック信号set_1と2次デューティ制限回路10から出力される第2のクロック信号set_2のタイミングが同時になる状態、つまり、2次電流のオンデューティが設定値に達した状態のことである。
<定電圧領域2>では、スイッチング素子1を流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で固定され、発振周波数調整回路8により負荷が重くなるにつれてクロック信号set_1の発振周波数が高くなるように制御されている。したがって、<定電圧領域2>では、負荷132に流れる出力電流IOが大きくなるとクロック信号set_1の発振周波数が高くなって2次電流オンデューティが大きくなる。
そして、2次電流オンデューティが2次デューティ制限回路10で設定された一定値になると、2次デューティ制限回路10からのクロック信号set_2と発振器7からのクロック信号set_1のタイミングが等しくなる。このようにクロック信号選択回路11に入力されるクロック信号がクロック信号set_1からクロック信号set_2に切り替わる領域、すなわち2次電流オンデューティが2次デューティ制限回路10で設定された一定値に達した瞬間の領域が、<定電圧領域と定電流領域の境界領域>である。
当該スイッチング電源装置は非連続モード動作となっているので、負荷132に供給されるエネルギは、出力電圧VO、出力電流IO、トランス110の1次巻線110AのインダクタンスLp、スイッチング素子1を流れるドレイン電流IDのピーク値Ip、スイッチング素子1の発振周波数foscより、
VO×IO=(1/2)×Lp×Ip×Ip×fosc ・・・ (5)
と表される。
VO×IO=(1/2)×Lp×Ip×Ip×fosc ・・・ (5)
と表される。
ここで、この<定電圧領域と定電流領域の境界領域>では、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高くなっているため、ドレイン電流IDのピーク値Ipは過電流保護基準電圧VLIMITで決まる電流値で固定される。また、スイッチング素子1がターンオフして2次巻線110Bに電流が流れ始める時の電流値、すなわち2次電流のピーク値は、トランス110の1次巻線110Aと2次巻線110Bの巻数比で決まるため、2次電流のピーク値も一定となる。
さらに、誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高いと、ドレイン電流IDの最大値を規定する電流リミットILIMITが図8に示すようなリニアに時間変化する鋸型の波形となるので、過電流検出遅れ時間Tdを考慮すると、ドレイン電流IDのピーク値Ipは入力電圧VINによらずほぼ一定となる。
また、出力電圧VOが一定の場合、2次電流の傾きも一定であるため、2次電流のピーク値が一定のときの2次電流が流れる期間は常に一定となる。したがって、この<定電圧領域と定電流領域の境界領域>においては、2次電流が流れる期間は常に一定となる。この結果、<定電圧領域と定電流領域の境界領域>では、スイッチング素子1の発振周波数foscは常に一定の値となる。
一方、トランス110の1次巻線110AのインダクタンスLpが変化した場合、2次電流の傾きも変化する。2次電流のピーク値が一定になっている場合、インダクタンスLpが大きくなると2次電流の傾きが大きくなり、2次電流が流れる期間が長くなる。その結果、スイッチング素子1の発振周波数foscが低くなる。これとは逆に、インダクタンスLpが小さくなると2次電流の傾きが小さくなり、2次電流が流れる期間は短くなる。その結果、スイッチング素子1の発振周波数foscが高くなる。
以上より、<定電圧領域と定電流領域の境界領域>においては、トランス110の1次巻線110AのインダクタンスLpとスイッチング素子1の発振周波数foscの積が一定になるため、上記の式(5)の関係から、出力電流IOが一定となる。したがって、<定電圧領域と定電流領域の境界領域>での出力電流IOは、発振周波数や、トランスのインダクタンス値のばらつき、過電流検出遅れ時間Td、入力電圧VINの影響を受けない。
<(4)定電流領域>
図13は、当該スイッチング電源装置の<定電流領域>における各部の動作を表すタイミングチャートを示す図である。この<定電流領域>とは、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高く、かつ2次デューティ制限回路10より出力されるクロック信号set_2によってスイッチング素子1のスイッチング動作が行われている領域のことである。
図13は、当該スイッチング電源装置の<定電流領域>における各部の動作を表すタイミングチャートを示す図である。この<定電流領域>とは、誤差増幅器3から出力される誤差電圧信号VEAOが過電流保護基準電圧VLIMITよりも高く、かつ2次デューティ制限回路10より出力されるクロック信号set_2によってスイッチング素子1のスイッチング動作が行われている領域のことである。
負荷132に流れる出力電流IOが<定電圧領域と定電流領域の境界領域>における出力電流IOよりも大きくなるように負荷を重くすると、上述したように2次電流のピーク値と2次電流オンデューティが一定で、トランス110の2次巻線110Bに供給されるエネルギが既に最大となっているので、出力電圧VOが低下する。
出力電圧VOが低下すると、2次電流の傾きが大きくなって2次電流が流れる期間が長くなるため、2次デューティ制限回路10からの出力信号set_2が出力されるタイミングは、発振器7からの出力信号set_1よりも遅くなる。したがって、クロック信号選択回路11からは、第2のクロック信号set_2が出力される。第2のクロック信号set_2は、2次電流オンデューティが一定になるように出力されるため、2次電流オンデューティが一定値に制御されたまま、スイッチング素子1の発振周波数が低くなる。よって、負荷が重くなるにつれて、2次電流のピーク値と2次電流オンデューティが一定値のまま、スイッチング素子1の発振周波数が低下するように制御される。
ここで、2次電流オンデューティが一定値の場合、出力電流IOは、2次電流オンデューティを‘D2’、2次電流のピーク値を‘I2p’とすると、以下の式で表される。
IO=(1/2)×I2p×D2 ・・・ (6)
2次電流のピーク値I2pは、スイッチング素子1を流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で制御されているため一定である。さらに、ドレイン電流IDの最大値を規定する電流リミットILIMITが図8に示すような時間変化をするので、過電流検出遅れ時間Tdを考慮すると、ドレイン電流IDのピーク値Ipは入力電圧VINによらずほぼ一定となる。
IO=(1/2)×I2p×D2 ・・・ (6)
2次電流のピーク値I2pは、スイッチング素子1を流れるドレイン電流IDのピーク値Ipが過電流保護基準電圧VLIMITで決まる電流値で制御されているため一定である。さらに、ドレイン電流IDの最大値を規定する電流リミットILIMITが図8に示すような時間変化をするので、過電流検出遅れ時間Tdを考慮すると、ドレイン電流IDのピーク値Ipは入力電圧VINによらずほぼ一定となる。
したがって、トランス110の1次巻線110AのインダクタンスLpのばらつきや、スイッチング素子1の発振周波数fosc、過電流検出遅れ時間Td、入力電圧VINに関係なく一定の出力電流IOを得ることができ、ばらつきの少ない、高精度の定電流垂下特性を得られる。
以上のように、本実施の形態によれば、2次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。
また、スイッチング素子を流れるドレイン電流IDのピーク値Ipを一定値にし、2次電流オンデューティを一定値に制御するとともに、ドレイン電流IDの最大値を規定する電流リミットILIMITを図8に示すように時間変化させるので、電流リミット可変信号Islopeの傾きを適当に設定すれば、過電流検出遅れ時間Tdを考慮した場合のドレイン電流IDのピーク値Ipが入力電圧VINによらずほぼ一定となるうえに、発振周波数やトランスのインダクタンスのばらつきが出力電流IOの定電流値に影響せず、トータルのばらつきが非常に小さい高精度の定電流垂下特性を実現できる。
さらに、ドレイン電流IDのピーク値Ipを小さくするのではなく、ピーク値Ipは一定で発振周波数foscを変化させて2次電流オンデューティを一定値にすることで定電流垂下特性を実現するので、スイッチング素子のオン時間Tonは変化せず、定電流領域においてオン時間Tonが短くなることはない。よって、オン時間Tonが短くなると入力電圧VINに影響されずにピーク値Ipの制御を行うことができなくなるという従来の問題を回避でき、定電流領域において出力電圧VOが低下したときにも、従来のように入力電圧VINによって出力電流IOが変化することはない。
また、スイッチング素子と制御回路については同一半導体内に設けて容易に単一化することができる。また無論、制御回路のみを同一半導体内に設けて容易に単一化することもできる。したがって、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、電源装置として、容易に小型化および軽量化さらにコスト低減化を実現することができる。
また、2次電流オンデューティが一定値に達するまでは出力電圧VOを一定にし、一定値に達すると出力電流IOを一定にするので、負荷状態に応じて、定電流垂下特性と定電圧特性のいずれかを実現できる。
また、スイッチング素子1の発振周波数を制御することで定電流垂下特性を実現しているので、本実施の形態のように<定電圧領域2>の定電圧特性もスイッチング素子1の発振周波数を制御することで実現すれば、定電圧領域から定電流領域への切り替えがスムーズになる。
なお、本実施の形態では、スイッチング素子1を流れるドレイン電流の検出値を変化させることにより、図8に示すようなスイッチング素子のオン期間にリニアに変化する電流リミットを実現したが、スイッチング素子のオン期間に第1のレベルから、それよりも高い第2のレベルに変化する電流リミットを実現することができれば、その手段は異なっても構わない。
図14に、スイッチング素子のオン期間にリニアに変化する電流リミットを実現する半導体装置100の他の構成例を示す。但し、図2に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。
この半導体装置(制御回路)100は、スイッチング素子1を流れるドレイン電流の検出値ではなく、ドレイン電流制御回路6に基準電圧として入力する過電流保護基準電圧を時間変化させることにより、スイッチング素子のオン期間に第1のレベルから、それよりも高い第2のレベルに変化する電流リミットを実現する。
すなわち、図14に示す半導体装置100は、図2に示した半導体装置100と比べて、ドレイン電流検出可変回路4が省略され、電流リミット可変回路15が追加されている。電流リミット可変回路15は、フリップフロップ回路12の出力信号(FFout信号)と過電流保護基準電圧VLIMITを入力とし、スイッチング素子がオンするタイミングとオフするタイミングに応じて変化する過電流保護基準電圧VLIMIT´を生成して、ドレイン電流制御回路6へ出力する。つまり、電流リミット可変回路15は、一定値である過電流保護基準電圧VLIMITとFFout信号とを基に、図15に示すようなリニアに時間変化する過電流保護基準電圧VLIMIT´を生成する機能を有する。
誤差電圧信号VEAOが過電流保護基準電圧VLIMIT´よりも高い場合、素子電流検出信号VCLが過電流保護基準電圧VLIMIT´に達するとスイッチング素子1はターンオフするので、図15に示すように過電流保護基準電圧VLIMIT´が変化することにより、図15に示すような電流リミットILIMITの時間変化を得ることができる。
このように、図14に示した半導体装置100は、ドレイン電流制御回路6に基準電圧として入力する過電流保護基準電圧(電流リミットILIMITを決定する基準値)を時間変化させることにより、スイッチング素子1のオン期間に第1のレベルから、それよりも高い第2のレベルに変化する電流リミットを実現することができ、図2に示す半導体装置100を用いた場合と同様の効果を発揮することができる。
本発明にかかる電源レギュレーション回路によれば、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるので、携帯電話やデジタルスチルカメラ等のポータブル機器用充電器などに有用である。
1 スイッチング素子
2 レギュレータ
3 誤差増幅器
4 ドレイン電流検出可変回路
5 ドレイン電流検出回路
6 ドレイン電流制御回路
7 発振器
8 発振周波数調整回路
9 2次電流オフ検出回路
10 2次デューティ制御回路
11 クロック信号選択回路
12 フリップフロップ回路
13 NAND回路
14 ゲートドライバ
15 電流リミット可変回路
21 コンパレータ
22、23 ワンパルス信号発生回路
24 フリップフロップ回路
25 インバータ回路
26、35 AND回路
27 定電流源
28、29、30 スイッチ
31、32 NchMOSFET
33 コンデンサ
34 コンパレータ
36 ワンパルス信号発生回路
41、45 ワンパルス信号発生回路
42、43 フリップフロップ回路
44 AND回路
51 コンパレータ
52 基準電圧源
53 コンデンサ
54 ワンパルス信号発生回路
55 インバータ回路
56 AND回路
57 定電流源
58、59、60 スイッチ
61、62 NchMOSFET
63、64 NPNトランジスタ
65、66 抵抗器
67、68、69、70、73、74 PchMOSFET
71、72 NchMOSFET
81 充放電回路
82 コンデンサ
83 PNPトランジスタ
84 NPNトランジスタ
85 抵抗器
86 定電流源
87、88 PchMOSFET
89、90 NchMOSFET
91、92 抵抗器
100 スイッチング電源装置制御用の半導体装置
110 トランス
110A 1次巻線
110B 2次巻線
110C 補助巻線
120 ダイオード
121 コンデンサ
122 ダイオード
123、124 抵抗器
130 ダイオード
131 コンデンサ
132 負荷
200 制御回路
210 スイッチング素子
220 トランス
220A 1次巻線
220B 2次巻線
220C 補助巻線
231 ダイオード
232 コンデンサ
233 負荷
241 ダイオード
242 コンデンサ
243 抵抗器
244 コンデンサ
250 抵抗器
2 レギュレータ
3 誤差増幅器
4 ドレイン電流検出可変回路
5 ドレイン電流検出回路
6 ドレイン電流制御回路
7 発振器
8 発振周波数調整回路
9 2次電流オフ検出回路
10 2次デューティ制御回路
11 クロック信号選択回路
12 フリップフロップ回路
13 NAND回路
14 ゲートドライバ
15 電流リミット可変回路
21 コンパレータ
22、23 ワンパルス信号発生回路
24 フリップフロップ回路
25 インバータ回路
26、35 AND回路
27 定電流源
28、29、30 スイッチ
31、32 NchMOSFET
33 コンデンサ
34 コンパレータ
36 ワンパルス信号発生回路
41、45 ワンパルス信号発生回路
42、43 フリップフロップ回路
44 AND回路
51 コンパレータ
52 基準電圧源
53 コンデンサ
54 ワンパルス信号発生回路
55 インバータ回路
56 AND回路
57 定電流源
58、59、60 スイッチ
61、62 NchMOSFET
63、64 NPNトランジスタ
65、66 抵抗器
67、68、69、70、73、74 PchMOSFET
71、72 NchMOSFET
81 充放電回路
82 コンデンサ
83 PNPトランジスタ
84 NPNトランジスタ
85 抵抗器
86 定電流源
87、88 PchMOSFET
89、90 NchMOSFET
91、92 抵抗器
100 スイッチング電源装置制御用の半導体装置
110 トランス
110A 1次巻線
110B 2次巻線
110C 補助巻線
120 ダイオード
121 コンデンサ
122 ダイオード
123、124 抵抗器
130 ダイオード
131 コンデンサ
132 負荷
200 制御回路
210 スイッチング素子
220 トランス
220A 1次巻線
220B 2次巻線
220C 補助巻線
231 ダイオード
232 コンデンサ
233 負荷
241 ダイオード
242 コンデンサ
243 抵抗器
244 コンデンサ
250 抵抗器
Claims (12)
- 入力電圧が入力される第1の巻線と、出力電圧を発生する第2の巻線と、を有するトランスと、
第1の端子と第2の端子と制御端子の3端子を含み、前記制御端子において受信した制御信号に応答して前記第1と第2の端子を電気的に結合あるいは分離するように発振することで前記第1の巻線を流れる電流のオン・オフ制御を行うスイッチング素子と、
前記制御信号を生成する制御回路と、
を備え、前記スイッチング素子の発振を制御することにより前記第1と第2の巻線へのエネルギ供給量を制御して、前記第2の巻線に接続される負荷へ一定の出力電流を供給する電源レギュレーション回路であって、
前記制御回路は、
前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、
前記スイッチング素子が前記第1と第2の端子を結合している期間に、前記素子電流の最大値を規定する電流リミットを第1のレベルと前記第1のレベルよりも大きい第2のレベルとの間で変化させる電流リミット可変機能と、
前記第1と第2のレベルの間で変化する前記電流リミットに前記素子電流が達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、
前記第2の巻線を流れる2次電流のオンデューティを検出して、該2次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、
前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有する
ことを特徴とする電源レギュレーション回路。 - 請求項1記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記素子電流検出機能による前記素子電流の検出値を変化させることにより、前記スイッチング素子が前記第1と第2の端子を結合している期間に、前記電流リミットを前記第1のレベルと前記第2のレベルとの間で変化させることを特徴とする電源レギュレーション回路。
- 請求項1記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記電流リミットを決定する基準値を変化させることにより、前記スイッチング素子が前記第1と第2の端子を結合している期間に、前記電流リミットを前記第1のレベルと前記第2のレベルとの間で変化させることを特徴とする電源レギュレーション回路。
- 請求項1ないし3のいずれかに記載の電源レギュレーション回路であって、
前記トランスは、前記第2の巻線に発生する電圧の検出を行うための第3の巻線をさらに有し、
前記制御回路は、前記第3の巻線に発生する電圧を基に前記2次電流のオンデューティを検出する
ことを特徴とする電源レギュレーション回路。 - 請求項1ないし4のいずれかに記載の電源レギュレーション回路であって、
前記制御回路は、前記2次電流のオンデューティが一定値以下であると前記出力電圧が一定になるように前記エネルギ供給量を変化させる機能をさらに有する
ことを特徴とする電源レギュレーション回路。 - 前記制御回路は、前記2次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする請求項5記載の電源レギュレーション回路。
- 前記制御回路は、前記2次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第1と第2の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする請求項5記載の電源レギュレーション回路。
- 前記制御回路は、前記2次電流のオンデューティが一定値以下であって前記出力電流が所定値より小さいと、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第1と第2の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にし、前記2次電流のオンデューティが一定値以下であって前記出力電流が所定値以上では、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする請求項5記載の電源レギュレーション回路。
- 前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項1ないし8のいずれかに記載の電源レギュレーション回路。
- 前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項1ないし8のいずれかに記載の電源レギュレーション回路。
- 請求項1ないし8のいずれかに記載の前記制御回路が同一半導体基板上に形成された半導体装置。
- 請求項1ないし8のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成された半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006104757A JP2006314189A (ja) | 2005-04-06 | 2006-04-06 | 電源レギュレーション回路、および半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005109288 | 2005-04-06 | ||
JP2006104757A JP2006314189A (ja) | 2005-04-06 | 2006-04-06 | 電源レギュレーション回路、および半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006314189A true JP2006314189A (ja) | 2006-11-16 |
Family
ID=37535442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006104757A Pending JP2006314189A (ja) | 2005-04-06 | 2006-04-06 | 電源レギュレーション回路、および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006314189A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008278723A (ja) * | 2007-05-07 | 2008-11-13 | Kawamura Electric Inc | 燃料電池の系統連系インバータ |
JP2008312359A (ja) * | 2007-06-15 | 2008-12-25 | Panasonic Corp | スイッチング電源装置、並びにレギュレーション回路 |
JP2010041832A (ja) * | 2008-08-06 | 2010-02-18 | Panasonic Corp | スイッチング電源制御装置及びそれに用いる半導体装置 |
JP2011229327A (ja) * | 2010-04-22 | 2011-11-10 | Toyota Central R&D Labs Inc | スイッチング制御回路 |
-
2006
- 2006-04-06 JP JP2006104757A patent/JP2006314189A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008278723A (ja) * | 2007-05-07 | 2008-11-13 | Kawamura Electric Inc | 燃料電池の系統連系インバータ |
JP2008312359A (ja) * | 2007-06-15 | 2008-12-25 | Panasonic Corp | スイッチング電源装置、並びにレギュレーション回路 |
JP2010041832A (ja) * | 2008-08-06 | 2010-02-18 | Panasonic Corp | スイッチング電源制御装置及びそれに用いる半導体装置 |
JP2011229327A (ja) * | 2010-04-22 | 2011-11-10 | Toyota Central R&D Labs Inc | スイッチング制御回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3973652B2 (ja) | スイッチング電源装置 | |
US7265999B2 (en) | Power supply regulator circuit and semiconductor device | |
US7492615B2 (en) | Switching power supply | |
JP5167929B2 (ja) | スイッチング電源装置 | |
US7778049B2 (en) | Switching power supply | |
US8482943B2 (en) | Power transistor driving circuits and methods for switching mode power supplies | |
JP5733605B2 (ja) | スイッチング電源装置 | |
JP3657256B2 (ja) | スイッチング電源装置 | |
US7729137B2 (en) | Switching power supply and regulation circuit | |
US7202655B2 (en) | Constant voltage circuit and constant current source, amplifier, and power supply circuit using the same | |
US6903945B2 (en) | Switching power supply apparatus | |
JP6424644B2 (ja) | 電源制御用半導体装置 | |
US7388763B2 (en) | Switching power supply | |
JP2007014196A (ja) | スイッチング電源における故障の検出方法と検出装置 | |
JP2008187813A (ja) | スイッチング電源 | |
WO2010125751A1 (ja) | スイッチング電源装置 | |
US20230009994A1 (en) | Integrated circuit and power supply circuit | |
JP2007043767A (ja) | スイッチング電源装置、および半導体装置 | |
JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
JP2006314189A (ja) | 電源レギュレーション回路、および半導体装置 | |
JP2006352976A (ja) | スイッチング電源用半導体装置 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP4387244B2 (ja) | スイッチング電源装置 | |
JP2020005405A (ja) | スイッチング電源装置 | |
JP2001128454A (ja) | フライバック型コンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090310 |