JP2006314189A - 電源レギュレーション回路、および半導体装置 - Google Patents

Abstract

【課題】２次側に定電流制御回路を設けることなく、良好な定電流垂下特性を実現できる電源レギュレーション回路を提供する。
【解決手段】定電流動作時には、トランス１１０の２次巻線１１０Ｂを流れる２次電流のオンデューティが一定値で維持されるようにスイッチング素子１をターンオンして、定電流垂下特性を実現する。さらに、この時、スイッチング素子１を流れるドレイン電流ＩＤの最大値を規定する電流リミットをスイッチング素子１のオン時間に第１と第２のレベルの間で変化させ、ドレイン電流ＩＤのピーク値が一定となるようにする。
【選択図】図１

Description

本発明は、出力特性として定電流垂下特性を持つ電源レギュレーション回路、および半導体装置に関する。

従来より、充電器用の電源レギュレーション回路として、２次側に定電流制御回路を備えることで定電流垂下特性を実現したスイッチング電源装置が広く利用されている。すなわち、従来は、定電流垂下特性を利用してバッテリー等を定電流で充電するために、例えばスイッチング電源装置の２次側に、出力電流を検出するための抵抗器である出力電流検出抵抗器と、この出力電流検出抵抗器に流れる電流を一定に制御するための定電流制御回路と、この定電流制御回路の信号を１次側へ伝達するためのフォトカプラとを設け、出力電流が一定値以上になったときに定電流制御回路が働くように構成して、定電流垂下特性を実現していた。

しかしながら、このように定電流制御回路を備えることで定電流垂下特性を実現したスイッチング電源装置は、消費電力が大きく、また定電流制御回路やフォトカプラは高価であり、部品点数も多くなることから、スイッチング電源装置の省エネ化や、高効率化、小型化、低コスト化の妨げとなっていた。そのため、定電流制御回路を備えることなく定電流垂下特性を実現する必要性が高まっている。

以下、定電流制御回路を備えることなく定電流垂下特性を実現する従来のスイッチング電源装置について説明する。従来は、定電流動作時に、出力電圧が低下するにつれてスイッチング素子を流れる素子電流の最大値を規定する電流リミットを低くすることにより、定電流垂下特性を実現していた（例えば、特許文献１参照。）。

図１６は、従来のスイッチング電源装置の構成を示すブロック図である。
図１６において、制御回路２００は、入出力部として、起動用電源入力部であるＰＩＮ端子と、補助電源電圧入力部であるＶＣＣ端子と、電流検出入力部であるＣＳ端子と、スイッチング素子駆動出力部であるＯＵＴ端子と、制御回路のＧＮＤ出力部であるＧＮＤ端子とを有し、内部に発振回路を備え、ＯＵＴ端子に接続されるスイッチング素子（ＭＯＳＦＥＴ）２１０のゲートを駆動して、スイッチング素子２１０のスイッチング動作を制御する。

スイッチング素子２１０は、トランス２２０の１次巻線２２０Ａから流入する電流のオン・オフ制御を行う。スイッチング素子２１０を流れる素子電流（ドレイン電流）ＩＤは、１次巻線２２０Ａのインダクタンスにより入力電圧ＶＩＮに比例した傾きを持つ三角波となる。

ダイオード２３１とコンデンサ２３２からなる整流平滑化回路は、スイッチング素子２１０のスイッチング動作によりトランス２２０の２次巻線２２０Ｂに発生する交流電力を直流電力に変換して、負荷２３３へ供給する。

また、ダイオード２４１とコンデンサ２４２からなる整流平滑化回路は、制御回路２００の補助電源部および出力電圧検出部として活用され、スイッチング素子２１０のスイッチング動作によりトランス２２０の補助巻線２２０Ｃに発生する交流電力を直流電力に変換して、抵抗器２４３とコンデンサ２４４を介してＶＣＣ端子へ供給する。この補助巻線２２０Ｃに発生する交流電圧は、２次巻線２２０Ｂに発生する交流電圧に比例する。

制御回路２００は、抵抗器２５０に発生する電圧が印加されるＣＳ端子の電圧を基にスイッチング素子２１０を流れるドレイン電流ＩＤを検出する。制御回路２００は、スイッチング素子２１０に過電流が流れないようにするための過電流保護機能を持ち、ドレイン電流ＩＤのピーク値Ｉｐが電流リミットＩＬＩＭＩＴまで大きくなると、スイッチング素子２１０を自動的にターンオフさせる。

また、制御回路２００は、ＶＣＣ端子の電圧（ＶＣＣ電圧）が一定電圧よりも高い場合には、ＶＣＣ電圧が上昇するにつれてスイッチング素子２１０のオンデューティを小さくすることで定電圧特性を実現する。一方、ＶＣＣ電圧が一定電圧よりも低い場合には、ＶＣＣ端子へ流れ込む電流が低下するにつれて電流リミットＩＬＩＭＩＴを低下させることで定電流垂下特性を実現する。このとき、電流リミットＩＬＩＭＩＴは、出力電流ＩＯを一定に保つために、ＶＣＣ端子へ流れ込む電流の関数で変化する。

以上のように構成されたスイッチング電源装置の動作について、図面を用いて以下に説明する。図１７は従来のスイッチング電源装置における各部の動作を表すタイミングチャートを示す図である。

ＶＣＣ電圧が一定電圧ＶＣＣ＿Ａよりも高い場合には、当該スイッチング電源装置は、ＶＣＣ電圧の上昇に応じてスイッチング素子２１０のオンデューティＤｏｎを小さくして、定電圧特性を実現する。

負荷が重くなって、スイッチング素子２１０を流れるドレイン電流ＩＤのピーク値Ｉｐが電流リミットＩＬＩＭＩＴまで大きくなり、出力電力ＰＯが最大になり、出力電圧ＶＯが低下すると、その低下に比例してＶＣＣ電圧が低下する。

そして、ＶＣＣ電圧が一定電圧ＶＣＣ＿Ａよりも低くなると、当該スイッチング電源装置は、ＶＣＣ端子へ流れ込む電流の低下に応じて電流リミットＩＬＩＭＩＴを低下させて、定電流垂下特性を実現する。このとき、出力電流ＩＯを一定に保つために、電流リミットＩＬＩＭＩＴをＶＣＣ端子へ流れ込む電流の関数で変化させる。

このように、定電流制御回路を備えることなく定電流垂下特性を実現する手法として、過電流保護機能を設け、スイッチング素子を流れるドレイン電流の最大値を設定することにより最大出力電力を決めて、それより重い負荷における出力電圧の低下を過負荷として検出し、そこから定電流動作とする手法が一般的に採用されてきた。

しかしながら、実際の回路においては、スイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐは電流リミットＩＬＩＭＩＴに比べて大きくなる。これは、ドレイン電流ＩＤが電流リミットＩＬＩＭＩＴまで大きくなったことを検出してからスイッチング素子が実際にターンオフするまでに、過電流検出遅れ時間Ｔｄと呼ばれる一定の遅れ時間が存在するためである。

図１８（ａ）に、任意の入力電圧ＶＩＮに対して電流リミットＩＬＩＭＩＴが一定の場合のドレイン電流ＩＤの波形を示す。上述したように、ドレイン電流ＩＤは入力電圧ＶＩＮに比例した傾きを持つ三角波となるが、過電流検出遅れ時間Ｔｄは一定であるので、電流リミットＩＬＩＭＩＴが任意の入力電圧ＶＩＮに対して一定である場合、必然的に、入力電圧ＶＩＮに応じて過電流検出遅れ時間Ｔｄにおけるドレイン電流ＩＤの電流値の伸びが変化する。つまり、同じ電流リミットＩＬＩＭＩＴでもドレイン電流ＩＤのピーク値Ｉｐは入力電圧ＶＩＮによって変化する。具体的には、図１８（ａ）に示すように、入力電圧ＶＩＮが高いときには、ドレイン電流ＩＤの傾きが大きく、ドレイン電流ＩＤのピーク値Ｉｐも大きくなり、入力電圧ＶＩＮが低いときには、ドレイン電流ＩＤの傾きが小さく、ピーク値Ｉｐも小さくなる。

したがって、入力電圧ＶＩＮが高いと、低い場合に比べてドレイン電流ＩＤの最大値が大きくなり、最大の出力電力ＰＯが大きくなる。これは過負荷の検出が重負荷側に移動することを意味し、そのため高い入力電圧ＶＩＮでは低い場合に比べて定電流動作時の出力電流ＩＯが大きくなる。

図１９（ａ）に、任意の入力電圧に対して同じ電流リミットＩＬＩＭＩＴを用いて上記の従来の手法による定電流動作を行った場合の出力電圧ＶＯと出力電流ＩＯの関係を示す。

発振周波数を‘ｆｏｓｃ’とすると、非連続モードの場合の出力電力ＰＯは、
ＰＯ＝Ａ×Ｌ×Ｉｐ^２×ｆｏｓｃ
となる。但し、‘Ａ’は定数、‘Ｌ’はトランスの１次巻線のインダクタンスである。

発振周波数ｆｏｓｃとスイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐが一定であれば、入力電圧ＶＩＮが変化しても出力電力ＰＯは一定となる。しかし、任意の入力電圧に対して同じ電流リミットＩＬＩＭＩＴを用いた場合、上記したような理由により、電流リミットＩＬＩＭＩＴにより決定されるドレイン電流ＩＤの最大値が入力電圧ＶＩＮにより変化し、最大の出力電力ＰＯも変化してしまう。そのため、図１９（ａ）に示すように、高い入力電圧ＶＩＮでは、過負荷の検出が重負荷側に移動して、入力電圧ＶＩＮが低い場合に比べて定電流動作時の出力電流ＩＯが大きくなる。

このように、スイッチング素子を流れるドレイン電流ＩＤの最大値を使用して過負荷を検出し、ドレイン電流ＩＤの最大値を規定する電流リミットＩＬＩＭＩＴを制御して定電流垂下特性を実現しようとすると、ドレイン電流ＩＤの最大値が入力電圧ＶＩＮによって変化し、最大の出力電力ＰＯも変化してしまうため、入力電圧ＶＩＮによって定電流動作時の出力電流ＩＯが変化してしまう。

従来はこの問題を解決するために以下の手法を採用している。すなわち、図２０に示すように、スイッチング素子がターンオンしてからの一定時間、電流リミットＩＬＩＭＩＴをリニアに上昇させ、その後、スイッチング素子がターンオンした時の値まで低下させていた。

この電流リミットＩＬＩＭＩＴの上昇時の傾きを適当な値に設定することによって、図１８（ｂ）に示すように、入力電圧ＶＩＮが高い場合のドレイン電流ＩＤに対しては電流リミットＩＬＩＭＩＴが低くなり、入力電圧ＶＩＮが低い場合のドレイン電流ＩＤに対しては電流リミットＩＬＩＭＩＴが高くなるので、入力電圧ＶＩＮによるドレイン電流ＩＤのピーク値Ｉｐの変化を小さくすることができる。したがって、この鋸型の電流リミットＩＬＩＭＩＴにより、結果的に過負荷の検出が一定に近くなり、入力電圧ＶＩＮによる定電流動作時の出力電流ＩＯの変化を抑えることができる。

但し、過電流検出遅れ時間Ｔｄが一定の場合、任意の入力電圧ＶＩＮに対してドレイン電流ＩＤのピーク値Ｉｐを一定にする電流リミットＩＬＩＭＩＴは、厳密には時間に対してリニアに変化しない。すなわち、スイッチング素子がターンオンしてからの時間を‘ｔ’とすると、電流リミットＩＬＩＭＩＴは次の式で表される時間変化を行う必要がある。
ＩＬＩＭＩＴ（ｔ）＝Ｉｐ×（ｔ−Ｔｄ）／ｔ

図２１に示す電流リミットＩＬＩＭＩＴ１は、過電流検出遅れ時間Ｔｄが１５０ｎｓの場合に、ドレイン電流ＩＤのピーク値Ｉｐを入力電圧によらず１Ａにする電流リミットＩＬＩＭＩＴを表している。図２１に示すように、電流リミットＩＬＩＭＩＴ１は、１次時間微分係数を正、２次時間微分係数を負とする、単純増加、上に凸な関数となり、時間に対してリニアに変化しない。

一方、電流リミットＩＬＩＭＩＴ２は、時間に対してリニアに変化する電流リミットＩＬＩＭＩＴであり、過電流検出遅れ時間Ｔｄが１５０ｎｓで且つスイッチング素子のオン時間Ｔｏｎが１．０〜４．５μｓの範囲で変化する場合に、ドレイン電流ＩＤのピーク値Ｉｐの誤差が±３％程度に収まるように設定されている。また、ピーク値Ｉｐ２は、この電流リミットＩＬＩＭＩＴ２を電流リミットＩＬＩＭＩＴとした場合の実際のピーク値Ｉｐである。

ここで、オン時間Ｔｏｎとはスイッチング素子がオンしている期間を表し、厳密には、スイッチング素子がターンオンしてから、ドレイン電流ＩＤが電流リミットＩＬＩＭＩＴまで大きくなった後、過電流検出遅れ時間Ｔｄだけ遅れてスイッチング素子がターンオフするまでの時間を言う。

図２１に示すように、スイッチング素子のオン時間Ｔｏｎに対してリニアに変化する電流リミットＩＬＩＭＩＴ２でも、所定のオン時間Ｔｏｎの範囲内であればドレイン電流ＩＤのピーク値Ｉｐの入力電圧依存性を小さくすることができる。例に挙げたオン時間Ｔｏｎの範囲（１．０〜４．５μｓ）は、４．５倍の範囲であり、例えばワールドワイド入力（ＡＣ８５〜２８２Ｖ）の入力電圧範囲に十分対応することができる。そこで、従来は、例えば図２１に示す電流リミットＩＬＩＭＩＴ２のように、電流リミットＩＬＩＭＩＴの上昇時の傾きを適当な値に設定していた。

しかしながら、過電流検出遅れ時間Ｔｄに対してオン時間Ｔｏｎが短い場合、つまり「Ｔｄ／Ｔｏｎ」が大きい場合には、スイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐの入力電圧依存性を小さくすることは難しい。このため、過電流検出遅れ時間Ｔｄが長いことや、オン時間Ｔｏｎが短いことは、リニアに時間変化する電流リミットＩＬＩＭＩＴを用いてピーク値Ｉｐの入力電圧依存性を小さくすることには不利となる。このことは、図２１に示すピーク電流Ｉｐ２が、オン時間Ｔｏｎが１μｓ以下の場合に著しく１Ａから外れていることからも分かる。

従来のスイッチング電源装置は、図１７に示すように、電流リミットＩＬＩＭＩＴを小さくすることにより二次側へ供給するエネルギを小さくして定電流垂下特性を実現しているが、結果的にスイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐが小さくなり、オン時間Ｔｏｎが短くなる。

そのため、電流リミットＩＬＩＭＩＴを小さくすることによって定電流垂下特性を実現する場合、リニアに時間変化する鋸型の電流リミットＩＬＩＭＩＴを用いると、オン時間Ｔｏｎが短くなるほどドレイン電流のピーク値Ｉｐが著しく変化するので、出力電流ＩＯを入力電圧ＶＩＮと負荷の重さの変動に対して一定にすることが非常に困難になる。

図１８（ｃ）には、電流リミットＩＬＩＭＩＴを低下させ、スイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐが小さくなった時のドレイン電流ＩＤの波形を示している。

図１８（ｃ）に示すように、ドレイン電流ＩＤのピーク値Ｉｐが小さくなり、スイッチング素子のオン時間Ｔｏｎが短くなったときの電流リミットＩＬＩＭＩＴの傾きを図１８（ｂ）に示す電流リミットＩＬＩＭＩＴと同じにした場合、入力電圧ＶＩＮによってドレイン電流ＩＤのピーク値Ｉｐが変化する。このため、定電流動作時に鋸型の電流リミットＩＬＩＭＩＴを低下させて定電流垂下特性を実現する従来の手法では、図１９（ｂ）に示すような定電流垂下特性となり、出力電圧ＶＯが低下した時に入力電圧ＶＩＮによって出力電流ＩＯが変化してしまうことが予想され、この点が、従来の問題点であった。
特開２００３−１８９６１２号公報

本発明は、上記問題点に鑑み、定電流領域において、スイッチング素子のターンオフのタイミングから２次巻線（第２の巻線）に流れ始める２次電流のオンデューティが一定値で維持されるようにスイッチング素子をターンオンし、スイッチング素子を流れる素子電流が、スイッチング素子のオン時間（オン期間）に第１と第２のレベルの間で変化する電流リミットに達すると、スイッチング素子をターンオフすることにより、定電流制御回路や、フォトカプラ、出力電流検出抵抗器を不要にでき、さらに、入力電圧による定電流領域での出力電流の変化を抑制でき、良好な定電流垂下特性を実現できる電源レギュレーション回路を提供することを目的とする。

本発明の請求項１記載の電源レギュレーション回路は、入力電圧が入力される第１の巻線と、出力電圧を発生する第２の巻線と、を有するトランスと、第１の端子と第２の端子と制御端子の３端子を含み、前記制御端子において受信した制御信号に応答して前記第１と第２の端子を電気的に結合あるいは分離するように発振することで前記第１の巻線を流れる電流のオン・オフ制御を行うスイッチング素子と、前記制御信号を生成する制御回路と、を備え、前記スイッチング素子の発振を制御することにより前記第１と第２の巻線へのエネルギ供給量を制御して、前記第２の巻線に接続される負荷へ一定の出力電流を供給する電源レギュレーション回路であって、前記制御回路は、前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、前記スイッチング素子が前記第１と第２の端子を結合している期間に、前記素子電流の最大値を規定する電流リミットを第１のレベルと前記第１のレベルよりも大きい第２のレベルとの間で変化させる電流リミット可変機能と、前記第１と第２のレベルの間で変化する前記電流リミットに前記素子電流が達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、前記第２の巻線を流れる２次電流のオンデューティを検出して、該２次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有することを特徴とする。

また、本発明の請求項２記載の電源レギュレーション回路は、請求項１記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記素子電流検出機能による前記素子電流の検出値を変化させることにより、前記スイッチング素子が前記第１と第２の端子を結合している期間に、前記電流リミットを前記第１のレベルと前記第２のレベルとの間で変化させることを特徴とする。

また、本発明の請求項３記載の電源レギュレーション回路は、請求項１記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記電流リミットを決定する基準値を変化させることにより、前記スイッチング素子が前記第１と第２の端子を結合している期間に、前記電流リミットを前記第１のレベルと前記第２のレベルとの間で変化させることを特徴とする。

また、本発明の請求項４記載の電源レギュレーション回路は、請求項１ないし３のいずれかに記載の電源レギュレーション回路であって、前記トランスは、前記第２の巻線に発生する電圧の検出を行うための第３の巻線をさらに有し、前記制御回路は、前記第３の巻線に発生する電圧を基に前記２次電流のオンデューティを検出することを特徴とする。

また、本発明の請求項５記載の電源レギュレーション回路は、請求項１ないし４のいずれかに記載の電源レギュレーション回路であって、前記制御回路は、前記２次電流のオンデューティが一定値以下であると前記出力電圧が一定になるように前記エネルギ供給量を変化させる機能をさらに有することを特徴とする。

また、本発明の請求項６記載の電源レギュレーション回路は、請求項５記載の電源レギュレーション回路であって、前記制御回路は、前記２次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする。

また、本発明の請求項７記載の電源レギュレーション回路は、請求項５記載の電源レギュレーション回路であって、前記制御回路は、前記２次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第１と第２の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする。

また、本発明の請求項８記載の電源レギュレーション回路は、請求項５記載の電源レギュレーション回路であって、前記制御回路は、前記２次電流のオンデューティが一定値以下であって前記出力電流が所定値より小さいと、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第１と第２の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にし、前記２次電流のオンデューティが一定値以下であって前記出力電流が所定値以上では、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする。

また、本発明の請求項９記載の電源レギュレーション回路は、請求項１ないし８のいずれかに記載の電源レギュレーション回路であって、前記制御回路は、同一半導体基板上に形成されていることを特徴とする。

また、本発明の請求項１０記載の電源レギュレーション回路は、請求項１ないし８のいずれかに記載の電源レギュレーション回路であって、前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする。

また、本発明の請求項１１記載の半導体装置は、請求項１ないし８のいずれかに記載の前記制御回路が同一半導体基板上に形成されたことを特徴とする。

また、本発明の請求項１２記載の半導体装置は、請求項１ないし８のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成されたことを特徴とする。

本発明によれば、定電流制御回路や、フォトカプラ、出力電流検出抵抗器を不要にでき、さらに、入力電圧による定電流領域での出力電流の変化を抑制でき、良好な定電流垂下特性を簡単に得ることができる。つまり、従来のように、ドレイン電流を検出し、ドレイン電流が電流リミットまで大きくなると出力電圧の低下に応じて電流リミットを小さくして、ドレイン電流のピーク値を小さくすることで定電流垂下特性を実現するのではなく、２次電流のオンデューティが一定値に維持されるようにスイッチング素子をターンオンし、素子電流が、スイッチング素子のオン時間（オン期間）に第１と第２のレベルの間で変化する電流リミットに達すると、スイッチング素子をターンオフすることで定電流垂下特性を実現するので、定電流領域において出力電圧が低下したときにも従来のようにスイッチング素子のオン時間が短くならず、したがって、入力電圧によって出力電流が変化することもない。

また、スイッチング素子を流れる素子電流の検出値や電流リミットを決定する基準値を変化させることでスイッチング素子のオン時間に電流リミットを第１と第２のレベルの間で変化させるので、スイッチング素子のオン時間に変化する電流リミットの傾きを適当に設定すれば、入力電圧によらず定電流領域での出力電流をほぼ一定にできる。

また、トランスの第３の巻線の電圧変化を検出して２次電流のオンデューティを検出することにより、少ない電力ロスと追加部品で、しかもトランスの１次側と２次側の絶縁を維持したまま、２次電流のオンデューティを一定値にする制御を実現することができる。

また、２次電流のオンデューティが一定値に達するまでは出力電圧を一定にすることにより、負荷状態に応じて、定電流垂下特性と定電圧特性のいずれかの特性を実現できる。また、この出力電圧を一定にする制御を、スイッチング素子の発振周波数を変化させることで行うことにより、定電圧領域から定電流領域への切り替えをスムーズに行うことができる。また、発振周波数を一定のまま、スイッチング素子のオン時間を変化させることで出力電圧を一定にすれば、トランスの音鳴りを防止できる。

また、制御回路を同一半導体基板上に形成したり、スイッチング素子と制御回路を同一半導体基板上に形成すれば、電源レギュレーション回路の省スペース化、低コスト化を実現できる。

以下、本発明の実施の形態における電源レギュレーション回路について、図面を参照しながら具体的に説明する。本実施の形態では、電源レギュレーション回路としてスイッチング電源装置を用いる。

図１は本実施の形態におけるスイッチング電源装置の一構成例を示すブロック図である。
図１において、スイッチング素子１はパワーＭＯＳＦＥＴであり、入力端子（第１の端子）であるＤＲＡＩＮ端子と出力端子（第２の端子）であるＳＯＵＲＣＥ端子と制御端子であるＧＡＴＥ端子の３端子を含み、制御端子において受信した制御信号に応答して入力端子と出力端子を電気的に結合あるいは分離するように発振する。そして、この発振動作によりトランス１１０の１次巻線１１０Ａに流れる電流のオン・オフ制御を行う。

また、スイッチング電源装置制御用の半導体装置１００は、スイッチング素子１と制御回路から構成されており、制御回路は、制御信号を生成してスイッチング素子１のスイッチング動作（発振動作）を制御する。また、半導体装置１００は、外部入力端子として、スイッチング素子１の入力端子（ＤＲＡＩＮ端子）、補助電源電圧入力端子（ＶＣＣ端子）、２次電流オフタイミング検出端子（ＴＲ端子）、スイッチング素子１の出力端子でもある制御回路のＧＮＤ端子（ＳＯＵＲＣＥ端子）の４端子を備えている。

トランス１１０は、入力電圧ＶＩＮを入力する１次巻線（第１の巻線）１１０Ａと、出力電圧ＶＯを出力するための２次巻線（第２の巻線）１１０Ｂと、２次巻線１１０Ｂに発生する電圧を検出するための補助巻線（第３の巻線）１１０Ｃとを有している。また、１次巻線１１０Ａと２次巻線１１０Ｂの極性は逆になっており、当該スイッチング電源装置はフライバック型となっている。

補助巻線１１０Ｃには、ダイオード１２０とコンデンサ１２１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が半導体装置１００の補助電源部として活用される。つまり、補助巻線１１０Ｃは２次巻線１１０Ｂと同じ極性になっており、補助電源部は、スイッチング素子１のスイッチング動作によって補助巻線１１０Ｃに発生する交流電圧（補助側交流電圧）を整流し且つ平滑化して、出力電圧ＶＯに比例する補助電源電圧ＶＣＣを生成し、ＶＣＣ端子へ印加する。

また、補助巻線１１０Ｃにはダイオード１２２を介して抵抗器１２３、１２４が接続されており、この抵抗器１２３、１２４の接続点がＴＲ端子に接続される。補助巻線１１０Ｃに発生する交流電圧は、ダイオード１２２により整流され、抵抗器１２３、１２４により分圧されてＴＲ端子に印加される。このＴＲ端子に印加される電圧（以下、ＴＲ端子電圧ＶＴＲと称す。）は、スイッチング素子１のスイッチング動作によって２次巻線１１０Ｂに流れる２次電流が流れ終わったタイミング（以下、オフタイミングと称す。）を検出するために用いられる。

２次巻線１１０Ｂには、ダイオード１３０とコンデンサ１３１とで構成される整流平滑化回路が接続されており、この整流平滑化回路が当該スイッチング電源装置の出力電圧生成部として活用される。つまり、出力電圧生成部は、スイッチング素子１のスイッチング動作によって２次巻線１１０Ｂに発生する交流電圧（２次側交流電圧）を整流し且つ平滑化して、出力電圧ＶＯ（第２の直流電圧）を生成し、負荷１３２へ印加する。

図２は本実施の形態におけるスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置１００の一構成例を示すブロック図である。半導体装置１００はスイッチング素子１と制御回路を含み、制御回路は、スイッチング素子１の発振を制御することによりトランス１１０の１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を制御して、定電流領域での負荷１３２への出力電流ＩＯをほぼ一定にする。

図２において、レギュレータ２は、ＤＲＡＩＮ端子もしくはＶＣＣ端子のいずれか一方の端子から半導体装置１００の内部回路用電源ＶＤＤへ電流を供給し、内部回路用電源ＶＤＤの電圧を一定値に安定化する。

すなわち、レギュレータ２は、スイッチング素子１のスイッチング動作開始前には、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給するとともにＶＣＣ端子を介して補助電源部のコンデンサ１２１へも電流を供給して、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧を上昇させる。そして、内部回路用電源ＶＤＤの電圧が一定値に達した時に、ＮＡＮＤ回路１３への出力信号を信号レベルがローレベルの信号（以下、ローレベル信号と称す。）から信号レベルがハイレベルの信号（以下、ハイレベル信号と称す。）へ切り替え、スイッチング素子１のスイッチング動作を開始させる。

スイッチング素子１のスイッチング動作開始後は、ＤＲＡＩＮ端子からＶＣＣ端子への電流供給が停止し、補助電源電圧ＶＣＣの値によって内部回路用電源ＶＤＤへの電流供給端子が決まる。つまり、補助電源電圧ＶＣＣが一定値以上になると、レギュレータ２はＶＣＣ端子から内部回路用電源ＶＤＤへ電流を供給して、半導体装置１００の消費電力を削減する。一方、定電流領域で出力電圧ＶＯが低下している時など、補助電源電圧ＶＣＣが一定値を下回ると、レギュレータ２はＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ電流を供給する。このようにして、レギュレータ２は、内部回路用電源ＶＤＤを一定値に安定化する。

誤差増幅器３は、安定化用基準電圧と補助電源電圧ＶＣＣを比較して、その差から誤差電圧信号ＶＥＡＯを生成する。ドレイン電流検出可変回路（電流リミット可変回路）４は、フリップフロップ回路１２の出力信号（ＦＦｏｕｔ信号）を入力とし、スイッチング素子１がオンするタイミングとオフするタイミングを検出して、そのタイミングに応じて変化する電流信号（電流リミット可変信号）Ｉｓｌｏｐｅをドレイン電流検出回路５に出力する。これにより、スイッチング素子１を流れるドレイン電流ＩＤを検出する素子電流検出機能を有するドレイン電流検出回路（素子電流検出回路）５は、スイッチング素子１を流れるドレイン電流（素子電流）ＩＤと電流リミット可変信号Ｉｓｌｏｐｅとに応じた電圧信号である素子電流検出信号ＶＣＬを出力することになる。

つまり、ドレイン電流検出可変回路４は、電流リミット可変信号Ｉｓｌｏｐｅを生成してドレイン電流検出回路５により検出されるドレイン電流値（素子電流の検出値）を変化させ、最終的に、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＮＩＴより大きくなったときに、ドレイン電流ＩＤの最大値を規定する電流リミットＩＬＩＭＩＴが図８に示すようなリニアに時間変化する鋸型の波形となるようにする。

このように、ドレイン電流検出可変回路４の電流リミット可変機能によりドレイン電流ＩＤの検出値を変化させ、電流リミットＩＬＭＩＴをリニアに時間変化する鋸型の波形にすることで、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＮＩＴより大きくなったときに、過電流検出遅れ時間Ｔｄを考慮に入れたドレイン電流ＩＤの実際のピーク値Ｉｐが入力電圧ＶＩＮによらずほぼ一定となるようにし、入力電圧ＶＩＮによらず定電流領域での出力電流ＩＯがほぼ一定となるようにする。

ドレイン電流制御回路（素子電流制御回路）６には、過電流保護基準電圧ＶＬＩＭＩＴと誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが基準電圧として入力される。ドレイン電流制御回路６は、素子電流検出信号ＶＣＬの電圧が過電流保護基準電圧ＶＬＩＭＩＴと誤差電圧信号ＶＥＡＯの電圧のうちの低い方の電圧に達すると、フリップフロップ回路１２のリセット端子に、スイッチング素子１のターンオフを決める信号（ここではハイレベル信号）を出力する。

発振器７は、スイッチング素子１のターンオンを決める一定周期のクロック信号ｓｅｔ＿１（第１のクロック信号）をクロック信号選択回路１１へ出力する。このクロック信号ｓｅｔ＿１が定電圧領域におけるスイッチング素子１の発振周波数を決める。

発振周波数調整回路８は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴを越えた差分に応じてクロック信号ｓｅｔ＿１の周波数を高くする（周期を短くする）。つまり、発振周波数調整回路８は、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高い場合にのみその電圧差に応じた電流値となる信号を発振器７へ出力して、その電圧差が大きくなるのに応じて発振器７より出力されるクロック信号ｓｅｔ＿１の周波数が高くなる（周期が短くなる）ようにする。これにより、負荷１３２が重くなっても出力電圧ＶＯを一定値に安定化できる。

２次電流オフ検出回路９はＴＲ端子に接続され、ＴＲ端子電圧ＶＴＲ、すなわち補助側交流電圧に基づいて２次電流のオフタイミングを検出し、出力信号を発振器７と２次デューティ制限回路１０へ出力する。スイッチング素子１がターンオフした後、２次電流オフタイミングを検出するまでの間、すなわち、２次電流が流れている期間において、出力信号Ｄ２＿ｏｎは、ハイレベルの信号となる。

フライバック型のスイッチング電源装置では、スイッチング素子１のオン期間にトランス１１０の１次巻線１１０Ａに電流が流れてトランス１１０にエネルギが蓄えられ、スイッチング素子１のオフ期間にトランス１１０に蓄えられたエネルギが放出されてトランス１１０の２次巻線１１０Ｂに電流が流れる。その後、２次巻線１１０Ｂに流れる電流がゼロになると、トランス１１０のインダクタンスとスイッチング素子１の寄生容量による共振現象が起こる。この共振現象がトランス１１０の各巻線に現れるので、当該スイッチング電源装置では、スイッチング素子１がターンオフした後の補助巻線１１０Ｃの電圧波形に現れる立ち下がりを検出することで、２次電流のオフタイミングを検出する。

２次デューティ制限回路１０は、２次電流オフ検出回路９の出力信号を入力とし、スイッチング素子１のターンオフのタイミングから２次電流が流れ終わるタイミングまでの期間（２次電流のオン期間）を検出して、２次電流のオンデューティが一定になるタイミングでスイッチング素子１をターンオンするためのクロック信号ｓｅｔ＿２（第２のクロック信号）をクロック信号選択回路１１へ出力する。

つまり、負荷１３２に流れる電流が大きくなるにつれて、２次電流のオン期間が長くなるため、２次デューティ制限回路１０の出力信号ｓｅｔ＿２の周波数は低くなる。このクロック信号ｓｅｔ＿２が定電流領域におけるスイッチング素子１の発振周波数を決める。なお、一定値としては、例えば、２次電流オンデューティが５０％程度（より好ましくは５０％。）で維持されるようにする。

クロック信号選択回路１１は、発振器７からの出力信号と２次デューティ制限回路１０からの出力信号を入力とし、両方の出力信号が入力されたときにセット信号ｓｅｔをフリップフロップ回路１２へ出力する。つまり、どちらか一方の周波数の低いほうのクロック信号をフリップフロップ回路１２へ出力する。したがって、２次電流オンデューティが一定値よりも小さいときには、第１のクロック信号ｓｅｔ＿１を、２次電流オンデューティが一定値に達すると、第２のクロック信号ｓｅｔ＿２をフリップフロップ回路１２へ出力する。

ここでは、フリップフロップ回路１２、ＮＡＮＤ回路１３、ゲートドライバ１４によってスイッチング制御回路が構成され、このスイッチング制御回路がフリップフロップ回路１２のセット／リセット状態に応じてスイッチング素子１のスイッチング動作（オンオフ動作の繰り返し）を制御する。

ＮＡＮＤ回路１３には、レギュレータ２からの出力信号と、フリップフロップ回路１２からの出力信号が入力され、ゲートドライバ１４へ出力信号を出力する。ゲートドライバ１４は、ＮＡＮＤ回路１３からの出力信号を入力とし、スイッチング素子１のスイッチング動作（発振動作）を制御する制御信号（ターンオンパルス信号）をスイッチング素子１の制御端子（ＧＡＴＥ端子）へ出力する。

このように、スイッチング制御回路は、クロック信号選択回路１１からのスイッチング素子１のターンオンを決める信号と、ドレイン電流制御回路６からのスイッチング素子１のターンオフを決める信号を基に制御信号を生成して、スイッチング素子１の発振を制御する。

スイッチング素子１は、ゲートドライバ１４からのターンオンパルス信号に応答してオン・オフ動作を繰り返すことで（スイッチング動作）、トランス１１０の１次巻線１１０Ａを流れる電流をオン・オフ制御して、２次巻線１１０Ｂに２次側交流電圧を発生させるとともに補助巻線１１０Ｃに補助側交流電圧を発生させる。

このように、スイッチング素子１がターンオフしてからトランス１１０の２次巻線１１０Ｂに流れ始める２次電流のオンデューティが一定値に達すると、その一定値で２次電流オンデューティが維持されるようにスイッチング素子１のスイッチング動作を制御することで定電流動作を実現するので、２次側の定電流制御回路や、出力電流検出抵抗器、フォトカプラを不要にでき、低コスト、最小部品点数、かつ、最小電力ロスで十分な精度の定電流垂下特性を実現でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。

さらに、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＮＩＴより大きくなると、スイッチング素子１を流れるドレイン電流ＩＤの最大値を規定する電流リミットＩＬＩＭＩＴが図８に示すようなリニアに時間変化する鋸型の波形となるので、過電流検出遅れ時間Ｔｄを考慮した実際のピーク値Ｉｐが入力電圧ＶＩＮによらずほぼ一定となり、入力電圧ＶＩＮによる最大出力電流ＰＯの変化を抑制でき、したがって、入力電圧ＶＩＮによらず定電流動作時の出力電流ＩＯをほぼ一定にできる。

また、従来のように、ドレイン電流ＩＤを検出し、ドレイン電流ＩＤが電流リミットＩＬＩＭＩＴまで大きくなると出力電圧ＶＯの低下に応じて電流リミットＩＬＩＭＩＴを小さくして、ドレイン電流ＩＤのピーク値Ｉｐを小さくすることで定電流垂下特性を実現するのではなく、２次電流オンデューティが一定値になるように発振周波数ｆｏｓｃを変化させることで定電流動作を実現するので、定電流領域において出力電圧ＶＯが低下したときにもスイッチング素子のオン時間Ｔｏｎは従来のように短くなることはなく、したがって、オン時間Ｔｏｎが短くなると入力電圧ＶＩＮに影響されずにピーク値Ｉｐの制御を行うことができなくなるという従来の問題を回避でき、出力電圧ＶＯが低下したときにも入力電圧ＶＩＮによって出力電流ＩＯが変化することはない。

また、スイッチング素子１とその制御回路を同一半導体基板上に形成し、入力電圧ＶＩＮとスイッチング素子１間の２つの接続端子（ＤＲＡＩＮ端子とＳＯＵＲＣＥ端子）と、制御回路と補助電源電圧ＶＣＣ間の接続端子（ＶＣＣ端子）と、２次電流オフ検出回路９の入力端子（ＴＲ端子）とを有する半導体装置１００として構成することで、回路を構成するための部品点数を削減することができ、容易に小型化（省スペース化）および軽量化さらにコスト低減を実現することができる。なお、本実施の形態では、スイッチング素子１とその制御回路を同一半導体基板上に形成した半導体装置を例に説明するが、制御回路のみを同一半導体基板上に形成し、スイッチング素子１を外付けとする半導体装置であっても同様の効果を得る。

図３は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成する２次電流オフ検出回路９と２次デューティ制限回路１０の一構成例を示すブロック図である。ここでは、この２次電流オフ検出回路９と２次デューティ制限回路１０により、２次電流オンデューティを検出して、２次電流オンデューティが一定値となるようにスイッチング素子１をターンオフさせる信号を出力する機能を実現する。

２次電流オフ検出回路９は、コンパレータ２１、ワンパルス信号発生回路２２、２３およびフリップフロップ回路２４より構成されており、図３に示すように各素子が接続されている。

ワンパルス信号発生回路２３はゲートドライバ１４の出力信号を入力とし、ゲートドライバ１４の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子１のターンオフのタイミングにおいてワンパルス信号を発生し、フリップフロップ回路２４のセット端子へ入力する。

コンパレータ２１はＴＲ端子電圧ＶＴＲと基準電圧を比較して、ＴＲ端子電圧ＶＴＲの立ち下がり、すなわちスイッチング素子１がターンオフした後の補助巻線１１０Ｃの電圧波形に現れる立ち下がりを検出し、出力信号をワンパルス信号発生回路２２へ出力する。ここでは、２次電流オフ検出回路９は補助巻線１１０Ｃの電圧を基に２次電流のオフタイミングを検出する。

ワンパルス信号発生回路２２は、ＴＲ端子電圧ＶＴＲが基準電圧よりも低くなったタイミング、すなわち２次電流のオフタイミングにおいてワンパルス信号を発生し、フリップフロップ回路２４のリセット端子へ入力する。これにより、スイッチング素子１がターンオフした後のＴＲ端子電圧ＶＴＲの最初の立ち下がりのタイミング（２次電流のオフタイミング）において、フリップフロップ回路２４の出力信号と反転出力信号が反転する。

このように、ワンパルス信号発生回路２２、２３により、スイッチング素子１がターンオフしてから２次電流が流れ終わるまでの間、すなわち２次電流が流れている期間において、フリップフロップ回路２４の出力信号はハイレベル信号となり、反転出力信号はローレベル信号となる。そして、２次電流のオフタイミングにおいて出力信号と反転出力信号が反転し、スイッチング素子１に次のターンオンパルス信号が入力されスイッチング素子１がターンオフするまでの間、すなわち２次電流が流れていない期間において、フリップフロップ回路２４の出力信号はローレベル信号となり、反転出力信号はハイレベル信号となる。

２次デューティ制限回路１０は、インバータ回路２５、ＡＮＤ回路２６、３５、定電流源２７、スイッチ２８、２９、３０、ＮｃｈＭＯＳＦＥＴ３１、３２、コンデンサ３３、コンパレータ３４、ワンパルス信号発生回路３６より構成されており、図３に示すように各素子が接続されている。

スイッチ２８、２９は、２次電流オフ検出回路９内のフリップフロップ回路２４の出力信号と反転出力信号によりオンオフする。そして、このスイッチ２８、２９の動作によりコンデンサ３３の充放電が行われる。

つまり、スイッチング素子１がターンオフしてから２次電流が流れ終わるまでの間、すなわち２次電流が流れている期間は、フリップフロップ回路２４の出力信号がハイレベル信号となり、反転出力信号がローレベル信号となるため、スイッチ２８がオンとなり、スイッチ２９がオフとなる。これにより、定電流源２７の定電流Ｉ２によりコンデンサ３３が充電され、コンデンサ３３の電圧ＶＣ２が上昇する。また、２次電流が流れ終わってから次のターンオンパルス信号が入力されてスイッチング素子１がターンオフするまでの間、すなわち２次電流が流れていない期間は、スイッチ２８がオフとなり、スイッチ２９がオンとなるため、コンデンサ３３は放電される。この時の放電電流は、定電流源２７の定電流Ｉ２とＮｃｈＭＯＳＦＥＴ３１、３２からなるカレントミラー回路とにより決定される。

ここで、スイッチ２９がオンの間であって、スイッチング素子１がオフの条件において、インバータ回路２５とＡＮＤ回路２６により、スイッチ３０はオンとなる。このように、スイッチ２８がオフ、スイッチ２９がオン、スイッチ３０がオンの間、すなわち２次電流が流れていない期間であって、且つスイッチング素子１がオフの間、コンデンサ３３の電圧ＶＣ２は基準電圧ＶＡで保持されるため、コンデンサ３３の放電期間においてその電圧ＶＣ２が一定値（基準電圧ＶＡ）に保持される期間ができる。これにより、スイッチング素子１のターンオン時のコンデンサ３３の放電開始電圧を固定できる。

コンパレータ３４は、コンデンサ３３の電圧ＶＣ２と基準電圧ＶＡを比較し、ＡＮＤ回路３５へ信号（比較結果）を出力する。コンデンサ３３の電圧ＶＣ２が基準電圧ＶＡ以下になると、コンパレータ３４の出力はハイレベル信号となり、コンデンサ３３の電圧ＶＣ２が基準電圧ＶＡ以上になると、コンパレータ３４の出力はローレベル信号となる。

ＡＮＤ回路３５は、２次電流オフ検出回路９内のフリップフロップ回路２４の反転出力信号とコンパレータ３４の出力信号を入力し、ワンパルス信号発生回路３６へ出力信号を出力する。ワンパルス信号発生回路３６は、ＡＮＤ回路３５の出力信号がローレベル信号からハイレベル信号へ反転したタイミングにおいて、すなわち２次電流が流れていない期間にて、コンデンサ３３の電圧ＶＣ２が基準電圧ＶＡに達すると、ワンパルス信号（ｓｅｔ＿２）をクロック信号選択回路１１に出力する。

以上の構成により、スイッチング素子１のターンオン時に基準電圧ＶＡで固定されていたコンデンサ３３の電圧ＶＣ２は、スイッチング素子１のターンオンと同時に放電を開始する。そして、スイッチング素子１のターンオフのタイミングで放電から充電に切り替わり、２次電流が流れている期間に充電され、２次電流のオフタイミングを検出すると再び充電から放電に切り替わる。そして、再び基準電圧ＶＡまで低下したときに、ワンパルス信号（ｓｅｔ＿２）が出力されるため、クロック信号ｓｅｔ＿２は、２次電流の大きさや傾きに関係なく、２次電流オンデューティが一定になるタイミングでスイッチング素子１をターンオンするように出力される。この２次電流オンデューティを一定値にする一定周期のクロック信号ｓｅｔ＿２はクロック信号選択回路１１へ出力される。

このように、ここでは、補助巻線１１０Ｃの電圧変化を基に２次電流のオフタイミングを検出して、２次電流オンデューティを検出するので、少ない電力ロスと追加部品で、しかもトランス１１０の１次側と２次側の絶縁を維持したまま、２次電流オンデューティを一定にする制御を実現できる。

図４は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成するクロック信号選択回路１１の一構成例を示すブロック図である。

クロック信号選択回路１１は、ワンパルス信号発生回路４１、４５、フリップフロップ回路４２、４３、ＡＮＤ回路４４より構成されており、図４に示すように各素子が接続されている。

ワンパルス信号発生回路４１はゲートドライバ１４の出力信号を入力とし、ゲートドライバ１４の出力信号であるターンオンパルス信号の立ち下がり、すなわちスイッチング素子１のターンオフのタイミングにおいてワンパルス信号を発生し、フリップフロップ回路４２、４３のリセット端子へ入力する。

フリップフロップ回路４２は、セット端子に発振器７の出力信号ｓｅｔ＿１を入力し、リセット端子にワンパルス信号発生回路４１の出力信号を入力し、ＡＮＤ回路４４に出力信号を出力する。

フリップフロップ回路４３は、セット端子に２次デューティ制限回路１０の出力信号ｓｅｔ＿２を入力し、リセット端子にワンパルス信号発生回路４１の出力信号を入力し、ＡＮＤ回路４４に出力信号を出力する。

ＡＮＤ回路４４は、フリップフロップ回路４２、４３の出力信号を入力し、ワンパルス信号発生回路４５へ出力信号を出力し、ワンパルス信号発生回路４５は、ＡＮＤ回路４４の出力信号がローレベル信号からハイレベル信号へ反転するタイミング、すなわち、クロック信号ｓｅｔ＿１とクロック信号ｓｅｔ＿２の両方が入力されたタイミングにおいて、ワンパルス信号ｓｅｔをフリップフロップ回路１２のセット端子に出力する。

以上のように、クロック信号選択回路１１は、発振器７からの出力信号ｓｅｔ＿１と２次デューティ制限回路１０からの出力信号ｓｅｔ＿２を入力とし、両方の出力信号が入力されたときにセット信号ｓｅｔをフリップフロップ回路１２のセット端子へ出力する。つまり、どちらか一方の周波数の低いほうのクロック信号をフリップフロップ回路１２のセット端子へ出力する。したがって、２次電流オンデューティが一定値よりも小さいときには、第１のクロック信号ｓｅｔ＿１を、２次電流オンデューティが一定値に達すると、第２のクロック信号ｓｅｔ＿２をフリップフロップ回路１２のセット端子へ出力する。

図５は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成する発振器７と発振周波数調整回路８の一構成例を示すブロック図である。

発振器７は、コンパレータ５１、基準電圧源５２、コンデンサ５３、ワンパルス信号発生回路５４、インバータ回路５５、ＡＮＤ回路５６、定電流源５７、スイッチ５８、５９、６０、ＮｃｈＭＯＳＦＥＴ６１、６２より構成されており、図５に示すように各素子が接続されている。

コンパレータ５１は、コンデンサ５３の電圧ＶＣ１と基準電圧源５２の基準電圧を比較して、コンデンサ５３の電圧ＶＣ１が基準電圧より低くなるとローレベル信号を出力し、基準電圧より高くなるとハイレベル信号を出力する。

基準電圧源５２には、コンパレータ５１の出力信号によって切り替わる２つの異なる基準電圧Ｖ１、Ｖ２が設定されており、基準電圧Ｖ２は基準電圧Ｖ１よりも高い電圧である。基準電圧源５２の基準電圧は、コンパレータ５１の出力信号がハイレベル信号からローレベル信号に反転した時に、基準電圧Ｖ１から基準電圧Ｖ２に切り替わり、ローレベル信号からハイレベル信号に反転した時に、基準電圧Ｖ２から基準電圧Ｖ１に切り替わる。

つまり、コンデンサ５３の電圧ＶＣ１が基準電圧Ｖ１より低くなると、コンパレータ５１の出力信号がハイレベル信号からローレベル信号へ反転し、スイッチ５８がオン、スイッチ５９がオフとなる。したがって、定電流源５７の定電流Ｉ１がコンデンサ５３を充電し、その電圧ＶＣ１は上昇する。そして、コンデンサ５３の電圧ＶＣ１が基準電圧Ｖ２よりも高くなると、コンパレータ５１の出力信号がローレベル信号からハイレベル信号となり、スイッチ５８がオフ、スイッチ５９がオンとなり、コンデンサ５３は放電される。この時の放電電流は、定電流源５７の定電流Ｉ１とＮｃｈＭＯＳＦＥＴ６１、６２からなるカレントミラー回路により決定される。

このように、スイッチ５８、５９は、コンパレータ５１の出力信号によりオンオフしてコンデンサ５３を充放電し、コンデンサ５３の電圧ＶＣ１は、２つの基準電圧Ｖ１、Ｖ２間で発振する波形となる。

ただし、２次電流オフ検出回路９内のフリップフロップ回路２４の出力信号Ｄ２＿ｏｎがハイレベル信号の場合、つまり、２次電流が流れている期間においてはスイッチ６０がオンとなるため、コンデンサ５３の電圧ＶＣ１は、放電期間において基準電圧ＶＢまで下がるとその基準電圧ＶＢで保持されるようになる。

ワンパルス信号発生回路５４は、コンパレータ５１の出力信号がハイレベル信号からローレベル信号に反転するタイミング、つまりコンデンサ５３の放電期間から充電期間へ切り替わるタイミングにおいて、ワンパルス信号ｓｅｔ＿１を出力する。これにより、一定周期のクロック信号ｓｅｔ＿１がクロック信号選択回路１１に入力されることになる。

前述したように、ＡＮＤ回路５６とスイッチ６０により、２次電流が流れている期間、コンデンサ５３の電圧ＶＣ１は基準電圧ＶＢより低くなることはない。したがって、２次電流が流れ終わらない限り、クロック信号ｓｅｔ＿１が出力されないことになる。すなわち、当該スイッチング電源装置は、必ず非連続モードで動作することになる。このように、発振器７は、スイッチング素子１の発振周波数を決める一定周期のクロック信号ｓｅｔ＿１をクロック信号選択回路１１へ出力する。

発振周波数調整回路８は、ＮＰＮトランジスタ６３、６４、抵抗器６５、６６、ＰｃｈＭＯＳＦＥＴ６７、６８、６９、７０、７３、７４、ＮｃｈＭＯＳＦＥＴ７１、７２より構成されており、図５に示すように各素子が接続されている。

ＮＰＮトランジスタ６３のベース端子には誤差電圧信号ＶＥＡＯが入力され、抵抗器６５と、ＰｃｈＭＯＳＦＥＴ６７、６８からなるカレントミラー回路と、ＮｃｈＭＯＳＦＥＴ７１、７２からなるカレントミラー回路とにより、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧に比例した電流がＮｃｈＭＯＳＦＥＴ７２に流れる。

一方、ＮＰＮトランジスタ６４のベース端子には過電流保護基準電圧ＶＬＩＭＩＴが入力され、抵抗器６６と、ＰｃｈＭＯＳＦＥＴ６９、７０からなるカレントミラー回路により、過電流保護基準電圧ＶＬＩＭＩＴに比例した電流がＰｃｈＭＯＳＦＥＴ７０に流れる。

ここで、ＮｃｈＭＯＳＦＥＴ７２に流れる電流がＰｃｈＭＯＳＦＥＴ７０に流れる電流よりも小さい場合は、ＰｃｈＭＯＳＦＥＴ７３、７４からなるカレントミラー回路に電流が流れない。一方、ＮｃｈＭＯＳＦＥＴ７２に流れる電流がＰｃｈＭＯＳＦＥＴ７０に流れる電流よりも大きい場合には、ＮｃｈＭＯＳＦＥＴ７２に流れる電流とＰｃｈＭＯＳＦＥＴ７０に流れる電流の差分の電流が、ＰｃｈＭＯＳＦＥＴ７３、７４からなるカレントミラー回路に流れる。そして、ＰｃｈＭＯＳＦＥＴ７４に流れる電流が、定電流源５７の定電流Ｉ１に加算されることで、コンデンサ５３の充放電周期が短くなる。

したがって、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高くなると、発振器７から出力されるクロック信号ｓｅｔ＿１の周期が短くなり、その差が大きくなるほど周波数が高くなる。

このように、発振周波数調整回路８は、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴより高い場合にのみその電圧差に応じた電流値となる信号を発振器７へ出力する。これにより、誤差電圧信号ＶＥＡＯの電圧が過電流保護基準電圧ＶＬＩＭＩＴより高くなると、その差が大きくなるのに応じて発振器７から出力されるクロック信号ｓｅｔ＿１の周波数が高くなる（周期が短くなる）。

このクロック信号ｓｅｔ＿１は、クロック信号選択回路１１へ入力され、２次電流オンデューティが一定値以下のときに選択される。このように、当該スイッチング電源装置は、２次電流オンデューティが一定値以下において負荷が重くなり、出力電流ＩＯが所定値以上になって誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴより高くなると、スイッチング素子１の発振周波数を変化させることにより１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を変化させて出力電圧ＶＯを一定に保つ定電圧動作を行う。

図６は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成するドレイン電流検出可変回路４の一構成例を示すブロック図である。

ドレイン電流検出可変回路４は、充放電回路８１、コンデンサ８２、ＰＮＰトランジスタ８３、ＮＰＮトランジスタ８４、抵抗器８５、定電流源８６、ＰｃｈＭＯＳＦＥＴ８７、８８、およびＮｃｈＭＯＳＦＥＴ８９、９０より構成されており、図６に示すように各素子が接続されている。

充放電回路８１には、フリップフロップ回路１２からのＦＦｏｕｔ信号が入力される。充放電回路８１はＦＦｏｕｔ信号がハイレベル信号になると、つまりスイッチング素子１がターンオンすると、コンデンサ８２を一定の電流で充電し、ローレベル信号になると、つまりスイッチング素子１がターンオフすると、コンデンサ８２を放電する。

コンデンサ８２の電圧Ｖｃａｐ２の時間変化は、図８に示すように、スイッチング素子１がオンしている間上昇し続け、スイッチング素子１がターンオフすると急峻に下降する非連続的な三角波となる。この三角波の上昇する傾きは、充放電回路８１がコンデンサ８２を一定の電流で充電するので、一定である。

電圧Ｖｃａｐ２はＰＮＰトランジスタ８３とＮＰＮトランジスタ８４と抵抗器８５と定電流源８６により電流信号となり、ＰｃｈＭＯＳＥＦＴ８７、８８からなるカレントミラー回路と、ＮｃｈＭＯＳＦＥＴ８９、９０からなるカレントミラー回路により、さらに定数倍の大きさの電流信号（電流リミット可変信号）Ｉｓｌｏｐｅとなってドレイン電流検出回路５に入力される。よって、電流リミット可変信号Ｉｓｌｏｐｅは、コンデンサ８２の電圧Ｖｃａｐ２の時間変化に応じて時間変化する非連続な三角波となる。

図７は本実施の形態におけるスイッチング電源装置のスイッチング電源装置制御用の半導体装置１００の一部を構成するドレイン電流検出回路５の一構成例を示すブロック図である。

ドレイン電流検出回路５は、抵抗器９１、９２より構成されており、図７に示すように各素子が接続されている。ドレイン電流検出回路５は、スイッチング素子１を流れるドレイン電流ＩＤと電流リミット可変信号Ｉｓｌｏｐｅとに応じた電圧信号である素子電流検出信号ＶＣＬを出力する。

ここで、スイッチング素子１のドレイン電圧ＶＤは、スイッチング素子１のオン抵抗を‘ＲＯＮ’とすると、
ＶＤ＝ＲＯＮ×ＩＤ ・・・ （１）
となる。

また、抵抗器９１の抵抗値を‘Ｒ１’、抵抗器９１に流れる電流を‘Ｉｒｅｆ’、抵抗器９２の抵抗値を‘Ｒ２’とすると、図７に示す接続関係から、スイッチング素子１のドレイン電圧ＶＤは、
ＶＤ＝ＶＣＬ＋Ｉｒｅｆ×Ｒ１＝ＶＣＬ×（Ｒ１＋Ｒ２）／Ｒ２＋Ｉｓｌｏｐｅ×Ｒ１ ・・・ （２）
となる。

したがって、上記の式（１）、（２）よりドレイン電流ＩＤは、
ＩＤ＝｛（Ｒ１＋Ｒ２）×ＶＣＬ＋Ｒ１×Ｒ２×Ｉｓｌｏｐｅ｝／（ＲＯＮ×Ｒ２） ・・・ （３）
となる。

ドレイン電流ＩＤのピーク値Ｉｐは、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴより低い場合には誤差電圧信号ＶＥＡＯに応じて変化し、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴに達すると最大値となる。つまり、ドレイン電流ＩＤの最大値ＩＬＩＭＩＴは、上記の式（３）より次のように表される。
ＩＬＩＭＩＴ＝｛（Ｒ１＋Ｒ２）×ＶＬＩＭＩＴ＋Ｒ１×Ｒ２×Ｉｓｌｏｐｅ｝／（ＲＯＮ×Ｒ２） ・・・ （４）

このため、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴ以上の場合、ドレイン電流ＩＤの最大値ＩＬＩＭＩＴは、図８に示すように、電流リミット可変信号Ｉｓｌｏｐｅの時間変化に応じて、スイッチング素子１が入力端子と出力端子を結合している期間（オン時間Ｔｏｎ）に第１のレベルと第１のレベルより大きい第２のレベルとの間でリニアに時間変化する。この最大値ＩＬＩＭＩＴがドレイン電流ＩＤの最大値を規定する電流リミットに相当する。したがって、電流リミット可変信号Ｉｓｌｏｐｅの傾きを適当に設定すれば、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴ以上になったときの過電流検出遅れ時間Ｔｄを考慮に入れたドレイン電流ＩＤのピーク値Ｉｐは入力電圧ＶＩＮによらずほぼ一定となる。

以上のように構成されたスイッチング電源装置の動作について、図面を用いて以下に説明する。
図１において、当該スイッチング電源装置の入力端子には、例えば商用の交流電源が整流され且つ平滑化された入力電圧ＶＩＮ（第１の直流電圧）が入力される。入力電圧ＶＩＮは、トランス１１０の１次巻線１１０Ａを介して、半導体装置１００のＤＲＡＩＮ端子に印加される。

そして、レギュレータ２によって、ＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ入力電圧ＶＩＮに基づく電流が供給されるとともに、ＶＣＣ端子を介して補助電源部のコンデンサ１２１へも入力電圧ＶＩＮに基づく電流が供給され、補助電源電圧ＶＣＣおよび内部回路用電源ＶＤＤの電圧が上昇する。そして、内部回路用電源ＶＤＤの電圧が一定値に達すると、スイッチング素子１のスイッチング動作が開始される。

スイッチング素子１のスイッチング動作が開始すると、トランス１１０の各巻線にエネルギが供給されるようになり、２次巻線１１０Ｂ、補助巻線１１０Ｃに交流電圧が発生して、電流が流れる。

２次巻線１１０Ｂに流れる電流（２次電流）は、ダイオード１３０とコンデンサ１３１により整流され且つ平滑化されて、直流電力（出力電圧ＶＯと出力電流ＩＯ）となって負荷１３２に供給される。また補助巻線１１０Ｃに流れる電流は、ダイオード１２０とコンデンサ１２１により整流され平滑化されて、半導体装置１１０の補助電源として活用される。補助巻線１１０Ｃの極性が２次巻線１１０Ｂと同一であるので、補助電源電圧ＶＣＣは出力電圧ＶＯに比例した電圧となる。

スイッチング素子１のスイッチング動作が開始すると、出力電圧ＶＯおよび補助電源電圧ＶＣＣが上昇する。補助電源電圧ＶＣＣが上昇すると、誤差増幅器３の誤差電圧信号ＶＥＡＯの電圧が低下する。誤差電圧信号ＶＥＡＯの電圧が低下すると、ドレイン電流制御回路６によりスイッチング素子１に流れるドレイン電流ＩＤが小さくなるように制御される。このような負帰還がかかることで、出力電圧ＶＯは安定化される。つまり、補助電源電圧ＶＣＣは出力電圧ＶＯの安定化にも利用される。

レギュレータ２は、スイッチング動作開始後、補助電源部への電流供給を停止し、補助電源電圧ＶＣＣが一定値以上になるとＶＣＣ端子から内部回路用電源ＶＤＤへ補助電源電圧ＶＣＣに基づく電流を供給する。これにより、通常動作時の半導体装置１００による消費電力を低く抑えている。一方、補助電源電圧ＶＣＣが一定値を下回るとＤＲＡＩＮ端子から内部回路用電源ＶＤＤへ入力電圧ＶＩＮに基づく電流を供給する。

スイッチング素子１のスイッチング動作は、フリップフロップ回路１２からの出力信号がＮＡＮＤ回路１３を介してゲートドライバ１４に入力されることにより行われる。フリップフロップ回路１２のセット端子には、発振器７からのクロック信号ｓｅｔ＿１もしくは２次デューティ制限回路１０からのクロック信号ｓｅｔ＿２のいずれか一方の信号が、クロック信号選択回路１１を介して入力される。一方、フリップフロップ回路１２のリセット端子には、ドレイン電流制御回路６の出力信号が入力される。ドレイン電流制御回路６の出力信号は、ドレイン電流検出回路５からの素子電流検出信号ＶＣＬが、過電流保護基準電圧ＶＬＩＭＩＴと誤差電圧信号ＶＥＡＯのうちの低い方の電圧に達すると出力される。

スイッチング素子１のスイッチング動作が開始され、出力電圧ＶＯが安定化された後の動作は、図９に示すように、負荷１３２に流れる出力電流ＩＯの状態によって異なる。以下、当該スイッチング電源装置の動作について、負荷１３２が軽負荷から重負荷に変化する順にしたがって、＜（１）定電圧領域１＞、＜（２）定電圧領域２＞、＜（３）定電圧領域と定電流領域の境界領域＞、＜（４）定電流領域＞のそれぞれの状態に分けて説明する。

なお、図１０〜１３において、ＶＣＣは補助電源電圧、ＶＤはスイッチング素子１の入力端子であるＤＲＡＩＮ端子の電圧、ＶＣＬは素子電流検出信号（ドレイン電流ＩＤ）、ＶＬＩＭＩＴは過電流保護基準電圧、ＶＥＡＯは誤差電圧信号、ＩＤ２は２次側のダイオード１３０を流れる電流、ＶＴＲはＴＲ端子電圧、ＶＣ１は発振器７内のコンデンサ５３の電圧、ｓｅｔ＿１は発振器７が出力するクロック信号、ＶＣ２は２次デューティ制限回路１０内のコンデンサ３３の電圧、ｓｅｔ＿２は２次デューティ制限回路１０が出力するクロック信号、ｓｅｔはフリップフロップ回路１２のセット端子へ入力されるセット信号、ＶＧはスイッチング素子の制御端子（ゲート端子）の電圧を表す。

但し、図１０〜１３において、素子電流検出信号ＶＣＬ（ドレイン電流ＩＤ）のピーク値は、実際には過電流検出遅れ時間Ｔｄにより過電流保護基準電圧ＶＬＩＭＩＴもしくは誤差電圧信号ＶＥＡＯよりも大きくなるが、ここでは省略している。

＜（１）定電圧領域１＞
図１０は、当該スイッチング電源装置の＜定電圧領域１＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域１＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも低く、且つ出力電流ＩＯが所定値より小さくなっている状態のことである。

この＜定電圧領域１＞では、２次巻線１１０Ｂに流れる電流も小さく、２次電流が流れる期間が短くなるので、２次デューティ制限回路１０の出力信号ｓｅｔ＿２が出力されるタイミングは、発振器７の出力信号ｓｅｔ＿１よりも速くなっている。よって、フリップフロップ回路１２のセット端子には発振器７からのクロック信号ｓｅｔ＿１が入力される（セット信号ｓｅｔ）。

また、＜定電圧領域１＞では、例えば、負荷１３２に流れる出力電流ＩＯが小さくなると、出力電圧ＶＯおよび補助電源電圧ＶＣＣが若干上昇する。補助電源電圧ＶＣＣが上昇するにしたがって誤差増幅器３から出力される誤差電圧信号ＶＥＡＯの電圧が小さくなり、ドレイン電流制御回路６によりスイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが小さくなるように制御される。逆に、出力電流ＩＯが大きくなる時には、補助電源電圧ＶＣＣの低下に伴って誤差電圧信号ＶＥＡＯが大きくなることにより、ドレイン電流ＩＤのピーク値Ｉｐが大きくなるように制御される。

このように、＜定電圧領域１＞では、当該スイッチング電源装置は、発振器７からのクロック信号ｓｅｔ＿１をセット信号ｓｅｔとし、ドレイン電流検出回路５から出力される素子電流検出信号ＶＣＬと誤差増幅器３から出力される誤差電圧信号ＶＥＡＯを比較して出力されるドレイン電流制御回路６の出力信号をリセット信号とした、固定発振周波数のピーク電流制御方式による動作状態となり、スイッチング素子１の発振周波数を一定のまま、スイッチング素子１のオン時間Ｔｏｎを変化させることで１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を変化させ、出力電圧ＶＯを一定にする。

また、このように、＜定電圧領域１＞では、スイッチング素子１の発振周波数を一定のまま、スイッチング素子１のオン時間Ｔｏｎを変化させることで出力電圧ＶＯを一定にするので、トランスの耳鳴りを防止することができる。

＜（２）定電圧領域２＞
図１１は、当該スイッチング電源装置の＜定電圧領域２＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域２＞とは、負荷が重くなって出力電流ＩＯが所定値以上となり、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高くなっている状態のことである。

負荷１３２に流れる出力電流ＩＯが＜定電圧領域１＞よりも大きくなり、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高くなると、ドレイン電流制御回路６は、ドレイン電流検出回路５から出力される素子電流検出信号ＶＣＬを過電流保護基準電圧ＶＬＩＭＩＴと比較して、素子電流検出信号ＶＣＬが過電流保護基準電圧ＶＬＩＭＩＴ（一定値）に達すると、スイッチング素子１をターンオフさせる信号を出力する。

これにより、定電圧領域２においては、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で固定されることになる。

また、この＜定電圧領域２＞では、２次巻線１１０Ｂに流れる電流は最大値に達しているが、２次電流オンデューティが２次デューティ制限回路１０で設定された一定値まで達していないため、２次デューティ制限回路１０の出力信号ｓｅｔ＿２が出力されるタイミングは、発振器７の出力信号ｓｅｔ＿１よりも速くなっている。よって、フリップフロップ回路１２のセット端子には発振器７からのクロック信号ｓｅｔ＿１が入力される（セット信号ｓｅｔ）。

さらに、
誤差電圧信号ＶＥＡＯ ＞ 過電流保護基準電圧ＶＬＩＭＩＴ
の状態では、発振周波数調整回路８が、誤差電圧信号ＶＥＡＯと過電流保護基準電圧ＶＬＩＭＩＴの差に応じてスイッチング素子１の発振周波数を高くする信号を発振器７へ出力する。

このように、＜定電圧領域２＞では、当該スイッチング電源装置は、負荷が重くなるほど発振周波数が高くなる発振器７からのクロック信号ｓｅｔ＿１をセット信号ｓｅｔとし、ドレイン電流検出回路５から出力される素子電流検出信号ＶＣＬと過電流保護基準電圧ＶＬＩＭＩＴとを比較して出力されるドレイン電流制御回路６の出力信号をリセット信号とした、固定ピーク電流の発振周波数制御方式による動作状態となり、スイッチング素子１の発振周波数を変化させることで１次巻線１１０Ａと２次巻線１１０Ｂへのエネルギ供給量を変化させ、出力電圧ＶＯを一定にする。

なお、負荷１３２に流れる出力電流ＩＯが大きくなると、スイッチング素子１の発振周波数が高くなるが、２次電流オフ検出回路９から発振器７への出力信号Ｄ２＿ｏｎがハイレベル信号の間、発振器７から次のクロック信号ｓｅｔ＿１が出力されないようになっているため、２次電流が流れ終わった後に次のターンオンパルス信号が発生する。つまり、当該スイッチング電源装置は非連続モード動作となっている。

＜（３）定電圧領域と定電流領域の境界領域＞
図１２は、当該スイッチング電源装置の＜定電圧領域と定電流領域の境界領域＞における各部の動作を表すタイミングチャートを示す図である。この＜定電圧領域と定電流領域の境界領域＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高く、かつ発振器７から出力される第１のクロック信号ｓｅｔ＿１と２次デューティ制限回路１０から出力される第２のクロック信号ｓｅｔ＿２のタイミングが同時になる状態、つまり、２次電流のオンデューティが設定値に達した状態のことである。

＜定電圧領域２＞では、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で固定され、発振周波数調整回路８により負荷が重くなるにつれてクロック信号ｓｅｔ＿１の発振周波数が高くなるように制御されている。したがって、＜定電圧領域２＞では、負荷１３２に流れる出力電流ＩＯが大きくなるとクロック信号ｓｅｔ＿１の発振周波数が高くなって２次電流オンデューティが大きくなる。

そして、２次電流オンデューティが２次デューティ制限回路１０で設定された一定値になると、２次デューティ制限回路１０からのクロック信号ｓｅｔ＿２と発振器７からのクロック信号ｓｅｔ＿１のタイミングが等しくなる。このようにクロック信号選択回路１１に入力されるクロック信号がクロック信号ｓｅｔ＿１からクロック信号ｓｅｔ＿２に切り替わる領域、すなわち２次電流オンデューティが２次デューティ制限回路１０で設定された一定値に達した瞬間の領域が、＜定電圧領域と定電流領域の境界領域＞である。

当該スイッチング電源装置は非連続モード動作となっているので、負荷１３２に供給されるエネルギは、出力電圧ＶＯ、出力電流ＩＯ、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐ、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐ、スイッチング素子１の発振周波数ｆｏｓｃより、
ＶＯ×ＩＯ＝（１／２）×Ｌｐ×Ｉｐ×Ｉｐ×ｆｏｓｃ ・・・ （５）
と表される。

ここで、この＜定電圧領域と定電流領域の境界領域＞では、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高くなっているため、ドレイン電流ＩＤのピーク値Ｉｐは過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で固定される。また、スイッチング素子１がターンオフして２次巻線１１０Ｂに電流が流れ始める時の電流値、すなわち２次電流のピーク値は、トランス１１０の１次巻線１１０Ａと２次巻線１１０Ｂの巻数比で決まるため、２次電流のピーク値も一定となる。

さらに、誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高いと、ドレイン電流ＩＤの最大値を規定する電流リミットＩＬＩＭＩＴが図８に示すようなリニアに時間変化する鋸型の波形となるので、過電流検出遅れ時間Ｔｄを考慮すると、ドレイン電流ＩＤのピーク値Ｉｐは入力電圧ＶＩＮによらずほぼ一定となる。

また、出力電圧ＶＯが一定の場合、２次電流の傾きも一定であるため、２次電流のピーク値が一定のときの２次電流が流れる期間は常に一定となる。したがって、この＜定電圧領域と定電流領域の境界領域＞においては、２次電流が流れる期間は常に一定となる。この結果、＜定電圧領域と定電流領域の境界領域＞では、スイッチング素子１の発振周波数ｆｏｓｃは常に一定の値となる。

一方、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐが変化した場合、２次電流の傾きも変化する。２次電流のピーク値が一定になっている場合、インダクタンスＬｐが大きくなると２次電流の傾きが大きくなり、２次電流が流れる期間が長くなる。その結果、スイッチング素子１の発振周波数ｆｏｓｃが低くなる。これとは逆に、インダクタンスＬｐが小さくなると２次電流の傾きが小さくなり、２次電流が流れる期間は短くなる。その結果、スイッチング素子１の発振周波数ｆｏｓｃが高くなる。

以上より、＜定電圧領域と定電流領域の境界領域＞においては、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐとスイッチング素子１の発振周波数ｆｏｓｃの積が一定になるため、上記の式（５）の関係から、出力電流ＩＯが一定となる。したがって、＜定電圧領域と定電流領域の境界領域＞での出力電流ＩＯは、発振周波数や、トランスのインダクタンス値のばらつき、過電流検出遅れ時間Ｔｄ、入力電圧ＶＩＮの影響を受けない。

＜（４）定電流領域＞
図１３は、当該スイッチング電源装置の＜定電流領域＞における各部の動作を表すタイミングチャートを示す図である。この＜定電流領域＞とは、誤差増幅器３から出力される誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴよりも高く、かつ２次デューティ制限回路１０より出力されるクロック信号ｓｅｔ＿２によってスイッチング素子１のスイッチング動作が行われている領域のことである。

負荷１３２に流れる出力電流ＩＯが＜定電圧領域と定電流領域の境界領域＞における出力電流ＩＯよりも大きくなるように負荷を重くすると、上述したように２次電流のピーク値と２次電流オンデューティが一定で、トランス１１０の２次巻線１１０Ｂに供給されるエネルギが既に最大となっているので、出力電圧ＶＯが低下する。

出力電圧ＶＯが低下すると、２次電流の傾きが大きくなって２次電流が流れる期間が長くなるため、２次デューティ制限回路１０からの出力信号ｓｅｔ＿２が出力されるタイミングは、発振器７からの出力信号ｓｅｔ＿１よりも遅くなる。したがって、クロック信号選択回路１１からは、第２のクロック信号ｓｅｔ＿２が出力される。第２のクロック信号ｓｅｔ＿２は、２次電流オンデューティが一定になるように出力されるため、２次電流オンデューティが一定値に制御されたまま、スイッチング素子１の発振周波数が低くなる。よって、負荷が重くなるにつれて、２次電流のピーク値と２次電流オンデューティが一定値のまま、スイッチング素子１の発振周波数が低下するように制御される。

ここで、２次電流オンデューティが一定値の場合、出力電流ＩＯは、２次電流オンデューティを‘Ｄ２’、２次電流のピーク値を‘Ｉ２ｐ’とすると、以下の式で表される。
ＩＯ＝（１／２）×Ｉ２ｐ×Ｄ２ ・・・ （６）
２次電流のピーク値Ｉ２ｐは、スイッチング素子１を流れるドレイン電流ＩＤのピーク値Ｉｐが過電流保護基準電圧ＶＬＩＭＩＴで決まる電流値で制御されているため一定である。さらに、ドレイン電流ＩＤの最大値を規定する電流リミットＩＬＩＭＩＴが図８に示すような時間変化をするので、過電流検出遅れ時間Ｔｄを考慮すると、ドレイン電流ＩＤのピーク値Ｉｐは入力電圧ＶＩＮによらずほぼ一定となる。

したがって、トランス１１０の１次巻線１１０ＡのインダクタンスＬｐのばらつきや、スイッチング素子１の発振周波数ｆｏｓｃ、過電流検出遅れ時間Ｔｄ、入力電圧ＶＩＮに関係なく一定の出力電流ＩＯを得ることができ、ばらつきの少ない、高精度の定電流垂下特性を得られる。

以上のように、本実施の形態によれば、２次側の定電流制御回路や、出力電流検出抵抗、フォトカプラを不要にでき、低コスト、最小部品点数、最小電力ロスで十分な精度の定電流垂下特性を実現できる。したがって、少ない部品点数で十分な精度の充電器用スイッチング電源を構成でき、充電器用スイッチング電源の低コスト化、小型化、省エネ化を実現できる。

また、スイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐを一定値にし、２次電流オンデューティを一定値に制御するとともに、ドレイン電流ＩＤの最大値を規定する電流リミットＩＬＩＭＩＴを図８に示すように時間変化させるので、電流リミット可変信号Ｉｓｌｏｐｅの傾きを適当に設定すれば、過電流検出遅れ時間Ｔｄを考慮した場合のドレイン電流ＩＤのピーク値Ｉｐが入力電圧ＶＩＮによらずほぼ一定となるうえに、発振周波数やトランスのインダクタンスのばらつきが出力電流ＩＯの定電流値に影響せず、トータルのばらつきが非常に小さい高精度の定電流垂下特性を実現できる。

さらに、ドレイン電流ＩＤのピーク値Ｉｐを小さくするのではなく、ピーク値Ｉｐは一定で発振周波数ｆｏｓｃを変化させて２次電流オンデューティを一定値にすることで定電流垂下特性を実現するので、スイッチング素子のオン時間Ｔｏｎは変化せず、定電流領域においてオン時間Ｔｏｎが短くなることはない。よって、オン時間Ｔｏｎが短くなると入力電圧ＶＩＮに影響されずにピーク値Ｉｐの制御を行うことができなくなるという従来の問題を回避でき、定電流領域において出力電圧ＶＯが低下したときにも、従来のように入力電圧ＶＩＮによって出力電流ＩＯが変化することはない。

また、スイッチング素子と制御回路については同一半導体内に設けて容易に単一化することができる。また無論、制御回路のみを同一半導体内に設けて容易に単一化することもできる。したがって、主要な回路部品を単一半導体内に設けることで、回路を構成するための部品点数を削減することができ、電源装置として、容易に小型化および軽量化さらにコスト低減化を実現することができる。

また、２次電流オンデューティが一定値に達するまでは出力電圧ＶＯを一定にし、一定値に達すると出力電流ＩＯを一定にするので、負荷状態に応じて、定電流垂下特性と定電圧特性のいずれかを実現できる。

また、スイッチング素子１の発振周波数を制御することで定電流垂下特性を実現しているので、本実施の形態のように＜定電圧領域２＞の定電圧特性もスイッチング素子１の発振周波数を制御することで実現すれば、定電圧領域から定電流領域への切り替えがスムーズになる。

なお、本実施の形態では、スイッチング素子１を流れるドレイン電流の検出値を変化させることにより、図８に示すようなスイッチング素子のオン期間にリニアに変化する電流リミットを実現したが、スイッチング素子のオン期間に第１のレベルから、それよりも高い第２のレベルに変化する電流リミットを実現することができれば、その手段は異なっても構わない。

図１４に、スイッチング素子のオン期間にリニアに変化する電流リミットを実現する半導体装置１００の他の構成例を示す。但し、図２に基づいて説明した部材と同一の部材には同一符号を付して、説明を省略する。

この半導体装置（制御回路）１００は、スイッチング素子１を流れるドレイン電流の検出値ではなく、ドレイン電流制御回路６に基準電圧として入力する過電流保護基準電圧を時間変化させることにより、スイッチング素子のオン期間に第１のレベルから、それよりも高い第２のレベルに変化する電流リミットを実現する。

すなわち、図１４に示す半導体装置１００は、図２に示した半導体装置１００と比べて、ドレイン電流検出可変回路４が省略され、電流リミット可変回路１５が追加されている。電流リミット可変回路１５は、フリップフロップ回路１２の出力信号（ＦＦｏｕｔ信号）と過電流保護基準電圧ＶＬＩＭＩＴを入力とし、スイッチング素子がオンするタイミングとオフするタイミングに応じて変化する過電流保護基準電圧ＶＬＩＭＩＴ´を生成して、ドレイン電流制御回路６へ出力する。つまり、電流リミット可変回路１５は、一定値である過電流保護基準電圧ＶＬＩＭＩＴとＦＦｏｕｔ信号とを基に、図１５に示すようなリニアに時間変化する過電流保護基準電圧ＶＬＩＭＩＴ´を生成する機能を有する。

誤差電圧信号ＶＥＡＯが過電流保護基準電圧ＶＬＩＭＩＴ´よりも高い場合、素子電流検出信号ＶＣＬが過電流保護基準電圧ＶＬＩＭＩＴ´に達するとスイッチング素子１はターンオフするので、図１５に示すように過電流保護基準電圧ＶＬＩＭＩＴ´が変化することにより、図１５に示すような電流リミットＩＬＩＭＩＴの時間変化を得ることができる。

このように、図１４に示した半導体装置１００は、ドレイン電流制御回路６に基準電圧として入力する過電流保護基準電圧（電流リミットＩＬＩＭＩＴを決定する基準値）を時間変化させることにより、スイッチング素子１のオン期間に第１のレベルから、それよりも高い第２のレベルに変化する電流リミットを実現することができ、図２に示す半導体装置１００を用いた場合と同様の効果を発揮することができる。

本発明にかかる電源レギュレーション回路によれば、低コストかつ最小の部品点数によって、十分な精度の定電流垂下特性を実現することができるので、携帯電話やデジタルスチルカメラ等のポータブル機器用充電器などに有用である。

本発明の実施の形態におけるスイッチング電源装置の一構成例を示すブロック図 同実施の形態のスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図 同実施の形態のスイッチング電源装置における２次電流オフ検出回路と２次デューティ制限回路の一構成例を示すブロック図 同実施の形態のスイッチング電源装置におけるクロック信号選択回路の一構成例を示すブロック図 同実施の形態のスイッチング電源装置における発振器と発振周波数調整回路の一構成例を示すブロック図 同実施の形態のスイッチング電源装置におけるドレイン電流検出可変回路の一構成例を示すブロック図 同実施の形態のスイッチング電源装置におけるドレイン電流検出回路の一構成例を示すブロック図 同実施の形態のスイッチング電源装置におけるドレイン電流検出可変回路の動作を説明するための図 同実施の形態のスイッチング電源装置における出力電圧−出力電流特性を示す図 同実施の形態のスイッチング電源装置における＜定電圧領域１＞の動作を表すタイムチャートを示す図 同実施の形態のスイッチング電源装置における＜定電圧領域２＞の動作を表すタイムチャートを示す図 同実施の形態のスイッチング電源装置における＜定電圧領域と定電流領域の境界領域＞の動作を表すタイムチャートを示す図 同実施の形態のスイッチング電源装置における＜定電流領域＞の動作を表すタイムチャートを示す図 本発明の他の実施の形態におけるスイッチング電源装置を構成するスイッチング電源装置制御用の半導体装置の一構成例を示すブロック図 同実施の形態のスイッチング電源装置における電流リミット可変回路の動作を説明するための図 従来のスイッチング電源装置の構成を示すブロック図 従来のスイッチング電源装置における各部の動作を表すタイミングチャートを示す図 （ａ）は任意の入力電圧ＶＩＮに対して電流リミットＩＬＩＭＩＴが一定の場合のドレイン電流ＩＤの波形を示す図、（ｂ）は電流リミットＩＬＩＭＩＴがリニアに時間変化する場合のドレイン電流ＩＤの波形を示す図、（ｃ）は従来のスイッチング電源装置においてスイッチング素子を流れるドレイン電流ＩＤのピーク値Ｉｐが小さくなった時のドレイン電流ＩＤの波形を示す図 （ａ）は従来のスイッチング電源装置において任意の入力電圧に対して同じ電流リミットＩＬＩＭＩＴを用いた場合の出力電圧ＶＯと出力電流ＩＯの関係を示す図、（ｂ）は従来のスイッチング電源装置においてリニアに時間変化する電流リミットＩＬＩＭＩＴを用いた場合の出力電圧ＶＯと出力電流ＩＯの関係を示す図 従来のスイッチング電源装置における電流リミットＩＬＩＭＩＴの波形図 電流リミットＩＬＩＭＩＴとドレイン電流ＩＤのピーク値の関係を説明するための図

符号の説明

１ スイッチング素子
２ レギュレータ
３ 誤差増幅器
４ ドレイン電流検出可変回路
５ ドレイン電流検出回路
６ ドレイン電流制御回路
７ 発振器
８ 発振周波数調整回路
９ ２次電流オフ検出回路
１０ ２次デューティ制御回路
１１ クロック信号選択回路
１２ フリップフロップ回路
１３ ＮＡＮＤ回路
１４ ゲートドライバ
１５ 電流リミット可変回路
２１ コンパレータ
２２、２３ ワンパルス信号発生回路
２４ フリップフロップ回路
２５ インバータ回路
２６、３５ ＡＮＤ回路
２７ 定電流源
２８、２９、３０ スイッチ
３１、３２ ＮｃｈＭＯＳＦＥＴ
３３ コンデンサ
３４ コンパレータ
３６ ワンパルス信号発生回路
４１、４５ ワンパルス信号発生回路
４２、４３ フリップフロップ回路
４４ ＡＮＤ回路
５１ コンパレータ
５２ 基準電圧源
５３ コンデンサ
５４ ワンパルス信号発生回路
５５ インバータ回路
５６ ＡＮＤ回路
５７ 定電流源
５８、５９、６０ スイッチ
６１、６２ ＮｃｈＭＯＳＦＥＴ
６３、６４ ＮＰＮトランジスタ
６５、６６ 抵抗器
６７、６８、６９、７０、７３、７４ ＰｃｈＭＯＳＦＥＴ
７１、７２ ＮｃｈＭＯＳＦＥＴ
８１ 充放電回路
８２ コンデンサ
８３ ＰＮＰトランジスタ
８４ ＮＰＮトランジスタ
８５ 抵抗器
８６ 定電流源
８７、８８ ＰｃｈＭＯＳＦＥＴ
８９、９０ ＮｃｈＭＯＳＦＥＴ
９１、９２ 抵抗器
１００ スイッチング電源装置制御用の半導体装置
１１０ トランス
１１０Ａ １次巻線
１１０Ｂ ２次巻線
１１０Ｃ 補助巻線
１２０ ダイオード
１２１ コンデンサ
１２２ ダイオード
１２３、１２４ 抵抗器
１３０ ダイオード
１３１ コンデンサ
１３２ 負荷
２００ 制御回路
２１０ スイッチング素子
２２０ トランス
２２０Ａ １次巻線
２２０Ｂ ２次巻線
２２０Ｃ 補助巻線
２３１ ダイオード
２３２ コンデンサ
２３３ 負荷
２４１ ダイオード
２４２ コンデンサ
２４３ 抵抗器
２４４ コンデンサ
２５０ 抵抗器

Claims (12)

1. 入力電圧が入力される第１の巻線と、出力電圧を発生する第２の巻線と、を有するトランスと、
   第１の端子と第２の端子と制御端子の３端子を含み、前記制御端子において受信した制御信号に応答して前記第１と第２の端子を電気的に結合あるいは分離するように発振することで前記第１の巻線を流れる電流のオン・オフ制御を行うスイッチング素子と、
   前記制御信号を生成する制御回路と、
   を備え、前記スイッチング素子の発振を制御することにより前記第１と第２の巻線へのエネルギ供給量を制御して、前記第２の巻線に接続される負荷へ一定の出力電流を供給する電源レギュレーション回路であって、
   前記制御回路は、
   前記スイッチング素子を流れる素子電流を検出する素子電流検出機能と、
   前記スイッチング素子が前記第１と第２の端子を結合している期間に、前記素子電流の最大値を規定する電流リミットを第１のレベルと前記第１のレベルよりも大きい第２のレベルとの間で変化させる電流リミット可変機能と、
   前記第１と第２のレベルの間で変化する前記電流リミットに前記素子電流が達すると前記スイッチング素子をターンオフさせる信号を出力する機能と、
   前記第２の巻線を流れる２次電流のオンデューティを検出して、該２次電流のオンデューティが一定値となるように前記スイッチング素子をターンオンさせる信号を出力する機能と、
   前記スイッチング素子をターンオンさせる信号とターンオフさせる信号とを基に前記制御信号を生成する機能と、を有する
   ことを特徴とする電源レギュレーション回路。
2. 請求項１記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記素子電流検出機能による前記素子電流の検出値を変化させることにより、前記スイッチング素子が前記第１と第２の端子を結合している期間に、前記電流リミットを前記第１のレベルと前記第２のレベルとの間で変化させることを特徴とする電源レギュレーション回路。
3. 請求項１記載の電源レギュレーション回路であって、前記電流リミット可変機能は、前記電流リミットを決定する基準値を変化させることにより、前記スイッチング素子が前記第１と第２の端子を結合している期間に、前記電流リミットを前記第１のレベルと前記第２のレベルとの間で変化させることを特徴とする電源レギュレーション回路。
4. 請求項１ないし３のいずれかに記載の電源レギュレーション回路であって、
   前記トランスは、前記第２の巻線に発生する電圧の検出を行うための第３の巻線をさらに有し、
   前記制御回路は、前記第３の巻線に発生する電圧を基に前記２次電流のオンデューティを検出する
   ことを特徴とする電源レギュレーション回路。
5. 請求項１ないし４のいずれかに記載の電源レギュレーション回路であって、
   前記制御回路は、前記２次電流のオンデューティが一定値以下であると前記出力電圧が一定になるように前記エネルギ供給量を変化させる機能をさらに有する
   ことを特徴とする電源レギュレーション回路。
6. 前記制御回路は、前記２次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする請求項５記載の電源レギュレーション回路。
7. 前記制御回路は、前記２次電流のオンデューティが一定値以下であると、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第１と第２の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする請求項５記載の電源レギュレーション回路。
8. 前記制御回路は、前記２次電流のオンデューティが一定値以下であって前記出力電流が所定値より小さいと、前記スイッチング素子の発振周波数を一定のまま、前記スイッチング素子が前記第１と第２の端子を結合する期間を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にし、前記２次電流のオンデューティが一定値以下であって前記出力電流が所定値以上では、前記スイッチング素子の発振周波数を変化させることにより前記エネルギ供給量を変化させて前記出力電圧を一定にすることを特徴とする請求項５記載の電源レギュレーション回路。
9. 前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項１ないし８のいずれかに記載の電源レギュレーション回路。
10. 前記スイッチング素子と前記制御回路は、同一半導体基板上に形成されていることを特徴とする請求項１ないし８のいずれかに記載の電源レギュレーション回路。
11. 請求項１ないし８のいずれかに記載の前記制御回路が同一半導体基板上に形成された半導体装置。
12. 請求項１ないし８のいずれかに記載の前記スイッチング素子と前記制御回路が同一半導体基板上に形成された半導体装置。
    
    

Images