JP4479848B2 - 回路基板 - Google Patents
回路基板 Download PDFInfo
- Publication number
- JP4479848B2 JP4479848B2 JP2008287346A JP2008287346A JP4479848B2 JP 4479848 B2 JP4479848 B2 JP 4479848B2 JP 2008287346 A JP2008287346 A JP 2008287346A JP 2008287346 A JP2008287346 A JP 2008287346A JP 4479848 B2 JP4479848 B2 JP 4479848B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- electronic component
- lead
- circuit board
- center
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10189—Non-printed connector
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
図4Aに、本発明の第1の実施の形態の多層回路基板11の、電子部品搭載面側から見た平面図、図4Bに、図4AのA−A線に沿った断面図を示す。多層回路基板11には、多くの表面実装型の電子部品や挿入型の電子部品が実装されるが、図1は、一挿入型電子部品の実装位置の部分のみを示すものである。すなわち、本実施の形態では、挿入型電子部品は一列に並んだ複数のリード18(図5参照)を有する構成である。なお、他の実施の形態を示す図についても、同様に、一挿入型電子部品の実装位置の部分のみを示している。
Db={(α−β)×L}×2×ΔT+Da>Da
とするのが好適である。すなわち、このようにすれば、電子部品の最外端のリード18の位置が、はんだ付け工程において加熱されることによってずれても、このリード18と、最外端スルーホール14bの、電子部品の筐体17の中心とは反対側の壁面との間に一定の距離を確保し、この壁面とリード18との間に十分なはんだ量を確保することができる。
Da<Db<2Da
の範囲とするのが望ましい。
Da<Db<D
とする。ただし、最外端スルーホール14bの径を決定する際には、基板強度などを考慮する必要があることはいうまでもない。
予備加熱温度:100〜120℃
コンベア速度:0.8〜1.2m/min
はんだ噴流:ダブルウェーブ
はんだ槽温度:250±5℃
図5は、図4に示した第1の実施の形態の多層回路基板11に電子部品を実装した状態を示す断面図である。図5に示されるように、多層回路基板11に、筐体17とリード18とを有する電子部品が搭載され、スルーホール14内およびランド16上にはんだフィレット19が形成されている。上記したように、本実施の形態においては、スルーホール14のうち、電子部品の最外端のリード18が挿入される最外端スルーホール14bの直径Dbは、電子部品の筐体17の中心に最も近いリード18が挿入される中央部スルーホール14aの直径Daより大きい(すなわち、Db>Da)。そのため、最外端スルーホール14b内に充填されているはんだ量は、中央部スルーホール14a内に充填されているはんだ量よりも多くなっている。特に、最外端スルーホール14b内では、リード18の、電子部品の筐体17の中央線Oと反対側の領域、すなわち図5において斜線が付されているA部に十分なはんだ量を確保することができる。その結果、はんだ付け工程後、冷却に伴って電子部品のリード18が傾けられることによって発生する応力を、十分な量の無鉛はんだによって緩和する効果が得られる。それによって、最外端スルーホール14bの、電子部品の中心側とは反対側の壁面やコーナ部にかかる応力を小さく抑えることができ、コーナクラックやスルーホール剥離の発生を抑制することが可能となる。
図6Aに、本発明の第2の実施の形態の多層回路基板21の、部品搭載面側から見た平面図、図6Bに、図6AのA−A線に沿った断面図を示す。図6A,6Bにおいて、図4A,4Bに示した第1の実施の形態の部分と同等の部分には同一の参照符号を付し重複する説明は省略する。
図7に、本発明の第3の実施の形態の多層回路基板31の、部品搭載面側から見た平面図を示す。本実施の形態の、図4A,4Bに示される第1の実施の形態と相違する点は、第1の実施の形態では、最外端スルーホール14bを除くすべてのスルーホール14の直径が同じであったが、最外端スルーホール34b以外のスルーホール14についても大きさを変化させている点である。すなわち、本実施の形態においては、中央部スルーホール14aの直径が最も小さく、そして最外端スルーホール34bに向かって、中央部スルーホール14aから離れたスルーホル14ほど、その直径が徐々に大きくなっている。したがって、本実施の形態によれば、最外端スルーホール34bと中央部スルーホール14aとの間のスルーホール14においても、その壁面やコーナ部にかかる応力を低減し、実装信頼性をさらに向上させることができる。
図8は、本発明の第4の実施の形態の多層回路基板41の、部品搭載面側から見た平面図である。本実施の形態の、図4A,4Bに示される第1の実施の形態と相違する点は、本実施の形態では、スルーホール44の平面形状が矩形になっている点である。本実施の形態においては、最外端スルーホール44bを除くすべてのスルーホール44の大きさと形状は中央部スルーホール44aと同じであるが、最外端スルーホール44bの長辺と短辺とは、それぞれ中央部スルーホール44aの長辺と短辺より長くなっている。
図9は、本発明の第5の実施の形態の多層回路基板51の、部品搭載面側から見た平面図である。第1〜第4の実施の形態には、1列に配列されたリード18を有する電子部品を実装する例を示したが、本実施の形態の多層回路基板51に実装される電子部品のリードは、筐体の中心と、中心から等距離の、半径方向に並んだ複数の位置とに配置されている。本実施の形態においては、電子部品が実装された際にその筐体の中心点Oに最も近い、この例では中心点に一致する個所に形成されている中央部スルーホール14aは直径がDaの円形に形成されている。一方、最外端スルーホール54b、すなわち、この例では中心点Oから等距離離れた複数の位置にある、中央部スルーホール14a以外のスルーホールは楕円形状になっている。この楕円の長径の方向は、各スルーホールの中心点と、電子部品の筐体の中心点Oとを結ぶ直線の方向となっている。そして、最外端スルーホール54bの長径Dcは中央部スルーホール14aの直径Daより大きくなっている。
図10は、本発明の第6の実施の形態の多層回路基板61の、部品搭載面側から見た平面図である。第1〜第4の実施の形態には、1列に配列されたリード18を有する電子部品を実装する例を示したが、本実施の形態では、2列に配列されたリードを有する電子部品を実装する例を示す。本実施の形態においては、電子部品が実装された際に、その筐体部の中心点が位置する個所Oに最も近い位置に形成される中央部スルーホール14aは円形に形成されているが、最外端のリードが挿入される最外端スルーホール64bは、矩形の、対向する2辺が半円形にされた形状になっている。最外端スルーホール64bとなる、このような形状の貫通孔は、ドリルまたは多層回路基板61となる基板を動かしながらドリリングすることによって形成することができる。最外端スルーホール64bの長手方向、すなわち平行な2辺の延びる方向は、電子部品が実装された際に、その筐体の中心点が位置する個所Oと、搭載されているが、はんだ付けされる前すなわち加熱される前の電子部品の最外端のリードが位置する個所Pとを結ぶ直線Lと平行になっている。
図11は、本発明の第7の実施の形態の多層回路基板71の、部品搭載面側から見た平面図である。本実施の形態の、図10に示した第6の実施の形態と相違する点は、最外端スルーホール74bが円形の平面形状を有し、その中心位置が、搭載されているが、はんだ付けされる前すなわち加熱される前の電子部品の最外端のリードが位置する個所Pから、電子部品の筐体の中心Oから離れる方向にずれている点である。本実施の形態においては、最外端スルーホール74bの中心位置は、点Pと点Oとを結ぶ直線Lの延長上にある。また、最外端スルーホール74bは中央部スルーホール14aより大きくなっている。
2 樹脂積層板
3 内層配線
4 スルーホール
4a 中央部スルーホール
4b 最外端スルーホール
5 外層配線
6 ランド
7 筐体部
8 リード
9 はんだフィレット
10 ソルダーレジスト
11 コーナクラック
12 スルーホール剥離
Claims (7)
- 複数のリードと、筐体と、からなる電子部品と、
前記電子部品の複数のリードがそれぞれ挿入され、無鉛はんだによってはんだ付けされる複数のスルーホールを有し、
前記スルーホールの壁面に導電性膜が形成され、前記電子部品の最外端の前記リードが挿入される前記スルーホール内に充填される前記無鉛はんだの容積が、前記電子部品の中心に最も近い位置の前記リードが挿入される前記スルーホール内に充填される前記無鉛はんだの容積より大きい回路基板と、からなり、
前記電子部品の最外端の前記リードは、その先端から前記電子部品の筐体に向かって、はんだ付けされた前記電子部品の筐体の中心に向かう方向に傾いてはんだ付けされている回路基板。 - 前記各スルーホールの平面形状が円形であり、前記電子部品の最外端の前記リードが挿入される前記スルーホールの径が、
前記電子部品の中心に最も近い位置の前記リードが挿入される前記スルーホールの径よりも大きい、請求項1に記載の回路基板。 - 前記電子部品の最外端の前記リードが挿入される前記スルーホールの径が、前記電子部品の中心に最も近い位置の前記リードが挿入される前記スルーホールの径の2倍以下である、請求項2に記載の回路基板。
- 電子部品の複数のリードがそれぞれ挿入されはんだ付けされる複数のスルーホールを有し、前記スルーホールの壁面に導電性膜が形成され、前記電子部品の中心に最も近い位置の前記リードが挿入される前記スルーホールの平面形状が円形であり、
前記電子部品の最外端の前記リードが挿入される前記スルーホールの平面形状が、
当該スルーホールの中心と、前記電子部品の、搭載された際の中心位置とを結ぶ線に平行
な方向が長径の方向となっている楕円形であり、
該楕円形の長径の長さが、前記電子部品の中心に最も近い位置の前記リードが挿入される前記スルーホールの径の長さより長い、請求項1に記載の回路基板。 - 前記電子部品の前記最外端のリードが挿入される前記スルーホールの開口は、複数回のドリリングによって、
または、ドリルを基板に対して相対的に移動させることによって形成されたものである、請求項4に記載の回路基板。 - 前記電子部品の中心に最も近い位置の前記リードが挿入されるスルーホールと前記電子部品の最外端の前記リードが挿入される前記スルーホールとの間の前記スルーホールの形状が、前記電子部品の中心に最も近い位置の前記リードが挿入される前記スルーホールの形状から、前記電子部品の最外端の前記リードが挿入される前記スルーホールの形状へと徐々に変化した形状になっている、請求項1から5のいずれか1項に記載の回路基板。
- 前記電子部品の最外端の前記リードが挿入される前記スルーホールの中心位置が、搭載されているが、
はんだ付けされる前の前記電子部品の前記最外端のリードの位置より、前記電子部品の、搭載された際の中心位置から離れる方向にずれている、請求項1から6のいずれか1項に記載の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008287346A JP4479848B2 (ja) | 2004-01-29 | 2008-11-10 | 回路基板 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004020824 | 2004-01-29 | ||
JP2008287346A JP4479848B2 (ja) | 2004-01-29 | 2008-11-10 | 回路基板 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517397A Division JPWO2005074338A1 (ja) | 2004-01-29 | 2005-01-06 | 回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009060133A JP2009060133A (ja) | 2009-03-19 |
JP4479848B2 true JP4479848B2 (ja) | 2010-06-09 |
Family
ID=34823763
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517397A Pending JPWO2005074338A1 (ja) | 2004-01-29 | 2005-01-06 | 回路基板 |
JP2008287346A Expired - Fee Related JP4479848B2 (ja) | 2004-01-29 | 2008-11-10 | 回路基板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517397A Pending JPWO2005074338A1 (ja) | 2004-01-29 | 2005-01-06 | 回路基板 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7820917B2 (ja) |
JP (2) | JPWO2005074338A1 (ja) |
WO (1) | WO2005074338A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005074338A1 (ja) * | 2004-01-29 | 2005-08-11 | Nec Corporation | 回路基板 |
JP5138459B2 (ja) * | 2008-05-15 | 2013-02-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
CN101730383B (zh) * | 2008-10-23 | 2012-03-14 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
JP2012042747A (ja) | 2010-08-19 | 2012-03-01 | Sharp Corp | レーザー定着装置およびそれを備えた画像形成装置 |
JP2016082217A (ja) * | 2014-10-10 | 2016-05-16 | 京セラ株式会社 | 配線基板および電子装置 |
CN104703392A (zh) * | 2014-10-29 | 2015-06-10 | 惠州大亚湾浦锐斯顿电子有限公司 | 一种线路板安装孔的设计方法 |
JP6793342B2 (ja) * | 2017-03-24 | 2020-12-02 | パナソニックIpマネジメント株式会社 | 電子回路ユニット及び電気機器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5926616Y2 (ja) * | 1979-07-05 | 1984-08-02 | ミツミ電機株式会社 | 基板の端子***孔構造 |
JPS58187174U (ja) * | 1982-06-08 | 1983-12-12 | キヤノン株式会社 | プリント基板 |
JPS6397264U (ja) * | 1986-12-12 | 1988-06-23 | ||
JPH04369893A (ja) | 1991-06-18 | 1992-12-22 | Matsushita Electron Corp | 電子部品の支持装置 |
JPH07131140A (ja) | 1993-11-05 | 1995-05-19 | Hitachi Ltd | プリント板 |
JPH0883966A (ja) | 1994-09-12 | 1996-03-26 | Toshiba Corp | 印刷配線板装置 |
JP3541864B2 (ja) | 1996-11-08 | 2004-07-14 | セイコーエプソン株式会社 | プリント基板 |
JPH11219762A (ja) | 1998-02-02 | 1999-08-10 | Sony Corp | 電子部品及び基板 |
JP2000068636A (ja) | 1998-08-26 | 2000-03-03 | Toyota Motor Corp | はんだ付け方法 |
JP4547817B2 (ja) | 2000-03-15 | 2010-09-22 | ソニー株式会社 | プリント配線板のランド部、部品実装されたプリント配線板、プリント配線板の製造方法、及び、プリント配線板実装方法 |
JP3726046B2 (ja) * | 2000-12-19 | 2005-12-14 | 日本電気株式会社 | 回路基板及びそれを用いた電子機器 |
JP4923336B2 (ja) * | 2001-04-10 | 2012-04-25 | 日本電気株式会社 | 回路基板及び該回路基板を用いた電子機器 |
US20040108130A1 (en) * | 2002-12-09 | 2004-06-10 | Yazaki Corporation | Mounting structure for electronic component |
JP4403758B2 (ja) | 2003-09-01 | 2010-01-27 | 株式会社豊田中央研究所 | 汚染物質除去剤及びその製造方法 |
WO2005074338A1 (ja) | 2004-01-29 | 2005-08-11 | Nec Corporation | 回路基板 |
-
2005
- 2005-01-06 WO PCT/JP2005/000049 patent/WO2005074338A1/ja active Application Filing
- 2005-01-06 US US10/597,306 patent/US7820917B2/en not_active Expired - Fee Related
- 2005-01-06 JP JP2005517397A patent/JPWO2005074338A1/ja active Pending
-
2008
- 2008-11-10 JP JP2008287346A patent/JP4479848B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2005074338A1 (ja) | 2005-08-11 |
US20080190657A1 (en) | 2008-08-14 |
JP2009060133A (ja) | 2009-03-19 |
JPWO2005074338A1 (ja) | 2007-07-26 |
US7820917B2 (en) | 2010-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4479848B2 (ja) | 回路基板 | |
JP5517960B2 (ja) | 半田付け連結ピン、前記半田付け連結ピンを利用した半導体パッケージ基板及び半導体チップの実装方法 | |
US8319116B2 (en) | Rib reinforcement of plated thru-holes | |
JP5105042B2 (ja) | 多層プリント配線板 | |
JP4328485B2 (ja) | 回路基板及び電子機器 | |
WO2002087296A1 (fr) | Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere | |
US20100236823A1 (en) | Ring of power via | |
EP1565047A1 (en) | Circuit board surface mount package | |
US7902465B1 (en) | Optimizing PCB power and ground connections for lead free solder processes | |
JPWO2010016522A1 (ja) | プリント配線板、プリント配線板の製造方法および電子機器 | |
JP2005044990A (ja) | 多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法 | |
JP3726046B2 (ja) | 回路基板及びそれを用いた電子機器 | |
JP4735538B2 (ja) | 電子機器 | |
JPWO2005072032A1 (ja) | 回路基板、回路基板の実装構造および回路基板の実装方法 | |
JP2004342776A (ja) | 回路基板 | |
JP3686861B2 (ja) | 回路基板及びそれを用いた電子機器 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2002026482A (ja) | 電子部品の実装構造 | |
JP2004022713A (ja) | 多層配線基板 | |
JP4747644B2 (ja) | 電子部品およびその実装構造 | |
JP4962175B2 (ja) | プリント配線板 | |
JP4527617B2 (ja) | 回路基板及びそれを用いた電子機器 | |
JP2011222625A (ja) | プリント配線板およびプリント回路装置ならびにプリント回路装置の製造方法 | |
JP2004055662A (ja) | はんだ付け方法とそのプリント配線板 | |
JP2006165231A (ja) | 多層フレキシブル回路配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090317 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090512 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |