JP3726046B2 - 回路基板及びそれを用いた電子機器 - Google Patents
回路基板及びそれを用いた電子機器 Download PDFInfo
- Publication number
- JP3726046B2 JP3726046B2 JP2001322463A JP2001322463A JP3726046B2 JP 3726046 B2 JP3726046 B2 JP 3726046B2 JP 2001322463 A JP2001322463 A JP 2001322463A JP 2001322463 A JP2001322463 A JP 2001322463A JP 3726046 B2 JP3726046 B2 JP 3726046B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- circuit board
- solder
- lead
- radius
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
- H01R4/02—Soldered or welded connections
- H01R4/023—Soldered or welded connections between cables or wires and terminals
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板及びそれを用いた電子機器に関し、特に、無鉛はんだを用いて挿入型電子部品を実装する場合の回路基板及びそれを用いた電子機器に関する。
【０００２】
【従来の技術】
従来の回路基板の構造について、図７乃至図１２を用いて詳細に説明する。図７は、回路基板に電子部品が実装された、はんだ付け部の斜視図であり、図８は、図７のｂ−ｂ'の断面図、図９は、ランドはく離の発生状態を模式的に示す断面図である。また、図１０乃至図１２は、検証実験において確認されたランドはく離の発生を示す図であり、図１０は、図９のＡ部（左右反転）の断面写真、図１１は、図９のＢ部の断面写真、図１２は、図１１のＣ部の拡大写真である。
【０００３】
図７及び図８に示すように、従来の回路基板１１は、紙基材及びガラス基材、ポリエステル繊維基材などに、エポキシ樹脂、フェノール樹脂などをしみこませた絶縁性シート上に、銅箔を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該基板の所望の箇所に貫通孔を形成し、貫通孔の側面に触媒付与後無電解銅メッキにより下地メッキを行い、その上に電解銅メッキして導電体（導電膜）を形成し、この導電体と銅張積層基板表面の銅膜とを接合し、スルーホール４を形成する。その後、銅張積層基板表面の銅からなる導電膜をエッチングすることによりランド２を形成する。
【０００４】
そして最後に、はんだ付けを行うランド２以外の部分に、錫鉛はんだ１２が付かないようにソルダーレジスト５を印刷塗布後、感光することによって回路基板１１を形成する。このとき、ソルダーレジスト５は、リード３を実装するランド２以外の回路７を保護する役割を担っている。
【０００５】
ここで、回路基板１１におけるソルダーレジスト５は、ランド２の面積よりも大きくなるように印刷し、ソルダーレジスト５がランド２に被らないように形成されている。これは、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ（Ｓｎ６３ｗｔ％、残りＰｂ）を用いた、はんだ付けでは、ランド２にソルダーレジスト５が被ると、錫鉛はんだ１２のフィレット１２ａ形成を阻害するためである。
【０００６】
又、近年の高密度実装化に伴い、ランド２に関しても、最低限の接合強度が確保出来る範囲で、出来るだけ小さく形成されている。そして、このような従来の回路基板１１を用いて製造される電子機器は、錫鉛共晶はんだが異物質の接合により生じる熱膨張のミスマッチを応力緩和する役割を果たしていたため、信頼性上特に問題とはならなかった。
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、鉛による環境汚染が環境意識の高まりにより問題となり、鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどからなっており、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ（Ｓｎ６３ｗｔ％、残りＰｂ、以下Ｐｂ−６３Ｓｎと記載）に比べ、金属の引張り強度、クリープ強度が強く、また伸びが少ないという金属特性を持っている。このため、はんだ付け部においては鉛はんだより応力緩和が起こりにくく、また、溶融温度も錫鉛共晶はんだが１８３℃であるのに比べ、無鉛はんだは１９０℃〜２３０℃と高くなっている。
【０００８】
現在のおもな無鉛はんだとしては、錫亜鉛系はんだ（錫亜鉛の共晶組成であるＳｎ−９．０ｗｔ％Ｚｎｗｐを中心に、亜鉛の量を変えたり、他の元素を添加して特性を改善したものを総称して錫亜鉛系はんだという。代表例は、Ｓn−８．０Ｚn−３．０Ｂｉ）や、錫銅系はんだ（代表例は、Ｓｎ−０．７Ｃｕ−０．３Ａｇ）や錫銀系はんだ（代表例は、Ｓｎ−３．０Ａｇ−０．５Ｃｕ）等がある。
【０００９】
上記錫亜鉛系はんだは、溶融点が１９０℃前後と低いという長所を持ってはいるが、酸化しやすいために不活性雰囲気又は真空中ではんだを行うことが必要となり、作業性が悪いという問題がある。
【００１０】
また、錫銅系はんだや錫銀系はんだは、酸化に対する問題は少ないが、錫銅系はんだは、溶融温度が約２３０℃と高く、ランドはく離が生じやすいと言う欠点を持っている。
【００１１】
更に、錫銀系はんだは、溶融点は約２２０℃と錫銅系はんだより低く、Ｂｉ（ビスマス）を添加することで溶融点を２０５℃程度にまで下げることが出来る。
【００１２】
溶融点はビスマスの添加量を増やすことで下がるが、ビスマスの添加量を増やすとフィレットはく離が生じるという欠点を持っている。
【００１３】
一方、回路基板の主材料であるエポキシ系材料のガラス転移温度は１２５〜１４０℃であり、無鉛はんだを用いた場合は錫鉛はんだの場合よりも凝固収縮温度の差が広がり、無鉛はんだの接合部に掛かる応力が大きくなる。このような無鉛はんだの金属特性から、従来の回路基板１１を用いて無鉛はんだ６で挿入実装を行うと、錫鉛はんだ１２ではほとんど発生しなかったランドはく離が多発することが明らかとなった。
【００１４】
ランドはく離の発生例について図を用いて詳しく説明する。図９に示すように、従来の回路基板１１を用いて無鉛はんだ６のはんだ付けを行うと、基板材料と無鉛はんだ６との凝固収縮温度の差によりランド２に大きな応力が加わり、ランド２と回路基板１１の間がはく離し、ランド２が浮き上がった状態となる（図９のＡ部及び図１０参照）。このとき、ランド２に接続されている回路７は、一緒に持ち上げられて引っ張られることによって過度のストレスを受け、ランド端部２ａと回路７の境目部分が大きく変形し、断線に至っていることが確認できる（図９のＢ部及び図１１、図１２参照）。つまり、ランドはく離が発生することによって、回路７の断線が発生することがわかる。
【００１５】
また、このようなランドはく離が発生する従来の回路基板１１を用いて電子機器の製造を行うことは、電子機器の信頼性を著しく低下させるという問題点がある。
【００１６】
本発明は、上記問題点に鑑みてなされたものであって、その主な目的は、無鉛はんだを用いてもランドはく離が生じることのない、高信頼性の回路基板を提供することにある。
【００１７】
また、本発明の他の目的は、上記回路基板を用いて、高信頼性の電子機器を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記ランドのランド端部がソルダーレジストによって被覆されておらず、前記導電部材と前記ランドとが無鉛はんだを用いて実装される回路基板において、
前記ランドの半径と前記貫通孔の半径との差である前記ランドの幅を、０．４ｍｍ以上に設定することでランドはく離を抑制してなるものである。
【００１９】
また本発明は、表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記ランドのランド端部がソルダーレジストによって被覆されておらず、前記導電部材と前記ランドとが無鉛はんだを用いて実装される回路基板において、
前記ランドの半径と前記貫通孔の半径との差である前記ランドの幅を、前記ランドの密着力が前記ランドの剥離力よりも大きくなるような幅とすることでランドはく離を抑制してなるものである。
【００２０】
なお本発明は電子部品の導電部材が挿入される貫通孔に導電膜が被覆された（スルーホールメッキが施された）回路基板、すなわち、両面基板や多層基板等に適用される。
【００２１】
また、本発明においては、前記無鉛はんだが、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだのいずれかを含むことが好ましい。
【００２２】
また、本発明の電子機器は、上記回路基板に、電子部品が無鉛はんだで挿入実装されているものである。
【００２３】
なお、無鉛はんだには、性質が変わらない程度に不純物として鉛を含む場合も含まれるものとする。既に述べたように、無鉛はんだは、鉛を含むはんだに比べ融点が高く、応力緩和力が低く、ランド剥離が生じやすい。
【００２４】
しかし、本発明による回路基板は、例えば図１に示されるように、電子部品のリード３を挿入実装するためのスルーホール４の周りにはんだ付けを行うランド２が形成される回路基板において、ランド２とスルーホール４の半径の差（ランド２の幅）を所定の値以上に設定することにより、大きな力でランド２と回路基板１とを密着させることができるため、ランド２のはく離を防止し、無鉛はんだ６を用いた場合でも十分に信頼性の高い電子機器を製造することができる。
【００２５】
【発明の実施の形態】
本発明に係る回路基板は、例えば図１に示されるように、その好ましい一実施の形態において、電子部品のリード３が挿入されるスルーホール４を有するランド２を備え、リード３とランド２とが無鉛はんだ６を用いて実装される回路基板１において、ランド２の半径とスルーホール４の半径との差（ランド２の幅）が０．４０ｍｍ以上となるようにランド２を形成することにより、無鉛はんだ６の凝固収縮力と回路基板１の収縮力によるランド２をはく離しようとする力よりも大きな力でランド２と回路基板１とが密着され、又は、無鉛はんだ６が収縮する時のはんだフィレット６ａに沿った斜め上方向に引っ張る力を基板の法線方向に対してより傾けることにより、基板の法線方向に作用する力が低減され、ランド２のはく離が防止される。
【００２６】
【実施例】
上記した本発明についてさらに詳細に説明すべく、本発明の実施例について、図面を参照して詳述する。図１は、本発明の回路基板に電子部品が実装された状態を示す斜視図であり、図２は、図１のａ−ａ'の断面図である。
【００２７】
本実施例の回路基板１は、例えば、前述した従来例と同様に、紙基材及びガラス基材、ポリエステル繊維基材などに、エポキシ樹脂、フェノール樹脂などをしみこませた絶縁性シート上に、銅箔等を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該基板の所望の箇所に電子部品のリード（導電部材となる）３を挿入実装するための貫通孔を形成し、貫通孔の側面に触媒を付与し無電解銅メッキにより下地メッキを行い、その上に電解銅メッキして導電体（導電膜）を形成し、この導電体と銅張積層基板表面の銅膜とを接合し、スルーホール４を形成する。
【００２８】
その後、銅張積層基板表面の銅等からなる導電膜をエッチングしてランド２を形成するが、その際、本実施例では、銅張積層基板と銅等からなる導電膜との密着力を高めるために、又はランド２の半径とスルーホール４の半径との差（ランド２の幅）が所定の値以上になるようにエッチング領域を設定する。その後、はんだ付けを行うランド２以外の部分に、無鉛はんだ６が付かないようにソルダーレジスト５を印刷塗布後、感光することによって回路基板１を形成する。
【００２９】
本実施例は、無鉛はんだを用いた場合においても、ランドはく離を防止することができ、かつ、錫鉛共晶はんだにもそのまま適用することができる構成を提案するものである。なお、本発明は、本願発明者らが先に発表した論文（ＭＥＳ２０００（第１０回マイクロエレクトロニクスシンポジウム）２０００年１１月、２０７〜２１０頁）において開示した技術と同一の思想に基づくものであり、ランド２の半径とスルーホール４の半径との差（ランド２の幅）が所定の値以上になればランドはく離が抑制されるという実験結果より得た知見を具体化したものである。
【００３０】
本実施例は、スルーホール４の直径及びランド２の直径を種々組み合わせた回路基板１を用意し、その回路基板１にＳｎ−３．０Ａｇ−０．５Ｃｕ錫銀系の無鉛はんだを用いて電子部品を実装し、ランドはく離の発生率を調査したものである。基板としては、ガラス布エポキシ系基板（ＦＲ−４）を用いた。ここで、はく離しているか否かの判断は、ソルダリング部分を斜め４５°方向から顕微鏡を用いて観察することによって行い、ランド２全周の一部でもはく離しているものは１件としてカウントした。
【００３１】
本実施例の結果を比較例とともに、表１に示す。表１において、実施例１〜７はコネクタ、実施例８、９はＤＩＰ−ＩＣ（Dual In-line Package Integrated Circuit）について、スルーホール４の直径（スルーホール径Ｚ）及びランド２の直径（ランド直径Ｙ）の組み合わせを変えて、ランドはく離の発生率を測定した結果を示している。比較例１〜７および比較例８、９は実施例１〜７、実施例８、９と同様なコネクタ、ＤＩＰ−ＩＣを用い、ランド直径のみを変えて（ランド直径Ｘ）、実施例と同様な測定を行った結果を示している。表１から分かるように、ランド２の半径（Ｘ／２又はＹ／２）とスルーホール４の半径（Ｚ／２）との差であるランドの幅（（Ｘ−Ｚ）／２又は（Ｙ−Ｚ）／２）とランド剥離の発生率を見ると、全体的にはランド２の直径が大きくなるに従い、ランドはく離の発生率は減少し、特に、ランド幅が０．４ｍｍ以上の場合（（Ｙ−Ｚ）／２のデータ）には、ランドはく離の発生率は１０％以下となり、信頼性上問題とならない程度まで、発生を抑えることができることが分かる。
【００３２】
【表１】
このように、ランド２の幅が大きい場合には、ランドの密着面積が大きくなるため、ランド２（銅箔）の密着強度がランド２をはく離させる力を上回ること、また、無鉛はんだ６が収縮する時のはんだフィレット６ａに沿った斜め上方向に引っ張る力を基板の法線方向に対してより傾けることにより、基板の法線方向に作用する力が低減されること等の理由により、ランドはく離を抑制することができる。
【００３３】
そして、上記効果が生じる値としては、実験データから、ランド２の半径とスルーホール４の半径との差（ランド２の幅）が０．４０ｍｍ以上であることが好ましく、この条件を満たすようにランド２を形成すれば、ランドはく離を防止することができる。
【００３４】
図３はランドはく離を抑制する原理を説明するための図である。図３に示すように、ランド剥離は発生力Ｔ・ｓｉｎθと発生力ΔＬとがランド端部のＢ点に働くために起こる。従って、ランド剥離を抑制するのは、発生力Ｔ・ｓｉｎθと発生力ΔＬとを小さくすればよい。
【００３５】
ここで、Ｔは半田の収縮力で、（１／３）πｒ2・ｈ（ｒはフィレット半径、ｈはフィレット高さである。）に比例するので、発生力Ｔ・ｓｉｎθを小さくするには、フィレット半径ｒを小さく、θを小さくすればよい。また、ΔＬはＷ・π（Ｒ2−ｄ2）に比例し（Ｒはランド半径、ｄはリード半径、Ｗは基板の収縮力である。）、さらにＷはα・ｔに比例する（αは基板の熱膨張係数、ｔは基板の厚さ）ので、発生力ΔＬとを小さくするには、αを小さく、ランド半径Ｒを大きくすればよい。ランド半径Ｒが大きくなればθも小さくなるので、発生力Ｔ・ｓｉｎθと発生力ΔＬとを小さくするには、結局、ランド半径Ｒを大きくすればよい。そして、ランドの剥離力がランド（銅箔）の密着強度よりも小さくなるように、ランド半径Ｒを設定すれば、ランド剥離を抑制することができる。図４はランド半径が小さいために、ランド剥離が生じた状態を示し、図５はランド半径を大きくしてランド剥離を抑制した状態を示す図である。図６はランド半径Ｒを大きくしたために、半田がランド端まで塗れ広がり、端部においてθが非常に小さい状態を示す図である。
【００３６】
なお、本実施例のランド幅を有するランドは、実装密度が高い回路基板に用いられるランド、具体的には１〜５ｍｍピッチで配されている複数のランドに好適に用いられる。
【００３７】
そして、本実施例のランド幅を有するランドを用いて実装される電子部品は、導電部材（リード）が列をなすように二以上配置された導電部材列を有し、導電部材列が一列又は複数列配されている電子部品、例えば、ＩＣ、ＩＣソケット、コネクタが挙げられる。この種の部品の実装にランド剥離が生じた場合、リード本数が多いためランド剥離の発見が困難であり、またＩＣソケットを用いた場合にはランドが部品下に配置されるためランド剥離自体を発見することが難しく、本発明が好適に用いられる。
【００３８】
また、上記回路基板を用いて電子機器を製造することにより、繰り返しの熱応力サイクルに強い、高寿命かつ信頼性の高い電子機器を製造することが出来る。このような電子機器としては、例えば、プリンタ、ファクシミリ、ＬＣＤモニタ、パーソナルコンピュータ、大型コンピュータ（サーバー、スーパーコンピュータ含む）、交換機、伝送機器、基地局装置等がある。
【００３９】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、回路基板の表面に形成されたランドに電子部品のリードを実装するための貫通孔を形成し、貫通孔の表面にめっきを施して、回路基板の表面のランドと接合してスルーホールを形成してなる回路基板において、ランドの幅を所定の値以上に設定することにより、無鉛はんだにて多発するランドはく離を防止することができる。
【００４１】
その理由は、ランドと回路基板との接触面積を大きくすることにより、ランドの密着強度を大きくし、また、無鉛はんだが収縮する時のはんだフィレットに沿った斜め上方向に引っ張る力を基板の法線方向に対してより傾けることにより、基板の法線方向に作用する力を低減することができるからである。
【００４２】
また、上記回路基板を用いて電子機器を製造することにより、繰り返しの熱応力サイクルに強い、高寿命かつ信頼性の高い電子機器を製造することができる。
【図面の簡単な説明】
【図１】 本発明の回路基板の一実施例を示す斜視図である。
【図２】 本発明の回路基板の一実施例を示す断面図である。
【図３】 ランドはく離を抑制する原理を説明するための図である。
【図４】 ランド半径が小さいために、ランド剥離が生じた状態を示す図である。
【図５】 ランド半径を大きくしてランド剥離を抑制した状態を示す図である。
【図６】 半田がランド端まで塗れ広がり、端部においてθが非常に小さい状態を示す図である。
【図７】 従来の回路基板の構成例を示す斜視図である。
【図８】 従来の回路基板の構成例を示す断面図である。
【図９】 従来の構成例を用いた場合の製造不良発生を示す断面図である。
【図１０】 従来の構成例を用いた場合の製造不良発生を示す断面写真である。
【図１１】 従来の構成例を用いた場合の製造不良発生を示す断面写真である。
【図１２】 図１１の部分拡大写真である。
【符号の説明】
１ 回路基板
２ ランド
２ａ ランド端部
３ リード
４ スルーホール
５ ソルダーレジスト
６ 無鉛はんだ
６ａ はんだフィレット（無鉛はんだ）
７ 回路
１１ 回路基板
１２ 錫鉛はんだ
１２ａ はんだフィレット（錫鉛はんだ）
【発明の属する技術分野】
本発明は、回路基板及びそれを用いた電子機器に関し、特に、無鉛はんだを用いて挿入型電子部品を実装する場合の回路基板及びそれを用いた電子機器に関する。
【０００２】
【従来の技術】
従来の回路基板の構造について、図７乃至図１２を用いて詳細に説明する。図７は、回路基板に電子部品が実装された、はんだ付け部の斜視図であり、図８は、図７のｂ−ｂ'の断面図、図９は、ランドはく離の発生状態を模式的に示す断面図である。また、図１０乃至図１２は、検証実験において確認されたランドはく離の発生を示す図であり、図１０は、図９のＡ部（左右反転）の断面写真、図１１は、図９のＢ部の断面写真、図１２は、図１１のＣ部の拡大写真である。
【０００３】
図７及び図８に示すように、従来の回路基板１１は、紙基材及びガラス基材、ポリエステル繊維基材などに、エポキシ樹脂、フェノール樹脂などをしみこませた絶縁性シート上に、銅箔を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該基板の所望の箇所に貫通孔を形成し、貫通孔の側面に触媒付与後無電解銅メッキにより下地メッキを行い、その上に電解銅メッキして導電体（導電膜）を形成し、この導電体と銅張積層基板表面の銅膜とを接合し、スルーホール４を形成する。その後、銅張積層基板表面の銅からなる導電膜をエッチングすることによりランド２を形成する。
【０００４】
そして最後に、はんだ付けを行うランド２以外の部分に、錫鉛はんだ１２が付かないようにソルダーレジスト５を印刷塗布後、感光することによって回路基板１１を形成する。このとき、ソルダーレジスト５は、リード３を実装するランド２以外の回路７を保護する役割を担っている。
【０００５】
ここで、回路基板１１におけるソルダーレジスト５は、ランド２の面積よりも大きくなるように印刷し、ソルダーレジスト５がランド２に被らないように形成されている。これは、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ（Ｓｎ６３ｗｔ％、残りＰｂ）を用いた、はんだ付けでは、ランド２にソルダーレジスト５が被ると、錫鉛はんだ１２のフィレット１２ａ形成を阻害するためである。
【０００６】
又、近年の高密度実装化に伴い、ランド２に関しても、最低限の接合強度が確保出来る範囲で、出来るだけ小さく形成されている。そして、このような従来の回路基板１１を用いて製造される電子機器は、錫鉛共晶はんだが異物質の接合により生じる熱膨張のミスマッチを応力緩和する役割を果たしていたため、信頼性上特に問題とはならなかった。
【０００７】
【発明が解決しようとする課題】
しかしながら、近年、鉛による環境汚染が環境意識の高まりにより問題となり、鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどからなっており、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ（Ｓｎ６３ｗｔ％、残りＰｂ、以下Ｐｂ−６３Ｓｎと記載）に比べ、金属の引張り強度、クリープ強度が強く、また伸びが少ないという金属特性を持っている。このため、はんだ付け部においては鉛はんだより応力緩和が起こりにくく、また、溶融温度も錫鉛共晶はんだが１８３℃であるのに比べ、無鉛はんだは１９０℃〜２３０℃と高くなっている。
【０００８】
現在のおもな無鉛はんだとしては、錫亜鉛系はんだ（錫亜鉛の共晶組成であるＳｎ−９．０ｗｔ％Ｚｎｗｐを中心に、亜鉛の量を変えたり、他の元素を添加して特性を改善したものを総称して錫亜鉛系はんだという。代表例は、Ｓn−８．０Ｚn−３．０Ｂｉ）や、錫銅系はんだ（代表例は、Ｓｎ−０．７Ｃｕ−０．３Ａｇ）や錫銀系はんだ（代表例は、Ｓｎ−３．０Ａｇ−０．５Ｃｕ）等がある。
【０００９】
上記錫亜鉛系はんだは、溶融点が１９０℃前後と低いという長所を持ってはいるが、酸化しやすいために不活性雰囲気又は真空中ではんだを行うことが必要となり、作業性が悪いという問題がある。
【００１０】
また、錫銅系はんだや錫銀系はんだは、酸化に対する問題は少ないが、錫銅系はんだは、溶融温度が約２３０℃と高く、ランドはく離が生じやすいと言う欠点を持っている。
【００１１】
更に、錫銀系はんだは、溶融点は約２２０℃と錫銅系はんだより低く、Ｂｉ（ビスマス）を添加することで溶融点を２０５℃程度にまで下げることが出来る。
【００１２】
溶融点はビスマスの添加量を増やすことで下がるが、ビスマスの添加量を増やすとフィレットはく離が生じるという欠点を持っている。
【００１３】
一方、回路基板の主材料であるエポキシ系材料のガラス転移温度は１２５〜１４０℃であり、無鉛はんだを用いた場合は錫鉛はんだの場合よりも凝固収縮温度の差が広がり、無鉛はんだの接合部に掛かる応力が大きくなる。このような無鉛はんだの金属特性から、従来の回路基板１１を用いて無鉛はんだ６で挿入実装を行うと、錫鉛はんだ１２ではほとんど発生しなかったランドはく離が多発することが明らかとなった。
【００１４】
ランドはく離の発生例について図を用いて詳しく説明する。図９に示すように、従来の回路基板１１を用いて無鉛はんだ６のはんだ付けを行うと、基板材料と無鉛はんだ６との凝固収縮温度の差によりランド２に大きな応力が加わり、ランド２と回路基板１１の間がはく離し、ランド２が浮き上がった状態となる（図９のＡ部及び図１０参照）。このとき、ランド２に接続されている回路７は、一緒に持ち上げられて引っ張られることによって過度のストレスを受け、ランド端部２ａと回路７の境目部分が大きく変形し、断線に至っていることが確認できる（図９のＢ部及び図１１、図１２参照）。つまり、ランドはく離が発生することによって、回路７の断線が発生することがわかる。
【００１５】
また、このようなランドはく離が発生する従来の回路基板１１を用いて電子機器の製造を行うことは、電子機器の信頼性を著しく低下させるという問題点がある。
【００１６】
本発明は、上記問題点に鑑みてなされたものであって、その主な目的は、無鉛はんだを用いてもランドはく離が生じることのない、高信頼性の回路基板を提供することにある。
【００１７】
また、本発明の他の目的は、上記回路基板を用いて、高信頼性の電子機器を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記ランドのランド端部がソルダーレジストによって被覆されておらず、前記導電部材と前記ランドとが無鉛はんだを用いて実装される回路基板において、
前記ランドの半径と前記貫通孔の半径との差である前記ランドの幅を、０．４ｍｍ以上に設定することでランドはく離を抑制してなるものである。
【００１９】
また本発明は、表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記ランドのランド端部がソルダーレジストによって被覆されておらず、前記導電部材と前記ランドとが無鉛はんだを用いて実装される回路基板において、
前記ランドの半径と前記貫通孔の半径との差である前記ランドの幅を、前記ランドの密着力が前記ランドの剥離力よりも大きくなるような幅とすることでランドはく離を抑制してなるものである。
【００２０】
なお本発明は電子部品の導電部材が挿入される貫通孔に導電膜が被覆された（スルーホールメッキが施された）回路基板、すなわち、両面基板や多層基板等に適用される。
【００２１】
また、本発明においては、前記無鉛はんだが、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだのいずれかを含むことが好ましい。
【００２２】
また、本発明の電子機器は、上記回路基板に、電子部品が無鉛はんだで挿入実装されているものである。
【００２３】
なお、無鉛はんだには、性質が変わらない程度に不純物として鉛を含む場合も含まれるものとする。既に述べたように、無鉛はんだは、鉛を含むはんだに比べ融点が高く、応力緩和力が低く、ランド剥離が生じやすい。
【００２４】
しかし、本発明による回路基板は、例えば図１に示されるように、電子部品のリード３を挿入実装するためのスルーホール４の周りにはんだ付けを行うランド２が形成される回路基板において、ランド２とスルーホール４の半径の差（ランド２の幅）を所定の値以上に設定することにより、大きな力でランド２と回路基板１とを密着させることができるため、ランド２のはく離を防止し、無鉛はんだ６を用いた場合でも十分に信頼性の高い電子機器を製造することができる。
【００２５】
【発明の実施の形態】
本発明に係る回路基板は、例えば図１に示されるように、その好ましい一実施の形態において、電子部品のリード３が挿入されるスルーホール４を有するランド２を備え、リード３とランド２とが無鉛はんだ６を用いて実装される回路基板１において、ランド２の半径とスルーホール４の半径との差（ランド２の幅）が０．４０ｍｍ以上となるようにランド２を形成することにより、無鉛はんだ６の凝固収縮力と回路基板１の収縮力によるランド２をはく離しようとする力よりも大きな力でランド２と回路基板１とが密着され、又は、無鉛はんだ６が収縮する時のはんだフィレット６ａに沿った斜め上方向に引っ張る力を基板の法線方向に対してより傾けることにより、基板の法線方向に作用する力が低減され、ランド２のはく離が防止される。
【００２６】
【実施例】
上記した本発明についてさらに詳細に説明すべく、本発明の実施例について、図面を参照して詳述する。図１は、本発明の回路基板に電子部品が実装された状態を示す斜視図であり、図２は、図１のａ−ａ'の断面図である。
【００２７】
本実施例の回路基板１は、例えば、前述した従来例と同様に、紙基材及びガラス基材、ポリエステル繊維基材などに、エポキシ樹脂、フェノール樹脂などをしみこませた絶縁性シート上に、銅箔等を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該基板の所望の箇所に電子部品のリード（導電部材となる）３を挿入実装するための貫通孔を形成し、貫通孔の側面に触媒を付与し無電解銅メッキにより下地メッキを行い、その上に電解銅メッキして導電体（導電膜）を形成し、この導電体と銅張積層基板表面の銅膜とを接合し、スルーホール４を形成する。
【００２８】
その後、銅張積層基板表面の銅等からなる導電膜をエッチングしてランド２を形成するが、その際、本実施例では、銅張積層基板と銅等からなる導電膜との密着力を高めるために、又はランド２の半径とスルーホール４の半径との差（ランド２の幅）が所定の値以上になるようにエッチング領域を設定する。その後、はんだ付けを行うランド２以外の部分に、無鉛はんだ６が付かないようにソルダーレジスト５を印刷塗布後、感光することによって回路基板１を形成する。
【００２９】
本実施例は、無鉛はんだを用いた場合においても、ランドはく離を防止することができ、かつ、錫鉛共晶はんだにもそのまま適用することができる構成を提案するものである。なお、本発明は、本願発明者らが先に発表した論文（ＭＥＳ２０００（第１０回マイクロエレクトロニクスシンポジウム）２０００年１１月、２０７〜２１０頁）において開示した技術と同一の思想に基づくものであり、ランド２の半径とスルーホール４の半径との差（ランド２の幅）が所定の値以上になればランドはく離が抑制されるという実験結果より得た知見を具体化したものである。
【００３０】
本実施例は、スルーホール４の直径及びランド２の直径を種々組み合わせた回路基板１を用意し、その回路基板１にＳｎ−３．０Ａｇ−０．５Ｃｕ錫銀系の無鉛はんだを用いて電子部品を実装し、ランドはく離の発生率を調査したものである。基板としては、ガラス布エポキシ系基板（ＦＲ−４）を用いた。ここで、はく離しているか否かの判断は、ソルダリング部分を斜め４５°方向から顕微鏡を用いて観察することによって行い、ランド２全周の一部でもはく離しているものは１件としてカウントした。
【００３１】
本実施例の結果を比較例とともに、表１に示す。表１において、実施例１〜７はコネクタ、実施例８、９はＤＩＰ−ＩＣ（Dual In-line Package Integrated Circuit）について、スルーホール４の直径（スルーホール径Ｚ）及びランド２の直径（ランド直径Ｙ）の組み合わせを変えて、ランドはく離の発生率を測定した結果を示している。比較例１〜７および比較例８、９は実施例１〜７、実施例８、９と同様なコネクタ、ＤＩＰ−ＩＣを用い、ランド直径のみを変えて（ランド直径Ｘ）、実施例と同様な測定を行った結果を示している。表１から分かるように、ランド２の半径（Ｘ／２又はＹ／２）とスルーホール４の半径（Ｚ／２）との差であるランドの幅（（Ｘ−Ｚ）／２又は（Ｙ−Ｚ）／２）とランド剥離の発生率を見ると、全体的にはランド２の直径が大きくなるに従い、ランドはく離の発生率は減少し、特に、ランド幅が０．４ｍｍ以上の場合（（Ｙ−Ｚ）／２のデータ）には、ランドはく離の発生率は１０％以下となり、信頼性上問題とならない程度まで、発生を抑えることができることが分かる。
【００３２】
【表１】
【００３３】
そして、上記効果が生じる値としては、実験データから、ランド２の半径とスルーホール４の半径との差（ランド２の幅）が０．４０ｍｍ以上であることが好ましく、この条件を満たすようにランド２を形成すれば、ランドはく離を防止することができる。
【００３４】
図３はランドはく離を抑制する原理を説明するための図である。図３に示すように、ランド剥離は発生力Ｔ・ｓｉｎθと発生力ΔＬとがランド端部のＢ点に働くために起こる。従って、ランド剥離を抑制するのは、発生力Ｔ・ｓｉｎθと発生力ΔＬとを小さくすればよい。
【００３５】
ここで、Ｔは半田の収縮力で、（１／３）πｒ2・ｈ（ｒはフィレット半径、ｈはフィレット高さである。）に比例するので、発生力Ｔ・ｓｉｎθを小さくするには、フィレット半径ｒを小さく、θを小さくすればよい。また、ΔＬはＷ・π（Ｒ2−ｄ2）に比例し（Ｒはランド半径、ｄはリード半径、Ｗは基板の収縮力である。）、さらにＷはα・ｔに比例する（αは基板の熱膨張係数、ｔは基板の厚さ）ので、発生力ΔＬとを小さくするには、αを小さく、ランド半径Ｒを大きくすればよい。ランド半径Ｒが大きくなればθも小さくなるので、発生力Ｔ・ｓｉｎθと発生力ΔＬとを小さくするには、結局、ランド半径Ｒを大きくすればよい。そして、ランドの剥離力がランド（銅箔）の密着強度よりも小さくなるように、ランド半径Ｒを設定すれば、ランド剥離を抑制することができる。図４はランド半径が小さいために、ランド剥離が生じた状態を示し、図５はランド半径を大きくしてランド剥離を抑制した状態を示す図である。図６はランド半径Ｒを大きくしたために、半田がランド端まで塗れ広がり、端部においてθが非常に小さい状態を示す図である。
【００３６】
なお、本実施例のランド幅を有するランドは、実装密度が高い回路基板に用いられるランド、具体的には１〜５ｍｍピッチで配されている複数のランドに好適に用いられる。
【００３７】
そして、本実施例のランド幅を有するランドを用いて実装される電子部品は、導電部材（リード）が列をなすように二以上配置された導電部材列を有し、導電部材列が一列又は複数列配されている電子部品、例えば、ＩＣ、ＩＣソケット、コネクタが挙げられる。この種の部品の実装にランド剥離が生じた場合、リード本数が多いためランド剥離の発見が困難であり、またＩＣソケットを用いた場合にはランドが部品下に配置されるためランド剥離自体を発見することが難しく、本発明が好適に用いられる。
【００３８】
また、上記回路基板を用いて電子機器を製造することにより、繰り返しの熱応力サイクルに強い、高寿命かつ信頼性の高い電子機器を製造することが出来る。このような電子機器としては、例えば、プリンタ、ファクシミリ、ＬＣＤモニタ、パーソナルコンピュータ、大型コンピュータ（サーバー、スーパーコンピュータ含む）、交換機、伝送機器、基地局装置等がある。
【００３９】
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、回路基板の表面に形成されたランドに電子部品のリードを実装するための貫通孔を形成し、貫通孔の表面にめっきを施して、回路基板の表面のランドと接合してスルーホールを形成してなる回路基板において、ランドの幅を所定の値以上に設定することにより、無鉛はんだにて多発するランドはく離を防止することができる。
【００４１】
その理由は、ランドと回路基板との接触面積を大きくすることにより、ランドの密着強度を大きくし、また、無鉛はんだが収縮する時のはんだフィレットに沿った斜め上方向に引っ張る力を基板の法線方向に対してより傾けることにより、基板の法線方向に作用する力を低減することができるからである。
【００４２】
また、上記回路基板を用いて電子機器を製造することにより、繰り返しの熱応力サイクルに強い、高寿命かつ信頼性の高い電子機器を製造することができる。
【図面の簡単な説明】
【図１】 本発明の回路基板の一実施例を示す斜視図である。
【図２】 本発明の回路基板の一実施例を示す断面図である。
【図３】 ランドはく離を抑制する原理を説明するための図である。
【図４】 ランド半径が小さいために、ランド剥離が生じた状態を示す図である。
【図５】 ランド半径を大きくしてランド剥離を抑制した状態を示す図である。
【図６】 半田がランド端まで塗れ広がり、端部においてθが非常に小さい状態を示す図である。
【図７】 従来の回路基板の構成例を示す斜視図である。
【図８】 従来の回路基板の構成例を示す断面図である。
【図９】 従来の構成例を用いた場合の製造不良発生を示す断面図である。
【図１０】 従来の構成例を用いた場合の製造不良発生を示す断面写真である。
【図１１】 従来の構成例を用いた場合の製造不良発生を示す断面写真である。
【図１２】 図１１の部分拡大写真である。
【符号の説明】
１ 回路基板
２ ランド
２ａ ランド端部
３ リード
４ スルーホール
５ ソルダーレジスト
６ 無鉛はんだ
６ａ はんだフィレット（無鉛はんだ）
７ 回路
１１ 回路基板
１２ 錫鉛はんだ
１２ａ はんだフィレット（錫鉛はんだ）
Claims (8)
- 表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記ランドのランド端部がソルダーレジストによって被覆されておらず、前記導電部材と前記ランドとが無鉛はんだを用いて実装される回路基板において、
前記ランドの半径と前記貫通孔の半径との差である前記ランドの幅を、０．４ｍｍ以上に設定することでランドはく離を抑制してなることを特徴とする回路基板。 - 表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記ランドのランド端部がソルダーレジストによって被覆されておらず、前記導電部材と前記ランドとが無鉛はんだを用いて実装される回路基板において、
前記ランドの半径と前記貫通孔の半径との差である前記ランドの幅を、前記ランドの密着力が前記ランドの剥離力よりも大きくなるような幅とすることでランドはく離を抑制してなることを特徴とする回路基板。 - 前記導電部材と前記ランドとの間であって、前記ランド上にフィレットを形成していることを特徴とする請求項１又は請求項２に記載の回路基板。
- 前記無鉛はんだが、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだのいずれかを含むことを特徴とする請求項１乃至３のいずれか１項に記載の回路基板。
- 前記ランドを複数個有し、複数の該ランドは１〜５ｍｍピッチで配されていることを特徴とする請求項１乃至４のいずれか１項に記載の回路基板。
- 前記電子部品は、前記導電部材が列をなすように二以上配置された導電部材列を有し、前記導電部材列が一列又は複数列配されていることを特徴とする請求項１乃至５のいずれか１項に記載の回路基板。
- 前記電子部品は、ＩＣ、ＩＣソケット、コネクタの少なくとも一つを含むことを特徴とする請求項６記載の回路基板。
- 電子部品が無鉛はんだで挿入実装された請求項１乃至７のいずれか１項に記載の回路基板を用いたことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001322463A JP3726046B2 (ja) | 2000-12-19 | 2001-10-19 | 回路基板及びそれを用いた電子機器 |
| US09/985,727 US6617529B2 (en) | 2000-12-19 | 2001-11-06 | Circuit board and electronic equipment using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-384964 | 2000-12-19 | ||
| JP2000384964 | 2000-12-19 | ||
| JP2001322463A JP3726046B2 (ja) | 2000-12-19 | 2001-10-19 | 回路基板及びそれを用いた電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005189863A Division JP4527617B2 (ja) | 2000-12-19 | 2005-06-29 | 回路基板及びそれを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002252452A JP2002252452A (ja) | 2002-09-06 |
| JP3726046B2 true JP3726046B2 (ja) | 2005-12-14 |
Family
ID=26606072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001322463A Expired - Fee Related JP3726046B2 (ja) | 2000-12-19 | 2001-10-19 | 回路基板及びそれを用いた電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6617529B2 (ja) |
| JP (1) | JP3726046B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6924440B2 (en) * | 2003-03-28 | 2005-08-02 | Sony Corporation | Printed wiring board, apparatus for electrically connecting an electronic element and a substrate, and method for manufacturing a printed wiring board |
| JP3918779B2 (ja) * | 2003-06-13 | 2007-05-23 | 松下電器産業株式会社 | 非耐熱部品のはんだ付け方法 |
| JPWO2005074338A1 (ja) * | 2004-01-29 | 2007-07-26 | 日本電気株式会社 | 回路基板 |
| CN1954651B (zh) * | 2004-05-17 | 2010-05-12 | 日本电气株式会社 | 电路基板和使用了该电路基板的电子设备 |
| JP4580839B2 (ja) * | 2005-08-05 | 2010-11-17 | プライムアースＥｖエナジー株式会社 | プリント配線板 |
| FR2906434A1 (fr) * | 2006-09-22 | 2008-03-28 | Schneider Electric Ind Sas | Circuit imprime et dispositif electronique comportant ledit circuit imprime |
| JP6057681B2 (ja) * | 2012-11-21 | 2017-01-11 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP2021025504A (ja) * | 2019-08-08 | 2021-02-22 | ミネベアミツミ株式会社 | 遠心ファン |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3541225A (en) * | 1968-12-20 | 1970-11-17 | Gen Electric | Electrical conductor with improved solder characteristics |
| DE2451343C3 (de) * | 1973-10-26 | 1978-10-05 | Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka (Japan) | Gedruckte Schaltung |
| CH650373A5 (fr) * | 1982-07-16 | 1985-07-15 | Jean Paul Strobel | Circuit imprime et procede de fabrication du circuit. |
| US4761881A (en) * | 1986-09-15 | 1988-08-09 | International Business Machines Corporation | Single step solder process |
| JPH06169167A (ja) * | 1992-11-10 | 1994-06-14 | Matsushita Electric Ind Co Ltd | 光ビームによる上向きはんだ付け方法 |
| US5730932A (en) * | 1996-03-06 | 1998-03-24 | International Business Machines Corporation | Lead-free, tin-based multi-component solder alloys |
| JPH10126026A (ja) | 1996-10-16 | 1998-05-15 | Ibiden Co Ltd | 電子部品搭載用基板及びその製造方法 |
-
2001
- 2001-10-19 JP JP2001322463A patent/JP3726046B2/ja not_active Expired - Fee Related
- 2001-11-06 US US09/985,727 patent/US6617529B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6617529B2 (en) | 2003-09-09 |
| US20020074164A1 (en) | 2002-06-20 |
| JP2002252452A (ja) | 2002-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100629982B1 (ko) | 배선판, 전자기기, 및 배선기판 위에 전자부품을 실장하는방법 | |
| JP4923336B2 (ja) | 回路基板及び該回路基板を用いた電子機器 | |
| TWI430724B (zh) | 配線電路基板與電子零件之連接構造 | |
| JP2001237512A (ja) | 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法 | |
| JP4328485B2 (ja) | 回路基板及び電子機器 | |
| JP3726046B2 (ja) | 回路基板及びそれを用いた電子機器 | |
| JP4479848B2 (ja) | 回路基板 | |
| JP5382057B2 (ja) | 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器 | |
| KR20030013527A (ko) | 도체간의 접속구조 및 접속방법 | |
| JP4143280B2 (ja) | 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法 | |
| JP4527617B2 (ja) | 回路基板及びそれを用いた電子機器 | |
| JP3686861B2 (ja) | 回路基板及びそれを用いた電子機器 | |
| JPWO2005072032A1 (ja) | 回路基板、回路基板の実装構造および回路基板の実装方法 | |
| JP2008098026A (ja) | 導電接続部材、および導電接続部材の製造方法 | |
| JP2005044990A (ja) | 多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法 | |
| CN209748929U (zh) | 多样化装配印刷线路板 | |
| JP4735538B2 (ja) | 電子機器 | |
| JP4747644B2 (ja) | 電子部品およびその実装構造 | |
| JP2914980B2 (ja) | 多端子電子部品の表面実装構造 | |
| JP2006156800A (ja) | フレキシブルプリント配線板またはフレキシブルフラットケーブル | |
| JP2950234B2 (ja) | 多層プリント配線板 | |
| JP5744716B2 (ja) | プリント配線板 | |
| JP2003318527A (ja) | 挿入型電子部品、はんだ付け方法及びそれを用いた電子機器 | |
| JP2002246734A (ja) | 基板及び基板を有する電子機器 | |
| JP2008066741A (ja) | 電子機器および電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040423 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050117 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050629 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050926 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3726046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |