JPWO2005072032A1 - 回路基板、回路基板の実装構造および回路基板の実装方法 - Google Patents
回路基板、回路基板の実装構造および回路基板の実装方法 Download PDFInfo
- Publication number
- JPWO2005072032A1 JPWO2005072032A1 JP2005517301A JP2005517301A JPWO2005072032A1 JP WO2005072032 A1 JPWO2005072032 A1 JP WO2005072032A1 JP 2005517301 A JP2005517301 A JP 2005517301A JP 2005517301 A JP2005517301 A JP 2005517301A JP WO2005072032 A1 JPWO2005072032 A1 JP WO2005072032A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- component
- land
- mounting
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
回路基板1上の表面ランド6の周縁にはんだダム10を形成し、挿入型の電子部品の取り付け高さを所定の高さに確保するための部品受け11を設ける。電子部品13を基板から浮かせた状態でフローはんだ付けする。
Description
本発明は、挿入型の電子部品を無鉛はんだにてはんだ付けする回路基板、および、それを用いた実装構造と実装方法に関し、特に、表面、裏面にランドを有し、表・裏面ランド間がプレーテッドスルーホールによって接続されている回路基板に、挿入型の電子部品を実装する回路基板およびそれを用いた実装構造と実装方法に関するものである。
回路基板上には、多くのリードレス化された電子部品が表面実装されるが、コネクタ、可変抵抗器などのいくつかの電子部品は、挿入型電子部品としてそのリードがプレーテッドスルーホール(以下、単にスルーホールと記す)に挿入されはんだ付けされる。図1は、従来の回路基板への挿入型電子部品の実装構造を示すはんだ付け部の断面図である。
電子部品の実装用に使用される回路基板は、最も一般的なサブトラクティブ法を例に挙げると次のように作製される。ガラスなどを繊維状に折り込んだ基材に、エポキシ樹脂など熱硬化性の樹脂をしみこませたプリプレグの積層体上に、銅箔を加圧加熱処理して貼り付けた銅張積層板を用い、銅箔をパターニングして所定層数の内層パターンを有する配線基板を作製し、それらの配線基板と銅張積層板を銅張積層板が最外層となるようにプリプレグを介して積層し加圧加熱して一体化させ、樹脂積層板2内に内層配線3を有する基板を作製する。
次いで、ドリル加工により開口5を形成し、活性化処理、無電解めっき、電解めっきを行って、スルーホール8を形成する。続いて、最外層の銅層のパターニングを行って、外層配線4を形成するとともに、基板表面側(本明細書においては、挿入型電子部品の取り付け面を表面側とし、その反対側の面を裏面とする)に表面ランド6を、裏面側に裏面ランド7を形成する。
その後、基板表裏面のはんだ付け部を除く領域に感光性のソルダーレジスト材を印刷塗布し、露光してソルダーレジスト9を形成する。最後に、図示はしていないが、白色の表示用塗料をスクリーン印刷法などで塗布して電子部品の実装位置や、部品番号、基板番号などの表示記号を形成して、回路基板1の作製工程が完了する。
このように作製された回路基板1を用いて、電子部品のはんだ付けを行う工程は、一般的には、チップ部品やQFP(Quad Flat Package)などの表面実装型部品を実装するリフロー工程を行った後、挿入型の電子部品を実装するフロー工程が行われる。リフロー工程においては、回路基板上の表面実装型部品搭載用のランドにソルダーペーストを供給し、落下、部品ズレ防止のための仮固定用熱硬化性接着剤を塗布後、表面実装型部品を搭載し、リフロー炉等で加熱することによってはんだ付けされる。次のフロー工程においては、スルーホール8に挿入型の電子部品13のリード12を挿入することによって電子部品を搭載し、その状態で、ウェーブはんだ槽などを用いて溶融状態のはんだに接触させることによって、はんだ付けを行う。これにより、はんだフィレット14が形成され、リード12はランド6、7およびスルーホール8と電気的・機械的に結合される。回路基板裏面側にも表面実装型部品を搭載する場合には、このフロー工程において、挿入型電子部品と同時に表面実装型部品もはんだ付けされる。この場合には、仮固定用の熱硬化性接着剤を塗布し、主にチップ部品などの表面実装型部品を搭載し加熱して接着剤を硬化した後、挿入型の電子部品13を搭載し、フローはんだ付けを行う。
従前の実装方法では、リフロー工程、フロー工程で用いられるはんだは、錫鉛共晶はんだであった。しかしながら、近年、鉛による環境汚染が環境意識の高まりにより、鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどからなっている。
現在のおもな無鉛はんだとしては、錫亜鉛系はんだ(錫亜鉛の共晶組成であるSn−9.0wt%Znを中心に、亜鉛の量を変更したり、他の元素を添加して特性を改善したものを総称して錫亜鉛系はんだという。代表例は、Sn−8.0Zn−3.0Bi)や、錫銅系はんだ(錫銅の共晶組成であるSn−0.7wt%Cuを中心に、銅の量を変更したり、他の元素を添加して特性を改善したものを総称して錫銅系はんだという。代表例は、Sn−0.7Cu−0.3Ag)や錫銀系はんだ(錫銀の共晶組成であるSn−3.5wt%Agを中心に、銀の量を変更したり、他の元素を添加して特性を改善したものを総称して錫銀系はんだという。代表例は、Sn−3.0Ag−0.5Cu、Sn−3.5Ag−0.75Cu)等がある。
これら無鉛はんだは、電子機器のはんだ接合に最も多く使われてきた錫鉛共晶はんだ(Sn63wt%、残りPb)に比べ、金属の引張り強度、クリープ強度が強く、また伸びが少ないという金属特性を持っている。このため、はんだ付け部においては鉛はんだより応力緩和が起こりにくく、また、溶融温度も錫鉛共晶はんだが183℃であるのに比べ、無鉛はんだは190℃〜230℃と高くなっているため、はんだ凝固後の熱膨張差による残留応力が大きくなりやすい。
図2、図3、図4は、従来の回路基板において、無鉛はんだを用いて、ポリアミド樹脂による筐体を有する電子部品をはんだ付けした後のリード、はんだフィレットの状態を示す断面図である。図2において、図の右側は電子部品13の中心部を示し、図の左側は電子部品13の端部を示している。表1に回路基板1の基板材料であるガラスエポキシ樹脂積層板と電子部品13の筐体材料であるポリアミド樹脂との熱膨張係数を示す。表1から分かるように、回路基板の水平方向において、基板材料と電子部品筐体との間には大きな熱膨張係数差がある。
図2に示されるように、無鉛はんだにて固定されたリード12は、電子部品13の中心から端部に行くに従って、大きく傾く。図2では、リードの傾きは実際より誇張されて示されている。実際には、最も端部に位置するリード12は、スルーホール8の中心に対して、リードの半径の半分程度傾く。したがって、電子部品13の筐体の熱膨張係数と、回路基板1の基板材料の熱膨張係数とのミスマッチにより、特に端部のリード12には多大な応力が掛かることになる。これに伴って、端部のリード12が挿入されているスルーホールとそこに形成されているはんだフィレットには多大な応力が生じることになる。従来は、錫鉛共晶はんだが、非常にクリープ変形しやすいため、このような応力が発生しても、はんだ自身のクリープ変形によって応力は吸収されてきた。しかし、はんだ自身のクリープ耐性が錫鉛共晶の数十倍〜数百倍になる無鉛はんだ6においては、錫鉛共晶はんだほどの応力緩和の効果は期待出来ない。
さらに、溶融温度が高くなったことにより、熱膨張/収縮によって大きな応力が発生し、スルーホールめっきが基板から剥離(以後、スルーホール剥離と記す)する現象が発生し、スルーホール周辺において断線が発生することになる。図3にスルーホール剥離15が発生した状態を示す。このスルーホール剥離15は、主に、電子部品13の筐体の熱膨張係数と、回路基板1の熱膨張係数のミスマッチが大きい場合に多発する傾向が見られ、はんだ付け時に発生した回路基板14のX−Y方向(基板面方向)の応力が、スルーホールめっきと回路基板1の界面に集中することによって発生する。
また、無鉛はんだを使用した場合、図4に示すような、表面ランド6が基板表面より剥離(以後、ランド剥離と記す)する現象も確認される。このランド剥離16は、無鉛はんだの融点が高くなることによって、表面ランド6上に形成される無鉛はんだのはんだフィレット14が、錫鉛共晶はんだに比べ、高温で先に凝固してしまうため、表面ではんだフィレット14が形成された後の回路基板1のZ方向の収縮量が増加し、はんだフィレット14の端部に応力が集中することより発生する。
なお、これらの問題は、片面にのみランドおよび配線パターンが形成されている片面の回路基板では発生しない。片面基板では挿入型の電子部品のリードを挿入する貫通孔は形成されているが、電解めっきされたスルーホールは形成されない。また、片面にしかランド(本発明の裏面ランドに相当)が形成されないため、電子部品側には、表面ランドに当たるものが存在せず、はんだフィレットも形成されない。更に、片面の回路基板では裏面ランド側しかはんだ付けがなされないため、リードは回路基板の貫通孔内および電子部品側は固定されないフリーの状態となる。したがって、はんだ付け部に応力集中が起こらず、電子部品側で、スルーホール剥離、ランド剥離などは発生しない。
しかし、図2に示すように、樹脂積層板2を挟み込むようにして、表・裏面に表面ランド6、裏面ランド7をもち、スルーホール8を介して、前記表面ランド6、裏面ランド7の両方にはんだフィレットが形成される両面ないし多層回路基板においては、残留応力およびそれに伴って発生するスルーホール剥離、ランド剥離は、信頼性に重大な影響を及ぼす問題となる。而して、近年は、高密度化、高性能化が加速しており、回路基板の多層化は必須となっている。
本発明は、上記問題点を解決すべくなされたものであって、その目的は、無鉛はんだにてはんだ付けを行う場合でも、スルーホール剥離を起こすことのない、信頼性の高い回路基板とその実装構造および実装方法とを提供することにある。
上記の目的を達成するため、本発明によれば、リード付き部品のリードが挿入されはんだ付けされる導電化スルーホールを有し、リード付き部品の搭載面に表面ランドを、その反対側の面に前記導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板において、リード付き部品の搭載面にはリード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板が提供される。
そして、好ましくは、リード付き部品の搭載面には前記表面ランドの周縁部を被覆するランド被膜が形成される。
また、上記の目的を達成するため、本発明によれば、リード付き部品の搭載面に表面ランドを、その反対側の面に導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板のリード付き部品の搭載面にリード付き部品が、そのリードが前記導電化スルーホールに挿入されはんだ付けされている態様にて実装されている回路基板の実装構造において、前記リード付き部品下の回路基板上には前記リード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板の実装構造が提供される。
また、上記の目的を達成するため、本発明によれば、リード付き部品の搭載面に表面ランドを、その反対側の面に導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板のリード付き部品の搭載面に前記リード付き部品の取り付け高さを規制する部品受けを複数個設ける第1の工程と、リード付き部品を、そのリードを前記導電化スルーホールに挿入しはんだ付けすることにより実装する第2の工程と、を有することを特徴とする回路基板の実装方法が提供される。
上記の構成を有する本発明によれば、回路基板と挿入型電子部品の底面との間に一定の距離(スタンドオフ)を確保することができる。これにより、溶融はんだが凝固し電子部品、回路基板が収縮する際の電子部品のリードの変形が抑制され、電子部品筐体と回路基板の熱膨張係数差に起因してリード、はんだフィレットに発生する応力を緩和することができる。この状況を、図5を参照して、より具体的に説明する。図5は、挿入型電子部品の2本のリードを模しており、左側のリード12aは固定し、右側のリード12bにてリード12a−12b間の熱変化による変形が発生すると仮定したモデルが示されている。回路基板1にリード12a、リード12bを有する電子部品13を搭載し、無鉛はんだでフローはんだ付けを行うと、電子部品13および回路基板1は加熱され、次いで常温に戻されることにより、電子部品13の筐体の熱膨張係数αy(82ppm/℃)と、回路基板1の熱膨張係数(X−Y方向)αx(16ppm/℃)の割合で、これらは熱変形を起こす。このとき、リード12bは電子部品の筐体側で、αy−αx=αzの割合だけ変形することになるが、スタンドオフLが大きい場合には、リード12bは、X−Y方向に幅Wだけ変位するのに対し、スタンドオフがL′と小さい場合には、リード12bの変位は幅W’で示されるような大きな変位量となり、はんだ付け部及びスルーホール内に大きな応力が掛かることになる。従って、スタンドオフLを大きくすることにより、リード12bの変位を少なく抑えることができ、スルーホール内に発生する応力の増加を抑制することができる。
表2は、筐体の熱膨張係数αy、筐体長手方向のピン径、スタンドオフLがそれぞれ異なる電子部品を、−40℃(30分)〜25℃(5分)〜125℃(30分)を1サイクルとして温度サイクル試験の行なった時の、断線に至るまでの断線サイクル数との関係を示す表である。これより、部品D、部品E、部品Fのように、筐体の熱膨張係数αyが80ppm/℃以上、筐体長手方向のピン径が0.5mm以上で、なお且つ、スタンドオフが1.0mm以下の電子部品4においては、はんだ付け部に非常に大きな応力が発生するため、早期に断線しやすいことが分かる。これらの部品は、図3に示すようなスルーホール剥離が特に発生しやすく、信頼性に多大な影響を及ぼす。しかし、部品Cのように、スタンドオフLが大きくなれば、筐体の熱膨張係数αyが、80ppm/℃以上で、筐体長手方向のピン径が0.5mm以上の電子部品でも、リードの変形量が小さくなるため、はんだ付け部及び回路基板への応力集中を小さくすることができる。よって、部品受けの基板表面から見た高さは、回路基板の基板材料と電子部品筐体の熱膨張係数および電子部品のリードの径に基づいて決定されることが望ましい。
このように、回路基板−電子部品間に部品受けを設ける本発明によれば、回路基板−電子部品間に一定以上のスタンドオフを確保することができるため、スルーホール内部での応力を低減することができ、スルーホール剥離の発生を抑止して、回路基板による実装構造の信頼性を向上させることができる。
ここで、スタンドオフLを大きくする手法は、部品筐体材質やピン径などの設計仕様を変更する必要がない。
また、表面ランドの周縁部を絶縁性被膜にて被覆する構成によれば、はんだが表面ランドの端部まで濡れ拡がるのを防止することができ、表面ランド端部へははんだフィレットの応力が掛からなくなり、回路基板の熱膨張・収縮に追従しやすくなり周縁部への応力集中を緩和してランド剥離を防止することができる。
本発明に係る回路基板およびそれを用いた実装構造の好ましい実施の形態について、以下に図面を参照して詳述する。
図6Aおよび図6Bは、本発明の第1の実施の形態を示す断面図である。図6Aに示されるように、回路基板1は、ガラスエポキシなどからなる樹脂積層板2を基板材料としてその内部に内層配線3を、その外表面に外層配線4を有している。回路基板のリード挿入個所には開口5が開けられており、基板表・裏面の開口部周辺には表面ランド6と裏面ランド7とが形成されている。表面ランド6と裏面ランド7とはスルーホール(プレーテッドスルーホール)8により電気的に接続されている。図6Aおよび図6Bには、2層の内層配線3を有する例が示されているがその層数については制限がない。また、内層配線を有しない両面回路基板であってもよい。基板表裏面のはんだ付け個所以外の領域は、ソルダーレジスト9により被覆されている。
基板表面の表面ランド6の周縁部は、はんだの濡れ広がりを防止するためのはんだダム10により覆われている。はんだダムは耐熱性樹脂をスクリーン印刷法など用いて印刷することにより形成することができる。また、基板表面に部品実装位置や部品番号、基板番号などを白色の表示用塗料を用いて印刷する際に、同一の塗料により形成するようにしてもよい。これにより、はんだダム10を形成するための工数増加を防止することができる。図示されてはいないが、裏面ランド7上にもその周縁部を被覆するはんだダムを形成してもよい。これにより、信頼性を一層高めることができる。
基板表面上には、挿入型電子部品の取り付け高さを規制するための部品受け11が設けられる。部品受け11の設置個所は、搭載される電子部品の直下であればよくその位置に特に制限はない。また、その設置個数も数個以上であればよくこれにも特別な制限はない。この部品受け11は、耐熱性樹脂を1回ないし複数回印刷・塗布して形成することができる。また、表面実装型部品を仮固定するための熱硬化性接着剤を印刷・塗布する際に、同一材料を用いて同時に部品受け11を形成するようにしてもよい。これにより、部品受け11を形成するための工数増加を防止することができる。図6Aおよび図6Bには、部品受け11をはんだダム10とは異なる位置に設ける例が示されているが、はんだダム10上に部品受け11を設けるようにしてもよい。これにより、必要な標高高さの部品受け11を効率的に形成することができる。
部品受け11は、樹脂組成物などを印刷的手法により印刷・塗布して形成する方法に代え、樹脂、金属またはセラミックス製のスペーサを接着して形成することもできる。この場合に用いる接着剤は、表面実装型電子部品を仮固定するための接着剤を印刷・塗布する際に、同一材料を用いて同時に塗布するようにしてもよい。また、部品受け11を少なくとも部分的にはんだ付け可能な材料により形成しておき、リフローはんだ付け工程において基板上にはんだ付けするようにしてもよい。この場合、部品受け11を接着剤により仮固定した状態でリフローはんだ付けを行うことが望ましい。
図6Bは、図6Aに示された本発明の第1の実施の形態の回路基板へ電子部品を実装した状態を示す断面図である。図示されてはいないが、図6Bに示される電子部品13を搭載する前に、表面実装型の電子部品の実装は完了しているものとする。回路基板1上に、回路基板のスルーホール8にリード12を挿入して電子部品13を搭載する。このとき、電子部品13の底面が部品受け11の頂面と接触することにより、一定以上のスタンドオフを確保することができる。この状態で、基板裏面をウェーブはんだ槽などに浸漬してフローはんだ付けを行う。これにより、電子部品13のリード12と、回路基板1のスルーホール8、表面ランド6および裏面ランド7とは、はんだフィレット14により電気的・機械的に結合される。
フローはんだ付け終了後、電子部品13は、図6Bに示すように、その底面が部品受け11に接触する状態で固定されることが多いが、部品受け11から浮いて固定されることもある。
図7Aおよび図7Bは、本発明の第2の実施の形態の回路基板の断面図とその回路基板への電子部品の実装状態を示す断面図である。図7Aおよび図7Bにおいて、図6Aおよび図6Bに示す第1の実施の形態の部分と同等の部分には同一の参照番号を付し、重複する説明は省略する。本実施の形態の図6Aおよび図6Bに示される第1の実施の形態と相違する点は、はんだダムが形成されておらず、代わってソルダーレジスト9が表面ランド6と裏面ランド7との周縁部にまで延在されている点と、部品受け11が球状体になされている点である。
部品受け11は、樹脂、金属またはセラミックスにより形成されており、予め基板上に塗布された接着剤により接着されている。あるいは、表面に接着剤が塗布された球状体を基板上に配置するようにしてもよい。
図8Aおよび図8Bを参照して本発明の実施例1について説明する。図8Aは、本発明の実施例1の回路基板に電子部品が実装された構造を示す断面図であり、図8Bは、図8Aを電子部品側の上面から見た場合の透視平面図である。図8Aおよび図8Bにおいて、図6Aおよび図6B、図7Aおよび図7Bに示された実施の形態の部分と同等の部分には同一の参照番号が付せられているので、重複する説明は適宜省略する。図9A〜図11Bに示される他の実施例の場合も同様である。
実施例1においては、はんだダム10は、電子部品の配置、部品番号、基板番号などのマーキング印字などに使われている表示用塗料を用いて形成されている。そして、表示部を形成する工程において同時にはんだダムも形成されている。また、表示用塗料は、はんだ付け時に掛かる熱に対する耐熱性もこれまでの実績で実証済である。
また、本実施例においては、部品受け11は、表面実装型電子部品を仮固定するために用いられる熱硬化性接着剤を用いて、はんだダム10に重ねて、形成されている。そして、表面実装型部品を仮固定するための接着層形成工程において部品受け11を形成しているため、工数の増加はない。
図9Aは、本発明の実施例2の回路基板に電子部品が実装された構造を示す断面図であり、図9Bは、図9Aを電子部品側の上面から見た場合の透視平面図である。
本実施例においては、基板表面の外層配線4を保護するために用いられているソルダーレジスト9を、表面ランド6の周縁部にまで延長して塗布している。また、部品受け11は、仮固定用接着剤である熱硬化性接着剤を用いて、表面ランド6から離れた位置に形成されている。
図10Aは、本発明の実施例3の回路基板に電子部品が実装された構造を示す断面図であり、図10Bは、図10Aを電子部品側の上面から見た場合の透視平面図である。
本実施例においては、はんだダム10は、表面実装型電子部品を仮固定するための熱硬化性接着剤を用いて形成されている。そして、樹脂製のスペーサである部品受け11が、はんだダム10を構成する接着剤により基板上に接着されている。
図11Aは、本発明の実施例4の回路基板に電子部品が実装された構造を示す断面図であり、図11Bは、図11Aを電子部品側の上面から見た場合の透視平面図である。
本実施例においては、はんだダムが形成されておらず、実施例2と同様に、ソルダーレジスト9が表面ランド6の周縁部にまで延長されている。そして、部品受け11は、樹脂製の球体である樹脂球11aの表面を接着剤11bが被覆した構成となっている。この部品受け11は、予め熱硬化性の接着剤が塗布された樹脂球を基板上に配置し熱処理を行って接着剤を硬化させることによって設けられたものである。
Claims (24)
- リード付き部品のリードが挿入されはんだ付けされる導電化スルーホールを有し、前記リード付き部品の搭載面に表面ランドを、その反対側の面に前記導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板において、
前記リード付き部品の搭載面には前記リード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板。 - 前記リード付き部品の搭載面には前記表面ランドの周縁部を被覆するランド被膜が形成されていることを特徴とする請求項1に記載の回路基板。
- 前記ランド被膜は前記表面ランドの周縁部の全周を被覆していることを特徴とする請求項2に記載の回路基板。
- 前記部品受けが前記ランド被膜上に形成されていることを特徴とする請求項2または3に記載の回路基板。
- 前記部品受けが熱硬化性接着材により形成されていることを特徴とする請求項2から4のいずれか1項に記載の回路基板。
- 前記部品受けが、樹脂、金属またはセラミックスにより形成されたスペーサを接着することにより形成されていることを特徴とする請求項2から5のいずれか1項に記載の回路基板。
- 当該回路基板の表裏面にはソルダーレジストが形成されて形成されており、前記ランド被膜はソルダーレジストの延長部としてソルダーレジスト材により形成されていることを特徴とする請求項2から6のいずれか1項に記載の回路基板。
- 前記ランド被膜は耐熱性樹脂により形成されていることを特徴とする請求項2から7のいずれか1項に記載の回路基板。
- 前記ランド被膜は、当該回路基板の表面および裏面に形成された表示部と同一材料により形成されていることを特徴とする請求項2から8のいずれか1項に記載の回路基板。
- リード付き部品の搭載面の反対側の面には前記裏面ランドの周縁部を被覆する裏面ランド被膜が形成されていることを特徴とする請求項1から6のいずれか1項に記載の回路基板。
- 当該回路基板の表裏面にはソルダーレジストが形成されて形成されており、前記裏面ランド被膜はソルダーレジストの延長部としてソルダーレジスト材により形成されていることを特徴とする請求項10に記載の回路基板。
- 前記裏面ランド被膜は耐熱性樹脂により形成されていることを特徴とする請求項10または11に記載の回路基板。
- 前記裏面ランド被膜は、当該回路基板の表面および裏面に形成された表示部と同一材料により形成されていることを特徴とする請求項10から12のいずれか1項に記載の回路基板。
- リード付き部品の搭載面に表面ランドを、その反対側の面に導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板の前記リード付き部品の搭載面にリード付き部品が、そのリードが前記導電化スルーホールに挿入されはんだ付けされている態様にて実装されている回路基板の実装構造において、
前記リード付き部品下の回路基板上には前記リード付き部品の取り付け高さを規制する部品受けが複数個設けられていることを特徴とする回路基板の実装構造。 - 少なくとも一つの前記部品受けの頂部に前記リード付き部品の筐体の底面が接触していることを特徴とする請求項14に記載の回路基板の実装構造。
- 前記リード付き部品の筐体の材料の熱膨張係数が、回路基板の基板材料の熱膨張係数より大きいことを特徴とする請求項14または15に記載の回路基板の実装構造。
- 前記リード付き部品のリードが無鉛はんだによりはんだ付けされていることを特徴とする請求項14から16のいずれか1項に記載の回路基板の実装構造。
- 前記部品受けの基板表面から見た高さは、回路基板の基板材料と前記リード付き部品の熱膨張係数および前記リード付き部品のリードの径に基づいて決定されていることを特徴とする請求項14から17のいずれか1項に記載の回路基板の実装構造。
- リード付き部品の搭載面に表面ランドを、その反対側の面に導電化スルーホールを介して前記表面ランドと電気的に接続された裏面ランドを有する回路基板の前記リード付き部品の搭載面に前記リード付き部品の取り付け高さを規制する部品受けを複数個設ける第1の工程と、
前記リード付き部品を、そのリードを前記導電化スルーホールに挿入しはんだ付けすることにより実装する第2の工程と、
を有することを特徴とする回路基板の実装方法。 - 前記第1の工程は、耐熱性接着材を塗布することにより部品受けを形成する工程であることを特徴とする請求項19に記載の回路基板の実装方法。
- 前記第1の工程は、耐熱性接着材を塗布する工程と該耐熱性接着材を用いてスペーサを回路基板に接着する工程とにより部品受けを形成する工程であることを特徴とする請求項19に記載の回路基板の実装方法。
- 前記第1の工程の耐熱性接着材を塗布する工程においては、同時に表面実装型部品を仮固定するための耐熱性接着材を表面実装型部品の実装部に塗布し、前記第2の工程に先だってリフローにより表面実装型部品を実装する工程が付加されることを特徴とする請求項20または21に記載の回路基板の実装方法。
- 前記第1の工程に先だって、前記表面ランドの周縁部を被覆するランド被膜を形成する工程が付加され、前記部品受けはランド被膜上に設けられることを特徴とする請求項19から22のいずれか1項に記載の回路基板の実装方法。
- 前記ランド被膜を形成する工程においては、同時に表示部を前記ランド被膜を形成する材料を用いて形成することを特徴とする請求項23に記載の回路基板の実装方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004016723 | 2004-01-26 | ||
JP2004016723 | 2004-01-26 | ||
PCT/JP2005/000887 WO2005072032A1 (ja) | 2004-01-26 | 2005-01-25 | 回路基板、回路基板の実装構造および回路基板の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2005072032A1 true JPWO2005072032A1 (ja) | 2007-09-06 |
Family
ID=34805500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005517301A Pending JPWO2005072032A1 (ja) | 2004-01-26 | 2005-01-25 | 回路基板、回路基板の実装構造および回路基板の実装方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2005072032A1 (ja) |
WO (1) | WO2005072032A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6447401B2 (ja) * | 2015-07-28 | 2019-01-09 | 住友電装株式会社 | コネクタ実装基板 |
EP3893612A4 (en) | 2018-12-28 | 2021-12-08 | Huawei Technologies Co., Ltd. | CIRCUIT BOARD AND MANUFACTURING METHOD FOR IT, AND AN ELECTRONIC DEVICE |
CN113795077B (zh) * | 2021-07-09 | 2022-11-11 | 荣耀终端有限公司 | 一种电路板组件及电子设备 |
JP7418380B2 (ja) * | 2021-09-21 | 2024-01-19 | 株式会社平和 | 遊技機 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6427830U (ja) * | 1987-08-05 | 1989-02-17 | ||
JP2000059002A (ja) * | 1998-08-06 | 2000-02-25 | Daishinku Corp | 電子部品 |
JP4554873B2 (ja) * | 2002-04-22 | 2010-09-29 | 日本電気株式会社 | 配線板、電子機器および電子部品の実装方法並びに製造方法 |
-
2005
- 2005-01-25 JP JP2005517301A patent/JPWO2005072032A1/ja active Pending
- 2005-01-25 WO PCT/JP2005/000887 patent/WO2005072032A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2005072032A1 (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923336B2 (ja) | 回路基板及び該回路基板を用いた電子機器 | |
JP5105042B2 (ja) | 多層プリント配線板 | |
US20030196831A1 (en) | Wiring board, and electronic device with an electronic part mounted on a wiring board, as well as method of mounting an electronic part on a wiring board | |
JP4328485B2 (ja) | 回路基板及び電子機器 | |
JP4479848B2 (ja) | 回路基板 | |
KR100887894B1 (ko) | 프린트 배선판의 랜드부, 프린트 배선판의 제조 방법, 및프린트 배선판 실장 방법 | |
JP4181759B2 (ja) | 電子部品の実装方法および実装構造体の製造方法 | |
JPWO2005072032A1 (ja) | 回路基板、回路基板の実装構造および回路基板の実装方法 | |
JP4547817B2 (ja) | プリント配線板のランド部、部品実装されたプリント配線板、プリント配線板の製造方法、及び、プリント配線板実装方法 | |
TW590836B (en) | Method of mounting electronic parts with Sn-Zn solder free of Pb without reduction in bonding strength | |
JP3726046B2 (ja) | 回路基板及びそれを用いた電子機器 | |
JP2005044990A (ja) | 多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法 | |
JP6909445B2 (ja) | 電子機器、電子機器の製造方法、プリント基板、プリント基板の製造方法 | |
JP2011018787A (ja) | 部品搭載基板及びその製造方法 | |
JP2011249457A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2004342776A (ja) | 回路基板 | |
JP4747644B2 (ja) | 電子部品およびその実装構造 | |
JP4735538B2 (ja) | 電子機器 | |
JP3686861B2 (ja) | 回路基板及びそれを用いた電子機器 | |
KR101154626B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101172174B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2013069844A (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4527617B2 (ja) | 回路基板及びそれを用いた電子機器 | |
JP2004055662A (ja) | はんだ付け方法とそのプリント配線板 | |
US20060037192A1 (en) | Printed wiring board without traces on surface layers enabling PWB's without solder resist |