JP3686861B2 - 回路基板及びそれを用いた電子機器 - Google Patents

回路基板及びそれを用いた電子機器 Download PDF

Info

Publication number
JP3686861B2
JP3686861B2 JP2001343511A JP2001343511A JP3686861B2 JP 3686861 B2 JP3686861 B2 JP 3686861B2 JP 2001343511 A JP2001343511 A JP 2001343511A JP 2001343511 A JP2001343511 A JP 2001343511A JP 3686861 B2 JP3686861 B2 JP 3686861B2
Authority
JP
Japan
Prior art keywords
circuit board
land
solder
lead
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001343511A
Other languages
English (en)
Other versions
JP2002237674A (ja
Inventor
直美 石塚
英一 河野
元治 鈴木
佐藤  明弘
洋 松岡
昭一 松本
政史 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC AccessTechnica Ltd
Original Assignee
NEC Corp
NEC AccessTechnica Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC AccessTechnica Ltd filed Critical NEC Corp
Priority to JP2001343511A priority Critical patent/JP3686861B2/ja
Priority to PCT/JP2001/010312 priority patent/WO2002047449A1/ja
Priority to CNB018200664A priority patent/CN100346679C/zh
Priority to TW90129517A priority patent/TW511403B/zh
Publication of JP2002237674A publication Critical patent/JP2002237674A/ja
Application granted granted Critical
Publication of JP3686861B2 publication Critical patent/JP3686861B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、回路基板及びそれを用いた電子機器に関し、特に、無鉛はんだを用いて挿入型電子部品を実装する場合の回路基板及びそれを用いた電子機器に関する。
【0002】
【従来の技術】
従来の回路基板の構造を図13乃至図16を用いて詳細に説明する。図13は、回路基板に電子部品が実装された、はんだ付け部の斜視図であり、図14は、図13のb−b'の断面図である。
【0003】
図14に示すように、従来の回路基板11は、紙基材及びガラス基材、ポリエステル繊維基材などに、エポキシ樹脂、フェノール樹脂などをしみこませた絶縁性シート上に、銅箔を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該基板の所望の箇所に貫通孔を形成し、貫通孔の側面に触媒付与後無電解銅メッキにより下地メッキを行い、その上に電解銅メッキして導電体を形成し、この導電体と銅張積層基板表面の銅膜とを接合し、スルーホール4を形成する。その後、銅張積層基板表面の銅からなる導電膜をエッチングすることによりランド2を形成する。
【0004】
そして最後に、はんだ付けを行うランド2以外の部分に、錫鉛はんだ12が付かないようにソルダーレジスト5を印刷塗布後、感光することによって回路基板11を形成する。このとき、ソルダーレジスト5は、リード3を実装するランド2以外の回路7を保護する役割を担っている。
【0005】
ここで、回路基板11におけるソルダーレジスト5は、図13に示すように、ランド2の面積よりも大きくなるように印刷し、ソルダーレジスト5がランド2に被らないように形成されている。これは、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ(Sn63wt%、残りPb)を用いた、はんだ付けでは、ランド2にソルダーレジスト5が被ると、錫鉛はんだ12のフィレット12a形成を阻害するためである。
【0006】
又、近年の高密度実装化に伴い、ランド2に関しても、最低限の接合強度が確保出来る範囲で、出来るだけ小さく形成されている。そして、このような従来の回路基板11を用いて製造される電子機器は、錫鉛共晶はんだが異物質の接合により生じる熱膨張のミスマッチを応力緩和する役割を果たしていたため、信頼性上特に問題とはならなかった。
【0007】
【発明が解決しようとする課題】
しかしながら、近年、鉛による環境汚染が環境意識の高まりにより問題となり、鉛を含まない無鉛はんだへの転換が進んでいる。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウムなどからなっており、現在、電子機器はんだ接合に最も多く使われている錫鉛共晶はんだ(Sn63wt%、残りPb、以下Pb−63Snと記載)に比べ、金属の引張り強度、クリープ強度が強く、また伸びが少ないという金属特性を持っている。このため、はんだ付け部においては鉛はんだより応力緩和が起こりにくく、また、溶融温度も錫鉛共晶はんだが183℃であるのに比べ、無鉛はんだは190℃〜230℃と高くなっている。
【0008】
現在のおもな無鉛はんだとしては、錫亜鉛系はんだ(錫亜鉛の共晶組成であるSn−9.0wt%Znを中心に、亜鉛の量を変えたり、他の元素を添加して特性を改善したものを総称して錫亜鉛系はんだという。代表例は、Sn−8.0Zn−3.0Bi)や、錫銅系はんだ(錫銅の共晶組成であるSn−0.7wt%Cuを中心に、銅の量を変えたり、他の元素を添加して特性を改善したものを総称して錫銅系はんだという。代表例は、Sn−0.7Cu−0.3Ag)や錫銀系はんだ(錫銀の共晶組成であるSn−3.5wt%Agを中心に、銀の量を変えたり、他の元素を添加して特性を改善したものを総称して錫銀系はんだという。代表例は、Sn−3.0Ag−0.5Cu、Sn−3.5Ag−0.75Cu)等がある。
【0009】
上記錫亜鉛系はんだは、溶融点が190℃前後と低いという長所を持ってはいるが、酸化しやすいために不活性雰囲気又は真空中ではんだを行うことが必要となり、作業性が悪いという問題がある。
【0010】
また、錫銅系はんだや錫銀系はんだは、酸化に対する問題は少ないが、錫銅系はんだは、溶融温度が約230℃と高く、ランドはく離が生じやすいと言う欠点を持っている。
【0011】
更に、錫銀系はんだは、溶融点は約220℃と錫銅系はんだより低く、Bi(ビスマス)を添加することで溶融点を205℃程度にまで下げることが出来る。溶融点はビスマスの添加量を増やすことで下がるが、ビスマスの添加量を増やすとフィレットはく離が生じるという欠点を持っている。
【0012】
一方、回路基板の主材料であるエポキシ系材料のガラス転移温度は125〜140℃であり、錫鉛はんだの場合よりも凝固収縮温度の差が広がり、無鉛はんだの接合部に掛かる応力が大きくなる。このような無鉛はんだの金属特性から、従来の回路基板11を用い無鉛はんだ6で挿入実装を行うと、錫鉛はんだ12ではほとんど発生しなかったランドはく離が多発することが明らかとなった。
【0013】
ランドはく離の発生例について図を用いて詳しく説明する。図15は、ランドはく離の発生状態を模式的に示す断面図である。また、図16は、検証実験において確認されたランドはく離の発生を示す図であり、図15のB部(左右反転)の断面写真である。
【0014】
図15に示すように、従来の回路基板11を用いて無鉛はんだ6のはんだ付けを行うと、ランド2と回路基板11の間がはく離し、ランド2が浮き上がった状態となる。このとき、ランド2に接続されている回路7は、一緒に持ち上げられて引っ張られることによって過度のストレスを受ける。この状態で、熱ストレスを繰り返し受けると、図16の断面写真に見られるように、回路7は容易に断線に至る。
【0015】
このように、ランドはく離は電子機器の信頼性を著しく低下させる。また、このようにランドはく離が発生する従来の回路基板11用いて電子機器の製造を行うことは、電子機器の信頼性を著しく低下させるという問題点がある。
【0016】
本発明は、上記問題点に鑑みてなされたものであって、その主な目的は、無鉛はんだを用いてもランドはく離が生じることのない、高信頼性の回路基板を提供することにある。
【0017】
また、本発明の他の目的は、上記回路基板を用いて、高信頼性の電子機器を提供することにある。
【0018】
【課題を解決するための手段】
上記目的を達成するため、本発明は、少なくとも表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記導電部材と前記ランドとが無鉛はんだを用いて実装され、かつ前記ランド上に前記無鉛はんだのフィレットが形成される回路基板において、前記ランド外周端部の少なくとも一部を覆うように形成されたソルダーレジストを有し、前記ソルダーレジストの少なくとも一部の領域について前記フィレットの半径が前記ソルダーレジストの開口半径以下であるように形成されているものである。
【0019】
本発明においては、前記ソルダーレジストが、前記ランド外周端部の内、前記回路基板に形成される回路と接続される側の端部を覆うように形成されていることが望ましい。また、前記ソルダーレジストが、前記ランド外周端部の内、前記回路基板に形成される回路に接続される側と対向する側の端部を覆うように形成されていることが望ましい。ランドの形状としては、例えば、円形、長円形、多角形、十字形又は星形の変形等を挙げることができる。また、前記ランドと前記回路基板に形成される回路との接続部に、サブランドを形成することが望ましい。また、前記無鉛はんだは、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだ等を挙げることができる。
【0020】
また本発明は、少なくとも表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記導電部材と前記ランドとが無鉛はんだを用いて実装され、かつ前記ランド上にフィレットが形成される回路基板において、
前記回路基板の、ガラス転移温度をTg、基板厚み方向のガラス転移温度より小さい温度での線膨張係数をα1、基板厚み方向のガラス転移温度以上での線膨張係数をα2とし、前記無鉛はんだの溶融点をTm、常温をTsとしたときに次式で求められる前記回路基板の基板膨張率Lが、
L={α1(Tg−Ts)+α2(Tm−Tg)}/1042.56 ・・・(1)
なる関係を満たすことを特徴とする回路基板である。前記無鉛はんだは、錫亜鉛系はんだ、錫銀系はんだ、又は、錫銅系はんだであることが望ましい。
【0021】
本発明の電子機器は、上記構成の回路基板に、電子部品が無鉛はんだで挿入実装されているものである。
【0022】
本発明は、表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなる(スルーホールメッキが施された)ランドを備えた回路基板、すなわち、両面基板や多層基板等に適用される。
【0023】
なお、無鉛はんだには、性質が変わらない程度に不純物として鉛を含む場合も含まれるものとする。
【0024】
このように本発明による回路基板は、図1に示すように、回路基板1の表面にエッチング法など(ランド形成方法は問わない)で形成されたランド2が形成されている。このランド2の中心部に電子部品のリード(導電部材となる)3を挿入実装するための貫通孔を形成し、貫通孔の表面にめっきを施して回路基板1の表面のランド2と接合し、スルーホール4を形成し、最後にはんだ付けを行うランド2以外部分に無鉛はんだ6が付かないように、ソルダーレジスト5を印刷塗布後、感光することによって形成される。
【0025】
この時、図2に示すように、ランド端部2aの全周または一部にソルダーレジスト5を被せるようにし、フィレットの半径がソルダーレジスト開口半径以下であるようにすることにより、無鉛はんだ6がランド端部2aまで濡れ広がることを防止し、はんだフィレット6aがランド端部2aまで形成されることを防止することができる。
【0026】
そして、はんだフィレット6aがランド端部2aよりも内側に形成されることにより、無鉛はんだ6が収縮する時のはんだフィレット6aに沿った斜め上方向への張力と、はんだフィレット形成角との関係により発生する、回路基板1の熱収縮に反発する力が、最も回路基板との密着が弱いランド端部2aではなく、回路基板1との密着がより高いランドの内側に掛かるようになるため、ランド2を剥がれにくくすることができる。また、ランド端部2aが無鉛はんだ6によって固定されないため、ランド2が回路基板1の熱膨張収縮により追従しやすくなるという効果がある。
【0027】
尚、上記式(1)を満たすような回路基板を用いることにより、溶融温度が高いことによる熱膨張係数のミスマッチの影響を受けやすい無鉛はんだ6を用いて製造する場合においても、回路7の断線を引き起こすランドはく離を抑制することが出来る。そして、これにより、無鉛はんだ6を用いた場合でも十分に信頼性の高い電子機器を製造することが出来るという効果がある。
【0028】
【発明の実施の形態】
本発明に係る回路基板の好ましい実施の形態について、以下に図面を参照して詳述する。
【0029】
[実施形態1]
まず、本発明の第1の実施形態に係る回路基板について、図1、図2及び図8乃至図10を参照して説明する。図1は、本発明の回路基板に電子部品が実装された状態の斜視図で、図2は図1のa−a'の断面図である。また、図8乃至図10は、本実施形態の効果を説明するための図である。なお、回路基板の製造方法は従来技術と同様であるので説明を省略する。
【0030】
図1及び図2に示すように、本実施形態は、ランド端部2aにソルダーレジスト5を被せ、フィレット6aの半径がソルダーレジスト5の開口半径以下であるようにした。
【0031】
上記構成により、はんだフィレット6aがランド端部2aよりも内側に形成され、無鉛はんだ6が収縮する時のはんだフィレット6aに沿った斜め上方向への張力と、はんだフィレット形成角との関係により発生する、回路基板1の熱収縮に反発する力が最も回路基板との密着が弱いランド端部2aではなく、回路基板1との密着がより高いランド2の内側に掛かるようになるため、ランド2を剥がれにくくすることができる。また、ランド端部2aが無鉛はんだ6によって固定されないため、ランド2が回路基板1の熱膨張収縮により追従しやすくなる。これにより、無鉛はんだ6にて多発するランドはく離を抑制することが可能となる。
【0032】
次に、本実施形態の回路基板1を用いて、電子機器を製造した場合の効果について検証を行った。このときの結果(表1)を用いて具体的に解説する。
【0033】
【表1】
Figure 0003686861
従来の回路基板11と本実施形態の回路基板1とに対して、無鉛はんだ(Sn−3.0Ag−0.5Cu)を全く同じ条件ではんだ付けを行った。その後、繰り返し熱応力サイクル試験(−40℃(30分)⇔25℃(5分)⇔125℃(30分)、サンプル数10枚、16カ所/枚)を行い、断線に至るまでのサイクル数を比較した。なお、断線の判定はランド間を短絡したパターンに電子部品を実装し、電気抵抗の測定を行い、電気抵抗が無限大になった時点で断線と判定した。
【0034】
この検証の結果、従来の鉛はんだ用の回路基板11では200サイクルから断線が確認され、その後も断線箇所が増加しているが、本実施の形態の回路基板1は、500サイクルまで全く断線は確認されなかった。
【0035】
図8に、表1中に※印(200サイクル断線箇所(図15のC部))で示す回路基板11の断面写真を示す。図8に示すように、ランド2は回路基板11より大きく浮き上がって、それにつながる回路7も大きく持ち上げられている。更に、矢印D部の拡大を示す図9から分かるように、ランド端部2aと回路7の境目部分が大きく変形し、断線に至っていることが確認できる。つまり、ランドはく離が発生することによって、回路7の断線が発生し、電子機器の信頼性が著しく低下することがわかる。
【0036】
次に、同様の条件で検証実験した本実施の形態の回路基板1の断面写真(図2のA部)を図10に示す。図10から分かるように、本実施の形態の回路基板1では、ランド2には特に異常は認められず、本実施の形態の構成がランドはく離に対して効果があることが確認された。
【0037】
このように、繰り返し熱応力をサイクルで与えた場合の断線に至るまでのサイクル数を比較すると、ランドはく離が多発する従来の回路基板11は、本実施の形態の回路基板1に比べ、明らかに断線に至る寿命が早いことが分かる。また、本実施の形態の回路基板1及びこの回路基板1を用いて製造された電子機器は、無鉛はんだにて多発するランドはく離の発生を抑制することができ、高信頼性の電子機器を製造することが可能となる。
【0038】
ランド2とソルダーレジスト5との重なりは、その下限は基本的にソルダーレジスト5がランド端部2aを覆うように、ソルダーレジスト開口範囲がランド径よりも小さければよいが、ランド2とソルダーレジスト5との重なり部分の幅が0.01mm以上であることが望ましく、0.02mm以上である方が更に望ましい。その理由は、重なり幅の下限は露光時目合わせ時のマージンと応力との関係で決まり、フィレット形成による応力のみを考慮する場合は、0.01mm以上の重なりであることがランド剥離が生じないようにするために好ましいが、更に露光時の目合わせ精度を考慮すると、0.02mm以上の重なりが合った方が製造不良を生じにくいからである。
【0039】
一方、重なり幅の上限は、フィレットが形成でき、ソルダーレジスト開口範囲がスルーホール径よりも大きくなるような範囲で決定される。
【0040】
[実施形態2]
次に、本発明の第2の実施の形態に係る回路基板について、図3を参照して説明する。図3は、連続して隣り合った長円形ランド8に列単位でソルダーレジスト5を被せた場合の一例を示す平面図である。
【0041】
図3では、連続して配置された複数の長円形ランド8の長手方向の中央部を横断する短冊状のソルダーレジスト5を配している。個々の長円形ランド8では、長手方向の中央部付近の短手方向のランド端部8aにはソルダーレジスト5が被っていないが、より無鉛はんだ6の熱収縮の影響を受けやすく、回路7が接続される長手方向のランド端部8bとそれに相対する部分にのみソルダーレジストを被せ、他の部分はソルダーレジストを形成していない。
【0042】
上記構成によって無鉛はんだ6が長円形ランド8の長手方向のランド端部8bまで濡れ広がることを防止することができ、前記した第1の実施の形態とほぼ同じ目的が達成される。この第2の実施の形態は、特に電子部品のリードのピッチが狭く、ピッチ間にソルダーレジストを印刷しにくい場合に有効である。
【0043】
[実施形態3]
次に、本発明の第3の実施に形態に係る回路基板について、図4を参照して説明する。
【0044】
図4に示すように、ランド形状が第1の実施の形態に示すような円形の場合でも、円形のランド2の回路7が形成される側のランド端部と、それに相対するランド端部にのみソルダーレジスト5を被せることにより、回路7が回路基板1から浮き上がることを防止し、第1の実施の形態と同様の効果が得られる。
【0045】
また、円形のランド2の回路7が形成される側のランド端部のみソルダーレジスト5を被せても回路7が回路基板1から浮き上がることを防止することができ、第1の実施の形態と同様の効果が得られる。さらに、円形のランド2の回路7が形成される側のランド端部と相対するランド端部にのみソルダーレジスト5を被せても、ランド端部でのランドはく離の発生を抑制することができる。
【0046】
[実施形態4]
次に、本発明の第4の実施の形態に係る回路基板について、図5乃至図7を参照して説明する。図5は星形の異形ランド9と丸形のソルダーレジスト5の開口を組み合わせた一例を示す平面図であり、図6(a)、(b)は、サブランド10を設けた構成を示す平面図であり、図7(a)、(b)は、十字形の異形ランドと丸形のソルダーレジスト5の開口を組み合わせ、及び八角形の異形ランドと丸形のソルダーレジスト5の開口を組み合わせた例を示す平面図である。
【0047】
いずれのランド形状、ソルダーレジスト5開口形状の組み合わせにおいても、異形ランド9の端部9aにソルダーレジスト5を被せることにより、無鉛はんだが異形ランド端部9aまで濡れ広がることを防止することができ、本発明の目的が達成される。
【0048】
更に、上記実施の形態において、ランド2と回路7との接合部にサブランド10を設ける場合についても同様である。そのための例を図6(a)、(b)に示す。図6(a)、(b)に示すように、サブランド10がある場合も、電子部品のリード3を挿入実装するランド2の中心とソルダーレジスト5開口部の中心が合うようにソルダーレジスト5を被せることにより、本発明の目的が達成されるだけでなく、サブランド10によりランド2と回路7の接続がより強固になるという効果が得られる。なお、サブランド10の形状は半円型(図6(a))、ティアドロップ型(図6(b))等が考えられるが、いずれの形状でも良いことは明らかである。
【0049】
[実施形態5]
次に、本発明の第5の実施の形態に係る回路基板について、図11を参照して説明する。第5の実施の形態は、ガラス転移温度が高い絶縁基板を用いるものである。なお、下記の線膨張係数は、基板の厚み方向の線膨張係数を示すものとして説明する。
【0050】
従来のエポキシ樹脂製の絶縁基板(ガラス転移温度125〜140℃、ガラス転移温度より小さい温度での線膨張係数(α1)50〜70ppm、ガラス転移温度以上での線膨張係数(α2)200〜350ppm)を用いた回路基板に電子部品を錫銀系の無鉛はんだ(Sn−3.0Ag−0.5Cu)を250℃/5秒/大気中ではんだ付を行った。
【0051】
これに対し、低熱膨張・高ガラス転移基板として、ハロゲン元素を除去したエポキシ樹脂からなる日立化成製のMCL−RO−67G(ガラス転移温度150℃、ガラス転移温度より小さい温度での線膨張係数(α1)38ppm、ガラス転移温度以上での線膨張係数(α2)185ppm、以下、150℃、38ppm、185ppmと略す)の基板を用いた回路基板に電子部品を錫銀系の無鉛はんだ(Sn−3.0Ag−0.5Cu)を250℃/5秒/大気中ではんだ付を行った(図11)。
【0052】
これら2種類の回路基板に繰り返し熱応力サイクル試験(−40℃(30分)⇔25℃(5分)⇔125℃(30分)、サンプル数10枚、16カ所/枚)500サイクルを行い、信頼性を確認した。その結果、従来のエポキシ樹脂製の基板を用いた回路基板ではランドはく離が発生するが、一方、低熱膨張・高ガラス転移基板として用いた、日立化成製のMCL−RO−67G(150℃、38ppm、185ppm)の回路基板では、図11に示すようにランドはく離は生じない。
【0053】
以上の結果から、ガラス転移温度が所定の値以上で、尚かつ、ガラス転移温度以上の線膨張係数が所定の値以下であればランドはく離が生じないことがわかる。
【0054】
更に、鉛フリーはんだを、はんだ付けする時に回路基板のガラス転移温度Tgと、基板厚み方向のガラス転移温度より小さい温度での線膨張係数α1及び、ガラス転移温度以上での線膨張係数α2、はんだの溶融点Tmの関係を明らかにするために行った実験データを具体的に示す。
【0055】
下式(2)は、回路基板のガラス転移温度Tgと、基板厚み方向のガラス転移温度より小さい温度での線膨張係数α1及び、ガラス転移温度以上での線膨張係数α2、はんだの溶融点Tm、常温Ts(通常25℃)をパラメーターとして算出した、基板膨張率Lを示す。
【0056】
式(2)に示す基板膨張率Lは、はんだ付けを行った回路基板を冷却していく過程において、はんだが溶融状態から溶融点を通過して凝固を開始した後、はんだ接合部が常温に戻るまでの回路基板の熱膨張変化率を示したものである。
{α1(Tg−Ts)+α2(Tm−Tg)}/104=L …式(2)
L:基板膨張率(%)
Tg:ガラス転移温度(℃)
α1:ガラス転移温度より小さい温度での線膨張係数(ppm)
α2:ガラス転移温度以上での線膨張係数(ppm)
Tm:はんだの溶融点(冷却時は凝固開始点に相当)(℃)
Ts:常温(はんだ接合部が常態に戻る温度)(℃)
本発明者らは、式(2)で求められる熱膨張率Lが所定の熱膨張率L1以下であれば、ランド剥離を生じないことを見出した。
【0057】
式(1)を用いて、5種類の回路基板(実施例1〜3、比較例1,2)をSn−Ag−Cuはんだで、はんだ付けした場合の基板膨張率Lの計算例を表2に示す。なお、実施例2の基板は、前述の日立化成製のMCL−RO−67Gと同一である。
【0058】
【表2】
Figure 0003686861
表2では、Tsは25℃、TmはSn−Ag−Cu鉛フリーはんだに相当する220℃として計算を行っている。
【0059】
表2の計算結果を基に、基板膨張率Lと、実験データより得られた、ランド剥離の発生率とグラフ化したものが、図12である。図12より明らかなように、基板の膨張率Lが2.56%以下の回路基板では、ランド剥離が発生していないことがわかる。すなわち、L1=2.56%として熱膨張率Lがこれ以下の回路基板を選べばランド剥離は発生しない。
【0060】
これより、例えば、 溶融点Tmが220℃のSn−Ag−Cuはんだをはんだ付けする場合は、ガラス転移温度Tgが141℃以上、かつ、ガラス転移温度以上の線膨張係数α2が264ppm以下の実施例1〜3の基板の場合、ガラス転移温度と線膨張係数から算出される基板膨張率Lが2.56%以下であれば、ランドはく離を制することができる。
【0061】
これらの結果を基に、式(2)を整理し直したのが、式(3)である。なお、式(3)は常温を25℃とした場合である。
【0062】
L={α1(Tg−25)+α2(Tm−Tg)}/104≦2.56 …式(3)
L:基板膨張率(%)
Tg:ガラス転移温度(℃)
α1:ガラス転移温度より小さい温度での線膨張係数(ppm)
α2:ガラス転移温度以上での線膨張係数(ppm)
Tm:はんだの溶融点(冷却時は凝固開始点に相当)(℃)
【0063】
式(3)を用いることによって、回路基板のガラス転移温度Tg、線膨張係数(α1、α2)、はんだの溶融点Tmがわかれば、ランドはく離の発生を予測することが可能である。
【0064】
更に、式(3)を用いることによって、ランドはく離抑制の効果のある回路基板の選択が容易になり、ランドはく離の発生を抑制することができる。
【0065】
なお、はんだの種類が変わった場合でもTmを置き換えることによって同様の計算が可能であり、溶融点が低いはんだを用いる程、基板膨張率Lが2.56以下になる回路基板の種類が多くなる。
【0066】
例えば、Sn−Ag−Cuはんだではランドはく離が多発する、従来のエポキシ樹脂製の絶縁基板(ガラス転移温度125〜140℃、ガラス転移温度より小さい温度での線膨張係数(α1)50〜70ppm、ガラス転移温度以上での線膨張係数(α2)200〜350ppm)の基板膨張率Lを、従来のSn-37Pbはんだ(溶融点:183℃)で計算すると、約1.9%となるため、式(3)を満たし、従来のはんだ付けにおいては、ランドはく離は発生しなかったと考えられる。
【0067】
上記回路基板を用いて電子機器を製造することにより、繰り返しの熱応力サイクルに強い、高寿命かつ信頼性の高い電子機器を製造することが出来る。このような電子機器としては、例えば、プリンタ、ファクシミリ、LCDモニタ、パーソナルコンピュータ、大型コンピュータ(サーバー、スーパーコンピュータを含む)、交換機、伝送機器、基地局装置等がある。
【0068】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。
【0069】
【発明の効果】
以上説明したように、本発明によれば、無鉛はんだがランド端部まで濡れ広がることを防止し、フィレットがランド端部まで形成されることを防止することができる。そして、フィレットがランド端部よりも内側に形成されることにより、ランド端部に生じる無鉛はんだの熱膨張収縮の応力を抑えることができ、回路基板の熱膨張収縮により追従しやすくなることにより、無鉛はんだにて多発するランドはく離を抑制できる回路基板を提供することができる。
【0070】
また、この回路基板を用いて製造された電子機器は、繰り返しの熱応力サイクルにおいても従来の回路基板を使用した電子機器に比べ非常に高寿命であることが確認された。これにより、無鉛はんだを用いた場合でも、十分に信頼性の高い電子機器を製造することが出来る。
【0071】
更に式(1)を用いることによって、ランドはく離抑制の効果のある回路基板の選択が容易になり、ランドはく離の発生を抑制することができる。
【図面の簡単な説明】
【図1】本発明の回路基板の第1の実施の形態を示す斜視図である。
【図2】本発明の回路基板の第1の実施の形態を示す断面図である。
【図3】本発明の第2の実施の形態を示す平面図である。
【図4】本発明の第3の実施の形態を示す平面図である。
【図5】本発明の第4の実施の形態を示す平面図である。
【図6】本発明の第4の実施の形態の他の構造を示す平面図である。
【図7】本発明の第4の実施の形態の他の構造を示す平面図である。
【図8】表1の実験データに基づく、従来の構成例の製造不良発生を示す断面写真である。
【図9】図8の部分拡大図である。
【図10】表1の実験データに基づく、本発明の第1の実施の形態の効果を示す断面写真である。
【図11】本発明の第5の実施の形態のランド剥離不良の発生率を示す図である。
【図12】表2の計算結果と実験データに基づくランドはく離の発生率の関係を示す図である。
【図13】従来の回路基板の構成例を示す斜視図である。
【図14】従来の回路基板の構成例を示す断面図である。
【図15】従来の回路基板の構成例を用いた場合の製造不良発生を示す断面図である。
【図16】従来の構成例を用いた場合の製造不良発生を示す断面写真である。
【符号の説明】
1 回路基板
2 ランド
2a ランド端部
3 リード
4 スルーホール
5 ソルダーレジスト
6 無鉛はんだ
6a はんだフィレット(無鉛はんだ)
7 回路
8 長円型ランド
8a 短手方向のランド端部
8b 長手方向のランド端部
9 異形ランド
9a 異形ランド端部
10 サブランド
11 回路基板
12 錫鉛はんだ
12a はんだフィレット(錫鉛はんだ)

Claims (8)

  1. 少なくとも表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記導電部材と前記ランドとが無鉛はんだを用いて実装され、かつ前記ランド上に前記無鉛はんだのフィレットが形成される回路基板において、
    前記ランド外周端部の少なくとも一部を覆うように形成されたソルダーレジストを有し、前記ソルダーレジストの少なくとも一部の領域について前記フィレットの半径が前記ソルダーレジストの開口半径以下であることを特徴とする回路基板。
  2. 前記ソルダーレジストが、前記ランド外周端部の内、前記回路基板に形成される回路と接続される側の端部を覆うように形成されていることを特徴とする請求項1に記載の回路基板。
  3. 前記ソルダーレジストが、前記ランド外周端部の内、前記回路基板に形成される回路に接続される側と対向する側の端部を覆うように形成されていることを特徴とする請求項1又は請求項2に記載の回路基板。
  4. 前記ソルダーレジストが、複数の長円形ランドの長手方向のランド端部と、それに相対する側の端部とを覆うように形成されていることを特徴とする請求項1又は請求項3に記載の回路基板。
  5. 前記ランドの形状が、円形、長円形、多角形、十字形又は星形の変形のいずれかであることを特徴とする請求項1乃至3のいずれか1項に記載の回路基板。
  6. 前記ランドと前記回路基板に形成される回路との接続部に、サブランドを形成したことを特徴とする請求項1乃至のいずれか1項に記載の回路基板。
  7. 電子部品が無鉛はんだで挿入実装された請求項1乃至6のいずれか1項に記載の回路基板を用いたことを特徴とする電子機器。
  8. 少なくとも表面と裏面とに回路配線を有する回路基板であって、電子部品の導電部材が挿入される貫通孔を有し、該貫通孔には導電膜が被覆されてなるランドを備え、前記導電部材と前記ランドとが無鉛はんだを用いて実装され、かつ前記ランド上にフィレットが形成される回路基板において、
    前記回路基板の、ガラス転移温度をTg、基板厚み方向のガラス転移温度より小さい温度での線膨張係数をα1、基板厚み方向のガラス転移温度以上での線膨張係数をα2とし、前記無鉛はんだの溶融点をTm、常温をTsとしたときに次式で求められる前記回路基板の基板膨張率Lが、
    L={α1(Tg−Ts)+α2(Tm−Tg)}/1042.56
    なる関係を満たすことを特徴とする回路基板。
JP2001343511A 2000-12-08 2001-11-08 回路基板及びそれを用いた電子機器 Expired - Fee Related JP3686861B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001343511A JP3686861B2 (ja) 2000-12-08 2001-11-08 回路基板及びそれを用いた電子機器
PCT/JP2001/010312 WO2002047449A1 (fr) 2000-12-08 2001-11-27 Carte a circuit imprime, equipement electronique utilisant cette carte a circuit imprime, et procede de tri de carte a circuit imprime
CNB018200664A CN100346679C (zh) 2000-12-08 2001-11-27 电路基板、使用该电路基板的电子设备和电路基板的分选方法
TW90129517A TW511403B (en) 2000-12-08 2001-11-29 Circuit board and electronic equipment using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-374174 2000-12-08
JP2000374174 2000-12-08
JP2001343511A JP3686861B2 (ja) 2000-12-08 2001-11-08 回路基板及びそれを用いた電子機器

Publications (2)

Publication Number Publication Date
JP2002237674A JP2002237674A (ja) 2002-08-23
JP3686861B2 true JP3686861B2 (ja) 2005-08-24

Family

ID=26605493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001343511A Expired - Fee Related JP3686861B2 (ja) 2000-12-08 2001-11-08 回路基板及びそれを用いた電子機器

Country Status (4)

Country Link
JP (1) JP3686861B2 (ja)
CN (1) CN100346679C (ja)
TW (1) TW511403B (ja)
WO (1) WO2002047449A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002246734A (ja) * 2001-02-19 2002-08-30 Sony Corp 基板及び基板を有する電子機器
CN100362640C (zh) * 2004-06-04 2008-01-16 英业达股份有限公司 防止半导体组件引脚焊接短路的方法
JP4841865B2 (ja) * 2005-06-01 2011-12-21 株式会社バッファロー プリント回路板
JP2007266510A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd プリント配線板と電気機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5544367Y2 (ja) * 1976-11-04 1980-10-17
JPH028080U (ja) * 1988-06-27 1990-01-18
JPH0494591A (ja) * 1990-08-10 1992-03-26 Cmk Corp スルーホールを有するプリント配線板の製造方法
JPH05343602A (ja) * 1992-06-11 1993-12-24 Hitachi Ltd 高集積半導体装置及びそれを用いた半導体モジュール
JPH08181424A (ja) * 1994-12-26 1996-07-12 Sony Corp プリント基板及びその半田付け方法
JP3440786B2 (ja) * 1997-11-10 2003-08-25 松下電器産業株式会社 プリント配線板
JPH11145607A (ja) * 1997-11-11 1999-05-28 Murata Mach Ltd 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板
JPH11251728A (ja) * 1998-02-27 1999-09-17 Fuji Photo Film Co Ltd プリント基板及びクリーム半田塗布方法
JP2000332401A (ja) * 1999-05-18 2000-11-30 Tamura Seisakusho Co Ltd 被はんだ付け物冷却方法、被はんだ付け物冷却装置およびはんだ付け装置

Also Published As

Publication number Publication date
JP2002237674A (ja) 2002-08-23
WO2002047449A1 (fr) 2002-06-13
CN100346679C (zh) 2007-10-31
CN1480014A (zh) 2004-03-03
TW511403B (en) 2002-11-21

Similar Documents

Publication Publication Date Title
JP4554873B2 (ja) 配線板、電子機器および電子部品の実装方法並びに製造方法
US8069558B2 (en) Method for manufacturing substrate having built-in components
JP4328485B2 (ja) 回路基板及び電子機器
JP2004179615A (ja) はんだ接続構造および電子部品のはんだ接続方法
JP4479848B2 (ja) 回路基板
JP4181759B2 (ja) 電子部品の実装方法および実装構造体の製造方法
EP1367875A1 (en) Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method
JP3726046B2 (ja) 回路基板及びそれを用いた電子機器
JP3686861B2 (ja) 回路基板及びそれを用いた電子機器
JP4143280B2 (ja) 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法
JP2005044990A (ja) 多層プリント配線板のランド部、多層プリント配線板の製造方法、及び、多層プリント配線板実装方法
JPWO2005072032A1 (ja) 回路基板、回路基板の実装構造および回路基板の実装方法
JP2008098026A (ja) 導電接続部材、および導電接続部材の製造方法
JP4527617B2 (ja) 回路基板及びそれを用いた電子機器
JP4735538B2 (ja) 電子機器
JP4747644B2 (ja) 電子部品およびその実装構造
KR101172174B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101154626B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2009076727A (ja) プリント配線板、それを用いた電子機器、及びその製造方法
JP2008066741A (ja) 電子機器および電子部品の実装方法
JP2005268680A (ja) 放電灯点灯装置
JP2003086916A (ja) 電子部品のリード構造
JP2003318527A (ja) 挿入型電子部品、はんだ付け方法及びそれを用いた電子機器
JP2005311394A (ja) 実装構造体、該実装構造体の製造方法、印刷用マスク、および印刷方法
JP2014053543A (ja) チップ部品搭載基板およびその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050606

R150 Certificate of patent or registration of utility model

Ref document number: 3686861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees