JP4923336B2 - 回路基板及び該回路基板を用いた電子機器 - Google Patents

回路基板及び該回路基板を用いた電子機器 Download PDF

Info

Publication number
JP4923336B2
JP4923336B2 JP2001169576A JP2001169576A JP4923336B2 JP 4923336 B2 JP4923336 B2 JP 4923336B2 JP 2001169576 A JP2001169576 A JP 2001169576A JP 2001169576 A JP2001169576 A JP 2001169576A JP 4923336 B2 JP4923336 B2 JP 4923336B2
Authority
JP
Japan
Prior art keywords
circuit board
solder
lead
electrode pad
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001169576A
Other languages
English (en)
Other versions
JP2002374051A (ja
Inventor
裕希 百川
英一 河野
優 斉藤
一彦 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001169576A priority Critical patent/JP4923336B2/ja
Priority to PCT/JP2002/003526 priority patent/WO2002087296A1/ja
Priority to CNB02808019XA priority patent/CN1245857C/zh
Priority to US10/474,427 priority patent/US20040238211A1/en
Priority to TW091107268A priority patent/TW589732B/zh
Publication of JP2002374051A publication Critical patent/JP2002374051A/ja
Priority to US11/612,873 priority patent/US20070102490A1/en
Application granted granted Critical
Publication of JP4923336B2 publication Critical patent/JP4923336B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09572—Solder filled plated through-hole in the final product
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/047—Soldering with different solders, e.g. two different solders on two sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/081—Blowing of gas, e.g. for cooling or for providing heat during solder reflowing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1121—Cooling, e.g. specific areas of a PCB being cooled during reflow soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1377—Protective layers
    • H05K2203/1394—Covering open PTHs, e.g. by dry film resist or by metal disc
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/304—Protecting a component during manufacturing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子機器に関し、特に、無鉛はんだを用いて表面実装型電子部品及び挿入型電子部品を複合実装する回路基板及び該回路基板の実装方法並びに該回路基板を用いた電子機器に関する。
【０００２】
【従来の技術】
従来、実装基板は、回路基板に表面実装型電子部品および挿入型電子部品が実装されているものが多い。従来の回路基板を用いた実装基板の構造および製造方法について、図３７乃至図４０を用いて詳述する。図３７はスルーホール２が形成された回路基板１上に表面実装部品６が実装された状態を示す上面図であり、図３８は図３７のＣ部の拡大平面図、図３９はＣ−Ｃ′断面図であり、図４０は多層配線基板を用いた場合のＣ−Ｃ′断面図である。
【０００３】
図３７乃至図４０に示すように、紙基材及びガラス基材、ポリエステル繊維基材等にエポキシ樹脂、フェノール樹脂などを染み込ませた絶縁シート上に、銅箔を加圧加熱処理して貼り付けた銅張積層基板を形成した後、該銅張積層基板の所望の箇所に貫通孔を形成し、貫通孔の側面に触媒付与後、無電解銅めっきにより下地めっきを行い、その上に電解銅めっきして導電体を形成し、この導電体と銅張積層基板表面の銅膜とを接合してスルーホール２を形成する。その後、銅張積層基板表面の銅からなる導電膜をエッチングすることにより、ランド３、配線４、パッド７を形成する。最後に、はんだ付けを行うランド３以外の部分にはんだ８、９が付かないようにソルダーレジスト１０を印刷塗布後、感光することにより回路基板１が形成される。
【０００４】
この回路基板１のパッド７に、はんだ８を印刷塗布後、表面実装部品６を搭載し、リフロー炉にてはんだ８を加熱溶融することにより、回路基板１上のパッド７と表面実装部品６のリード５とを接合する。その後、挿入型電子部品を実装するため、回路基板１の裏面にフラックスを塗布後、フロー槽にてはんだ付けを行う。これに伴い、挿入型電子部品が挿入されるスルーホールと共に、表面実装部品６と接続されるスルーホール２の一部或いは全てがはんだ９にて充填される。
【０００５】
【発明が解決しようとする課題】
しかしながら、近年鉛による環境汚染が問題になり、鉛を含まない無鉛はんだへの転換が進められている。この無鉛はんだは、錫を主成分とし、銀、銅、亜鉛、ビスマス、インジウム、アンチモン、ニッケル、ゲルマニウム等からなっており、代表的な無鉛はんだである錫銀系はんだでは溶融温度は約２２０℃となる。このはんだの錫と回路基板１のパッド７の銅及び表面実装部品６のリード５の銅或いはニッケルが反応して化合物層を形成することにより、回路基板１のパッド７と表面実装部品６のリード５とが接合される。
【０００６】
この時、表面実装部品６のリード５のめっき、或いは回路基板１のパッド７のはんだコート中に鉛が含まれると、上記化合物層とはんだとの間に鉛が偏析し、錫銀鉛三元化合物層が形成される。この三元化合物の共晶組成（Ａｇ１．３ａｔ％、Ｐｂ２４．０ａｔ％、残りＳｎ）での溶融温度は１７４℃と錫銀系はんだの溶融温度と比較して低く、見かけ上はんだの液相線と固相線の差が開いた状態となる。
【０００７】
ここで、従来の回路基板１では、スルーホール２、はんだ９、ランド３、配線および多層配線基板の内部配線１１にあるベタ配線は銅で構成されており、このような状態で前述したようなフローはんだ付けを行う場合、銅は熱伝導率が高いため（３８６Ｗ／ｍ・Ｋ）、配線４及び内層配線１１を通して伝わるスルーホール２及びはんだ９の熱、及びソルダーレジスト１０と接触するはんだから内層配線１１、絶縁層１２を通して伝わる熱により、はんだ８の温度が三元化合物の溶融温度である１７４℃を超える場合が有り、はんだ８全体は溶融しないにも関わらず、三元化合物層のみが溶融してしまう。
【０００８】
そしてこの時、回路基板１或いは表面実装部品６に反りなどの外力が加わると、前記三元化合物層の溶融部、すなわち、表面実装部品６のリード５とはんだ８間、或いは回路基板１のパッド７とはんだ８間で剥離が発生し、回路基板１のパッド７と表面実装部品６のリード５との間の接続を維持できなくなる。また、溶融部の一部のみ剥がれた場合でも、接合面積が低下するために電子機器の信頼性が著しく低下するという問題が生じる。
【０００９】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、無鉛はんだを用いて実装した表面実装部品の端子接続部分に剥離が生じることの無い高信頼性の回路基板及び該回路基板の実装方法を提供することにある。
【００１０】
また、本発明の他の目的は、上記回路基板又は多層配線基板を用いた信頼性の高い電子機器を提供することにある。
【００１１】
【問題を解決するための手段】
上記目的を達成するため、本発明の回路基板は、回路基板表面に実装される表面実装部品の端子と前記回路基板の電極パッドとのはんだ接合部における、前記端子と前記はんだとの界面、又は、前記電極パッドと前記はんだとの界面に、前記はんだと前記端子と前記電極パッドとを構成する元素の一部からなる化合物層を有する回路基板において、前記表面実装部品搭載面と反対側の前記回路基板裏面から前記電極パッドに至る熱伝導経路に、所定の値以下の熱伝導率を有する材料からなる、熱の伝導を抑制する手段を備え、該手段により、前記回路基板裏面のフローはんだ付け時における前記接合部の温度が、前記化合物層の溶融温度以下に維持されるものである。
【００１３】
本発明においては、前記化合物層が、前記はんだに含まれる錫及び銀と、前記端子又は前記電極パッドに含まれる鉛とからなる３元化合物を含むことが好ましい。
【００１４】
また、本発明においては、前記電極パッドと接続されるスルーホール、又は、該スルーホールの周囲に形成されるランドの少なくとも一方が、所定の値以下の熱伝導率を有する材料で形成される構成とすることができる。
【００１５】
また、本発明においては、前記電極パッドと接続されるスルーホール内部に、所定の値以下の熱伝導率を有する材料が充填される構成とすることもできる。
【００１６】
また、本発明においては、前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少なくとも一部が、所定の値以下の熱伝導率を有する材料で形成される構成とすることもできる。
【００１７】
また、本発明においては、前記所定の熱伝導率が、１００Ｗ／ｍ・Ｋ以下に設定され、また、前記所定の熱伝導率を有する材料が、ニッケル又はパラジウムからなることが好ましい。
【００１８】
また、本発明においては、前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線が、所定の長さ以上、好ましくは１０ｍｍ以上となるように形成される構成とすることもできる。
【００１９】
また、本発明においては、前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少なくとも一部が、所定の断面積以下、好ましくは０．００３５ｍｍ２以下となるように形成される構成とすることもできる。
【００２０】
また、本発明においては、前記回路基板が多層配線基板からなり、前記表面実装部品の実装位置直下を含む領域の内層の全部又は一部に、ベタパターンの形成が禁止される領域を有する構成とすることもできる。
【００２３】
本発明の電子機器は、上記回路基板を用いて形成されるものである。
【００２８】
このように、本発明は上記構成により、表面実装部品を実装後、回路基板の裏面にフローはんだ付けを行う際に、表面実装部品の端子接合部の温度を該接合部に形成される化合物層の溶融温度以下に抑制し、又は、化合物層が溶融した場合に、はんだ全体を溶融したり端子を回路基板側に屈曲させ、表面実装部品の端子と回路基板の電極パッドとの接続信頼性の向上を図ることができる。
【００２９】
【発明の実施の形態】
本発明に係る回路基板は、その好ましい一実施の形態において、回路基板の表面側に表面実装部品が実装され、裏面側にフローはんだ付けが行われる回路基板であって、表面実装部品のリードとパッドのはんだ接合部には、はんだとパッド又はリードとを構成する元素を含む化合物層が形成され、表面実装部品を実装後、回路基板の裏面にフローハンダ付けを行う際に、化合物層の温度上昇を該化合物層の溶融温度以下に抑制する手段、又は、化合物層が溶融した場合に、該化合物層における剥離を抑制する手段を設けることにより、リードとパッドとの接続信頼性を向上させるものである。以下に添付した図面を参照して詳細に説明する。なお、回路基板の製造方法は従来技術と同様であるので説明を省略する。
【００３０】
［実施の形態１］
本発明の第１の実施形態に係る回路基板は、図１乃至図８に示すように、回路基板に形成されるスルーホールの内壁、スルーホールのランド又はスルーホール内部に充填される部材の少なくとも一を所定の熱伝導率以下の材料で形成することにより、フロー実装時におけるスルーホールを介して伝達される熱の伝導を抑制するものであり、熱伝達経路に熱伝導率の低い材料を配設することにより、配線を伝わって表面実装部品のリード接合部のはんだに流入する熱を抑え、リード接合部に形成された化合物層の溶融を防止するものである。
【００３１】
ここで、スルーホールの内壁、ランド又はスルーホール内部に充填される部材の熱伝導率は低いほど良いが、電気伝導性の良好な金属を選択する必要があり、これらを総合的に勘案するとニッケル、パラジウム等が好ましく、ニッケルの熱伝導率が５８〜９０Ｗ／ｍ・Ｋ、パラジウムの熱伝導率が７６Ｗ／ｍ・Ｋであることから、熱伝導率を１００Ｗ／ｍ・Ｋ以下とすれば化合物層の溶融に起因する剥離等を抑制することができる。なお、具体的な構成については、第１乃至第５の実施例において詳述する。
【００３２】
［実施の形態２］
本発明の第２の実施形態に係る回路基板は、図９乃至図２２に示すように、回路基板に形成されるスルーホールと表面実装部品のリードが接合されるパッドとの間の配線の少なくとも一部を所定の熱伝導率以下の材料で形成するか、配線の長さを所定の値以上とするか、又は、配線の断面積を所定の値以下とすることにより、フロー実装時におけるスルーホールを介して伝達される熱の伝導を抑制するものであり、配線を伝わって表面実装部品のリード接合部のはんだに流入する熱を抑え、リード接合部に形成された化合物層の溶融を防止するものである。
【００３３】
ここで、配線の熱伝導率は前記した第１の実施形態と同様に１００Ｗ／ｍ・Ｋ以下が好ましく、また、本願発明者の実験によれば、配線長を１０ｍｍ以上、又は配線の断面積を０．００３５ｍｍ２以下とすれば、リード接合部の剥離等が生じないことを確認している。なお、具体的な構成については、第６乃至第１８の実施例において詳述する。
【００３４】
［実施の形態３］
本発明の第３の実施形態に係る回路基板は、図２３乃至図２６に示すように、多層配線基板の表面実装部品が実装される領域の少なくとも一部に内層ベタパターンを形成しない領域を設けることにより、フロー実装時に多層配線基板を横断して伝達される熱の伝導を抑制するものであり、多層配線基板内部を伝わって表面実装部品のリード接合部のはんだに流入する熱を抑え、リード接合部に形成された化合物層の溶融を防止するものである。なお、具体的な構成については、第１９乃至第２１の実施例において詳述する。
【００３５】
［実施の形態４］
本発明の第４の実施形態に係る回路基板は、図２７乃至図３０に示すように、フロー実装に際して回路基板を窒素ガス等を用いて上部から冷却したり、回路基板裏面に耐熱テープや樹脂を設け、フローはんだからの熱の流入を抑えることによって、リード接合部に形成された化合物層の溶融を防止するものである。なお、具体的な構成については、第２２及び第２３の実施例において詳述する。
【００３６】
［実施の形態５］
本発明の第５の実施形態に係る回路基板は、図３１に示すように、フロー実装に際して回路基板をパネルヒータ等により上部から温め、リード接合部に形成された化合物層のみならず、リード接合部のはんだ全体を溶融して、化合物層のみが溶融した場合に生じる剥離を防止するものである。なお、具体的な構成については、第２４の実施例において詳述する。
【００３７】
［実施の形態６］
本発明の第６の実施形態に係る回路基板は、図３２に示すように、表面実装部品のリードを熱膨張率の異なる２種以上の材料で形成し、接合部の温度上昇時にリードがパッドを押圧するように材料の組み合わせを選択することにより、リード接合部の化合物層が溶融した場合においても、リードの剥離を防止するものである。なお、具体的な構成については、第２５の実施例において詳述する。
【００３８】
［実施の形態７］
本発明の第７の実施形態に係る回路基板は、図３３乃至図３６に示すように、表面実装部品のリードを熱伝導率の高い材料で形成してリード接合部に流入した熱を表面実装基板本体側に移動しやすくしたり、表面実装部品の上部にヒートシンクを設けて熱容量を大きくすることによって、リード接合部に形成された化合物層の溶融を防止するものである。なお、具体的な構成については、第２６及び第２７の実施例において詳述する。
【００３９】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００４０】
［実施例１］
まず、本発明の第１の実施例に係る回路基板について、図１、図６乃至図８を参照して説明する。図１は、本実施例の回路基板の一部を模式的に示す断面図であり、図６乃至図８は、本実施例の効果を説明するための図である。図１に示すように、本実施例の回路基板は、スルーホール２ａが形成された回路基板１の表面に表面実装部品６が実装され、表面実装部品６のリード５と回路基板１のパッド７とは、はんだ８によって接続されている。また、スルーホール２ａとパッド７とは、ランド３及び配線４によって接続されている。
【００４１】
ここで、本実施例では、太線で示したスルーホール２ａを熱伝導率が所定の値以下、具体的には１００Ｗ／ｍ・Ｋ以下のニッケル、パラジウム等の材料によって形成することを特徴としており、上記構成により、フローはんだ付け時にスルーホール２ａ及びスルーホール２ａに充填されるはんだ９から、配線４を伝わって表面実装部品６用のパッド７、はんだ８、リード５に伝わる熱量を小さくすることができ、リード５とはんだ８或いはパッド７とはんだ８との間の剥離を抑制することができる。
【００４２】
また、スル−ホール２ａとして、例えばニッケルを用いた場合、ニッケルは銅と比較してはんだとの濡れ性が悪いため、図１に示すようにスルーホール２ａにはんだ９が充填されにくくなり、その結果、パッド７、はんだ８、リード５に伝わる熱量を小さくすることができる。これにより、パッド７、はんだ８、及びリード５の温度を、例えばパッド７又はリード５とはんだ８との界面に形成される化合物層の溶融温度である１７４℃以下に抑えることができ、表面実装部品のリード５とはんだ８或いはパッド７とはんだ８との間の剥離を更に抑制することができる。
【００４３】
ここで、フローはんだ付け時に上記パッド７、はんだ８及びリード５の温度が１７４℃以下となるような条件にて電子機器を製造した場合の効果について、実験データ（図６乃至図８）を用いて具体的に解説する。まず、本実施例の構造の回路基板１と従来構造の回路基板上に表面実装部品（２８ｍｍ□、端子ピッチ０．５ｍｍ、２０８ピンＱＦＰ）を、無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を用いてリフローはんだ付けした。その後、同じく無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を用いてフローはんだ付けを実施し、前記表面実装部品のはんだ接合部の剥離の有無を確認した。剥離の確認には光学顕微鏡及びＳＥＭを用い、外観観察及び断面観察を行った。
【００４４】
この実験の結果、スルーホールをＣｕで形成した従来構造の回路基板では、フローはんだ付け時に、パッド７、はんだ８及びリード５の温度がはんだ８とパッド７の界面に形成された化合物層を溶融する温度（１７５℃）以上になり、はんだ８とリード５との界面で剥離が発生する場合があるが、スルーホール２ａをニッケルで形成した本実施例の回路基板１では、フローはんだ付け時に、スルーホール２ａの熱伝導率が低いために、パッド７、はんだ８及びリード５の温度を低く（１７４℃以下）抑えることができ、一切剥離は確認されなかった。
【００４５】
この結果を図７及び図８の断面写真（図１のＡ−Ａ′線の断面）で説明する。リード５が１７５℃となる条件（従来構造）でのリード５の断面を示す図７からわかるように、はんだ８とパッド７との間に隙間が発生しており、この隙間により電子機器の信頼性が著しく低下するという不具合が生じる。これに対し、表面実装部品のリード５が１６５℃となる条件（本実施例の構造）での端子５の断面を示す図８から分かるように、はんだ８とリード５及びパッド７との間に特に異常は認められず、本実施例の構成は表面実装部品リード接合部の剥離に対して有効であることがわかる。
【００４６】
このように、表面実装型部品と挿入型部品が混在するような電子機器において、無鉛はんだを用いてはんだ付けを実施する場合、本実施例の回路基板１ではスルーホール２ａを熱伝導率の低い材料で形成することにより、フローはんだ時にリード５部分に流入する熱を少なくし、温度上昇を抑えることができるため、従来多発したリード接合部の剥離を抑制することができ、高信頼性の電子機器を製造することができる。
【００４７】
［実施例２］
次に、本発明の第２の実施例に係る回路基板について、図２を用いて説明する。図２は、第２の実施例の回路基板の一部を模式的に示す断面図である。なお、本実施例は、スルーホール２ａ内壁のみならず内部全体を熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下のニッケル、パラジウム等の材料にて充填することを特徴とするものである。
【００４８】
本実施例の場合も、前記した第１の実施例と同様に、フローはんだ付け時に、スルーホール２ａからリード５に伝導する熱を抑制することができるとともに、スルーホール２ａにフロー実装のはんだ９が充填されないために、はんだ９から直接受ける熱量を低減することができる。したがって、リード接合部の剥離を抑える効果がある。
【００４９】
［実施例３］
次に、本発明の第３の実施例に係る回路基板について、図３を用いて説明する。図３は、第３の実施例の回路基板の一部を模式的に示す断面図である。なお、本実施例は、スルーホール２周囲のランド３ａを熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下のニッケル、パラジウム等の材料にて形成することを特徴とするものである。この場合も前記した第１及び第２の実施例と同様に、フロー実装時にはんだ９及びスルーホール２から配線４を介してリード５に伝わる熱量を低減することができ、リード接合部の温度上昇を抑え、剥離を抑える効果がある。
【００５０】
［実施例４］
次に、本発明の第４の実施例に係る回路基板について、図４を用いて説明する。図４は、第４の実施例の回路基板の一部を模式的に示す断面図である。なお、本実施例は、スルーホール２ａ及びランド３ａを熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下、かつ、はんだの濡れ性の悪いニッケル等の材料にて形成したことを特徴とするものである。
【００５１】
スル−ホール２ａを、例えばニッケルで作製する場合、銅と比較してはんだとの濡れ性が悪く、スルーホール２にはんだ９が充填されにくくなり、パッド７、はんだ８、リード５に伝わる熱量が小さくなる。この場合も前記した第１乃至第３の実施例と同様に、フローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００５２】
［実施例５］
次に、本発明の第５の実施例に係る回路基板について、図５を用いて説明する。図５は、第５の実施例の回路基板の一部を模式的に示す断面図である。なお、本実施例は、スルーホール２ａを熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて充填すると共に、ランド３ａも熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成することを特徴とするものである。この場合も前記した第１乃至第４の実施例と同様に、フローはんだ付け時の熱伝導を抑制するとともに、スルーホール２にはんだ９が充填されないため、はんだから直接受ける熱量を低減することができ、リード接合部の剥離を抑える効果がある。
【００５３】
［実施例６］
本発明の第６の実施例に係る回路基板について、図９を参照して説明する。図９は、第６の実施例の回路基板に電子部品が実装された状態を示す上面図である。なお、本実施例は、ランド３、パッド７及び配線４を熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料、例えば、ニッケル、パラジウム等を用いて形成する事を特徴とするものである。
【００５４】
上記構成により、フローはんだ付け時にスルーホール２及びスルーホール２に充填されるはんだ９から、表面実装部品用のパッド７、はんだ８、リード５に伝わる熱量が、銅配線を用いた場合よりも小さくなる。これにより、パッド７、はんだ８、及びリード５の温度を、例えばパッド７又はリード５とはんだ８との界面に形成される化合物層の溶融温度である１７４℃以下に抑えることができ、表面実装部品６のリード５とはんだ８或いはパッド７とはんだ８との間の剥離が抑制できる。なお、パッド７とはんだとの濡れを考慮して、パッド７上に金フラッシュ処理等を施しても良い。
【００５５】
［実施例７］
次に、本発明の第７の実施例に係る回路基板について、図１０を用いて説明する。図１０は、第７の実施例の回路基板に電子部品が実装された状態を示す上面図である。なお、本実施例は、ランド３、配線４及びパッド７の一部（表面実装部品６のリード５と接続される部分）について、熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成したことを特徴とするものである。この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。なお、はんだ８とパッド７との濡れ性を考慮してパッド７表面に金フラッシュ処理等を施しても良いのは前記した第６の実施例と同様である。
【００５６】
［実施例８］
次に、本発明の第８の実施例に係る回路基板について、図１１を用いて説明する。図１１は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、ランド３とパッド７との間に形成された配線４ａの全区間を熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成したものであり、この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００５７】
［実施例９］
次に、本発明の第９の実施例に係る回路基板について、図１２を用いて説明する。図１２は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、ランド３とパッド７との間に形成された配線４の一部区間を熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成したものであり、この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００５８】
［実施例１０］
次に、本発明の第１０の実施の形態に係る回路基板について、図１３を用いて説明する。図１３は、ランド３とパッド７ａとの間の領域を拡大した平面図である。なお、本実施例は、ランド３とパッド７との間に形成された配線４ａの全区間及びパッド７ａを熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成したことを特徴とするものである。この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。なお、はんだとパッド７との濡れ性を考慮してパッド７表面に金フラッシュ処理等を施しても良い。
【００５９】
［実施例１１］
次に、本発明の第１１の実施例に係る回路基板について、図１４を用いて説明する。図１４は、ランド３ａとパッド７との間の領域を拡大した平面図である。なお、本実施例は、ランド３ａとパッド７との間に形成された配線４ａの全区間及びランド３ａを熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成したことを特徴とするものである。この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００６０】
［実施例１２］
次に、本発明の第１２の実施例に係る回路基板について、図１５を用いて説明する。図１５は、ランド３ａとパッド７ａとの間の領域を拡大した平面図である。なお、本実施例は、ランド３ａとパッド７ａとの間に形成された配線４ａの全区間及びランド３ａ、パッド７ａを熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成したものであり、この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００６１】
［実施例１３］
次に、本発明の第１３の実施例に係る回路基板について、図１６、図２２及び図４１を参照して説明する。図１６は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、ランド３とパッド７をつなぐ配線４ｂの長さを所定の値（１０ｍｍ）以上となるように形成する事を特徴とするものである。
【００６２】
上記構成により、フローはんだ付け時にスルーホール２及びスルーホール２に充填されるはんだ９から、配線４ｂを介して表面実装部品用のパッド７、はんだ８、リード５に伝わる熱量を、配線４ｂの長さに応じて小さくすることができる。これにより、パッド７、はんだ８、及びリード５の温度を化合物層の溶融温度である１７４℃以下に抑えることができ、表面実装部品のリード５とはんだ８或いはパッド７とはんだ８との間の剥離が抑制できる。
【００６３】
ここで、フローはんだ付け時に上記パッド７、はんだ８及びリード５の温度が１７４℃以下となる条件にて電子機器を製造した場合の効果について、実験データ（図２２）を用いて具体的に解説する。まず、銅配線基板上に表面実装部品（２８ｍｍ□、端子ピッチ０．６５ｍｍ、１６８ピンＱＦＰ）を、無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を用いてリフローはんだ付けした。その後、同じく無鉛はんだ（Ｓｎ−３．０Ａｇ−０．５Ｃｕ）を用いてフローはんだ付けを実施し、前記表面実装部品のはんだ接合部の剥離有無を確認した。剥離の確認には光学顕微鏡及びＳＥＭを用い、外観観察及び断面観察を行った。
【００６４】
この実験の結果、図２２（ａ）に示す長さ３ｍｍの配線４（従来例）では、リード温度が１８９℃となり、リード５とはんだ８との間及びパッド７とはんだ８との間に剥離が発生した。しかしながら、図２２（ｂ）に示す長さを１１ｍｍの配線４ｂ（本実施例）では、リード５の温度が１６８℃となり、剥離は求められず、本実施例の効果を確認することができた。
【００６５】
また、配線４の材料としてＣｕ材とＮｉ材を用いた場合の配線長と温度との関係を図４１に示す。図４１は、配線４の初期温度と１００℃とし、配線４の一端の温度を２５０℃に上げてから４秒後の他端の温度をシミュレーションにより求めたものである。図４１から分かるように、配線４として熱伝導率が大きいＣｕ材（黒丸印）を用いた場合には、配線４を伝って急速に熱が伝導するため、４秒後には両端の温度が同じになってしまうが、熱伝導率の小さいＮｉ材（黒四角印）を用いた場合には、熱の伝導が抑制されて１０ｍｍ程度でほぼ一定の値となり、他端の温度は低く保たれることがわかる。この結果から、配線長は１０ｍｍ以上が好ましいことが確認された。
【００６６】
［実施例１４］
次に、本発明の第１４の実施例に係る回路基板について、図１７を用いて説明する。図１７は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、配線４ｃの断面積を０．００３５ｍｍ２以下となるように形成したことを特徴とするものである。この場合も第１３の実施例と同様の結果を得られ、フローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００６７】
［実施例１５］
次に、本発明の第１５の実施例に係る回路基板について、図１８を用いて説明する。図１８は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、配線４の一部区間のみ断面積が０．００３５ｍｍ２以下となるように形成したことを特徴とするものである。この場合も前記した第１３及び第１４の実施例と同様の結果を得られ、フローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００６８】
［実施例１６］
次に、本発明の第１６の実施例に係る回路基板について、図１９を用いて説明する。図１９は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、配線４ｄの総延長が１０ｍｍ以上となるように形成し、かつ、配線４ｄの断面積を０．００３５ｍｍ２以下としたことを特徴とするものである。この場合も第１３乃至第１５の実施例と同様の結果が得られ、フローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００６９】
［実施例１７］
次に、本発明の第１７の実施例に係る回路基板について、図２０を用いて説明する。図２０は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、配線４ｄの総延長が１０ｍｍ以上となるように形成し、かつ配線４ｄの一部の断面積を０．００３５ｍｍ２以下にしたものである。この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００７０】
［実施例１８］
次に、本発明の第１８の実施例に係る回路基板について、図２１を用いて説明する。図２１は、ランド３とパッド７との間の領域を拡大した平面図である。なお、本実施例は、配線４ｂがランド３とパッド７の間で直線にて結ばれない場合に、配線４ｂの総延長が１０ｍｍ以上となるように形成したことを特徴とするものであり、この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００７１】
なお、配線パターンは、図２１の形態に限定されるわけではなく、配線４ｂの全域あるいはその一部の断面積を０．００３５ｍｍ２以下にすることでより効果的に熱伝導を抑制することができることは言うまでもない。
【００７２】
［実施例１９］
本発明の第１９の実施例に係る回路基板について、図２３及び図２４を参照して説明する。図２３は第１９の実施例の回路基板に電子部品が実装された状態を示す上面図、図２４は図２３のＢ−Ｂ′断面図である。なお、回路基板の製造方法は従来技術と同様であるので説明を省略する。本実施例は、図２３及び図２４に示す表面実装部品６の実装位置直下の基板部分を内層ベタパターン禁止領域１３とする事を特徴とするものである。
【００７３】
上記構成により、フローはんだ付け時にスルーホール２及びスルーホール２に充填されるはんだ９から、内層配線１１、絶縁層１２を通して、パッド７、はんだ８、リード５に伝わる熱量が減少する。また、フロー時にソルダーレジスト１０に接触するはんだから絶縁層１２、内層配線１１に伝わる熱量も減少するため、基板中の内層ベタパターン禁止領域１３部分の温度が低下し、従ってパッド７、はんだ８、リード５の温度も低下する。これにより、パッド７、はんだ８、及びリード５の温度を化合物層の溶融温度である１７４℃以下に抑えることで、表面実装部品のリード５とはんだ８或いはパッド７とはんだ８との間の剥離が抑制できる。
【００７４】
［実施例２０］
次に、本発明の第２０の実施例に係る回路基板について、図２５を用いて説明する。図２５は、内層ベタパターン禁止領域１３をパッド端７ｂの外側まで拡張して形成したものである。内層ベタ禁止領域１３は、パッド端７ｂより内側を含んでいれば良く、この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００７５】
［実施例２１］
次に、本発明の第２１の実施例に係る回路基板について、図２６を用いて説明する。図２６は、内層ベタパターン禁止領域１３を内層配線１１の一部に適用したものであり、この場合もフローはんだ付け時の熱伝導を抑制し、リード接合部の剥離を抑える効果がある。
【００７６】
［実施例２２］
次に、本発明の第２２の実施例に係る回路基板について、図２７を用いて説明する。本実施例は、表面実装部品のリード周囲およびリード接合部のはんだ周囲あるいは配線、スルーホール、ランド等を冷却することを特徴とするものである。図２７に示すように、例えば、フローはんだ付け時に回路基板１をはさんで、はんだ槽１９とは反対側にノズルあるいはファン１５を設け、窒素やエア１６を吹き付けるものである。リード周囲およびはんだ周囲あるいは配線、スルーホール、ランド等を冷却する事により、リード接合部のはんだの温度上昇を抑制する事ができ、リード又はパッドとはんだとの界面に形成される化合物層の溶融を防ぎ、リード接合部の剥離を抑える効果がある。
【００７７】
［実施例２３］
次に、本発明の第２３の実施例に係る回路基板について、図２８乃至図３０を用いて説明する。本実施例は、回路基板１の表面実装型部品６搭載面とは反対の非搭載面の表面実装型部品６、リード５およびはんだ８の直下部分、あるいはスルーホール２、ランド３部分のいずれか、またはすべてを含む部分に、図２８及び図２９に示すように、熱伝導を低減する耐熱テープ２０（アルミテープ）または熱伝導率の低い樹脂あるいはソルダ−レジスト２１で覆うものである。
【００７８】
なお、図２８及び図２９は、表面実装部品６が実装される領域近傍のみを図示しており、回路基板１には、図３０に示すようにフローはんだ付けによって挿入部品２６が実装される領域も形成されている。従って、上記耐熱テープ２０又は樹脂２１は、少なくとも挿入部品２６が実装されるスルーホール２を除く領域に形成することが好ましいが、樹脂２１を表面実装部品６と接続されるスルーホール２領域に形成するのみでも、スルーホール２内へのはんだ９の流入を防止することをでき、熱伝導を抑制する効果は期待できる。
【００７９】
このように、本実施例の構成により、フローはんだ付け時の熱伝導を抑制し、また、表面実装部品６のリードと接続されるスルーホール内にはんだが流入することを防止することができ、リード接合部の剥離を抑える効果がある。
【００８０】
［実施例２４］
次に、本発明の第２４の実施例に係る回路基板について、図３１を用いて説明する。本実施例は、リード５周囲およびはんだ８周囲を上昇させることを特徴とするものである。図３１のように、フローはんだ付け時に回路基板１をはさんで、はんだ槽１９とは反対側にパネルヒータ、温風等の加熱手段を設け、回路基板１全体あるいは雰囲気温度あるいはリード５周囲およびはんだ８周囲を温める事により、リード接合部に形成される化合物層のみならず、はんだ８全体を溶融し、実装部品等の反りによるリード接合部の剥離を抑える効果がある。
【００８１】
［実施例２５］
次に、本発明の第２５の実施例に係る回路基板について、図３２を用いて説明する。本実施例は、回路基板１に実装する表面実装部品６において、表面実装部品６のリード５を２層構造とし、回路基板１側に配置される第１の層２３をＮｉ等の熱膨張係数の大きい材料、第１の層２３上部に配置される第２の層２４を銅等の熱膨張係数の小さい材料で形成することを特徴とするものである。この場合、フローはんだ付けの際に、加熱による熱膨張係数の違いによりリード５を回路基板１側に押し付ける方向に力が働くため、リード接合部の剥離を抑える効果がある。
【００８２】
なお、第２の層２４が第１の層２３よりも熱膨張係数の大きくなるような材料の組み合わせであれば良く、第１の層２３を４２アロイとし、第２の層２４をＮｉとしても同様の効果を奏するができる。また、リード５は、２層以上の複数層の積層構造としても良いし、第１の層あるいは第２の層のいずれかになり得る片面にめっき加工で設けることも可能である。
【００８３】
更に、リード５の全体を熱膨張係数の異なる材料の積層構造とする場合に限らず、リード５の屈曲部分のみに熱膨張係数の異なる材料を部分的に形成（例えば、屈曲部の上側に熱膨張係数の大きい材料を形成したり、屈曲部の下側に熱膨張係数の小さい材料を形成）し、温度上昇時にリード５が回路基板１側に押圧されるような構成とすることもできる。
【００８４】
［実施例２６］
次に、本発明の第２６の実施例に係る回路基板について、図３３を用いて説明する。本実施例は、回路基板１に実装する表面実装部品６のリード５ａを熱伝導率の高い材料、例えば、通常用いられるＣｕ（１００℃における熱伝導率３９５Ｗ／ｍ・Ｋ）よりも熱伝導率の高いＡｇ（１００℃における熱伝導率４２２Ｗ／ｍ・Ｋ）等で形成することを特徴とするものである。この場合、フローはんだ付けに際し、リード接合部のはんだ８に流入した熱をリード５ａを通して表面実装部品６側に効率よく逃がすことができるため、リード接合部の温度上昇を抑え、合金化層の溶融を防止することができ、リード接合部の剥離を抑える効果がある。
【００８５】
［実施例２７］
次に、本発明の第２７の実施例に係る回路基板について、図３４乃至図３６を用いて説明する。本実施例は、回路基板１に実装する表面実装部品６上にヒートシンク等の熱容量の大きい部材を設け、フローはんだ付け時にリード接合部に流入した熱を吸収してはんだ８の温度上昇を抑制することを特徴とするものである。具体的には、図３４に示すように、表面実装部品６上のみにヒートシンク２５を設け、部品本体の熱容量を大きくし、リード５からの熱を吸収しやすくするものである。また、図３５は、更にヒートシンク２５の端部をリード５に接触させる構造、図３６はヒートシンク２５の端部をはんだ８に接触させる構造であり、熱の吸収をより促進させるものである。このように、ヒートシンク２５を設けることにより、リード接合部のはんだ８に流入した熱をリード５を通して表面実装部品６で効率よく吸収することができるため、はんだ８の温度上昇を抑えることができ、リード接合部の剥離を抑える効果がある。
【００８６】
また、このヒートシンク２５は、リード５から流入した熱を吸収するのみならず、重りとしての機能も有し、フローはんだ付け時に化合物層やはんだ８が溶融した場合に、リード５を回路基板１側に押しつける働きも有するため、リード接合部の剥離を更に抑制することが可能となる。
【００８７】
なお、ヒートシンク２５の材料としては熱容量の大きい金属等の任意の材料を用いることができる。ヒートシンク２５を金属で形成した場合、図３５及び図３６に示した形態ではリード５がショートしてしまうため、フローはんだ付け時のみヒートシンク２５を装着することが好ましく、また、セラミックス等の絶縁性部材を用いても良い。また、図３６の形態では、ヒートシンク２５ははんだ８に接触するため、その部材としてははんだとの濡れ性の悪い材料を選択することが好ましい。
【００８８】
以上示した実施例は、いずれかを選択して単独で実施することも可能であり、また、適宜組み合わせて実施することも可能である。
【００８９】
【発明の効果】
以上説明したように、本願発明によれば、スルーホール、表面実装部品用電極パッド及びこれらを結ぶ配線を備え、前記電極パッドに表面実装部品が無鉛はんだを用いて実装される回路基板において、スルーホール、ランド、配線の少なくとも一を熱伝導率が所定の値（１００Ｗ／ｍ・Ｋ）以下の材料にて形成するという基本構成に基づき、フローはんだ付け時にスルーホールおよびスルーホールに充填されるはんだから電極パッドに伝わる熱量を低下させる事により、表面実装部品電極の温度上昇を抑え、リード接合部の剥離を抑制する効果を奏する。
【００９０】
また、本願発明によれば、スルーホール、表面実装部品用電極パッド及びこれらを結ぶ配線を備え、電極パッドに表面実装部品が無鉛はんだを用いて実装される回路基板において、配線の長さを所定の値（１０ｍｍ）以上としたり、配線の断面積を所定の値（０．００３５ｍｍ２）以下で形成するという基本構成に基づき、フローはんだ付け時にスルーホールおよびスルーホールに充填されるはんだから電極パッドに伝わる熱量を低下させる事により、表面実装部品電極の温度上昇を抑え、リード接合部の剥離を抑制する効果を奏する。
【００９１】
また、本願発明によれば、スルーホール、表面実装部品用電極パッド及びこれらを結ぶ配線を備え、電極パッドに表面実装部品が無鉛はんだを用いて実装される多層基板において、表面実装部品直下の回路基板内層の全部又は一部をベタパターンの配置禁止領域とするという基本構成に基づき、フローはんだ付け時にスルーホール、スルーホールに充填されるはんだから前記内層ベタパターン、絶縁層を介して電極パッドに伝わる熱量を低下させる事により、表面実装部品電極の温度上昇を抑え、リード接合部の剥離を抑制する効果を奏する。
【００９２】
そして、表面実装部品電極の温度上昇を、表面実装部品のリード又は回路基板の電極パッドとはんだとの界面に形成される化合物層の溶融温度である１７４℃以下に抑える事により、無鉛はんだを用いて表面実装をした後にフロー実装する事により発生するリード接合部の剥離を抑制できる回路基板を提供する事ができる。
【００９３】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得る事は明らかである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係る回路基板の構造を示す断面図である。
【図２】本発明の第２の実施例に係る回路基板の構造を示す断面図である。
【図３】本発明の第３の実施例に係る回路基板の構造を示す断面図である。
【図４】本発明の第４の実施例に係る回路基板の構造を示す断面図である。
【図５】本発明の第５の実施例に係る回路基板の構造を示す断面図である。
【図６】本発明の効果を説明するための図であり、従来例と本発明との比較実験データである。
【図７】図６の実験データに基づく、従来例の製造不良発生を示す断面写真である。
【図８】図６の実験データに基づく、本発明の第１の実施例の効果を示す断面写真である。
【図９】本発明の第６の実施例に係る回路基板の構造を示す上面図である。
【図１０】本発明の第７の実施例に係る回路基板の構造を示す上面図である。
【図１１】本発明の第８の実施例に係る回路基板の構造を示す上面拡大図である。
【図１２】本発明の第９の実施例に係る回路基板の構造を示す上面拡大図である。
【図１３】本発明の第１０の実施例に係る回路基板の構造を示す上面拡大図である。
【図１４】本発明の第１１の実施例に係る回路基板の構造を示す上面拡大図である。
【図１５】本発明の第１２の実施例に係る回路基板の構造を示す上面拡大図である。
【図１６】本発明の第１３の実施例に係る回路基板の構造を示す上面拡大図である。
【図１７】本発明の第１４の実施例に係る回路基板の構造を示す上面拡大図である。
【図１８】本発明の第１５の実施例に係る回路基板の構造を示す上面拡大図である。
【図１９】本発明の第１６の実施例に係る回路基板の構造を示す上面拡大図である。
【図２０】本発明の第１７の実施例に係る回路基板の構造を示す上面拡大図である。
【図２１】本発明の第１８の実施例に係る回路基板の構造を示す上面拡大図である。
【図２２】従来例と本発明の比較写真である。
【図２３】本発明の第１９の実施例に係る回路基板の構造を示す上面図である。
【図２４】本発明の第１９の実施例に係る回路基板の構造を示す断面図である。
【図２５】本発明の第２０の実施例に係る回路基板の構造を示す断面図である。
【図２６】本発明の第２１の実施例に係る回路基板の構造を示す断面図である。
【図２７】本発明の第２２の実施例に係るフローはんだ付けの様子を示す断面図である。
【図２８】本発明の第２３の実施例に係る回路基板の構造を示す断面図である。
【図２９】本発明の第２３の実施例に係る回路基板の構造を示す断面図である。
【図３０】本発明の第２３の実施例に係る回路基板の構造を示す断面図である。
【図３１】本発明の第２４の実施例に係るフローはんだ付けの様子を示す断面図である。
【図３２】本発明の第２５の実施例に係る回路基板の構造を示す断面図である。
【図３３】本発明の第２６の実施例に係る回路基板の構造を示す断面図である。
【図３４】本発明の第２７の実施例に係る回路基板の構造を示す断面図である。
【図３５】本発明の第２７の実施例に係る回路基板の構造を示す断面図である。
【図３６】本発明の第２７の実施例に係る回路基板の構造を示す断面図である。
【図３７】従来の回路基板を示す上面図である。
【図３８】従来の回路基板を示す上面拡大図である。
【図３９】従来の回路基板を示す断面図である。
【図４０】従来の多層配線基板を示す断面図である。
【図４１】本発明の効果を説明するための図である。
【符号の説明】
１ 回路基板
２ スルーホール
２ａ スルーホール（熱伝導率１００Ｗ／ｍ・Ｋ以下）
３ ランド
３ａ ランド（熱伝導率１００Ｗ／ｍ・Ｋ以下）
４ 配線
４ａ 配線（熱伝導率１００Ｗ／ｍ・Ｋ以下）
４ｂ 配線（長さ１０ｍｍ以上）
４ｃ 配線（断面積０．００３５ｍｍ２以下）
４ｄ 配線（長さ１０ｍｍ以上、かつ、断面積０．００３５ｍｍ２以下）
５ リード
５ａ リード（熱伝導率の高い材料）
６ 表面実装型部品
７ パッド
７ａ パッド（熱伝導率１００Ｗ／ｍ・Ｋ以下）
７ｂ パッド端
８ はんだ（表面実装時）
９ はんだ（フロー実装時）
１０ ソルダーレジスト
１１ 内層配線
１２ 絶縁層
１３ 内層ベタパターン禁止領域
１４ 多層配線板
１５ ノズル（ファン）
１６ 窒素ガス(空気)
１７ａ 一次噴流ノズル
１７ｂ 一次噴流
１８ａ 二次噴流ノズル
１８ｂ 二次噴流
１９ はんだ槽
２０ 耐熱テープ
２１ 樹脂
２２ パネルヒータ
２３ 第１の層
２４ 第２の層
２５ ヒートシンク
２６ 挿入部品

Claims (13)

  1. 回路基板表面に実装される表面実装部品の端子と前記回路基板の電極パッドとのはんだ接合部における、前記端子と前記はんだとの界面、又は、前記電極パッドと前記はんだとの界面に、前記はんだと前記端子と前記電極パッドとを構成する元素の一部からなる化合物層を有する回路基板において、
    前記表面実装部品搭載面と反対側の前記回路基板裏面から前記電極パッドに至る熱伝導経路に、所定の値以下の熱伝導率を有する材料からなる、熱の伝導を抑制する手段を備え、該手段により、前記回路基板裏面のフローはんだ付け時における前記接合部の温度が、前記化合物層の溶融温度以下に維持されることを特徴とする回路基板。
  2. 前記化合物層が、前記はんだに含まれる錫及び銀と、前記端子又は前記電極パッドに含まれる鉛とからなる３元化合物を含むことを特徴とする請求項１に記載の回路基板。
  3. 前記電極パッドと接続されるスルーホール、又は、該スルーホールの周囲に形成されるランドの少なくとも一方が、所定の値以下の熱伝導率を有する材料で形成されることを特徴とする請求項１又は２に記載の回路基板。
  4. 前記電極パッドと接続されるスルーホール内部に、所定の値以下の熱伝導率を有する材料が充填されることを特徴とする請求項１乃至３のいずれか一に記載の回路基板。
  5. 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少なくとも一部が、所定の値以下の熱伝導率を有する材料で形成されることを特徴とする請求項１乃至４のいずれか一に記載の回路基板。
  6. 前記所定の熱伝導率が、１００Ｗ／ｍ・Ｋ以下に設定されることを特徴とする請求項３乃至５のいずれか一に記載の回路基板。
  7. 前記所定の熱伝導率を有する材料が、ニッケル又はパラジウムからなることを特徴とする請求項３乃至５のいずれか一に記載の回路基板。
  8. 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線が、所定の長さ以上となるように形成されることを特徴とする請求項１乃至７のいずれか一に記載の回路基板。
  9. 前記配線の長さが、１０ｍｍ以上であることを特徴とする請求項８記載の回路基板。
  10. 前記電極パッドと接続されるスルーホールと該電極パッドとを繋ぐ配線の少なくとも一部が、所定の断面積以下となるように形成されることを特徴とする請求項１乃至９のいずれか一に記載の回路基板。
  11. 前記所定の断面積が、０．００３５ｍｍ ２ 以下であることを特徴とする請求項１０記載の回路基板。
  12. 前記回路基板が多層配線基板からなり、前記表面実装部品の実装位置直下を含む領域の内層の全部又は一部に、ベタパターンの形成が禁止される領域を有することを特徴とする請求項１乃至１１のいずれか一に記載の回路基板。
  13. 請求項１乃至１２のいずれか一に記載の前記回路基板を用いて形成されることを特徴とする電子機器。
JP2001169576A 2001-04-10 2001-06-05 回路基板及び該回路基板を用いた電子機器 Expired - Fee Related JP4923336B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001169576A JP4923336B2 (ja) 2001-04-10 2001-06-05 回路基板及び該回路基板を用いた電子機器
PCT/JP2002/003526 WO2002087296A1 (fr) 2001-04-10 2002-04-09 Carte de circuit imprime, procede de montage de cette carte de circuit imprime et dispositif electronique utilisant cette derniere
CNB02808019XA CN1245857C (zh) 2001-04-10 2002-04-09 电路基板及其安装方法、以及使用该电路基板的电子设备
US10/474,427 US20040238211A1 (en) 2001-04-10 2002-04-09 Circuit board, circuit board mounting method, and electronic device using the circuit board
TW091107268A TW589732B (en) 2001-04-10 2002-04-10 Circuit board, method of mounting surface mounting component on circuit board, and electronic equipment using the same circuit board
US11/612,873 US20070102490A1 (en) 2001-04-10 2006-12-19 Circuit board,method of mounting surface mounting component on circuit board, and electronic equipment using the same circuit board

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001-110886 2001-04-10
JP2001110886 2001-04-10
JP2001110886 2001-04-10
JP2001169576A JP4923336B2 (ja) 2001-04-10 2001-06-05 回路基板及び該回路基板を用いた電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011096410A Division JP5382057B2 (ja) 2001-04-10 2011-04-22 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器

Publications (2)

Publication Number Publication Date
JP2002374051A JP2002374051A (ja) 2002-12-26
JP4923336B2 true JP4923336B2 (ja) 2012-04-25

Family

ID=26613342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001169576A Expired - Fee Related JP4923336B2 (ja) 2001-04-10 2001-06-05 回路基板及び該回路基板を用いた電子機器

Country Status (5)

Country Link
US (2) US20040238211A1 (ja)
JP (1) JP4923336B2 (ja)
CN (1) CN1245857C (ja)
TW (1) TW589732B (ja)
WO (1) WO2002087296A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889429B2 (en) * 2001-03-26 2005-05-10 Semiconductor Components Industries, L.L.C. Method of making a lead-free integrated circuit package
JP2005150263A (ja) * 2003-11-13 2005-06-09 Nitto Denko Corp 両面配線回路基板
JPWO2005074338A1 (ja) 2004-01-29 2007-07-26 日本電気株式会社 回路基板
JP3804803B2 (ja) * 2004-02-12 2006-08-02 沖電気工業株式会社 電子部品搭載用基板及び半導体装置
JP5011765B2 (ja) * 2005-03-15 2012-08-29 富士ゼロックス株式会社 液滴吐出ヘッド及び液滴吐出装置
US7718927B2 (en) * 2005-03-15 2010-05-18 Medconx, Inc. Micro solder pot
DE602006012833D1 (de) * 2005-06-24 2010-04-22 Taiwan Semiconductor Mfg Substrate zur verhinderung von wellungen und herstellungsverfahren dafür
JP4265578B2 (ja) * 2005-06-30 2009-05-20 オムロン株式会社 回路基板
JP4533283B2 (ja) * 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US20080014772A1 (en) * 2006-07-14 2008-01-17 Juki Corporation Component mounting position correcting method and component mouting apparatus
JP4962175B2 (ja) * 2007-03-13 2012-06-27 日立化成工業株式会社 プリント配線板
US7910838B2 (en) * 2008-04-03 2011-03-22 Advanced Interconnections Corp. Solder ball interface
CN102017820A (zh) * 2008-04-24 2011-04-13 日本电气株式会社 基板,表面安装部件的安装结构以及电子设备
TWI404479B (zh) * 2009-12-21 2013-08-01 Zhen Ding Technology Co Ltd 表面貼裝結構及具有該表面貼裝結構之電路板
US20110155792A1 (en) * 2009-12-30 2011-06-30 Russell James V Method and apparatus for scoring or skiving a solder dam
US20140311774A1 (en) * 2010-10-14 2014-10-23 Nec Corporation Board, mounting structure of surface mounting component, and electronic device
EP2849350B1 (en) * 2012-04-26 2019-06-12 Hitachi, Ltd. Marker for mobile communication
KR101431918B1 (ko) * 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
ITMI20130520A1 (it) 2013-04-05 2014-10-06 St Microelectronics Srl Realizzazione di un dissipatore di calore tramite saldatura ad onda
JP6101151B2 (ja) * 2013-05-22 2017-03-22 日東電工株式会社 回路付きサスペンション基板およびその製造方法
FI20135993L (fi) * 2013-10-04 2015-04-05 Tellabs Oy Piirikortti
US9401682B2 (en) * 2014-04-17 2016-07-26 Freescale Semiconductor, Inc. Structure for a radio frequency power amplifier module within a radio frequency power amplifier package
US10420255B2 (en) * 2016-09-14 2019-09-17 Jtekt Corporation Electronic control device
FR3098078B1 (fr) * 2019-06-28 2021-07-09 Aptiv Tech Ltd Circuit imprimé et procédé pour la mesure de la température dans un connecteur électrique de puissance
TWI811784B (zh) * 2019-08-05 2023-08-11 美商蘋果公司 使用光子焊接技術之電子總成及其組裝方法
JP2021048272A (ja) 2019-09-19 2021-03-25 株式会社東芝 ディスク装置
CN110996232B (zh) * 2019-11-22 2021-01-15 歌尔股份有限公司 一种发声装置单体及电子设备
US11570894B2 (en) 2020-05-15 2023-01-31 Rockwell Collins, Inc. Through-hole and surface mount printed circuit card connections for improved power component soldering

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3605244A (en) * 1966-04-20 1971-09-20 Electrovert Mfg Co Ltd Soldering methods and apparatus
US3726007A (en) * 1971-02-02 1973-04-10 Martin Marietta Corp Component side printed circuit soldering
US3874068A (en) * 1972-01-19 1975-04-01 Dynamics Corp America Wave soldering electrical connections
US4321423A (en) * 1980-05-15 1982-03-23 Aavid Engineering, Inc. Heat sink fastenings
JPS6286894A (ja) * 1985-10-14 1987-04-21 松下電器産業株式会社 印刷配線基板
JPH02192792A (ja) * 1989-01-20 1990-07-30 Tokyo Electric Co Ltd 低耐熱性電子部品の半田付け方法
JP2586688B2 (ja) * 1990-05-07 1997-03-05 上村工業株式会社 ガラス―金属複合物の電気めっき方法
US5155904A (en) * 1991-04-03 1992-10-20 Compaq Computer Corporation Reflow and wave soldering techniques for bottom side components
GB9121003D0 (en) * 1991-10-03 1991-11-13 Boc Group Plc Soldering
JPH0685445A (ja) * 1992-09-04 1994-03-25 Matsushita Electric Ind Co Ltd 両面実装工法
JPH07170061A (ja) * 1993-12-15 1995-07-04 Fujitsu Ltd 電気部品の実装方法
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5488539A (en) * 1994-01-21 1996-01-30 Sun Microsystems, Inc. Protecting cot packaged ICs during wave solder operations
US5615086A (en) * 1994-05-17 1997-03-25 Tandem Computers Incorporated Apparatus for cooling a plurality of electrical components mounted on a printed circuit board
JPH0955583A (ja) * 1995-08-11 1997-02-25 Hitachi Ltd 多層配線基板およびその製造方法
GB2308560B (en) * 1995-12-23 1999-06-23 Ibm Improvements in solder joint strength
US5785233A (en) * 1996-02-01 1998-07-28 Btu International, Inc. Apparatus and method for solder reflow bottom cooling
US5730932A (en) * 1996-03-06 1998-03-24 International Business Machines Corporation Lead-free, tin-based multi-component solder alloys
US5734556A (en) * 1996-06-26 1998-03-31 Sun Microsystems, Inc. Mechanical heat sink attachment having two pin headers and a spring clip
JPH1187896A (ja) * 1997-09-10 1999-03-30 Canon Inc プリント配線板
US6138893A (en) * 1998-06-25 2000-10-31 International Business Machines Corporation Method for producing a reliable BGA solder joint interconnection
US6045032A (en) * 1998-07-31 2000-04-04 Delco Electronics Corp. Method of preventing solder reflow of electrical components during wave soldering
US6075700A (en) * 1999-02-02 2000-06-13 Compaq Computer Corporation Method and system for controlling radio frequency radiation in microelectronic packages using heat dissipation structures
JP3580173B2 (ja) * 1999-04-02 2004-10-20 セイコーエプソン株式会社 高周波無線用フリップチップ実装体
US6202916B1 (en) * 1999-06-08 2001-03-20 Delphi Technologies, Inc. Method of wave soldering thin laminate circuit boards
JP2000357869A (ja) * 1999-06-17 2000-12-26 Sony Corp 部品の実装方法
JP2001036233A (ja) * 1999-07-21 2001-02-09 Hitachi Ltd Ｐｂフリーはんだを用いた実装構造体
JP2002043734A (ja) * 2000-07-24 2002-02-08 Senju Metal Ind Co Ltd プリント基板のはんだ付け方法およびその装置

Also Published As

Publication number Publication date
JP2002374051A (ja) 2002-12-26
US20070102490A1 (en) 2007-05-10
CN1502218A (zh) 2004-06-02
WO2002087296A1 (fr) 2002-10-31
CN1245857C (zh) 2006-03-15
US20040238211A1 (en) 2004-12-02
TW589732B (en) 2004-06-01

Similar Documents

Publication Publication Date Title
JP4923336B2 (ja) 回路基板及び該回路基板を用いた電子機器
US7936569B2 (en) Circuit device and method of manufacturing the same
US6929169B2 (en) Solder joint structure and method for soldering electronic components
JP5382057B2 (ja) 回路基板に実装される表面実装部品及び該回路基板の実装方法並びに該回路基板を用いた電子機器
KR100629826B1 (ko) 접합재 및 이를 이용한 회로 장치
JP4200325B2 (ja) 半田接合用ペーストおよび半田接合方法
US6485843B1 (en) Apparatus and method for mounting BGA devices
TW540263B (en) Land portion of printed wiring board, method for manufacturing printed wiring board, and printed wiring board mounting method
JP4211828B2 (ja) 実装構造体
JP2006303392A (ja) プリント配線板と電子回路基板及びその製造方法
KR100808746B1 (ko) 회로 장치의 제조 방법
US6732907B2 (en) Soldering method, soldering device, and method and device of fabricating electronic circuit module
JP2002359459A (ja) 電子部品の実装方法、プリント配線基板および実装構造体
WO2005072032A1 (ja) 回路基板、回路基板の実装構造および回路基板の実装方法
KR20120050834A (ko) 반도체 패키지 기판의 제조방법
US20040026769A1 (en) Mounting structure of electronic device and method of mounting electronic device
US20060049238A1 (en) Solderable structures and methods for soldering
JP2002026482A (ja) 電子部品の実装構造
JP2004228261A (ja) プリント回路板
JP2002368038A (ja) フリップチップ実装方法
KR20120012347A (ko) 인쇄회로기판 및 그의 제조 방법
JP2002299806A (ja) 実装基板およびその製造方法、それを用いた電子機器
JP2003069214A (ja) 非鉛系はんだを用いる電子回路基板の製造方法
WO2005112531A1 (ja) 回路基板及びこの回路基板を用いた電子機器
JP2004335507A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110610

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110610

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20111110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees