JP4477520B2

JP4477520B2 - キャリアリーク低減送信回路

Info

Publication number: JP4477520B2
Application number: JP2005041955A
Authority: JP
Inventors: 聡田中; 幸徳赤峰
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2005-02-18
Filing date: 2005-02-18
Publication date: 2010-06-09
Anticipated expiration: 2025-02-18
Also published as: JP2006229669A; US20060189283A1; US7606323B2

Description

本発明は、周波数変換が行なわれる非定振幅変調に伴って発生するキャリアリークを抑圧する送信回路に関する。

携帯電話等の移動体通信において、ＧＭＳＫ（Gaussian Minimum Shift Keying）変調等による定振幅の送信信号を採用する場合には、オフセットＰＬＬ（Phase Locked Loop）を送信回路に用いることが多く行なわれている。オフセットＰＬＬは、例えば非特許文献１にその動作の詳細が記述されているように、電圧制御発振器に変調を掛けることで変調信号を送信周波数に変換する。

また、８値ＰＳＫ（Phase Shift Keying）変調等による多値多相（従って、非定振幅）の送信信号を採用する場合には、二重平衡変調器を送信回路に用いることが多く行なわれている。二重平衡変調器は、例えば特許文献１に記載されているように、搬送波でオンオフする一対のトランジスタを二組用い、二組のそれぞれの電流を差動の変調信号に応じて変化させるものである。

ベーツァド・ラザビ（Behzad Razavi）、「アールエフ・トランスミッタ・アーキテクチャ・アンド・サーキッツ（RF Transmitter Architectures and Circuits）」、（米国）、アイイーイーイー・１９９９・カスタム・インテグレイテッド・サーキッツ・コンファレンス（IEEE 1999 Custom Integrated Circuits Conference）予稿集、１９９９年、ｐ．１９７−２０４特開２００１−２２３５３５号公報

移動体通信、特に携帯電話では、音声サービス、メールサービスを中心に世界に広く事業が拡大してきたが、これからは画像、インターネットなど高速データを扱うサービスが拡大すると予想される。携帯電話の中で最も普及率の大きいＧＳＭでは、高速化に向けて、定振幅変調である従来のＧＭＳＫ変調を用いる方式から、多値変調、即ち非定振幅変調の８値ＰＳＫ変調を用いたＥＤＧＥ（Enhanced Data for Global Evolution）方式への移行が進んでいる。更には、日本国内で普及が始まっているＷ−ＣＤＭＡ（Wideband-Code Division Multiple Access）との併用も進んでいる。

従来のＧＳＭ（定振幅ＧＭＳＫ変調）では、上述のオフセットＰＬＬが送信回路に用いられてきた。オフセットＰＬＬでは、発振器を直接変調するために、不要妨害波の輻射を少なくすることができる。

一方、ＥＤＧＥで用いられる８値ＰＳＫ変調や、Ｗ−ＣＤＭＡで用いられるＱＰＳＫ（Quadrature Phase Shift Keying）変調等によって得られる、位相と振幅の双方に変調情報を持つ変調信号に対しては、オフセットＰＬＬ方式を適用することができず、例えば図１８に示す直交変調型の送信回路が必要となる。

直交変調型送信回路は２つのミキサ回路８２，８３と２分周器８４、利得可変増幅器８５などで構成される。また、ミキサ回路８２，８３のそれぞれに上述の二重平衡変調器が多く採用される。

この場合、ミキサ回路８２，８３で搬送波（キャリア）が出力側に漏れるキャリアリークの抑圧が課題となる。図１９にミキサ回路のバラツキに起因するスプリアス（不要妨害波）と送信信号の関係を示す。送信信号８６に対してミキサ回路の直流オフセットに起因したキャリアリーク８７と、２分周器で発生する局部発振信号の位相誤差に起因するイメージ信号８８があり、このうちキャリアリークが最も支配的なスプリアスとなる。直流オフセットは集積回路上のトランジスタ特性、抵抗値のバラツキに起因するもので本質的に存在する。近年進んでいるＣＭＯＳ（Complementary Metal Oxide Semiconductor）化においては、同一チップ上のＦＥＴ（Field Effect Transistor）の閾値バラツキが大きいため問題が顕在化してくる。特に、変調方式が非定振幅のように高度になるにつれ、送信信号とキャリアリークの電力比であるキャリアリーク比１１８に対する要求仕様が厳しくなり、キャリアリークの抑圧が大きな課題となっている。

特許文献１は、キャリアリークを発生させるトランジスタのバラツキを、トランジスタのバイアス電圧を手動で調整することによって抑える検査方法を述べている。この方法では、工場出荷後の経時変化や温度変化に対応することができず、キャリアリーク抑圧の安定化が困難である。

本発明の目的は、具備するミキサにおいてキャリアリークが安定して抑圧される送信回路を提供することにある。

上記目的を達成するための本発明の送信回路は、搬送波を入力信号によって変調するミキサを具備し、位相と振幅に情報を持つ第１の信号を出力する送信回路であって、上記ミキサ毎に直流オフセットを検出し、検出された上記直流オフセットを校正する直流電圧を上記ミキサの上記入力信号に加算することを特徴とする。キャリアリークの起因となる直流オフセットを校正する機能を送信回路が有するので、運用時に、例えば電源投入の度に、或いは送信を行なう度に直流オフセットを校正することができ、キャリアリークが安定して抑圧される。

上記ミキサは、差動出力のための２個の第１の抵抗を備える二重平衡変調器であり、上記送信回路は、上記２個の第１の抵抗の接続点と電源の間に接続された第２の抵抗と、上記二重平衡変調器の差動の上記入力信号を入力する一対の入力端子の電位を交互に第１の電位と第２の電位にしたときに上記接続点に現われる第２の信号を増幅するリミッタ増幅器と、上記リミッタ増幅器が出力する第３の信号を用いて上記第１の電位及び上記第２の電位を変化させる制御部とを更に具備し、上記第１の電位及び上記第２の電位を変化させることによって上記第２の信号の振幅を低減させる帰還ループが形成され、上記帰還ループにおいて収斂した上記第１の電位及び上記第２の電位が上記直流オフセットを校正する上記直流電圧の電位であることが望ましい。また、送信回路は、上記構成のミキサ２個用いた直交変調回路を含んで構成されることが望ましい。

本発明によれば、運用時にキャリアリークの起因となる直流オフセットを校正することができるため、キャリアリークが安定して抑圧される送信回路が実現される。

以下、本発明に係るキャリアリーク低減送信回路を図面に示した実施形態を参照して更に詳細に説明する。なお、説明に使用する全図において、同一の符号は、同一物又は類似物を表示するものとする。

本発明の第１の実施形態を図１〜図４を用いて説明する。まず、送信回路の基本構成及び動作を図１，２を用いて説明する。送信回路の中心を成すミキサ３１は二重平衡変調器であり、トランジスタ１〜６、負荷抵抗１１，１２（第１の抵抗）を含んで構成される。局部発振信号入力端子９より、位相が互いに逆の、即ち差動の搬送波である局部発振信号が入力され、バッファ増幅器８で増幅され、トランジスタ３〜６（第１のトランジスタ）に印加される。トランジスタ３〜６は、差動の局部発振信号によってオンオフのスイッチングを行なう。トランジスタ３，４で一対となり、トランジスタ５，６でもう一方の一対になり、トランジスタ３〜６が一対のトランジスタの二組となる。トランジスタ３，６は入力端子が共通なので、同時にオンオフを行ない、同じくトランジスタ４，５は入力端子が共通なので、同時にオンオフを行なう。また、ベースバンド入力信号端子３０より差動の変調信号であるベースバンド入力信号が入力され、スイッチ２４，２５を介して一対の入力トランジスタ１，２（第２のトランジスタ）に印加される。このように、スイッチングを行なうトランジスタ３〜６のオン時の電流がベースバンド入力信号によって変化するトランジスタ１，２の駆動電流となることから変調が行なわれる。差動の被変調波である送信信号（第１の信号）が、負荷抵抗１１，１２が接続される出力端子１０より引き出される。

キャリアリークは、主に、同じ入力電位に対して同じであるべきトランジスタ１，２の駆動電流の誤差、即ち直流オフセットに起因する。この誤差の検出が次のように行なわれる。先ず、トランジスタ１３の入力端子に電源電圧を与えてトランジスタ１３をオフ状態にする。続いて、スイッチ２４，２５を介してバイアス可変電源２８，２９の電位Ｖ_１をトランジスタ１，２に印可する。ただし、このとき図２の（ａ）と（ｂ）に示すように、一方のトランジスタのみにバイアスを印加し、残りの一方はスイッチ２６，２７を用いて接地する。この動作により、ミキサ３１においてトランジスタ１のみがバイアスされた状態と、トランジスタ２のみがバイアスされた状態の２状態を作ることができる。

この各状態におけるバイアス電流差は、電源端子１１７と抵抗１１，１２の接続点の間に抵抗１６（第２の抵抗）を設け、抵抗１６での図２の（ｃ）に示す電位降下（第２の信号）Ｖ_２，Ｖ_３を測定することで観測することができる。このとき局部発振信号による高周波雑音が観測電位に混入することを避けるため、容量１５，１７と抵抗１８が設けられる。これらは高周波信号を減衰させる低域通過フィルタとして機能する。抵抗１６での電位降下はカップリング容量１９を介してリミッタ増幅器２０に入力される。

このように、直流オフセットの検出が抵抗１６によって行なわれる。直流オフセットの検出は、平衡が崩れて現われる同相成分が検出されれば良いので、抵抗１６による他、例えば、オン時の抵抗１１と抵抗１２に生ずる電圧の差を検出するようにしても良い。

リミッタ増幅器２０の入力バイアスは、入出力を短絡した反転増幅器２１によってその電位が決められ、その電位の電圧が抵抗２２を介してリミッタ増幅器２０の入力に供給される。リミッタ増幅器２０は反転増幅器の多段接続で構成され、更にバイアスを発生する反転増幅器２１には、リミッタ増幅器２０の初段と同じ回路が用いられる。こうすることでバイアス電位とリミッタ増幅器のしきい値を一致させることができる。このようにして、リミッタ増幅器２０の初段の入力では、電位降下Ｖ_２，Ｖ_３による観測波形は、図２の（ｄ）に示すしきい値Ｖ_ｔｈを中心にした波形（第３の信号）になる。

リミッタ増幅器２０の出力では、最終的には図２の（ｅ）に示す接地電位と電源電位Ｖ_ＤＤの間を振れる波形になる。この波形は論理出力とみなすことができ、トランジスタ１，２のどちらかが動作する２状態のうち、電位降下が大きい方を“１”、小さい方を“０”とし、トランジスタ１から動作させ、“０，１，０，１”と動作すればトランジスタ１の駆動電流が２に比べ小さく、逆の“１，０，１，０”と動作すればトランジスタ１の駆動電流が２に比べ大きいことが分かる。このようにしてオフセットの符号（どちらが大きいか）を容易に検出することができる。この判定がオフセット判定回路（ＯＤＭ）２３によって行なわれる。トランジスタ１３からオフセット判定回路（ＯＤＭ）２３回路に至る間がオフセット検出回路３２になる。

オフセット判定結果を受けた制御部（ＣＯＮＴ）３７は、バイアス可変電源２８の電位（第１の電位）及びバイアス可変電源２９の電位（第２の電位）を増減し、上記観測を繰り返すことでオフセットを校正することができる。即ち、トランジスタ１，２の入力端子からオフセット検出回路３２、制御部３７及び可変電源２８，２９を一巡するループで帰還ループが形成され、可変電源２８，２９の電圧がトランジスタ１，２の入力端子に帰還されることになる。この帰還ループは負帰還であり、制御部３７の動作により、抵抗１６に現われる電圧降下による信号（第２の信号）の振幅を零に近づけるように収斂する。この収斂によってオフセット校正が終了する。オフセット校正が終了したときに得られるバイアス電圧（直流オフセットを校正する直流電圧）がバイアス端子２８０，２９０に与えられ、加算器３８ａ，３８ｂによって入力信号端子３０に入力される差動のベースバンド入力信号のそれぞれに加算される。同時に、トランジスタ１３の入力端子１４が接地され、トランジスタ１３は短絡状態（オン状態）になり、抵抗１６の両端が短絡される。この状態でミキサ３１は、キャリアリークが最小に抑圧された状態で変調動作を行ない、出力端子１０にキャリアリークが低減された送信信号を出力する。

なお、図１ではミキサ回路３１のトランジスタ１〜６にＦＥＴを適用しているが、バイポーラトランジスタを適用しても同様の機能が得られることは言うまでもない。

ここで、図３，４に本実施形態に好適なリミッタ増幅器２０の構成を示す。図３のリミッタ増幅器２０は、多段接続の反転増幅器のそれぞれと反転増幅器２１にＣＭＯＳインバータ回路３３を用いたものである。出力を容易にＣＭＯＳ論理レベルにすることができる。図４のリミッタ増幅器２０は、バイアス発生回路を初段の増幅器で兼ねたものである。初段の入力端子と出力端子の間に抵抗（第３の抵抗）２２が接続される。図３ではバイアス発生回路が別なため、バイアス電位と、増幅器のしきい値が一致しない場合があり、増幅器に不感領域が発生するおそれがある。図４ではこの点が改善される。

本発明の第２の実施形態を図５〜図１３を用いて説明する。本実施形態は、第１の実形態の送信回路を直交変調回路に適用し、別の送信回路としたものである。

直交変調回路では、それぞれにミキサを用いたＩ，Ｑ２系統が用意される。図５において、Ｉ系統は、ミキサ３１、高域雑音抑圧用のフィルタ回路３５、校正時にフィルタを切り離すためのスイッチ３４、オフセット検出回路２３、オフセット検出回路２３の出力を基に校正電位を決定する制御部３７、制御結果をアナログ量に変換するＤＡ（Digital to Analog）変換器３６を含んで構成される。局部発振信号入力端子９にＩ用の局部発振信号（搬送波）が入力される。Ｑ系統はＩ系統と同じユニットの、局部発振信号入力端子４２を持つミキサ４１、フィルタ回路１２２、スイッチ１２１、ＤＡ変換器１２５を含んで構成され、オフセット検出回路２３と制御部３７が共有される。ミキサ３１，４１の出力信号が加算されて、出力端子１２８から直交被変調波が出力される。局部発振信号入力端子４２にＩ用とは位相が９０度異なるＱ用の局部発振信号が入力される。

入力端子３０のベースバンド入力信号がアナログ値である場合、ＤＡ変換器３５の出力に接続された加算器３８において、校正が終了したバイアス電圧がベースバンド入力信号に加算される。また、ベースバンド入力信号がデジタル値である場合は、デジタル変調入力端子４０にデジタルベースバンド入力信号が入力され、デジタル領域で加算器３９で校正が終了したデジタルバイアス電圧がデジタルベースバンド入力信号に加算される。同様に、入力端子１２４のベースバンド入力信号がアナログ値である場合、ＤＡ変換器１２５の出力に接続された加算器１２３において、校正が終了したバイアス電圧がベースバンド入力信号に加算される。また、ベースバンド入力信号がデジタル値である場合は、デジタル変調入力端子１２７にデジタルベースバンド入力信号が入力され、デジタル領域で加算器１２６で校正が終了したデジタルバイアス電圧がデジタルベースバンド入力信号に加算される。

図６に本実施形態の送信回路の具体的回路を示す。Ｉ，Ｑ２系統でＱ系統用ミキサ４１、Ｑ系統用の局部発振信号入力端子４２が追加され、ミキサ３１，４１で負荷抵抗１１，１２を共有することで出力信号の加算が行なわれる。ここでは、詳細をＩ系統に絞って説明する。

接地か、バイアスの状態への接続かを切り替えるスイッチ４３，４４（SWI1及びSWI2、Ｑ系統ではSWQ1及びSWQ2）がミキサ３１，４１の入力に接続される。また、抵抗４７，４８、容量で構成されるフィルタ（図５のフィルタ３５）に対し、スイッチ３４として機能するスイッチ４５，４６（SWI3及びSWI4、図示していないがＱ系統ではSWQ3及びSWQ4）によって接続、非接続が選択される。入力されるアナログベースバンド入力信号は、入力段回路（ＩＮＳＴ）４９で電流に変換され、負荷抵抗５０を駆動する。定電流源５１，５２，５５，５６によってダイオード接続したトランジスタ５３，５４が駆動され、負荷抵抗５０に発生する電位がレベルシフトされる。これによって、ミキサ３１への電位が発生する。検出回路３２の検出出力（ＤＥＴ＿ＲＥＳ）を基に制御部３７でバイアス変化量を決め、Ｉ用の電流ＤＡ変換器（ＩＤＡＣ）５８でバイアス電流にオフセットを加えることでミキサ３１の入力直流電位が調整される。電流ＤＡ変換器５８に制御部３７から多ビットの制御信号（Ｃ＿ＳＥＴ）が入力される。検出の際のオン、オフなどは遷移状態制御部（ＳＴ−ＣＯＮＴ）５９によって制御される。遷移状態制御部５９には、Ｉ，Ｑのどちらを選択するかの指示信号（ＩＱＣＡＬ）及びクロック信号（ＣＡＬ＿ＣＬＫ）が入力される。また、入力端子１４には、オフセット検出の実行を指示する信号（ＭＯＤＣＡＬ＿ＯＮ）が入力される。上述のように、信号（ＭＯＤＣＡＬ＿ＯＮ）が電源電位のときに抵抗１６を用いたオフセット検出が行なわれる。信号（ＭＯＤＣＡＬ＿ＯＮ）は、同時に遷移状態制御部５９にも供給され、遷移状態制御部５９の動作が制御される。

図７に電流ＤＡ変換器５８の詳細を示す。端子Ｏｕｔから一定電圧が与えられるトランジスタ６０と抵抗６１とで構成される電流源回路に制御信号（Ｃ＿ＳＥＴ）で動作するスイッチ６２が接続される。スイッチ６２により、トランジスタ６０の入力端子に対して、端子６５からのバイアス電圧によるリファレンス電位と接地電位との切替が行なわれる。これによって端子Ｏｕｔに流れる電流値Ｉ_０の有無が制御される。続いて、抵抗値が１／２倍の抵抗６３、１／４倍の抵抗６４と順に抵抗値を下げることで、電流値２＊Ｉ_０、電流値４＊Ｉ_０、電流値８＊Ｉ_０、電流値１６＊Ｉ_０、電流値３２＊Ｉ_０が得られ、多ビットのＤＡ変換器を構成することができる。

ここで、図８に上記の各制御関係の信号の、入出力関係（ＩＮ／ＯＵＴ）、ビット数（Ｂｉｔ）、ミキサとしての動作状態（ＳＴＡＴＥ０）、Ｉ系統の検出状態（ＳＴＡＴＥ１）、Ｑ系統の検出状態（ＳＴＡＴＥ２）のそれぞれで整理して示す。なお、ＳＴＡＴＥ０におけるＦは、オフセット検出が完了したときの最終値であることを示すものである。

また、図９に各スイッチの、ＳＴＡＴＥ１状態及びＳＴＡＴＥ２状態でのオン（ＯＮ）、オフ（ＯＦＦ）、接地（ＧＮＤ）、接続（ＴＨＲＵ）が示される。

図１０に本実施形態の動作シーケンスを示す。ステップ６６でフィルタ３５の分離が行なわれ、ステップ６７でＩ系統のミキサ３１が選択される。ステップ６８でミキサ３１の入力バイアス電位が初期電位に設定される。ステップ６９で検出回路３２において出力データ列が調べられ、ステップ７０で０，１の順位が１，０に反転しているかが判断される。反転していなければ、ステップ７１で一方のバイアスレベルが１単位増加され、ステップ７０での判断が真になるまで、ステップ７０，７１が繰り返される。ステップ７２でその後反転した時点での電流が記録される。次に、ステップ７３でＱ系統のミキサ４１が選択される。以下Ｉ系統と同じシーケンスを繰り返すことで校正が完了する。

校正プロセスには他に図１１に示す挟み撃ち法もある。これは初期状態の符号を判定し（７４）、次に最上位ビット（ＤＡ変換器の最上位電流源）を反転させ（７５）、以下順次ビットの順位を下げて実行し（７６）、符号反転が止まったところ（７７）のＤＡ変換器出力を記録するもので、収束時間を早めることができる。

Ｉ，Ｑ２系統の校正は、図１２Ａ〜図１２Ｃに示すように、電源投入後に指示信号（ＩＣＡＬ）と指示信号（ＱＣＡＬ）が出され、校正が交互に行なわれる図１２Ａの方法が基本である。温度特性などの影響がある場合には、送信（ＴＸ）直前に毎回Ｉ，Ｑ交互に校正する図１２Ｂの方法もある。この場合，校正時間の短縮が必要になる場合もあり、その場合にはＩ，Ｑ並列に校正する図１２Ｃの方法を採用することもできる。この場合は、図１３に示すように検出器が２系統２３，８１必要になる。

上記の図９の状態、図１０，１１の手順及び図１２Ａ〜１２Ｃの校正順序は、制御部３７に組み込まれたプログラムによって実行され、制御部３７はこのような定められた手順が実行できるように構成される。

本発明の第３の実施形態を図１４、１５を用いて説明する。本実施形態は、第１の実施形態のミキサ３１の局部発振信号入力端子９（図１）にシグマデルタ送信機の出力信号を与えるように構成された、非定振幅変調を行なう送信回路である。送信するベースバンド信号であるＩ，Ｑ信号は、極座標変換部（ＰＣ）９１で極座標変換されて、デジタルの位相情報（freq）及びデジタルの振幅信号（amp）として出力される。位相情報はシグマデルタ送信機１３０へ入力され、振幅信号は遅延器９２、ＤＡ（Digital to Analog）変換器９３及びフィルタ９４を介してミキサ３１を中心とする送信回路８９のベースバンド入力端子３０（図１）に入力される。

シグマデルタ送信機１３０は、等化器（ＥＱ）１１９、シグマデルタ変調器（ＳＤＭＯＤ）９５及び位相同期ループ（ＰＬＬ）１４０を含んで構成される。また、位相同期ループ１４０は、電圧制御発振器９０、分周器（Ｄｉｖ）９６、位相比較器（ＰＤ）９７、チャージポンプ回路（ＣＰ）９８及びフィルタ９９を含んで構成される。シグマデルタ変調器９５によって位相情報はシグマデルタ変調が施され、その出力信号によって位相同期ループ１４０の分周比が定められ、電圧制御発振器９０から位相情報に応じた定振幅の発振信号が出力される。

送信回路８９において、フィルタ９４が出力する振幅信号によって電圧制御発振器９０が出力する定振幅の発振信号が変調され、非定振幅変調のＲＦ（無線周波数）送信信号が出力端子１０（図１）から出力される。このように、本実施形態の送信回路８９においてキャリアリークが抑えられるので、高精度の非定振幅変調による送信が可能になる。

なお、図１５に示すように、位相情報を分波器（ＣＤ）１００によって低周波成分（Low freq）と高周波成分（High freq）に分け、低周波成分に対してシグマデルタ変調を施し、高周波成分に対しては、ＤＡ変換器１０１で高周波成分をアナログ信号にしてからフィルタ１０２を介し、同アナログ信号を加算器１２１で位相同期ループ１４０に加えることが可能である。ベースバンド信号の広帯域化に対して対応が可能になる。

本発明の第４の実施形態を図１６、１７を用いて説明する。本実施形態は、第１の実施形態のミキサ３１の局部発振信号入力端子９（図１）にオフセットＰＬＬ送信機の出力信号を与えるように構成された、非定振幅変調を行なう送信回路である。Ｉ，Ｑ信号は直交変換部１０３で直交するＩＦ（Intermediate Frequency）信号に変換される。

位相比較器（ＰＤ）１０４によって検出された、帰還信号と比較したＩＦ信号の位相差がローパスフィルタ（ＬＰＦ）１０５を経て電圧制御発振器９０に与えられる。電圧制御発振器９０は、同位相差に応じた定振幅の発振信号を出力する。一方、包絡線比較器（ＡＭＤ）１０６によって検出された、上記帰還信号と比較したＩＦ信号の包絡線の振幅差がローパスフィルタ１０７、増幅器１０８及びローパスフィルタ１０９を経て、ミキサ３１を中心とする送信回路８９のベースバンド入力端子３０（図１）に入力される。

送信回路８９において、電圧制御発振器９０が出力する定振幅の発振信号がフィルタ１０９が出力する振幅信号によって変調され、非定振幅変調のＲＦ（Radio Frequency）送信信号が出力端子１０（図１）から出力される。同ＲＦ送信信号は、ミキサ１１１によって周波数変換されてＩＦ帯の帰還信号となる。同帰還信号は、増幅器１１０を経て位相比較器１０４及び包絡線比較器１０６に与えられる。ミキサ１１１には、ＲＦＰＬＬ１１２によって生成され、分周器１１３によって分周された局部発振信号が与えられる。帰還信号が位相比較器１０４及び包絡線比較器１０６に与えられることから、帰還ループが形成される。帰還ループは上記の位相差及び振幅差が零に近づくように動作し、ＲＦ送信信号は、位相及び包絡線の振幅がＩＦ信号に追従した非定振幅の信号になる。ＲＦ送信信号は、利得が制御される電力増幅器１１４に入力され、アンテナ（図示せず）への送信信号となる。

本実施形態の送信回路８９においてキャリアリークが抑えられるので、高精度の非定振幅変調による送信が可能になる。

なお、図１７に示すように、ＩＦ信号の包絡線に対して帰還ループを形成せず、ＩＦ信号の包絡線成分を直接に送信回路８９のベースバンド入力端子３０に与えるように構成することが可能である。包絡線検出器（ＡＭＤＥＴ）１１５からＩＦ信号の包絡線成分が取り出され、同包絡線成分がローパスフィルタ１１６を経て送信回路８９に供給される。ＩＦ信号の包絡線に対して帰還ループを形成されないことから、包絡線に対する精度が上記構成よりも低下するが、回路構成が簡単化される。また、ＩＦ信号が包絡線成分を持たない定振幅となる場合には、本実施形態は、オフセットＰＬＬとしてのみ動作すれば良く、その場合は、スイッチ１２０が閉じて送信回路８９は短絡される。

本発明に係る送信回路の第１の実施形態を説明するための回路図。第１の実施形態の動作を説明するための波形図。第１の実施形態で用いるリミッタ増幅器の一例を説明するための回路図。第１の実施形態で用いるリミッタ増幅器の別の例を説明するための回路図。本発明の第２の実施形態を説明するための構成図。本発明の第２の実施形態を説明するための回路図。第２の実施形態で用いるＤＡ変換器の一例を説明するための回路図。本発明の第２の実施形態の動作状態を説明するための図。本発明の第２の実施形態のスイッチの状態を説明するための図。第２の実施形態の動作シーケンスを説明するためのフローチャート。第２の実施形態の別の動作シーケンスを説明するための図。第２の実施形態の動作タイミングを説明するための図。第２の実施形態の別の動作タイミングを説明するための図。第２の実施形態の更に別の動作タイミングを説明するための図。図１２Ｃの動作タイミングを実現する例を説明するための構成図。本発明の第３の実施形態を説明するための構成図。本発明の第３の実施形態の別の例を説明するための構成図。本発明の第４の実施形態を説明するための構成図。本発明の第４の実施形態の別の例を説明するための構成図。従来の直交変調回路の一例を説明するための構成図。キャリアリークを説明するための図。

符号の説明

１〜６，１３，５３，５４，６０…トランジスタ、９，４２…局部発振信号入力端子、１０…出力端子、１１，１２，１６，１８，２２，４７，４８，５０，６１〜６４…抵抗、１４…入力端子、１５，１７，１９，４５…コンデンサ、２０…リミッタ増幅器、２１…反転増幅器、２３…オフセット判定回路、２４〜２７，３４，４３〜４６，６２…スイッチ、２８，２９…バイアス可変電源、３０，４０…ベースバンド信号入力端子、３１，４１…ミキサ、３２…オフセット検出回路、３３…インバータ回路、３５…フィルタ、３７…制御部、３８，３９…加算器、４９…入力段回路、５１，５２，５５，５６…電流源、５８…電流ＤＡ変換器、５９…遷移状態制御部。

Claims

搬送波を入力信号によって変調するミキサを具備し、位相と振幅に情報を持つ第１の信号を出力する送信回路であって、
上記ミキサの直流オフセットを検出し、検出された上記直流オフセットを校正する直流電圧を上記ミキサの上記入力信号に加算し、
上記ミキサは、差動出力のための２個の第１の抵抗を備える二重平衡変調器であり、
上記送信回路は、
上記２個の第１の抵抗の接続点と電源の間に接続された第２の抵抗と、
上記二重平衡変調器の差動の上記入力信号を入力する一対の入力端子の電位を交互に第１の電位と第２の電位にしたときに上記接続点に現われる第２の信号を増幅するリミッタ増幅器と、
上記リミッタ増幅器が出力する第３の信号を用いて上記第１の電位及び上記第２の電位を変化させる制御部と
を更に具備し、
上記第１の電位及び上記第２の電位を変化させることによって上記第２の信号の振幅を低減させる帰還ループが形成され、
上記帰還ループにおいて収斂した上記第１の電位及び上記第２の電位が上記直流オフセットを校正する上記直流電圧の電位である
ことを特徴とする送信回路。
請求項１において、
上記リミッタ増幅器は、多段接続された複数の反転増幅器を含んで構成されている
ことを特徴とする送信回路。
請求項２において、
上記複数の反転増幅器のうちの初段の反転増幅器の入力端子と出力端子との間に第３の抵抗が接続されている
ことを特徴とする送信回路。
請求項１において、
上記ミキサを２個用いて構成されており、
上記制御部は、上記直流オフセットを校正する上記直流電圧が電源投入時に一方のミキサの校正に続いて他方のミキサの校正を行なうことによって得られるように構成されている
ことを特徴とする送信回路。
請求項１において、
上記ミキサを２個用いて構成されており、
上記制御部は、上記直流オフセットを校正する上記直流電圧が送信を行なう前に一方のミキサの校正に続いて他方のミキサの校正を行なうことによって得られるように構成されている
ことを特徴とする送信回路。
請求項１において、
上記ミキサを２個用いて構成されており、
上記制御部は、上記直流オフセットを校正する上記直流電圧が送信を行なう前に一方のミキサの校正と他方のミキサの校正とを並行して行なうことによって得られるように構成されている
ことを特徴とする送信回路。
請求項１において、
上記二重平衡変調器は、差動の上記搬送波を入力してオンオフ動作を行なう一対の第１のトランジスタの二組と、上記二組のそれぞれに直列に接続された一対の第２のトランジスタとを含んで成り、
上記二組の一対の第１のトランジスタのうち、入力端子が相互に接続された第１のトランジスタがそれぞれ上記２個の第１の抵抗のそれぞれに接続され、
上記一対の第２のトランジスタが上記一対の入力端子を有し、上記一対の入力端子に差動の上記入力信号が入力される
ことを特徴とする送信回路。
請求項１において、
上記ミキサを２個用いた直交変調回路を含んで構成されている
ことを特徴とする送信回路。
搬送波を用いて入力信号の周波数変換を行なって、周波数変換された第１の信号を出力するミキサを具備して成り、
上記ミキサの直流オフセットを検出し、検出された上記直流オフセットを校正する直流電圧を上記ミキサの上記入力信号に加算する送信回路であって、
上記ミキサは、差動出力のための２個の第１の抵抗を備える二重平衡変調器であり、
上記送信回路は、
上記２個の第１の抵抗の接続点と電源の間に接続された第２の抵抗と、
上記二重平衡変調器の差動の上記入力信号を入力する一対の入力端子の電位を交互に第１の電位と第２の電位にしたときに上記接続点に現われる第２の信号を増幅するリミッタ増幅器と、
上記リミッタ増幅器が出力する第３の信号を用いて上記第１の電位及び上記第２の電位を変化させる制御部と
を更に具備し、
上記第１の電位及び上記第２の電位を変化させることによって上記第２の信号の振幅を低減させる帰還ループが形成され、
上記帰還ループにおいて収斂した上記第１の電位及び上記第２の電位が上記直流オフセットを校正する上記直流電圧の電位である
ことを特徴とする送信回路。
請求項９において、
上記リミッタ増幅器は、多段接続された複数の反転増幅器を含んで構成されている
ことを特徴とする送信回路。
請求項１０において、
上記複数の反転増幅器のうちの初段の反転増幅器の入力端子と出力端子との間に第３の抵抗が接続されている
ことを特徴とする送信回路。
請求項９において、
上記二重平衡変調器は、差動の上記搬送波を入力してオンオフ動作を行なう一対の第１のトランジスタの二組と、上記二組のそれぞれに直列に接続された一対の第２のトランジスタとを含んで成り、
上記二組の一対の第１のトランジスタのうち、入力端子が相互に接続された第１のトランジスタがそれぞれ上記２個の第１の抵抗のそれぞれに接続され、
上記一対の第２のトランジスタが上記一対の入力端子を有し、上記一対の入力端子に差動の上記入力信号が入力される
ことを特徴とする送信回路。