JP5935538B2 - ミキサ回路及び混合装置 - Google Patents

Description

開示する技術は、ミキサ回路及び混合装置に関する。

無線通信機において、直交変復調、周波数変換などには、差動増幅回路を含むミキサ回路が多用されている。例えば、ダイレクトコンバージョン方式又は低ＩＦ（Intermediate Frequency）方式の受信機においては、高周波の入力信号からベースバンドの信号を得る場合に、差動増幅回路を備えたミキサ回路が用いられる。ミキサ回路が備える差動増幅回路は、各々に電源電圧が供給される２個のトランジスタが、共通の定電流源を介して接地される。また、ミキサ回路では、差動増幅回路の２個のトランジスタのそれぞれにスイッチング用のトランジスタを接続し、スイッチング用のトランジスタを局部発振信号によりスイッチングする。これにより、ミキサ回路では、入力信号と局部発振信号とを混合してベースバンド信号を出力する。

また、ミキサ回路には、一対のソース接地増幅回路、及びソース接地増幅回路の各々について２組のトランジスタ群を設けたギルバートセル型のミキサ回路がある。このミキサ回路は、テンプレート信号に応じて生成した制御信号に基づいて、前記トランジスタ群の各々に設けているトランジスタを動作させ、テンプレート信号と差動信号とを乗算した出力信号を得る。

ところで、差動増幅回路を備えるミキサ回路においては、差動増幅回路への入力信号がゼロの場合、出力信号もゼロであることが好ましい。ここから、入力信号とローカル信号とを混合して周波数変換を行なうミキサ回路に対して、差動増幅回路への入力信号に対する出力信号のＤＣオフセットを検出し、検出結果に基づいて差動増幅回路への入力信号を補正する提案がなされている。

ここで、ミキサ回路における出力信号のＤＣオフセットの検出は、高精度で行なうことが好ましい。このためには、ＤＣオフセット検出を行なう場合に、ミキサ回路の電圧増幅利得を高くして出力信号を得る必要がある。

しかしながら、ミキサ回路においては、電圧増幅利得を高くすると周波数変換を行なう場合の周波数変換利得も高くなり、出力信号が歪むなどの出力信号の品質低下が生じてしまうという問題がある。

特開２００９−２１８６３７号公報 特開２００９−２３２４４５号公報 特開２０１１−１１９８８６号公報

開示の技術は、一つの側面において、差動増幅回路を含むミキサ回路において、ＤＣオフセットを抑えた高品質の出力信号を得る。

開示の技術は、第１の差動対に第１の差動入力信号が入力される。複数のバッファ回路には、第２の差動入力信号が入力される。複数の第２の差動対は、それぞれが前記第１の差動対に接続され、それぞれに前記複数のバッファ回路から出力される差動入力内部信号が入力されることにより、複数の差動出力内部信号を出力し、出力部は、前記複数の差動出力内部信号を合成して差動出力信号を出力する。ここで、第１動作時には、前記複数のバッファ回路の全てが停止され、前記複数の第２の差動対の各々において対となる能動素子の一方又は他方に基準電圧が入力され、第２動作時には、前記複数のバッファ回路の少なくとも一つ以外が停止され、該停止されたバッファ回路に接続された第２の差動対に前記基準電圧が入力される。

開示の技術は、一つの側面において、複数のバッファ回路の全てを停止して第２の差動対の各々において対となる能動素子の一方及び他方を順に動作させることでＤＣオフセットを高精度で検出でき、かつ複数のバッファ回路の少なくとも一つ以外を停止することで歪を抑えた高品質の出力信号が得られる、という効果を有する。

第１の実施形態に係る周波数変換装置の機能ブロック図である。 第１の実施形態に係るミキサ回路の一例を示す回路図である。 第１の実施形態に係るミキサ回路の要部を示す回路図である。 本実施形態に係るミキサ回路と等価のミキサ回路を示す回路図である。 ＤＣオフセット検出部の一例を示す機能ブロック図である。 第１の実施形態においてＤＣオフセット検出の場合のミキサ回路の動作状態を示す回路図である。 第１の実施形態において周波数変換を行なう場合のミキサ回路の動作状態を示す回路図である。 第２の実施形態に係る周波数変換装置の機能ブロック図である。 第２の実施形態に係るミキサ回路の一例を示す回路図である。 第２の実施形態に係るミキサ回路の要部を示す回路図である。 ミキサ回路における周波数に対する周波数変換利得の概略を示す線図である。 第３の実施形態に係る周波数変換装置の機能ブロック図である。 第３の実施形態に係るミキサ回路の一例を示す回路図である。 第３の実施形態に係るミキサ回路の要部を示す回路図である。 比較例とするミキサ回路の一例を示す回路図である。 比較例のミキサ回路が用いられる周波数変換部の一例を示す機能ブロック図である。

〔比較例〕
以下、開示の技術の実施形態の説明に先立ち、開示の技術の比較例を説明する。図１５には、比較例とするミキサ回路２００を示す。このミキサ回路２００は、一対のトランジスタＭ２０２、Ｍ２０４を備える。トランジスタＭ２０２、Ｍ２０４は、ソースＳに定電流源２０６が接続され、ゲートＧに入力される信号ｉｎ、ｘｉｎを差動増幅する差動増幅部２０８を形成している。

ミキサ回路２００は、トランジスタＭ２０２のドレインＤにトランジスタＭ２１０、Ｍ２１２のソースＳが接続され、トランジスタＭ２０４のドレインＤにトランジスタＭ２１６、Ｍ２１８のソースＳが接続されている。トランジスタＭ２１０は、ドレインＤにバイアス抵抗２１４ａを介して電源電圧Ｖ_ＤＤが供給され、トランジスタＭ２１２は、ドレインＤにバイアス抵抗２１４ｂを介して電源電圧Ｖ_ＤＤが供給される。また、トランジスタＭ２１６は、ドレインＤにバイアス抵抗２１４ｂを介して電源電圧Ｖ_ＤＤが供給され、トランジスタＭ２１８は、ドレインＤにバイアス抵抗２１４ａを介して電源電圧Ｖ_ＤＤが供給される。これにより、ミキサ回路２００は、ギルバートセル型ミキサであるダブルバランストミキサ（ＤＢＭ：Double Balanced Mixer）となっている。

図１６には、ミキサ回路２００が設けられる周波数変換部２２０を示している。この周波数変換部２２０は、ベースバンド部２２２が出力する信号ｉｎ、ｘｉｎからＬＰＦ２２４ａにより高周波成分を除去した後、バッファアンプ２２４ｂにより増幅してミキサ回路２００に入力する。また、周波数変換部２２０は、搬送波とする所定周波数の信号である信号Ｌｏ、及び信号Ｌｏを反転した信号ｘＬｏを発振して出力する局部発振部２２６を備える。周波数変換部２２０は、局部発振部２２６が出力した信号Ｌｏ、ｘＬｏを、バッファアンプ２２８ａ、２２８ｂにより増幅した後、キャパシタ２３０ａ、２３０ｂを介してミキサ回路２００に入力する。

図１５に示すように、ミキサ回路２００は、スイッチ２３２ａ及びバイアス抵抗２３４ａを介してトランジスタＭ２１０、Ｍ２１６の各ゲートＧに参照電圧Ｖ_ＲＥＦを供給している。また、ミキサ回路２００は、スイッチ２３２ｂ及びバイアス抵抗２３４ｂを介してトランジスタＭ２１２、Ｍ２１８の各ゲートＧに参照電圧Ｖ_ＲＥＦを供給している。また、トランジスタタＭ２１０、Ｍ２１６には、各々のゲートＧに信号Ｌｏが入力され、トランジスタＭ２１２、Ｍ２１８には、各々のゲートＧに信号ｘＬｏが入力される。さらに、トランジスタＭ２１０、Ｍ２１８は、各ドレインＤがキャパシタ２３６ａを介して出力端子２３８ａに接続され、トランジスタＭ２１２、Ｍ２１６は、各々のドレインＤがキャパシタ２３６ｂを介して出力端子２３８ｂに接続されている。

これにより、ミキサ回路２００は、信号ｉｎ、ｘｉｎ及び信号Ｌｏ、ｘＬｏを混合することで周波数変換を行い、一対の出力端子２３８ａ、２３８ｂから出力信号ｒｆ、ｘｒｆを出力する。図１６に示すように、周波数変換部２２０は、バッファアンプ２４０によりミキサ回路２００の出力信号ｒｆ、ｘｒｆを増幅して出力する。

このようなミキサ回路２００では、信号ｉｎ、ｘｉｎがゼロの場合、出力信号ｒｆ、ｘｒｆもゼロとなることが好ましい。しかし、半導体集積回路の製造プロセスのばらつきなどに起因し、ミキサ回路２００に入力される信号ｉｎ、ｘｉｎにＤＣオフセットが生じている場合がある。ミキサ回路２００は、例えば通信端末等に用いられる場合、信号ｉｎ、ｘｉｎにＤＣオフセットが生じていると、信号Ｌｏ、ｘＬｏと等しい周波数成分の信号が、出力信号ｒｆ、ｘｒｆとして出力するキャリアリークを発生させる。このキャリアリークは、受信側の復調器における信号再生時にエラーを発生させる原因となる。ミキサ回路２００は、信号ｉｎ、ｘｉｎのＤＣオフセットが抑制されれば、ＤＣオフセットに起因するキャリアリークを防止できる。

ここから、周波数変換部２２０は、ＤＣオフセット検出部２４０及びコントローラ２４２を備える。ＤＣオフセット検出部２４０には、スイッチ２４４ａがオンされることで出力信号ｒｆが入力され、スイッチ２４４ｂがオンされることで、出力信号ｘｒｆが入力される。ＤＣオフセット検出部２４０は、入力された出力信号ｒｆ、ｘｒｆからＤＣオフセットを検出する。

図１５に示すように、ミキサ回路２００は、スイッチ２４６ａを介してバッファアンプ２２８ａに電源電圧Ｖ_ＤＤが供給され、スイッチ２４６ａを介してバッファアンプ２２８ｂに電源電圧Ｖ_ＤＤが供給される。ミキサ回路２００は、スイッチ２４６ａ、２４６ｂがオフすることによりバッファアンプ２２８ａ、２２８ｂが作動を停止する。

また、ミキサ回路２００は、一方の接点がスイッチ２３２ａとバイアス抵抗２３４ａとの間に接続されたスイッチ２４８ａ、及び一方の接点がスイッチス２３２ｂとバイアス抵抗２３４ｂとの間に接続されたスイッチ２４８ｂを備える。ミキサ回路２００は、スイッチ２４８ａ、２４８ｂの他方の接点が接地され、スイッチ２４８ａ、２４８ｂがオフすると、トランジスタＭ２１０、Ｍ２１２、Ｍ２１６、Ｍ２１８の各々のゲートＧが接地される。

ミキサ回路２００は、周波数変換回路として機能する場合に、コントローラ２４２が、スイッチ２３２ａ、２３２ｂ、及びスイッチ２４６ａ、２４６ｂをオンし、スイッチ２４８ａ、２４８ｂをオフする。また、周波数変換部２２０は、ミキサ回路２００の出力信号ｒｆ、ｘｒｆのＤＣオフセットを検出する場合、コントローラ２４２が、スイッチ２４６ａ、２４６ｂをオフして、ミキサ回路２００への信号Ｌｏ、ｘＬｏの入力を停止する。

この状態で、コントローラ２４２は、スイッチ２３２ａ、２４８ｂをオンすると共に、スイッチ２３２ｂ、２４８ａをオフし、トランジスタＭ２１０、Ｍ２１６を差動アンプとして動作させる。また、コントローラ２４２は、スイッチ２３２ｂ、２４８ａをオンすると共に、スイッチ２３２ａ、２４８ｂをオフし、トランジスタＭ２１２、Ｍ２１８を差動アンプとして動作させる。これにより、ＤＣオフセット検出部２４０で、出力信号ｒｆ、ｘｒｆのＤＣオフセットが検出される。

コントローラ２４２は、出力信号ｒｆ、ｘｒｆに対するＤＣオフセットの検出結果に基づき、ベースバンド部２２２が信号ｉｎ、ｘｉｎを補正して出力するように制御する。これにより、ミキサ回路２００では、ベースバンド部２２２が出力する信号ｉｎ、ｘｉｎのＤＣオフセット及びミキサ回路２００において生じるＤＣオフセットを抑制した出力信号ｒｆ、ｘｒｆが得られる。

ここで、ＤＣオフセットを検出する場合は、差動アンプとして動作させるミキサ回路２００のトランジスタＭ２１０、Ｍ２１６の電圧増幅利得が高いことが好ましい。一般的に、キャリアリークは、−２０ｄＢ以下であることが望ましい。トランジスタＭ２１０、Ｍ２１６を差動アンプとして動作させた時、電圧増幅率を高くして小さなＤＣオフセットを正確に検出するようにした場合、ミキサ回路２００は、周波数変換回路として機能させた時の周波数変換利得も高くなる。

周波数変換を行なう場合、周波数変換利得を高くし過ぎると出力波形に歪が発生し、出力信号ｒｆ、ｘｒｆに品質低下が生じてしまう。したがって、周波数変換を行なう場合は、ミキサ回路２００の電圧増幅利得を抑えることが好ましい。ミキサ回路２００においてＤＣオフセットの検出精度を高くしかつ出力信号ｒｆ、ｘｒｆの品質低下を抑制する方法としては、電圧増幅利得を、ＤＣオフセット検出時と周波数変換時とで切り替える方法が考えられる。

ミキサ回路２００において電圧増幅利得を切り替える方法としては、定電流源２０６の電流を切り替える方法、バイアス抵抗２１４ａ、２１４ｂの抵抗値を切り替える方法など、一般的な可変利得増幅器に適用する方法が考えられる。

しかしながら、上記した方法の何れにおいても、差動増幅部２０８のトランジスタＭ２０２、２０４におけるソースＳ、ゲートＧ、ドレインＤのバイアス電圧が変化するため、ＤＣオフセット検出時と周波数変換時とで、出力信号ｒｆ、ｘｒｆのＤＣオフセットが変化し、周波数変換時のＤＣオフセットを正確に抑制することができなくなる。

〔第１の実施形態〕
続いて、図面を参照して開示の技術の実施形態の一例を詳細に説明する。図１には、第１の実施形態に係る周波数変換装置１０の要部を示す。この周波数変換装置１０は、開示の技術に係る混合装置の一例として機能する。周波数変換装置は、送信システム、受信システム、送信システムと受信システムとを含む通信システム等に用いられるが、本実施形態では一例として送信システムに用いられる周波数変換装置１０を例に説明する。

周波数変換装置１０は、ベースバンド部１２、ミキサ部１４、局部発振部１６を備える。また、ミキサ部１４は、ミキサ回路１８を備える。ベースバンド部１２は、音声信号、画像信号などの送信対象とする信号を生成して出力する。このとき、ベースバンド部１２から出力される信号は、信号ＩＮ及び信号ＩＮの極性を反転させた信号ｘＩＮによる差動信号であり、ベースバンド部１２は、信号ＩＮ、ｘＩＮを出力する。信号ＩＮ、ｘＩＮは、開示の技術における第１の差動入力信号の一例とされ、ベースバンド部１２は、開示の技術における第１の信号発生部として機能する。

周波数変換装置１０は、ベースバンド部１２が出力する信号ＩＮ、ｘＩＮを、ＬＰＦ（Low Pass Filter）２０により高周波成分を除去し、バッファアンプ２２により増幅してミキサ回路１８に入力する。

局部発振部１６は、周波数変換装置１０が出力する信号の搬送波となる所定の周波数Ｆの信号を発振する。このとき、局部発振部１６は、周波数Ｆの信号Ｌｏ及び信号Ｌｏを反転させた信号ｘＬｏによる差動信号を生成する。開示の技術において信号Ｌｏ、ｘＬｏは、第２の差動入力信号の一例とされ、局部発振部１６は、開示の技術における第２の信号発生部の一例として機能する。周波数変換装置１０は、バッファアンプ２４が動作することで局部発振部１６の信号Ｌｏ、ｘＬｏを増幅し、キャパシタ（Capacitor）２６を介してミキサ回路１８に入力する。

ミキサ回路１８は、入力された信号Ｌｏ、ｘＬｏ及び信号ＩＮ、ｘＩＮを混合することで周波数変換を行い、出力信号として出力信号ＲＦ及び出力信号ＲＦを反転した出力信号ｘＲＦを出力する。周波数変換装置１０は、キャパシタ２８及びバッファアンプ３０を備え、キャパシタ２８を介して出力信号ＲＦ、ｘＲＦをバッファアンプ３０に入力し、バッファアンプ３０により出力信号ＲＦ、ｘＲＦを増幅して出力する。出力信号ＲＦ、ｘＲＦは、開示の技術における差動出力信号の一例とされ、バッファアンプ３０は、開示の技術における出力部の一例として機能する。

図２には、本実施形態に係るミキサ部１４を示している。ミキサ部１４に設けるミキサ回路１８は、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）によるＬＳＩ（Large-scale Integrated circuit）等の半導体集積回路上に形成される。

ミキサ回路１８は、一対のトランジスタＭａ、Ｍｂを備える。トランジスタＭａ、Ｍｂは、開示の技術における第１の差動対の一例として機能する。また、トランジスタＭａ、Ｍｂは、開示の技術において第１の差動対を形成する能動素子の一例として機能する。トランジスタＭａ、Ｍｂは、互いのソースＳが定電流源３２に接続されている。また、ミキサ回路１８は、一方のトランジスタＭａのゲートＧに信号ＩＮが入力され、他方のトランジスタＭｂのゲートＧに信号ｘＩＮが入力される。以下では、トランジスタＭａ、Ｍｂ及び定電流源３２を差動増幅部３４と総称する。この差動増幅部３４は、開示の技術における差動増幅部の一例として機能する。

また、ミキサ回路１８は、８個のトランジスタＭｃ、Ｍｄ、Ｍｅ、Ｍｆ、Ｍｇ、Ｍｈ、Ｍｉ、Ｍｊを備える。トランジスタＭｃ、Ｍｄ、Ｍｅ、Ｍｆ、Ｍｇ、Ｍｈ、Ｍｉ、Ｍｊは、開示の技術における能動素子の一例として機能し、開示の技術においては、一例としてトランジスタＭｃ〜Ｍｊにより複数の第２の差動対が形成される。ミキサ回路１８は、トランジスタＭａのドレインＤにトランジスタＭｃ、Ｍｄ、Ｍｇ、Ｍｈの各々のソースＳが接続され、トランジスタＭｂのドレインＤにトランジスタＭｅ、Ｍｆ、Ｍｉ、Ｍｊの各々のソースＳが接続されている。

また、ミキサ回路１８は、バイアス抵抗３６ａ、３６ｂ及びバイアス抵抗３８ａ、３８ｂを備える。バイアス抵抗３６ａは、トランジスタＭｃ、ＭｉのドレインＤに接続され、バイアス抵抗３６ｂは、トランジスタＭｄ、ＭｄのドレインＤに接続されている。また、バイアス抵抗３８ａは、トランジスタＭｅ、ＭｇのドレインＤに接続し、バイアス抵抗３８ｂは、トランジスタＭｆ、ＭｈのドレインＤに接続されている。これにより、ミキサ回路１８では、トランジスタＭｃ〜Ｍｈの各ドレインＤに電源電圧Ｖ_ＤＤに応じた電圧が印加される。

図１及び図２に示すように、周波数変換装置１０は、バッファアンプ２４として４個のバッファアンプ２４ａ、２４ｂ、２４ｃ、２４ｄを備え、キャパシタ２６として４個のキャパシタ２６ａ、２６ｂ、２６ｃ、２６ｄを備える。バッファアンプ２４ａ、２４ｂ、２４ｃ、２４ｄは、開示の技術における複数のバッファ回路の一例として機能する。

図２に示すように、ミキサ回路１８は、信号Ｌｏが、バッファアンプ２４ａ及びキャパシタ２６ａを介してトランジスタＭｃ、ＭｅのゲートＧに入力し、バッファアンプ２４ｂ及びキャパシタ２６ｂを介してトランジスタＭｄ、ＭｆのゲートＧに入力する。また、ミキサ回路１８は、信号ｘＬｏが、バッファアンプ２４ｃ及びキャパシタ２６ｃを介してトランジスタＭｇ、ＭｉのゲートＧに入力し、バッファアンプ２４ｄ及びキャパシタ２６ｄを介してトランジスタＭｈ、ＭｊのゲートＧに入力する。

図１及び図２に示すように、周波数変換装置１０は、キャパシタ２８として４個のキャパシタ２８ａ、２８ｂ、２８ｃ、２８ｄを備える。図２に示すように、キャパシタ２８ａは、一端にトランジスタＭｃ、Ｍｉの各々のドレインＤが接続され、キャパシタ２８ｂは、一端にトランジスタＭｄ、Ｍｊの各々のドレインＤが接続されている。また、キャパシタ２８ａ、２８ｂは、他端が互いに接続されている。キャパシタ２８ｃは、一端にトランジスタＭｅ、Ｍｇの各々のドレインＤが接続され、キャパシタ２８ｄは、一端にトランジスタＭｆ、Ｍｈの各々のドレインＤが接続されている。また、キャパシタ２８ｃ、２８ｄは、他端が互いに接続されている。

これにより、ミキサ回路１８は、差動増幅部３４のトランジスタＭａ及び一対のトランジスタＭｃ、Ｍｇによりシングルバランストミキサ（Single Balanced Mixer、以下、ＳＢＭと表記する）４０ａが形成されている。また、ミキサ回路１８には、差動増幅部３４のトランジスタＭｂ及び一対のトランジスタＭｅ、ＭｉによりＳＢＭ４０ｂが形成されている。したがって、ミキサ回路１８は、ＳＢＭ４０ａ、４０ｂにより形成されたギルバートセル型のダブルバランストミキサ（Double Balanced Mixer、以下、ＤＢＭと表記する）４２を含む。

また、ミキサ回路１８には、差動増幅部３４のトランジスタＭａ及び一対のトランジスタＭｄ、ＭｈによりＳＢＭ４４ａが形成され、差動増幅部３４のトランジスタＭｂ及び一対のトランジスタＭｆ、ＭｊによりＳＢＭ４４ｂが形成されている。したがって、ミキサ回路１８は、ＤＢＭ４２に加え、ＳＢＭ４４ａ、４４ｂにより形成されたギルバートセル型のＤＢＭ４６が含まれる。トランジスタＭｃとトランジスタＭｇ、トランジスタＭｅとトランジスタＭｉ、トランジスタＭｄとトランジスタＭｈ、及びトランジスタＭｆとトランジスタＭｊの各々は、開示の技術において複数の第２の差動対の一例として機能する。また、トランジスタＭｃ、Ｍｇの対とトランジスタＭｅ、Ｍｉの対、及びトランジスタＭｄ、Ｍｈの対とトランジスタＭｆ、Ｍｊの対は、開示の技術における二対の能動素子の一例として機能する。

ＤＳＢ４２、４６は互いに独立して動作可能となっており、ＤＳＢ４２は、信号ＩＮ、ｘＩＮ及び信号Ｌｏ、信号ｘＬｏが入力されることで周波数変換を行い、出力信号ＲＦａ、出力信号ｘＲＦａを出力する。また、ＤＳＢ４６は、信号ＩＮ、ｘＩＮ及び信号Ｌｏ、ｘＬｏが入力されることで周波数変換を行い、出力信号ＲＦｂ、出力信号ｘＲＦｂを出力する。バッファアンプ２４ａ〜２４ｄからＤＳＢ４２、４６に入力される信号Ｌｏ、ｘＬｏに応じた信号が、開示の技術における差動入力内部信号の一例として機能する。なお、以下では、第２の差動入力信号と差動入力内部信号とを区別せずに、信号Ｌｏ、ｘＬｏとして説明する。

ミキサ回路１８は、ＤＢＭ４２の出力信号ＲＦａ及びＤＢＭ４６の出力信号ＲＦｂを出力信号ＲＦとし、ＤＢＭ４２の出力信号ｘＲＦａ及びＤＢＭ４６出力信号ｘＲＦｂを出力信号ｘＲＦとしてバッファアンプ３０へ出力する。開示の技術においては、出力信号ＲＦａ、ｘＲＦａ、ＲＦｂ、ｘＲＦｂが差動出力内部信号の一例として機能する。

このように、本実施形態に係るミキサ回路１８は、差動増幅部３４を共用する２つのＤＢＭ４２、４６を備え、差動増幅部３４に対してＤＢＭ４２を形成するトランジスタ群と、ＤＳＢ４６を形成するトランジスタ群とが並列接続されている。なお、以下では、ＤＢＭ４２、４６で共用されている差動増幅部３４（トランジスタＭａ、Ｍｂ）を除き、ＤＢＭ４２のトランジスタ群（トランジスタＭｃ、Ｍｅ、Ｍｇ、Ｍｉ）を含む回路を混合部４８ａと総称する。また、ＤＢＭ４２、４６で共用されている差動増幅部３４（トランジスタＭａ、Ｍｂ）を除き、ＤＢＭ４６のトランジスタ群（トランジスタＭｄ、Ｍｆ、Ｍｈ、Ｍｊ）を含む回路を混合部４８ｂと総称する。混合部４８ａ、混合部４８ｂは、開示の技術において、複数の混合部の一例として機能する。

ミキサ回路１８では、差動増幅部３４との間で二重平衡変調回路を形成するように、混合部４８ａ、４８ｂの各々の各トランジスタの特性が揃えられている。

ところで、第１の実施形態に係るミキサ回路１８は、混合部４８ａと混合部４８ｂとの間で、信号Ｌｏが入力されるトランジスタＭｃとトランジスタＭｄとが対応し、トランジスタＭｅとトランジスタＭｆとが対応する。また、ミキサ回路１８は、混合部４８ａと混合部４８ｂとの間で、信号ｘＬｏが入力されるトランジスタＭｇとトランジスタＭｈとが対応し、トランジスタＭｉとトランジスタＭｊとが対応する。さらに、ミキサ回路１８は、混合部４８ａと混合部４８ｂとの間で、バイアス抵抗３６ａとバイアス抵抗３６ｂとが対応し、バイアス抵抗３８ａとバイアス抵抗３８ｂとが対応する。

一般に、ＭＯＳＦＥＴ等のトランジスタの電圧増幅利得Ａｖは、ソースＳ-ゲートＧ間の電圧Ｖｇｓを微小変化させたときの入力電圧の変化を入力電圧Ｖｉｎ、このときのソースＳ-ドレインＤ間の電圧Ｖｄｓの変化を出力電圧Ｖoutとした場合、Ａｖ＝Ｖout／Ｖin＝ｇｍ・Ｒｄとなる。また、トランジスタの相互コンダクタンスをｇｍ、ドレインＤに接続したバイアス抵抗をＲｄとすると、ドレイン電流Ｉｄは、Ｉｄ＝ｇｍ・Ｖｇｓとなる。

さらに、ドレインＤとソースＳとの間のゲートＧの寸法をゲート長としたときに、ゲート長と交差する方向に沿ったゲートＧの寸法をゲート幅Ｗとすると、相互コンダクタンスｇｍがゲート幅Ｗに比例する。すなわち、トランジスタは、ゲート幅Ｗが１／２であると、相互コンダクタンスｇｍが１／２となり、電圧増幅利得Ａｖも１／２となる。

図３には、ミキサ回路１８における互いに対応するトランジスタの一例として、トランジスタＭｃ、Ｍｄを示している。ここで、第１の実施形態では、バイアス抵抗３６ａ、３６ｂの抵抗値を２ｒ、トランジスタＭｃ、Ｍｄのゲート幅ＷをＷ＝ｄ／２としている。これにより、ミキサ回路１８では、トランジスタＭｃのドレイン電流Ｉｄ_１をＩｄ_１＝ｉ／２とすると、トランジスタＭｄのドレイン電流Ｉｄ_２は、Ｉｄ_２＝ｉ／２となる。

図２に示すように、ミキサ回路１８は、局部発振部１６（図１参照）、差動増幅部３４及びバッファアンプ３０（図１参照）に対して混合部４８ａ、４８ｂが並列接続されている。これにより、トランジスタＭｃ、Ｍｄは、局部発振部１６、差動増幅部３４及びバッファアンプ３０に対して並列配置されている。

したがって、図３において、キャパシタ２８ａ、２８ｂを介してトランジスタＭｃ、ＭｄのドレインＤが接続されていることで、バイアス抵抗３６ａ、３６ｂの合成抵抗値は、抵抗値ｒとなる。また、互いに対応するトランジスタＭｃ、Ｍｄは、局部発振部１６側から見ると、ゲート幅ＷがＷ＝ｄ（＝２・ｄ／２）のトランジスタと見なすことができる。すなわち、ミキサ回路１８では、トランジスタＭｃ、Ｍｄを組とする一つのトランジスタと見なすことができる。このとき、トランジスタＭｃ、Ｍｄから成る仮想トランジスタのドレイン電流Ｉｄは、Ｉｄ＝ｉ（＝２・ｉ／２）となる。

第１の実施形態におけるミキサ回路１８は、バイアス抵抗３６ａ及びバイアス抵抗３６ｂの抵抗値を２ｒとすると共に、バイアス抵抗３８ａ及びバイアス抵抗３８ｂを抵抗値２ｒとしている。また、ミキサ回路１８では、トランジスタＭａ〜Ｍｊの各ゲート幅Ｗをｄ／２としている。

図４には、ギルバートセル型ミキサ（ダブルバランストミキサ：ＤＢＭ）を形成する一般的なミキサ回路５０を示す。このミキサ回路５０では、バイアス抵抗５２、５４及びトランジスタＭＡ、ＭＢ、ＭＣ、ＭＤにより混合部５６が形成される。すなわち、ミキサ回路５０は、差動増幅部３４に入力される信号ＩＮ及び信号ｘＩＮと、トランジスタＭＡ、ＭＢのゲートＧに入力する信号Ｌｏ及びトランジスタＭＣ、ＭＤのゲートＧに入力する信号ｘＬｏとを混合する。

このとき、ミキサ回路５０は、バイアス抵抗５２の抵抗値をバイアス抵抗３６ａ、３６ｂの合成抵抗値である抵抗値ｒ、バイアス抵抗５４の抵抗値をバイアス抵抗３８ａ、３８ｂの合成抵抗値である抵抗値ｒとする。また、ミキサ回路５０は、ミキサ回路１８におけるトランジスタＭｃ〜Ｍｊのゲート幅Ｗ＝ｄ／２に対して、トランジスタＭＡ〜ＭＤのゲート幅ＷをＷ＝ｄとする。これにより、例えば、トランジスタＭＡのドレイン電流Ｉｄは、Ｉｄ＝ｉとなる。

すなわち、ミキサ回路５０は、トランジスタＭＡがミキサ回路１８の一組のトランジスタＭｃ、Ｍｄに対応し、トランジスタＭＢがミキサ回路１８の一組のトランジスタＭｅ、Ｍｆに対応する。また、ミキサ回路５０では、トランジスタＭＣがミキサ回路１８の一組のトランジスタＭｇ、Ｍｈに対応し、トランジスタＭＤがミキサ回路１８の一組のトランジスタＭｉ、Ｍｊに対応する。

したがって、第１の実施形態において、図２に示すミキサ回路１８に設けた２つの混合部４８ａ、４８ｂは、図４に示すミキサ回路５０の一つの混合部５６と等価となっており、ミキサ回路１８は、ミキサ回路５０と等価となる。開示の技術において、混合部５６は、複数の混合部を備えた一つの混合部の一例として機能する。

ミキサ回路１８は、ミキサ回路５０と等価であることにより、混合部４８ａ、４８ｂを動作させた場合の電圧増幅利得が、ミキサ回路５０における電圧増幅利得になる。

一方、図１に示すように、周波数変換装置１０は、コントローラ５８及びＤＣオフセット検出部６０を備える。ＤＣオフセット検出部６０は、開示の技術におけるオフセット検出部の一例として機能する。また、コントローラ５８は、開示の技術において、補正部の一例として機能する。ＤＣオフセット検出部６０は、ミキサ回路１８が出力する出力信号ＲＦ、ｘＲＦのＤＣオフセットを検出する。コントローラ５８は、ＤＣオフセット検出部６０によるミキサ回路１８の出力信号ＲＦ、ｘＲＦに含まれるＤＣオフセット検出を制御する。また、コントローラ５８は、ＤＣオフセット検出部６０の検出結果に基づき、ベースバンド部１２が信号ＩＮ、ｘＩＮを補正して出力するように制御する。

図１及び図２に示すように、周波数変換装置１０は、ミキサ回路１８が出力する信号ＲＦａ、ＲＦｂ、ｘＲＦａ、ｘＲＦｂに対応して、４個のスイッチ６２ａ、６２ｂ、６２ｃ、６２ｄを備える。

スイッチ６２ａは、一方の接点がトランジスタＭｃ、ＭｉのドレインＤとキャパシタ２８ａとの間に接続され、スイッチ６２ｂは、一方の接点がトランジスタＭｄ、ＭｊのドレインＤとキャパシタ２８ｂとの間に接続されている。また、スイッチ６２ａ、６２ｂは、他方の接点が互いに接続されてＤＣオフセット検出部６０に接続されている。スイッチ６２ｃは、一方の接点がトランジスタＭｅ、ＭｇのドレインＤとキャパシタ２８ｃとの間に接続され、スイッチ６２ｄは、一方の接点がトランジスタＭｆ、ＭｈのドレインＤとキャパシタ２８ｄとの間に接続されている。また、スイッチ６２ｃ、６２ｄは、他方の接点が互いに接続されてＤＣオフセット検出部６０に接続されている。これにより、ＤＣオフセット検出部６０は、スイッチ６２ａ〜６２ｄがオンされることで、ミキサ回路１８が出力する出力信号ＲＦ、ｘＲＦが入力される。

周波数変換装置１０は、バッファアンプ２４毎にスイッチ６４を備える。バッファアンプ２４ａにはスイッチ６４ａが接続され、スイッチ６４ａを介して電源電圧Ｖ_ＤＤが供給される。バッファアンプ２４ｂにはスイッチ６４ｂが接続され、スイッチ６４ｂを介して電源電圧Ｖ_ＤＤが供給される。また、バッファアンプ２４ｃにはスイッチ６４ｃが接続され、スイッチ６４ｃを介して電源電圧Ｖ_ＤＤが供給される。バッファアンプ２４ｄにはスイッチ６４ｄが接続され、スイッチ６４ｄを介して電源電圧Ｖ_ＤＤが供給される。

バッファアンプ２４（２４ａ〜２４ｄ）は、スイッチ６４（６４ａ〜６４ｄ）がオンされて電源電圧Ｖ_ＤＤが供給されることにより動作し、スイッチ６４（６４ａ〜６４ｄ）がオフして、電源電圧Ｖ_ＤＤの供給が停止することで動作を停止する。これにより、周波数変換装置１０は、ＤＢＭ４２、４６に対して、別々に信号Ｌｏ、ｘＬｏを入力して動作させることができる。

図１及び図２に示すように、ミキサ部１４には、信号Ｌｏの入力側にバイアス抵抗６６ａ、６６ｂ及びスイッチ６８ａ、７０ａを備え、信号ｘＬｏの入力側にバイアス抵抗７２ａ、７２ｂ及びスイッチ６８ｂ、７０ｂを備える。

図２に示すように、バイアス抵抗６６ａは、一端がトランジスタＭｃ、ＭｅのゲートＧに接続され、バイアス抵抗６６ｂは、一端がトランジスタＭｄ、ＭｆのゲートＧに接続されている。また、バイアス抵抗７２ａは、一端がトランジスタＭｇ、ＭｉのゲートＧに接続され、バイアス抵抗７２ｂは、一端がトランジスタＭｈ、ＭｊのゲートＧに接続されている。

また、スイッチ６８ａは、一方の接点にバイアス抵抗６６ａ及びバイアス抵抗６６ｂの各他端が接続され、スイッチ６８ｂは、一方の接点にバイアス抵抗７２ａ及びバイアス抵抗７２ｂの各他端が接続されている。スイッチ６８ａ、６８ｂは、他方の接点に参照電圧Ｖ_ＲＥＦが印加される。参照電圧Ｖ_ＲＥＦは、開示の技術における基準電圧の一例とされている。

ミキサ回路１８では、スイッチ６８ａがオンされることにより、トランジスタＭｃ、Ｍｅ及びトランジスタＭｄ、Ｍｆの各ゲートＧに参照電圧Ｖ_ＲＥＦに応じたバイアス電圧が印加される。また、ミキサ回路１８では、スイッチ６８ｂがオンされることにより、トランジスタＭｇ、Ｍｉ及びトランジスタＭｈ、Ｍｊの各ゲートＧに参照電圧Ｖ_ＲＥＦに応じたバイアス電圧が印加される。ミキサ回路１８は、各ゲートＧにバイアス電圧が印加されることによりトランジスタＭｃ〜Ｍｊが動作する。

スイッチ７０ａは、一方の接点がバイアス抵抗６６ａ、６６ｂのスイッチ６８ａ側に接続され、他方の接点が接地されている。また、スイッチ７０ｂは、一方の接点がバイアス抵抗７２ａ、７２ｂのスイッチ６８ｂ側に接続され、他方の接点が接地されている。

これにより、ミキサ回路１８では、スイッチ７０ａがオンされることによりトランジスタＭｃ〜Ｍｆの各ゲートＧが接地し、トランジスタＭｃ〜Ｍｆが動作を停止する。また、ミキサ回路１８では、スイッチ７０ｂがオンされることによりトランジスタＭｇ〜Ｍｊの各ゲートＧが接地し、トランジスタＭｇ〜Ｍｊが動作を停止する。

コントローラ５８は、制御部として機能し、スイッチ６２ａ〜６２ｄ、スイッチ６４ａ〜６４ｄ、スイッチ６８ａ、６８ｂ及びスイッチ７０ａ、７０ｂのオン／オフを制御する。これにより、コントローラ５８は、ミキサ回路１８を用いたＤＣオフセット検出、及び周波数変換を行なう。

周波数変換装置１０は、ミキサ回路１８のＤＢＭ４２、４６の一方を用いて周波数変換を行なう。このとき、コントローラ５８は、選択部の一例として機能し、ＤＢＭ４２を用いて周波数変換を行なう場合、スイッチ６４ｂ、６４ｄ、７０ａ、７０ｂをオフし、スイッチ６４ａ、６４ｃ、６８ａ、６８ｂをオンする。

これにより、ミキサ回路１８では、トランジスタＭｃ〜Ｍｊが動作可能となり、ＤＢＭ４２に信号Ｌｏ、ｘＬｏが入力される。したがって、ミキサ回路１８では、ＤＢＭ４２において周波数変換が行なわれる。なお、ミキサ回路１８は、ＤＢＭ４２に替えてＤＢＭ４６を用いることができる。この場合、コントローラ５８は、スイッチ６４ａ、６４ｃに替えてスイッチ６４ｂ、６４ｄをオンすることで、ＤＢＭ４２の動作を停止し、ＤＢＭ４６を動作させる。

一方、コントローラ５８は、ミキサ回路１８の出力信号ＲＦ、ｘＲＦからＤＣオフセットの検出を行なう場合、スイッチ６２ａ〜６２ｄをオンしてＤＣオフセット検出部６０にミキサ回路１８の出力信号ＲＦ、ｘＲＦを入力する。また、コントローラ５８は、スイッチ６４ａ〜６４ｄをオフすることで、ミキサ回路１８への信号Ｌｏ、ｘＬｏの入力を停止する。

また、コントローラ５８は、スイッチ６８ｂ、７０ａをオフし、スイッチ６８ａ、スイッチ７０ｂをオンした状態、及びスイッチ６８ａ、７０ｂをオフし、スイッチ６８ｂ、スイッチ７０ａをオンした状態の各々においてＤＣオフセット検出を行なう。

ミキサ回路１８は、スイッチ６８ｂ、７０ａがオフし、スイッチ６８ａ、スイッチ７０ｂがオンすることにより、トランジスタＭｇ〜Ｍｊの各々のゲートＧが接地され、トランジスタＭｃ〜Ｍｆの各々のゲートＧにバイアス電圧が印加される。これにより、ミキサ回路１８は、信号ＩＮ、ｘＩＮに対してトランジスタＭｃ〜Ｍｆによる差動アンプとして動作する。

また、ミキサ回路１８は、スイッチ６８ａ、７０ｂがオフし、スイッチ６８ｂ、スイッチ７０ａがオンすることにより、トランジスタＭｃ〜Ｍｆの各々のゲートＧが接地され、トランジスタＭｇ〜Ｍｊの各々のゲートＧにバイアス電圧が印加される。これにより、ミキサ回路１８は、信号ＩＮ、ｘＩＮに対してトランジスタＭｇ〜Ｍｊによる差動アンプとして動作する。

このようなコントローラ５８としては、ＣＰＵ、ＲＯＭ、ＲＡＭ及びＨＤＤ等のメモリがバスによって接続されたコンピュータを用いることができる。このとき、ＣＰＵは、ＲＯＭ及びメモリに格納したプログラムを読み出して実行することで、各種の処理を行なえば良い。

一方、図５には、ＤＣオフセット検出部６０の一例を示す。なお、ＤＣオフセット検出は、ミキサ回路１８の出力信号ＲＦ（出力信号ＲＦａ、ＲＦｂ）、及び出力信号ｘＲＦ（出力信号ｘＲＦａ，ｘＲＦｂ）のＤＣオフセットを検出する各種の構成を適用できる。

ＤＣオフセット検出部６０は、コンパレータ部７４及び差動増幅部７６を備える。差動増幅部７６は一対の入力端子７８ａ、７８ｂ及び差動アンプ８０を備える。入力端子７８ａには、スイッチ６２ａ、６２ｂが接続され、スイッチ６２ａ、６２ｂがオンすることで、出力信号ＲＦａ及び出力信号ＲＦｂがミキサ回路１８の出力信号ＲＦとして入力される。また、入力端子７８ｂには、スイッチ６２ｃ、６２ｄが接続され、スイッチ６２ｃ、６２ｄがオンすることで、出力信号ｘＲＦａ及び出力信号ｘＲＦｂがミキサ回路１８の出力信号ｘＲＦとして入力される。

差動アンプ８０は、一方の入力端８０ａがキャパシタ８２ａを介して入力端子７８ａに接続され、信号反転機能（インバータ機能）を備える他方の入力端８０ｂにキャパシタ８２ｂを介して入力端子７８ｂが接続されている。これにより、差動アンプ８０は、入力端８０ａに出力信号ＲＦに応じた信号が入力され、入力端８０ｂに出力信号ｘＲＦに応じた信号が反転されて入力される。

また、差動増幅部７６は、入力端子７８ａと入力端子７８ｂとの間に設けられたスイッチ８４を備える。差動増幅部７６は、スイッチ８４がオンすることによりキャパシタ８２ａ、８２ｂが同電位となり、これにより、差動アンプ８０の入力端８０ａ、８０ｂが同電位となる。

差動アンプ８０は、入力端８０ａ、８０ｂに入力された信号を差動増幅して、出力端８０ｃ、８０ｄから出力する。また、差動増幅部７６は、スイッチ８６ａ、８６ｂを備える。スイッチ８６ａは、差動アンプ８０の入力端８０ａと出力端８０ｃとを接続し、スイッチ８６ｂは、差動アンプ８０の入力端８０ｂと出力端８０ｄとを接続する。差動増幅部７６は、スイッチ８６ａ、８６ｂがオンすることにより、差動アンプ８０の出力端８０ｃ、８０ｄから出力する信号が入力端８０ａ、８０ｂに帰還する。

コンパレータ部７４は、比較器８８を備える。比較器８８の一方の入力端８８ａは、差動アンプ８０の出力端８０ｄに接続され、比較器８８の他方の入力端８８ｂは、差動アンプ８０の信号反転機能（インバータ機能）を備えた出力端８０ｃに接続されている。これにより、比較器８８には、差動アンプ８０から出力された信号が入力される。また、コンパレータ部７４は、スイッチ９０を備え、スイッチ９０を介してコントローラ５８から出力される同期信号ＣＫが入力される。

コントローラ５８は、ＤＣオフセットの検出を行なう場合、スイッチ６２ａ〜６２ｄをオンすると共に、スイッチ８４、スイッチ８６ａ、８６ｂ、及びスイッチ９０のオン／オフを制御する。このとき、変換器８８は、同期信号ＣＫに基づき、一対の入力端８８ａ、８８ｂの入力信号に応じた「０（Low）」、「１（High）」の２値の比較信号を、出力端８８ｃからコントローラ５８へ出力する。

以下に、本第１の実施形態の作用を説明する。

周波数変換装置１０は、ベースバンド部１２から出力される信号ＩＮ、ｘＩＮ、及び局部発振部１６から出力される信号Ｌｏ、ｘＬｏを、ミキサ部１４のミキサ回路１８に入力する。ミキサ回路１８は、入力された信号ＩＮ、ｘＩＮ及び信号Ｌｏ、ｘＬｏに基づいて周波数変換を行なうことにより、出力信号ＲＦ、ｘＲＦを出力する。

周波数変換装置１０では、周波数変換に先立ってミキサ回路１８の出力信号ＲＦ、ｘＲＦのＤＣオフセット検出を行なう。また、コントローラ５８は、ＤＣオフセット検出部６０の検出結果に基づいてベースバンド部１２が出力する信号ＩＮ、ｘＩＮを補正する。これにより、周波数変換装置１０は、周波数変換を行なう場合に、信号ＩＮ、ｘＩＮに起因するＤＣオフセットが抑えられ、キャリアリークの発生を防止した出力信号ＲＦ、ｘＲＦが得られる。

コントローラ５８は、ミキサ回路１８の出力信号ＲＦ、ｘＲＦのＤＣオフセット検出を行なう場合に、スイッチ６４ａ〜６４ｄをオフして、ミキサ回路１８への信号Ｌｏ、ｘＬｏの入力を停止する。このとき、ベースバンド部１２は、所定値（例えば、ゼロ）の信号ＩＮ、ｘＩＮを出力するように動作する。

また、コントローラ５８は、ミキサ部１４のスイッチ６２ａ〜６２ｄ、６８ａ、６８ｂ、７０ａ、７０ｂを操作する。このとき、コントローラ５８は、スイッチ６８ａ、７０ｂをオンすると共にスイッチ６８ｂ、７０ａをオフした状態、及びスイッチ６８ａ、７０ｂをオフすると共にスイッチ６８ｂ、７０ａをオンした状態の各々においてＤＣオフセット検出を行なう。

図６には、ＤＣオフセット検出の一例としてミキサ部１４のスイッチ６８ａ、７０ｂをオンすると共にスイッチ６８ｂ、７０ａをオフした状態を示している。なお、図６では、電気信号の流れる回路配線を実線で示し、電気信号の流れが停止する回路配線を点線で示している。

ミキサ回路１８は、スイッチ６８ｂがオフし、スイッチ７０ｂがオンすることで、トランジスタＭｇ〜ＭｊのゲートＧが接地され、トランジスタＭｇ〜Ｍｊの動作が停止する。また、ミキサ回路１８は、スイッチ６８ａがオンし、スイッチ７０ａがオフすることで、トランジスタＭｃ〜ＭｆがゲートＧに印加されるバイアス電圧（参照電圧Ｖ_ＲＥＦ）により動作する。

これにより、ミキサ回路１８は、信号ＩＮ、ｘＩＮに対してトランジスタＭｃ、Ｍｄ、Ｍｅ、Ｍｆが差動アンプとして動作する。ＤＣオフセット検出部６０には、トランジスタＭｃの出力が出力信号ＲＦａとして入力され、トランジスタＭｄの出力が出力信号ＲＦｂとして入力される。また、ＤＣオフセット検出部６０には、トランジスタＭｅの出力が出力信号ｘＲＦａとして入力され、トランジスタＭｆの出力が出力信号ｘＲＦｂとして入力される。

ミキサ回路１８は、スイッチ６２ａ、６２ｂがオンしていることによりトランジスタＭｃ、ＭｄのドレインＤ側が短絡状態となり、スイッチ６２ｃ、６２ｄがオンしていることによりトランジスタＭｅ、ＭｆのドレインＤ側が短絡状態となる。これにより、ミキサ回路１８は、図４に示すミキサ回路５０においてトランジスタＭＡ、ＭＢを用いた差動アンプと等価となる。すなわち、ゲート幅Ｗ＝ｄ／２のトランジスタＭｃ、Ｍｄは、ゲート幅Ｗ＝ｄのトランジスタＭＡとして動作し、ゲート幅Ｗ＝ｄ／２のトランジスタＭｅ、Ｍｆは、ゲート幅Ｗ＝ｄのトランジスタＭＢとして動作する。

なお、ミキサ回路１８は、スイッチ６８ａ、７０ｂをオフし、スイッチ６８ｂ、７０ａをオンして、トランジスタＭｇ〜Ｍｊを動作させてＤＣオフセット検出を行なう場合、ミキサ回路５０においてトランジスタＭＣ、ＭＤを用いた差動アンプと等価となる。したがって、この場合も、ミキサ回路１８は、ミキサ回路５０においてトランジスタＭＡ、ＭＢを用いた差動アンプと同等の高い電圧増幅利得で動作する。

ＤＣオフセット検出部６０は、トランジスタＭｃ、Ｍｄから得られる出力信号ＲＦ、及びトランジスタＭｅ、Ｍｆから得られる出力信号ｘＲＦの差分を検出する。

図５に示すようにＤＣオフセット検出部６０には、先ず、スイッチ６２ａ〜６２ｄがオンされることにより出力信号ＲＦ、ｘＲＦが入力される。また、ＤＣオフセット検出部６０は、スイッチ８６ａ、８６ｂがオンされことにより差動アンプ８０の出力が入力側に帰還され、スイッチ８４がオンされることによりキャパシタ８２ａ、８２ｂに蓄積された電荷が等しくされる。これにより、ＤＣオフセット検出部６０は、差動アンプ８０のＤＣオフセットを除去し、キャパシタ８２ａ、８２ｂを、蓄積される電荷によりオフセットの基準電圧と等しくする。

この後、ＤＣオフセット検出部６０は、スイッチ８４、８６ａ、８６ｂがオフされることにより、キャパシタ８２ａに出力信号ＲＦに応じた電荷を蓄積し、キャパシタ８２ｂに出力信号ｘＲＦに応じた電荷を蓄積する。これにより、差動アンプ８０には、入力端８０ａ、８０ｂに、出力信号ＲＦと出力信号ｘＲＦの電位差に応じた電圧（ＤＣオフセット電圧）が入力される。

差動アンプ８０は、ＤＣオフセット電圧を差動増幅して、比較器８８へ出力する。比較器８８は、入力端８８ａ、８８ｂに入力されるＤＣオフセット電圧に応じ「Ｈ」又は「Ｌ」の２値信号を出力する。これにより、例えば、ＤＣオフセット検出部６０は、出力信号ＲＦが出力信号ｘＲＦより高ければの比較器８８が「Ｈ」レベルの信号を出力し、出力信号ＲＦが出力信号ｘＲＦより低ければ比較器８８が「Ｌ」レベルの信号を出力する。

このようにしてＤＣオフセットを検出する場合、比較器８８に入力する電圧（入力端８８ａ、８８ｂの電位差）が大きいことが好ましい。このとき、ミキサ回路１８は、ＤＢＭ４２、４６の各々において対となっているトランジスタの一方が差動アンプとして動作することにより高い電圧増幅利得が得られるので、ＤＣオフセット検出部６０の差動アンプ８８の利得を大きくすること無く、比較器８８に所望の精度が得られる電位差を生じさせることができる。したがって、周波数変換装置１０では、ミキサ回路１８を用いることにより、ＤＣオフセット検出部６０の差動アンプ８０の消費電力を抑えることができる。

コントローラ５８は、ＤＣオフセット検出部６０の出力から、ＤＣオフセット電圧が小さくなるようにベースバンド部１２が出力する信号ＩＮ、ｘＩＮを補正する。コントローラ５８は、例えば、ＤＣオフセット検出部６０の検出結果に基づいて信号ＩＮ、ｘＩＮに対する補正値を設定する。このとき、コントローラ５８は、出力信号ＲＦが出力信号ｘＲＦより高い場合、出力信号ＲＦを下げ、出力信号ｘＲＦを上げるように補正値を設定するなどしてＤＣオフセットを解消するように信号ＩＮ、ｘＩＮを補正する。

コントローラ５８は、ミキサ回路１８のトランジスタＭｃ〜Ｍｆ及びトランジスタＭｇ〜Ｍｊの各々を動作させ、例えば、ＤＣオフセット検出部６０で検出されるＤＣオフセット電圧が最小となるように信号ＩＮ、ｘＩＮの補正値を設定する。

ベースバンド部１２は、周波数変換装置１０が周波数変換を行なう場合、コントローラ５８により設定された補正値に基づき信号ＩＮ、ｘＩＮを補正して出力する。

一方、周波数変換装置１０は、周波数変換を行なう場合、コントローラ５８がスイッチ６８ａ、６８ｂをオンすると共に、スイッチ７０ａ、７０ｂをオフする。これにより、トランジスタＭｃ〜Ｍｊの各々のゲートＧにはバイアス電圧が印加される。また、周波数変換装置１０は、コントローラ５８が、スイッチ６４ａ、６４ｃをオンし、スイッチ６４ｂ、６４ｄをオフする。これにより、ミキサ回路１８では、ＤＢＭ４２に信号Ｌｏ、ｘＬｏが入力され、ＤＢＭ４２が周波数変換を行なうミキサ回路として動作する。

図７には、ＤＢＭ４２が動作する場合のミキサ回路１８を示している。図７では、周波数変換に寄与する電気信号が流れる回路配線を実線で示し、電気信号の流れが停止する回路配線を点線で示している。また、図７では、信号Ｌｏ又は信号ｘＬｏの流れが停止している回路配線を破線で示している。

ミキサ回路１８では、スイッチ７０ａ、７０ｂがオフし、スイッチ６８ａ、６８ｂがオンすることで、トランジスタＭｃ〜Ｍｊが動作可能となる。ミキサ回路１８では、スイッチ６４ａ、６４ｃがオンすることで、バッファアンプ２４ａからトランジスタＭｃ、Ｍｅに信号Ｌｏが入力され、バッファアンプ２４ｃからトランジスタＭｇ、Ｍｉに信号ｘＬｏが入力される。

これにより、ミキサ回路１８では、トランジスタＭａ、Ｍｂに入力する信号ＩＮ、ｘＩＮに対して、ＤＢＭ４２において周波数変換が行なわれ、トランジスタＭｃ、Ｍｉが出力信号ＲＦａを出力し、トランジスタＭｅ、Ｍｇが出力信号ｘＲＦａを出力する。

ミキサ回路１８は、ＤＢＭ４２、ＤＢＭ４６のうちＤＢＭ４２のみを用いて周波数変換を行なうので、ＤＣオフセット検出を行った場合（ＤＢＭ４２及びＤＢＭ４６の両方を用いて周波数変換を行なった場合）と比較して周波数変換利得が低くなる。したがって、ミキサ回路１８は、出力特性の直線領域で動作できるため、出力信号ＲＦ、ｘＲＦに歪などの品質低下が生じることを抑制できる。

一方、ミキサ回路１８は、トランジスタＭｃ〜Ｍｊを動作させた状態におけるＤＣオフセットを抑制している。ここで、ミキサ回路１８は、ＤＢＭ４６に含まれるトランジスタＭｄ、Ｍｆ、Ｍｈ、Ｍｊの各ゲートにバイアス電圧を印加している。

このようにミキサ回路１８では、ベースバンド部１２が出力する信号ＩＮ、ｘＩＮがゼロとなる無信号状態で、ＤＢＭ４２のトランジスタＭｃ〜Ｍｆに加え、ＤＢＭ４６のトランジスタＭｇ〜Ｍｊが動作している。これにより、トランジスタＭａ、Ｍｂのバイアス条件は、ミキサ回路１８をＤＣオフセット検出動作させたときのバイアス条件と等しく保つことができる。したがって、周波数変換装置１０は、ＤＣオフセットが抑制され、出力信号ＲＦ、ｘＲＦにキャリアリークが生じることが抑制される。

なお、第１の実施形態では、周波数変換を行なう場合に、ミキサ回路１８に含むＤＢＭ４２を用いたが、ＤＢＭ４２に替えてＤＢＭ４６を用いても良く、また、ＤＢＭ４２とＤＢＭ４６とを交互に用いるようにしても良い。ＤＢＭ４２とＤＢＭ４６とを交互に用いる場合、周波数変換装置１０は、信号ＩＮ、ｘＩＮがオフしている場合等の信号ＲＦ、ｘＲＦの非出力時などのタイミングでＤＢＭ４２、ＤＢＭ４６を切り替えれば良い。これにより、周波数変換装置１０は、ミキサ回路１８に設けたトランジスタＭｃ〜Ｍｊの長寿命化を図ることができる。

〔第２の実施形態〕
次に、第２の実施形態を説明する。なお、第２の実施形態における基本的構成は、前記した第１の実施形態と同じであり、第２の実施形態において、第１の実施形態と同一の機能には、同一の符号を付与してその説明を省略する。

図８及び図９に示すように、第２の実施形態においては、周波数変換装置１０Ａに、ミキサ回路１８に替えてミキサ回路１８Ａを設けている。このミキサ回路１８Ａは、バイアス抵抗３６ａ、３６ｂに替えてバイアス抵抗３６ｃ、３６ｄを用い、バイアス抵抗３８ａ、３８ｂに替えてバイアス抵抗３８ｃ、３８ｄを用いている。

また、図９に示すように、ミキサ回路１８Ａでは、差動増幅部３４のトランジスタＭａ、Ｍｂ及びトランジスタＭｃ、Ｍｅ、Ｍｇ、ＭｉによりＤＢＭ４２Ａが形成されている。また、ミキサ回路１８Ａでは、差動増幅部３４のトランジスタＭａ、Ｍｂ及びトランジスタＭｄ、Ｍｆ、Ｍｈ、ＭｊによりＤＢＭ４６Ａが形成されている。

ここで、ミキサ回路１８Ａでは、バイアス抵抗３６ｃ、３８ｃの抵抗値を４ｒ／３とし、バイアス抵抗３６ｄ、３８ｄの抵抗値を４ｒとしている。また、ミキサ回路１８Ａは、バイアス抵抗３６ｃ、３８ｃの抵抗値４ｒ／３及びバイアス抵抗３６ｄ、３８ｄの抵抗値４ｒに合わせ、組となるトランジスタの間でゲート幅Ｗを設定している。すなわち、ミキサ回路１８Ａでは、トランジスタＭｃ、Ｍｅ、Ｍｇ、Ｍｉのゲート幅ＷをＷ＝３ｄ／４とし、トランジスタＭｄ、Ｍｆ、Ｍｈ、Ｍｊのゲート幅ＷをＷ＝ｄ／４としている。

図１０には、ミキサ回路１８Ａにおいて一組のトランジスタの一例として、トランジスタＭｃ、Ｍｄを示している。ミキサ回路１８Ａでは、バイアス抵抗３６ｃを抵抗値４ｒ／３、バイアス抵抗３６ｄを抵抗値４ｒとし、トランジスタＭｃのゲート幅ＷをＷ＝３ｄ／４、トランジスタＭｄのゲート幅ＷをＷ＝ｄ／４としている。これにより、ミキサ回路１８Ａでは、トランジスタＭｃのドレイン電流Ｉｄ_１をＩｄ_１＝３ｉ／４とすると、トランジスタＭｄのドレイン電流Ｉｄ_２が、Ｉｄ_２＝ｉ／４となる。

このように、ミキサ回路１８Ａでは、ＤＢＭ４２Ａ、４６Ａの間で電圧増幅利得を異ならせている。このとき、ミキサ回路１８Ａでは、ＤＢＭ４２Ａの電圧増幅利得をＤＢＭ４６Ａの電圧増幅利得より高くしている。

このようにミキサ回路１８Ａは、ミキサ回路５０（図４参照）と等価となる。すなわち、バイアス抵抗３６ｃ、３６ｄの合成抵抗値はｒとなり、組となるトランジスタＭｃ、Ｍｄのゲート幅Ｗの和はＷ＝ｄ（Ｗ＝３ｄ／４＋ｄ／４）となる。したがって、ミキサ回路１８Ａでは、ミキサ回路５０と同等の高い電圧増幅利得でＤＣオフセットを検出することができる。

一方、図８に示すように、周波数変換装置１０Ａは、局部発振部１６に替えて局部発振部１６Ａ、１６Ｂを備える。局部発振部１６Ａ、１６Ｂは、異なる周波数Ｆの信号Ｌｏ、ｘＬｏを出力する。ここでは、一例として局部発振部１６Ａは、信号Ｌｏ、ｘＬｏとして周波数Ｆ_１（例えば、Ｆ_１＝４００ＭHz）の信号Ｌｏ_１、ｘＬｏ_１を出力する。また、局部発振部１６Ｂは、信号Ｌｏ、ｘＬｏとして周波数Ｆ_１より高い周波数Ｆ_２（例えば、Ｆ_２＝８００ＭHz）の信号Ｌｏ_２、ｘＬｏ_２を出力する。

局部発振部１６Ａには、スイッチ９２ａ、９２ｂが設けられ、局部発振部１６Ｂには、スイッチ９４ａ、９４ｂが設けられている。図８及び図９に示すように、局部発振部１６Ａが出力する信号Ｌｏ_１は、スイッチ９２ａを介してバッファアンプ２４ａ、２４ｂに入力され、信号ｘＬｏ_１は、スイッチ９２ｂを介してバッファアンプ２４ｃ、２４ｄに入力される。また、局部発振部１６Ｂが出力する信号Ｌｏ_２は、スイッチ９４ａを介してバッファアンプ２４ａ、２４ｂに入力され、信号ｘＬｏ_２は、スイッチ９４ｂを介してバッファアンプ２４ｃ、２４ｄに入力される。

コントローラ５８は、周波数変換装置１０Ａにおいて、スイッチ９２ａ、９２ｂ及びスイッチ９４ａ、９４ｂのオンオフを制御することで、信号ＲＦ、ｘＲＦの周波数Ｆを周波数Ｆ_１又は周波数Ｆ_２に切り替える。すなわち、周波数変換装置１０Ａは、異なる周波数帯域の出力信号ＲＦ、ｘＲＦを出力するマルチバンド機能を備える。

また、コントローラ５８は、切り替えた周波数Ｆに応じて、スイッチ６４ａ〜６４ｄを操作することで、ミキサ回路１８ＡをＤＢＭ４２Ａ又はＤＢＭ４６Ａの一方を選択する。

ここで、周波数変換装置１０Ａは、信号Ｌｏ、ｘＬｏの周波数Ｆが低い場合にミキサ回路１８Ａの周波数変換利得を低くし、信号Ｌｏ、ｘＬｏの周波数Ｆが高い場合にミキサ回路１８Ａの周波数変換利得を高くする。すなわち、周波数変換装置１０Ａでは、局部発振部１６Ａが出力する信号Ｌｏ_１、ｘＬｏ_１に対しては、ＤＢＭ４６Ａを動作させ、局部発振部１６Ｂが出力する信号Ｌｏ_２、ｘＬｏ_２に対しては、ＤＢＭ４２Ａを動作させる。

図１１に示すように、一般にミキサ回路では、信号Ｌｏ、ｘＬｏの周波数Ｆに応じて周波数変換利得が変化する。このとき、ミキサ回路では、周波数Ｆが高くなる程、周波数変換利得が低くなる。

ここから、周波数変換装置１０Ａでは、ミキサ回路１８Ａに、電圧増幅利得の異なるＤＢＭ４２Ａ、ＤＢＭ４６Ａを設け、信号Ｌｏ、ｘＬｏの周波数に応じて、ＤＢＭ４２Ａ又はＤＢＭ４６Ａの一方を用いて周波数変換を行なう。このとき、ミキサ回路１８Ａでは、ＤＢＭ４２Ａの電圧増幅利得を、ＤＢＭ４６Ａの電圧増幅利得より高くしている。また、周波数変換装置１０Ａは、周波数Ｆ_１、Ｆ_２の内で低い周波数Ｆ_１の信号Ｌｏ_１、ｘＬｏ_１に対して、電圧増幅利得の低いＤＢＭ４６Ａを用い、高い周波数Ｆ_２の信号Ｌｏ_２、ｘＬｏ_２に対して、電圧増幅利得の高いＤＢＭ４２Ａを用いる。

コントローラ５８は、局部発振部１６Ａの信号Ｌｏ_１、ｘＬｏ_１に基づいて出力信号ＲＦ、ｘＲＦを出力する場合、スイッチ９２ａ、９２ｂをオンし、スイッチ９４ａ、９４ｂをオフする。また、コントローラ５８は、スイッチ６４ａ、６４ｃをオフし、スイッチ６４ｂ、６４ｄをオンする。

これにより、周波数変換装置１０Ａは、局部発振部１６Ａの信号Ｌｏ_１、ｘＬｏ_１がミキサ回路１８ＡのＤＢＭ４６Ａに入力され、ＤＢＭ４６Ａにより周波数変換して、信号Ｌｏ_１、ｘＬｏ_１に応じた出力信号ＲＦ、ｘＲＦを出力する。

また、コントローラ５８は、局部発振部１６Ｂの信号Ｌｏ_２、ｘＬｏ_２に基づいて出力信号ＲＦ、ｘＲＦを出力する場合、スイッチ９４ａ、９４ｂをオンし、スイッチ９２ａ、９２ｂをオフする。また、コントローラ５８は、スイッチ６４ｂ、６４ｄをオフし、スイッチ６４ａ、６４ｃをオンする。

これにより、周波数変換装置１０Ａは、局部発振部１６Ｂの信号Ｌｏ_２、ｘＬｏ_２がミキサ回路１８ＡのＤＢＭ４２Ａに入力され、ＤＢＭ４２Ａにより周波数変換して、信号Ｌｏ_２、ｘＬｏ_２に応じた出力信号ＲＦ、ｘＲＦを出力する。

したがって、周波数変換装置１０Ａでは、異なる周波数Ｆ（Ｆ_１、Ｆ_２）の出力信号ＲＦ、ｘＲＦを出力する場合に、信号Ｌｏ、ｘＬｏの周波数が高くとも、周波数変換利得が低下することが抑制される。

〔第３の実施形態〕
次に第３の実施形態を説明する。なお、第３の実施形態の基本的構成は、第１の実施形態と同じであり、第３の実施形態において第１の実施形態と同じ機能には、同じ符号を付与してその説明を省略する。

図１２及び図１３には、第３の実施形態に係る周波数変換装置１０Ｂを示している。周波数変換装置１０Ｂは、ミキサ部１４に替えてミキサ部１４Ｂを設けている。図１２に示すように、ミキサ部１４Ｂに設けているミキサ回路１８Ｂは、３組のＤＢＭ（ダブルバランストミキサ）９６Ａ、９６Ｂ、９６Ｃを備える。

図１３に示すように、ＤＢＭ９６Ａは、差動増幅部３４及びトランジスタＭｃ、Ｍｅ、Ｍｇ、Ｍｉを含んで形成されている。ＤＢＭ９６Ａは、トランジスタＭｃ、ＭｇのドレインＤに、バイアス抵抗３６ｆを介して電源電圧Ｖ_ＤＤが供給され、トランジスタＭｅ、ＭｉのドレインＤにバイアス抵抗３８ｆを介して電源電圧Ｖ_ＤＤが供給される。また、ＤＢＭ９６Ｂは、差動増幅部３４及びトランジスタＭｄ、Ｍｆ、Ｍｈ、Ｍｊを含んで形成されている。ＤＢＭ９６Ｂは、トランジスタＭｄ、ＭｈのドレインＤに、バイアス抵抗３６ｇを介して電源電圧Ｖ_ＤＤが供給され、トランジスタＭｆ、ＭｊのドレインＤにバイアス抵抗３８ｇを介して電源電圧Ｖ_ＤＤが供給される。

また、ミキサ回路１８Ａは、トランジスタＭｋ、Ｍｌ、Ｍｍ、Ｍｎ及びバイアス抵抗３６ｈ、３８ｈを備える。ＤＢＭ９６Ｃは、差動増幅部３４及びトランジスタＭｋ、Ｍｌ、Ｍｍ、Ｍｎを含んで形成されている。

トランジスタＭｋ、Ｍｍは、ソースＳがトランジスタＭａのドレインＤに接続され、トランジスタＭｌ、Ｍｎは、ソースＳがトランジスタＭｂのドレインＤに接続されている。また、トランジスタＭｋ、Ｍｍは、バイアス抵抗３６ｈを介してドレインＤに電源電圧Ｖ_ＤＤが供給され、トランジスタＭｌ、Ｍｎは、バイアス抵抗３８ｈを介してドレインＤに電源電圧Ｖ_ＤＤが供給される。

ミキサ回路１８Ｂは、ＤＢＭ９６ＡのトランジスタＭｃ、Ｍｅ、Ｍｇ、Ｍｉ及びバイアス抵抗３６ｆ、３８ｆが混合部９８ａを形成し、ＤＢＭ９６ＢのトランジスタＭｄ、Ｍｆ、Ｍｈ、Ｍｊ及びバイアス抵抗３６ｇ、３８ｇが混合部９８ｂを形成する。また、ミキサ回路１８Ｂは、ＤＢＭ９６ＣのトランジスタＭｋ、Ｍｌ、Ｍｍ、Ｍｎ及びバイアス抵抗３６ｈ、３８ｈが混合部９８ｃを形成する。

ミキサ回路１８Ｂは、トランジスタＭｋ、Ｍｌの各々のゲートＧとスイッチ６８ａとがバイアス抵抗６８ｃを介して接続され、トランジスタＭｍ、Ｍｎの各々のゲートＧとスイッチ６８ｂとがバイアス抵抗７２ｃを介して接続されている。また、ミキサ部１４Ｂは、スイッチ６４ｅがオンすることにより供給される電源電圧Ｖ_ＤＤにより動作するバッファアンプ２４ｅ、及びスイッチ６４ｆがオンすることにより供給される電源電圧Ｖ_ＤＤにより動作するバッファアンプ２４Ｆを備える。

ミキサ回路１８Ｂは、バッファアンプ２４ｅ及びキャパシタ２６ｅを介して、トランジスタＭｋ、Ｍｌに信号Ｌｏが入力し、バッファアンプ２４ｆ及びキャパシタ２６ｆを介して、トランジスタＭｋ、Ｍｌに信号ｘＬｏが入力する。また、トランジスタＭｋ、Ｍｍは、ドレインＤがキャパシタ２８ｅを介してバッファアンプ３０に接続し、トランジスタＭｌ、Ｍｎは、ドレインＤがキャパシタ２８ｆを介してバッファアンプ３０に接続している。

これにより、バッファアンプ３０には、ＤＢＭ９６Ａの出力信号ＲＦａ、ＤＢＭ９６Ｂの出力信号ＲＦｂ、及びＤＢＭ９６Ｃの出力信号ＲＦｃが出力信号ＲＦとして入力される。また、バッファアンプ３０には、ＤＢＭ９６Ａの出力信号ｘＲＦａ、ＤＢＭ９６Ｂの出力信号ｘＲＦｂ、及びＤＢＭ９６Ｃの出力信号ｘＲＦｃが出力信号ｘＲＦとして入力される。

一方、ＤＣオフセット検出部６０には、スイッチ６２ｅがオンされることによりＤＢＭ９６Ｃの出力信号ＲＦｃが入力され、スイッチ６２ＦがオンされることによりＤＢＭ９６Ｃの出力信号ｘＲＦｃが入力される。ＤＣオフセット検出部６０は、出力信号ＲＦａ、ＲＦｂ、ＲＦｃを出力信号ＲＦとして取り込み、出力信号ｘＲＦａ、ｘＲＦｂ、ｘＲＦｃを出力信号ｘＲＦとして取り込み、出力信号ＲＦ、ｘＲＦからＤＣオフセットを検出する。

ここで、ミキサ回路１８Ｂでは、バイアス抵抗３６ｆ、３８ｆの抵抗値を２ｒ、バイアス抵抗３６ｇ、３８ｇ及びバイアス抵抗３６ｈ、３８ｈの抵抗値を４ｒとしている。また、ミキサ回路１８Ｂは、バイアス抵抗３６ｆ、３８ｆの抵抗値２ｒ及びバイアス抵抗３６ｇ、３６ｈ、３８ｇ、３８ｈの抵抗値４ｒに合わせ、組となるトランジスタの間でゲート幅Ｗを設定している。すなわち、ミキサ回路１８Ｂでは、トランジスタＭｃ、Ｍｅ、Ｍｇ、Ｍｉのゲート幅ＷをＷ＝ｄ／２とし、トランジスタＭｄ、Ｍｆ、Ｍｈ、Ｍｊ、及びトランジスタＭｋ、Ｍｌ、Ｍｍ、Ｍｎのゲート幅ＷをＷ＝ｄ／４としている。

図１４には、ミキサ回路１８Ｂにおいて一組のトランジスタの一例として、トランジスタＭｃ、Ｍｄ、Ｍｋを示している。ミキサ回路１８Ｂでは、バイアス抵抗３６ｆを抵抗値２ｒ、バイアス抵抗３６ｇ、３６ｈを抵抗値４ｒとし、トランジスタＭｃのゲート幅ＷをＷ＝ｄ／２、トランジスタＭｄ、Ｍｋのゲート幅ＷをＷ＝ｄ／４としている。これにより、ミキサ回路１８Ｂでは、トランジスタＭｃのドレイン電流Ｉｄ_１をＩｄ_１＝ｉ／２とすると、トランジスタＭｄのドレイン電流Ｉｄ_２が、Ｉｄ_２＝ｉ／４、トランジスタＭｋのドレイン電流Ｉｄ_３が、Ｉｄ_３＝ｉ／４、となる。

これにより、ミキサ回路１８Ｂでは、ＤＢＭ９６Ａ、９６Ｂ、９６Ｃの間で電圧増幅利得を異ならせている。このとき、ミキサ回路１８Ｂでは、ＤＢＭ９６Ａの電圧増幅利得をＤＢＭ９６、９６Ｃの電圧増幅利得より高くしている。すなわち、ミキサ回路１８Ｂは、同じ周波数Ｆの信号Ｌｏ、ｘＬｏに対して、ＤＢＭ９６Ａの電圧変換利得が、ＤＢＭ９６Ｂ、９６Ｃの電圧増幅利得より高くなる。また、ミキサ回路１８Ｂでは、ＤＢＭ９６ＡとＤＢＭ９６Ｂ又はＤＢＭ９６Ｃの一方と組み合わせることにより、電圧増幅利得が、ＤＢＭ９６Ｂ又はＤＢＭ９６Ｃの何れか一つの電圧増幅利得より高くなる。

ミキサ回路１８Ｂは、ミキサ回路５０（図４参照）と等価となる。すなわち、ミキサ回路１８Ｂは、バイアス抵抗３６ｆ、３６ｇ、３６ｈの合成抵抗値がｒとなり、組となるトランジスタＭｃ、Ｍｄ、Ｍｋのゲート幅Ｗの和がＷ＝ｄ（Ｗ＝ｄ／２＋ｄ／４＋ｄ／４）となる。したがって、ミキサ回路１８Ｂでは、ミキサ回路５０と同等の高い電圧増幅利得でＤＣオフセットを検出することができる。

一方、図１２に示すように、周波数変換装置１０Ｂは、局部発振部１６に替えて局部発振部１６Ｃを備える。局部発振部１６Ｃは、発振する周波数Ｆを可変して信号Ｌｏ、ｘＬｏを出力する。これにより、周波数変換装置１０Ｂは、マルチバンド機能を備える。ここでは、一例として局部発振部１６Ｃは、周波数Ｆ_１（例えば、４００ＭHz）、周波数Ｆ_２（例えば、８００ＭHz）、及び周波数Ｆ_３（例えば、６００ＭHz、Ｆ_１＜Ｆ_３＜Ｆ_２）の信号Ｌｏ、ｘＬｏを発振する。以下、周波数Ｆ_１の信号Ｌｏ、ｘＬｏを信号Ｌｏ_１、ｘＬｏ_１、周波数Ｆ_２の信号Ｌｏ、ｘＬｏを信号Ｌｏ_２、ｘＬｏ_２、及び周波数Ｆ_３の信号Ｌｏ、ｘＬｏを信号Ｌｏ_３、ｘＬｏ_３と表記する。

コントローラ５８は、周波数変換装置１０Ｂにおいて、局部発振部１６Ｃが発振する周波数Ｆに応じて、スイッチ６４ａ〜６４ｆを選択してオンする。これにより、周波数変換装置１０Ｂでは、信号Ｌｏ、ｘＬｏの周波数に応じて、ＤＢＭ９６Ａ、９６Ｂ、９６Ｃの何れか少なくとも一つが選択されて周波数変換が行なわれる。

ここで、周波数変換装置１０Ｂでは、局部発振部１６Ｂが出力する信号Ｌｏ_１、ｘＬｏ_１に対して、ＤＢＭ９６ＡとＤＢＭ９６Ｂ（又はＤＢＭ９６Ａと９６Ｃ）が選択されて動作する。また、周波数変換装置１０Ｂは、局部発振部１６Ｂが出力する信号Ｌｏ_３、ｘＬｏ_３に対して、ＤＢＭ９６Ａが選択され、局部発振部１６Ｂが出力する信号Ｌｏ_２、ｘＬｏ_２に対して、ＤＢＭ９６Ｂ（又はＤＢＭ９６Ｃ）が選択されて動作する。

すなわち、ミキサ回路１８Ｂは、ＤＣオフセット検出が行なわれる場合、バイアス抵抗５２、５４が抵抗値ｒ、トランジスタＭＡ〜ＭＤのゲート幅ＷがＷ＝ｄのミキサ回路５０として動作する。

これに対して、ミキサ回路１８Ｂは、ＤＢＭ９６Ａが選択されることにより、バイアス抵抗が抵抗値２ｒ、トランジスタのゲート幅ＷがＷ＝ｄ／２のミキサ回路として動作して周波数変換を行なう。また、ミキサ回路１８Ｂは、ＤＢＭ９６Ｂ（又はＤＢＭ９６Ｃ）が選択されることにより、バイアス抵抗が抵抗値４ｒ、トランジスタのゲート幅ＷがＷ＝ｄ／４のミキサ回路として動作して周波数変換を行なう。

さらに、ミキサ回路１８Ｂは、例えばＤＢＭ９６Ａ及びＤＢＭ９６Ｂが選択された場合、バイアス抵抗３６ｆ、３６ｇの合成抵抗値が４ｒ／３となり、トランジスタＭｃ、Ｍｄのゲート幅の和が３ｄ／４となる。したがって、ミキサ回路１８Ｂは、バイアス抵抗が抵抗値４ｒ／３、トランジスタのゲート幅ＷがＷ＝３ｄ／４のミキサ回路として動作して周波数変換を行なう。

これにより、周波数変換装置１０Ｂは、ＤＣオフセット検出を行なうときに、ミキサ回路１８Ｂが高い電圧増幅利得で動作する。また、周波数変換装置１０Ｂは、周波数変換を行い場合、ＤＣオフセット検出時よりもミキサ回路１８Ｂの電圧増幅利得が下がる。このとき、周波数変換装置１０Ｂでは、信号Ｌｏ、ｘＬｏの周波数が高くなるほどミキサ回路１８Ｂの電圧増幅利得が高くなる。したがって、周波数変換装置１０Ｂでは、信号Ｌｏ、ｘＬｏの周波数が高くとも、周波数変換利得が低下することが抑制される。

以上説明した本実施形態では、ミキサ回路として２組又は３組のＤＢＭを含むミキサ回路１８、１８Ａ、１８Ｂを例に説明したが、ミキサ回路が含むＤＢＭの数は、４組以上であっても良い。すなわち、ミキサ回路は、２組以上の混合部を含むことができる。

なお、本実施の形態では、送信システムに設ける周波数変換装置を例に説明したが、受信システムに設ける周波数変換装置に適用することも可能である。また、開示の技術は、周波数変換回路に限らず、差動増幅回路を備えたミキサ回路に適用することができる。

さらに、本明細書に記載された全ての特許出願及び特許出願に開示される技術文献は、個々の文献、特許出願及び技術規格が参照により取り込まれることが具体的かつ個々に記された場合と同程度に、本明細書中に、参照により取り込まれる。

開示の技術は、以下の付記を含む。
（付記１）
第１の差動入力信号（ＩＮ、ｘＩＮ）が入力される第１の差動対（Ｍａ、Ｍｂ）と、
第２の差動入力信号（ＬＯ、ｘＬＯ）が入力される複数のバッファ回路（２４ａ〜２４ｄ）と、
それぞれが前記第１の差動対に接続され、それぞれに前記複数のバッファ回路から出力される差動入力内部信号が入力されることにより、複数の差動出力内部信号（ＲＦａ、ｘＲＦａ、ＲＦｂ、ｘＲＦｂ）を出力する複数の第２の差動対（ＭｃとＭｇ、ＭｅとＭｉ、ＭｄとＭｈ、ＭｆとＭｊ）と、
前記複数の差動出力内部信号を合成して差動出力信号（ＲＦ、ｘＲＦ）を出力する出力部（２８ａ〜２８ｄ）と、
を有し、
第１動作時（オフセット検出時）に、前記複数のバッファ回路の全てが停止され、前記複数の第２の差動対に基準電圧（Ｖ_ＲＥＦ）が入力され、
第２動作時（通常動作時）に、前記複数のバッファ回路の少なくとも一つが停止され、該停止されたバッファ回路に接続された第２の差動対に前記基準電圧（Ｖ_ＲＥＦ）が入力される、ミキサ回路（１８）。

（付記２）
さらに、前記複数の差動出力内部信号の電位差を検出するオフセット検出部（６０）を含み、
前記第１動作時に、前記オフセット検出部が動作される、付記１記載のミキサ回路。

（付記３）
前記第２動作時に、前記第２の差動入力信号の周波数に基づいて前記複数のバッファ回路の少なくとも一つが動作される、付記１又は付記２記載のミキサ回路。

（付記４）
第１の差動入力信号（ＩＮ、ｘＩＮ）を生成する第１の信号発生部（１２）と、
第２の差動入力信号（ＬＯ、ｘＬＯ）を生成する第２の信号発生部（１６）と、
前記第１の差動入力信号が入力される第１の差動対（Ｍａ、Ｍｂ）と、
前記第２の差動入力信号が入力される複数のバッファ回路（２４ａ〜２４ｄ）と、
それぞれが前記第１の差動対に接続され、それぞれに前記複数のバッファ回路から出力される差動入力内部信号が入力されることにより、複数の差動出力内部信号（ＲＦａ、ｘＲＦａ、ＲＦｂ、ｘＲＦｂ）を出力する複数の第２の差動対（ＭｃとＭｇ、ＭｅとＭｉ、ＭｄとＭｈ、ＭｆとＭｊ）と、
前記複数の差動出力内部信号を合成して差動出力信号（ＲＦ、ｘＲＦ）を出力する出力部（２８ａ〜２８ｄ）と、
を含み、
第１動作時（オフセット検出時）に、前記複数のバッファ回路を全て停止して、前記複数の第２の差動対に基準電圧（Ｖ_ＲＥＦ）を入力し、
第２動作時（通常動作時）に、前記複数のバッファ回路の少なくとも一つを停止して、該停止したバッファ回路に接続される第２の差動対に前記基準電圧（Ｖ_ＲＥＦ）を入力する（５８）、混合装置（１０）。

（付記５）
さらに、前記複数の差動出力内部信号の電位差を検出するオフセット検出部（６０）を含み、
前記第１動作時に、前記オフセット検出部を動作させる（５８）、付記４記載の混合装置。

（付記６）
前記オフセット検出部の前記第１動作時の検出結果に応じて、前記第１の信号発生部に前記第１の差動入力信号を補正させる（５８）、付記５記載の混合装置。

（付記７）
前記第２動作時に、前記第２の差動入力信号の周波数に基づいて前記複数のバッファ回路の少なくとも一つを動作させる（５８）、付記４から付記６の何れかに記載の混合装置。

（付記８）
第１の差動入力信号（ＩＮ、ｘＩＮ）を差動増幅して出力する差動増幅部（３４）と、
二対の能動素子（ＭｃとＭｇ、ＭｅとＭｉ、又はＭｄとＭｈ、ＭｆとＭｊ）を含み第２の差動入力信号（Ｌｏ、ｘＬｏ）が入力されることにより当該第２の差動入力信号と前記差動増幅部が出力する前記第１の差動入力信号に応じた信号とを混合して差動出力内部信号（ＲＦａ、ｘＲＦａ、又はＲＦｂ、ｘＲＦｂ）を出力する各々が前記差動増幅部に接続され、各々に前記第２の差動入力信号が入力されることにより各々の間で対応する前記能動素子ごとに組となって二対の能動素子（ＭＡ〜ＭＤ）として動作し、前記第２の差動入力信号と前記差動増幅部が出力する前記第１の差動入力信号に応じた信号とを混合して前記差動出力内部信号（ＲＦａ、ｘＲＦａ、ＲＦｂ、ｘＲＦｂ）を出力する複数の混合部（４８ａ、４８ｂ）と、
前記複数の混合部の各々が接続され、前記複数の混合部の各々から出力される前記信号を合わせて一対の出力信号を出力する出力部（３０）と、
を含むミキサ回路（１８）。

（付記９）
前記複数の混合部の各々が前記能動素子（Ｍｃ〜Ｍｊ）のゲート幅に応じて前記第１の差動入力信号を差動増幅し、少なくも２個の前記混合部の間では各々の混合部の前記能動素子のゲート幅の和に応じたゲート幅の能動素子（ＭＡ〜ＭＤ）を備えた１個の混合部（５６）として動作する付記８記載のミキサ回路。

（付記１０）
前記複数の混合部の少なくとも一つの混合部の前記能動素子のゲートに前記第２の差動入力信号に替えて基準電圧（Ｖ_ＲＥＦ）が印加される付記８又は付記９記載のミキサ回路。

（付記１１）
第１の差動入力信号（ＩＮ、ｘＩＮ）を差動増幅して出力する差動増幅部（３４）、二対の能動素子（ＭｃとＭｇ、ＭｅとＭｉ、又はＭｄとＭｈ、ＭｆとＭｊ）を含み第２の差動入力信号（Ｌｏ、ｘＬｏ）が入力されることにより当該第２の差動入力信号と前記差動増幅部が出力する前記第１の差動入力信号に応じた信号とを混合して差動出力内部信号（ＲＦａ、ｘＲＦａ、又はＲＦｂ、ｘＲＦｂ）を出力する各々が前記差動増幅部に接続され、各々に前記第２の差動入力信号が入力されることにより各々の間で対応する前記能動素子ごとに組となって二対の能動素子（ＭＡ〜ＭＤ）として動作し、前記第２の差動入力信号と前記差動増幅部が出力する前記第１の差動入力信号に応じた信号とを混合して前記差動出力内部信号（ＲＦａ、ｘＲＦａ、ＲＦｂ、ｘＲＦｂ）を出力する複数の混合部（４８ａ、４８ｂ）、及び前記複数の混合部の各々が接続され、前記複数の混合部の各々から出力される前記信号を合わせて一対の出力信号を出力する出力部（３０）を備えるミキサ回路（１８）と、
前記第２の差動入力信号を発生する信号発生部（１６）と、
前記複数の混合部から前記信号発生部で発生された前記第２の差動入力信号を入力する少なくとも一つの混合部を選択する選択部（５８、６４）と、
を含む混合装置。

（付記１２）
前記複数の混合部の各々が前記能動素子（Ｍｃ〜Ｍｊ）のゲート幅に応じて前記第１の差動入力信号を差動増幅し、少なくも２個の前記混合部の間では各々の混合部の前記能動素子のゲート幅の和に応じたゲート幅の能動素子（ＭＡ〜ＭＤ）を備えた１個の混合部（５６）として動作する、付記１１記載の混合装置。

（付記１３）
前記信号発生部が前記第２の差動入力信号として所定周波数の信号を発振し、前記選択手段が、前記第２の差動入力信号の周波数に基づいて前記複数の混合部から少なくとも１個の混合部を選択する、付記１１又は付記１２記載の混合装置。

（付記１４）
前記第１の信号に応じた信号を前記複数の混合部の各々により差動増幅して得られる前記出力信号からＤＣオフセットを検出するオフセット検出部（６０）を含み、前記オフセット検出部により検出した前記ＤＣオフセットに基づいて前記差動増幅部に入力する前記第１の差動入力信号を補正する補正部（５８）を含む、付記１１から付記１３の何れかに記載の混合装置。

１０、１０Ａ、１０Ｂ 周波数変換装置
１２ ベースバンド部
１４、１４Ａ、１４Ｂ ミキサ部
１６、１６Ａ、１６Ｂ、１６Ｃ 局部発振部
１８、１８Ａ、１８Ｂ ミキサ回路
３４ 差動増幅部
３６ａ〜３６ｄ、３６ｆ〜３６ｈ、３８ａ〜３８ｄ、３８ｆ〜３８ｈ バイアス抵抗
４２、４２Ａ、４６、４６Ａ、９６Ａ〜９６Ｃ ＤＢＭ
４８ａ、４８ｂ、９８ａ〜９８ｃ 混合部
５８ コントローラ
６０ ＤＣオフセット検出部
６４ａ〜６４ｆ スイッチ
６８ａ〜６８ｃ、７２ａ〜７２ｃ バイアス抵抗
Ｍａ、Ｍｂ トランジスタ
Ｍａ〜Ｍｎ トランジスタ
ＭＡ〜ＭＤ トランジスタ

Claims (7)

1. 第１の差動入力信号が入力される第１の差動対と、
   第２の差動入力信号が入力される複数のバッファ回路と、
   それぞれが前記第１の差動対に接続され、それぞれに前記複数のバッファ回路から出力される差動入力内部信号が入力されることにより、複数の差動出力内部信号を出力する複数の第２の差動対と、
   前記複数の差動出力内部信号を合成して差動出力信号を出力する出力部と、
   を有し、
   第１動作時に、前記複数のバッファ回路の全てが停止され、前記複数の第２の差動対の各々において対となる能動素子の一方又は他方に基準電圧が入力され、
   第２動作時に、前記複数のバッファ回路の少なくとも一つ以外が停止され、該停止したバッファ回路に接続された第２の差動対に前記基準電圧が入力される、ミキサ回路。
2. さらに、前記複数の差動出力内部信号の電位差を検出するオフセット検出部を含み、
   前記第１動作時に、前記オフセット検出部が動作される、請求項１記載のミキサ回路。
3. 前記第２動作時に、前記第２の差動入力信号の周波数に基づいて前記複数のバッファ回路の少なくとも一つが動作される、請求項１又は請求項２記載のミキサ回路。
4. 第１の差動入力信号を生成する第１の信号発生部と、
   第２の差動入力信号を生成する第２の信号発生部と、
   前記第１の差動入力信号が入力される第１の差動対と、
   前記第２の差動入力信号が入力される複数のバッファ回路と、
   それぞれが前記第１の差動対に接続され、それぞれに前記複数のバッファ回路から出力される差動入力内部信号が入力されることにより、複数の差動出力内部信号を出力する複数の第２の差動対と、
   前記複数の差動出力内部信号を合成して差動出力信号を出力する出力部と、
   を含み、
   第１動作時に、前記複数のバッファ回路を全て停止して、前記複数の第２の差動対の各々において対となる能動素子の一方又は他方に基準電圧を入力し、
   第２動作時に、前記複数のバッファ回路の少なくとも一つ以外を停止して、該停止したバッファ回路に接続される第２の差動対に前記基準電圧を入力する、混合装置。
5. さらに、前記複数の差動出力内部信号の電位差を検出するオフセット検出部を含み、
   前記第１動作時に、前記オフセット検出部を動作させる、請求項４記載の混合装置。
6. 前記オフセット検出部の前記第１動作時の検出結果に応じて、前記第１の信号発生部に前記第１の差動入力信号を補正させる、請求項５記載の混合装置。
7. 前記第２動作時に、前記第２の差動入力信号の周波数に基づいて前記複数のバッファ回路の少なくとも一つを動作させる、請求項４から請求項６の何れか１項記載の混合装置。

Images