JP2011124831A - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP2011124831A JP2011124831A JP2009281360A JP2009281360A JP2011124831A JP 2011124831 A JP2011124831 A JP 2011124831A JP 2009281360 A JP2009281360 A JP 2009281360A JP 2009281360 A JP2009281360 A JP 2009281360A JP 2011124831 A JP2011124831 A JP 2011124831A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- offset correction
- output
- control
- local oscillation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/36—Modulator circuits; Transmitter circuits
- H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0018—Arrangements at the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Transmitters (AREA)
Abstract
【課題】直交変調器のDCオフセット補正を従来よりも高精度に行なうことができる通信装置を提供する。
【解決手段】RFIC10(通信装置)の直交変調部30は、第1および第2の混合器34,35と、加算器36と、第1および第2のスイッチSW1,SW2とを含む。第1の混合器34は第1のスイッチSW1を介して第1の局部発振信号LO_Iを受ける。第2の混合器35は第2のスイッチSW2を介して第2の局部発振信号LO_Qを受ける。キャリブレーション時には、第1のスイッチSW1をオン状態にし、第2のスイッチSW2をオフ状態にした状態で、第1の混合器34のDCオフセットが調整される。さらに、第1のスイッチSW1をオフ状態にし、第2のスイッチSW2をオン状態にした状態で、第2の混合器35のDCオフセットが調整される。
【選択図】図2
【解決手段】RFIC10(通信装置)の直交変調部30は、第1および第2の混合器34,35と、加算器36と、第1および第2のスイッチSW1,SW2とを含む。第1の混合器34は第1のスイッチSW1を介して第1の局部発振信号LO_Iを受ける。第2の混合器35は第2のスイッチSW2を介して第2の局部発振信号LO_Qを受ける。キャリブレーション時には、第1のスイッチSW1をオン状態にし、第2のスイッチSW2をオフ状態にした状態で、第1の混合器34のDCオフセットが調整される。さらに、第1のスイッチSW1をオフ状態にし、第2のスイッチSW2をオン状態にした状態で、第2の混合器35のDCオフセットが調整される。
【選択図】図2
Description
この発明は、ベースバンド信号(I信号、Q信号)によって搬送波を直交変調する方式の通信装置に関する。
携帯電話機などの通信機器用のRFIC(Radio Frequency Integrated Circuit)でキャリア信号(搬送波)を変調するとき、キャリア信号が送信信号に漏れて送信されると受信側ではキャリア信号が雑音となり受信信号のSN(Signal to Noise)比を劣化させる。したがって、変調器におけるキャリア信号の漏れ(キャリアリーク)を小さくすることが必須である。このため、キャリアリークの原因の1つである変調器における差動入力端子のDC(直流)オフセットを小さくする方策が従来から採られている。
たとえば、特開2009−212869号公報(特許文献1)に開示された送信装置は、第1変調器と第2変調器とを含む送信変調器、位相比較器、およびコントローラを具備する。第1および第2変調器にそれぞれ供給される第1ローカル信号と第2ローカル信号とは、所定の位相差(90°)に設定される。キャリアリークを低減するためのキャリブレーション動作では、第1ローカル信号または第2ローカル信号と送信変調器の出力に漏洩されるキャリア信号とが位相比較器に供給される。位相比較器が所定の位相差(90°)を検出するまで、コントローラは各変調器を構成する各ペアトランジスタのDCバイアス電流を調整する。
特開2006−41631号公報(特許文献2)に開示されたキャリアリーク調整装置では、直交変調器のIチャネルラインに接点Aが設けられ、直交変調器のQチャネルラインに接点Bが設けられ、直交変調器の出力信号レベルを検出する検波器の出力端子に接点Cが設けられる。キャリアリーク調整装置はスイッチを有し、まず、このスイッチを順に接点A,Bに接続し、IチャネルおよびQチャネルのDCオフセット補正値を取得する。次に、キャリアリーク調整装置は、スイッチを接点Cに接続してキャリアリーク量を検出し、先に取得したDCオフセット補正値に基づいた所定範囲の補正値候補の中からキャリアリークを最小とする補正値を探索する。
特開2007−208380号公報(特許文献3)は、直交変調を直接RF(Radio Frequency)変調方式によって実行する無線通信装置において、周波数確認用に無変調信号を送信するときでもDCオフセットの補正を正しく実行できる方法を開示する。具体的には、無変調信号を送信する場合に順次位相を変化させて無変調信号を送信し、送信された無変調信号のフィードバック信号の積分値を用いてDCオフセット補正が行なわれる。
特開2004−221653号公報(特許文献4)に開示された送信装置では、直交変調回路から出力される変調信号のRSSI(Received Signal Strength Indicator)の値が検出される。検出されたRSSIの値が小さくなるようにI相およびQ相成分の直流オフセット補正信号の信号レベルが調整される。
特開2003−125014号公報(特許文献5)に開示された送信装置では、直交変調器に入力されるアナログの差動信号に対してDCオフセットが調整される。具体的には、まず、I/Q信号発生器でデジタルのI信号とQ信号とが生成される。このI信号およびQ信号がアナログ変換された後、U/B(Unbalance/Balance)変換器によって互いに位相が180°相違する信号I+,I−,Q+,Q−(アナログ差動信号)が生成され、直交変調器に印加される。直交変調器のキャリアリークを最小にするには、I/Q信号発生器からI,Qの各信号が出ていないとき、直交変調器の出力信号のレベル検出値に基づいて、I+とQ+(または、I−とQ−)の信号ラインに、Vi+とVq+(またはVi−とVq−)のDCオフセット値がキャリアリークが最小になるように印加される。
Miyashita外は、Low−IF(Intermediate Frequency)方式の送信機におけるDCオフセット補正装置について開示している("A Low-IF CMOS Single-Chip Bluetooth EDR Transmitter with Digital I/Q Mismatch Trimming Circuit"、2005 Symposium on VLSI Circuits Digest of Technical Papers、p.298-301(非特許文献1)参照)。この文献に記載されたDCオフセット補正装置は、キャリブレーション期間中に電圧制御発振器を停止させる。この状態で、I信号用の局部発振信号が入力される+側の入力端子(LOi+)に電源電圧が印加され、他の局部発振信号の入力端子(LOi−,LOq+,LOq−)が接地される。このときのミキサ回路の出力によってIチャネルのDCオフセットが検出される。同様にしてQチャネルのDCオフセットも検出される。
受信装置についても送信装置と同様に直交変調器のキャリアリークが信号処理上の問題となる。たとえば、特開2001−245006号公報(特許文献6)に開示された通信装置は、1フレーム中にある複数の受信スロットが使用されたために空きスロットの確保できない無線信号を受信する場合であっても、直流オフセット電圧を除去できる方法を開示する。具体的には、各受信スロットのデータ信号区間以前のガード区間に設定された第1のタイミングで、ベースバンド信号に生じた直流オフセット電圧が検出される。第1のタイミング以降の第2のタイミングで、検出された直流オフセット電圧が所定範囲内であるか否かが判定される。この判定結果に基づき、データ信号区間以後のガード区間に設定された第3のタイミングで、直流オフセット電圧が調整される。
D.Miyashita外、"A Low-IF CMOS Single-Chip Bluetooth EDR Transmitter with Digital I/Q Mismatch Trimming Circuit"、2005 Symposium on VLSI Circuits Digest of Technical Papers、p.298-301
従来のDCオフセットの補正方法では補正精度が十分でない点が問題である。このため、従来の方法では、I信号、Q信号のオフセット補正をそれぞれ複数回ずつ行なうことによって補正精度を確保する必要があり、オフセット補正に時間がかかってしまっていた。特に携帯電話機の場合には、オフセット補正動作が送受信動作が始まる前に毎回行なわれるので、オフセット補正に要する時間をできるだけ短かくする必要性が大きい。
また、一般に、電力増幅器の出力電力が小さくなるにつれて、送信信号の信号レベルに対するキャリリークの信号レベルが相対的に大きくなる。このため、十分な精度のDCオフセット補正が行なわれていない状態で送信信号のSN比を確保するためには、たとえば、電力増幅器の出力電圧が小さくなるにつれて局部発振信号の振幅を小さくするような機構を組み込む必要がある。しかしながら、局部発振器にこのような機構を組み込むことは、装置構成が複雑化するために困難である。
この発明の目的は、直交変調器のDCオフセット補正を従来よりも高精度に行なうことができる通信装置を提供することである。
この発明の実施の一形態の通信装置は、動作モードとして送信モードと較正モードとを有し、局部信号生成部と、第1および第2のスイッチと、第1および第2の混合器と、加算器と、制御部とを備える。局部信号生成部は、互いに90°位相の異なる第1および第2の局部発振信号を生成する。第1のスイッチは、第1の局部発振信号を受け、第1の制御信号が活性化されたときに第1の局部発振信号を出力する。第2のスイッチは、第2の局部発振信号を受け、第2の制御信号が活性化されたときに第2の局部発振信号を出力する。第1の混合器は、第1の入力部を有し、第1の入力部に入力された信号と第1のスイッチから出力された交流信号成分とを乗算して出力する。第2の混合器は、第2の入力部を有し、第2の入力部に入力された信号と第2のスイッチから出力された交流信号成分とを乗算して出力する。第1の入力部には、較正モード時に、調整中の第1のオフセット補正信号が入力され、送信モード時に、調整後の第1のオフセット補正信号が付加された第1のベースバンド信号が入力される。第2の入力部には、較正モード時に、調整中の第2のオフセット補正信号が入力され、送信モード時に、調整後の第2のオフセット補正信号が付加された第2のベースバンド信号が入力される。加算器は、第1および第2の混合器から出力された交流信号成分を加算して出力する。制御部は、第1および第2の制御信号を出力するとともに、較正モード時に加算器の出力信号に基づいて第1および第2のオフセット補正信号を調整する。制御部は、較正モード時に第1および第2の制御信号の少なくとも一方を活性化する。
上記の実施の形態によれば、較正モード時に、第1のオフセット補正信号と第1の局部発振信号とを混合した信号に基づいて第1のオフセット補正信号の調整を行ない、第2のオフセット補正信号と第2の局部発振信号とを混合した信号に基づいて第2のオフセット補正信号の調整を行なうことができる。したがって、直交変調器のDCオフセット補正を従来よりも高精度に行なうことができる。
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、同一または相当する部分には同一の参照符号を付して、その説明を繰返さない。
<実施の形態1>
[通信機1の全体構成]
図1は、この発明の実施の形態1によるRFIC10を用いた通信機1の全体構成を示すブロック図である。図1を参照して、通信機1は、ベースバンド回路2と、RFIC10(通信装置)と、差動信号をシングルエンド信号に変換する変換器3と、高出力の電力増幅器4(HPA:High Power Amplifier)と、フロントエンドモジュール5(FEM:Front-End Module)と、アンテナ素子6と、シングルエンド信号を差動信号に変換する変換器7とを含む。以下、送信時および受信時に分けて各部の動作について簡単に説明する。
[通信機1の全体構成]
図1は、この発明の実施の形態1によるRFIC10を用いた通信機1の全体構成を示すブロック図である。図1を参照して、通信機1は、ベースバンド回路2と、RFIC10(通信装置)と、差動信号をシングルエンド信号に変換する変換器3と、高出力の電力増幅器4(HPA:High Power Amplifier)と、フロントエンドモジュール5(FEM:Front-End Module)と、アンテナ素子6と、シングルエンド信号を差動信号に変換する変換器7とを含む。以下、送信時および受信時に分けて各部の動作について簡単に説明する。
まず、送信時には、ベースバンド回路2は、送信データに基づいて同相成分であるI信号と直交位相成分であるQ信号とを生成する。生成されたI信号およびQ信号は、一旦、LVDS(Low Voltage Differential Signaling)仕様のシリアル差動信号S_TXに変換されてRFIC10に出力される。シリアル差動信号S_TXは、RFIC10のインターフェース部11でシリアル−パラレル変換されてパラレル信号のI信号DiおよびQ信号Dqが生成される。
RFIC10は、送信装置の構成として、オフセット補正部21と、デジタル−アナログ変換器22,23(DAC:Digital-to-Analog Converter)と、ローパスフィルタ24,25と、アンプ26,27と、局部発振器28と、移相器29と、直交変調部30と、高周波用のプログラマブル・ゲイン・アンプ31(PGA:Programmable Gain Amplifier)とを含む。
インターフェース部11から出力されたデジタルのI信号DiおよびQ信号Dqは、オフセット補正部21によって第1および第2のオフセット補正値がそれぞれ付加される。オフセット補正値は、直交変調部30のキャリアリークを抑制するためのものであり、キャリブレーションモード(較正モード)時にその値が決定される。
デジタル−アナログ変換器22,23は、オフセット補正されたI信号DiおよびQ信号Dqをそれぞれアナログ差動信号に変換する。アナログ変換されたオフセット補正後のI信号およびQ信号は、ローパスフィルタ24,25をそれぞれ通過した後、アンプ26,27によってそれぞれレベル調整される。その後、オフセット補正後のI信号(ベースバンド信号)は直交変調部30の差動入力端子IT,IB(第1の入力部)に入力され、オフセット補正後のQ信号(ベースバンド信号)は直交変調部30の差動入力端子QT,QB(第2の入力部)に入力される。図1では、直交変調部30に入力されるI信号がBB_Iと記載され、Q信号がBB_Qと記載される。差動信号を構成する非反転信号と反転信号とを区別するときには、参照符号の末尾にT(非反転信号)、B(反転信号)をそれぞれ付して、I信号BB_IT,BB_IBおよびQ信号BB_QT,BB_QBのように記載される。
直交変調部30は、さらに、局部発振器28から出力された第1の局部発振信号LO_Iと、移相器29によって第1の局部発振信号LO_Iが90°位相シフトされた第2の局部発振信号LO_Qとを受ける。局部発振信号LO_I,LO_Qはアナログ差動信号である。非反転信号と反転信号とを区別するときには、参照符号の末尾にT(非反転信号)、B(反転信号)をそれぞれ付して、第1の局部発振信号LO_IT,LO_IBおよび第2の局部発振信号LO_QT,LO_QBのように記載される。直交変調部30は、送信モード時に、I信号BB_Iと第1の局部発振信号LO_Iとを混合した信号と、Q信号BB_Qと第2の局部発振信号LO_Qとを混合した信号とを加算することによって送信信号を生成する。直交変調部30のより詳細な構成は図2を参照して後述する。直交変調部30によって生成された高周波の送信信号は、プログラマブル・ゲイン・アンプ31によってレベル調整された後、変換器3によって差動信号からシングルエンド信号に変換される。
電力増幅器4は、変換器3から出力された送信信号を増幅する。増幅された送信信号はフロントエンドモジュール5によってアンテナ素子6に供給され、アンテナ素子6から放射される。フロントエンドモジュール5は、送信時と受信時でアンテナ素子との接続を切替えるスイッチである。
次に、受信時には、アンテナ素子6で受信した受信信号は、フロントエンドモジュール5によって変換器7に入力される。変換器7は、シングルエンド信号である受信信号を差動信号に変換してからRFIC10に出力する。
RFIC10は、受信装置の構成として、ローノイズアンプ50と、直交復調器51と、局部発振器52と、移相器53と、プログラマブル・ゲイン・アンプ54,55と、ローパスフィルタ56,57と、アナログ−デジタル変換器58,59(ADC:Analog-to-Digital Converter)とを含む。
変換器7から出力された受信信号は、ローノイズアンプ50によって増幅された後、直交復調器51に入力される。直交復調器51は、受信信号に加えて、局部発振器52から出力された第1の局部発振信号と、移相器53によって第1の局部発振信号が90°位相シフトされた第2の局部発振信号とを受ける。直交復調器51は、受信信号と第1の局部発振信号とを混合することによってI信号を生成し、受信信号と第2の局部発振信号とを混合することによってQ信号を生成する。
直交復調器51によって生成されたI信号およびQ信号は、プログラマブル・ゲイン・アンプ54,55によってそれぞれレベル調整された後、ローパスフィルタ56,57にそれぞれ入力される。ローパスフィルタ56,57を通過したI信号およびQ信号は、アナログ−デジタル変換器58,59によってそれぞれデジタル変換される。その後、I信号およびQ信号は、インターフェース部11によってLVDS仕様のシリアル差動信号S_RXに変換されてベースバンド回路2に出力される。ベースバンド回路2は、シリアル差動信号S_RXとして受信したI信号およびQ信号に基づいて受信データを復調する。
RFIC10は制御部12をさらに含む。制御部12は、上述の送信装置および受信装置の各要素を制御する。
[DCオフセット補正の詳細]
図2は、図1のRFIC10のうち直交変調部30のDCオフセット補正に関わる部分をさらに詳しく示したブロック図である。RFIC10は、既に説明した制御部12、オフセット補正部21、デジタル−アナログ変換器22,23、ローパスフィルタ24,25、アンプ26,27、直交変調部30、局部発振器28、および移相器29に加えて、セレクタ40、位相比較器41(PD:Phase Detector)、およびコンパレータ42(CMP:Comparator)をさらに含む。図2には、直交変調部30およびオフセット補正部21のさらに詳しい構成も示される。なお、局部発振器28と移相器29とを併せて局部信号生成部39と称する。
図2は、図1のRFIC10のうち直交変調部30のDCオフセット補正に関わる部分をさらに詳しく示したブロック図である。RFIC10は、既に説明した制御部12、オフセット補正部21、デジタル−アナログ変換器22,23、ローパスフィルタ24,25、アンプ26,27、直交変調部30、局部発振器28、および移相器29に加えて、セレクタ40、位相比較器41(PD:Phase Detector)、およびコンパレータ42(CMP:Comparator)をさらに含む。図2には、直交変調部30およびオフセット補正部21のさらに詳しい構成も示される。なお、局部発振器28と移相器29とを併せて局部信号生成部39と称する。
(1.キャリアリークの原因とDCオフセット補正の意味)
まず、直交変調部30の構成とキャリアリークの主要因であるDCオフセットについて説明する。
まず、直交変調部30の構成とキャリアリークの主要因であるDCオフセットについて説明する。
図2に示すように、直交変調部30は、第1および第2の混合器34,35(ミキサ、乗算器)と、加算器36と、第1および第2のスイッチSW1,SW2とを含む。送信時には、スイッチSW1,SW2はともにオン状態になるように制御される。このとき、第1の混合器34は、差動入力端子IT,IB(第1の入力部)に入力されたI信号BB_I(オフセット補正部21による補正量は0であるとする)と第1の局部発振信号LO_Iとを混合する。第2の混合器35は、差動入力端子QT,QB(第2の入力部)に入力されたQ信号BB_Q(オフセット補正部21による補正量は0であるとする)と第2の局部発振信号LO_Qとを混合する。加算器36は、第1の混合器34から出力された交流信号と第2の混合器35から出力された交流信号とを加算することによって送信信号を生成する。混合器34,35は、たとえば、ギルバートセル回路によって構成することができる。
ここで、図2に示すように、第1の局部発振信号LO_Iをsin(w×t)とし、I信号BB_Iをsin(u×t+q0)とする。ただし、第1の局部発振信号LO_Iの角周波数をwで表わし、I信号BB_Iの角周波数、初期位相をそれぞれu,q0で表わし、時間をtで表わす。そうすると、混合器34の出力信号は、
sin(wt)×sin(ut+q0)=−[cos((w+u)t+q0)−cos((w−u)t−q0)]/2 …(1)
と表わされる。すなわち、直交変調部30から出力された送信信号の角周波数はw+uおよびw−uになる。
sin(wt)×sin(ut+q0)=−[cos((w+u)t+q0)−cos((w−u)t−q0)]/2 …(1)
と表わされる。すなわち、直交変調部30から出力された送信信号の角周波数はw+uおよびw−uになる。
ところが、混合器34のI信号BB_Iの入力端子IT,IB間にDCオフセットViが含まれていると、混合器34の出力信号には、
Vi×sin(wt) …(2)
という角周波数wのキャリアリーク成分が混在することになる。この場合のDCオフセットViは、デジタル−アナログ変換器22から混合器34の入力端子IT,IBに至るまでの配線寄生抵抗や素子のばらつきによって生じる。キャリアリーク成分は送信信号の雑音となりSN比を劣化させる。
Vi×sin(wt) …(2)
という角周波数wのキャリアリーク成分が混在することになる。この場合のDCオフセットViは、デジタル−アナログ変換器22から混合器34の入力端子IT,IBに至るまでの配線寄生抵抗や素子のばらつきによって生じる。キャリアリーク成分は送信信号の雑音となりSN比を劣化させる。
Q信号側についても同様に、第2の局部発振信号LO_Qをsin(w×t+90°)として、混合器35のQ信号BB_Qの入力端子QT,QB間にDCオフセットVqが含まれていると、混合器35の出力信号には、
Vq×sin(wt+90°) …(3)
という角周波数wのキャリアリーク成分が混在する。このキャリアリーク成分も送信信号の雑音となりSN比を劣化させる。
Vq×sin(wt+90°) …(3)
という角周波数wのキャリアリーク成分が混在する。このキャリアリーク成分も送信信号の雑音となりSN比を劣化させる。
混合器34,35の出力のキャリアリークはDCオフセットVi,Vqが0のとき最小になるが、DCオフセットVi,Vqは配線寄生抵抗や素子のばらつきによって不可避的に生じるものである。そこで、DCオフセットVi,Vqを打ち消すために、RFIC10にはオフセット補正部21が設けられている。オフセット補正部21は、加算器32,33を含み、−Vi,−Vqの電圧が混合器34,35の入力端子間にそれぞれ印加されるように、オフセット補正値Mi,MqをデジタルのI信号DiおよびQ信号Dqにそれぞれ加算する。
(2.DCオフセット補正に関わる構成要素の概要)
上記のオフセット補正値Mi,Mqの調整は、データ送信前のキャリブレーション時に行なわれる。キャリブレーション時には、図1のベースバンド回路2は、インターフェース部11を介してI信号DiおよびQ信号Dqを出力しない。したがって、直交変調部30の差動入力端子には、オフセット補正値Mi,Mqがアナログ変換されたDCオフセット補正信号OS_I,OS_Qのみが入力されることになる。
上記のオフセット補正値Mi,Mqの調整は、データ送信前のキャリブレーション時に行なわれる。キャリブレーション時には、図1のベースバンド回路2は、インターフェース部11を介してI信号DiおよびQ信号Dqを出力しない。したがって、直交変調部30の差動入力端子には、オフセット補正値Mi,Mqがアナログ変換されたDCオフセット補正信号OS_I,OS_Qのみが入力されることになる。
制御部12は、オフセット補正値Mi,Mqを変化させながら、すなわち、DCオフセット補正信号OS_I,OS_Qを変化させながら、直交変調部30の出力信号をモニターする。モニターした出力信号に基づいて、制御部12は、キャリアリーク量が最小となるようなオフセット補正値Mi,Mqを決定する。このオフセット補正を行なうために、RFIC10には、セレクタ40、位相比較器41、およびコンパレータ42が設けられる。さらに、直交変調部30にはスイッチSW1,SW2が設けられる。
セレクタ40は、第1の局部発振信号LO_Iおよび第2の局部発振信号LO_Qを受け、キャリブレーション時に、制御部12から出力された制御信号CTL3に従って、第1の局部発振信号LO_Iおよび第2の局部発振信号LO_Qの一方を選択して出力する。制御部12は、I信号Diに対応するオフセット補正値Miを調整する場合には第1の局部発振信号LO_Iがセレクタ40から出力されるようにし、Q信号Dqに対応するオフセット補正値Mqを調整する場合には第2の局部発振信号LO_Qがセレクタ40から出力されるようにする。
位相比較器41は、直交変調部30の出力信号の位相とセレクタ40の出力信号の位相とを比較し、位相差に応じた信号を出力する。実施の形態1の場合、位相比較器41は乗算器とローパスフィルタとによって構成され、検出した位相差が90°のとき0を出力する。
コンパレータ42は、制御部12からのタイミング信号に従って、位相比較器41の出力と所定の基準値とを比較し、比較結果に応じてハイ(H)またはロー(L)の論理レベルの信号を制御部12に出力する。実施の形態1の場合、コンパレータ42は、位相比較器41の出力が正値のときHレベルの信号を出力し、負値のときLレベルの信号を出力する。制御部12は、コンパレータ42の出力電圧VCMPに応じてオフセット補正値MiまたはMqを増減し、最終的に位相比較器41の出力が正値から負値もしくは負値から正値に変化するときのオフセット補正値MiまたはMqを送信時に用いるオフセット補正値とする。
第1のスイッチSW1は、局部信号生成部39と第1の混合器34との間の第1の局部発振信号LO_Iの伝送経路上に設けられ、制御部12から出力された制御信号CTL1が活性化されたときオン状態になり、非活性化されたときオフ状態になる。第2のスイッチSW2は、局部信号生成部39と第2の混合器35との間の第2の局部発振信号の伝送経路上に設けられ、制御部12から出力された制御信号CTL2が活性化されたときオン状態になり、非活性化されたときオフ状態に切替わる。
スイッチSW1,SW2は送信時にはいずれもオン状態になるように制御される。一方、実施の形態1の場合、第1のオフセット補正値Miのキャリブレーション中には、制御部12は、第1のスイッチSW1をオン状態し、第2のスイッチSW2をオフ状態にする。この結果、第2の混合器35から出力される交流信号が0になるので、加算器36からは、第1のDCオフセット補正信号OS_Iと第1の局部発振信号LO_Iとが第1の混合器34によって混合された信号が出力される。なお第2のスイッチSW2は、オフ状態のときにはその出力を固定電圧(たとえば、電源電圧VDDレベル)の電圧となるように構成することが望ましい。第2のオフセット補正値Mqのキャリブレーション中には、制御部12は、第1のスイッチSW1をオフ状態にし、第2のスイッチSW2をオン状態にする。この結果、第1の混合器34から出力される交流信号が0になるので、加算器36からは、第2のDCオフセット補正信号OS_Qと第2の局部発振信号LO_Qとが第2の混合器35によって混合された信号が出力される。なお第1のスイッチSW1は、オフ状態のときにはその出力を固定電圧(たとえば、電源電圧VDDレベル)の電圧となるように構成することが望ましい。
上記のようにキャリブレーション中にスイッチSW1、SW2を切替えることによって、DCオフセット補正の精度を高めることができる。この理由を、スイッチSW1,SW2の切替えを行なわない場合と対比しながら次に説明する。
(3.スイッチSW1,SW2の切替を行なわない場合の問題点)
以下、I信号Di、Q信号Dq、およびオフセット補正値Mi,Mqはいずれも0であるとする。スイッチSW1,SW2が常にオン状態の場合、位相比較器41には第1の入力信号Vin1として、差動入力端子IT,IB間のDCオフセットViによるキャリアリークと差動入力端子QT,QB間のDCオフセットVqによるキャリアリークとが入力される。すなわち、第1の入力信号Vin1は、
Vin1=Vi×sin(wt+q1)+Vq×sin(wt+q1+90°) …(4)
と表わされる。上式のq1は、混合器34,35、加算器36、および配線などの遅延によって生じた位相である。位相比較器41には、さらに、第2の入力信号Vin2としてセレクタ40で選択された局部発振信号LO_IまたはLO_Qが入力される。第2の入力信号Vin2は、局部発振信号LO_Iの場合には、
Vin2=B×sin(wt+q2) …(5)
と表わされ、局部発振信号LO_Qの場合には、
Vin2=B×sin(wt+q2+90°) …(6)
と表わされる。式(5)、(6)中のq2はセレクタ40および配線などの遅延によって生じた位相を表わし、Bはセレクタ40のゲインを表わす。
以下、I信号Di、Q信号Dq、およびオフセット補正値Mi,Mqはいずれも0であるとする。スイッチSW1,SW2が常にオン状態の場合、位相比較器41には第1の入力信号Vin1として、差動入力端子IT,IB間のDCオフセットViによるキャリアリークと差動入力端子QT,QB間のDCオフセットVqによるキャリアリークとが入力される。すなわち、第1の入力信号Vin1は、
Vin1=Vi×sin(wt+q1)+Vq×sin(wt+q1+90°) …(4)
と表わされる。上式のq1は、混合器34,35、加算器36、および配線などの遅延によって生じた位相である。位相比較器41には、さらに、第2の入力信号Vin2としてセレクタ40で選択された局部発振信号LO_IまたはLO_Qが入力される。第2の入力信号Vin2は、局部発振信号LO_Iの場合には、
Vin2=B×sin(wt+q2) …(5)
と表わされ、局部発振信号LO_Qの場合には、
Vin2=B×sin(wt+q2+90°) …(6)
と表わされる。式(5)、(6)中のq2はセレクタ40および配線などの遅延によって生じた位相を表わし、Bはセレクタ40のゲインを表わす。
図3は、キャリブレーション時に、図2の位相比較器41に入力される局部発振信号およびキャリアリーク信号の波形を模式的に示す図である。図3に示すように、位相比較器41の入力端において、局部発振信号LO_I,LO_Qの位相q2と、キャリアリーク信号の位相q1とは通常異なる。ここで、両者の位相差θを、
θ=q1−q2 …(7)
とする。図3には、位相差が0°の場合、0°より大きく90°より小さい場合、および90°の場合のキャリアリーク信号が示される。
θ=q1−q2 …(7)
とする。図3には、位相差が0°の場合、0°より大きく90°より小さい場合、および90°の場合のキャリアリーク信号が示される。
位相比較器41が乗算器とローパスフィルタによって構成されているとすると、位相比較器41は、第1の入力信号Vin1と第2の入力信号Vin2とを乗算した信号のうち直流成分を出力する。セレクタ40によって局部発振信号LO_Iが選択された場合、位相比較器41の出力電圧VPDiは、式(4)の右辺と式(5)の右辺とを乗算することによって、
VPDi=B×C/2×[Vi×cos(q1−q2)+Vq×cos(q1−q2+90°)]
=B×C/2×[Vi×cosθ−Vq×sinθ] …(8)
と表わされる。ただし、位相比較器41のゲインをCとしている。上式(8)の計算においては角周波数2×wの項も生じるが、この項は、ローパスフィルタによって除去される。同様に、セレクタ40によって局部発振信号LO_Qが選択された場合、位相比較器41の出力電圧VPDqは、式(4)の右辺と式(6)の右辺とを乗算することによって、
VPDq=B×C/2×[Vi×cos(q1−q2−90°)+Vq×cos(q1−q2)]
=B×C/2×[Vi×sinθ+Vq×cosθ] …(9)
と表わされる。ここで、上式(8)および(9)を行列式を用いて書き表すと、
VPDi=B×C/2×[Vi×cos(q1−q2)+Vq×cos(q1−q2+90°)]
=B×C/2×[Vi×cosθ−Vq×sinθ] …(8)
と表わされる。ただし、位相比較器41のゲインをCとしている。上式(8)の計算においては角周波数2×wの項も生じるが、この項は、ローパスフィルタによって除去される。同様に、セレクタ40によって局部発振信号LO_Qが選択された場合、位相比較器41の出力電圧VPDqは、式(4)の右辺と式(6)の右辺とを乗算することによって、
VPDq=B×C/2×[Vi×cos(q1−q2−90°)+Vq×cos(q1−q2)]
=B×C/2×[Vi×sinθ+Vq×cosθ] …(9)
と表わされる。ここで、上式(8)および(9)を行列式を用いて書き表すと、
のように、回転行列を用いて表わすことができる。
図4は、直交変調部30のDCオフセット電圧Vi,Vqと、位相比較器41の出力電圧VPDi,VPDqとの関係を示す図である。図4は、DCオフセット電圧Vi,VqをX1,Y1座標平面上の点P0(Vi,Vq)で表わし、位相比較器41の出力電圧VPDi,VPDqをX2,Y2座標平面上の点(VPDi,VPDq)で表わしたものである。図4では、簡単のために式(10)でB×C/2=1としている。図4に示すように、座標軸を時計回りにθ回転することによって、DCオフセット電圧(Vi,Vq)は位相比較器41の出力電圧(VPDi,VPDq)に変換される。
図4は、直交変調部30のDCオフセット電圧Vi,Vqと、位相比較器41の出力電圧VPDi,VPDqとの関係を示す図である。図4は、DCオフセット電圧Vi,VqをX1,Y1座標平面上の点P0(Vi,Vq)で表わし、位相比較器41の出力電圧VPDi,VPDqをX2,Y2座標平面上の点(VPDi,VPDq)で表わしたものである。図4では、簡単のために式(10)でB×C/2=1としている。図4に示すように、座標軸を時計回りにθ回転することによって、DCオフセット電圧(Vi,Vq)は位相比較器41の出力電圧(VPDi,VPDq)に変換される。
図5は、スイッチSW1,SW2の切替を行なわない場合のオフセット補正動作を説明するための図である。図2、図5を参照して、キャリブレーション時の初期状態では、オフセット補正値Mi,Mqはいずれも0であり、このときのDCオフセット電圧がVi,Vqであるとする。
まず、制御部12は、セレクタ40によって局部発振信号LO_Iが位相比較器41に入力されるようにする。この状態で、オフセット補正値Miを調整すると、DCオフセット電圧Vqは一定のままでDCオフセット電圧Viのみが変化する。図5の座標平面上ではDCオフセット電圧を示す点(Vi,Vq)は、点P0から直線91に沿って移動する。
図5でDCオフセット電圧を示す点(Vi,Vq)が座標軸Y2と交差する点P1に到達すると、位相比較器41の出力電圧は正から負に切替わる。そこで、制御部12は、この点P1でオフセット補正値Miを固定して、次にセレクタ40によって局部発振信号LO_Qが位相比較器41に入力されるようにする。この状態でオフセット補正値Mqを調整すると、DCオフセット電圧Viは一定のままでDCオフセット電圧Vqのみが変化する。図5の座標平面上ではDCオフセット電圧を示す点(Vi,Vq)は、点P1から直線92に沿って移動する。
図5でDCオフセット電圧を示す点が座標軸X2と交差する点P2に到達すると、位相比較器41の出力電圧は正から負に切替わる。そこで、制御部12は、この点P2でオフセット補正値Mqを固定する。図5に示すように、点P2では差動入力端子IT,IB間にDCオフセットVi1が残り、差動入力端子QT,QB間にDCオフセットVq1が残っているので、キャリアリークは0にならない。そこで、同様の手順を2、3回繰返すことによってDCオフセット電圧Vi,Vqをできるだけ0に近付ける。
このように、スイッチSW1,SW2の切替を行なわない場合には、DCオフセット補正の精度が十分でないので、キャリアリークをできるだけ小さくするためにI信号側のDCオフセットの調整とQ信号側のDCオフセットの調整とを2、3回繰返す必要があった。
なお、位相差θ=q1−q2が0となる場合には、図5において座標軸X1と座標軸X2とが一致し、座標軸Y1と座標軸Y2とが一致する。したがって、1回のI信号側のDCオフセットの調整と1回のQ信号側のDCオフセットの調整とでキャリアリークをほぼ0になるまで調整することができる。通常の場合には、位相比較器41に入力される信号Vin1の位相q1とVin2の位相q2とが一致しないために、オフセット補正の精度の低下が生じていると考えられる。
位相差θ=q1−q2が90°または−90°となる場合には、図5において座標軸X1と座標軸Y2とが一致し、座標軸Y1と座標軸X2とが一致する。この場合、図5の直線91は座標軸Y2と平行になり、直線92は座標軸X2と平行になるので、上記の手順ではDCオフセット補正ができない。
図6は、図5の場合に、キャリアリーク量と位相比較器41(PD)の出力電圧との関係を示す図である。図6に示すように、直交変調部30の差動入力端子間のDCオフセット電圧が0のときにキャリアリーク量が最小値VLminになる。しかしながら、スイッチSW1,SW2の切替を行なわない場合には、DCオフセット電圧が0でない値Voffのとき、位相比較器41の出力が負から正または正から負に切替わる。このときのキャリアリーク量VLは最小値VLminよりも大きな値になってしまう。なお、位相比較器41の出力電圧が負から正または正から負に切替わるとき、位相比較器41の入力信号の位相差は180°変化する。
(4.スイッチSW1,SW2の切替を行なう場合)
図7は、スイッチSW1,SW2の切替を行なう場合のオフセット補正動作を説明するための図である。図2、図7を参照して、キャリブレーションの初期状態では、オフセット補正値Mi,Mqはいずれも0であるとする。
図7は、スイッチSW1,SW2の切替を行なう場合のオフセット補正動作を説明するための図である。図2、図7を参照して、キャリブレーションの初期状態では、オフセット補正値Mi,Mqはいずれも0であるとする。
まず、制御部12は、セレクタ40によって局部発振信号LO_Iが位相比較器41に入力されるようにするとともに、スイッチSW1をオン状態にし、スイッチSW2をオフ状態にする。この状態で制御部12は、オフセット補正値Miを調整する。この場合、第2の局部発振信号LO_Qが遮断されるので、位相比較器41に入力される第1の入力信号Vin1は、差動入力端子IT,IB間のDCオフセットViによるキャリアリークのみとなり、
Vin1=Vi×sin(wt+q1) …(11)
と表わされる。位相比較器に入力される第2の入力信号Vin2は前述の式(5)で表わされるので、位相比較器41の出力電圧VPDiは、
VPDi=B×C/2×Vi×cos(q1−q2)=B×C/2×Vi×cosθ …(12)
となる。
Vin1=Vi×sin(wt+q1) …(11)
と表わされる。位相比較器に入力される第2の入力信号Vin2は前述の式(5)で表わされるので、位相比較器41の出力電圧VPDiは、
VPDi=B×C/2×Vi×cos(q1−q2)=B×C/2×Vi×cosθ …(12)
となる。
オフセット補正値Miを変化させると、図7の座標平面上では、DCオフセット電圧を示す点が、点P0から直線91に沿って移動する。式(12)から明らかなように、オフセット電圧Viの正負と位相比較器の出力電圧VPDiの正負とは一致するので、位相比較器41の出力電圧が正から負に切替わった点P1で、I信号側のDCオフセット電圧Viは0になる。
次に、制御部12は、セレクタ40によって局部発振信号LO_Qが位相比較器41に入力されるようにするとともに、スイッチSW1をオフ状態にし、スイッチSW2をオン状態にする。この状態で、オフセット補正値Mqを調整する。この場合、第1の局部発振信号LO_Iが遮断されるので、位相比較器41に入力される第1の入力信号Vin1は、差動入力端子QT,QB間のDCオフセットVqによるキャリアリークのみとなり、
Vin1=Vq×sin(wt+q1+90°) …(13)
と表わされる。位相比較器に入力される第2の入力信号Vin2は前述の式(6)で表わされるので、位相比較器41の出力電圧VPDqは、
VPDq=B×C/2×Vq×cos(q1−q2)=B×C/2×Vq×cosθ …(14)
となる。
Vin1=Vq×sin(wt+q1+90°) …(13)
と表わされる。位相比較器に入力される第2の入力信号Vin2は前述の式(6)で表わされるので、位相比較器41の出力電圧VPDqは、
VPDq=B×C/2×Vq×cos(q1−q2)=B×C/2×Vq×cosθ …(14)
となる。
オフセット補正値Mqを変化させると、図7の座標平面上では、DCオフセット電圧を示す点が、点P1から座標軸Y1に沿って移動する。式(14)から明らかなように、オフセット電圧Vqの正負と位相比較器の出力電圧VPDqの正負とは一致するので、位相比較器41の出力電圧が正から負に切替わった点P2で、Q信号側のDCオフセット電圧Vqは0になる。
このように、スイッチSW1,SW2の切替を行なう場合には、位相差θ=q1−q2が0であるか否かによらず、1回のI信号側のDCオフセットの調整と1回のQ信号側のDCオフセットの調整とでキャリアリークをほぼ0になるまで調整することができる。
位相差θ=q1−q2が90°または−90°となる特別な場合には、式(12)および式(14)においてcosθ=0になるので、位相比較器41の出力電圧VPDi,VPDqは、DCオフセット電圧の大きさによらず0になってしまい、DCオフセット電圧の調整ができない。
図8は、図7の場合に、キャリアリーク量と位相比較器41(PD)の出力電圧との関係を示す図である。図8を参照して、直交変調部30の差動入力端子間のDCオフセット電圧が0のときにキャリアリーク量が最小値VLminになる。スイッチSW1,SW2の切替を行なう場合には、オフセット電圧の正負と位相比較器の出力電圧の正負とは一致するので、キャリアリーク量を最小値VLminになるように調整することができる。位相比較器41の出力電圧が負から正または正から負に切替わるとき、位相比較器41の入力信号の位相差は180°変化する。
[DCオフセット補正の手順]
以下、図9のタイミング図および図10のフローチャートを参照して、直交変調部30のDCオフセット補正の手順について総括する。
以下、図9のタイミング図および図10のフローチャートを参照して、直交変調部30のDCオフセット補正の手順について総括する。
図9は、図2の制御部12によるDCオフセット補正の手順を示すタイミング図である。図9において、時刻t0〜t3がDCオフセット補正期間(キャリブレーションモード)であり、時刻t3以降が送受信期間(送受信モード)である。DCオフセット補正期間では、時刻t1〜t2でI信号側のDCオフセット補正を行ない、引き続いて時刻t2〜t3でQ信号側のDCオフセット補正を行なう。
I信号側のDCオフセット補正を行なう時刻t1〜t2の期間では、制御部12は、I信号側の局部発振信号(ローカル信号)用のスイッチSW1をオン状態にし、Q信号側の局部発振信号(ローカル信号)用のスイッチSW2をオフ状態にする。Q信号側のDCオフセット補正を行なう時刻t2〜t3の期間では、制御部12は、I信号側の局部発振信号(ローカル信号)用のスイッチSW1をオフ状態にし、Q信号側の局部発振信号(ローカル信号)用のスイッチSW2をオン状態にする。送受信期間(時刻t3以降)では、制御部12はスイッチSW1,SW2ともにオン状態にする。
図10は、図2の制御部12によるDCオフセット補正の手順を示すフローチャートである。図2、図10を参照して、ステップS1で、制御部12は、I信号側およびQ信号側とも、図2のDCオフセット補正値Mi,Mqを初期値(0)に設定する。
次のステップS2で、制御部12は、スイッチSW1をオン状態にし、スイッチSW2をオフ状態にすることによって、局部発振信号LO_IがI信号側の混合器34に出力され、局部発振信号LO_QがQ信号側の混合器35に出力されないようにする。すなわち、制御部12は、I信号側の混合器34のみに混合信号を出力させる。
次にステップS3で、制御部12は、セレクタ40によってI信号側の局部発振信号LO_Iを選択して、設定されたDCオフセット補正値Mi,Mqにおける位相比較器41の出力を検知する。Q信号側のDCオフセット補正値Mqは初期値(0)で一定である。I信号側のDCオフセット補正値Miは、初期値(0)に設定された後は、後述するステップS5で増減された値に設定される。
次のステップS4で、制御部12は、DCオフセット補正値Miの増減の回数が所定回数(図10の場合9回)に達したか否かを判定する。所定回数に達していない場合(ステップS4でNO)は、制御部12は処理をステップS5に進める。
ステップS5で、制御部12は、位相比較器41の出力電圧の正負に応じてI信号側のDCオフセット補正値Miを増減する。制御部12は、位相比較器41の出力電圧が負の場合はI信号側のDCオフセット補正値Miを増加させ、位相比較器41の出力電圧が正の場合はI信号側のDCオフセット補正値Miを減少させる。このとき、たとえば、1回目の増減量は2進数で「10000000」(2の7乗)であり、2回目の増減量は2進数で「1000000」(2の6乗)のように回数ごとに増減量を半減させる。したがって、8回目の増減量は2進数で「1」となって最小ビットまで調整することができる。I信号側のDCオフセット補正値Miが増減後の値に設定された後、再びステップS3が実行される。
ステップS4で、DCオフセット補正値Miの増減の回数が所定回数に達した場合(ステップS4でYES)は、制御部12は処理をステップS6に進める。ステップS6で、制御部12は、ステップS5で増減したときの最終のI信号側のDCオフセット補正値Miを保持する。Q信号側のDCオフセット補正値Mqは初期値(0)に設定されている。
次にステップS7で、制御部12は、スイッチSW1をオフ状態にし、スイッチSW2をオン状態にすることによって、局部発振信号LO_QがQ信号側の混合器35に出力され、局部発振信号LO_IがI信号側の混合器34に出力されないようにする。すなわち、制御部12は、Q信号側の混合器35のみに混合信号を出力させる。
次のステップS8で、制御部12は、セレクタ40によってQ信号側の局部発振信号LO_Qを選択して、設定されたDCオフセット補正値Mi,Mqのときの位相比較器41の出力を検知する。I信号側のDCオフセット補正値MiはステップS6で保持された最終のオフセット補正値に設定され変化しない。Q信号側のDCオフセット補正値Mqの初期値は0であり、その後の値は後述するステップS10で増減された値に設定される。
次のステップS9で、制御部12は、Q信号側のDCオフセット補正値Mqの増減の回数が所定回数(図10の場合9回)に達したか否かを判定する。所定回数に達していない場合(ステップS9でNO)は、制御部12は処理をステップS10に進める。
ステップS10で、制御部12は、位相比較器41の出力電圧の正負に応じてQ信号側のDCオフセット補正値Mqを増減する。制御部12は、位相比較器41の出力電圧が負の場合はQ信号側のDCオフセット補正値Mqを増加させ、位相比較器41の出力が正の場合はQ信号側のDCオフセット補正値Mqを減少させる。このとき、ステップS5の場合と同様に、回数ごとに増減量を半減させることによって最小ビットまで調整することができる。Q信号側のDCオフセット補正値Mqが増減後の値に設定された後、再びステップS8が実行される。
ステップS9で、Q信号側のDCオフセット補正値Mqの増減の回数が所定回数に達した場合(ステップS9でYES)は、制御部12は処理をステップS21に進める。
ステップS21で、制御部12は、ステップS10で増減したときの最終のQ信号側のDCオフセット補正値Mqを保持する。このとき、I信号側は、ステップS5で増減されたときの最終のDCオフセット値が保持されている。以上によって、制御部12によるオフセット補正手順が終了する。
図11は、図2のRFIC10を携帯電話機に適用した場合のDCオフセット補正のタイミングを説明するための図である。
図11を参照して、時刻t0で携帯電話機の電源がオンされると、携帯電話機の起動動作が行なわれ、その後の時刻t1〜t2にDCオフセット補正が実行される。引き続いて時刻t2〜t3に、携帯電話機の位置検知のために携帯電話機と基地局との間で制御信号の送受信が行なわれる。
待機時間を経て次の時刻t4で電子メールの受信動作が開始されると、続く時刻t5〜t6でDCオフセット補正が実行される。その後の時刻t6〜t7の間に実際のデータ受信が行なわれる。データ受信時にも携帯電話機から制御信号が送信されるので、制御信号の送信に先立ってDCオフセットの補正が必要になる。
待機時間を経て次の時刻t8で電話の送受信動作が開始されると、続く時刻t9〜t10の間にDCオフセット補正が実行される。その後の時刻t10〜t11の間に実際の通話が行なわれる。
待機時間を経て次の時刻t12で電子メールの送信動作が開始されると、続く時刻t13〜t14の間にDCオフセット補正が実行される。その後の時刻t14〜t15の間に実際のデータ送信が行なわれる。
携帯電話機の使用者が移動したことによって、時刻t16に携帯電話機の位置検知動作が開始すると、続く時刻t17〜t18の間にDCオフセット補正が実行される。その後の時刻t18〜t19の間に携帯電話機の位置検知のために携帯電話機と基地局との間で制御信号の送受信が行なわれる。
このように、携帯電話機の場合には、オフセット補正動作を信号の送受信を行なう前に毎回行なう必要があるので、実施の形態1のRFIC10のオフセット補正機能によって高精度のオフセット補正を行なうメリットは大きい。
[図2の各部の詳細な構成]
以下、図2の各部の好適な回路構成について説明する。
以下、図2の各部の好適な回路構成について説明する。
図12は、図2のスイッチSW1,SW2の構成の一例を示す回路図である。
図12を参照して、スイッチSW1は、PMOS(P-channel Metal Oxide Semiconductor)トランジスタQ1,Q2とNMOS(N-channel Metal Oxide Semiconductor)トランジスタQ3〜Q5とを含む。PMOSトランジスタQ1およびNMOSトランジスタQ3は、インバータを構成し、この順で電源ラインVDDとノードND1との間に接続される。トランジスタQ1,Q3のゲートに局部発振信号LO_ITが入力される。同様に、PMOSトランジスタQ2およびNMOSトランジスタQ4は、インバータを構成し、この順で電源ラインVDDとノードND1との間に接続される。トランジスタQ2,Q4のゲートに局部発振信号LO_IBが入力される。
図12を参照して、スイッチSW1は、PMOS(P-channel Metal Oxide Semiconductor)トランジスタQ1,Q2とNMOS(N-channel Metal Oxide Semiconductor)トランジスタQ3〜Q5とを含む。PMOSトランジスタQ1およびNMOSトランジスタQ3は、インバータを構成し、この順で電源ラインVDDとノードND1との間に接続される。トランジスタQ1,Q3のゲートに局部発振信号LO_ITが入力される。同様に、PMOSトランジスタQ2およびNMOSトランジスタQ4は、インバータを構成し、この順で電源ラインVDDとノードND1との間に接続される。トランジスタQ2,Q4のゲートに局部発振信号LO_IBが入力される。
NMOSトランジスタQ5は、ノードND1と接地ラインGNDとの間に接続される。トランジスタQ5のゲートには図2の制御部12からの制御信号CTL1が入力される。制御信号CTL1がハイ(H)レベルのときトランジスタQ5が導通するので、トランジスタQ1,Q3によって構成されるインバータおよびトランジスタQ2,Q4によって構成されるインバータが動作する。この結果、トランジスタQ1,Q3の接続ノードから局部発振信号LO_ITが出力され、トランジスタQ2,Q4の接続ノードから局部発振信号LO_IBが出力される。制御信号CTL1がロー(L)レベルのときトランジスタQ5がオフ状態になるので、トランジスタQ1,Q3によって構成されるインバータおよびトランジスタQ2,Q4によって構成されるインバータはいずれも動作しない。この結果、局部発振信号LO_IT,LO_IBが遮断される。その際に局部発振信号LO_IT、LO_IB、LO_QT、LO_QBの周期に同期してそれぞれトランジスタQ1,Q2,Q6、Q7はオンオフを繰り返すので、それぞれのインバータの出力はほぼ一定電圧(電源電圧)に固定される。なお、図12では図示を省略しているがスイッチSW1の出力側にバッファ用のインバータがさらに設けられる。
スイッチSW2の構成および動作は、スイッチSW1の構成および動作と同様なので説明を繰返さない。上記のスイッチSW1の説明において、トランジスタQ1〜Q5がトランジスタQ6〜Q10にそれぞれ対応し、ノードND1がノードND2に対応し、局部発振信号LO_IT,LO_IBが局部発振信号LO_QT,LO_QBにそれぞれ対応する。
図13は、図2の直交変調器30のうちスイッチSW1,SW2を除く部分の構成の一例を示す回路図である。
図13を参照して、混合器34は、NMOSトランジスタQ51〜Q57を含む。混合器35はNMOSトランジスタQ61〜Q67を含む。加算器36は、抵抗素子R6,R7を含む。
混合器34はギルバートセル型の混合器である。以下、混合器34の各要素の接続について説明する。トランジスタQ51,Q52のソースは共にトランジスタQ55を介してノードND10に接続され、トランジスタQ53,Q54のソースは共にトランジスタQ56を介してノードND10と接続される。ノードND10と接地ラインGNDとの間には電流源用のトランジスタQ57が接続される。トランジスタQ51,Q54のドレインは共にノードND12に接続され、トラジスタQ52,Q53のドレインは共にノードND13に接続される。ノードND12,13は、それぞれ抵抗素子R6,R7を介して電源ラインVDDと接続される。トランジスタQ51,Q53のゲートには局部発振信号LO_ITが共通に入力され、トランジスタQ52,Q54のゲートには局部発振信号LO_IBが共通に入力される。トランジスタQ55,Q56のゲートには、I信号BB_IT,BB_IBがそれぞれ入力される。電流源用のトランジスタQ57のゲートは、所定のバイアス電圧VR4が印加される。上記の回路構成によって、局部発振信号LO_IとI信号BB_Iとを混合した信号がノードND12,ND13間に出力される。
混合器35も、混合器34と同じ構成のギルバートセル型の混合器であるので、説明を繰り返さない。上記の混合器34の説明において、トランジスタQ51〜Q57がトランジスタQ61〜Q67に対応し、ノードND10がノードND11に対応し、バイアス電圧VR4がバイアス電圧VR5に対応する。
加算器36を構成する抵抗素子R6,R7は、混合器34,35の共通の負荷抵抗として用いられる。したがって、図2のスイッチSW1,SW2が共にオン状態の場合には、ノードND12,ND13間から出力される交流信号成分は、混合器34から出力された交流信号と混合器35から出力された交流信号とを加算した信号になる。較正モード時にスイッチSW1のみがオン状態の場合には、ノードND12,ND13間から出力される交流信号成分は、混合器34から出力された交流信号になる。スイッチSW2のみがオン状態の場合には、ノードND12,ND13間から出力される交流信号成分は、混合器35から出力された交流信号になる。
図14は、図2のセレクタ40の構成の一例を示す回路図である。図14を参照して、セレクタ40は、NMOSトランジスタQ11〜Q21、Q30と、トランスミッションゲートTG1〜TG3と、抵抗素子R1,R2とを含む。まず、これらの構成要素間の接続について説明する。
抵抗素子R2とトランジスタQ11,Q12とは、電源ラインVDDとノードND3との間にこの順で直列に接続される。抵抗素子R1とトランジスタQ13,Q14とは、電源ラインVDDとノードND3との間にこの順で直列に接続される。トランジスタQ17はノードND3と接地ラインGNDとの間に接続され、電流源として用いられる。上記の抵抗素子R1,R2とトランジスタQ11〜Q14,Q17とによってカスコード増幅回路が構成される。差動対Q12,Q14のゲートには局部発振信号LO_QT,LO_QBがそれぞれ入力される。トランジスタQ13,Q11のドレインは、出力ノードOUT1,OUT2として用いられる。
トランジスタQ15はトランジスタQ11,Q12の接続ノードND5とノードND4との間に接続され、トランジスタQ16はトランジスタQ13,Q14の接続ノードND6とノードND4との間に接続される。トランジスタQ18はノードND4と接地ラインGNDとの間に接続され、電流源として用いられる。差動対Q16,Q15のゲートには局部発振信号LO_IT,LO_IBがそれぞれ入力される。差動対Q16,Q15は、負荷抵抗としての抵抗素子R1,R2およびトランジスタQ11,Q13を差動対Q12,Q14と共有する。差動対Q16,Q15および差動対Q12,Q14のバックゲートには所定のバイアス電圧VR1が与えられる。
ダイオード接続されたトランジスタQ30のドレインおよびゲートは、トランスミッションゲートTG1を介してトランジスタQ18のゲートと接続されるとともに、トランスミッションゲートTG2を介してトランジスタQ17のゲートと接続される。さらに、トランジスタQ17,Q18のゲートは、それぞれトランジスタQ19,Q20を介して接地される。トランジスタQ17〜Q20のバックゲートは接地される。
上記の回路構成において、制御部12から出力された制御信号CTL3がHレベルのときは、トランスミッションゲートTG1がオン状態になり、トランスミッションゲートTG2がオフ状態になり、トランジスタQ20がオフ状態になり、トランジスタQ19がオン状態になる。これによって、トランジスタQ18には、トランジスタQ30のドレインに供給される参照電流IR1が流れる。一方、トランジスタQ17はオフ状態になる。この結果、差動対Q16,Q15のゲートにそれぞれ供給された局部発振信号LO_IT,LO_IBが、出力ノードOUT1,OUT2から出力される。
制御信号CTL3がLレベルのときは、オンおよびオフの状態が上記と逆になり、差動対Q12,Q14のゲートにそれぞれ供給された局部発振信号LO_QT,LO_QBが、出力ノードOUT1,OUT2から出力される。
なお、セレクタ40の選択動作を停止させるために、トランジスタQ11,Q13のゲートには、トランスミッションゲートTG3を介して所定のバイアス電圧VR2が与えられるともに、トランジスタQ21を介して接地される。さらに、トランジスタQ11,Q13のバックゲートには所定のバイアス電圧VR3が与えられる。したがって、制御信号CTL5がHレベルのとき、トランスミッションゲートTG3はオン状態になり、トランジスタQ21はオフ状態になるので、セレクタ40は選択動作を行なう。制御信号CTL5がLレベルのときは、トランジスタQ11,Q13がオフ状態になるので、出力ノードOUT1,OUT2はHレベルに固定され、セレクタ40は選択動作を停止する。
図15は、図2の位相比較器41およびコンパレータ42の構成の一例を示す回路図である。
図15を参照して、位相比較器41はギルバートセル型の乗算器にローパスフィルタ用のコンデンサを付加した回路であり、NMOSトランジスタQ31〜Q36と、抵抗素子R3,R4と、コンデンサC1,C2と、電流源IS1とを含む。まず、これらの構成要素間の接続について説明する。
トランジスタQ33,Q34のソースは共にトランジスタQ31を介してノードND19と接続され、トランジスタQ35,Q36のソースは共にトランジスタQ32を介してノードND19と接続される。ノードND19と接地ノードGNDとの間には電流源IS1が設けられる。トランジスタQ33,Q35のドレインは共に出力ノードND7に接続され、トランジスタQ34,Q36のドレインは共に出力ノードND8と接続される。トランジスタQ33,Q36のゲートは相互に接続され、トランジスタQ34、Q35のゲートは相互に接続される。抵抗素子R3は電源ラインVDDと出力ノードND7との間に接続され、抵抗素子R3と並列にコンデンサC1が接続される。抵抗素子R4は電源ラインVDDと出力ノードND8との間に接続され、抵抗素子R4と並列にコンデンサC2が接続される。
上記の回路構成において、トランジスタQ31のゲートとトランジスタQ32のゲートとの間に第1の差動入力信号Vin1が入力される。トランジスタQ33,Q36のゲートとトランジスタQ34,Q35のゲートとの間に第2の差動入力信号Vin2が入力される。この結果、差動入力信号Vin1と差動入力信号Vin2との積が出力ノードND7,ND8間から出力電圧VPDとして出力される。このとき、出力ノードND7,ND8は、それぞれコンデンサC1,C2を介して電源ラインVDDと接続されているので、出力電圧VPDの交流成分は除去される。
次に、コンパレータ42は、PMOSトランジスタQ37,Q38と、抵抗素子R5と、電流源IS2とを含む。まずこれらの構成要素間の接続について説明する。
トランジスタQ37,Q38のソースは共に電流源IS2を介して電源ラインVDDと接続される。トランジスタQ37,Q38のゲートは位相比較器41の出力ノードND7,ND8とそれぞれ接続される。トランジスタQ37のドレインは抵抗素子R5を介して接地され、トランジスタQ38のドレインは接地される。トランジスタQ37のドレインは、さらに出力ノードND9に接続される。
上記の回路構成において、位相比較器41の出力ノードND8の電圧が出力ノードND7の電圧よりも高い場合(出力電圧VPDが正の場合)、電流源IS2から出力された電流は主としてトランジスタQ37を流れるので、抵抗素子R5に生じる出力電圧VCMPはHレベルになる。逆に、出力電圧VPDが負の場合、電流源IS2から出力された電流は主としてトランジスタQ38を流れるので、抵抗素子R5に生じる出力電圧VCMPはLレベルになる。
[まとめ]
以上のとおり、実施の形態1のRFIC10によれば、局部信号生成部39と混合器34,35と間の局部発振信号LO_I,LO_Qの伝送経路にスイッチSW1,SW2がそれぞれ設けられる。
以上のとおり、実施の形態1のRFIC10によれば、局部信号生成部39と混合器34,35と間の局部発振信号LO_I,LO_Qの伝送経路にスイッチSW1,SW2がそれぞれ設けられる。
キャリブレーション時にI信号側のDCオフセットを調整するときには、制御部12は、スイッチSW1をオン状態にし、スイッチSW2をオフ状態にする。これによって、直交変調部30からはI信号側のキャリアリーク信号のみが出力される。この結果、従来よりも高精度にI信号側のDCオフセットを調整することができる。一方、Q信号側のDCオフセットを調整するときには、制御部12はスイッチSW1をオフ状態にし、スイッチSW2をオン状態にする。これによって、直交変調部30からQ信号側のキャリアリーク信号のみが出力される。この結果、従来よりも高精度にQ信号側のDCオフセットを調整することができる。
上記では、図2に示すようにI信号Diとオフセット補正値Miとがデジタル加算器32によって加算され、Q信号Dqとオフセット補正値Mqとがデジタル加算器33によって加算された。デジタル加算器32,33に代えて、アナログ加算器をアンプ26,27と混合器34,35との間に設けてもよい。この場合、オフセット補正値Miをアナログ変換したDCオフセット補正信号がデジタルのI信号BB_Iに加算され、オフセット補正値Mqをアナログ変換したDCオフセット補正信号がデジタルQ信号BB_Qに加算される。
上記では、位相比較器41が乗算器とローパスフィルタとによって構成されるアナログ型の場合について説明したが、位相比較器41の構成はこれに限られるものでない。たとえば、位相周波数比較器(Phase Frequency Comparator)と呼ばれるデジタル型の位相比較器を用いることもできる。
<実施の形態1の変形例>
図16は、この発明の実施の形態1の変形例によるRFIC10AにおいてDCオフセット補正に関わる部分を示すブロック図である。図16のRFIC10Aは、リミッティングアンプ43,44と遅延回路45,46(TD:Time Delay)とをさらに含む点で図2のRFIC10と異なる。その他の点については、図16のRFIC10Aは図2のRFIC10と同一であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図16は、この発明の実施の形態1の変形例によるRFIC10AにおいてDCオフセット補正に関わる部分を示すブロック図である。図16のRFIC10Aは、リミッティングアンプ43,44と遅延回路45,46(TD:Time Delay)とをさらに含む点で図2のRFIC10と異なる。その他の点については、図16のRFIC10Aは図2のRFIC10と同一であるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図16に示すように、リミッティングアンプ44と遅延回路46はこの順で加算器36と位相比較器41との間に設けられる。キャリブレーション時に直交変調部30から出力されたキャリアリーク信号は、リミッティングアンプ44によって電源電圧レベルまで増幅され、遅延回路46によって位相調整される。同様に、リミッティングアンプ43と遅延回路45はこの順でセレクタ40と位相比較器41との間に設けられる。キャリブレーション時にセレクタ40から出力された局部発振信号LO_IまたはLO_Qは、リミッティングアンプ43によって電源電圧レベルまで増幅され、遅延回路45によって位相調整される。
リミッティングアンプ43,44によって正弦波を矩形波に変換することによって、位相比較器41による位相差の検出精度を高めることができる。遅延回路45,46は、位相比較器41の入力信号Vin2,Vin1の位相差を所定の好適な範囲にするために設けられている。位相比較器41が乗算器とローパスフィルタとによって構成される場合には、入力信号Vin2,Vin1の位相差は0に近い値であることが望ましい。この場合、前述の式(12)、(14)ではcosθ=1となるので、θ=90°または−90°となる場合を避けることができる。
<実施の形態2>
図17は、この発明の実施の形態2によるDCオフセット補正の手順を示すタイミング図である。図17のタイミング図は、時刻t3〜t4までのI信号側のDCオフセットの補正と、時刻t4〜t5までのQ信号側のDCオフセットの補正とがさらに付加される点で図9の実施の形態1のタイミング図と異なる。時刻t1〜t3までは図9の実施の形態1の場合と同じであるので、説明を繰返さない。
図17は、この発明の実施の形態2によるDCオフセット補正の手順を示すタイミング図である。図17のタイミング図は、時刻t3〜t4までのI信号側のDCオフセットの補正と、時刻t4〜t5までのQ信号側のDCオフセットの補正とがさらに付加される点で図9の実施の形態1のタイミング図と異なる。時刻t1〜t3までは図9の実施の形態1の場合と同じであるので、説明を繰返さない。
図2、図17を参照して、I信号側のDCオフセット補正を行なう時刻t3〜t4の期間では、制御部12は、スイッチSW1,SW2のいずれもオン状態にする。この状態で、直交変調部30の出力信号とセレクタ40によって選択されたI信号側の局部発振信号LO_Iとの位相差が位相比較器41によって検出される。同様に、Q信号側のDCオフセット補正を行なう時刻t4〜t5の期間では、制御部12は、スイッチSW1,SW2のいずれもオン状態にする。この状態で、直交変調部30の出力信号とセレクタ40によって選択されたQ信号側の局部発振信号LO_Qとの位相差が位相比較器41によって検出される。
時刻t1〜t2の期間では、制御部12は、I信号側のキャリアリークのみが出力されるようにスイッチSW1をオン状態にし、スイッチSW2をオフ状態にして、キャリアリークが最小になるようにI信号側のオフセット補正を行なった。同様に、時刻t2〜t3の期間では、制御部12は、Q信号側のキャリアリークのみが出力されるようにスイッチSW1をオフ状態にし、スイッチSW2をオン状態にして、キャリアリークが最小になるようにQ信号側のオフセット補正を行なった。したがって、これらの期間では、I信号側のキャリアリークとQ信号側のキャリアリークとが相互に干渉する場合のオフセット調整ができない。そこで、時刻t3〜t5では、制御部12は、スイッチSW1,SW2の両方ともオン状態にすることによって、直交変調部30からI信号側のキャリアリークとQ信号側のキャリアリークとの合成信号が出力されるようにしてオフセット補正を行なう。これによって、I信号側のキャリアリークとQ信号側のキャリアリークとが相互に干渉する場合のDCオフセット補正の精度を実施の形態1の場合よりも高めることができる。
図18は、この発明の実施の形態2によるDCオフセット補正の手順を示すフローチャートである。図18のフローチャートにおいて、ステップS1〜S10は、図10に示した実施の形態1の場合と同じであるので説明を繰返さない。
図2、図18を参照して、ステップS11で、制御部12は、ステップS10で増減した最終のQ信号側のDCオフセット補正値Mqを保持する。I信号側のDCオフセット補正値MiはステップS6で保持したオフセット補正値に設定される。
次のステップS12で、制御部12は、スイッチSW1,SW2の両方ともオン状態にして、局部発振信号LO_IがI信号側の混合器34に出力され、局部発振信号LO_QがQ信号側の混合器35に出力されるようにする。すなわち、制御部12は、I信号側、Q信号側の混合器34,35の両方とも混合信号を出力させる。
次のステップS13で、制御部12は、セレクタ40によってI信号側の局部発振信号LO_Iを選択して、設定されたDCオフセット補正値Mi,Mqにおける位相比較器41の出力を検知する。Q信号側のDCオフセット補正値MqはステップS11で保持した値で一定である。I信号側のDCオフセット補正値Miの初期値はステップS11で設定された値であり、その後の値は後述するステップS15で増減した値に設定される。
次のステップS14で、DCオフセット補正値Miの増減の回数が所定回数(図18の場合9回)に達したか否かが判定される。所定回数に達していない場合(ステップS14でNO)は、制御部12は処理をステップS15に進める。
ステップS15で、制御部12は、位相比較器41の出力電圧の正負に応じてI信号側のDCオフセット補正値Miを増減する。制御部12は、位相比較器41の出力電圧が負の場合はI信号側のDCオフセット補正値Miを増加させ、位相比較器41の出力電圧が正の場合はI信号側のDCオフセット補正値Miを減少させる。このとき、制御部12は、ステップS5,S10の場合と同様に、回数ごとに増減量を半減させ、最終的に最小ビットまで調整する。I信号側のDCオフセット補正値Miが増減後の値に設定された後、再びステップS13が実行される。
ステップS14で、DCオフセット補正値Miの増減の回数が所定回数に達した場合(ステップS14でYES)は、制御部12は処理をステップS16に進める。ステップS16で、制御部12は、ステップS15で増減したときの最終のI信号側のDCオフセット補正値Miを保持する。Q信号側のDCオフセット補正値MqはステップS11で保持した値に設定されている。
次のステップS17で、制御部12は、スイッチSW1,SW2の両方ともオン状態にして、局部発振信号LO_IがI信号側の混合器34に出力され、局部発振信号LO_QがQ信号側の混合器35に出力されるようにする。すなわち、制御部12は、I信号側、Q信号側の混合器34,35の両方とも混合信号を出力させる。
次のステップS18で、制御部12は、セレクタ40によってQ信号側の局部発振信号LO_Qを選択して、設定されたDCオフセット補正値Mi,Mqにおける位相比較器41の出力を検知する。I信号側のDCオフセット補正値MiはステップS16で保持された最終のオフセット補正値に設定して変化しない。Q信号側のDCオフセット補正値Mqの初期値はステップS11で保持された値であり、その後の値は後述するステップS20で増減された値に設定される。
次のステップS19で、制御部12は、Q信号側のDCオフセット補正値Mqの増減の回数が所定回数(図18の場合9回)に達したか否かを判定する。所定回数に達していない場合(ステップS19でNO)は、制御部12は処理をステップS20に進める。
ステップS20で、制御部12は、位相比較器41の出力電圧の正負に応じてQ信号側のDCオフセット補正値Mqを増減する。制御部12は、位相比較器41の出力電圧が負の場合はQ信号側のDCオフセット補正値Mqを増加させ、位相比較器41の出力が正の場合はQ信号側のDCオフセット補正値Mqを減少させる。このとき、制御部12は、ステップS5,S10,S15の場合と同様に、回数ごとに増減量を半減させ、最終的に最小ビットまで調整する。Q信号側のDCオフセット補正値Mqが増減後の値に設定された後、再びステップS18が実行される。
ステップS19で、Q信号側のDCオフセット補正値Mqの増減の回数が所定回数に達した場合(ステップS19でYES)は、制御部12は処理をステップS21に進める。
ステップS21で、制御部12は、ステップS20で増減したときの最終のQ信号側のDCオフセット補正値Mqを保持する。このとき、I信号側は、ステップS15で増減されたときの最終のDCオフセット値が保持されている。以上によって、制御部12によるオフセット補正手順が終了する。
<実施の形態3>
図19は、この発明の実施の形態3によるRFIC10BのうちDCオフセット補正に関わる部分を示したブロック図である。
図19は、この発明の実施の形態3によるRFIC10BのうちDCオフセット補正に関わる部分を示したブロック図である。
図19のRFIC10Bの直交変調部30Aは、制御部12からの制御信号CTL1,CTL2にそれぞれ応じて動作状態と停止状態とに切替わる混合器34A,35Aと、加算器36とを含む。すなわち、直交変調部30Aは、スイッチSW1,SW2に代えて、動作状態と停止状態とに切替可能な混合器34A,35Aを含む点で図16の直交変調部30と異なる。図19のその他の点については、図16のRFIC10Aと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
送信時には、混合器34A,35Aがともに動作状態になるように制御される。この場合、I信号BB_Iと局部発振信号LO_Iとが混合器34Aによって混合され、Q信号BB_Qと局部発振信号LO_Qとが混合器35Bによって混合される。加算器36は、混合器34Aから出力された交流信号と混合器35Aから出力された交流信号とを加算することによって送信信号を生成する。
キャリブレーション時には、混合器34Aが動作状態になりかつ混合器35Aが停止状態になることによって、オフセット補正信号OS_I信号と局部発振信号LO_Iとを混合器34Aによって混合した信号が加算器36から出力される。逆に、混合器34Aが停止状態になりかつ混合器35Aが動作状態になることによって、オフセット補正信号OS_Qと局部発振信号LO_Qとを混合器35Aによって混合した信号が加算器36から出力される。混合器34A,35Aの両方が動作状態のときは、混合器34A,35Aから出力された交流信号が加算器36によって加算されて出力される。
したがって、機能的には、直交変調部30Aは実施の形態1,2の直交変調部30と同じである。このため、実施の形態1,2と同様の手順でDCオフセット補正を行なうことができる。この結果、実施の形態1,2の場合と同様に、従来よりも高精度のDCオフセット補正を行なうことができる。
図20は、図19の直交変調部30Aの構成の一例を示す回路図である。
図20を参照して、直交変調部30Aは、図19に示した混合器34A,35Aおよび加算器36に加えて、電流調整部49を含む。混合器34Aは、NMOSトランジスタQ51〜Q58と、トランスミッションゲートTG4とを含む。混合器35AはNMOSトランジスタQ61〜Q68と、トランスミッションゲートTG5とを含む。加算器36は、抵抗素子R6,R7を含む。電流調整部49は、定電流源CS1,CS2と、NAND回路47と、インバータ48と、トランスミッションゲートTG6と、NMOSトランジスタQ70とを含む。
図20を参照して、直交変調部30Aは、図19に示した混合器34A,35Aおよび加算器36に加えて、電流調整部49を含む。混合器34Aは、NMOSトランジスタQ51〜Q58と、トランスミッションゲートTG4とを含む。混合器35AはNMOSトランジスタQ61〜Q68と、トランスミッションゲートTG5とを含む。加算器36は、抵抗素子R6,R7を含む。電流調整部49は、定電流源CS1,CS2と、NAND回路47と、インバータ48と、トランスミッションゲートTG6と、NMOSトランジスタQ70とを含む。
混合器34Aは、ギルバートセル型の混合器に、トランスミッションゲートTG4とNMOSトランジスタQ58とを付加したものである。同様に、混合器35Aは、ギルバートセル型の混合器に、トランスミッションゲートTG5とNMOSトランジスタQ68とを付加したものである。したがって、トランスミッションゲートTG4,TG5とNMOSトランジスタS68,S69とを除いた構成は、図13の混合器34,35の構成と同一である。以下の説明では、図13の混合器34,35と共通する部分については同一の参照符号を付して説明を繰返さない。
図20の混合器34Aにおいて、電流源用のトランジスタQ57のゲートは、トランスミッションゲートTG4を介して所定のバイアス電圧VR4が印加されるとともに、トランジスタQ58を介して接地される。トランスミッションゲートTG4を構成するNMOSトランジスタのゲート電極には制御信号CTL1が入力され、PMOSトランジスタのゲート電極には制御信号CTL1を反転させた信号/CTL1が入力される。NMOSトランジスタQ58のゲート電極には、制御信号CTL1を反転させた信号/CTL1が入力される。
したがって、図19の制御部12から出力された制御信号CTL1がHレベルのとき、トランスミッションゲートTG4はオン状態になり、トランジスタQ58はオフ状態になる。この結果、トランジスタQ57にはバイアス電圧VR4に応じた電流が流れる。これによって、局部発振信号LO_IとI信号BB_Iとを混合した信号がノードND12,ND13間に出力される。一方、制御信号CTL1がLレベルのとき、トランスミッションゲートTG4はオフ状態になり、トランジスタQ58はオン状態になる。この結果、トランジスタQ57はオフ状態になるので、ノードND12,ND13間には局部発振信号LO_IとI信号BB_Iとを混合した信号は出力されない。
同様に、混合器35Aにおいて、電流源用のトランジスタQ67のゲートは、トランスミッションゲートTG5を介して所定のバイアス電圧VR5が印加されるとともに、トランジスタQ68を介して接地される。トランスミッションゲートTG5を構成するNMOSトランジスタのゲート電極には制御信号CTL2が入力され、PMOSトランジスタのゲート電極には制御信号CTL2を反転させた信号/CTL2が入力される。NMOSトランジスタQ68のゲート電極には、制御信号CTL2を反転させた信号/CTL2が入力される。
したがって、図19の制御部12から出力された制御信号CTL2がHレベルのとき、トランスミッションゲートTG5はオン状態になり、トランジスタQ68はオフ状態になる。この結果、トランジスタQ67にはバイアス電圧VR5に応じた電流が流れる。これによって、局部発振信号LO_IとI信号BB_Iとを混合した信号がノードND12,ND13間に出力される。一方、制御信号CTL2がLレベルのとき、トランスミッションゲートTG5はオフ状態になり、トランジスタQ68はオン状態になる。この結果、トランジスタQ67はオフ状態になるので、ノードND12,ND13間には局部発振信号LO_IとI信号BB_Iとを混合した信号は出力されない。
加算器36を構成する抵抗素子R6,R7は、混合器34,35の共通の負荷抵抗として用いられる。したがって、制御信号CTL1,CTL2が共にHレベルの場合には、ノードND12,ND13間から出力される交流信号成分は、混合器34から出力される交流信号と混合器35から出力される交流信号とを加算した信号になる。制御信号CTL1のみがHレベルの場合には、ノードND12,ND13間から出力される交流信号成分は、混合器34から出力された交流信号になる。制御信号CTL2のみがHレベルの場合には、ノードND12,ND13間から出力される交流信号成分は、混合器35から出力された交流信号になる。
図20の電流調整部49は、ノードND12,ND13のDC電圧レベルを調整するために設けられる。電柱調整部49において、定電流源CS1はノードND12と接地ラインGNDとの間に接続され、定電流源CS2はノードND13と接地ラインGNDとの間に接続される。定電流源CS1,CS2はそれぞれ制御端子を有し、外部からトランスミッションゲートTG6を介して制御端子に与えられたバイアス電圧VR6に応じて出力電流が調整される。制御信号CTL1,CTL2が共にHレベルのときトランジスタQ57,Q67の各々に流れる電流をIoとすると、定電流源CS1,CS2の各々からIo/2の電流が出力されるようにバイアス電圧VR6が調整される。定電流源CS1,CS2の各制御端子は、さらに、トランジスタQ70を介して接地ラインGNDに接続される。
電流調整部49のNAND回路47は、図19の制御部12から出力された制御信号CTL1,CTL2のNAND演算結果を制御信号CTL6として出力する。制御信号CTL6は、制御信号CTL1,CTL2の一方がHレベルで他方がLレベルのときHレベルであり、制御信号CTL1,CTL2の両方ともHレベルのときLレベルになる。トランスミッションゲートTG6を構成するNMOSトランジスタのゲート電極には制御信号CTL6が入力され、PMOSトランジスタのゲート電極には制御信号CTL6を反転させた信号/CTL6が入力される。NMOSトランジスタQ70のゲート電極には、制御信号CTL6を反転させた信号/CTL6が入力される。
制御信号CTL1,CTL2がそれぞれHレベル、Lレベルのとき、トランジスタQ57に流れる電流の大きさはIoであり、トランジスタQ67はオフ状態となって電流が流れない。このとき、制御信号CTL6はHレベルであるので、定電流源CS1,CS2の各々を流れる電流はIo/2である。この結果、抵抗素子R6,R7の各々に流れる電流の合計は2×Ioとなって、送信モード時(制御信号CTL1,CTL2が共にHレベルのとき)に流れる電流と等しくなる。すなわち、ノードND12,ND13のDC電圧レベルは、送信モード時と較正モード時とで等しくなるので、正しくキャリブレーションを行なうことができる。
<実施の形態4>
図21は、この発明の実施の形態4によるRFIC10CのうちDCオフセット補正に関わる部分を示したブロック図である。
図21は、この発明の実施の形態4によるRFIC10CのうちDCオフセット補正に関わる部分を示したブロック図である。
図21のRFIC10Cの直交変調部30Bは、スイッチSW1,SW2が局部信号生成部39と混合器34,35との間の局部発振信号LO_I,LO_Qの経路上でなく、混合器34,35と加算器36との間の混合信号の経路上に設けられている点で、図16の直交変調部30と異なる。図21のその他の点については、図16のRFIC10Aと同じであるので、同一または相当する部分には同一の参照符号を付して説明を繰返さない。
送信時には、スイッチSW1,SW2がともにオン状態になるように制御される。この場合、混合器34によってI信号BB_Iと局部発振信号LO_Iとを混合した交流信号と、混合器35によってQ信号BB_Qと局部発振信号LO_Qとを混合した交流信号とが、加算器36によって加算されて送信信号が生成される。
キャリブレーション時には、スイッチSW1がオン状態になり、スイッチSW2がオフ状態になることによって、オフセット補正信号OS_I信号と局部発振信号LO_Iとを混合器34によって混合した信号が加算器36から出力される。逆に、スイッチSW1がオフ状態になり、スイッチSW2がオン状態になることによって、オフセット補正信号OS_Qと局部発振信号LO_Qとを混合器35によって混合した信号が加算器36から出力される。スイッチSW1,SW2の両方ともオン状態の場合には、混合器34,35から出力された交流信号が加算器36によって加算されて出力される。
したがって、機能的には、直交変調部30Bは実施の形態1,2の直交変調部30と同じである。このため、実施の形態1,2と同様の手順でDCオフセット補正を行なうことができる。この結果、実施の形態1,2の場合と同様に、従来よりも高精度のDCオフセット補正を行なうことができる。
図22は、図21の直交変調部30Bの構成の一例を示す回路図である。
図22を参照して、直交変調部30Bは、図21に示した混合器34,35、スイッチSW1,SW2、および加算器36に加えて、電流調整部49を含む。図22の混合器34,35および加算器36の構成は図13と同一である。さらに、図22の電流調整部49の構成は、図20と同一である。したがって、同一または相当する部分には同一の参照符号を付してこれらの構成についての説明を繰返さない。
図22を参照して、直交変調部30Bは、図21に示した混合器34,35、スイッチSW1,SW2、および加算器36に加えて、電流調整部49を含む。図22の混合器34,35および加算器36の構成は図13と同一である。さらに、図22の電流調整部49の構成は、図20と同一である。したがって、同一または相当する部分には同一の参照符号を付してこれらの構成についての説明を繰返さない。
スイッチSW1は、トランスミッションゲートTG7,TG8を含む。トランスミッションゲートTG7は、トランジスタQ51,Q54のドレインとノードND12との間に設けられる。トランスミッションゲートTG8は、トランジスタQ52、Q53のドレインとノードND13との間に設けられる。トランスミッションゲートTG7,TG8の各々を構成するNMOSトランジスタのゲート電極には制御信号CTL1が入力され、PMOSトランジスタのゲート電極には制御信号CTL1を反転させた信号/CTL1が入力される。
したがって、図21の制御部12から出力された制御信号CTL1がHレベルのとき、トランスミッションゲートTG7,TG8はオン状態になる。この結果、局部発振信号LO_IとI信号BB_Iとを混合した信号がノードND12,ND13間に出力される。一方、制御信号CTL1がLレベルのとき、トランスミッションゲートTG7,TG8はオフ状態になるので、ノードND12,ND13間には局部発振信号LO_IとI信号BB_Iとを混合した信号は出力されない。
同様に、スイッチSW2は、トランスミッションゲートTG9,TG10を含む。トランスミッションゲートTG9は、トランジスタQ61,Q64のドレインとノードND12との間に設けられる。トランスミッションゲートTG10は、トランジスタQ62、Q63のドレインとノードND13との間に設けられる。トランスミッションゲートTG9,TG10の各々を構成するNMOSトランジスタのゲート電極には制御信号CTL2が入力され、PMOSトランジスタのゲート電極には制御信号CTL2を反転させた信号/CTL2が入力される。
したがって、図21の制御部12から出力された制御信号CTL2がHレベルのとき、トランスミッションゲートTG9,TG10はオン状態になる。この結果、局部発振信号LO_QとQ信号BB_Qとを混合した信号がノードND12,ND13間に出力される。一方、制御信号CTL2がLレベルのとき、トランスミッションゲートTG9,TG10はオフ状態になるので、ノードND12,ND13間には局部発振信号LO_QとQ信号BB_Qとを混合した信号は出力されない。
<実施の形態5>
図23は、この発明の実施の形態5によるRFIC10DのうちDCオフセット補正に関わる部分を示したブロック図である。図23のRFIC10Dは、キャリアリークの検出方法が実施の形態1〜4のRFIC10,10A,10B,10Cと異なる。実施の形態1〜4では位相比較器41によってキャリアリーク信号が検出されていたが、図23のRFIC10Dでは、レベル検出器61によってキャリアリーク信号の信号レベルが直接検出される。以下、具体的な構成について説明する。
図23は、この発明の実施の形態5によるRFIC10DのうちDCオフセット補正に関わる部分を示したブロック図である。図23のRFIC10Dは、キャリアリークの検出方法が実施の形態1〜4のRFIC10,10A,10B,10Cと異なる。実施の形態1〜4では位相比較器41によってキャリアリーク信号が検出されていたが、図23のRFIC10Dでは、レベル検出器61によってキャリアリーク信号の信号レベルが直接検出される。以下、具体的な構成について説明する。
図23を参照して、RFIC10Dは、局部信号生成部39と、デジタル−アナログ変換器22,23と、ローパスフィルタ24,25と、直交変調部30Cと、レベル検出器61と、オフセット補正部21Aと、制御部12とを含む。局部信号生成部39、デジタル−アナログ変換器22,23、およびローパスフィルタ24,25については、実施の形態1〜4の場合と同じであるので説明を繰り返さない。
図23の直交変調部30Cは、混合器34B,35Bと、加算器36と、スイッチSW1,SW2とを含む。これらの構成および動作は、実施の形態1のRFIC10,10Aと同じである。
特に、図23では、混合器34B,35Bおよび加算器36についてギルバートセル回路を用いた回路例が示されている。図23の回路例は図13で説明した混合器34,35および加算器36の構成とほぼ同じであるので、同一または相当する部分については同一の参照符号を付して説明を繰り返さない。図13の混合器34,35と異なる点は、図23の混合器34B,35Bには、トランジスタQ57,Q67が含まれない点である。図23において、トランジスタQ55,Q56,Q65,Q66のソースは接地ラインGNDに直接接続される。
レベル検出器61は、加算器36の出力ノードND12,ND13に出力された高周波信号の信号レベルを検出する。検出された信号レベルはオフセット補正部21Aに出力される。
オフセット補正部21Aは、キャリブレーション時に、直交変調部30CにI信号用のDCオフセット補正値およびQ信号用のDCオフセット補正値を出力する。このとき、オフセット補正部21Aは、制御部12の指令に従って、レベル検出器61によって検出された信号レベルが最小となるようにDCオフセット補正値の大きさを調整する。送信時には、オフセット補正部21Aは、入力されたI信号DiおよびQ信号Dqにキャリブレーション時に調整したオフセット補正値を付加して出力する。
制御部12は、キャリブレーション時に、スイッチSW1,SW2をオン状態またはオフ状態にする。スイッチSW1,SW2の具体的な制御方法は、実施の形態1,2の場合と同様であるので詳しい説明を繰返さない。ただし、実施の形態1,2の場合には、位相比較器41の出力電圧の正負に応じてDCオフセット補正値Mi,Mqを増減していたが(図10のステップS5,S10、図18のステップS5,S10,S15,S20を参照)、実施の形態5の場合には、レベル検出器61で検出された信号レベルが最小となるようにDCオフセット補正値Mi,Mqを増減する。実施の形態5の場合においても、実施の形態1,2の場合と同様に高精度のDCオフセット補正が可能になる。
今回開示された実施の形態はすべての点で例示であって制限的なものでないと考えられるべきである。この発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 通信機、2 ベースバンド回路、4 電力増幅器、11 インターフェース部、12 制御部、21,21A オフセット補正部、22,23 デジタル−アナログ変換器、24,25 ローパスフィルタ、28 局部発振器、29 移相器、30,30A,30B 直交変調部、32,33 デジタル加算器、34,35,34A,35A 混合器、36 加算器、39 局部信号生成部、40 セレクタ、41 位相比較器、42 コンパレータ、43,44 リミッティングアンプ、45,46 遅延回路、61 レベル検出器、BB_I I信号(ベースバンド信号)、BB_Q Q信号(ベースバンド信号)、CTL1,CTL2,CTL3 制御信号、Di I信号(デジタル)、Di Q信号(デジタル)、IT,IB 差動入力端子、LO_I,LO_Q 局部発振信号、Mi,Mq DCオフセット補正値、OS_I,OS_Q DCオフセット信号、QT,QB 差動入力端子、SW1,SW2 スイッチ、Vi,Vq DCオフセット電圧。
Claims (9)
- 動作モードとして送信モードと較正モードとを有する通信装置であって、
互いに90°位相の異なる第1および第2の局部発振信号を生成する局部信号生成部と、
前記第1の局部発振信号を受け、第1の制御信号が活性化されたときに前記第1の局部発振信号を出力する第1のスイッチと、
前記第2の局部発振信号を受け、第2の制御信号が活性化されたときに前記第2の局部発振信号を出力する第2のスイッチと、
第1の入力部を有し、前記第1の入力部に入力された信号と前記第1のスイッチから出力された交流信号成分とを乗算して出力する第1の混合器と、
第2の入力部を有し、前記第2の入力部に入力された信号と前記第2のスイッチから出力された交流信号成分とを乗算して出力する第2の混合器とを備え、
前記第1の入力部には、前記較正モード時に、調整中の第1のオフセット補正信号が入力され、前記送信モード時に、調整後の前記第1のオフセット補正信号が付加された第1のベースバンド信号が入力され、
前記第2の入力部には、前記較正モード時に、調整中の第2のオフセット補正信号が入力され、前記送信モード時に、調整後の前記第2のオフセット補正信号が付加された第2のベースバンド信号が入力され、
さらに、前記第1および第2の混合器から出力された交流信号成分を加算して出力する加算器と、
前記第1および第2の制御信号を出力するとともに、前記較正モード時に前記加算器の出力信号に基づいて前記第1および第2のオフセット補正信号を調整する制御部とを備え、
前記制御部は、前記較正モード時に前記第1および第2の制御信号の少なくとも一方を活性化する、通信装置。 - 動作モードとして送信モードと較正モードとを有する通信装置であって、
互いに90°位相の異なる第1および第2の局部発振信号を生成する局部信号生成部と、
第1の入力部を有し、第1の制御信号が活性化されたときに動作状態となって前記第1の入力部に入力された信号と前記第1の局部発振信号とを混合して出力する第1の混合器と、
第2の入力部を有し、第2の制御信号が活性化されたときに動作状態となって前記第2の入力部に入力された信号と前記第2の局部発振信号とを混合して出力する第2の混合器とを備え、
前記第1の入力部には、前記較正モード時に、調整中の第1のオフセット補正信号が入力され、前記送信モード時に、調整後の前記第1のオフセット補正信号が付加された第1のベースバンド信号が入力され、
前記第2の入力部には、前記較正モード時に、調整中の第2のオフセット補正信号が入力され、前記送信モード時に、調整後の前記第2のオフセット補正信号が付加された第2のベースバンド信号が入力され、
さらに、前記第1および第2の混合器から出力された交流信号成分を加算して出力する加算器と、
前記第1および第2の制御信号を出力するとともに、前記較正モード時に前記加算器の出力信号に基づいて前記第1および第2のオフセット補正信号を調整する制御部とを備え、
前記制御部は、前記較正モード時に前記第1および第2の制御信号の少なくとも一方を活性化する、通信装置。 - 動作モードとして送信モードと較正モードとを有する通信装置であって、
互いに90°位相の異なる第1および第2の局部発振信号を生成する局部信号生成部と、
第1の入力部を有し、前記第1の入力部に入力された信号と前記第1の局部発振信号とを混合して出力する第1の混合器と、
第2の入力部を有し、前記第2の入力部に入力された信号と前記第2の局部発振信号とを混合して出力する第2の混合器とを備え、
前記第1の入力部には、前記較正モード時に、調整中の第1のオフセット補正信号が入力され、前記送信モード時に、調整後の前記第1のオフセット補正信号が付加された第1のベースバンド信号が入力され、
前記第2の入力部には、前記較正モード時に、調整中の第2のオフセット補正信号が入力され、前記送信モード時に、調整後の前記第2のオフセット補正信号が付加された第2のベースバンド信号が入力され、
さらに、前記第1の混合器の出力信号を受け、第1の制御信号が活性化されたときに前記第1の混合器の出力信号を出力する第1のスイッチと、
前記第2の混合器の出力信号を受け、第2の制御信号が活性化されたときに前記第2の混合器の出力信号を出力する第2のスイッチと、
前記第1および第2のスイッチから出力された交流信号成分を加算する加算器と、
前記第1および第2の制御信号を出力するとともに、前記較正モード時に前記加算器の出力信号に基づいて前記第1および第2のオフセット補正信号を調整する制御部とを備え、
前記制御部は、前記較正モード時に前記第1および第2の制御信号の少なくとも一方を活性化する、通信装置。 - 前記通信装置は、前記加算器の出力信号と前記第1および第2の局部発振信号のうち前記制御部によって選択された信号との位相差を検出する位相比較器をさらに備え、
前記制御部は、前記較正モード時に、前記位相比較器によって検出された位相差に基づいて前記第1および第2のオフセット補正信号を調整する、請求項1〜3のいずれか1項に記載の通信装置。 - 前記制御部は、前記較正モード時に、前記第1の制御信号を活性化しかつ前記第2の制御信号を非活性化した状態で前記第1のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号と選択した前記第1の局部発振信号との位相差を前記位相比較器によってモニターし、モニターした位相差が180°変化するときの前記第1のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第1のオフセット補正信号とし、
前記制御部は、前記較正モード時に、前記第1の制御信号を非活性化しかつ前記第2の制御信号を活性化した状態で前記第2のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号と選択した前記第2の局部発振信号との位相差を前記位相比較器によってモニターし、モニターした位相差が180°変化するときの前記第2のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第2のオフセット補正信号とする、請求項4に記載の通信装置。 - 前記制御部は、前記較正モード時に、前記第1の制御信号を活性化しかつ前記第2の制御信号を非活性化した状態で前記第1のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号と選択した前記第1の局部発振信号との位相差を前記位相比較器によってモニターし、モニターした位相差が180°変化するときの前記第1のオフセット補正信号を第1の仮補正信号とし、
前記制御部は、前記較正モード時に、前記第1の制御信号を非活性化しかつ前記第2の制御信号を活性化した状態で前記第2のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号と選択した前記第2の局部発振信号との位相差を前記位相比較器によってモニターし、モニターした位相差が180°変化するときの前記第2のオフセット補正信号を第2の仮補正信号とし、
前記制御部は、前記較正モード時に、前記第1および第2の制御信号を両方とも活性化した状態で、前記第2のオフセット補正信号を前記第2の仮補正信号に固定して前記第1のオフセット補正信号を前記第1の仮補正信号からさらに変化させたとき、前記加算器の出力信号と選択した前記第1の局部発振信号との位相差を前記位相比較器によってモニターし、モニターした位相差が180°変化するときの前記第1のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第1のオフセット補正信号とし、
前記制御部は、前記較正モード時に、前記第1および第2の制御信号を両方とも活性化した状態で前記第1のオフセット補正信号を調整後の値に固定して前記第2のオフセット補正信号を前記第2の仮補正信号からさらに変化させたとき、前記加算器の出力信号と選択した前記第2の局部発振信号との位相差を前記位相比較器によってモニターし、モニターした位相差が180°変化するときの前記第2のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第2のオフセット補正信号とする、請求項4に記載の通信装置。 - 前記通信装置は、前記加算器の出力信号の信号レベルを検出するレベル検出器をさらに備え、
前記制御部は、前記較正モード時に、前記レベル検出器によって検出された信号レベルに基づいて前記第1および第2のオフセット補正信号を調整する、請求項1〜3のいずれか1項に記載の通信装置。 - 前記制御部は、前記較正モード時に、前記第1の制御信号を活性化しかつ前記第2の制御信号を非活性化した状態で前記第1のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号の信号レベルを前記レベル検出器によってモニターし、モニターした信号レベルが最小になったときの前記第1のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第1のオフセット補正信号とし、
前記制御部は、前記較正モード時に、前記第1の制御信号を非活性化しかつ前記第2の制御信号を活性化した状態で前記第2のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号の信号レベルを前記レベル検出器によってモニターし、モニターした信号レベルが最小になったときの前記第2のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第2のオフセット補正信号とする、請求項7に記載の通信装置。 - 前記制御部は、前記較正モード時に、前記第1の制御信号を活性化しかつ前記第2の制御信号を非活性化した状態で前記第1のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号の信号レベルを前記レベル検出器によってモニターし、モニターした信号レベルが最小になったときの前記第1のオフセット補正信号を第1の仮補正信号とし、
前記制御部は、前記較正モード時に、前記第1の制御信号を非活性化しかつ前記第2の制御信号を活性化した状態で前記第2のオフセット補正信号の大きさを変化させたとき、前記加算器の出力信号の信号レベルを前記レベル検出器によってモニターし、モニターした信号レベルが最小になったときの前記第2のオフセット補正信号を第2の仮補正信号とし、
前記制御部は、前記較正モード時に、前記第1および第2の制御信号を両方とも活性化した状態で、前記第2のオフセット補正信号を前記第2の仮補正信号に固定して前記第1のオフセット補正信号を前記第1の仮補正信号からさらに変化させたとき、前記加算器の出力信号の信号レベルを前記レベル検出器によってモニターし、モニターした信号レベルが最小になったときのオフセット補正信号を、前記送信モード時に用いられる調整後の前記第1のオフセット補正信号とし、
前記制御部は、前記較正モード時に、前記第1および第2の制御信号を両方とも活性化した状態で前記第1のオフセット補正信号を調整後の値に固定して前記第2のオフセット補正信号を前記第2の仮補正信号からさらに変化させたとき、前記加算器の出力信号の信号レベルを前記レベル検出器によってモニターし、モニターした信号レベルが最小になったときの前記第2のオフセット補正信号を、前記送信モード時に用いられる調整後の前記第2のオフセット補正信号とする、請求項7に記載の通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281360A JP2011124831A (ja) | 2009-12-11 | 2009-12-11 | 通信装置 |
US12/963,385 US20110142113A1 (en) | 2009-12-11 | 2010-12-08 | Communication apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009281360A JP2011124831A (ja) | 2009-12-11 | 2009-12-11 | 通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011124831A true JP2011124831A (ja) | 2011-06-23 |
Family
ID=44142866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009281360A Pending JP2011124831A (ja) | 2009-12-11 | 2009-12-11 | 通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20110142113A1 (ja) |
JP (1) | JP2011124831A (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5732373B2 (ja) * | 2011-11-01 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | 高周波信号処理装置および無線通信システム |
KR101932491B1 (ko) | 2012-02-13 | 2018-12-26 | 삼성전자주식회사 | 통신 기기에서 라디오 주파수 회로에 대한 켈리브레이션을 지원하는 장치 및 방법 |
JP5761232B2 (ja) * | 2013-03-01 | 2015-08-12 | ソニー株式会社 | 受信装置および電子機器 |
WO2015190971A1 (en) * | 2014-06-11 | 2015-12-17 | Catena Wireless Electronics Ab | Method for using an accurate adjustable high-frequency phase-detector |
CN112804170B (zh) * | 2019-11-14 | 2022-06-21 | 大唐移动通信设备有限公司 | 直流偏移处理方法及接收机 |
KR102457465B1 (ko) * | 2020-05-22 | 2022-10-21 | 한국전자통신연구원 | 빔의 부엽 제어 기능을 갖는 위상 변환 회로 및 그 동작 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160835A (ja) * | 1999-12-02 | 2001-06-12 | Matsushita Electric Ind Co Ltd | 無線受信機 |
JP2003125014A (ja) * | 2001-10-12 | 2003-04-25 | Nec Corp | 変調装置 |
JP2006041631A (ja) * | 2004-07-22 | 2006-02-09 | Sony Corp | 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 |
JP2006229669A (ja) * | 2005-02-18 | 2006-08-31 | Renesas Technology Corp | キャリアリーク低減送信回路 |
JP2006238243A (ja) * | 2005-02-28 | 2006-09-07 | Renesas Technology Corp | 通信用半導体集積回路 |
JP2009212869A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | 送信機 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NO329890B1 (no) * | 1999-11-15 | 2011-01-17 | Hitachi Ltd | Mobilkommunikasjonsapparat |
US7242910B2 (en) * | 2003-02-03 | 2007-07-10 | M/A-Com, Inc. | Self-calibrating radio |
US20070243832A1 (en) * | 2004-03-15 | 2007-10-18 | Hyung-Weon Park | Multimode/Multiband Mobile Station and Method for Operating the Same |
KR100551478B1 (ko) * | 2004-08-13 | 2006-02-14 | 삼성전자주식회사 | 중간 주파수 수신기의 이미지 리젝션을 위한 다운 컨버팅장치 및 방법 |
US8260235B1 (en) * | 2009-10-08 | 2012-09-04 | Rf Micro Devices, Inc. | Fast RF receiver DC offset correction |
-
2009
- 2009-12-11 JP JP2009281360A patent/JP2011124831A/ja active Pending
-
2010
- 2010-12-08 US US12/963,385 patent/US20110142113A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001160835A (ja) * | 1999-12-02 | 2001-06-12 | Matsushita Electric Ind Co Ltd | 無線受信機 |
JP2003125014A (ja) * | 2001-10-12 | 2003-04-25 | Nec Corp | 変調装置 |
JP2006041631A (ja) * | 2004-07-22 | 2006-02-09 | Sony Corp | 直交変調器のキャリアリーク調整装置およびキャリアリーク調整方法 |
JP2006229669A (ja) * | 2005-02-18 | 2006-08-31 | Renesas Technology Corp | キャリアリーク低減送信回路 |
JP2006238243A (ja) * | 2005-02-28 | 2006-09-07 | Renesas Technology Corp | 通信用半導体集積回路 |
JP2009212869A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | 送信機 |
Also Published As
Publication number | Publication date |
---|---|
US20110142113A1 (en) | 2011-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4616093B2 (ja) | Rf受信器ミスマッチ校正システム及び方法 | |
JP4593430B2 (ja) | 受信機 | |
JP2011124831A (ja) | 通信装置 | |
TW201106607A (en) | LO generation with deskewed input oscillator signal | |
US7889812B2 (en) | Direct digital frequency synthesizer with phase error correction, method therefor, and receiver using same | |
US20130128931A1 (en) | On-chip radio calibration | |
US11671131B2 (en) | Transmitter circuit, compensation value calibration device and method for calibrating IQ imbalance compensation values | |
JP2004343753A (ja) | 通信受信機および送信機 | |
US20170264323A1 (en) | Mixing stage, modulator circuit and a current control circuit | |
KR101576558B1 (ko) | 위상을 제어할 수 있는 직교 신호 위상 제어기 | |
TWI397255B (zh) | 在通訊系統中處理信號的方法和系統 | |
US7606323B2 (en) | Carrier leak reduction transmitter circuit | |
JP5574293B2 (ja) | 複素型直交変調器、複素型直交復調器及びこれらに用いる直交ミキサ | |
TWI793900B (zh) | 在具有可程式化偏置電流之電流積分相位內插器中量測轉換速率的方法以及設備 | |
JP2007020192A (ja) | 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法 | |
CN101540640A (zh) | 用于发射前端的载波泄漏校正电路和方法 | |
CN103580609A (zh) | 二阶互调调制失真的校正装置、***与校正方法 | |
US9520834B2 (en) | Quadrature mixer arrangement | |
US9240920B2 (en) | Wireless transmitter for multi-mode concurrent transmission of signals complying with different communication standards | |
JP2001024728A (ja) | 直交変調器及びそれを備える移動体通信機、通信システム | |
EP2228900A2 (en) | Phase correcting apparatus and distortion compensating apparatus for radio transmitter | |
KR101801079B1 (ko) | 루프-백 스위치를 구비한 송수신기 및 송수신기의 캐리어 누설 보정 방법 | |
US7443220B2 (en) | Phase shift circuit and phase correcting method | |
US8437724B2 (en) | Method and system for output common mode control for reducing DC offset for an IF mixer that downconverts a received signal to DC without introducing additional offset | |
WO2020068267A1 (en) | Signal imbalance detection systems and methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130625 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131022 |