JP2006229669A - キャリアリーク低減送信回路 - Google Patents
キャリアリーク低減送信回路 Download PDFInfo
- Publication number
- JP2006229669A JP2006229669A JP2005041955A JP2005041955A JP2006229669A JP 2006229669 A JP2006229669 A JP 2006229669A JP 2005041955 A JP2005041955 A JP 2005041955A JP 2005041955 A JP2005041955 A JP 2005041955A JP 2006229669 A JP2006229669 A JP 2006229669A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal
- mixer
- transmission circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0475—Circuits with means for limiting noise, interference or distortion
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【解決手段】送信回路は、搬送波を入力信号によって変調するミキサを2個具備し、位相と振幅に情報を持つ信号を出力し、ミキサ毎に直流オフセットを検出し、検出された直流オフセットを校正する直流電圧をミキサの入力信号に加算する。上記ミキサ31は、2個の負荷抵抗11,12を備える二重平衡変調器であり、送信回路は、2個の負荷抵抗の接続点と電源の間に接続された抵抗16と、二重平衡変調器の差動の入力信号の入力端子の電位を交互に第1の電位28と第2の電位29にしたときに上記接続点に現われる信号を増幅するリミッタ増幅器20と、リミッタ増幅器が出力する信号を用いて第1及び第2の電位を変化させる制御部37とを備える。上記構成で形成される帰還ループにおいて収斂した第1及び第2の電位が直流オフセットを校正する直流電圧の電位となる。
【選択図】図1
Description
Claims (14)
- 搬送波を入力信号によって変調するミキサを具備し、位相と振幅に情報を持つ第1の信号を出力する送信回路であって、
上記ミキサの直流オフセットを検出し、検出された上記直流オフセットを校正する直流電圧を上記ミキサの上記入力信号に加算することを特徴とする送信回路。 - 請求項1において、
上記ミキサは、差動出力のための2個の第1の抵抗を備える二重平衡変調器であり、
上記送信回路は、
上記2個の第1の抵抗の接続点と電源の間に接続された第2の抵抗と、
上記二重平衡変調器の差動の上記入力信号を入力する一対の入力端子の電位を交互に第1の電位と第2の電位にしたときに上記接続点に現われる第2の信号を増幅するリミッタ増幅器と、
上記リミッタ増幅器が出力する第3の信号を用いて上記第1の電位及び上記第2の電位を変化させる制御部とを更に具備し、
上記第1の電位及び上記第2の電位を変化させることによって上記第2の信号の振幅を低減させる帰還ループが形成され、
上記帰還ループにおいて収斂した上記第1の電位及び上記第2の電位が上記直流オフセットを校正する上記直流電圧の電位であることを特徴とする送信回路。 - 請求項2において、
上記リミッタ増幅器は、多段接続された複数の反転増幅器を含んで構成されていることを特徴とする送信回路。 - 請求項3において、
上記複数の反転増幅器のうちの初段の反転増幅器の入力端子と出力端子との間に第3の抵抗が接続されていることを特徴とする送信回路。 - 請求項2において、
上記制御部は、上記直流オフセットを校正する上記直流電圧が電源投入時に一方のミキサの校正に続いて他方のミキサの校正を行なうことによって得られるように構成されていることを特徴とする送信回路。 - 請求項2において、
上記制御部は、上記直流オフセットを校正する上記直流電圧が送信を行なう前に一方のミキサの校正に続いて他方のミキサの校正を行なうことによって得られるように構成されていることを特徴とする送信回路。 - 請求項2において、
上記制御部は、上記直流オフセットを校正する上記直流電圧が送信を行なう前に一方のミキサの校正と他方のミキサの校正とを並行して行なうことによって得られるように構成されていることを特徴とする送信回路。 - 請求項2において、
上記二重平衡変調器は、差動の上記搬送波を入力してオンオフ動作を行なう一対の第1のトランジスタの二組と、上記二組のそれぞれに直列に接続された一対の第2のトランジスタとを含んで成り、
上記二組の一対の第1のトランジスタのうち、入力端子が相互に接続された第1のトランジスタがそれぞれ上記2個の第1の抵抗のそれぞれに接続され、
上記一対の第2のトランジスタが上記一対の入力端子を有し、上記一対の入力端子に差動の上記入力信号が入力されることを特徴とする送信回路。 - 請求項2において、
上記ミキサを2個用いた直交変調回路を含んで構成されていることを特徴とする送信回路。 - 搬送波を用いて入力信号の周波数変換を行なって、周波数変換された第1の信号を出力するミキサを具備して成り、
上記ミキサの直流オフセットを検出し、検出された上記直流オフセットを校正する直流電圧を上記ミキサの上記入力信号に加算することを特徴とする送信回路。 - 請求項10において、
上記ミキサは、差動出力のための2個の第1の抵抗を備える二重平衡変調器であり、
上記送信回路は、
上記2個の第1の抵抗の接続点と電源の間に接続された第2の抵抗と、
上記二重平衡変調器の差動の上記入力信号を入力する一対の入力端子の電位を交互に第1の電位と第2の電位にしたときに上記接続点に現われる第2の信号を増幅するリミッタ増幅器と、
上記リミッタ増幅器が出力する第3の信号を用いて上記第1の電位及び上記第2の電位を変化させる制御部とを更に具備し、
上記第1の電位及び上記第2の電位を変化させることによって上記第2の信号の振幅を低減させる帰還ループが形成され、
上記帰還ループにおいて収斂した上記第1の電位及び上記第2の電位が上記直流オフセットを校正する上記直流電圧の電位であることを特徴とする送信回路。 - 請求項11において、
上記リミッタ増幅器は、多段接続された複数の反転増幅器を含んで構成されていることを特徴とする送信回路。 - 請求項12において、
上記複数の反転増幅器のうちの初段の反転増幅器の入力端子と出力端子との間に第3の抵抗が接続されていることを特徴とする送信回路。 - 請求項11において、
上記二重平衡変調器は、差動の上記搬送波を入力してオンオフ動作を行なう一対の第1のトランジスタの二組と、上記二組のそれぞれに直列に接続された一対の第2のトランジスタとを含んで成り、
上記二組の一対の第1のトランジスタのうち、入力端子が相互に接続された第1のトランジスタがそれぞれ上記2個の第1の抵抗のそれぞれに接続され、
上記一対の第2のトランジスタが上記一対の入力端子を有し、上記一対の入力端子に差動の上記入力信号が入力されることを特徴とする送信回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041955A JP4477520B2 (ja) | 2005-02-18 | 2005-02-18 | キャリアリーク低減送信回路 |
US11/334,571 US7606323B2 (en) | 2005-02-18 | 2006-01-19 | Carrier leak reduction transmitter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005041955A JP4477520B2 (ja) | 2005-02-18 | 2005-02-18 | キャリアリーク低減送信回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006229669A true JP2006229669A (ja) | 2006-08-31 |
JP2006229669A5 JP2006229669A5 (ja) | 2007-06-28 |
JP4477520B2 JP4477520B2 (ja) | 2010-06-09 |
Family
ID=36913393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005041955A Expired - Fee Related JP4477520B2 (ja) | 2005-02-18 | 2005-02-18 | キャリアリーク低減送信回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7606323B2 (ja) |
JP (1) | JP4477520B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200906A (ja) * | 2008-02-22 | 2009-09-03 | Denso Corp | Ofdm方式の無線送信機のキャリアリーク抑制方法及びそれを用いた無線送信機 |
JP2009212869A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | 送信機 |
JP2011124831A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 通信装置 |
JP2014007606A (ja) * | 2012-06-25 | 2014-01-16 | Fujitsu Semiconductor Ltd | ミキサ回路及び混合装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8437724B2 (en) * | 2004-10-29 | 2013-05-07 | Broadcom Corporation | Method and system for output common mode control for reducing DC offset for an IF mixer that downconverts a received signal to DC without introducing additional offset |
JP4646845B2 (ja) * | 2006-03-30 | 2011-03-09 | 富士通株式会社 | 送信機 |
JP4802283B2 (ja) * | 2010-01-08 | 2011-10-26 | 株式会社エヌ・ティ・ティ・ドコモ | 無線通信装置及び無線通信方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6122497A (en) * | 1997-08-21 | 2000-09-19 | Analog Devices, Inc. | RF mixer with inductive degeneration |
JP2001223535A (ja) | 2000-02-08 | 2001-08-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその検査方法 |
CA2407960C (en) * | 2001-10-16 | 2008-07-08 | Xinping Huang | System and method for direct transmitter self-calibration |
US7356326B2 (en) * | 2001-12-12 | 2008-04-08 | Samsung Electronics Co., Ltd. | Direct-conversion receiver for removing DC offset |
TWI236233B (en) * | 2003-12-26 | 2005-07-11 | Winbond Electronics Corp | Apparatus and method for detecting and compensating current offset |
-
2005
- 2005-02-18 JP JP2005041955A patent/JP4477520B2/ja not_active Expired - Fee Related
-
2006
- 2006-01-19 US US11/334,571 patent/US7606323B2/en active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009200906A (ja) * | 2008-02-22 | 2009-09-03 | Denso Corp | Ofdm方式の無線送信機のキャリアリーク抑制方法及びそれを用いた無線送信機 |
JP2009212869A (ja) * | 2008-03-05 | 2009-09-17 | Renesas Technology Corp | 送信機 |
JP2011124831A (ja) * | 2009-12-11 | 2011-06-23 | Renesas Electronics Corp | 通信装置 |
JP2014007606A (ja) * | 2012-06-25 | 2014-01-16 | Fujitsu Semiconductor Ltd | ミキサ回路及び混合装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4477520B2 (ja) | 2010-06-09 |
US7606323B2 (en) | 2009-10-20 |
US20060189283A1 (en) | 2006-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9154143B2 (en) | Semiconductor device | |
Razavi | A 900-MHz/1.8-GHz CMOS transmitter for dual-band applications | |
US7848725B2 (en) | RF transmitter with stable on-chip PLL | |
JP4118275B2 (ja) | 送信装置および無線通信機器 | |
JP4477520B2 (ja) | キャリアリーク低減送信回路 | |
US8649749B2 (en) | RF receiver with voltage sampling | |
KR100672030B1 (ko) | 신호발생장치, 주파수변환장치, 및 수신기 | |
US7742545B2 (en) | Method and apparatus for generating corrected quadrature phase signal pairs in a communication device | |
US20060068726A1 (en) | Transmitter and radio communication terminal using the same | |
US10454509B2 (en) | Communication circuit including a transmitter | |
US11374536B2 (en) | Zero IF transmitter with decoupling between mixer and programmable gain stage | |
JP2007020192A (ja) | 伝送構造、伝送構造を有するトランシーバ、および、信号処理方法 | |
US6693476B1 (en) | Differential latch and applications thereof | |
US20100156502A1 (en) | Signal processor comprising a frequency converter | |
JP6755093B2 (ja) | 無線送信装置及び無線送信方法 | |
US11356106B2 (en) | Phase locked loop and electronic device including the same | |
US6480046B1 (en) | Transmitter apparatus and methods using frequency doubling modulation | |
KR20180102640A (ko) | 무선 센서 디바이스에서 로컬 발진기 신호들 생성 | |
JP2013026853A (ja) | 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置 | |
JP2008252816A (ja) | 周波数変換器、およびこの周波数変換器を用いた無線受信機 | |
US20050124314A1 (en) | Divider module for use in an oscillation synthesizer | |
US20230082930A1 (en) | Monitoring circuit of phase locked loop and operating method thereof | |
JP2020150560A (ja) | 無線送信装置及び無線送信方法 | |
US9319076B2 (en) | Modulation method for improving signal conversion gain and high-gain modulator thereof | |
KR101796877B1 (ko) | 전압 펌프 및 위상 동기 제어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070516 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |