JP4427277B2 - 半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 - Google Patents
半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 Download PDFInfo
- Publication number
- JP4427277B2 JP4427277B2 JP2003173452A JP2003173452A JP4427277B2 JP 4427277 B2 JP4427277 B2 JP 4427277B2 JP 2003173452 A JP2003173452 A JP 2003173452A JP 2003173452 A JP2003173452 A JP 2003173452A JP 4427277 B2 JP4427277 B2 JP 4427277B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- light emission
- circuit unit
- semiconductor laser
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Laser Beam Printer (AREA)
- Exposure Or Original Feeding In Electrophotography (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、レーザプリンタやデジタル複写機等の光書き込み装置をなす画像形成装置に使用される半導体レーザの駆動制御を行う半導体レーザ駆動装置に関し、特にレーザ出力の制御を高速でかつ安定に行うことができる光量制御装置を備えた半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、半導体レーザのレーザ光を画像信号に応じて記録媒体上に露光走査して画像を記録するレーザ記録装置においては、そのレーザ出力を一定にするための制御を行う光量制御装置が備えられている。該光量制御装置は、一般に半導体レーザに対して定常的に供給するバイアス電流と画像情報に応じて変調して供給する変調電流とからなる動作電流を、実際のレーザ出力状態を検知しながら適宜調整することによって、所望のレーザ出力が常に安定して得られるようになっていた。
【０００３】
このような光量制御装置の場合、バイアス電流は半導体レーザが急激に発光し始めるときのしきい値電流ｉｔｈよりも小さい値で、かつ該しきい値電流ｉｔｈの値に、より近い値であるほど画像形成時における半導体レーザの入力パルス信号に対する応答特性がよくなることが知られている。このため、バイアス電流値は、通常、しきい値電流ｉｔｈの値よりも若干小さい値に設定されている。
【０００４】
一方、この種のレーザ記録装置においては、半導体レーザのレーザ出力が該半導体レーザのおかれている環境温度の変化により変動してしまうという問題があった。すなわち、半導体レーザは図１８の実線で示すような電流−光出力特性を示し、半導体レーザの駆動電流ｉｏｐが(バイアス電流ｉｂ＋変調電流ｉｓ)のときに所定の光出力(光量)Ｐｏが得られるようになっているが、環境温度の変化によって該電流−光出力特性が、例えば図１８の点線で示すように変動してしまう。このような変動が生じた場合には、同じ駆動電流ｉｏｐを半導体レーザに供給していたのでは、半導体レーザの光出力も変動してしまい、所定の光出力Ｐｏが得られなくなる。その結果、記録した画像の画質が一定でなくなっていた。
【０００５】
そこで、環境温度が変化した際には、まずバイアス電流を制御して対応する半導体レーザの光量制御を行う技術として、環境温度が変化するような期間をおいて定期的に半導体レーザのしきい値電流の検出を行い、該検出したしきい値電流の値から所定の電流を減算した電流をバイアス電流として常時流すようにしていた（例えば、特許文献１参照。）。しかし、このような制御技術では、バイアス電流や変調電流の制御、すなわち光量の制御を、連続した数１０枚の画像記録を行った後に行うため、この間に温度変動があった場合、光量が変動してしまうという問題があった。
【０００６】
また、半導体レーザのしきい値電流を検出する際に、半導体レーザを駆動する電流を一定間隔で増加させ、目標光量を超えた２段階先の光量からしきい値電流を算出しており、半導体レーザの過発光による劣化の恐れがあった。また常時、半導体レーザにしきい値電流付近の電流を流した場合、おおよそ５００μＷ以下の半導体レーザのＬＥＤ発光によって感光体が反応し、いわゆる地肌汚れが発生する可能性があった。更に、常時、半導体レーザにしきい値電流付近の電流を流すことにより、半導体レーザの寿命が短くなる可能性もあった。
【０００７】
このような地肌汚れの問題を解決するために、地肌汚れを考慮してバイアス電流を数ｍＡ以下に小さくし、バイアス電流が小さいことでレーザ光の応答性が悪くなる対策として、半導体レーザを発光させる直前に半導体レーザのしきい値電流付近の電流を発生させて半導体レーザを活性化させることにより、レーザ光の応答性を改善する技術が開示されている（例えば、特許文献２参照。）。
【０００８】
【特許文献１】
特許第３３６５０９４号
【特許文献２】
特開２００３−６０２８９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、このような制御技術では、レーザ光の応答性はよいが、バイアス電流が小さいために、半導体レーザが連続した消灯状態から、連続した点灯状態に推移した場合、半導体レーザの発熱に起因し、同じ動作電流に対する半導体レーザの発光量が変動する、いわゆるドループ特性の劣化が顕著になるという問題があった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、半導体レーザの発光電流検出時に半導体レーザの過発光による劣化がなく、環境温度が変化しても短い時間間隔で光量制御を行うことで光量変動がなく、ドループ特性を良好に保つが地肌汚れを発生させない適切なレベルにバイアス電流を制御し、レーザ光の応答性のよい、すなわちレーザ発光までの遅延時間の少ない半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、半導体レーザから所望の発光量が得られるように該半導体レーザに供給する電流を制御して、半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量を検出し、該発光量が設定値になるようにバイアス電流ｉｓｈを生成して該半導体レーザに常時供給するバイアス電流生成回路部と、
前記半導体レーザの発光を指示する外部からの発光信号を所定の第１の遅延時間ＴＤ１だけ遅延させて供給する第１の遅延回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための発光電流ｉηを生成し、該第１の遅延回路部からの出力信号に応じて該生成した発光電流ｉηを前記半導体レーザに供給する発光電流生成回路部と、
該発光電流生成回路部で生成された発光電流ｉηに対する所定の第１補助電流ｉｓｕｂ１を生成し前記発光電流ｉηと同時に前記第１の遅延回路部からの出力信号に応じて前記半導体レーザに出力する第１補助電流生成回路部と、
前記発光信号が半導体レーザの点灯を示した場合、所定の第２補助電流ｉｓｕｂ２を生成して前記半導体レーザに供給する第２補助電流生成回路部と、
前記半導体レーザの発光特性を検出して発光電流ｉηの電流値を得る発光電流検出動作を行い、前記発光電流生成回路部に対して、該得られた電流値の発光電流ｉηを出力させる発光電流検出回路部と、
を備え、
前記第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ以下であり、前記バイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ未満であり、前記バイアス電流生成回路部は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の和電流による半導体レーザの発光量が所定値になるように、前記バイアス電流ｉｓｈを生成して出力するものである。
【００１３】
また、前記第１の遅延回路部からの出力信号を所定の第２の遅延時間ＴＤ２だけ遅延させて出力する第２の遅延回路部を備え、前記第２補助電流生成回路部は、前記発光信号が半導体レーザの消灯を示した場合、該第２の遅延回路部からの出力信号に応じて第２補助電流ｉｓｕｂ２の出力を停止するようにしてもよい。
【００１４】
また、前記半導体レーザの発光を指示する外部からの発光信号を所定の第２の遅延時間（ＴＤ１＋ＴＤ２）だけ遅延させて出力する第２の遅延回路部を備え、前記第２補助電流生成回路部は、前記発光信号が半導体レーザの消灯を示した場合、該第２の遅延回路部からの出力信号に応じて第２補助電流ｉｓｕｂ２の出力を停止するようにしてもよい。
【００１５】
一方、前記バイアス電流生成回路部は、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する発光量検出回路部と、
入力された制御信号に応じて、外部から入力された所定の基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させて出力する減衰回路部と、
前記発光量検出回路部からの出力電圧及び該減衰回路部からの出力電圧を比較し、該比較結果に応じた電圧を生成して出力する比較回路部と、
入力された制御信号に応じて、該比較回路部からの出力信号に対してサンプルホールド動作を行うサンプルホールド回路部と、
該サンプルホールド回路部からの出力電圧に応じた前記バイアス電流ｉｓｈを生成して出力する電圧−電流変換回路部と、
を備えるようにした。
【００１６】
この場合、前記発光電流検出回路部は、
前記半導体レーザの発光特性を検出する発光電流検出時に、
前記発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対してそれぞれ電流出力を停止させ、
前記減衰回路部に対して基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰した電圧を出力させたときのバイアス電流ｉｓｈの電流値ｉｓｈ１を検出し、
前記バイアス電流生成回路部に対してバイアス電流ｉｓｈを電流値ｉｓｈ１で固定させ、
前記発光電流生成回路部に対して生成した発光電流ｉηを出力させると共に第１補助電流生成回路部及び第２補助電流生成回路部に対してそれぞれ電流出力を停止させた状態で、前記減衰回路部に対して基準電圧Ｖｒｅｆを出力させたときのバイアス電流ｉｓｈと発光電流ｉηの和電流を検出し、
前記発光電流生成回路部から出力される発光電流ｉηの電流値を変え、所望の発光量が得られる該和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値を前記発光電流生成回路部から出力させるようにした。
【００１７】
また、前記発光電流検出回路部は、電源投入から発光電流検出動作が開始されるまでの間、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにした。
【００１８】
また、前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆが所定の電圧以下である場合、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにしてもよい。
【００１９】
前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆが所定の電圧以下である場合、異常であることを示す所定の信号を外部に出力するようにしてもよい。
【００２０】
また、前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させた電圧に応じたバイアス電流ｉｓｈの電流値を検出したときに該検出した電流値が所定値未満である場合、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにしてもよい。
【００２１】
前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させた電圧に応じたバイアス電流ｉｓｈの電流値を検出したときに該検出した電流値が所定値未満である場合、異常であることを示す所定の信号を外部に出力するようにしてもよい。
【００２２】
また、前記発光電流検出回路部は、発光電流検出動作時に、所望の発光量が得られる前記和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値が所定値を超えると、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにしてもよい。
【００２３】
前記発光電流検出回路部は、発光電流検出動作時に、所望の発光量が得られる前記和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値が所定値を超えると、異常であることを示す所定の信号を外部に出力するようにしてもよい。
【００２４】
また、前記発光電流生成回路部は、電流出力型のＤ／Ａコンバータをなし、前記発光電流検出回路部は、該Ｄ／Ａコンバータにデータを出力して所望の電流値の発光電流ｉηを出力させるようにした。
【００２５】
この場合、前記Ｄ／Ａコンバータは、出力電流のフルスケール値が前記基準電圧Ｖｒｅｆに比例し、前記発光電流生成回路部は、該基準電圧Ｖｒｅｆに応じた発光電流ｉηを生成して出力する。
【００２６】
また、前記減衰回路部、比較回路部、サンプルホールド回路部、電圧−電流変換回路部、第１遅延回路部、発光電流生成回路部、第１補助電流生成回路部、第２補助電流生成回路部及び発光電流検出回路部は、１つのＩＣに集積されるようにしてもよい。
【００２７】
また、前記サンプルホールド回路部は、比較回路部の出力電圧で充電されるホールドコンデンサ、及び比較回路部の出力端と該ホールドコンデンサとの接続制御を行うスイッチ回路を備え、該ホールドコンデンサは前記ＩＣの外部に設けられるようにしてもよい。
【００２８】
また、前記発光電流生成回路部は、出力する発光電流ｉηの振幅を設定する回路を備え、該回路は前記ＩＣの外部に設けられるようにしてもよい。
【００２９】
また、前記第２補助電流生成回路部は、出力する第２補助電流ｉｓｕｂ２の電流値を調整する回路を備え、該回路は前記ＩＣの外部に設けられるようにしてもよい。
【００３０】
また、この発明に係る画像形成装置は、半導体レーザから所望の発光量が得られるように該半導体レーザに供給する電流を制御して、半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発光量を検出し、該発光量が設定値になるようにバイアス電流ｉｓｈを生成して該半導体レーザに常時供給するバイアス電流生成回路部と、
前記半導体レーザの発光を指示する外部からの発光信号を所定の第１の遅延時間ＴＤ１だけ遅延させて出力する第１の遅延回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための発光電流ｉηを生成し、該第１の遅延回路部からの出力信号に応じて該生成した発光電流ｉηを前記半導体レーザに供給する発光電流生成回路部と、
該発光電流生成回路部で生成された発光電流ｉηに対する所定の第１補助電流ｉｓｕｂ１を生成し前記発光電流ｉηと同時に前記第１の遅延回路部からの出力信号に応じて前記半導体レーザに供給する第１補助電流生成回路部と、
前記発光信号が半導体レーザの点灯を示した場合、所定の第２補助電流ｉｓｕｂ２を生成して前記半導体レーザに供給する第２補助電流生成回路部と、
前記半導体レーザの発光特性を検出して発光電流ｉηの電流値を得る発光電流検出動作を行い、前記発光電流生成回路部に対して、該得られた電流値の発光電流ｉηを出力させる発光電流検出回路部と、
を備え、
前記第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ以下であり、前記バイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ未満であり、前記バイアス電流生成回路部は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の和電流による半導体レーザの発光量が所定値になるように、前記バイアス電流ｉｓｈを生成して出力するものである。
【００３１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置を使用した例を示した図であり、図１では、画像形成装置をなすレーザ記録装置を例にして示している。
図１のレーザ記録装置１において、半導体レーザであるレーザダイオードＬＤより照射されるレーザ光Ｌ１は、高速で定速回転する回転多面鏡(ポリゴンミラー)２で偏向され、結像レンズとしてのｆθレンズ３を通り、感光体４の表面に集光結像する。回転多面鏡２で偏向されたレーザ光は、感光体４が回転する方向と直交する方向(主走査方向)に露光走査され、画像信号のライン単位の記録を行う。感光体４の回転速度と記録密度に対応した所定の周期で主走査を繰り返すことによって、感光体４表面上に画像(静電潜像)が形成される。
【００３２】
感光体４の一端近傍におけるレーザビームが照射される位置に、主走査同期信号Ｓ１を発生するビームセンサ５が配置されている。画像入力装置６は、画像を形成するために必要なレーザダイオードＬＤの光量を制御するために必要な信号を、レーザダイオードＬＤの駆動制御を行う半導体レーザ駆動装置７に出力する。画像入力装置６は、該主走査同期信号Ｓ１をもとに主走査方向の画像記録タイミングの制御及び画像信号の入出力を行うための制御信号の生成を行う。一方、レーザダイオードＬＤに、レーザダイオードＬＤの温度を測る温度センサ８を設け、レーザダイオードＬＤの温度変化に応じて半導体レーザ駆動装置７に後述の発光電流検出動作を行わせるようにしている。
【００３３】
すなわち、レーザダイオードＬＤの特性は温度によって変化するため、画像入力装置６は、半導体レーザ駆動装置７に対して発光電流検出動作を温度変化に応じて行わせ、レーザダイオードＬＤの温度変化による微分量子効率の変動によるレーザダイオードＬＤのオフセット発光（ＬＥＤ発光）の不具合を回避するようにしている。この場合、温度センサ８を設けなくても、温度変化はある程度予測できることから、画像入力装置６は、半導体レーザ駆動装置７に対して、一定の時間間隔でレーザダイオードＬＤの発光電流検出動作を行わせたり、印刷枚数や印刷ドット数をカウントして温度変化を予測することによりレーザダイオードＬＤの発光電流検出動作を行わせるようにしてもよい。なお、半導体レーザ駆動装置７は、画像入力装置６からリセット信号ＲＥＳ、発光信号ＳＬ及びＡＰＣ実行信号ＳＡ等がそれぞれ入力されている。
【００３４】
半導体レーザ駆動装置７は、図２で示すように、電源投入後、リセット信号ＲＥＳがハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルに立ち下がってリセット動作が解除されてから、ＡＰＣ実行信号ＳＡが最初にハイレベルになると、発光電流検出動作を開始し、レーザダイオードＬＤに対して発光電流を検出するための点灯を行う。半導体レーザ駆動装置７は、電源が投入されてから発光電流検出動作が完了するまでは画像入力装置６からの発光信号ＳＬを無視し、発光電流検出動作が完了すると発光信号ＳＬに応じてレーザダイオードＬＤの発光制御を行う。ただし、半導体レーザ駆動装置７は、画像入力装置６からのＡＰＣ実行信号ＳＡがＡＰＣ動作の実行を示すハイレベルである間は、発光信号ＳＬに関係なくレーザダイオードＬＤを発光させる。
【００３５】
図３は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した図であり、図１の半導体レーザ駆動装置７の内部構成例を示している。なお、図３では、レーザダイオードＬＤのアノードとフォトダイオードＰＤのカソードが共通になったいわゆるアノードコモンタイプのＬＤユニットを例にして示している。
【００３６】
図３において、半導体レーザ駆動装置７は、比較回路１１と、アナログスイッチＡＳＷと、比較回路１１の出力電圧を記憶するホールドコンデンサＣと、該ホールドコンデンサＣの放電制御を行うＮＭＯＳトランジスタ１４と、レーザダイオードＬＤへのバイアス電流ｉｓｈを生成して出力する電圧−電流変換回路１５と、レーザダイオードＬＤの発光量を電流に変換するフォトダイオードＰＤと、該フォトダイオードＰＤで変換された電流を電圧Ｖｐｄに変換する可変抵抗１６と、分圧回路１７とを備えている。
【００３７】
なお、比較回路１１、アナログスイッチＡＳＷ、ホールドコンデンサＣ、ＮＭＯＳトランジスタ１４、電圧−電流変換回路１５、フォトダイオードＰＤ、可変抵抗１６及び分圧回路１７はバイアス電流生成回路部をなし、アナログスイッチＡＳＷ及びホールドコンデンサＣはサンプルホールド回路部を、フォトダイオードＰＤ及び可変抵抗１６は発光量検出回路部を、分圧回路１７は減衰回路部をそれぞれなす。
【００３８】
また、半導体レーザ駆動装置７は、入力されたデータに応じた発光電流ｉηを生成して出力する発光電流生成回路１８と、第１補助電流ｉｓｕｂ１を生成して出力する第１補助電流生成回路１９と、第２補助電流ｉｓｕｂ２を生成して出力する第２補助電流生成回路２０と、発光電流生成回路１８に対して電流の出力制御を行う第１制御回路２４と、第１補助電流生成回路１９に対して電流の出力制御を行う第２制御回路２５と、第２補助電流生成回路２０に対して電流の出力制御を行う第３制御回路２６と、アナログスイッチＡＳＷのスイッチング制御を行う第４制御回路２７とを備えている。
【００３９】
更に、半導体レーザ駆動装置７は、ＮＭＯＳトランジスタ１４、分圧回路１７、第１〜第４制御回路２４〜２７の動作制御を行う発光電流検出回路２８と、入力された信号を所定の遅延時間ＴＤ１だけ遅延させて出力する第１遅延回路２９と、入力された信号を所定の遅延時間ＴＤ２だけ遅延させて出力する第２遅延回路３０と、ＯＲ回路３１，３２と、加算器をなす演算回路３３と、所定のクロック信号ＣＬＫを生成して発光電流検出回路２８に出力するクロック信号生成回路３４とを備えている。第１遅延回路２９、第２遅延回路３０及びＯＲ回路３１，３２は遅延回路３５を形成している。なお、遅延時間ＴＤ１及びＴＤ２は、ＴＤ１＞ＴＤ２となるように設定されている。また、遅延回路３５は、第１及び第２の遅延回路部をなす。
【００４０】
分圧回路１７は、発光電流検出回路２８からの制御信号Ｓｄに応じて画像入力装置６から入力された目標光量設定用の基準電圧Ｖｒeｆを１／Ｎ（Ｎは、Ｎ＞１）に分圧して比較回路１１の一方の入力端に出力し、比較回路１１の他方の入力端には可変抵抗１６で変換された電圧Ｖｐｄが入力され、比較回路１１の出力端はアナログスイッチＡＳＷを介して電圧−電流変換回路１５に接続されている。
【００４１】
アナログスイッチＡＳＷと電圧−電流変換回路１５との接続部と接地電圧との間にはホールドコンデンサＣとＮＭＯＳトランジスタ１４が並列に接続されており、ＮＭＯＳトランジスタ１４のゲートは発光電流検出回路２８に接続され制御信号Ｓｃが入力されている。電圧−電流変換回路１５のバイアス電流ｉｓｈは、演算回路３３に出力される。アナログスイッチＡＳＷは、第４制御回路２７からの制御信号に応じてスイッチングを行う。
【００４２】
一方、電源電圧ＶＣＣには、フォトダイオードＰＤのカソードが接続され、フォトダイオードＰＤのアノードと接地電圧との間には可変抵抗１６が接続され、フォトダイオードＰＤと可変抵抗１６との接続部の電圧Ｖｐｄが比較回路１１の対応する入力端に入力されている。また、電源電圧ＶＣＣにはレーザダイオードＬＤのアノードが接続され、レーザダイオードＬＤのカソードは演算回路３３に接続され、レーザダイオードＬＤは、演算回路３３によってＬＤ駆動電流ｉｏｐが供給される。
【００４３】
発光電流生成回路１８は、発光電流検出回路２８から入力されたデジタルデータ信号ＳＤ０〜ＳＤｎ（ｎは、０を含む自然数）に応じたレーザダイオードＬＤを発光させるための発光電流ｉηを生成して演算回路３３に出力する。第１制御回路２４は、発光電流生成回路１８に対して、制御信号Ｓｃ１を出力して、生成された発光電流ｉηの演算回路３３への出力制御を行う。
【００４４】
第１補助電流生成回路１９は、第１補助電流ｉｓｕｂ１の電流値を指定する指定信号Ｓａ１が画像入力装置６から入力され、該指定信号Ｓａ１に応じた電流値の第１補助電流ｉｓｕｂ１を生成して演算回路３３に出力する。第２制御回路２５は、第１補助電流生成回路１９に対して、制御信号Ｓｃ２を出力して、生成された第１補助電流ｉｓｕｂ１の演算回路３３への出力制御を行う。
第２補助電流生成回路２０は、第２補助電流ｉｓｕｂ２の電流値を指定する指定信号Ｓａ２が画像入力装置６から入力され、該指定信号Ｓａ２に応じた電流値の第２補助電流ｉｓｕｂ２を生成して演算回路３３に出力する。第３制御回路２６は、第２補助電流生成回路２０に対して、制御信号Ｓｃ３を出力して、生成された第２補助電流ｉｓｕｂ２の演算回路３３への出力制御を行う。
【００４５】
次に、ＯＲ回路３１の２つの入力端には、画像入力装置６からのＡＰＣ実行信号ＳＡ及び発光信号ＳＬが対応して入力されており、ＯＲ回路３１の出力端はＯＲ回路３２の一方の入力端に接続され、ＯＲ回路３１の出力端とＯＲ回路３２の他方の入力端との間には第１遅延回路２９と第２遅延回路３０が直列に接続されている。第１遅延回路２９の出力端は、第１制御回路２４、第２制御回路２５及び第４制御回路２７の対応する入力端にそれぞれ接続され、ＯＲ回路３２の出力端は第３制御回路２６の対応する入力端に接続されている。
【００４６】
また、発光電流検出回路２８は、第１制御回路２４の他方の入力端に制御信号Ｓηを、第２制御回路２５の他方の入力端には制御信号Ｓｓｕｂ１を、第３制御回路２６の他方の入力端に制御信号Ｓｓｕｂ２を、第４制御回路２７の他方の入力端には制御信号Ｓｓｈをそれぞれ出力すると共に、第１〜第４制御回路２４〜２７に選択信号ＳＥＬをそれぞれ出力する。発光電流検出回路２８には、画像入力装置６からリセット信号ＲＥＳ、ＡＰＣ実行信号ＳＡ及び発光信号ＳＬがそれぞれ入力されると共に、クロック生成回路３４からクロック信号ＣＬＫが入力されている。
【００４７】
クロック生成回路３４には、画像入力装置６からリセット信号ＲＥＳ及びＡＰＣ実行信号ＳＡがそれぞれ入力され、クロック生成回路３４は、発光電流検出動作時のみ発光電流検出回路２８にクロック信号ＣＬＫを出力する。なお、図３において、レーザダイオードＬＤ、フォトダイオードＰＤ、可変抵抗１６及びホールドコンデンサＣを除く各部は１つのＩＣに集積されており、ホールドコンデンサＣをも含めて１つのＩＣに集積するようにしてもよい。
【００４８】
このような構成において、図４は、通常動作時における図３の各信号の波形例を示したタイミングチャートであり、図４を用いて通常動作時の動作について説明する。なお、以下、レーザダイオードＬＤが発光する発振しきい値電流（以下、しきい値電流と呼ぶ）をｉｔｈとし、ｉｔｈ＝ｉｓｈ＋ｉｓｕｂ１＋ｉｓｕｂ２となる。
発光電流検出回路２８は、通常動作時においては、分圧回路１７に対して基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように制御信号Ｓｄを出力し、基準電圧Ｖｒｅｆと電圧Ｖｐｄが同じになるように比較回路１１によってバイアス電流ｉｓｈが制御される。
【００４９】
比較回路１１の出力端に接続されたアナログスイッチＡＳＷは、ＡＰＣ実行信号ＳＡに応じてスイッチングが行われる。例えば、アナログスイッチＡＳＷがオンすると、ホールドコンデンサＣは比較回路１１の出力電圧で充電されてサンプリングを行い、アナログスイッチＡＳＷがオフして遮断状態になると、ホールドコンデンサＣは充電した電圧をホールドする。なお、アナログスイッチＡＳＷをオフさせる代わりに比較回路１１の出力端をハイインピーダンス状態にする方法もある。
【００５０】
ホールドコンデンサＣは、外付けにしてもよく、レーザダイオードＬＤの光出力の検知手段であるフォトダイオードＰＤの応答速度に合わせて最適な容量値にする。すなわち、フォトダイオードＰＤの応答速度が速い場合、該容量値を小さくして、比較回路１１の応答を速めることができる。電圧−電流変換回路１５は、ホールドコンデンサＣに貯えられた電荷(電圧)を電流に変換し、バイアス電流ｉｓｈとしてレーザダイオードＬＤの点灯／消灯にかかわらず常時出力する。
【００５１】
レーザダイオードＬＤの発光量を検出する検出手段の１構成であるフォトダイオードＰＤは、レーザダイオードＬＤの発光量に比例したモニタ電流ｉｐｄを発生する。該検出手段のもう１つの構成である可変抵抗１６は、モニタ電流ｉｐｄを電圧Ｖｐｄ（以下、モニタ電圧Ｖｐｄと呼ぶ）に変換して該検出手段の出力となるため、該検出手段の出力電圧であるモニタ電圧ＶｐｄはレーザダイオードＬＤの発光量に比例する。通常動作時においては、分圧回路１７は、発光電流検出回路２８によって、基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように設定され、基準電圧Ｖｒｅｆが比較回路１１の対応する入力端に入力され、比較回路１１の他方の入力端に入力されるモニタ電圧Ｖｐｄが基準電圧Ｖｒｅｆと同じ電圧になるように制御されることから、レーザダイオードＬＤの発光量Ｐｏは、基準電圧Ｖｒｅｆに比例する。
【００５２】
また、発光電流検出回路２８は、通常動作時においては、選択信号ＳＥＬによって、第１制御回路２４及び第２制御回路２５に対して第１遅延回路２９から入力された第１遅延信号ＳＤ１を対応する発光電流生成回路１８及び第１補助電流生成回路１９にそれぞれ出力させると共に、第３制御回路２６に対してＯＲ回路３２から入力された信号Ｓｏｒを第２補助電流生成回路２０に出力させる。また、発光電流検出回路２８は、通常動作時においては、選択信号ＳＥＬによって、第４制御回路２７に対して第１遅延信号ＳＤ１をアナログスイッチＡＳＷに出力させる。
【００５３】
ＡＰＣ動作を実行しないようにＡＰＣ実行信号ＳＡがローレベルのときは、入力された発光信号ＳＬに応じてレーザダイオードＬＤの点灯又は消灯が行われる。まず、発光信号ＳＬがローレベルでレーザダイオードＬＤが消灯しているときには、第１遅延信号ＳＤ１及び第２遅延信号ＳＤ２が共にローレベルであることから、発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０からの各電流出力が停止し、アナログスイッチＡＳＷもオフして遮断状態になる。このため、演算回路３３に入力される電流は電圧−電流変換回路１５から出力されたバイアス電流ｉｓｈのみであり、演算回路３３は、バイアス電流ｉｓｈをＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給する。
【００５４】
次に、発光信号ＳＬはローレベルからハイレベルに立ち上がると、ＯＲ回路３２の出力信号Ｓｏｒがハイレベルに立ち上がり、第２補助電流生成回路２０から演算回路３３に第２補助電流ｉｓｕｂ２が出力される。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２であり、演算回路３３は、バイアス電流ｉｓｈに第２補助電流ｉｓｕｂ２を加算した電流をＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給する。
【００５５】
次に、発光信号ＳＬがハイレベルに立ち上がってから第１遅延時間ＴＤ１後に第１遅延信号ＳＤ１がハイレベルに立ち上がり、発光電流生成回路１８から発光電流ｉηが、第１補助電流生成回路１９から第１補助電流ｉｓｕｂ１がそれぞれ演算回路３３に出力される。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈ、第２補助電流ｉｓｕｂ２、発光電流ｉη及び第１補助電流ｉｓｕｂ１となり、演算回路３３は、バイアス電流ｉｓｈ、第２補助電流ｉｓｕｂ２、発光電流ｉη及び第１補助電流ｉｓｕｂ１を加算した電流をＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給し、レーザダイオードＬＤは発光する。なお、第２遅延信号ＳＤ２は、第１遅延信号ＳＤ１がハイレベルに立ち上がってから遅延時間ＴＤ２後にハイレベルに立ち上がる。
【００５６】
なお、図３では、ＡＰＣ実行信号ＳＡがローレベルであっても、発光信号ＳＬがハイレベルに立ち上がってから第１遅延時間ＴＤ１後に第１遅延信号ＳＤ１がハイレベルに立ち上がると、アナログスイッチＡＳＷがオンするが、ＡＰＣ実行信号ＳＡがローレベルである場合、第１遅延信号ＳＤ１がハイレベルに立ち上がってもアナログスイッチＡＳＷがオンしない論理にしてもよい。
【００５７】
次に、発光信号ＳＬがハイレベルからローレベルに立ち下がると、第１遅延信号ＳＤ１は遅延時間ＴＤ１後にローレベルに立ち下がり、発光電流生成回路１８は演算回路３３への発光電流ｉηの出力を、第１補助電流生成回路１９は演算回路３３への第１補助電流ｉｓｕｂ１の出力をそれぞれ停止する。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２であり、演算回路３３は、バイアス電流ｉｓｈに第２補助電流ｉｓｕｂ２を加算した電流をＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給し、レーザダイオードＬＤは消灯する。
【００５８】
更に第２遅延時間ＴＤ２が経過すると、第２遅延信号ＳＤ２がローレベルに立ち下がると同時に出力信号Ｓｏｒがローレベルに立ち下がり、第２補助電流生成回路２０は演算回路３３への第２補助電流ｉｓｕｂ２の出力を停止する。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈのみとなり、演算回路３３は、バイアス電流ｉｓｈをＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給する。
【００５９】
図２で示したように、電源投入後、最初のハイレベルのＡＰＣ実行信号ＳＡにより、発光電流ｉηの検出を行うため、発光電流検出回路２８は、通常、周囲温度が低い(常温に近い)状態で発光電流ｉηの設定を行う。発光電流ｉηの検出には一定の期間を要するのと、発光電流ｉηの検出のために発光信号ＳＬに関係なくレーザダイオードＬＤを連続点灯させることから、画像記録中や連続記録中の紙間に発光電流検出動作を挿入することができず、長時間連続記録した場合、周辺機器の発熱によって発光電流ｉηを検出したときよりも周囲温度が上昇する場合があった。
【００６０】
レーザダイオードＬＤの特性として、温度が上昇するとしきい値電流ｉｔｈが増加する。発光電流検出回路２８は、発光電流検出動作を行って発光電流ｉηの検出を行い、検出した発光電流ｉηの電流値はＤＡＣコードとして記憶し、次の発光電流検出を行うまでは発光電流ｉηは固定値になる。しかし、駆動電流ｉｏｐは、ＡＰＣ実行信号ＳＡによって、アナログスイッチＡＳＷ及びホールドコンデンサＣからなるサンプルホールド回路並びに電圧−電流変換回路１５から生成されるバイアス電流ｉｓｈで補正される。
【００６１】
図１で説明したように、レーザダイオードＬＤのレーザ光を記録媒体上に露光走査して画像を記録する場合、画像の位置検出用信号である主走査同期信号Ｓ１を生成するために、画像を記録する前の非画像領域で１ラインごとに一定期間レーザダイオードＬＤを連続点灯させる強制点灯期間がある。通常、この強制点灯期間を利用してＡＰＣ動作を実行し光量補正を行う。強制点灯期間を制御する信号である強制点灯信号は、発光信号ＳＬとは独立した信号として設定される場合が多い。
【００６２】
前記強制点灯信号をＡＰＣ実行信号ＳＡとすることで、１ラインごと又は数ラインごとにＡＰＣ動作を実行して光量補正を行うことができるため、発光電流検出後に、周囲温度が上昇し、レーザダイオードＬＤのしきい値電流ｉｔｈが増加した場合でも、レーザダイオードＬＤ点灯時の光量を常に正確に制御することができる。しかし、レーザダイオードＬＤの特性として、温度が上昇すると発光電流ｉηに対する発光量の変化率である微分効率(ｍＷ／ｍＡ)が低下するという問題がある。すなわち、レーザダイオードＬＤから同じ発光量を得るためには、常温よりも高温の方が発光電流ｉηを大きくする必要がある。
【００６３】
しかし、発光電流の検出を行うことによって発光電流ｉηの電流値がＤＡＣコードとして発光電流検出回路２８に記憶され、次の発光電流検出まで発光電流ｉηは固定値になることから、温度が変動するとレーザダイオードＬＤの発光量に誤差を生じる。
図５に、常温時と高温時のＬＤ駆動電流ｉｏｐとレーザダイオードＬＤの発光量Ｐｏの特性と、常温で発光電流ｉηを検出し発光電流値ｉｄａｃとして固定した後、高温に推移させ、ＡＰＣ動作によってバイアス電流ｉｓｈが補正された場合のＬＤ駆動電流ｉｏｐの電流配分を図示する。
【００６４】
図５では、常温時のしきい値電流ｉｔｈの電流値をｉｔｈＮとし、常温時の発光電流ｉηの電流値をｉηＮとし、高温時のしきい値電流ｉｔｈの電流値をｉｔｈＨとし、高温時の発光電流ｉηの電流値をｉηＨとしており、ｉｔｈＨ＞ｉｔｈＮとなり、ｉηＨ＞ｉηＮとなる。また、第１補助電流ｉｓｕｂ１は、任意の値に設定され発光電流値ｉｄａｃと同じタイミングでＬＤ点灯期間に発生し、第２補助電流ｉｓｕｂ２は、任意の値に設定され発光電流値ｉｄａｃと同じタイミングとその前後を含む期間に発生する。
【００６５】
図５において、（ａ）で示した場合は、バイアス電流ｉｓｈ及び発光電流ｉηを用いてＬＤ駆動電流ｉｏｐを制御する場合を、（ｂ）で示した場合は、バイアス電流ｉｓｈ、発光電流ｉη及び第１補助電流ｉｓｕｂ１を用いてＬＤ駆動電流ｉｏｐを制御する場合を、（ｃ）で示した場合は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２を用いてＬＤ駆動電流ｉｏｐを制御する場合をそれぞれ示している。
【００６６】
なお、図５の（ａ）の場合において、常温時のバイアス電流ｉｓｈの電流値をｉｓｈａＮとし、高温時のバイアス電流ｉｓｈの電流値をｉｓｈａＨとしている。また、図５の（ｂ）の場合において、常温時のバイアス電流ｉｓｈの電流値をｉｓｈｂＮとし、高温時のバイアス電流ｉｓｈの電流値をｉｓｈｂＨとしている。更に、図５の（ｃ）の場合において、常温時のバイアス電流ｉｓｈの電流値をｉｓｈＮとし、高温時のバイアス電流ｉｓｈの電流値をｉｓｈＨとしている。
【００６７】
図５の（ａ）の場合、ｉｄａｃ＜ｉηＨより、ｉｓｈａＨ＞ｉｔｈＨとなり、ＬＤ消灯時にもかかわらずレーザダイオードＬＤは発光する。図５の（ｂ）の場合では、（ｉｄａｃ＋ｉｓｕｂ１）＞ｉηＨより、ｉｓｈｂＨ＜ｉｔｈＨとなり、ＬＤ消灯時にはレーザダイオードＬＤは発光しない。また、図５の（ｃ）の場合、（ｉｄａｃ＋ｉｓｕｂ１＋ｉｓｕｂ２）＞ｉηＨより、ｉｓｈＨ＜ｉｔｈＨとなり、ＬＤ消灯時にはレーザダイオードＬＤは発光しない。
【００６８】
更に、ＬＤ点灯直前の第２補助電流ｉｓｕｂ２生成期間にレーザダイオードＬＤが発光しないように、（ｉｄａｃ＋ｉｓｕｂ１）＞ｉηＨとする必要がある。また、ＡＰＣ動作が正常に行われるためには、ｉｓｈ＝ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２＞０が常に成立する必要がある。すなわち、個々のレーザダイオードＬＤのしきい値電流ｉｔｈのばらつきやしきい値電流ｉｔｈの温度変動を考慮して、（ｉｓｕｂ１＋ｉｓｕｂ２）＜ｉｔｈが常に成立するように第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の各電流値を決める必要がある。
【００６９】
次に、図５の（ｂ）における第１補助電流ｉｓｕｂ１の概念に対して、本第１の実施の形態の方式である図５の（ｃ）で更に第２補助電流ｉｓｕｂ２の概念を取り入れた理由について説明する。
レーザダイオードＬＤの特性としてＬＤ発光領域よりもＬＤ駆動電流ｉｏｐが小さい領域では、レーザダイオードＬＤはＬＥＤ発光している。レーザダイオードＬＤは、ＬＥＤ発光領域でもＬＤ駆動電流ｉｏｐに比例して発光する。レーザダイオードＬＤのＬＥＤ発光量は０.５ｍＷ以下程度の微弱発光であるが、感光体の反応による地肌汚れの影響を無視できないため、地肌汚れを防止する点ではレーザダイオードＬＤの点灯又は消灯にかかわらず、レーザダイオードＬＤに常時流すバイアス電流ｉｓｈは小さい方がよい。
【００７０】
一方、バイアス電流ｉｓｈが小さいと、発光信号ＳＬに対応するＬＤ駆動電流ｉｏｐがレーザダイオードＬＤに供給されても、レーザダイオードＬＤは、レーザ発振が可能な濃度のキャリアを生成するまでにある程度の時間を要し、レーザダイオードＬＤが発光するまでに遅延時間が生じる。レーザダイオードＬＤの発光時間が該発光遅延時間より十分大きく発光遅延時間が無視できる場合は問題ないが、レーザダイオードＬＤを高速に駆動したい場合は、所望の発光時間より短い時間の発光しか得ることができないという問題があるため、レーザダイオードＬＤの応答速度を考慮するとバイアス電流ｉｓｈは大きい方がよい。
【００７１】
更に、バイアス電流ｉｓｈが小さいと、レーザダイオードＬＤにおいて、連続した消灯状態から連続した点灯状態に推移した場合、レーザダイオードＬＤの発熱に起因して、同じＬＤ駆動電流値に対する発光量が変動する、いわゆるドループ特性の劣化が顕著になり、画像に濃淡差を生じる問題がある。このことから、レーザダイオードＬＤの安定した発光量を得るためにはバイアス電流ｉｓｈは大きい方がよい。第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２の概念は、このような相反する要求特性を中庸なレベルで満足させるためにある。バイアス電流ｉｓｈは（ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２）となるようにすることから、（ｉｓｕｂ１＋ｉｓｕｂ２）を大き目に設定して、ドループ特性を良好に保つが地肌汚れを発生しないレベルにバイアス電流ｉｓｈを設定する。
【００７２】
バイアス電流ｉｓｈをしきい値電流ｉｔｈよりも（ｉｓｕｂ１＋ｉｓｕｂ２）だけ小さくすることにより、レーザダイオードＬＤの応答速度の劣化が懸念されるため、その対策として、レーザダイオードＬＤの点灯直前に、通常１０ｎｓ程度の間、バイアス電流ｉｓｈを第２補助電流ｉｓｕｂ２だけ増やし、すなわちバイアス電流ｉｓｈを（ｉｔｈ−ｉｓｕｂ１）としてレーザダイオードＬＤを活性化させることで、発光遅延時間を小さくする。このときの、第１補助電流ｉｓｕｂ１は数ｍＡ程度である。
【００７３】
レーザダイオードＬＤの点灯直前の期間にバイアス電流ｉｓｈを第２補助電流ｉｓｕｂ２だけ増やすことで、レーザダイオードＬＤのＬＥＤ発光量が増え、感光体が反応しても発光期間が短いために地肌汚れとして現れることはない。更に、バイアス電流ｉｓｈをしきい値電流ｉｔｈから一定量の減算としきい値電流ｉｔｈに連動させることで、温度変動によってしきい値電流ｉｔｈが変動しても発光遅延時間を一定の小さな値に制御することができる。
【００７４】
次に、レーザダイオードＬＤの発光電流検出動作について説明する。
図３において、半導体レーザ駆動装置７は、電源投入後、まず発光電流検出動作を行い、接続されたレーザダイオードＬＤの発光電流ｉηとしきい値電流ｉｔｈを検出し、画像入力装置６によってそれぞれ任意に設定される所定の第１補助電流ｉｓｕｂ１と所定の第２補助電流ｉｓｕｂ２をしきい値電流ｉｔｈからそれぞれ減算し、電流（ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２）、第１補助電流ｉｓｕｂ１、第２補助電流ｉｓｕｂ２、発光電流ｉηの４つの電流の和電流でレーザダイオードＬＤを駆動する。
【００７５】
発光電流検出動作が完了した時点でレーザダイオードＬＤの所望の光量が得られているが、以降、温度変動等によりしきい値電流ｉｔｈが変動した場合におけるレーザダイオードＬＤの光量補正のために、アナログスイッチＡＳＷ及びホールドコンデンサＣからなるサンプルホールド回路によりバイアス電流ｉｓｈを補正する。発光電流検出回路２８は、リセット信号ＲＥＳが解除された後、最初のＡＰＣの開始を示したＡＰＣ実行信号ＳＡが入力されたときに発光電流検出動作を開始する。すなわち、発光電流検出回路２８は、リセット信号ＲＥＳがハイレベルからローレベルに立ち下がると共にＡＰＣ実行信号ＳＡがローレベルからハイレベルに立ち上がると、発光電流検出動作を開始する。
【００７６】
発光電流検出回路２８は、発光電流検出動作時には、選択信号ＳＥＬによって、第１制御回路２４に対して制御信号Ｓηを発光電流生成回路１８に、第２制御回路２５に対して制御信号Ｓｓｕｂ１を第１補助電流生成回路１９に、第３制御回路２６に対して制御信号Ｓｓｕｂ２を第２補助電流生成回路２０に、第４制御回路２７に対して制御信号ＳｓｈをアナログスイッチＡＳＷにそれぞれ出力させる。
【００７７】
このようにして、発光電流検出回路２８は、発光信号ＳＬ及びＡＰＣ実行信号ＳＡに関係なく発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０の電流出力制御を行うと共にアナログスイッチＡＳＷのスイッチング制御を行う。なお、発光電流検出回路２８は、リセット信号ＲＥＳとＡＰＣ実行信号ＳＡによって発光電流検出動作の実行判断を行うようにしたが、専用の発光電流検出開始信号を設け、発光電流検出回路２８は、該発光電流検出開始信号に応じて発光電流検出動作を行うようにしてもよい。
【００７８】
発光電流検出回路２８は、電源が投入されてから発光電流検出動作を開始するまでは、画像入力装置６からの発光信号ＳＬに関係なく、レーザダイオードＬＤに電流が流れないようにする。発光電流検出動作が完了するとそれ以降はレーザダイオードＬＤの点灯又は消灯が発光信号ＳＬに応じて行われる。また、リセット信号ＲＥＳがアサートされて再度リセット動作が行われると、発光電流検出回路２８は、発光電流検出動作によって設定したバイアス電流ｉｓｈ及び発光電流ｉηがそれぞれ解除(＝０)されてＬＤ駆動電流ｉｏｐ＝０となる。
【００７９】
図６は、発光電流検出回路２８による発光電流検出動作例を示したフローチャートであり、図７は、発光電流検出動作時における発光電流の検出例を示した図である。図６及び図７を用いて、発光電流検出回路２８による発光電流検出動作について説明する。
図６において、まず最初に、発光電流検出回路２８は、発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０の各電流出力を停止させると共に分圧回路１７の分圧比を設定して、基準電圧Ｖｒｅｆの１／Ｎの電圧を比較回路１１に入力されるようにし、アナログスイッチＡＳＷのスイッチング制御を行ってＡＰＣを実行する（ステップＳＴ１）。このときのバイアス電流ｉｓｈの電流値をｉｓｈ１とすると、ｉｏｐ＝ｉｓｈ１＝ｉｔｈ＋ｉη／Ｎとなる。図７の（ＳＴ１）は、ステップＳＴ１の状態を示している。
【００８０】
次に、発光電流検出回路２８は、アナログスイッチＡＳＷをオフさせて遮断状態にしホールドコンデンサＣの電圧を保持することによってバイアス電流ｉｓｈを電流値ｉｓｈ１で保持させ、分圧回路１７に対して基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように設定し、比較回路１１に基準電圧Ｖｒｅｆが入力されるようにすると共に、発光電流生成回路１８に対して発光電流ｉηを演算回路３３に出力させる（ステップＳＴ２）。図７の（ＳＴ２）は、ステップＳＴ２の状態を示している。
【００８１】
この際、発光電流検出回路２８は、比較回路１１の出力電圧をモニタしており、発光電流生成回路１８へ出力するディジタルデータの下位ビットから１ビットずつ大きくし、モニタ電圧Ｖｐｄが基準電圧Ｖｒｅｆを超えた時点の該ディジタルデータをＤＡＣコードとして記憶する。比較回路１１に入力された基準電圧ＶｒｅｆとレーザダイオードＬＤの発光量Ｐｏは比例関係にあり、図７で示すように発光電流ｉηとレーザダイオードＬＤの発光量Ｐｏも比例関係にあることから、発光電流ｉηと基準電圧Ｖｒｅｆは比例関係になる。
【００８２】
このため、比較回路１１に入力される電圧をＶｒｅｆ／Ｎ→Ｖｒｅｆに変化させると、発光電流ｉηはＮ倍になる。発光電流検出回路２８は、ｉη／Ｎ→ｉηの差分の発光電流値ｉｄａｃ１をＤＡＣコードとして記憶することから、ｉｄａｃ１＝ｉη−ｉη／Ｎ＝ｉη×(Ｎ−１)／Ｎとなり、分圧回路１７から比較回路１１に入力する電圧をＶｒｅｆ／ＮからＶｒｅｆに変えることによって発光電流値ｉｄａｃ１を検出し、発光電流ｉηを算出することができる。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１となる。このような発光電流値ｉｄａｃ１の検出方法としては、逐次比較方式もある。
【００８３】
次に、発光電流検出回路２８は、ＮＭＯＳトランジスタ１４をオンさせてホールドコンデンサＣに貯えられた電荷を放電することによって、バイアス電流ｉｓｈを０にする（ステップＳＴ３）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ１となる。図７の（ＳＴ３）は、ステップＳＴ３の状態を示している。
【００８４】
次に、発光電流検出回路２８は、記憶したＤＡＣコードをＮ／（Ｎ−１）倍することで、発光電流生成回路１８から出力される発光電流値ｉｄａｃ１をＮ／（Ｎ−１）倍させた発光電流ｉηの発光電流値をｉｄａｃとする（ステップＳＴ４）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ＝ｉｄａｃ１×Ｎ／(Ｎ−１)となる。図７の（ＳＴ４）は、ステップＳＴ４の状態を示している。
【００８５】
このようにバイアス電流ｉｓｈを０にした目的は、発光電流検出回路２８で記憶したＤＡＣコードをＮ／(Ｎ−１)倍する際に、Ｎ＞１である場合Ｎ／(Ｎ−１)＞１となり、ｉｄａｃ１×Ｎ／(Ｎ−１)＞ｉｄａｃ１となる。前記ステップＳＴ２の工程において分圧回路１７の出力電圧によってｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１へ光量調整された状態でＤＡＣコードをＮ／(Ｎ−１)倍すると、ｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１×Ｎ／(Ｎ−１)＞ｉｏｐ２となってレーザダイオードＬＤが過発光することになりレーザダイオードＬＤの劣化等の不具合が発生することを防止できる。例えばＮ＝２の場合、Ｎ／(Ｎ−１)＝２となるため、ＤＡＣコードを１ビット上位にシフト(最下位ビットは０)させるだけで容易にＮ／(Ｎ−１)を実現することができる。
【００８６】
次に、発光電流検出回路２８は、第１補助電流生成回路１９及び第２補助電流生成回路２０に対して、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２をそれぞれ演算回路３３に出力させる（ステップＳＴ５）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ＋ｉｓｕｂ１＋ｉｓｕｂ２となる。図７の（ＳＴ５）は、ステップＳＴ５の状態を示している。
【００８７】
この後、発光電流検出回路２８は、分圧回路１７に対して基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように設定すると共にＮＭＯＳトランジスタ１４をオフさせ、発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０に対してそれぞれ電流出力を行わせた状態でアナログスイッチＡＳＷのスイッチング制御を行って再度ＡＰＣ動作を行わせてバイアス電流ｉｓｈを演算回路３３に出力させる（ステップＳＴ６）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ＋ｉｓｕｂ１＋ｉｓｕｂ２＋ｉｓｈとなる。図７の（ＳＴ６）は、ステップＳＴ６の状態を示している。
【００８８】
このように、ｉｏｐ＝ｉｔｈ＋ｉη＝ｉｓｈ＋ｉｓｕｂ２＋ｉｓｕｂ１＋ｉｄａｃであり、ｉη＝ｉｄａｃであると共に、レーザダイオードＬＤ点灯前後でｉｄａｃ，ｉｓｕｂ１，ｉｓｕｂ２が発生することから、レーザダイオードＬＤに常時流れるバイアス電流ｉｓｈは、ｉｓｈ＝ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２となる。
【００８９】
次に発光電流検出時におけるレーザダイオードＬＤの保護機能について説明する。
発光電流検出回路２８は、発光電流検出時に、発光信号ＳＬによらず基準電圧Ｖｒｅｆ又はＶｒｅｆ／ＮレベルでレーザダイオードＬＤを発光させ、発光電流検出の途中でレーザダイオードＬＤの発光電流をＤＡＣコードに記憶してから１＜Ｎ／(Ｎ−１)倍の演算を行うため、各工程で正しく電流を検出できなかった場合、レーザダイオードＬＤの過発光や演算ミスが生じる可能性がある。
【００９０】
そこで、発光電流検出回路２８は、主要な工程で、入力設定が正しいか、セトリングが完了しているか、ＤＡＣコードが所定の値以上になっていないかを検査する。発光電流検出回路２８は、異常を検出した場合、該異常を検出した時点で発光電流検出動作を中止し、ＬＤ駆動電流ｉｏｐを０にする。更に、発光電流検出回路２８から、該異常を検出したことを画像入力装置６に知らせる信号（図示せず）を出力するようにしてもよい。
【００９１】
図８は、発光電流検出時における図３の各部の信号の波形例を示したタイミングチャートである。図８では、図６の各工程に対応させて示している。
図８において、発光電流検出回路２８は、ステップＳＴ１の最初にＡＰＣ実行信号ＳＡがハイレベルになって発光電流検出動作がスタートしたときに、基準電圧Ｖｒｅｆをチェックして、基準電圧Ｖｒｅｆの値が所定の電圧以上あるか否かを調べる。発光電流検出回路２８は、基準電圧Ｖｒｅｆの値が所定の電圧未満の場合、異常と判断する。
【００９２】
基準電圧Ｖｒｅｆを一定電圧以上にする目的は、基準電圧Ｖｒｅｆが小さいと比較回路１１の電圧利得、応答速度又は出力電流が低下し、クロック信号ＣＬＫの発振周波数と発光電流検出回路２８を構成するデジタル回路で規定されるステップＳＴ１の期間内に、Ｖｒｅｆ／Ｎに対するＡＰＣが完了しない恐れと、比較回路１１の入力オフセット電圧の誤差が基準電圧Ｖｒｅｆに対して無視できなくなることと、レーザダイオードＬＤのＬＥＤ発光領域での検出になることをそれぞれ防ぐことにある。比較回路１１の入力オフセット電圧の誤差を±２０ｍＶとすると、該入力オフセット電圧の誤差が無視できるレベルとして基準電圧Ｖｒｅｆが少なくとも１００ｍＶ以上になる必要がある。
【００９３】
次に、発光電流検出回路２８は、ステップＳＴ２の工程の最初に、ＤＡＣコードを１ビットごとにアップさせる前に、モニタ電圧ＶｐｄがＶｒｅｆ／Ｎに対して一定の割合に到達しているか否かをチェックする。発光電流検出回路２８は、一定の割合に到達していない場合は、異常と判定する。
モニタ電圧Ｖｐｄが基準電圧Ｖｒｅｆに対して一定の割合以上にする目的は、発光電流ｉηを正確に検出するためである。
【００９４】
ステップＳＴ１の工程では、分圧回路１７から出力される電圧がＶｒｅｆ／ＮでありＡＰＣ動作によってバイアス電流ｉｓｈはｉｓｈ＝ｉｔｈ＋ｉη／Ｎになり、ステップＳＴ２で分圧回路１７から出力される電圧がＶｒｅｆ／ＮからＶｒｅｆになることにより差分検出された発光電流値ｉｄａｃ１がｉη×(Ｎ−１)／Ｎであることを前提に、演算によりｉη＝ｉｄａｃ１×Ｎ／(Ｎ−１)を算出していることから、ステップＳＴ１の工程で設定されるバイアス電流ｉｓｈは充分にセトリングが完了している必要がある。
【００９５】
セトリングが完了していれば、Ｖｐｄ＝Ｖｒｅｆ／Ｎとなる。Ｖｐｄ＜Ｖｒｅｆ／Ｎの場合、セトリングが完了しておらず、バイアス電流ｉｓｈが実際の値よりも小さいままでステップＳＴ２工程の最初にホールドされていることになる。バイアス電流ｉｓｈが実際の値よりも小さく、かつステップＳＴ２工程でＬＤ駆動電流ｉｏｐが正しく検出された場合、ｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１であることから、ｉｄａｃ１＞ｉη×(Ｎ−１)／Ｎとなり、ステップＳＴ４工程でｉｄａｃ１×Ｎ／(Ｎ−１)＞ｉηとなり、実際の発光電流ｉηよりも大きな値が設定されてしまうことになる。
【００９６】
次に、発光電流検出回路２８は、ステップＳＴ３で、ステップＳＴ２工程の最後に検出されたＤＡＣコードをチェックし、所定のコードよりも大きい場合は異常とする。このようにＤＡＣコードをチェックする目的は、ステップＳＴ４工程でＤＡＣコードをＮ／(Ｎ−１)＞１にするので、検出されたＤＡＣコードがフルスケールコードの(Ｎ−１)／Ｎ以下にすることにある。Ｎ／(Ｎ−１)倍したときにフルスケールコードを超えた場合、正しく発光電流ｉηを設定することができなくなる。例えば、Ｎ＝２の場合、Ｎ／(Ｎ−１)＝２であり、Ｎ／(Ｎ−１)倍するとＤＡＣコードを１ビット上位にシフトすることになるので、発光電流検出時に最上位ビットが立った場合を異常とすればよい。
【００９７】
次に、発光電流生成回路１８のフルスケール電流を基準電圧Ｖｒｅｆと比例する回路構成にすることにより、ＡＰＣを実行しなくてもレーザダイオードＬＤの発光量Ｐｏが基準電圧Ｖｒｅｆに比例して所望の光量になる機能について説明する。
図９は、発光電流生成回路１８の内部構成例を示した図である。
図９において、発光電流生成回路１８は、Ｄ／Ａコンバータをなしており、差動ゲート駆動スイッチ回路４１には、発光電流検出回路２８からのＤＡＣコード信号ＳＤ０〜ＳＤｎによるＤＡＣコードＤ０〜Ｄｎ及び第１制御回路２４からの制御信号Ｓｃ１がそれぞれ入力されている。
【００９８】
差動ゲート駆動スイッチ回路４１は、制御信号Ｓｃ１がアサートされると、ＰＭＯＳトランジスタＱｋＢ（ｋ＝０〜ｎ）と差動ゲートを形成するＰＭＯＳトランジスタＱｋのゲートにＤＡＣコードＤｋを出力し、ＰＭＯＳトランジスタＱｋＢのゲートにはＤＡＣコードＤｋの信号レベルを反転させたデータＤｋＢを生成して出力する。また、差動ゲート駆動スイッチ回路４１は、制御信号Ｓｃ１がネゲートされると、ＤＡＣコードＤ０〜Ｄｎに関係なくＰＭＯＳトランジスタＱ０Ｂ〜ＱｎＢをすべてオフさせる。ＰＭＯＳトランジスタＱ０Ｂ〜ＱｎＢの各ドレインが発光電流生成回路１８の出力端にそれぞれ接続され、該出力端から発光電流ｉηが出力される。
【００９９】
演算増幅器４２の反転入力端には基準電圧Ｖｒｅｆが入力されており、演算増幅器４２の非反転入力端と接地電圧との間に抵抗４３が接続され、抵抗４３は、ＰＭＯＳトランジスタＱと差動ゲートを形成するＰＭＯＳトランジスタＱＢから出力される電流を電圧に変換して演算増幅器４２の非反転入力端に出力する。ＰＭＯＳトランジスタＱＢのゲートには、ＤＡＣコード信号ＳＤ０〜ＳＤｎがハイレベルのときのＤＡＣコードＤ０Ｂ〜ＤｎＢの電圧が入力されており、ＰＭＯＳトランジスタＱのゲートには、ＤＡＣコード信号ＳＤ０〜ＳＤｎがハイレベルのときのＤＡＣコードＤ０〜Ｄｎの電圧が入力されている。
【０１００】
演算増幅器４２の出力端は、ＰＭＯＳトランジスタＱＡ０〜ＱＡｎ及びＱＣの各ゲートに接続され、ＰＭＯＳトランジスタＱＡ０〜ＱＡｎ及びＱＣの各ソースは電源電圧ＶＣＣにそれぞれ接続されている。ＰＭＯＳトランジスタＱＡｋのドレインは、ＰＭＯＳトランジスタＱｋ及びＱｋＢの各ソースに接続され、ＰＭＯＳトランジスタＱＣのドレインは、ＰＭＯＳトランジスタＱ及びＱＢの各ソースに接続されている。また、ＰＭＯＳトランジスタＱ及びＱ０〜Ｑｎの各ドレインは接地電圧にそれぞれ接続されている。
【０１０１】
このような構成において、ＤＡＣコードＤ０〜Ｄｎ及びＤ０Ｂ〜ＤｎＢの電圧レベルの振幅は、電源電圧ＶＣＣ及び接地電圧まで振らずに振幅制限がかけられており、ＤＡＣコードＤ０〜Ｄｎ及びＤ０Ｂ〜ＤｎＢのハイレベルの電圧をＶＨとし、ローレベルの電圧をＶＬとすると、０＜ＶＬ＜ＶＨ＜ＶＣＣという関係になっている。なお、ＰＭＯＳトランジスタＱＢは常時オンし、ＰＭＯＳトランジスタＱは常時オフしている。
【０１０２】
また、抵抗４３の抵抗値を変えることにより、発光電流ｉηの振幅を変えることができる。抵抗４３の抵抗値をＲｃとし、抵抗Ｒ４３に流れる電流をｉｃとすると、発光電流ｉηのフルスケール電流の基準となる電流ｉｃは、ｉｃ＝Ｖｒｅｆ／Ｒｃとなり、電流ｉｃは基準電圧Ｖｒｅｆに比例する。電流ｉｃと発光電流ｉηの振幅は、ＰＭＯＳトランジスタＱＣとＰＭＯＳトランジスタＱＡ０〜ＱＡｎとのトランジスタサイズの比によって、常に同じ比率になるように設定されている。このように、発光電流生成回路１８で生成される発光電流ｉηの振幅は、基準電圧Ｖｒｅｆに比例する。なお、抵抗４３は、ＩＣの外部に設けるようにして、抵抗値Ｒｃを変更しやすくするようにしてもよい。
【０１０３】
一方、レーザダイオードＬＤの発光量を検出する検出手段の１構成であるフォトダイオードＰＤは、レーザダイオードＬＤの発光量Ｐｏに比例したモニタ電流ｉｐｄを発生させる。該検出手段のもう１つの構成である可変抵抗１６は、モニタ電流ｉｐｄをモニタ電圧Ｖｐｄに変換して出力するため、モニタ電圧Ｖｐｄは発光量Ｐｏに比例する。通常動作時には、分圧回路１７において入力された基準電圧Ｖｒｅｆが分圧されずにそのまま出力されて基準電圧Ｖｒｅｆが比較回路１１に入力され、モニタ電圧Ｖｐｄが基準電圧ＶｒｅｆになるようにレーザダイオードＬＤの発光量Ｐｏが制御されることから、発光量Ｐｏは基準電圧Ｖｒｅｆに比例するようにＡＰＣが実行される。
【０１０４】
このように、半導体レーザ駆動装置７において、基準電圧Ｖｒｅｆ、発光電流ｉη及び発光量Ｐｏが比例関係にあり、基準電圧Ｖｒｅｆと発光量Ｐｏが比例するようにＡＰＣが実行されることから、発光電流検出動作によって、バイアス電流ｉｓｈと発光電流ｉηが正しく設定されると、ＡＰＣによってバイアス電流ｉｓｈの補正を行わなくても、基準電圧Ｖｒｅｆに応じた所望の光量Ｐｏが得られる。
【０１０５】
また、ＡＰＣを実行する場合、フォトダイオードＰＤの応答遅れをホールドコンデンサＣの容量で位相補償する。すなわち、電圧−電流変換回路１５の入力電圧の変化をフォトダイオードＰＤの応答よりも圧倒的に遅くすることでＡＰＣ系を安定させている。このことは、基準電圧Ｖｒｅｆを変更してＡＰＣにより発光量Ｐｏを変更する場合、高速な応答を得ることが困難であることを意味する。画像走査して、画像を記録する場合の１ラインの走査時間が数百μｓである場合、基準電圧Ｖｒｅｆを変更しながらＡＰＣにより発光量Ｐｏを１ライン以内に所望の光量に正しく制御することは困難である。
【０１０６】
これに対して、本第１の実施の形態の方式であれば、特にＡＰＣによってバイアス電流ｉｓｈの補正を行わなくても、基準電圧Ｖｒｅｆに応じた所望の光量Ｐｏが得られることから、ＡＰＣの応答速度の制約を受けない高速の発光量制御が可能となる。特に、走査面上での走査光の単位面積当たりの光強度の不均一を補正するために、走査に際して走査面上に照射される走査光の入射角が大きくなるほど、走査光の強度を増やす制御を行う、いわゆるシェーディング補正に有効となる。
【０１０７】
一方、図４に示すように、第１補助電流ｉｓｕｂ１と発光電流値ｉｄａｃの発生期間がそのまま発光期間となり、発光信号ＳＬのアサート期間と同じ幅でレーザダイオードＬＤを発光させるためには、高速な電流切り替えが必要となる。発光電流生成回路１８はＤ／Ａコンバータで構成されており、発光電流ｉηの振幅に対して最適なトランジスタサイズを設定することで、発光電流検出時に設定されたＤＡＣコードに関係なく、高速な電流切り替えを行うことができる。
【０１０８】
このことから、第１補助電流生成回路１９もＤ／Ａコンバータで構成されるようにし、外部からレジスタ設定等によってデジタルコードで第１補助電流ｉｓｕｂ１の電流値を設定することにより高速な電流切り替えを行うことができる。また、他の方法として、外部からのＤＣ電圧をＡＤ変換してデジタルコードを生成し、該生成したデジタルコードを第１補助電流ｉｓｕｂ１設定用のＤ／Ａコンバータに入力する方法もある。
【０１０９】
図１０に、第１補助電流生成回路１９の内部構成例を示す。
図１０において、画像入力装置６から入力された指定信号Ｓａ１がインバータ５１及び５２の各入力端にそれぞれ入力される。インバータ５１のしきい値電圧はＶＣＣ／２よりも大きく、インバータ５２のしきい値電圧はＶＣＣ／２よりも小さい。
【０１１０】
インバータ５１の出力端は、ＡＮＤ回路５３の一方の入力端、ＡＮＤ回路５４の非反転入力端及びＮＯＲ回路５５の一方の入力端にそれぞれ接続され、インバータ５２の出力端は、ＡＮＤ回路５３の他方の入力端、ＡＮＤ回路５４の反転入力端及びＮＯＲ回路５５の他方の入力端にそれぞれ接続されている。ＡＮＤ回路５３の出力端はＡＮＤ回路５６の一方の入力端に、ＡＮＤ回路５４の出力端はＡＮＤ回路５７の一方の入力端に、ＮＯＲ回路５５の出力端はＡＮＤ回路５８の一方の入力端にそれぞれ接続されている。ＡＮＤ回路５６〜５８の各他方の入力端には第２制御回路２５からの制御信号Ｓｃ２がそれぞれ入力されている。
【０１１１】
差動スイッチ回路５９は、ＡＮＤ回路５６の出力信号がハイレベルになると、ＰＭＯＳトランジスタＱＤ０をオフさせると共にＰＭＯＳトランジスタＱＤ０Ｂをオンさせ、ＡＮＤ回路５６の出力信号がローレベルになると、ＰＭＯＳトランジスタＱＤ０をオンさせると共にＰＭＯＳトランジスタＱＤ０Ｂをオフさせる。同様に、差動スイッチ回路６０は、ＡＮＤ回路５７の出力信号がハイレベルになると、ＰＭＯＳトランジスタＱＤ１をオフさせると共にＰＭＯＳトランジスタＱＤ１Ｂをオンさせ、ＡＮＤ回路５７の出力信号がローレベルになると、ＰＭＯＳトランジスタＱＤ１をオンさせると共にＰＭＯＳトランジスタＱＤ１Ｂをオフさせる。
【０１１２】
同様に、差動スイッチ回路６１は、ＡＮＤ回路５８の出力信号がハイレベルになると、ＰＭＯＳトランジスタＱＤ２をオフさせると共にＰＭＯＳトランジスタＱＤ２Ｂをオンさせ、ＡＮＤ回路５８の出力信号がローレベルになると、ＰＭＯＳトランジスタＱＤ２をオンさせると共にＰＭＯＳトランジスタＱＤ２Ｂをオフさせる。
【０１１３】
ＰＭＯＳトランジスタＱＦ及びＱＥ０〜ＱＥ２はカレントミラー回路を形成しており、定電流源６２から供給された電流が該カレントミラー回路によってＰＭＯＳトランジスタＱＤ０〜ＱＤ２及びＱＤ０Ｂ〜ＱＤ２Ｂにそれぞれ供給される。なお、ＰＭＯＳトランジスタＱＥ０〜ＱＥ２のトランジスタサイズは異なっており、ＰＭＯＳトランジスタＱＥ０のトランジスタサイズが最も小さく、ＰＭＯＳトランジスタＱＥ２のトランジスタサイズが最も大きい。ＰＭＯＳトランジスタＱＤ０Ｂ〜ＱＤ２Ｂのドレインが第１補助電流生成回路１９の出力端にそれぞれ接続され、第１補助電流ｉｓｕｂ１が出力される。
【０１１４】
このような構成において、インバータ５１及び５２の各入力端には、画像入力装置６から、Ｌ（小）、Ｍ（中）、Ｈ（大）の３値のいずれかを示す３種類の電圧値のいずれか１つが選択されて指定信号Ｓａ１として入力される。しきい値電圧の異なるインバータ５１及び５２から、入力された指定信号Ｓａ１が示したＬ，Ｍ，Ｈのいずれか１つを示す組み合わせの信号がそれぞれ出力される。差動スイッチ回路５９〜６１は、インバータ５１及び５２の出力信号レベルの組み合わせに応じて、対応するＰＭＯＳトランジスタＱＤ０〜ＱＤ２及びＱＤ０Ｂ〜ＱＤ２Ｂの動作制御を行って第１補助電流ｉｓｕｂ１の電流値を切り替える。
【０１１５】
なお、定電流源６２から供給される電流値は、外部の抵抗によって任意に設定できるようにしてもよいし、固定値にしてもよい。また、通常動作時にノイズによる指定信号Ｓａ１の選択値の誤りを防ぐために、第１補助電流生成回路１９にラッチ回路を付加し、発光電流検出時に、指定信号Ｓａ１の選択値をラッチし、以降、該選択値の変更をできないようにしてもよい。
【０１１６】
図１１は、第２補助電流生成回路２０の内部構成例を示した図である。
図１１において、差動ゲート駆動スイッチ回路７１には、第２制御回路２６からの制御信号Ｓｃ３が入力されている。差動ゲート駆動スイッチ回路７１は、制御信号Ｓｃ３がアサートされると、ＰＭＯＳトランジスタＱＧＢをオンさせると共にＰＭＯＳトランジスタＱＧをオフさせ、ＰＭＯＳトランジスタＱＧＢから第２補助電流ｉｓｕｂ２が出力される。また、差動ゲート駆動スイッチ回路７１は、制御信号Ｓｃ３がネゲートされると、ＰＭＯＳトランジスタＱＧＢをオフさせると共にＰＭＯＳトランジスタＱＧをオンさせ、第２補助電流ｉｓｕｂ２の出力を停止させる。
【０１１７】
演算増幅器７２の非反転入力端には画像入力装置６からの指定信号Ｓａ２が入力されており、演算増幅器７２の反転入力端と接地電圧との間に抵抗７３が接続され、演算増幅器７２の出力端はＮＭＯＳトランジスタＱＪのゲートに接続されている。ＮＭＯＳトランジスタＱＪのソースは、演算増幅器７２の反転入力端と抵抗７３との接続部に接続され、演算増幅器７２、抵抗７３及びＮＭＯＳトランジスタＱＪで定電流源を形成している。ＰＭＯＳトランジスタＱＨ及びＱｉはカレントミラー回路を形成しており、該定電流源から供給された電流が該カレントミラー回路によってＰＭＯＳトランジスタＱＧ及びＱＧＢにそれぞれ供給される。ＰＭＯＳトランジスタＱＧＢのドレインが第２補助電流生成回路２０の出力端に接続され、第２補助電流ｉｓｕｂ２が出力される。
【０１１８】
このような構成において、図４で示したように、第２補助電流ｉｓｕｂ２はレーザダイオードＬＤの発光直前に発生し、レーザダイオードＬＤの応答速度を高めるためにある。第２補助電流ｉｓｕｂ２は、レーザダイオードＬＤが発光する１０ｎｓ程度前に発生するため、第２補助電流ｉｓｕｂ２の電流波形が数ｎｓ程度鈍っても光出力波形としては大きな影響はない。このため、第２補助電流生成回路２０は、１種類のトランジスタサイズで設定することができる。
【０１１９】
また、指定信号Ｓａ２の電圧値Ｖａ２と抵抗７３の抵抗値Ｒｓによって電流ｉｓ（＝Ｖａ２／Ｒｓ）が設定される。なお、電圧値Ｖａ２及び抵抗値Ｒｓは、内部の固定、又は外部から任意に設定される。また、第２補助電流ｉｓｕｂ２の電流値は、ＰＭＯＳトランジスタＱｉ及びＱＨのトランジスタサイズ比で決まる。図１１の各トランジスタは、想定される第２補助電流ｉｓｕｂ２の最大電流を十分駆動できるサイズにしておけばよい。
【０１２０】
なお、前記説明ではレーザダイオードＬＤが１つである場合を例にして説明したが、複数のレーザダイオードＬＤと１つのフォトダイオードＰＤを有する構成であるＬＤアレイ形式の半導体レーザを駆動する方式について、図１２を用いて説明する。
図１２では、半導体レーザはレーザダイオードＬＤのカソードとフォトダイオードＰＤのアノードが共通になった、いわゆるカソードコモンタイプのＬＤユニットを例にして示している。
【０１２１】
１つのレーザダイオード、例えばレーザダイオードＬＤ１に対して外部から入力される基準電圧Ｖｒ１を設定し、レーザダイオードＬＤ１の所望の発光量Ｐｏ１になるようにフォトダイオードＰＤに接続された可変抵抗Ｒｐｄでおおまかに調整する。所望の発光量Ｐｏに対して、モニタ電流ｉｐｄはＬＤユニットごとに大きくばらつくため、抵抗を可変にしてこのばらつきを調整する。Ｖｒ１＝ｉｐｄ×Ｒｐｄ（Ｒｐｄは、抵抗Ｒｐｄの抵抗値を示す。）になるようにＡＰＣが実行される。
【０１２２】
レーザダイオードＬＤ１が発光したときのモニタ電流ｉｐｄ１は、ｉｐｄ１＝Ｐｏ×Ｍ１となり、Ｍ１はレーザダイオードＬＤ１個有の定数であり、この定数はＬＤユニットごと及び同じＬＤユニット内のレーザダイオードＬＤ間でばらつく。したがって、Ｐｏ＝Ｖｒ１／(Ｍ１×Ｒｐｄ１)となり、Ｍ１のばらつきを含めて抵抗Ｒｐｄの抵抗値を調整することで設定された基準電圧Ｖｒ１に対する所望の発光量ＰｏをレーザダイオードＬＤ１に設定することができる。Ｒｐｄ１は、レーザダイオードＬＤ１の光量調整時に決定されている固定値である。基準電圧Ｖｒ１はＤ／ＡコンバータＤＡＣ１の出力電圧Ｖｄａｃ１を可変抵抗を含む抵抗分圧で設定する。ＤＡコンバータＤＡＣ１の出力が電流の場合は１つの可変抵抗でもよい。
【０１２３】
次に、レーザダイオードＬＤ２の光量を調整する。通常、各レーザダイオードの光量は同じ値に設定する。Ｐｏ＝Ｖｒ２／(Ｍ２×Ｒｐｄ１) 、モニタ電流ｉｐｄは同じＬＤユニット内でもレーザダイオードＬＤ間でばらつくのため、Ｍ１≠Ｍ２である。よって、レーザダイオードＬＤ１と同じ光量を得るためには基準電圧Ｖｒ２を変更する。Ｖｒ１≠Ｖｒ２。
【０１２４】
通常、本ＬＤ駆動装置を制御する画像入力装置６の構成を簡素化する、及び、シェーディング補正時に、共通のデータで補正するなどの目的で、基準電圧Ｖｒｅｆを設定するＤ／ＡコンバータのコードはレーザダイオードＬＤ間で同じ値になるようにする。そこで、Ｖｒ１≠Ｖｒ２を実現するために、Ｄ／Ａコンバータの出力に可変抵抗を付けて、その値を調整することで最適な基準電圧Ｖｒ２を設定する。このように、１つの可変抵抗Ｒｐｄと、レーザダイオードＬＤごとのＤ／Ａコンバータと可変抵抗により、ＬＤユニットごと及び同じＬＤユニット内のレーザダイオードＬＤ間でモニタ電流がばらついても、所望の発光量を得ることができ、更に、Ｄ／Ａコンバータのコード変更により、光量の変更、特にシェーディング補正が容易に実現することができる。
【０１２５】
このように、本第１の実施の形態における半導体レーザ駆動装置は、レーザダイオードＬＤの発光電流検出時にレーザダイオードＬＤの過発光による劣化がなく、環境温度が変化しても短い時間間隔で光量制御を行うことで光量変動がなく、ドループ特性を良好に保つが地肌汚れを発生させない適切なレベルにバイアス電流ｉｓｈを制御して、レーザ発光までの遅延時間を小さくしてレーザ光の応答性をよくすることができる。
【０１２６】
第２の実施の形態．
前記第１の実施の形態において、図４で示したように、レーザダイオードＬＤの点灯期間に遅延時間ＴＤ１及びＴＤ２を加えた期間、第２補助電流ｉｓｕｂ２を発生させるようにした。しかし、図３で示した第１遅延回路２９、第２遅延回路３０及びＯＲ回路３１，３２の構成では、図１３に示すように点灯期間が（ＴＤ１＋ＴＤ２）未満である場合、（ＴＤ１＋ＴＤ２−点灯期間）（＞０）の期間に第２補助電流ｉｓｕｂ２が出力されない場合がある。例えば、通常、第１遅延時間ＴＤ１＝１０ｎｓ、第２遅延時間ＴＤ２＝２ｎｓに設定する。これに対して、点灯期間は最小で１ｎｓ程度の場合もあり、点灯期間が１２ｎｓ未満の場合は前記のような問題が発生する。このような問題を解決するようにしたものを本発明の第２の実施の形態とする。
【０１２７】
図１４は、本発明の第２の実施の形態における半導体レーザ駆動装置における遅延回路の例を示した図である。なお、本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した図は、遅延回路以外は図３と同じであることから図１４では図３と異なる部分である遅延回路のみを示している。また、図１４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図１４における図３の遅延回路３５との相違点は、図３の遅延回路３５の回路構成を変えたことにあり、これに伴って図３の遅延回路３５を遅延回路８１にした。
【０１２８】
図１４において、遅延回路８１は、ｑ（ｑは、ｑ＞１の整数）個のバッファＢ１〜Ｂｑと、ｒ（ｒは、ｒ＞０の整数）個のバッファＢＡ１〜ＢＡｒと、ＯＲ回路３１，８２とで構成されている。なお、ｑとｒは、ｑ＞ｒの関係にある。ＯＲ回路８２は、（ｑ＋ｒ＋１）個の入力端を備えており、ＯＲ回路３１の出力端がＯＲ回路８２の対応する１つの入力端に接続されている。また、ＯＲ回路３１の出力端とＯＲ回路８２の対応する１つの入力端との間に、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒが直列に接続されており、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒの各出力端は、ＯＲ回路８２の対応する入力端にそれぞれ接続されている。バッファＢｑとバッファＢＡ１との接続部の信号が第１遅延信号ＳＤ１をなし、バッファＢＡｒの出力信号が第２遅延信号ＳＤ２をなす。また、ＯＲ回路８２の出力信号が第３制御回路２６に出力される出力信号Ｓｏｒをなす。
【０１２９】
図１５は、図１４の各部の信号例を示したタイミングチャートである。なお、図１５では、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒの各遅延時間をそれぞれＴＤ３としている。遅延時間ＴＤ３を、発光信号ＳＬがアサートされたレーザダイオードＬＤの点灯期間の最小幅未満にすることで、ＯＲ回路８２の各入力端に入力される信号が重なり合い、切れ目のない出力信号Ｓｏｒを第２制御回路２６に出力することができる。具体的には、点灯期間の最小幅を１ｎｓとした場合、遅延時間ＴＤ３を１ｎｓ未満にすることで、切れ目のない出力信号Ｓｏｒが生成される。このように、点灯期間が第１遅延時間ＴＤ１と第２遅延時間ＴＤ２を加えた時間未満であっても、連続した出力信号Ｓｏｒを生成することができる。
【０１３０】
一方、第１遅延時間ＴＤ１を１０ｎｓに、第２遅延時間ＴＤ２を２ｎｓにした場合、点灯期間の最小時間１ｎｓを、ＴＤ１＋ＴＤ２＝１２ｎｓもの期間、バッファで遅延させた場合、バッファを構成するＭＯＳトランジスタのゲート容量、配線容量の負荷容量、配線抵抗、及びバッファ出力の立ち上り時間と立ち下がり時間のばらつきによって、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒの直列回路の途中で発光信号ＳＬが消滅する恐れがある。図１４では、バッファの負荷として、次段のバッファ負荷以外にＯＲ回路のゲート及び配線の負荷が付いており、図３で示した遅延回路３５よりも発光信号ＳＬが消滅しやすい。
【０１３１】
図１６は、このような問題を解決するための遅延回路８１の回路例を示した図である。なお、図１６では、図１４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する共に図１４との相違点のみ説明する。
図１６における図１４との相違点は、バッファＢＣ１〜ＢＣｓ（ｓは、ｓ＞０の整数）の直列回路を設けたことにある。
【０１３２】
図１６において、遅延回路８１は、バッファＢ１〜Ｂｑの直列回路と、バッファＢＣ１〜ＢＣｓの直列回路と、ＯＲ回路３１，８２とで構成されている。ＯＲ回路３１の出力端とＯＲ回路８２の対応する１つの入力端との間に、バッファＢＣ１〜ＢＣｓが直列に接続され、ＯＲ回路３１の出力端に別途バッファＢ１〜Ｂｑの直列回路が接続されており、該直列回路の出力端から第１遅延信号ＳＤ１が出力される。
【０１３３】
図１７は、図１６の各部の信号例を示したタイミングチャートである。
図１７から分かるように、バッファＢＣ１〜ＢＣｓは、特性が同じになるように形成されている。バッファＢＣ１〜ＢＣｓは、入力信号がハイレベルからローレベルに立ち下がってから、出力信号がローレベルと判断されるしきい値電圧以下になるまでの時間ＴＤ４が、それぞれ遅延時間ＴＤ３よりも大きくなるようにトランジスタのサイズが調整されている。このようにすることにより、第２遅延信号ＳＤ２のハイレベルの幅を広げることができる。また、遅延時間（ＴＤ１＋ＴＤ２）を形成するバッファの段数を図１４の（ｑ＋ｒ）よりも少なくすることができる。
【０１３４】
なお、図１４では、第１遅延信号ＳＤ１と第２遅延信号ＳＤ２との間に遅延回路が挿入されていることから、確実に第１遅延信号ＳＤ１が終了した後に第２遅延信号ＳＤ２の終了信号がＯＲ回路８２に入力される。しかし、図１６では、第１遅延信号ＳＤ１と第２遅延信号ＳＤ２が別回路でそれぞれ生成されるため、第２遅延信号ＳＤ２の終了を確実に第１遅延信号ＳＤ１の終了の後にするためには、図１３や図１５で示す遅延時間ＴＤ２よりも図１７で示す遅延時間ＴＤ２の方が大きくなるようにするとよい。
【０１３５】
また、図１４及び図１６では、ＯＲ回路８２を使用したがＯＲ回路８２の代わりにＡＮＤ回路を使用してもよい。ＯＲ回路を使用した場合、発光信号ＳＬの点灯論理はハイレベルであり、各バッファの出力信号の点灯論理もハイレベルであるが、バッファの代わりにインバータを使用した場合、１つのバッファに対して偶数のインバータを直列に接続した回路に置き換えるようにする。
【０１３６】
このように、本第２の実施の形態における半導体レーザ駆動装置は、第２遅延信号ＳＤ２を、第１遅延信号ＳＤ１を生成する回路とは異なる別の回路によってＯＲ回路３１の出力信号から生成するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、第２遅延信号ＳＤ２のハイレベルの幅を広げることでＯＲ回路３１の出力端からＯＲ回路８２の対応する入力端までの間に接続されたバッファの段数を減少させることができ、第２遅延信号ＳＤ２が減衰して消滅することを防ぐことができる。
【０１３７】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置によれば、半導体レーザに対する設定光量と、該設定光量の１／Ｎの差分から発光電流を検出するため、発光電流検出時に過発光による半導体レーザの劣化を防止することができる。
【０１３８】
また、主走査方向の１ライン又は数ラインごとにＡＰＣを実施することにより、温度変動による半導体レーザの発振しきい値電流ｉｔｈの変動に対して短い時間間隔での光量補正を行うことができる。
【０１３９】
また、任意に設定できる第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２により、バイアス電流ｉｓｈの電流値を制御することができることから、ドループ特性を良好に保つが半導体レーザで画像を形成する際の地肌汚れが発生しない適切なレベルにバイアス電流ｉｓｈを制御することができる。
【０１４０】
また、バイアス電流値を半導体レーザの発振しきい値電流ｉｔｈに連動させることにより、温度変動による該発振しきい値電流ｉｔｈの変動に対して、安定した光応答性を確保することができる。
【０１４１】
また、温度変動によって微分効率が低下することで所望の発光量を得るために必要な発光電流ｉηが増加する分を第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２で保証することにより、温度変動時に半導体レーザのＬＥＤ発光量が増加して半導体レーザを使用して形成した画像に地肌汚れが発生することを防止することができる。
【０１４２】
また、バイアス電流ｉｓｈを半導体レーザの発振しきい値電流ｉｔｈから第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２だけ低下させたことで、光の応答性能が低下する対策として、レーザダイオードＬＤの点灯直前に第２補助電流ｉｓｕｂ２を付加してレーザダイオードＬＤを活性化させ、光の応答性をよくするすなわちレーザ発光までの遅延時間を小さくすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体レーザ駆動装置を使用した例を示した図である。
【図２】 電源投入時の図１の各部の波形例を示した図である。
【図３】 本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した図である。
【図４】 通常動作時における図３の各信号の波形例を示したタイミングチャートである。
【図５】 ＬＤ駆動電流ｉｏｐとレーザダイオードＬＤの発光量Ｐｏの特性例を示した図である。
【図６】 図３の発光電流検出回路２８による発光電流検出動作例を示したフローチャートである。
【図７】 発光電流検出動作時における発光電流の検出例を示した図である。
【図８】 発光電流検出時における図３の各部の信号の波形例を示したタイミングチャートである。
【図９】 図３の発光電流生成回路１８の内部構成例を示した図である。
【図１０】 図３の第１補助電流生成回路１９の内部構成例を示す。
【図１１】 図３の第２補助電流生成回路２０の内部構成例を示した図である。
【図１２】 ＬＤアレイ形式の半導体レーザ駆動装置の例を示した図である。
【図１３】 図３の遅延回路３５の動作例を示したタイミングチャートである。
【図１４】 本発明の第２の実施の形態における半導体レーザ駆動装置の遅延回路の例を示した図である。
【図１５】 図１４の各部の信号例を示したタイミングチャートである。
【図１６】 本発明の第２の実施の形態における半導体レーザ駆動装置の遅延回路の他の例を示した図である。
【図１７】 図１６の各部の信号例を示したタイミングチャートである。
【図１８】 従来のＬＤ駆動電流ｉｏｐとレーザダイオードＬＤの発光量Ｐｏの特性例を示した図である。
【符号の説明】
１ レーザ記録装置
６ 画像入力装置
７ 半導体レーザ駆動装置
１１ 比較回路
１４ ＮＭＯＳトランジスタ
１５ 電圧−電流変換回路
１６ 可変抵抗
１７ 分圧回路
１８ 発光電流生成回路
１９ 第１補助電流生成回路
２０ 第２補助電流生成回路
２４ 第１制御回路
２５ 第２制御回路
２６ 第３制御回路
２７ 第４制御回路
２８ 発光電流検出回路
２９ 第１遅延回路
３０ 第２遅延回路
３１，３２ ＯＲ回路
３３ 演算回路
３４ クロック生成回路
３５ 遅延回路
ＬＤ レーザダイオード
ＡＳＷ アナログスイッチ
Ｃ ホールドコンデンサ
ＰＤ フォトダイオード
Ｂ１〜Ｂｑ，ＢＡ１〜ＢＡｒ，ＢＣ１〜ＢＣｓ バッファ
【発明の属する技術分野】
本発明は、レーザプリンタやデジタル複写機等の光書き込み装置をなす画像形成装置に使用される半導体レーザの駆動制御を行う半導体レーザ駆動装置に関し、特にレーザ出力の制御を高速でかつ安定に行うことができる光量制御装置を備えた半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置に関するものである。
【０００２】
【従来の技術】
従来、半導体レーザのレーザ光を画像信号に応じて記録媒体上に露光走査して画像を記録するレーザ記録装置においては、そのレーザ出力を一定にするための制御を行う光量制御装置が備えられている。該光量制御装置は、一般に半導体レーザに対して定常的に供給するバイアス電流と画像情報に応じて変調して供給する変調電流とからなる動作電流を、実際のレーザ出力状態を検知しながら適宜調整することによって、所望のレーザ出力が常に安定して得られるようになっていた。
【０００３】
このような光量制御装置の場合、バイアス電流は半導体レーザが急激に発光し始めるときのしきい値電流ｉｔｈよりも小さい値で、かつ該しきい値電流ｉｔｈの値に、より近い値であるほど画像形成時における半導体レーザの入力パルス信号に対する応答特性がよくなることが知られている。このため、バイアス電流値は、通常、しきい値電流ｉｔｈの値よりも若干小さい値に設定されている。
【０００４】
一方、この種のレーザ記録装置においては、半導体レーザのレーザ出力が該半導体レーザのおかれている環境温度の変化により変動してしまうという問題があった。すなわち、半導体レーザは図１８の実線で示すような電流−光出力特性を示し、半導体レーザの駆動電流ｉｏｐが(バイアス電流ｉｂ＋変調電流ｉｓ)のときに所定の光出力(光量)Ｐｏが得られるようになっているが、環境温度の変化によって該電流−光出力特性が、例えば図１８の点線で示すように変動してしまう。このような変動が生じた場合には、同じ駆動電流ｉｏｐを半導体レーザに供給していたのでは、半導体レーザの光出力も変動してしまい、所定の光出力Ｐｏが得られなくなる。その結果、記録した画像の画質が一定でなくなっていた。
【０００５】
そこで、環境温度が変化した際には、まずバイアス電流を制御して対応する半導体レーザの光量制御を行う技術として、環境温度が変化するような期間をおいて定期的に半導体レーザのしきい値電流の検出を行い、該検出したしきい値電流の値から所定の電流を減算した電流をバイアス電流として常時流すようにしていた（例えば、特許文献１参照。）。しかし、このような制御技術では、バイアス電流や変調電流の制御、すなわち光量の制御を、連続した数１０枚の画像記録を行った後に行うため、この間に温度変動があった場合、光量が変動してしまうという問題があった。
【０００６】
また、半導体レーザのしきい値電流を検出する際に、半導体レーザを駆動する電流を一定間隔で増加させ、目標光量を超えた２段階先の光量からしきい値電流を算出しており、半導体レーザの過発光による劣化の恐れがあった。また常時、半導体レーザにしきい値電流付近の電流を流した場合、おおよそ５００μＷ以下の半導体レーザのＬＥＤ発光によって感光体が反応し、いわゆる地肌汚れが発生する可能性があった。更に、常時、半導体レーザにしきい値電流付近の電流を流すことにより、半導体レーザの寿命が短くなる可能性もあった。
【０００７】
このような地肌汚れの問題を解決するために、地肌汚れを考慮してバイアス電流を数ｍＡ以下に小さくし、バイアス電流が小さいことでレーザ光の応答性が悪くなる対策として、半導体レーザを発光させる直前に半導体レーザのしきい値電流付近の電流を発生させて半導体レーザを活性化させることにより、レーザ光の応答性を改善する技術が開示されている（例えば、特許文献２参照。）。
【０００８】
【特許文献１】
特許第３３６５０９４号
【特許文献２】
特開２００３−６０２８９号公報
【０００９】
【発明が解決しようとする課題】
しかしながら、このような制御技術では、レーザ光の応答性はよいが、バイアス電流が小さいために、半導体レーザが連続した消灯状態から、連続した点灯状態に推移した場合、半導体レーザの発熱に起因し、同じ動作電流に対する半導体レーザの発光量が変動する、いわゆるドループ特性の劣化が顕著になるという問題があった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、半導体レーザの発光電流検出時に半導体レーザの過発光による劣化がなく、環境温度が変化しても短い時間間隔で光量制御を行うことで光量変動がなく、ドループ特性を良好に保つが地肌汚れを発生させない適切なレベルにバイアス電流を制御し、レーザ光の応答性のよい、すなわちレーザ発光までの遅延時間の少ない半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る半導体レーザ駆動装置は、半導体レーザから所望の発光量が得られるように該半導体レーザに供給する電流を制御して、半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量を検出し、該発光量が設定値になるようにバイアス電流ｉｓｈを生成して該半導体レーザに常時供給するバイアス電流生成回路部と、
前記半導体レーザの発光を指示する外部からの発光信号を所定の第１の遅延時間ＴＤ１だけ遅延させて供給する第１の遅延回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための発光電流ｉηを生成し、該第１の遅延回路部からの出力信号に応じて該生成した発光電流ｉηを前記半導体レーザに供給する発光電流生成回路部と、
該発光電流生成回路部で生成された発光電流ｉηに対する所定の第１補助電流ｉｓｕｂ１を生成し前記発光電流ｉηと同時に前記第１の遅延回路部からの出力信号に応じて前記半導体レーザに出力する第１補助電流生成回路部と、
前記発光信号が半導体レーザの点灯を示した場合、所定の第２補助電流ｉｓｕｂ２を生成して前記半導体レーザに供給する第２補助電流生成回路部と、
前記半導体レーザの発光特性を検出して発光電流ｉηの電流値を得る発光電流検出動作を行い、前記発光電流生成回路部に対して、該得られた電流値の発光電流ｉηを出力させる発光電流検出回路部と、
を備え、
前記第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ以下であり、前記バイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ未満であり、前記バイアス電流生成回路部は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の和電流による半導体レーザの発光量が所定値になるように、前記バイアス電流ｉｓｈを生成して出力するものである。
【００１３】
また、前記第１の遅延回路部からの出力信号を所定の第２の遅延時間ＴＤ２だけ遅延させて出力する第２の遅延回路部を備え、前記第２補助電流生成回路部は、前記発光信号が半導体レーザの消灯を示した場合、該第２の遅延回路部からの出力信号に応じて第２補助電流ｉｓｕｂ２の出力を停止するようにしてもよい。
【００１４】
また、前記半導体レーザの発光を指示する外部からの発光信号を所定の第２の遅延時間（ＴＤ１＋ＴＤ２）だけ遅延させて出力する第２の遅延回路部を備え、前記第２補助電流生成回路部は、前記発光信号が半導体レーザの消灯を示した場合、該第２の遅延回路部からの出力信号に応じて第２補助電流ｉｓｕｂ２の出力を停止するようにしてもよい。
【００１５】
一方、前記バイアス電流生成回路部は、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する発光量検出回路部と、
入力された制御信号に応じて、外部から入力された所定の基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させて出力する減衰回路部と、
前記発光量検出回路部からの出力電圧及び該減衰回路部からの出力電圧を比較し、該比較結果に応じた電圧を生成して出力する比較回路部と、
入力された制御信号に応じて、該比較回路部からの出力信号に対してサンプルホールド動作を行うサンプルホールド回路部と、
該サンプルホールド回路部からの出力電圧に応じた前記バイアス電流ｉｓｈを生成して出力する電圧−電流変換回路部と、
を備えるようにした。
【００１６】
この場合、前記発光電流検出回路部は、
前記半導体レーザの発光特性を検出する発光電流検出時に、
前記発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対してそれぞれ電流出力を停止させ、
前記減衰回路部に対して基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰した電圧を出力させたときのバイアス電流ｉｓｈの電流値ｉｓｈ１を検出し、
前記バイアス電流生成回路部に対してバイアス電流ｉｓｈを電流値ｉｓｈ１で固定させ、
前記発光電流生成回路部に対して生成した発光電流ｉηを出力させると共に第１補助電流生成回路部及び第２補助電流生成回路部に対してそれぞれ電流出力を停止させた状態で、前記減衰回路部に対して基準電圧Ｖｒｅｆを出力させたときのバイアス電流ｉｓｈと発光電流ｉηの和電流を検出し、
前記発光電流生成回路部から出力される発光電流ｉηの電流値を変え、所望の発光量が得られる該和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値を前記発光電流生成回路部から出力させるようにした。
【００１７】
また、前記発光電流検出回路部は、電源投入から発光電流検出動作が開始されるまでの間、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにした。
【００１８】
また、前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆが所定の電圧以下である場合、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにしてもよい。
【００１９】
前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆが所定の電圧以下である場合、異常であることを示す所定の信号を外部に出力するようにしてもよい。
【００２０】
また、前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させた電圧に応じたバイアス電流ｉｓｈの電流値を検出したときに該検出した電流値が所定値未満である場合、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにしてもよい。
【００２１】
前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させた電圧に応じたバイアス電流ｉｓｈの電流値を検出したときに該検出した電流値が所定値未満である場合、異常であることを示す所定の信号を外部に出力するようにしてもよい。
【００２２】
また、前記発光電流検出回路部は、発光電流検出動作時に、所望の発光量が得られる前記和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値が所定値を超えると、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させるようにしてもよい。
【００２３】
前記発光電流検出回路部は、発光電流検出動作時に、所望の発光量が得られる前記和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値が所定値を超えると、異常であることを示す所定の信号を外部に出力するようにしてもよい。
【００２４】
また、前記発光電流生成回路部は、電流出力型のＤ／Ａコンバータをなし、前記発光電流検出回路部は、該Ｄ／Ａコンバータにデータを出力して所望の電流値の発光電流ｉηを出力させるようにした。
【００２５】
この場合、前記Ｄ／Ａコンバータは、出力電流のフルスケール値が前記基準電圧Ｖｒｅｆに比例し、前記発光電流生成回路部は、該基準電圧Ｖｒｅｆに応じた発光電流ｉηを生成して出力する。
【００２６】
また、前記減衰回路部、比較回路部、サンプルホールド回路部、電圧−電流変換回路部、第１遅延回路部、発光電流生成回路部、第１補助電流生成回路部、第２補助電流生成回路部及び発光電流検出回路部は、１つのＩＣに集積されるようにしてもよい。
【００２７】
また、前記サンプルホールド回路部は、比較回路部の出力電圧で充電されるホールドコンデンサ、及び比較回路部の出力端と該ホールドコンデンサとの接続制御を行うスイッチ回路を備え、該ホールドコンデンサは前記ＩＣの外部に設けられるようにしてもよい。
【００２８】
また、前記発光電流生成回路部は、出力する発光電流ｉηの振幅を設定する回路を備え、該回路は前記ＩＣの外部に設けられるようにしてもよい。
【００２９】
また、前記第２補助電流生成回路部は、出力する第２補助電流ｉｓｕｂ２の電流値を調整する回路を備え、該回路は前記ＩＣの外部に設けられるようにしてもよい。
【００３０】
また、この発明に係る画像形成装置は、半導体レーザから所望の発光量が得られるように該半導体レーザに供給する電流を制御して、半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発光量を検出し、該発光量が設定値になるようにバイアス電流ｉｓｈを生成して該半導体レーザに常時供給するバイアス電流生成回路部と、
前記半導体レーザの発光を指示する外部からの発光信号を所定の第１の遅延時間ＴＤ１だけ遅延させて出力する第１の遅延回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための発光電流ｉηを生成し、該第１の遅延回路部からの出力信号に応じて該生成した発光電流ｉηを前記半導体レーザに供給する発光電流生成回路部と、
該発光電流生成回路部で生成された発光電流ｉηに対する所定の第１補助電流ｉｓｕｂ１を生成し前記発光電流ｉηと同時に前記第１の遅延回路部からの出力信号に応じて前記半導体レーザに供給する第１補助電流生成回路部と、
前記発光信号が半導体レーザの点灯を示した場合、所定の第２補助電流ｉｓｕｂ２を生成して前記半導体レーザに供給する第２補助電流生成回路部と、
前記半導体レーザの発光特性を検出して発光電流ｉηの電流値を得る発光電流検出動作を行い、前記発光電流生成回路部に対して、該得られた電流値の発光電流ｉηを出力させる発光電流検出回路部と、
を備え、
前記第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ以下であり、前記バイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ未満であり、前記バイアス電流生成回路部は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の和電流による半導体レーザの発光量が所定値になるように、前記バイアス電流ｉｓｈを生成して出力するものである。
【００３１】
【発明の実施の形態】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における半導体レーザ駆動装置を使用した例を示した図であり、図１では、画像形成装置をなすレーザ記録装置を例にして示している。
図１のレーザ記録装置１において、半導体レーザであるレーザダイオードＬＤより照射されるレーザ光Ｌ１は、高速で定速回転する回転多面鏡(ポリゴンミラー)２で偏向され、結像レンズとしてのｆθレンズ３を通り、感光体４の表面に集光結像する。回転多面鏡２で偏向されたレーザ光は、感光体４が回転する方向と直交する方向(主走査方向)に露光走査され、画像信号のライン単位の記録を行う。感光体４の回転速度と記録密度に対応した所定の周期で主走査を繰り返すことによって、感光体４表面上に画像(静電潜像)が形成される。
【００３２】
感光体４の一端近傍におけるレーザビームが照射される位置に、主走査同期信号Ｓ１を発生するビームセンサ５が配置されている。画像入力装置６は、画像を形成するために必要なレーザダイオードＬＤの光量を制御するために必要な信号を、レーザダイオードＬＤの駆動制御を行う半導体レーザ駆動装置７に出力する。画像入力装置６は、該主走査同期信号Ｓ１をもとに主走査方向の画像記録タイミングの制御及び画像信号の入出力を行うための制御信号の生成を行う。一方、レーザダイオードＬＤに、レーザダイオードＬＤの温度を測る温度センサ８を設け、レーザダイオードＬＤの温度変化に応じて半導体レーザ駆動装置７に後述の発光電流検出動作を行わせるようにしている。
【００３３】
すなわち、レーザダイオードＬＤの特性は温度によって変化するため、画像入力装置６は、半導体レーザ駆動装置７に対して発光電流検出動作を温度変化に応じて行わせ、レーザダイオードＬＤの温度変化による微分量子効率の変動によるレーザダイオードＬＤのオフセット発光（ＬＥＤ発光）の不具合を回避するようにしている。この場合、温度センサ８を設けなくても、温度変化はある程度予測できることから、画像入力装置６は、半導体レーザ駆動装置７に対して、一定の時間間隔でレーザダイオードＬＤの発光電流検出動作を行わせたり、印刷枚数や印刷ドット数をカウントして温度変化を予測することによりレーザダイオードＬＤの発光電流検出動作を行わせるようにしてもよい。なお、半導体レーザ駆動装置７は、画像入力装置６からリセット信号ＲＥＳ、発光信号ＳＬ及びＡＰＣ実行信号ＳＡ等がそれぞれ入力されている。
【００３４】
半導体レーザ駆動装置７は、図２で示すように、電源投入後、リセット信号ＲＥＳがハイ（Ｈｉｇｈ）レベルからロー（Ｌｏｗ）レベルに立ち下がってリセット動作が解除されてから、ＡＰＣ実行信号ＳＡが最初にハイレベルになると、発光電流検出動作を開始し、レーザダイオードＬＤに対して発光電流を検出するための点灯を行う。半導体レーザ駆動装置７は、電源が投入されてから発光電流検出動作が完了するまでは画像入力装置６からの発光信号ＳＬを無視し、発光電流検出動作が完了すると発光信号ＳＬに応じてレーザダイオードＬＤの発光制御を行う。ただし、半導体レーザ駆動装置７は、画像入力装置６からのＡＰＣ実行信号ＳＡがＡＰＣ動作の実行を示すハイレベルである間は、発光信号ＳＬに関係なくレーザダイオードＬＤを発光させる。
【００３５】
図３は、本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した図であり、図１の半導体レーザ駆動装置７の内部構成例を示している。なお、図３では、レーザダイオードＬＤのアノードとフォトダイオードＰＤのカソードが共通になったいわゆるアノードコモンタイプのＬＤユニットを例にして示している。
【００３６】
図３において、半導体レーザ駆動装置７は、比較回路１１と、アナログスイッチＡＳＷと、比較回路１１の出力電圧を記憶するホールドコンデンサＣと、該ホールドコンデンサＣの放電制御を行うＮＭＯＳトランジスタ１４と、レーザダイオードＬＤへのバイアス電流ｉｓｈを生成して出力する電圧−電流変換回路１５と、レーザダイオードＬＤの発光量を電流に変換するフォトダイオードＰＤと、該フォトダイオードＰＤで変換された電流を電圧Ｖｐｄに変換する可変抵抗１６と、分圧回路１７とを備えている。
【００３７】
なお、比較回路１１、アナログスイッチＡＳＷ、ホールドコンデンサＣ、ＮＭＯＳトランジスタ１４、電圧−電流変換回路１５、フォトダイオードＰＤ、可変抵抗１６及び分圧回路１７はバイアス電流生成回路部をなし、アナログスイッチＡＳＷ及びホールドコンデンサＣはサンプルホールド回路部を、フォトダイオードＰＤ及び可変抵抗１６は発光量検出回路部を、分圧回路１７は減衰回路部をそれぞれなす。
【００３８】
また、半導体レーザ駆動装置７は、入力されたデータに応じた発光電流ｉηを生成して出力する発光電流生成回路１８と、第１補助電流ｉｓｕｂ１を生成して出力する第１補助電流生成回路１９と、第２補助電流ｉｓｕｂ２を生成して出力する第２補助電流生成回路２０と、発光電流生成回路１８に対して電流の出力制御を行う第１制御回路２４と、第１補助電流生成回路１９に対して電流の出力制御を行う第２制御回路２５と、第２補助電流生成回路２０に対して電流の出力制御を行う第３制御回路２６と、アナログスイッチＡＳＷのスイッチング制御を行う第４制御回路２７とを備えている。
【００３９】
更に、半導体レーザ駆動装置７は、ＮＭＯＳトランジスタ１４、分圧回路１７、第１〜第４制御回路２４〜２７の動作制御を行う発光電流検出回路２８と、入力された信号を所定の遅延時間ＴＤ１だけ遅延させて出力する第１遅延回路２９と、入力された信号を所定の遅延時間ＴＤ２だけ遅延させて出力する第２遅延回路３０と、ＯＲ回路３１，３２と、加算器をなす演算回路３３と、所定のクロック信号ＣＬＫを生成して発光電流検出回路２８に出力するクロック信号生成回路３４とを備えている。第１遅延回路２９、第２遅延回路３０及びＯＲ回路３１，３２は遅延回路３５を形成している。なお、遅延時間ＴＤ１及びＴＤ２は、ＴＤ１＞ＴＤ２となるように設定されている。また、遅延回路３５は、第１及び第２の遅延回路部をなす。
【００４０】
分圧回路１７は、発光電流検出回路２８からの制御信号Ｓｄに応じて画像入力装置６から入力された目標光量設定用の基準電圧Ｖｒeｆを１／Ｎ（Ｎは、Ｎ＞１）に分圧して比較回路１１の一方の入力端に出力し、比較回路１１の他方の入力端には可変抵抗１６で変換された電圧Ｖｐｄが入力され、比較回路１１の出力端はアナログスイッチＡＳＷを介して電圧−電流変換回路１５に接続されている。
【００４１】
アナログスイッチＡＳＷと電圧−電流変換回路１５との接続部と接地電圧との間にはホールドコンデンサＣとＮＭＯＳトランジスタ１４が並列に接続されており、ＮＭＯＳトランジスタ１４のゲートは発光電流検出回路２８に接続され制御信号Ｓｃが入力されている。電圧−電流変換回路１５のバイアス電流ｉｓｈは、演算回路３３に出力される。アナログスイッチＡＳＷは、第４制御回路２７からの制御信号に応じてスイッチングを行う。
【００４２】
一方、電源電圧ＶＣＣには、フォトダイオードＰＤのカソードが接続され、フォトダイオードＰＤのアノードと接地電圧との間には可変抵抗１６が接続され、フォトダイオードＰＤと可変抵抗１６との接続部の電圧Ｖｐｄが比較回路１１の対応する入力端に入力されている。また、電源電圧ＶＣＣにはレーザダイオードＬＤのアノードが接続され、レーザダイオードＬＤのカソードは演算回路３３に接続され、レーザダイオードＬＤは、演算回路３３によってＬＤ駆動電流ｉｏｐが供給される。
【００４３】
発光電流生成回路１８は、発光電流検出回路２８から入力されたデジタルデータ信号ＳＤ０〜ＳＤｎ（ｎは、０を含む自然数）に応じたレーザダイオードＬＤを発光させるための発光電流ｉηを生成して演算回路３３に出力する。第１制御回路２４は、発光電流生成回路１８に対して、制御信号Ｓｃ１を出力して、生成された発光電流ｉηの演算回路３３への出力制御を行う。
【００４４】
第１補助電流生成回路１９は、第１補助電流ｉｓｕｂ１の電流値を指定する指定信号Ｓａ１が画像入力装置６から入力され、該指定信号Ｓａ１に応じた電流値の第１補助電流ｉｓｕｂ１を生成して演算回路３３に出力する。第２制御回路２５は、第１補助電流生成回路１９に対して、制御信号Ｓｃ２を出力して、生成された第１補助電流ｉｓｕｂ１の演算回路３３への出力制御を行う。
第２補助電流生成回路２０は、第２補助電流ｉｓｕｂ２の電流値を指定する指定信号Ｓａ２が画像入力装置６から入力され、該指定信号Ｓａ２に応じた電流値の第２補助電流ｉｓｕｂ２を生成して演算回路３３に出力する。第３制御回路２６は、第２補助電流生成回路２０に対して、制御信号Ｓｃ３を出力して、生成された第２補助電流ｉｓｕｂ２の演算回路３３への出力制御を行う。
【００４５】
次に、ＯＲ回路３１の２つの入力端には、画像入力装置６からのＡＰＣ実行信号ＳＡ及び発光信号ＳＬが対応して入力されており、ＯＲ回路３１の出力端はＯＲ回路３２の一方の入力端に接続され、ＯＲ回路３１の出力端とＯＲ回路３２の他方の入力端との間には第１遅延回路２９と第２遅延回路３０が直列に接続されている。第１遅延回路２９の出力端は、第１制御回路２４、第２制御回路２５及び第４制御回路２７の対応する入力端にそれぞれ接続され、ＯＲ回路３２の出力端は第３制御回路２６の対応する入力端に接続されている。
【００４６】
また、発光電流検出回路２８は、第１制御回路２４の他方の入力端に制御信号Ｓηを、第２制御回路２５の他方の入力端には制御信号Ｓｓｕｂ１を、第３制御回路２６の他方の入力端に制御信号Ｓｓｕｂ２を、第４制御回路２７の他方の入力端には制御信号Ｓｓｈをそれぞれ出力すると共に、第１〜第４制御回路２４〜２７に選択信号ＳＥＬをそれぞれ出力する。発光電流検出回路２８には、画像入力装置６からリセット信号ＲＥＳ、ＡＰＣ実行信号ＳＡ及び発光信号ＳＬがそれぞれ入力されると共に、クロック生成回路３４からクロック信号ＣＬＫが入力されている。
【００４７】
クロック生成回路３４には、画像入力装置６からリセット信号ＲＥＳ及びＡＰＣ実行信号ＳＡがそれぞれ入力され、クロック生成回路３４は、発光電流検出動作時のみ発光電流検出回路２８にクロック信号ＣＬＫを出力する。なお、図３において、レーザダイオードＬＤ、フォトダイオードＰＤ、可変抵抗１６及びホールドコンデンサＣを除く各部は１つのＩＣに集積されており、ホールドコンデンサＣをも含めて１つのＩＣに集積するようにしてもよい。
【００４８】
このような構成において、図４は、通常動作時における図３の各信号の波形例を示したタイミングチャートであり、図４を用いて通常動作時の動作について説明する。なお、以下、レーザダイオードＬＤが発光する発振しきい値電流（以下、しきい値電流と呼ぶ）をｉｔｈとし、ｉｔｈ＝ｉｓｈ＋ｉｓｕｂ１＋ｉｓｕｂ２となる。
発光電流検出回路２８は、通常動作時においては、分圧回路１７に対して基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように制御信号Ｓｄを出力し、基準電圧Ｖｒｅｆと電圧Ｖｐｄが同じになるように比較回路１１によってバイアス電流ｉｓｈが制御される。
【００４９】
比較回路１１の出力端に接続されたアナログスイッチＡＳＷは、ＡＰＣ実行信号ＳＡに応じてスイッチングが行われる。例えば、アナログスイッチＡＳＷがオンすると、ホールドコンデンサＣは比較回路１１の出力電圧で充電されてサンプリングを行い、アナログスイッチＡＳＷがオフして遮断状態になると、ホールドコンデンサＣは充電した電圧をホールドする。なお、アナログスイッチＡＳＷをオフさせる代わりに比較回路１１の出力端をハイインピーダンス状態にする方法もある。
【００５０】
ホールドコンデンサＣは、外付けにしてもよく、レーザダイオードＬＤの光出力の検知手段であるフォトダイオードＰＤの応答速度に合わせて最適な容量値にする。すなわち、フォトダイオードＰＤの応答速度が速い場合、該容量値を小さくして、比較回路１１の応答を速めることができる。電圧−電流変換回路１５は、ホールドコンデンサＣに貯えられた電荷(電圧)を電流に変換し、バイアス電流ｉｓｈとしてレーザダイオードＬＤの点灯／消灯にかかわらず常時出力する。
【００５１】
レーザダイオードＬＤの発光量を検出する検出手段の１構成であるフォトダイオードＰＤは、レーザダイオードＬＤの発光量に比例したモニタ電流ｉｐｄを発生する。該検出手段のもう１つの構成である可変抵抗１６は、モニタ電流ｉｐｄを電圧Ｖｐｄ（以下、モニタ電圧Ｖｐｄと呼ぶ）に変換して該検出手段の出力となるため、該検出手段の出力電圧であるモニタ電圧ＶｐｄはレーザダイオードＬＤの発光量に比例する。通常動作時においては、分圧回路１７は、発光電流検出回路２８によって、基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように設定され、基準電圧Ｖｒｅｆが比較回路１１の対応する入力端に入力され、比較回路１１の他方の入力端に入力されるモニタ電圧Ｖｐｄが基準電圧Ｖｒｅｆと同じ電圧になるように制御されることから、レーザダイオードＬＤの発光量Ｐｏは、基準電圧Ｖｒｅｆに比例する。
【００５２】
また、発光電流検出回路２８は、通常動作時においては、選択信号ＳＥＬによって、第１制御回路２４及び第２制御回路２５に対して第１遅延回路２９から入力された第１遅延信号ＳＤ１を対応する発光電流生成回路１８及び第１補助電流生成回路１９にそれぞれ出力させると共に、第３制御回路２６に対してＯＲ回路３２から入力された信号Ｓｏｒを第２補助電流生成回路２０に出力させる。また、発光電流検出回路２８は、通常動作時においては、選択信号ＳＥＬによって、第４制御回路２７に対して第１遅延信号ＳＤ１をアナログスイッチＡＳＷに出力させる。
【００５３】
ＡＰＣ動作を実行しないようにＡＰＣ実行信号ＳＡがローレベルのときは、入力された発光信号ＳＬに応じてレーザダイオードＬＤの点灯又は消灯が行われる。まず、発光信号ＳＬがローレベルでレーザダイオードＬＤが消灯しているときには、第１遅延信号ＳＤ１及び第２遅延信号ＳＤ２が共にローレベルであることから、発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０からの各電流出力が停止し、アナログスイッチＡＳＷもオフして遮断状態になる。このため、演算回路３３に入力される電流は電圧−電流変換回路１５から出力されたバイアス電流ｉｓｈのみであり、演算回路３３は、バイアス電流ｉｓｈをＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給する。
【００５４】
次に、発光信号ＳＬはローレベルからハイレベルに立ち上がると、ＯＲ回路３２の出力信号Ｓｏｒがハイレベルに立ち上がり、第２補助電流生成回路２０から演算回路３３に第２補助電流ｉｓｕｂ２が出力される。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２であり、演算回路３３は、バイアス電流ｉｓｈに第２補助電流ｉｓｕｂ２を加算した電流をＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給する。
【００５５】
次に、発光信号ＳＬがハイレベルに立ち上がってから第１遅延時間ＴＤ１後に第１遅延信号ＳＤ１がハイレベルに立ち上がり、発光電流生成回路１８から発光電流ｉηが、第１補助電流生成回路１９から第１補助電流ｉｓｕｂ１がそれぞれ演算回路３３に出力される。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈ、第２補助電流ｉｓｕｂ２、発光電流ｉη及び第１補助電流ｉｓｕｂ１となり、演算回路３３は、バイアス電流ｉｓｈ、第２補助電流ｉｓｕｂ２、発光電流ｉη及び第１補助電流ｉｓｕｂ１を加算した電流をＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給し、レーザダイオードＬＤは発光する。なお、第２遅延信号ＳＤ２は、第１遅延信号ＳＤ１がハイレベルに立ち上がってから遅延時間ＴＤ２後にハイレベルに立ち上がる。
【００５６】
なお、図３では、ＡＰＣ実行信号ＳＡがローレベルであっても、発光信号ＳＬがハイレベルに立ち上がってから第１遅延時間ＴＤ１後に第１遅延信号ＳＤ１がハイレベルに立ち上がると、アナログスイッチＡＳＷがオンするが、ＡＰＣ実行信号ＳＡがローレベルである場合、第１遅延信号ＳＤ１がハイレベルに立ち上がってもアナログスイッチＡＳＷがオンしない論理にしてもよい。
【００５７】
次に、発光信号ＳＬがハイレベルからローレベルに立ち下がると、第１遅延信号ＳＤ１は遅延時間ＴＤ１後にローレベルに立ち下がり、発光電流生成回路１８は演算回路３３への発光電流ｉηの出力を、第１補助電流生成回路１９は演算回路３３への第１補助電流ｉｓｕｂ１の出力をそれぞれ停止する。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２であり、演算回路３３は、バイアス電流ｉｓｈに第２補助電流ｉｓｕｂ２を加算した電流をＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給し、レーザダイオードＬＤは消灯する。
【００５８】
更に第２遅延時間ＴＤ２が経過すると、第２遅延信号ＳＤ２がローレベルに立ち下がると同時に出力信号Ｓｏｒがローレベルに立ち下がり、第２補助電流生成回路２０は演算回路３３への第２補助電流ｉｓｕｂ２の出力を停止する。このため、演算回路３３に入力される電流はバイアス電流ｉｓｈのみとなり、演算回路３３は、バイアス電流ｉｓｈをＬＤ駆動電流ｉｏｐとしてレーザダイオードＬＤに供給する。
【００５９】
図２で示したように、電源投入後、最初のハイレベルのＡＰＣ実行信号ＳＡにより、発光電流ｉηの検出を行うため、発光電流検出回路２８は、通常、周囲温度が低い(常温に近い)状態で発光電流ｉηの設定を行う。発光電流ｉηの検出には一定の期間を要するのと、発光電流ｉηの検出のために発光信号ＳＬに関係なくレーザダイオードＬＤを連続点灯させることから、画像記録中や連続記録中の紙間に発光電流検出動作を挿入することができず、長時間連続記録した場合、周辺機器の発熱によって発光電流ｉηを検出したときよりも周囲温度が上昇する場合があった。
【００６０】
レーザダイオードＬＤの特性として、温度が上昇するとしきい値電流ｉｔｈが増加する。発光電流検出回路２８は、発光電流検出動作を行って発光電流ｉηの検出を行い、検出した発光電流ｉηの電流値はＤＡＣコードとして記憶し、次の発光電流検出を行うまでは発光電流ｉηは固定値になる。しかし、駆動電流ｉｏｐは、ＡＰＣ実行信号ＳＡによって、アナログスイッチＡＳＷ及びホールドコンデンサＣからなるサンプルホールド回路並びに電圧−電流変換回路１５から生成されるバイアス電流ｉｓｈで補正される。
【００６１】
図１で説明したように、レーザダイオードＬＤのレーザ光を記録媒体上に露光走査して画像を記録する場合、画像の位置検出用信号である主走査同期信号Ｓ１を生成するために、画像を記録する前の非画像領域で１ラインごとに一定期間レーザダイオードＬＤを連続点灯させる強制点灯期間がある。通常、この強制点灯期間を利用してＡＰＣ動作を実行し光量補正を行う。強制点灯期間を制御する信号である強制点灯信号は、発光信号ＳＬとは独立した信号として設定される場合が多い。
【００６２】
前記強制点灯信号をＡＰＣ実行信号ＳＡとすることで、１ラインごと又は数ラインごとにＡＰＣ動作を実行して光量補正を行うことができるため、発光電流検出後に、周囲温度が上昇し、レーザダイオードＬＤのしきい値電流ｉｔｈが増加した場合でも、レーザダイオードＬＤ点灯時の光量を常に正確に制御することができる。しかし、レーザダイオードＬＤの特性として、温度が上昇すると発光電流ｉηに対する発光量の変化率である微分効率(ｍＷ／ｍＡ)が低下するという問題がある。すなわち、レーザダイオードＬＤから同じ発光量を得るためには、常温よりも高温の方が発光電流ｉηを大きくする必要がある。
【００６３】
しかし、発光電流の検出を行うことによって発光電流ｉηの電流値がＤＡＣコードとして発光電流検出回路２８に記憶され、次の発光電流検出まで発光電流ｉηは固定値になることから、温度が変動するとレーザダイオードＬＤの発光量に誤差を生じる。
図５に、常温時と高温時のＬＤ駆動電流ｉｏｐとレーザダイオードＬＤの発光量Ｐｏの特性と、常温で発光電流ｉηを検出し発光電流値ｉｄａｃとして固定した後、高温に推移させ、ＡＰＣ動作によってバイアス電流ｉｓｈが補正された場合のＬＤ駆動電流ｉｏｐの電流配分を図示する。
【００６４】
図５では、常温時のしきい値電流ｉｔｈの電流値をｉｔｈＮとし、常温時の発光電流ｉηの電流値をｉηＮとし、高温時のしきい値電流ｉｔｈの電流値をｉｔｈＨとし、高温時の発光電流ｉηの電流値をｉηＨとしており、ｉｔｈＨ＞ｉｔｈＮとなり、ｉηＨ＞ｉηＮとなる。また、第１補助電流ｉｓｕｂ１は、任意の値に設定され発光電流値ｉｄａｃと同じタイミングでＬＤ点灯期間に発生し、第２補助電流ｉｓｕｂ２は、任意の値に設定され発光電流値ｉｄａｃと同じタイミングとその前後を含む期間に発生する。
【００６５】
図５において、（ａ）で示した場合は、バイアス電流ｉｓｈ及び発光電流ｉηを用いてＬＤ駆動電流ｉｏｐを制御する場合を、（ｂ）で示した場合は、バイアス電流ｉｓｈ、発光電流ｉη及び第１補助電流ｉｓｕｂ１を用いてＬＤ駆動電流ｉｏｐを制御する場合を、（ｃ）で示した場合は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２を用いてＬＤ駆動電流ｉｏｐを制御する場合をそれぞれ示している。
【００６６】
なお、図５の（ａ）の場合において、常温時のバイアス電流ｉｓｈの電流値をｉｓｈａＮとし、高温時のバイアス電流ｉｓｈの電流値をｉｓｈａＨとしている。また、図５の（ｂ）の場合において、常温時のバイアス電流ｉｓｈの電流値をｉｓｈｂＮとし、高温時のバイアス電流ｉｓｈの電流値をｉｓｈｂＨとしている。更に、図５の（ｃ）の場合において、常温時のバイアス電流ｉｓｈの電流値をｉｓｈＮとし、高温時のバイアス電流ｉｓｈの電流値をｉｓｈＨとしている。
【００６７】
図５の（ａ）の場合、ｉｄａｃ＜ｉηＨより、ｉｓｈａＨ＞ｉｔｈＨとなり、ＬＤ消灯時にもかかわらずレーザダイオードＬＤは発光する。図５の（ｂ）の場合では、（ｉｄａｃ＋ｉｓｕｂ１）＞ｉηＨより、ｉｓｈｂＨ＜ｉｔｈＨとなり、ＬＤ消灯時にはレーザダイオードＬＤは発光しない。また、図５の（ｃ）の場合、（ｉｄａｃ＋ｉｓｕｂ１＋ｉｓｕｂ２）＞ｉηＨより、ｉｓｈＨ＜ｉｔｈＨとなり、ＬＤ消灯時にはレーザダイオードＬＤは発光しない。
【００６８】
更に、ＬＤ点灯直前の第２補助電流ｉｓｕｂ２生成期間にレーザダイオードＬＤが発光しないように、（ｉｄａｃ＋ｉｓｕｂ１）＞ｉηＨとする必要がある。また、ＡＰＣ動作が正常に行われるためには、ｉｓｈ＝ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２＞０が常に成立する必要がある。すなわち、個々のレーザダイオードＬＤのしきい値電流ｉｔｈのばらつきやしきい値電流ｉｔｈの温度変動を考慮して、（ｉｓｕｂ１＋ｉｓｕｂ２）＜ｉｔｈが常に成立するように第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の各電流値を決める必要がある。
【００６９】
次に、図５の（ｂ）における第１補助電流ｉｓｕｂ１の概念に対して、本第１の実施の形態の方式である図５の（ｃ）で更に第２補助電流ｉｓｕｂ２の概念を取り入れた理由について説明する。
レーザダイオードＬＤの特性としてＬＤ発光領域よりもＬＤ駆動電流ｉｏｐが小さい領域では、レーザダイオードＬＤはＬＥＤ発光している。レーザダイオードＬＤは、ＬＥＤ発光領域でもＬＤ駆動電流ｉｏｐに比例して発光する。レーザダイオードＬＤのＬＥＤ発光量は０.５ｍＷ以下程度の微弱発光であるが、感光体の反応による地肌汚れの影響を無視できないため、地肌汚れを防止する点ではレーザダイオードＬＤの点灯又は消灯にかかわらず、レーザダイオードＬＤに常時流すバイアス電流ｉｓｈは小さい方がよい。
【００７０】
一方、バイアス電流ｉｓｈが小さいと、発光信号ＳＬに対応するＬＤ駆動電流ｉｏｐがレーザダイオードＬＤに供給されても、レーザダイオードＬＤは、レーザ発振が可能な濃度のキャリアを生成するまでにある程度の時間を要し、レーザダイオードＬＤが発光するまでに遅延時間が生じる。レーザダイオードＬＤの発光時間が該発光遅延時間より十分大きく発光遅延時間が無視できる場合は問題ないが、レーザダイオードＬＤを高速に駆動したい場合は、所望の発光時間より短い時間の発光しか得ることができないという問題があるため、レーザダイオードＬＤの応答速度を考慮するとバイアス電流ｉｓｈは大きい方がよい。
【００７１】
更に、バイアス電流ｉｓｈが小さいと、レーザダイオードＬＤにおいて、連続した消灯状態から連続した点灯状態に推移した場合、レーザダイオードＬＤの発熱に起因して、同じＬＤ駆動電流値に対する発光量が変動する、いわゆるドループ特性の劣化が顕著になり、画像に濃淡差を生じる問題がある。このことから、レーザダイオードＬＤの安定した発光量を得るためにはバイアス電流ｉｓｈは大きい方がよい。第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２の概念は、このような相反する要求特性を中庸なレベルで満足させるためにある。バイアス電流ｉｓｈは（ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２）となるようにすることから、（ｉｓｕｂ１＋ｉｓｕｂ２）を大き目に設定して、ドループ特性を良好に保つが地肌汚れを発生しないレベルにバイアス電流ｉｓｈを設定する。
【００７２】
バイアス電流ｉｓｈをしきい値電流ｉｔｈよりも（ｉｓｕｂ１＋ｉｓｕｂ２）だけ小さくすることにより、レーザダイオードＬＤの応答速度の劣化が懸念されるため、その対策として、レーザダイオードＬＤの点灯直前に、通常１０ｎｓ程度の間、バイアス電流ｉｓｈを第２補助電流ｉｓｕｂ２だけ増やし、すなわちバイアス電流ｉｓｈを（ｉｔｈ−ｉｓｕｂ１）としてレーザダイオードＬＤを活性化させることで、発光遅延時間を小さくする。このときの、第１補助電流ｉｓｕｂ１は数ｍＡ程度である。
【００７３】
レーザダイオードＬＤの点灯直前の期間にバイアス電流ｉｓｈを第２補助電流ｉｓｕｂ２だけ増やすことで、レーザダイオードＬＤのＬＥＤ発光量が増え、感光体が反応しても発光期間が短いために地肌汚れとして現れることはない。更に、バイアス電流ｉｓｈをしきい値電流ｉｔｈから一定量の減算としきい値電流ｉｔｈに連動させることで、温度変動によってしきい値電流ｉｔｈが変動しても発光遅延時間を一定の小さな値に制御することができる。
【００７４】
次に、レーザダイオードＬＤの発光電流検出動作について説明する。
図３において、半導体レーザ駆動装置７は、電源投入後、まず発光電流検出動作を行い、接続されたレーザダイオードＬＤの発光電流ｉηとしきい値電流ｉｔｈを検出し、画像入力装置６によってそれぞれ任意に設定される所定の第１補助電流ｉｓｕｂ１と所定の第２補助電流ｉｓｕｂ２をしきい値電流ｉｔｈからそれぞれ減算し、電流（ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２）、第１補助電流ｉｓｕｂ１、第２補助電流ｉｓｕｂ２、発光電流ｉηの４つの電流の和電流でレーザダイオードＬＤを駆動する。
【００７５】
発光電流検出動作が完了した時点でレーザダイオードＬＤの所望の光量が得られているが、以降、温度変動等によりしきい値電流ｉｔｈが変動した場合におけるレーザダイオードＬＤの光量補正のために、アナログスイッチＡＳＷ及びホールドコンデンサＣからなるサンプルホールド回路によりバイアス電流ｉｓｈを補正する。発光電流検出回路２８は、リセット信号ＲＥＳが解除された後、最初のＡＰＣの開始を示したＡＰＣ実行信号ＳＡが入力されたときに発光電流検出動作を開始する。すなわち、発光電流検出回路２８は、リセット信号ＲＥＳがハイレベルからローレベルに立ち下がると共にＡＰＣ実行信号ＳＡがローレベルからハイレベルに立ち上がると、発光電流検出動作を開始する。
【００７６】
発光電流検出回路２８は、発光電流検出動作時には、選択信号ＳＥＬによって、第１制御回路２４に対して制御信号Ｓηを発光電流生成回路１８に、第２制御回路２５に対して制御信号Ｓｓｕｂ１を第１補助電流生成回路１９に、第３制御回路２６に対して制御信号Ｓｓｕｂ２を第２補助電流生成回路２０に、第４制御回路２７に対して制御信号ＳｓｈをアナログスイッチＡＳＷにそれぞれ出力させる。
【００７７】
このようにして、発光電流検出回路２８は、発光信号ＳＬ及びＡＰＣ実行信号ＳＡに関係なく発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０の電流出力制御を行うと共にアナログスイッチＡＳＷのスイッチング制御を行う。なお、発光電流検出回路２８は、リセット信号ＲＥＳとＡＰＣ実行信号ＳＡによって発光電流検出動作の実行判断を行うようにしたが、専用の発光電流検出開始信号を設け、発光電流検出回路２８は、該発光電流検出開始信号に応じて発光電流検出動作を行うようにしてもよい。
【００７８】
発光電流検出回路２８は、電源が投入されてから発光電流検出動作を開始するまでは、画像入力装置６からの発光信号ＳＬに関係なく、レーザダイオードＬＤに電流が流れないようにする。発光電流検出動作が完了するとそれ以降はレーザダイオードＬＤの点灯又は消灯が発光信号ＳＬに応じて行われる。また、リセット信号ＲＥＳがアサートされて再度リセット動作が行われると、発光電流検出回路２８は、発光電流検出動作によって設定したバイアス電流ｉｓｈ及び発光電流ｉηがそれぞれ解除(＝０)されてＬＤ駆動電流ｉｏｐ＝０となる。
【００７９】
図６は、発光電流検出回路２８による発光電流検出動作例を示したフローチャートであり、図７は、発光電流検出動作時における発光電流の検出例を示した図である。図６及び図７を用いて、発光電流検出回路２８による発光電流検出動作について説明する。
図６において、まず最初に、発光電流検出回路２８は、発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０の各電流出力を停止させると共に分圧回路１７の分圧比を設定して、基準電圧Ｖｒｅｆの１／Ｎの電圧を比較回路１１に入力されるようにし、アナログスイッチＡＳＷのスイッチング制御を行ってＡＰＣを実行する（ステップＳＴ１）。このときのバイアス電流ｉｓｈの電流値をｉｓｈ１とすると、ｉｏｐ＝ｉｓｈ１＝ｉｔｈ＋ｉη／Ｎとなる。図７の（ＳＴ１）は、ステップＳＴ１の状態を示している。
【００８０】
次に、発光電流検出回路２８は、アナログスイッチＡＳＷをオフさせて遮断状態にしホールドコンデンサＣの電圧を保持することによってバイアス電流ｉｓｈを電流値ｉｓｈ１で保持させ、分圧回路１７に対して基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように設定し、比較回路１１に基準電圧Ｖｒｅｆが入力されるようにすると共に、発光電流生成回路１８に対して発光電流ｉηを演算回路３３に出力させる（ステップＳＴ２）。図７の（ＳＴ２）は、ステップＳＴ２の状態を示している。
【００８１】
この際、発光電流検出回路２８は、比較回路１１の出力電圧をモニタしており、発光電流生成回路１８へ出力するディジタルデータの下位ビットから１ビットずつ大きくし、モニタ電圧Ｖｐｄが基準電圧Ｖｒｅｆを超えた時点の該ディジタルデータをＤＡＣコードとして記憶する。比較回路１１に入力された基準電圧ＶｒｅｆとレーザダイオードＬＤの発光量Ｐｏは比例関係にあり、図７で示すように発光電流ｉηとレーザダイオードＬＤの発光量Ｐｏも比例関係にあることから、発光電流ｉηと基準電圧Ｖｒｅｆは比例関係になる。
【００８２】
このため、比較回路１１に入力される電圧をＶｒｅｆ／Ｎ→Ｖｒｅｆに変化させると、発光電流ｉηはＮ倍になる。発光電流検出回路２８は、ｉη／Ｎ→ｉηの差分の発光電流値ｉｄａｃ１をＤＡＣコードとして記憶することから、ｉｄａｃ１＝ｉη−ｉη／Ｎ＝ｉη×(Ｎ−１)／Ｎとなり、分圧回路１７から比較回路１１に入力する電圧をＶｒｅｆ／ＮからＶｒｅｆに変えることによって発光電流値ｉｄａｃ１を検出し、発光電流ｉηを算出することができる。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１となる。このような発光電流値ｉｄａｃ１の検出方法としては、逐次比較方式もある。
【００８３】
次に、発光電流検出回路２８は、ＮＭＯＳトランジスタ１４をオンさせてホールドコンデンサＣに貯えられた電荷を放電することによって、バイアス電流ｉｓｈを０にする（ステップＳＴ３）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ１となる。図７の（ＳＴ３）は、ステップＳＴ３の状態を示している。
【００８４】
次に、発光電流検出回路２８は、記憶したＤＡＣコードをＮ／（Ｎ−１）倍することで、発光電流生成回路１８から出力される発光電流値ｉｄａｃ１をＮ／（Ｎ−１）倍させた発光電流ｉηの発光電流値をｉｄａｃとする（ステップＳＴ４）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ＝ｉｄａｃ１×Ｎ／(Ｎ−１)となる。図７の（ＳＴ４）は、ステップＳＴ４の状態を示している。
【００８５】
このようにバイアス電流ｉｓｈを０にした目的は、発光電流検出回路２８で記憶したＤＡＣコードをＮ／(Ｎ−１)倍する際に、Ｎ＞１である場合Ｎ／(Ｎ−１)＞１となり、ｉｄａｃ１×Ｎ／(Ｎ−１)＞ｉｄａｃ１となる。前記ステップＳＴ２の工程において分圧回路１７の出力電圧によってｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１へ光量調整された状態でＤＡＣコードをＮ／(Ｎ−１)倍すると、ｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１×Ｎ／(Ｎ−１)＞ｉｏｐ２となってレーザダイオードＬＤが過発光することになりレーザダイオードＬＤの劣化等の不具合が発生することを防止できる。例えばＮ＝２の場合、Ｎ／(Ｎ−１)＝２となるため、ＤＡＣコードを１ビット上位にシフト(最下位ビットは０)させるだけで容易にＮ／(Ｎ−１)を実現することができる。
【００８６】
次に、発光電流検出回路２８は、第１補助電流生成回路１９及び第２補助電流生成回路２０に対して、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２をそれぞれ演算回路３３に出力させる（ステップＳＴ５）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ＋ｉｓｕｂ１＋ｉｓｕｂ２となる。図７の（ＳＴ５）は、ステップＳＴ５の状態を示している。
【００８７】
この後、発光電流検出回路２８は、分圧回路１７に対して基準電圧Ｖｒｅｆを分圧せずにそのまま出力するように設定すると共にＮＭＯＳトランジスタ１４をオフさせ、発光電流生成回路１８、第１補助電流生成回路１９及び第２補助電流生成回路２０に対してそれぞれ電流出力を行わせた状態でアナログスイッチＡＳＷのスイッチング制御を行って再度ＡＰＣ動作を行わせてバイアス電流ｉｓｈを演算回路３３に出力させる（ステップＳＴ６）。このときのＬＤ駆動電流ｉｏｐは、ｉｏｐ＝ｉｄａｃ＋ｉｓｕｂ１＋ｉｓｕｂ２＋ｉｓｈとなる。図７の（ＳＴ６）は、ステップＳＴ６の状態を示している。
【００８８】
このように、ｉｏｐ＝ｉｔｈ＋ｉη＝ｉｓｈ＋ｉｓｕｂ２＋ｉｓｕｂ１＋ｉｄａｃであり、ｉη＝ｉｄａｃであると共に、レーザダイオードＬＤ点灯前後でｉｄａｃ，ｉｓｕｂ１，ｉｓｕｂ２が発生することから、レーザダイオードＬＤに常時流れるバイアス電流ｉｓｈは、ｉｓｈ＝ｉｔｈ−ｉｓｕｂ１−ｉｓｕｂ２となる。
【００８９】
次に発光電流検出時におけるレーザダイオードＬＤの保護機能について説明する。
発光電流検出回路２８は、発光電流検出時に、発光信号ＳＬによらず基準電圧Ｖｒｅｆ又はＶｒｅｆ／ＮレベルでレーザダイオードＬＤを発光させ、発光電流検出の途中でレーザダイオードＬＤの発光電流をＤＡＣコードに記憶してから１＜Ｎ／(Ｎ−１)倍の演算を行うため、各工程で正しく電流を検出できなかった場合、レーザダイオードＬＤの過発光や演算ミスが生じる可能性がある。
【００９０】
そこで、発光電流検出回路２８は、主要な工程で、入力設定が正しいか、セトリングが完了しているか、ＤＡＣコードが所定の値以上になっていないかを検査する。発光電流検出回路２８は、異常を検出した場合、該異常を検出した時点で発光電流検出動作を中止し、ＬＤ駆動電流ｉｏｐを０にする。更に、発光電流検出回路２８から、該異常を検出したことを画像入力装置６に知らせる信号（図示せず）を出力するようにしてもよい。
【００９１】
図８は、発光電流検出時における図３の各部の信号の波形例を示したタイミングチャートである。図８では、図６の各工程に対応させて示している。
図８において、発光電流検出回路２８は、ステップＳＴ１の最初にＡＰＣ実行信号ＳＡがハイレベルになって発光電流検出動作がスタートしたときに、基準電圧Ｖｒｅｆをチェックして、基準電圧Ｖｒｅｆの値が所定の電圧以上あるか否かを調べる。発光電流検出回路２８は、基準電圧Ｖｒｅｆの値が所定の電圧未満の場合、異常と判断する。
【００９２】
基準電圧Ｖｒｅｆを一定電圧以上にする目的は、基準電圧Ｖｒｅｆが小さいと比較回路１１の電圧利得、応答速度又は出力電流が低下し、クロック信号ＣＬＫの発振周波数と発光電流検出回路２８を構成するデジタル回路で規定されるステップＳＴ１の期間内に、Ｖｒｅｆ／Ｎに対するＡＰＣが完了しない恐れと、比較回路１１の入力オフセット電圧の誤差が基準電圧Ｖｒｅｆに対して無視できなくなることと、レーザダイオードＬＤのＬＥＤ発光領域での検出になることをそれぞれ防ぐことにある。比較回路１１の入力オフセット電圧の誤差を±２０ｍＶとすると、該入力オフセット電圧の誤差が無視できるレベルとして基準電圧Ｖｒｅｆが少なくとも１００ｍＶ以上になる必要がある。
【００９３】
次に、発光電流検出回路２８は、ステップＳＴ２の工程の最初に、ＤＡＣコードを１ビットごとにアップさせる前に、モニタ電圧ＶｐｄがＶｒｅｆ／Ｎに対して一定の割合に到達しているか否かをチェックする。発光電流検出回路２８は、一定の割合に到達していない場合は、異常と判定する。
モニタ電圧Ｖｐｄが基準電圧Ｖｒｅｆに対して一定の割合以上にする目的は、発光電流ｉηを正確に検出するためである。
【００９４】
ステップＳＴ１の工程では、分圧回路１７から出力される電圧がＶｒｅｆ／ＮでありＡＰＣ動作によってバイアス電流ｉｓｈはｉｓｈ＝ｉｔｈ＋ｉη／Ｎになり、ステップＳＴ２で分圧回路１７から出力される電圧がＶｒｅｆ／ＮからＶｒｅｆになることにより差分検出された発光電流値ｉｄａｃ１がｉη×(Ｎ−１)／Ｎであることを前提に、演算によりｉη＝ｉｄａｃ１×Ｎ／(Ｎ−１)を算出していることから、ステップＳＴ１の工程で設定されるバイアス電流ｉｓｈは充分にセトリングが完了している必要がある。
【００９５】
セトリングが完了していれば、Ｖｐｄ＝Ｖｒｅｆ／Ｎとなる。Ｖｐｄ＜Ｖｒｅｆ／Ｎの場合、セトリングが完了しておらず、バイアス電流ｉｓｈが実際の値よりも小さいままでステップＳＴ２工程の最初にホールドされていることになる。バイアス電流ｉｓｈが実際の値よりも小さく、かつステップＳＴ２工程でＬＤ駆動電流ｉｏｐが正しく検出された場合、ｉｏｐ＝ｉｓｈ１＋ｉｄａｃ１であることから、ｉｄａｃ１＞ｉη×(Ｎ−１)／Ｎとなり、ステップＳＴ４工程でｉｄａｃ１×Ｎ／(Ｎ−１)＞ｉηとなり、実際の発光電流ｉηよりも大きな値が設定されてしまうことになる。
【００９６】
次に、発光電流検出回路２８は、ステップＳＴ３で、ステップＳＴ２工程の最後に検出されたＤＡＣコードをチェックし、所定のコードよりも大きい場合は異常とする。このようにＤＡＣコードをチェックする目的は、ステップＳＴ４工程でＤＡＣコードをＮ／(Ｎ−１)＞１にするので、検出されたＤＡＣコードがフルスケールコードの(Ｎ−１)／Ｎ以下にすることにある。Ｎ／(Ｎ−１)倍したときにフルスケールコードを超えた場合、正しく発光電流ｉηを設定することができなくなる。例えば、Ｎ＝２の場合、Ｎ／(Ｎ−１)＝２であり、Ｎ／(Ｎ−１)倍するとＤＡＣコードを１ビット上位にシフトすることになるので、発光電流検出時に最上位ビットが立った場合を異常とすればよい。
【００９７】
次に、発光電流生成回路１８のフルスケール電流を基準電圧Ｖｒｅｆと比例する回路構成にすることにより、ＡＰＣを実行しなくてもレーザダイオードＬＤの発光量Ｐｏが基準電圧Ｖｒｅｆに比例して所望の光量になる機能について説明する。
図９は、発光電流生成回路１８の内部構成例を示した図である。
図９において、発光電流生成回路１８は、Ｄ／Ａコンバータをなしており、差動ゲート駆動スイッチ回路４１には、発光電流検出回路２８からのＤＡＣコード信号ＳＤ０〜ＳＤｎによるＤＡＣコードＤ０〜Ｄｎ及び第１制御回路２４からの制御信号Ｓｃ１がそれぞれ入力されている。
【００９８】
差動ゲート駆動スイッチ回路４１は、制御信号Ｓｃ１がアサートされると、ＰＭＯＳトランジスタＱｋＢ（ｋ＝０〜ｎ）と差動ゲートを形成するＰＭＯＳトランジスタＱｋのゲートにＤＡＣコードＤｋを出力し、ＰＭＯＳトランジスタＱｋＢのゲートにはＤＡＣコードＤｋの信号レベルを反転させたデータＤｋＢを生成して出力する。また、差動ゲート駆動スイッチ回路４１は、制御信号Ｓｃ１がネゲートされると、ＤＡＣコードＤ０〜Ｄｎに関係なくＰＭＯＳトランジスタＱ０Ｂ〜ＱｎＢをすべてオフさせる。ＰＭＯＳトランジスタＱ０Ｂ〜ＱｎＢの各ドレインが発光電流生成回路１８の出力端にそれぞれ接続され、該出力端から発光電流ｉηが出力される。
【００９９】
演算増幅器４２の反転入力端には基準電圧Ｖｒｅｆが入力されており、演算増幅器４２の非反転入力端と接地電圧との間に抵抗４３が接続され、抵抗４３は、ＰＭＯＳトランジスタＱと差動ゲートを形成するＰＭＯＳトランジスタＱＢから出力される電流を電圧に変換して演算増幅器４２の非反転入力端に出力する。ＰＭＯＳトランジスタＱＢのゲートには、ＤＡＣコード信号ＳＤ０〜ＳＤｎがハイレベルのときのＤＡＣコードＤ０Ｂ〜ＤｎＢの電圧が入力されており、ＰＭＯＳトランジスタＱのゲートには、ＤＡＣコード信号ＳＤ０〜ＳＤｎがハイレベルのときのＤＡＣコードＤ０〜Ｄｎの電圧が入力されている。
【０１００】
演算増幅器４２の出力端は、ＰＭＯＳトランジスタＱＡ０〜ＱＡｎ及びＱＣの各ゲートに接続され、ＰＭＯＳトランジスタＱＡ０〜ＱＡｎ及びＱＣの各ソースは電源電圧ＶＣＣにそれぞれ接続されている。ＰＭＯＳトランジスタＱＡｋのドレインは、ＰＭＯＳトランジスタＱｋ及びＱｋＢの各ソースに接続され、ＰＭＯＳトランジスタＱＣのドレインは、ＰＭＯＳトランジスタＱ及びＱＢの各ソースに接続されている。また、ＰＭＯＳトランジスタＱ及びＱ０〜Ｑｎの各ドレインは接地電圧にそれぞれ接続されている。
【０１０１】
このような構成において、ＤＡＣコードＤ０〜Ｄｎ及びＤ０Ｂ〜ＤｎＢの電圧レベルの振幅は、電源電圧ＶＣＣ及び接地電圧まで振らずに振幅制限がかけられており、ＤＡＣコードＤ０〜Ｄｎ及びＤ０Ｂ〜ＤｎＢのハイレベルの電圧をＶＨとし、ローレベルの電圧をＶＬとすると、０＜ＶＬ＜ＶＨ＜ＶＣＣという関係になっている。なお、ＰＭＯＳトランジスタＱＢは常時オンし、ＰＭＯＳトランジスタＱは常時オフしている。
【０１０２】
また、抵抗４３の抵抗値を変えることにより、発光電流ｉηの振幅を変えることができる。抵抗４３の抵抗値をＲｃとし、抵抗Ｒ４３に流れる電流をｉｃとすると、発光電流ｉηのフルスケール電流の基準となる電流ｉｃは、ｉｃ＝Ｖｒｅｆ／Ｒｃとなり、電流ｉｃは基準電圧Ｖｒｅｆに比例する。電流ｉｃと発光電流ｉηの振幅は、ＰＭＯＳトランジスタＱＣとＰＭＯＳトランジスタＱＡ０〜ＱＡｎとのトランジスタサイズの比によって、常に同じ比率になるように設定されている。このように、発光電流生成回路１８で生成される発光電流ｉηの振幅は、基準電圧Ｖｒｅｆに比例する。なお、抵抗４３は、ＩＣの外部に設けるようにして、抵抗値Ｒｃを変更しやすくするようにしてもよい。
【０１０３】
一方、レーザダイオードＬＤの発光量を検出する検出手段の１構成であるフォトダイオードＰＤは、レーザダイオードＬＤの発光量Ｐｏに比例したモニタ電流ｉｐｄを発生させる。該検出手段のもう１つの構成である可変抵抗１６は、モニタ電流ｉｐｄをモニタ電圧Ｖｐｄに変換して出力するため、モニタ電圧Ｖｐｄは発光量Ｐｏに比例する。通常動作時には、分圧回路１７において入力された基準電圧Ｖｒｅｆが分圧されずにそのまま出力されて基準電圧Ｖｒｅｆが比較回路１１に入力され、モニタ電圧Ｖｐｄが基準電圧ＶｒｅｆになるようにレーザダイオードＬＤの発光量Ｐｏが制御されることから、発光量Ｐｏは基準電圧Ｖｒｅｆに比例するようにＡＰＣが実行される。
【０１０４】
このように、半導体レーザ駆動装置７において、基準電圧Ｖｒｅｆ、発光電流ｉη及び発光量Ｐｏが比例関係にあり、基準電圧Ｖｒｅｆと発光量Ｐｏが比例するようにＡＰＣが実行されることから、発光電流検出動作によって、バイアス電流ｉｓｈと発光電流ｉηが正しく設定されると、ＡＰＣによってバイアス電流ｉｓｈの補正を行わなくても、基準電圧Ｖｒｅｆに応じた所望の光量Ｐｏが得られる。
【０１０５】
また、ＡＰＣを実行する場合、フォトダイオードＰＤの応答遅れをホールドコンデンサＣの容量で位相補償する。すなわち、電圧−電流変換回路１５の入力電圧の変化をフォトダイオードＰＤの応答よりも圧倒的に遅くすることでＡＰＣ系を安定させている。このことは、基準電圧Ｖｒｅｆを変更してＡＰＣにより発光量Ｐｏを変更する場合、高速な応答を得ることが困難であることを意味する。画像走査して、画像を記録する場合の１ラインの走査時間が数百μｓである場合、基準電圧Ｖｒｅｆを変更しながらＡＰＣにより発光量Ｐｏを１ライン以内に所望の光量に正しく制御することは困難である。
【０１０６】
これに対して、本第１の実施の形態の方式であれば、特にＡＰＣによってバイアス電流ｉｓｈの補正を行わなくても、基準電圧Ｖｒｅｆに応じた所望の光量Ｐｏが得られることから、ＡＰＣの応答速度の制約を受けない高速の発光量制御が可能となる。特に、走査面上での走査光の単位面積当たりの光強度の不均一を補正するために、走査に際して走査面上に照射される走査光の入射角が大きくなるほど、走査光の強度を増やす制御を行う、いわゆるシェーディング補正に有効となる。
【０１０７】
一方、図４に示すように、第１補助電流ｉｓｕｂ１と発光電流値ｉｄａｃの発生期間がそのまま発光期間となり、発光信号ＳＬのアサート期間と同じ幅でレーザダイオードＬＤを発光させるためには、高速な電流切り替えが必要となる。発光電流生成回路１８はＤ／Ａコンバータで構成されており、発光電流ｉηの振幅に対して最適なトランジスタサイズを設定することで、発光電流検出時に設定されたＤＡＣコードに関係なく、高速な電流切り替えを行うことができる。
【０１０８】
このことから、第１補助電流生成回路１９もＤ／Ａコンバータで構成されるようにし、外部からレジスタ設定等によってデジタルコードで第１補助電流ｉｓｕｂ１の電流値を設定することにより高速な電流切り替えを行うことができる。また、他の方法として、外部からのＤＣ電圧をＡＤ変換してデジタルコードを生成し、該生成したデジタルコードを第１補助電流ｉｓｕｂ１設定用のＤ／Ａコンバータに入力する方法もある。
【０１０９】
図１０に、第１補助電流生成回路１９の内部構成例を示す。
図１０において、画像入力装置６から入力された指定信号Ｓａ１がインバータ５１及び５２の各入力端にそれぞれ入力される。インバータ５１のしきい値電圧はＶＣＣ／２よりも大きく、インバータ５２のしきい値電圧はＶＣＣ／２よりも小さい。
【０１１０】
インバータ５１の出力端は、ＡＮＤ回路５３の一方の入力端、ＡＮＤ回路５４の非反転入力端及びＮＯＲ回路５５の一方の入力端にそれぞれ接続され、インバータ５２の出力端は、ＡＮＤ回路５３の他方の入力端、ＡＮＤ回路５４の反転入力端及びＮＯＲ回路５５の他方の入力端にそれぞれ接続されている。ＡＮＤ回路５３の出力端はＡＮＤ回路５６の一方の入力端に、ＡＮＤ回路５４の出力端はＡＮＤ回路５７の一方の入力端に、ＮＯＲ回路５５の出力端はＡＮＤ回路５８の一方の入力端にそれぞれ接続されている。ＡＮＤ回路５６〜５８の各他方の入力端には第２制御回路２５からの制御信号Ｓｃ２がそれぞれ入力されている。
【０１１１】
差動スイッチ回路５９は、ＡＮＤ回路５６の出力信号がハイレベルになると、ＰＭＯＳトランジスタＱＤ０をオフさせると共にＰＭＯＳトランジスタＱＤ０Ｂをオンさせ、ＡＮＤ回路５６の出力信号がローレベルになると、ＰＭＯＳトランジスタＱＤ０をオンさせると共にＰＭＯＳトランジスタＱＤ０Ｂをオフさせる。同様に、差動スイッチ回路６０は、ＡＮＤ回路５７の出力信号がハイレベルになると、ＰＭＯＳトランジスタＱＤ１をオフさせると共にＰＭＯＳトランジスタＱＤ１Ｂをオンさせ、ＡＮＤ回路５７の出力信号がローレベルになると、ＰＭＯＳトランジスタＱＤ１をオンさせると共にＰＭＯＳトランジスタＱＤ１Ｂをオフさせる。
【０１１２】
同様に、差動スイッチ回路６１は、ＡＮＤ回路５８の出力信号がハイレベルになると、ＰＭＯＳトランジスタＱＤ２をオフさせると共にＰＭＯＳトランジスタＱＤ２Ｂをオンさせ、ＡＮＤ回路５８の出力信号がローレベルになると、ＰＭＯＳトランジスタＱＤ２をオンさせると共にＰＭＯＳトランジスタＱＤ２Ｂをオフさせる。
【０１１３】
ＰＭＯＳトランジスタＱＦ及びＱＥ０〜ＱＥ２はカレントミラー回路を形成しており、定電流源６２から供給された電流が該カレントミラー回路によってＰＭＯＳトランジスタＱＤ０〜ＱＤ２及びＱＤ０Ｂ〜ＱＤ２Ｂにそれぞれ供給される。なお、ＰＭＯＳトランジスタＱＥ０〜ＱＥ２のトランジスタサイズは異なっており、ＰＭＯＳトランジスタＱＥ０のトランジスタサイズが最も小さく、ＰＭＯＳトランジスタＱＥ２のトランジスタサイズが最も大きい。ＰＭＯＳトランジスタＱＤ０Ｂ〜ＱＤ２Ｂのドレインが第１補助電流生成回路１９の出力端にそれぞれ接続され、第１補助電流ｉｓｕｂ１が出力される。
【０１１４】
このような構成において、インバータ５１及び５２の各入力端には、画像入力装置６から、Ｌ（小）、Ｍ（中）、Ｈ（大）の３値のいずれかを示す３種類の電圧値のいずれか１つが選択されて指定信号Ｓａ１として入力される。しきい値電圧の異なるインバータ５１及び５２から、入力された指定信号Ｓａ１が示したＬ，Ｍ，Ｈのいずれか１つを示す組み合わせの信号がそれぞれ出力される。差動スイッチ回路５９〜６１は、インバータ５１及び５２の出力信号レベルの組み合わせに応じて、対応するＰＭＯＳトランジスタＱＤ０〜ＱＤ２及びＱＤ０Ｂ〜ＱＤ２Ｂの動作制御を行って第１補助電流ｉｓｕｂ１の電流値を切り替える。
【０１１５】
なお、定電流源６２から供給される電流値は、外部の抵抗によって任意に設定できるようにしてもよいし、固定値にしてもよい。また、通常動作時にノイズによる指定信号Ｓａ１の選択値の誤りを防ぐために、第１補助電流生成回路１９にラッチ回路を付加し、発光電流検出時に、指定信号Ｓａ１の選択値をラッチし、以降、該選択値の変更をできないようにしてもよい。
【０１１６】
図１１は、第２補助電流生成回路２０の内部構成例を示した図である。
図１１において、差動ゲート駆動スイッチ回路７１には、第２制御回路２６からの制御信号Ｓｃ３が入力されている。差動ゲート駆動スイッチ回路７１は、制御信号Ｓｃ３がアサートされると、ＰＭＯＳトランジスタＱＧＢをオンさせると共にＰＭＯＳトランジスタＱＧをオフさせ、ＰＭＯＳトランジスタＱＧＢから第２補助電流ｉｓｕｂ２が出力される。また、差動ゲート駆動スイッチ回路７１は、制御信号Ｓｃ３がネゲートされると、ＰＭＯＳトランジスタＱＧＢをオフさせると共にＰＭＯＳトランジスタＱＧをオンさせ、第２補助電流ｉｓｕｂ２の出力を停止させる。
【０１１７】
演算増幅器７２の非反転入力端には画像入力装置６からの指定信号Ｓａ２が入力されており、演算増幅器７２の反転入力端と接地電圧との間に抵抗７３が接続され、演算増幅器７２の出力端はＮＭＯＳトランジスタＱＪのゲートに接続されている。ＮＭＯＳトランジスタＱＪのソースは、演算増幅器７２の反転入力端と抵抗７３との接続部に接続され、演算増幅器７２、抵抗７３及びＮＭＯＳトランジスタＱＪで定電流源を形成している。ＰＭＯＳトランジスタＱＨ及びＱｉはカレントミラー回路を形成しており、該定電流源から供給された電流が該カレントミラー回路によってＰＭＯＳトランジスタＱＧ及びＱＧＢにそれぞれ供給される。ＰＭＯＳトランジスタＱＧＢのドレインが第２補助電流生成回路２０の出力端に接続され、第２補助電流ｉｓｕｂ２が出力される。
【０１１８】
このような構成において、図４で示したように、第２補助電流ｉｓｕｂ２はレーザダイオードＬＤの発光直前に発生し、レーザダイオードＬＤの応答速度を高めるためにある。第２補助電流ｉｓｕｂ２は、レーザダイオードＬＤが発光する１０ｎｓ程度前に発生するため、第２補助電流ｉｓｕｂ２の電流波形が数ｎｓ程度鈍っても光出力波形としては大きな影響はない。このため、第２補助電流生成回路２０は、１種類のトランジスタサイズで設定することができる。
【０１１９】
また、指定信号Ｓａ２の電圧値Ｖａ２と抵抗７３の抵抗値Ｒｓによって電流ｉｓ（＝Ｖａ２／Ｒｓ）が設定される。なお、電圧値Ｖａ２及び抵抗値Ｒｓは、内部の固定、又は外部から任意に設定される。また、第２補助電流ｉｓｕｂ２の電流値は、ＰＭＯＳトランジスタＱｉ及びＱＨのトランジスタサイズ比で決まる。図１１の各トランジスタは、想定される第２補助電流ｉｓｕｂ２の最大電流を十分駆動できるサイズにしておけばよい。
【０１２０】
なお、前記説明ではレーザダイオードＬＤが１つである場合を例にして説明したが、複数のレーザダイオードＬＤと１つのフォトダイオードＰＤを有する構成であるＬＤアレイ形式の半導体レーザを駆動する方式について、図１２を用いて説明する。
図１２では、半導体レーザはレーザダイオードＬＤのカソードとフォトダイオードＰＤのアノードが共通になった、いわゆるカソードコモンタイプのＬＤユニットを例にして示している。
【０１２１】
１つのレーザダイオード、例えばレーザダイオードＬＤ１に対して外部から入力される基準電圧Ｖｒ１を設定し、レーザダイオードＬＤ１の所望の発光量Ｐｏ１になるようにフォトダイオードＰＤに接続された可変抵抗Ｒｐｄでおおまかに調整する。所望の発光量Ｐｏに対して、モニタ電流ｉｐｄはＬＤユニットごとに大きくばらつくため、抵抗を可変にしてこのばらつきを調整する。Ｖｒ１＝ｉｐｄ×Ｒｐｄ（Ｒｐｄは、抵抗Ｒｐｄの抵抗値を示す。）になるようにＡＰＣが実行される。
【０１２２】
レーザダイオードＬＤ１が発光したときのモニタ電流ｉｐｄ１は、ｉｐｄ１＝Ｐｏ×Ｍ１となり、Ｍ１はレーザダイオードＬＤ１個有の定数であり、この定数はＬＤユニットごと及び同じＬＤユニット内のレーザダイオードＬＤ間でばらつく。したがって、Ｐｏ＝Ｖｒ１／(Ｍ１×Ｒｐｄ１)となり、Ｍ１のばらつきを含めて抵抗Ｒｐｄの抵抗値を調整することで設定された基準電圧Ｖｒ１に対する所望の発光量ＰｏをレーザダイオードＬＤ１に設定することができる。Ｒｐｄ１は、レーザダイオードＬＤ１の光量調整時に決定されている固定値である。基準電圧Ｖｒ１はＤ／ＡコンバータＤＡＣ１の出力電圧Ｖｄａｃ１を可変抵抗を含む抵抗分圧で設定する。ＤＡコンバータＤＡＣ１の出力が電流の場合は１つの可変抵抗でもよい。
【０１２３】
次に、レーザダイオードＬＤ２の光量を調整する。通常、各レーザダイオードの光量は同じ値に設定する。Ｐｏ＝Ｖｒ２／(Ｍ２×Ｒｐｄ１) 、モニタ電流ｉｐｄは同じＬＤユニット内でもレーザダイオードＬＤ間でばらつくのため、Ｍ１≠Ｍ２である。よって、レーザダイオードＬＤ１と同じ光量を得るためには基準電圧Ｖｒ２を変更する。Ｖｒ１≠Ｖｒ２。
【０１２４】
通常、本ＬＤ駆動装置を制御する画像入力装置６の構成を簡素化する、及び、シェーディング補正時に、共通のデータで補正するなどの目的で、基準電圧Ｖｒｅｆを設定するＤ／ＡコンバータのコードはレーザダイオードＬＤ間で同じ値になるようにする。そこで、Ｖｒ１≠Ｖｒ２を実現するために、Ｄ／Ａコンバータの出力に可変抵抗を付けて、その値を調整することで最適な基準電圧Ｖｒ２を設定する。このように、１つの可変抵抗Ｒｐｄと、レーザダイオードＬＤごとのＤ／Ａコンバータと可変抵抗により、ＬＤユニットごと及び同じＬＤユニット内のレーザダイオードＬＤ間でモニタ電流がばらついても、所望の発光量を得ることができ、更に、Ｄ／Ａコンバータのコード変更により、光量の変更、特にシェーディング補正が容易に実現することができる。
【０１２５】
このように、本第１の実施の形態における半導体レーザ駆動装置は、レーザダイオードＬＤの発光電流検出時にレーザダイオードＬＤの過発光による劣化がなく、環境温度が変化しても短い時間間隔で光量制御を行うことで光量変動がなく、ドループ特性を良好に保つが地肌汚れを発生させない適切なレベルにバイアス電流ｉｓｈを制御して、レーザ発光までの遅延時間を小さくしてレーザ光の応答性をよくすることができる。
【０１２６】
第２の実施の形態．
前記第１の実施の形態において、図４で示したように、レーザダイオードＬＤの点灯期間に遅延時間ＴＤ１及びＴＤ２を加えた期間、第２補助電流ｉｓｕｂ２を発生させるようにした。しかし、図３で示した第１遅延回路２９、第２遅延回路３０及びＯＲ回路３１，３２の構成では、図１３に示すように点灯期間が（ＴＤ１＋ＴＤ２）未満である場合、（ＴＤ１＋ＴＤ２−点灯期間）（＞０）の期間に第２補助電流ｉｓｕｂ２が出力されない場合がある。例えば、通常、第１遅延時間ＴＤ１＝１０ｎｓ、第２遅延時間ＴＤ２＝２ｎｓに設定する。これに対して、点灯期間は最小で１ｎｓ程度の場合もあり、点灯期間が１２ｎｓ未満の場合は前記のような問題が発生する。このような問題を解決するようにしたものを本発明の第２の実施の形態とする。
【０１２７】
図１４は、本発明の第２の実施の形態における半導体レーザ駆動装置における遅延回路の例を示した図である。なお、本発明の第２の実施の形態における半導体レーザ駆動装置の例を示した図は、遅延回路以外は図３と同じであることから図１４では図３と異なる部分である遅延回路のみを示している。また、図１４では、図３と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する。
図１４における図３の遅延回路３５との相違点は、図３の遅延回路３５の回路構成を変えたことにあり、これに伴って図３の遅延回路３５を遅延回路８１にした。
【０１２８】
図１４において、遅延回路８１は、ｑ（ｑは、ｑ＞１の整数）個のバッファＢ１〜Ｂｑと、ｒ（ｒは、ｒ＞０の整数）個のバッファＢＡ１〜ＢＡｒと、ＯＲ回路３１，８２とで構成されている。なお、ｑとｒは、ｑ＞ｒの関係にある。ＯＲ回路８２は、（ｑ＋ｒ＋１）個の入力端を備えており、ＯＲ回路３１の出力端がＯＲ回路８２の対応する１つの入力端に接続されている。また、ＯＲ回路３１の出力端とＯＲ回路８２の対応する１つの入力端との間に、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒが直列に接続されており、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒの各出力端は、ＯＲ回路８２の対応する入力端にそれぞれ接続されている。バッファＢｑとバッファＢＡ１との接続部の信号が第１遅延信号ＳＤ１をなし、バッファＢＡｒの出力信号が第２遅延信号ＳＤ２をなす。また、ＯＲ回路８２の出力信号が第３制御回路２６に出力される出力信号Ｓｏｒをなす。
【０１２９】
図１５は、図１４の各部の信号例を示したタイミングチャートである。なお、図１５では、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒの各遅延時間をそれぞれＴＤ３としている。遅延時間ＴＤ３を、発光信号ＳＬがアサートされたレーザダイオードＬＤの点灯期間の最小幅未満にすることで、ＯＲ回路８２の各入力端に入力される信号が重なり合い、切れ目のない出力信号Ｓｏｒを第２制御回路２６に出力することができる。具体的には、点灯期間の最小幅を１ｎｓとした場合、遅延時間ＴＤ３を１ｎｓ未満にすることで、切れ目のない出力信号Ｓｏｒが生成される。このように、点灯期間が第１遅延時間ＴＤ１と第２遅延時間ＴＤ２を加えた時間未満であっても、連続した出力信号Ｓｏｒを生成することができる。
【０１３０】
一方、第１遅延時間ＴＤ１を１０ｎｓに、第２遅延時間ＴＤ２を２ｎｓにした場合、点灯期間の最小時間１ｎｓを、ＴＤ１＋ＴＤ２＝１２ｎｓもの期間、バッファで遅延させた場合、バッファを構成するＭＯＳトランジスタのゲート容量、配線容量の負荷容量、配線抵抗、及びバッファ出力の立ち上り時間と立ち下がり時間のばらつきによって、バッファＢ１〜Ｂｑ及びＢＡ１〜ＢＡｒの直列回路の途中で発光信号ＳＬが消滅する恐れがある。図１４では、バッファの負荷として、次段のバッファ負荷以外にＯＲ回路のゲート及び配線の負荷が付いており、図３で示した遅延回路３５よりも発光信号ＳＬが消滅しやすい。
【０１３１】
図１６は、このような問題を解決するための遅延回路８１の回路例を示した図である。なお、図１６では、図１４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略する共に図１４との相違点のみ説明する。
図１６における図１４との相違点は、バッファＢＣ１〜ＢＣｓ（ｓは、ｓ＞０の整数）の直列回路を設けたことにある。
【０１３２】
図１６において、遅延回路８１は、バッファＢ１〜Ｂｑの直列回路と、バッファＢＣ１〜ＢＣｓの直列回路と、ＯＲ回路３１，８２とで構成されている。ＯＲ回路３１の出力端とＯＲ回路８２の対応する１つの入力端との間に、バッファＢＣ１〜ＢＣｓが直列に接続され、ＯＲ回路３１の出力端に別途バッファＢ１〜Ｂｑの直列回路が接続されており、該直列回路の出力端から第１遅延信号ＳＤ１が出力される。
【０１３３】
図１７は、図１６の各部の信号例を示したタイミングチャートである。
図１７から分かるように、バッファＢＣ１〜ＢＣｓは、特性が同じになるように形成されている。バッファＢＣ１〜ＢＣｓは、入力信号がハイレベルからローレベルに立ち下がってから、出力信号がローレベルと判断されるしきい値電圧以下になるまでの時間ＴＤ４が、それぞれ遅延時間ＴＤ３よりも大きくなるようにトランジスタのサイズが調整されている。このようにすることにより、第２遅延信号ＳＤ２のハイレベルの幅を広げることができる。また、遅延時間（ＴＤ１＋ＴＤ２）を形成するバッファの段数を図１４の（ｑ＋ｒ）よりも少なくすることができる。
【０１３４】
なお、図１４では、第１遅延信号ＳＤ１と第２遅延信号ＳＤ２との間に遅延回路が挿入されていることから、確実に第１遅延信号ＳＤ１が終了した後に第２遅延信号ＳＤ２の終了信号がＯＲ回路８２に入力される。しかし、図１６では、第１遅延信号ＳＤ１と第２遅延信号ＳＤ２が別回路でそれぞれ生成されるため、第２遅延信号ＳＤ２の終了を確実に第１遅延信号ＳＤ１の終了の後にするためには、図１３や図１５で示す遅延時間ＴＤ２よりも図１７で示す遅延時間ＴＤ２の方が大きくなるようにするとよい。
【０１３５】
また、図１４及び図１６では、ＯＲ回路８２を使用したがＯＲ回路８２の代わりにＡＮＤ回路を使用してもよい。ＯＲ回路を使用した場合、発光信号ＳＬの点灯論理はハイレベルであり、各バッファの出力信号の点灯論理もハイレベルであるが、バッファの代わりにインバータを使用した場合、１つのバッファに対して偶数のインバータを直列に接続した回路に置き換えるようにする。
【０１３６】
このように、本第２の実施の形態における半導体レーザ駆動装置は、第２遅延信号ＳＤ２を、第１遅延信号ＳＤ１を生成する回路とは異なる別の回路によってＯＲ回路３１の出力信号から生成するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、第２遅延信号ＳＤ２のハイレベルの幅を広げることでＯＲ回路３１の出力端からＯＲ回路８２の対応する入力端までの間に接続されたバッファの段数を減少させることができ、第２遅延信号ＳＤ２が減衰して消滅することを防ぐことができる。
【０１３７】
【発明の効果】
上記の説明から明らかなように、本発明の半導体レーザ駆動装置によれば、半導体レーザに対する設定光量と、該設定光量の１／Ｎの差分から発光電流を検出するため、発光電流検出時に過発光による半導体レーザの劣化を防止することができる。
【０１３８】
また、主走査方向の１ライン又は数ラインごとにＡＰＣを実施することにより、温度変動による半導体レーザの発振しきい値電流ｉｔｈの変動に対して短い時間間隔での光量補正を行うことができる。
【０１３９】
また、任意に設定できる第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２により、バイアス電流ｉｓｈの電流値を制御することができることから、ドループ特性を良好に保つが半導体レーザで画像を形成する際の地肌汚れが発生しない適切なレベルにバイアス電流ｉｓｈを制御することができる。
【０１４０】
また、バイアス電流値を半導体レーザの発振しきい値電流ｉｔｈに連動させることにより、温度変動による該発振しきい値電流ｉｔｈの変動に対して、安定した光応答性を確保することができる。
【０１４１】
また、温度変動によって微分効率が低下することで所望の発光量を得るために必要な発光電流ｉηが増加する分を第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２で保証することにより、温度変動時に半導体レーザのＬＥＤ発光量が増加して半導体レーザを使用して形成した画像に地肌汚れが発生することを防止することができる。
【０１４２】
また、バイアス電流ｉｓｈを半導体レーザの発振しきい値電流ｉｔｈから第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２だけ低下させたことで、光の応答性能が低下する対策として、レーザダイオードＬＤの点灯直前に第２補助電流ｉｓｕｂ２を付加してレーザダイオードＬＤを活性化させ、光の応答性をよくするすなわちレーザ発光までの遅延時間を小さくすることができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体レーザ駆動装置を使用した例を示した図である。
【図２】 電源投入時の図１の各部の波形例を示した図である。
【図３】 本発明の第１の実施の形態における半導体レーザ駆動装置の例を示した図である。
【図４】 通常動作時における図３の各信号の波形例を示したタイミングチャートである。
【図５】 ＬＤ駆動電流ｉｏｐとレーザダイオードＬＤの発光量Ｐｏの特性例を示した図である。
【図６】 図３の発光電流検出回路２８による発光電流検出動作例を示したフローチャートである。
【図７】 発光電流検出動作時における発光電流の検出例を示した図である。
【図８】 発光電流検出時における図３の各部の信号の波形例を示したタイミングチャートである。
【図９】 図３の発光電流生成回路１８の内部構成例を示した図である。
【図１０】 図３の第１補助電流生成回路１９の内部構成例を示す。
【図１１】 図３の第２補助電流生成回路２０の内部構成例を示した図である。
【図１２】 ＬＤアレイ形式の半導体レーザ駆動装置の例を示した図である。
【図１３】 図３の遅延回路３５の動作例を示したタイミングチャートである。
【図１４】 本発明の第２の実施の形態における半導体レーザ駆動装置の遅延回路の例を示した図である。
【図１５】 図１４の各部の信号例を示したタイミングチャートである。
【図１６】 本発明の第２の実施の形態における半導体レーザ駆動装置の遅延回路の他の例を示した図である。
【図１７】 図１６の各部の信号例を示したタイミングチャートである。
【図１８】 従来のＬＤ駆動電流ｉｏｐとレーザダイオードＬＤの発光量Ｐｏの特性例を示した図である。
【符号の説明】
１ レーザ記録装置
６ 画像入力装置
７ 半導体レーザ駆動装置
１１ 比較回路
１４ ＮＭＯＳトランジスタ
１５ 電圧−電流変換回路
１６ 可変抵抗
１７ 分圧回路
１８ 発光電流生成回路
１９ 第１補助電流生成回路
２０ 第２補助電流生成回路
２４ 第１制御回路
２５ 第２制御回路
２６ 第３制御回路
２７ 第４制御回路
２８ 発光電流検出回路
２９ 第１遅延回路
３０ 第２遅延回路
３１，３２ ＯＲ回路
３３ 演算回路
３４ クロック生成回路
３５ 遅延回路
ＬＤ レーザダイオード
ＡＳＷ アナログスイッチ
Ｃ ホールドコンデンサ
ＰＤ フォトダイオード
Ｂ１〜Ｂｑ，ＢＡ１〜ＢＡｒ，ＢＣ１〜ＢＣｓ バッファ
Claims (19)
- 半導体レーザから所望の発光量が得られるように該半導体レーザに供給する電流を制御して、半導体レーザの駆動制御を行う半導体レーザ駆動装置において、
前記半導体レーザの発光量を検出し、該発光量が設定値になるようにバイアス電流ｉｓｈを生成して該半導体レーザに常時供給するバイアス電流生成回路部と、
前記半導体レーザの発光を指示する外部からの発光信号を所定の第１の遅延時間ＴＤ１だけ遅延させて供給する第１の遅延回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための発光電流ｉηを生成し、該第１の遅延回路部からの出力信号に応じて該生成した発光電流ｉηを前記半導体レーザに供給する発光電流生成回路部と、
該発光電流生成回路部で生成された発光電流ｉηに対する所定の第１補助電流ｉｓｕｂ１を生成し前記発光電流ｉηと同時に前記第１の遅延回路部からの出力信号に応じて前記半導体レーザに出力する第１補助電流生成回路部と、
前記発光信号が半導体レーザの点灯を示した場合、所定の第２補助電流ｉｓｕｂ２を生成して前記半導体レーザに供給する第２補助電流生成回路部と、
前記半導体レーザの発光特性を検出して発光電流ｉηの電流値を得る発光電流検出動作を行い、前記発光電流生成回路部に対して、該得られた電流値の発光電流ｉηを出力させる発光電流検出回路部と、
を備え、
前記第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ以下であり、前記バイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ未満であり、前記バイアス電流生成回路部は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の和電流による半導体レーザの発光量が所定値になるように、前記バイアス電流ｉｓｈを生成して出力することを特徴とする半導体レーザ駆動装置。 - 前記第１の遅延回路部からの出力信号を所定の第２の遅延時間ＴＤ２だけ遅延させて出力する第２の遅延回路部を備え、前記第２補助電流生成回路部は、前記発光信号が半導体レーザの消灯を示した場合、該第２の遅延回路部からの出力信号に応じて第２補助電流ｉｓｕｂ２の出力を停止することを特徴とする請求項１記載の半導体レーザ駆動装置。
- 前記半導体レーザの発光を指示する外部からの発光信号を所定の第２の遅延時間（ＴＤ１＋ＴＤ２）だけ遅延させて出力する第２の遅延回路部を備え、前記第２補助電流生成回路部は、前記発光信号が半導体レーザの消灯を示した場合、該第２の遅延回路部からの出力信号に応じて第２補助電流ｉｓｕｂ２の出力を停止することを特徴とする請求項１記載の半導体レーザ駆動装置。
- 前記バイアス電流生成回路部は、
前記半導体レーザの発光量の検出を行い、該検出した発光量に応じた電圧を生成して出力する発光量検出回路部と、
入力された制御信号に応じて、外部から入力された所定の基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させて出力する減衰回路部と、
前記発光量検出回路部からの出力電圧及び該減衰回路部からの出力電圧を比較し、該比較結果に応じた電圧を生成して出力する比較回路部と、
入力された制御信号に応じて、該比較回路部からの出力信号に対してサンプルホールド動作を行うサンプルホールド回路部と、
該サンプルホールド回路部からの出力電圧に応じた前記バイアス電流ｉｓｈを生成して出力する電圧−電流変換回路部と、
を備えることを特徴とする請求項１、２又は３記載の半導体レーザ駆動装置。 - 前記発光電流検出回路部は、
前記半導体レーザの発光特性を検出する発光電流検出時に、
前記発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対してそれぞれ電流出力を停止させ、
前記減衰回路部に対して基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰した電圧を出力させたときのバイアス電流ｉｓｈの電流値ｉｓｈ１を検出し、
前記バイアス電流生成回路部に対してバイアス電流ｉｓｈを電流値ｉｓｈ１で固定させ、
前記発光電流生成回路部に対して生成した発光電流ｉηを出力させると共に第１補助電流生成回路部及び第２補助電流生成回路部に対してそれぞれ電流出力を停止させた状態で、前記減衰回路部に対して基準電圧Ｖｒｅｆを出力させたときのバイアス電流ｉｓｈと発光電流ｉηの和電流を検出し、
前記発光電流生成回路部から出力される発光電流ｉηの電流値を変え、所望の発光量が得られる該和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値を前記発光電流生成回路部から出力させることを特徴とする請求項４記載の半導体レーザ駆動装置。 - 前記発光電流検出回路部は、電源投入から発光電流検出動作が開始されるまでの間、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させることを特徴とする請求項５記載の半導体レーザ駆動装置。
- 前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆが所定の電圧以下である場合、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させることを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆが所定の電圧以下である場合、異常であることを示す所定の信号を外部に出力することを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させた電圧に応じたバイアス電流ｉｓｈの電流値を検出したときに該検出した電流値が所定値未満である場合、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させることを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記発光電流検出回路部は、発光電流検出動作時に、前記基準電圧Ｖｒｅｆを所定の比１／Ｎで減衰させた電圧に応じたバイアス電流ｉｓｈの電流値を検出したときに該検出した電流値が所定値未満である場合、異常であることを示す所定の信号を外部に出力することを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記発光電流検出回路部は、発光電流検出動作時に、所望の発光量が得られる前記和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値が所定値を超えると、該発光電流検出動作を停止すると共に、前記バイアス電流生成回路部、発光電流生成回路部、第１補助電流生成回路部及び第２補助電流生成回路部に対して半導体レーザへの電流供給を停止させることを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記発光電流検出回路部は、発光電流検出動作時に、所望の発光量が得られる前記和電流の電流値から前記バイアス電流値ｉｓｈ１を減算した電流値が所定値を超えると、異常であることを示す所定の信号を外部に出力することを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記発光電流生成回路部は、電流出力型のＤ／Ａコンバータをなし、前記発光電流検出回路部は、該Ｄ／Ａコンバータにデータを出力して所望の電流値の発光電流ｉηを出力させることを特徴とする請求項５又は６記載の半導体レーザ駆動装置。
- 前記Ｄ／Ａコンバータは、出力電流のフルスケール値が前記基準電圧Ｖｒｅｆに比例し、前記発光電流生成回路部は、該基準電圧Ｖｒｅｆに応じた発光電流ｉηを生成して出力することを特徴とする請求項１３記載の半導体レーザ駆動装置。
- 前記減衰回路部、比較回路部、サンプルホールド回路部、電圧−電流変換回路部、第１遅延回路部、発光電流生成回路部、第１補助電流生成回路部、第２補助電流生成回路部及び発光電流検出回路部は、１つのＩＣに集積されることを特徴とする請求項４、５、６、７、８、９、１０、１１、１２、１３又は１４記載の半導体レーザ駆動装置。
- 前記サンプルホールド回路部は、比較回路部の出力電圧で充電されるホールドコンデンサ、及び比較回路部の出力端と該ホールドコンデンサとの接続制御を行うスイッチ回路を備え、該ホールドコンデンサは前記ＩＣの外部に設けられることを特徴とする請求項１５記載の半導体レーザ駆動装置。
- 前記発光電流生成回路部は、出力する発光電流ｉηの振幅を設定する回路を備え、該回路は前記ＩＣの外部に設けられることを特徴とする請求項１５又は１６記載の半導体レーザ駆動装置。
- 前記第２補助電流生成回路部は、出力する第２補助電流ｉｓｕｂ２の電流値を調整する回路を備え、該回路は前記ＩＣの外部に設けられることを特徴とする請求項１５、１６又は１７記載の半導体レーザ駆動装置。
- 半導体レーザから所望の発光量が得られるように該半導体レーザに供給する電流を制御して、半導体レーザの駆動制御を行う半導体レーザ駆動装置を有する画像形成装置において、
前記半導体レーザ駆動装置は、
前記半導体レーザの発光量を検出し、該発光量が設定値になるようにバイアス電流ｉｓｈを生成して該半導体レーザに常時供給するバイアス電流生成回路部と、
前記半導体レーザの発光を指示する外部からの発光信号を所定の第１の遅延時間ＴＤ１だけ遅延させて出力する第１の遅延回路部と、
入力された信号に応じた、前記半導体レーザを発光させるための発光電流ｉηを生成し、該第１の遅延回路部からの出力信号に応じて該生成した発光電流ｉηを前記半導体レーザに供給する発光電流生成回路部と、
該発光電流生成回路部で生成された発光電流ｉηに対する所定の第１補助電流ｉｓｕｂ１を生成し前記発光電流ｉηと同時に前記第１の遅延回路部からの出力信号に応じて前記半導体レーザに供給する第１補助電流生成回路部と、
前記発光信号が半導体レーザの点灯を示した場合、所定の第２補助電流ｉｓｕｂ２を生成して前記半導体レーザに供給する第２補助電流生成回路部と、
前記半導体レーザの発光特性を検出して発光電流ｉηの電流値を得る発光電流検出動作を行い、前記発光電流生成回路部に対して、該得られた電流値の発光電流ｉηを出力させる発光電流検出回路部と、
を備え、
前記第１補助電流ｉｓｕｂ１と第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ以下であり、前記バイアス電流ｉｓｈと第２補助電流ｉｓｕｂ２との和は前記半導体レーザの発振しきい値電流ｉｔｈ未満であり、前記バイアス電流生成回路部は、バイアス電流ｉｓｈ、発光電流ｉη、第１補助電流ｉｓｕｂ１及び第２補助電流ｉｓｕｂ２の和電流による半導体レーザの発光量が所定値になるように、前記バイアス電流ｉｓｈを生成して出力することを特徴とする画像形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173452A JP4427277B2 (ja) | 2003-06-18 | 2003-06-18 | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003173452A JP4427277B2 (ja) | 2003-06-18 | 2003-06-18 | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011943A JP2005011943A (ja) | 2005-01-13 |
| JP4427277B2 true JP4427277B2 (ja) | 2010-03-03 |
Family
ID=34097264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003173452A Expired - Fee Related JP4427277B2 (ja) | 2003-06-18 | 2003-06-18 | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4427277B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8525864B2 (en) | 2010-03-18 | 2013-09-03 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| US11223184B2 (en) | 2017-09-06 | 2022-01-11 | Ricoh Electronic Devices Co., Ltd. | Semiconductor laser driver having electronic dimming function without using optical components |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006351945A (ja) * | 2005-06-17 | 2006-12-28 | Ricoh Co Ltd | 半導体レーザ駆動回路 |
| JP5080953B2 (ja) * | 2007-12-12 | 2012-11-21 | 株式会社リコー | 光書き込み装置及び画像形成装置 |
| JP5163116B2 (ja) | 2007-12-28 | 2013-03-13 | 株式会社リコー | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 |
| JP2009182050A (ja) * | 2008-01-29 | 2009-08-13 | Ricoh Co Ltd | レーザ光量制御装置、レーザ光量制御方法、画像形成装置 |
| JP2009236983A (ja) * | 2008-03-26 | 2009-10-15 | Hitachi Via Mechanics Ltd | レーザーダイオード出力調整方法 |
| JP5493371B2 (ja) * | 2009-02-06 | 2014-05-14 | 富士ゼロックス株式会社 | 露光装置、画像形成装置及び露光制御プログラム |
| JP5667746B2 (ja) * | 2009-02-10 | 2015-02-12 | キヤノン株式会社 | 画像形成装置 |
| JP6225475B2 (ja) * | 2013-05-15 | 2017-11-08 | 株式会社リコー | 半導体レーザー駆動装置及び画像形成装置 |
| JP6335643B2 (ja) * | 2014-05-23 | 2018-05-30 | キヤノン株式会社 | 画像形成装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211364A (ja) * | 1992-01-30 | 1993-08-20 | Mitsubishi Rayon Co Ltd | レーザダイオードの光出力制御回路 |
| JPH05218553A (ja) * | 1992-02-05 | 1993-08-27 | Mitsubishi Electric Corp | レーザダイオード駆動装置 |
| JPH06302883A (ja) * | 1993-04-16 | 1994-10-28 | Fuji Xerox Co Ltd | 半導体レーザ駆動装置 |
| JPH08216451A (ja) * | 1995-02-14 | 1996-08-27 | Nec Corp | 電子写真記録装置 |
| JP2001053377A (ja) * | 1999-08-06 | 2001-02-23 | Asahi Optical Co Ltd | 半導体レーザ駆動装置 |
| JP2002321402A (ja) * | 2001-04-25 | 2002-11-05 | Ricoh Co Ltd | 画像形成装置 |
| US6917639B2 (en) * | 2001-08-09 | 2005-07-12 | Ricoh Company, Ltd. | Laser driver circuit |
| JP4698086B2 (ja) * | 2001-08-09 | 2011-06-08 | 株式会社リコー | 半導体レーザ駆動回路及び画像形成装置 |
-
2003
- 2003-06-18 JP JP2003173452A patent/JP4427277B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8724082B2 (en) | 2010-03-04 | 2014-05-13 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| US8525864B2 (en) | 2010-03-18 | 2013-09-03 | Ricoh Company, Ltd. | Semiconductor laser driver and image forming apparatus incorporating same |
| US11223184B2 (en) | 2017-09-06 | 2022-01-11 | Ricoh Electronic Devices Co., Ltd. | Semiconductor laser driver having electronic dimming function without using optical components |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011943A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4427277B2 (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を使用した画像形成装置 | |
| US8896648B2 (en) | Laser driving unit and image forming apparatus | |
| US5966395A (en) | Semiconductor laser drive device and image recording device | |
| US7480320B2 (en) | Semiconductor laser driving device, semiconductor laser driving method, and image forming apparatus using semiconductor laser driving device | |
| US8995486B2 (en) | Semiconductor laser control device and image forming device | |
| JP4471597B2 (ja) | 半導体レーザ駆動装置及び半導体レーザ駆動装置を使用した画像形成装置 | |
| JP4912283B2 (ja) | 半導体装置、その半導体装置を使用した半導体レーザ駆動装置及び画像形成装置 | |
| JP2011187494A (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 | |
| KR101279745B1 (ko) | 반도체 레이저 구동 장치 및 그 반도체 레이저 구동 장치를 구비한 화상 형성 장치 | |
| US7224380B2 (en) | Light-emitting device driver and image forming apparatus | |
| JP2011198919A (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 | |
| JP3695413B2 (ja) | 発光素子駆動装置および画像形成装置 | |
| JP2005063997A (ja) | 発光素子駆動装置及び画像形成装置 | |
| JP2008233115A (ja) | 光量制御装置および光走査装置および画像形成装置 | |
| JP4158568B2 (ja) | 光源制御装置 | |
| JP4374936B2 (ja) | 光量制御装置及び画像形成装置 | |
| JP2011198918A (ja) | 半導体レーザ駆動装置及びその半導体レーザ駆動装置を備えた画像形成装置 | |
| JP5717402B2 (ja) | 画像形成装置 | |
| JP2010167587A (ja) | 画像形成装置、画像形成制御方法、画像形成制御プログラム及び記録媒体 | |
| JPH0530314A (ja) | 画像形成装置 | |
| JPH0883948A (ja) | 半導体レーザ装置、情報記録再生装置及び画像記録装置 | |
| JP4797418B2 (ja) | 発光素子駆動装置 | |
| JP2006088362A (ja) | 画像形成装置 | |
| JP2000307356A (ja) | 負帰還制御回路、発光手段駆動回路、半導体レーザ駆動回路および電子写真装置 | |
| JP2008292685A (ja) | 補正値決定装置、補正値決定方法、及び、光学走査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080131 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091208 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4427277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121218 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131218 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |