JP4414968B2 - 光ファイバトランシーバのための集積メモリマップコントローラ回路 - Google Patents

Description

本発明は、一般に光ファイバトランシーバの分野に関し、より詳細には、トランシーバ内で制御、設定、モニタリング、及び、識別作動を達成するために使用される回路に関する。

光ファイバトランシーバ内の最も基本的な二つの電子回路は、高速のデジタルデータを受け取り、ＬＥＤ又はレーザダイオードを電気的に駆動して同等な光パルスを作り出すレーザ駆動回路、及び、比較的小さな信号を光検出器から取り込み、それらを増幅及び制限して均一な振幅のデジタル電子出力を作り出す受信回路である。これらの基本的な機能に加え、また時にはこれらと併用して、トランシーバ回路によって処理されるべき他のいくつかのタスクがあり、同様にその機能性を向上させるために、トランシーバ回路によって任意選択的に処理されるべきいくつかのタスクがある。これらのタスクには、以下のものが含まれる。ただし、以下のものに限定はされない。

−設定機能：これらは、レーザダイオードの閾値電流といった構成要素の特性変動を考慮して、一般に工場で部品ごとに行われる必要な調節に関する。
−識別：これは、典型的には「ＥＥＰＲＯＭ（電気的消去可能及びプログラム可能読み出し専用メモリ）」である汎用メモリ、又は他の不揮発性メモリに関する。メモリは、トランシーバの型式、能力、シリアル番号、及び種々の規格との互換性を識別する種々の情報を記憶するために使用されるシリアル通信規格を用いてアクセス可能であることが望ましい。標準的ではないが、サブ構成要素の改訂及び工場試験データなどの追加情報をこのメモリに更に記憶することが望ましいであろう。
−目の安全性及び一般的障害検知：これらの機能は、異常かつ潜在的に危険な作動パラメータを識別し、適切であればこれらをユーザに報告し、及び／又は、レーザの運転停止を実行するために使用される。

更に、多くのトランシーバにおいて、制御回路が以下の追加機能の一部又は全てを実行することが望ましい。
−温度補償機能：例えば、スロープ効率などの重要なレーザ特性において既知の温度変動に対して補償する。
−モニタリング機能：トランシーバの作動特性と環境とに関する様々なパラメータをモニタする。モニタすることが必要と思われるパラメータには、レーザバイアス電流、レーザ出力、受信電力レベル、供給電圧、及び温度が含まれる。理想的には、これらのパラメータは、モニタされてホスト装置に、従ってトランシーバのユーザに対して報告されるか又は利用可能にされるべきである。

−電源オン時間：トランシーバの制御回路は、トランシーバが電源オン状態であった総時間を常時追跡し、ホスト装置にこの時間値を報告するか又は利用可能にするのが望ましい。
−マージン処理：「マージン処理」とは、一般的にトランシーバの能動構成要素を駆動するのに使用される制御信号をスケーリングすることにより、エンドユーザが理想の作動条件からの既知のずれにおけるトランシーバの性能を試験することができる機構である。

−他のデジタル信号：デジタル入力及び出力の極性及び出力形式に対する様々な要件にトランシーバを適合させるようにホスト装置がトランシーバを設定できるようにすることが望ましい。例えば、デジタル入力は、送信機の使用不可及び速度選択機能のために使用され、一方、出力は、送信機の障害及び信号断(loss of signal)の状況を標示するために使用される。設定値は、一又は二以上の２進入出力信号の極性を決める。いくつかのトランシーバでは、例えばデジタル入力又は出力値と一緒に使用されるスケール係数を指定することにより一又は二以上のデジタル入力又は出力値のスケールを指定するためにこの設定値を使用することが望ましい。

殆どのトランシーバにおいては、これらの追加機能は、部分的にはそのコストのために、たとえあったとしてもわずかしか実装されない。これらの機能のいくつかは、例えば、レーザ駆動又は受信回路内にいくつかの機能を含ませることにより（例えば、レーザ駆動回路内のある程度の温度補償）、又は、市販のマイクロコントローラ集積回路を使用して、認識目的の汎用「ＥＥＰＲＯＭ」を使用する個別の回路を使用して実装されてきた。しかし、今日まで、これらの機能全てと、更にここに列挙されていない追加機能とをサポートする一様な装置アーキテクチャをコスト効率よく提供するいかなるトランシーバも存在していない。

本発明の目的は、簡単明瞭なメモリマップアーキテクチャと単純なシリアル通信機構とを使用して、上述の機能性の全て（又は、任意のサブセット）を達成する一般的で柔軟な集積回路を提供することである。
図１は、典型的な従来技術の光ファイバトランシーバの基本的な特性の概略図である。主回路１は、少なくとも、送信受信回路の経路、電源１９、及び接地接続１８を包含する。受信回路は、一般に、機械的なファイバ端子と、フォトダイオードと、前置増幅器（プリアンプ）回路とを包含する受信光学サブアセンブリ（ＲＯＳＡ）２で構成される。「ＲＯＳＡ」は、次に、「ＲＸ＋」及び「ＲＸ−」ピン１７を通じて外部回路に接続された固定出力スイングデジタル信号を生成する機能を有する後置増幅器（ポストアンプ）集積回路４に接続される。ポストアンプ回路はまた、適度な強さの光入力の有無を指示する「信号検知」又は「信号損失」として知られるデジタル出力信号を提供することが多い。「信号検知」出力は、ピン１８に出力として提供される。送信回路は、一般に、送信光学サブアセンブリ（ＴＯＳＡ）３とレーザ駆動集積回路５で構成されることになる。「ＴＯＳＡ」は、機械的なファイバ端子、及び、レーザダイオード又はＬＥＤを包含する。レーザ駆動回路は、レーザに対して一般にＡＣ駆動及びＤＣバイアス電流を提供することになる。ＡＣ駆動用の信号入力は、「ＴＸ＋」及び「ＴＸ−」ピン１２から得られる。一般に、レーザ駆動回路には、バイアス電流（又は、出力電力）レベル及びレーザに対するＡＣ変調駆動などの特定のパラメータを個別に工場設定する必要がある。通常、これは、可変抵抗器を調節するか、又は工場で選定された抵抗器７及び９（すなわち、工場選定された抵抗値を有する）を取り付けることにより実行される。更に、バイアス電流及び変調の温度補償が必要な場合が多い。この機能は、レーザ駆動集積回路に一体化されるか、又はサーミスタ６及び８のような外部温度感応素子の使用により達成することができる。

上述の最も基本的な機能に加えて、いくつかのトランシーバのプラットフォーム規格には、更に別の機能性が含まれる。この例には、「ＧＢＩＣ」規格に説明された「ＴＸ」使用不可１３及び「ＴＸ」障害１４ピンがある。「ＧＢＩＣ」規格では、「ＴＸ」使用不可ピンにより送信機はホスト装置により停止させられ、一方で「ＴＸ」障害ピンは、レーザ又は関連するレーザ駆動回路内に存在する何らかの障害条件をホスト装置に指示するものである。この基本的な説明に加え、「ＧＢＩＣ」規格は、リセット作動と他のアクションとを実行するためにこれらの制御がどのように機能し互いに対話するかを説明する一連のタイミング図を含む。この機能性の大部分は、レーザ回路内に障害の条件が存在する時、目に危険な放射レベルを防止することを狙いとしている。これらの機能は、レーザ駆動回路自体か、又は任意選択的の追加の集積回路１１に一体化することができる。最後に、「ＧＢＩＣ」規格はまた、「ＥＥＰＲＯＭ」１０が、クロック１５とデータ１６ラインとで構成されたシリアルインタフェース（「ＥＥＰＲＯＭ」製品の「ＡＴＭＥＬ ＡＴ２４Ｃ０１Ａ」系列のシリアルインタフェースを使用して形成される）を通じて読み出せる標準化されたシリアルＩＤ情報を記憶するように要求する。
機械的ファイバ端子の代替として、いくつかの従来技術のトランシーバは、標準的な雄の光ファイバコネクタである光ファイバピグテールを使用する。
全トランシーバ機能の半分だけが実装された光ファイバ送信機又は受信機にも同様の原理が適用されることは明らかである。

本発明は、好ましくは、レーザ送信機とフォトダイオード受信機とを有するトランシーバを制御するための、時にコントローラと呼ばれる単一チップ集積回路として実施される。このコントローラは、トランシーバに関する情報を記憶するためのメモリと、レーザ送信機及びフォトダイオード受信機から複数のアナログ信号を受信し、受信したアナログ信号をデジタル値に変換し、そのデジタル値をメモリ内の所定の領域に記憶するアナログ／デジタル変換回路を含む。比較論理回路は、限界値と一又は二以上のデジタル値とを比較し、その比較に基づいてフラッグ値を生成し、そのフラッグ値をメモリ内の所定の領域に記憶する。コントローラ内の制御回路は、メモリ内に記憶された一又は二以上の値に従ってレーザ送信機の作動を制御する。シリアルインタフェースは、ホスト装置がメモリ内の領域で読取り及び書込みができるようにするために設けられる。コントローラの複数の制御機能と複数のモニタリング機能とは、ホストコンピュータがコントローラ内の対応するメモリマップ領域にアクセスすることにより実行される。

いくつかの実施形態では、コントローラは、トランシーバの累積作動時間に相当する時間値を生成するための累積時計を更に含み、その生成された時間値は、シリアルインタフェースを通じて読み込み可能である。
いくつかの実施形態では、コントローラは、トランシーバの電源電圧レベルに対応する電力レベル信号を生成する電源電圧センサを更に含む。これらの実施形態においては、アナログ／デジタル変換回路が構成され、電力レベル信号をデジタル電力レベル値に変換し、デジタル電力レベル値をメモリ内の所定の電力レベルの領域に記憶する。更に、コントローラの比較論理回路は、デジタル電力レベル値を電力（すなわち、電圧）レベル限界値と比較し、デジタル電力レベル信号の電力レベル限界値との比較に基づいてフラッグ値を生成し、電力レベルフラッグ値をメモリ内の所定の電力レベルフラッグ領域に記憶するための論理回路を任意選択で含むことができる。尚，電源電圧センサは、受信された光信号の電力レベルとは別個のトランシーバの電圧供給レベルを計測する。

いくつかの実施形態では、コントローラは、トランシーバの温度に対応する温度信号を生成する温度センサを更に含む。これらの実施形態では、アナログ／デジタル変換回路が構成されて温度信号をデジタル温度値に変換し、デジタル温度値をメモリ内の所定の温度の領域に記憶する。更に、コントローラの比較論理回路は、デジタル温度値を温度限界値と比較するための論理回路を任意選択で含み、デジタル温度信号と温度限界値との比較に基づいてフラッグ値を生成し、温度フラッグ値をメモリ内の所定の温度フラッグ領域に記憶することができる。
いくつかの実施形態では、コントローラは、制御回路が発生した一又は二以上の制御信号をメモリに記憶された調節値に従って調節するための「マージン処理」回路を更に含む。
本発明の更に別の目的と特徴は、図面と共に検討すると、以下の詳細説明及び特許請求の範囲から更に容易に明らかになるであろう。

本発明に基づくトランシーバ１００は、図２及び３に示される。トランシーバ１００は、「光受信機サブアセンブリ（ＲＯＳＡ）」１０２及び「光送信機サブアセンブリ（ＴＯＳＡ）」１０３に加え、高速電気信号を外部に通信する関連する後置増幅器１０４及びレーザ駆動装置１０５集積回路を含む。しかし、この場合、他の全ての制御及び設定機能は、コントローラＩＣと呼ばれる第３の単一チップ集積回路１１０で実行される。

コントローラＩＣ１１０は、エンドユーザとの全ての低速通信を処理する。これらは、「信号の損失（ＬＯＳ）」１１１、「送信機障害指示（ＴＸ ＦＡＵＬＴ）」１４、及び「送信機使用不可入力（ＴＸＤＩＳ）」１３のような標準化されたピン機能を含む。コントローラＩＣ１１０は、コントローラ内のメモリマップ領域にアクセスするための、メモリインタフェースとも呼ばれる２線シリアルインタフェース１２１を有する。以下に示される「メモリマップ表」１、２、３、及び４は、本発明の一実施形態で実施されたトランシーバコントローラの一実施形態に対する例示的なメモリマップである。尚、「メモリマップ表」１、２、３、及び４は、本明細書に説明された値及び制御機能のメモリマップを示すことに加えて、この明細書の範囲外であって、従って本発明の一部ではないいくつかのパラメータ及び制御機構も示している。

インタフェース１２１は、ホスト装置のインタフェースの入出力線、一般にはクロック（ＳＣＬ）線１５及びデータ（ＳＤＡ）線１６に連結される。好ましい実施形態では、シリアルインタフェース１２１は、「ＧＢＩＣ」及び「ＳＦＰ」規格でも使用される２線シリアルインタフェース規格に従って作動するが、他のシリアルインタフェースも代替実施形態では同等に良く使用することができる。２線シリアルインタフェース１２１は、全ての設定とコントローラＩＣ１１０の照会とのために使用され、メモリマップ装置としての光電子トランシーバの制御回路にアクセスすることを可能にする。換言すれば、表とパラメータは、コントローラ内の一又は二以上の不揮発性メモリ装置１２０、１２２、及び１２８（例えば、「ＥＥＰＲＯＭ」装置）の所定のメモリ領域に書き込むことにより設定され、それに対して、診断用と他の出力及びステータスとの値は、同じ不揮発性メモリ装置１２０、１２２、及び１２８の所定のメモリ領域を読み込むことにより出力される。この手法は、「ＥＥＰＲＯＭ」内に記憶された識別・能力性データを読み出すために２線シリアルインタフェースが使用される多くのトランシーバの現在規定されているシリアルＩＤ機能性と一致する。

尚、メモリ装置１２０、１２２、及び１２８内のメモリ領域のいくつかは、デュアルポートであるか、又は、更にいくつかの例ではトリプルポートである。換言すれば、これらのメモリマップ領域は、シリアルインタフェース１２１を通じて読み出され、ある場合には書き込むことができるが、それらはまた、コントローラ１１０内の別の回路により直接アクセスされる。例えば、メモリ１２０に記憶された特定の「マージン処理」値は、論理回路１３４により直接読み込まれて、Ｄ／Ａ出力装置１２３に送られている駆動レベル信号を調節する（すなわち、上方又は下方にスケーリングする）ために使用される。同様に、（Ａ）論理回路１３１により書き込まれた、及び、（Ｂ）論理回路１３１により直接読み出されたフラッグ記憶メモリ１２８がある。メモリ装置内にはなく実質的にデュアルポートであるメモリマップ領域の例は、クロック１３２の出力又は結果レジスタである。この場合、レジスタ内に累積された時間値は、シリアルインタフェース１２１を通じて読取り可能であるが、クロック回路１３２内の回路により書き込まれる。

クロック１３２の結果レジスタに加え、コントローラのそれぞれのサブ回路の入力又は出力におけるレジスタとして、コントローラ内の他のメモリマップ領域を利用することができる。例えば、論理回路１３４の作動を制御するために使用されるマージン処理値は、メモリ装置１２８内に記憶されずに、論理回路１３４又はその近くのレジスタに記憶することができる。別の例では、「ＡＤＣ」１２７により生成された計測値をレジスタに記憶することができる。メモリインタフェース１２１は、対応する所定のメモリマップ領域に記憶されたデータにアクセスするように指令を受け取った時は何時でも、メモリインタフェースがこれらのレジスタのそれぞれにアクセスできるように構成される。そのような実施形態において、「メモリ内の領域」には、コントローラ全体のメモリマップレジスタが含まれる。

代替実施形態では、クロック１３２の結果レジスタ内の時間値、又はその時間値に相当する値が、メモリ１２８を有するメモリ領域に定期的に記憶される（例えば、これは装置作動の１分ごと、又は１時間ごとに一回実行することができる）。この代替実施形態において、インタフェース１２１を通じてホスト装置により読み込まれる時間値は、クロック１３２の結果レジスタ内の値が現在の時間値であるのとは対照的に、メモリ１２８に記憶された前回の時間値である。

図２及び３に示されるように、コントローラＩＣ１１０は、レーザ駆動装置１０５及び受信機構成要素と接続している。これらの接続により、多重機能が提供される。コントローラＩＣは、多くのＤ／Ａ変換器１２３を有している。好ましい実施形態では、Ｄ／Ａ変換器は、電流供給装置として実装されるが、他の実施形態では、Ｄ／Ａ変換器は電圧供給装置を使用して実行することができ、更に他の実施形態では、Ｄ／Ａ変換器はデジタル電位差計を使用して実行することができる。好ましい実施形態では、Ｄ／Ａ変換器の出力信号は、レーザ駆動回路１０５の重要なパラメータを制御するために使用される。一実施形態では、Ｄ／Ａ変換器１２３の出力は、レーザバイアス電流を直接制御し、同じくレーザに対するＡＣ変調レベル（一定バイアス作動）を制御するために使用される。別の実施形態では、コントローラ１１０のＤ／Ａ変換器１２３の出力は、ＡＣ変調レベル（一定出力作動）に加えて、レーザ駆動装置１０５の平均出力電力レベルを制御する。

好ましい実施形態では、コントローラ１１０は、レーザの温度依存特性を補償するための機構を含む。これは、コントローラＩＣ１１０内の温度センサ１２５により計測された温度の関数である値を制御出力に対して割り当てるために使用される温度ルックアップ表１２２を使用してコントローラ１１０内で実行される。代替実施形態では、レーザ駆動装置１０５の特性を制御するために、コントローラ１１０は、電圧供給装置出力を有するＤ／Ａ変換器を使用するか、又は、一又は二以上のＤ／Ａ変換器１２３をデジタル電位差計と置き換えることさえできる。また、図２は、レーザ駆動装置１０５がコントローラ１１０からの入力を受け入れるように特に設計されているシステムを示すが、他の多くのレーザ駆動ＩＣを有するコントローラＩＣ１１０を用いてそれらの出力特性を制御することができることにも注意すべきである。

温度依存のアナログ出力制御に加えて、コントローラＩＣは、多くの温度に依存しない（一つのメモリ設定値）アナログ出力を具備することができる。これらの温度に依存しない出力により多くの機能が提供されるが、特に関連ある一つの応用は、処理に起因するそれらの装置の特性変動を補償するためのレーザ駆動装置１０５又は後置増幅器１０４の他の設定に対するの精密調節である。この一例は、受信機の後置増幅器１０４の出力スイングであろう。通常は、そのようなパラメータは、設定された抵抗器を使用することで、設計時に所望の値に固定される。しかし、それは、多くの場合、後置増幅器集積回路１０４の製造に付随する通常の処理変動が、設定固定の抵抗器による得られる出力スイングに望ましくない変動を引き起こすことになる。本発明を使用して、追加のＤ／Ａ変換器１２３により生成されたコントローラＩＣ１１０のアナログ出力は、製造設定時における部品ごとの出力スイング設定を調節又は補償するために使用される。

コントローラからレーザ駆動装置１０５に対する接続に加えて、図２は、レーザ駆動装置１０５からコントローラＩＣ１１０までのいくつかの接続、及び、「ＲＯＳＡ」１０２及び後置増幅器１０４からコントローラＩＣ１１０までの同様の接続を示す。これらは、診断フィードバックをコントローラＩＣ内のメモリマップ領域を通じてホスト装置に提供するために、コントローラＩＣ１１０が使用するアナログモニタリング接続である。好ましい実施形態のコントローラＩＣ１１０は、多くのアナログ入力を有する。アナログ入力信号は、トランシーバ及び／又は受信機回路の作動条件を指示する。これらのアナログ信号は、マルチプレクサ１２４により走査され、アナログ／デジタル変換器（ＡＤＣ）１２７を使用して変換される。ＡＤＣ１２７は、好ましい実施形態では１２ビットの分解能を有するが、別の実施形態では、別の分解能レベルのＡＤＣを使用することができる。変換値は、所定のメモリ領域、例えば図３に示される診断値及びフラッグ記憶装置１２８に記憶され、メモリの読み込みを通じてホスト装置に対してアクセス可能である。これらの値は、工場での較正手順の一部として、標準単位（ミリボルト又はマイクロワットのような）に対して較正される。

コントローラＩＣ内のメモリマップ領域に記憶されたデジタル化された量は、以下に限定されるものではないが、レーザバイアス電流、送信レーザ出力、及び、受信出力（「ＲＯＳＡ」１０２内のフォトダイオード検知器により計測される）を含む。メモリマップ表（例えば、表１）において、計測レーザバイアス電流は、パラメータＢ_inとして示され、計測送信レーザ出力は、Ｐ_inとして示され、計測受信出力はＲ_inとして示される。メモリマップ表は、典型的な実施形態においてこれらの計測値が記憶されているメモリ領域を示し、また、対応する限界値、フラッグ値、及び設定値（例えば、フラッグの極性を指示するための）がどこに記憶されているかを示す。

図３に示されるように、コントローラ１１０は、電圧供給センサ１２６を含む。このセンサにより生成されたアナログ電圧レベル信号は、ＡＤＣ１２７によりデジタル電圧レベル信号に変換され、このデジタル電圧レベル信号は、メモリ１２８に記憶される。好ましい実施形態では、Ａ／Ｄ入力「ｍｕｘ」１２４及びＡＤＣ１２７は、モニタされた信号をデジタル信号に自動的に定期的に変換してこれらのデジタル値をメモリ１２８内に記憶するように、クロック信号により制御される。

更に、デジタル値が生成されると、コントローラの値比較論理回路１３１は、これらの値を所定の限界値と比較する。限界値は、工場でメモリ１２８内に好ましくは記憶されるが、ホスト装置が最初にプログラムされていた限界値を新しい限界値で上書きしてもよい。モニタされた各信号は、下限値及び上限値と自動的に比較され、診断値及びフラッグ記憶装置１２８にその後記憶される二つの限界フラッグ値が生成されることになる。意味のある上限値又は下限値のない任意のモニタ信号に対しては、限界値をフラッグが決して立たないような値に設定することができる。

限界フラッグはまた、時に警報及び警告呼び出しフラッグでもある。ホスト装置（又は、エンドユーザ）は、トランシーバリンクに障害を引き起こした可能性が高い条件（警報フラッグ）が存在するかどうか、又は、障害がすぐに発生する可能性が高いと予想する条件が存在するかどうかを判断するために、これらのフラッグをモニタすることができる。そのような条件の例は、ゼロまで下降して送信機出力の即座の障害を指示するレーザバイアス電流であり、又は、定格値を５０％を超えて上回り、レーザの寿命終了の条件を指示する一定出力モードのレーザバイアス電流であろう。従って、自動的に生成された限界フラッグは、内部に記憶された限界値に基づいてトランシーバの機能性に対して単純な合否の決定を下すので有益である。

好ましい実施形態では、障害制御及び論理回路１３３は、内部「ＬＯＳ（信号の損失）」入力及び「障害入力」信号と共に、警報及び警告フラッグの論理和を取り、ホストインタフェースに連結されて、従ってホスト装置に利用可能にされた２進トランシーバ障害（ＴｘＦａｕｌｔ）信号を生成する。ホスト装置は、「ＴｘＦａｕｌｔ」信号をモニタし、警報又は警告の原因を判断するために、トランシーバ内の全ての警報及び警告フラッグと、同じく対応するモニタ信号を自動的に読み出すことにより、「ＴｘＦａｕｌｔ」信号の表明に応答するようにプログラムすることができる。
障害制御及び論理回路１３３は、更に、受信回路（図２の「ＲＯＳＡ」）から受け取った信号損失（ＬＯＳ）信号をホストインタフェースに伝達する。

障害制御及び論理回路１３３の別の機能は、目の安全を保証する必要がある時に、送信機（図２の「ＴＯＳＡ」）の作動を使用不可にすることである。レーザ駆動装置の状態と「Ｔｘ Ｄｉｓａｂｌｅ」出力との間には、規格で規定された対話があり、それは、障害制御及び論理回路１３３により実行される。論理回路１３３が目の安全に対して危険になり得る問題を検知すると、コントローラの「Ｔｘ Ｄｉａｂｌｅ」信号の作動によりレーザ駆動装置が使用不可にされる。ホスト装置は、ホストインタフェースの「ＴｘＤｉｓａｂｌｅＣｍｄ」線上で指令信号を送ることにより、この条件をリセットすることができる。
障害制御及び論理回路１３３の更に別の機能は、メモリ１２８に記憶された一組の設定フラッグの決定に従って、その入力信号及び出力信号の極性を判断することである。例えば、回路１３３の「信号の損失（ＬＯＳ）」出力は、メモリ１２８に記憶された対応する設定フラッグにより判断される時、論理「ロー」にも論理「ハイ」にもすることができる。

メモリ１２８に記憶された他の設定フラッグ（表４参照）は、警告及び警報フラッグの各々の極性を判断するために使用される。メモリ１２８に記憶された更に別の設定値は、それぞれのモニタされたアナログ信号をデジタル信号に変換する時に「ＡＤＣ」１２７により適用されたスケーリングを判断するために使用される。
代替実施形態では、ホストインタフェースにおけるコントローラ１１０に対する別の入力は、速度選択信号である。図３において、速度選択信号は、論理回路１３３に入力される。このホスト生成信号は、通常は、受信機（ＲＯＳＡ１０２）により受け取られるデータの期待されるデータ速度を特定するデジタル信号であろう。例えば、速度選択信号は、高速及び低速（例えば、２．５Ｇｂ／ｓ及び１．２５Ｇｂ／ｓ）のデータ速度を表す二つの値を有する。コントローラは、速度選択信号により特定された値に対応する帯域幅にアナログ受信回路を設定するための制御信号を生成することにより、速度選択信号に応答する。

上述の機能の全ての組合せがこのトランシーバコントローラの好ましい実施形態には望ましいが、同業者には、これらの機能のサブセットのみを実施する装置もまた大いに役立つことが明白である。同様に、本発明は、送信機及び受信機に適用可能であり、ただ単にトランシーバだけに適用されるわけではない。最後に、本発明のコントローラが、マルチチャンネルの光リンクの用途に適切であることに注目すべきである。

従来技術の光電子トランシーバのブロック図である。 本発明による光電子トランシーバのブロック図である。 図２の光電子トランシーバのコントローラ内のモジュールのブロック図である。

符号の説明

１１０ コントローラ
１２０、１２２、１２８ メモリ
１２１ シリアルインタフェース
１２３−１、１２３−２ 制御回路
１２７ アナログ／デジタル変換回路
１３１ 比較論理回路

Claims (7)

1. 光電子トランシーバであって、
   レーザ送信部（１０３，１０５）と、
   光受信部（１０２，１０４）と、
   光電子トランシーバに関連する情報を記憶するための一又は二以上のメモリアレーを含むメモリ（１２０，１２２，１２８）と、
   前記光電子トランシーバから、当該光電子トランシーバの作動条件に対応した複数のアナログ信号を受信し、受信した当該アナログ信号をデジタル値に変換し、当該デジタル値を前記メモリ内の所定のメモリマップされた領域に記憶するようにされたアナログ
   ／デジタル変換回路部（１２７）と、
   前記デジタル値を限界値と比較してフラッグ値を生成するようにされた比較論理回路部（１３１）とを含み、前記フラッグ値は、光電子トランシーバの作動中に前記メモリ内の所定のフラッグ記憶領域に格納され、そして、
   ホストから受け取った前記所定のメモリマップされた領域のためのメモリ・アドレスを含む命令に従って、前記所定のメモリマップされたフラッグ記憶領域を含む前記メモリ内のメモリマップされた領域から当該ホストが読み出し動作を行えるようにするインターフェース部（１２１）を含んでいる光電子トランシーバ。
2. 前記アナログ／デジタル変換回路部（１２７）は、電力レベル信号をデジタル電力レベル値に変換し、そして当該デジタル電力レベル値を前記メモリ内の所定のメモリマップされた電力レベル領域に記憶するようにされており、前記ホストから受け取った命令が前記所定のメモリマップされた電力レベル領域のためのメモリ・アドレスを含むときは、前記デジタル電力レベル値が前記インターフェースを介して読み出し可能である、請求項１に記載の光電子トランシーバ。
3. 前記比較論理回路部は、デジタル電力レベル値を電力限界値と比較し、当該比較に基づいて電力フラッグ値を生成し、そして当該電力フラッグ値を前記メモリ内の所定のメモリマップされた電力フラッグ領域に記憶するためのロジック回路を含んでおり、前記ホストから受け取った命令が前記所定のメモリマップされた電力フラッグ領域のためのメモリ・アドレスを含むときは、前記メモリ内に記憶されている前記電力フラッグ値が前記インターフェースを介して読み出し可能である、請求項１に記載の光電子トランシーバ。
4. 前記アナログ／デジタル変換回路部（１２７）は、温度信号をデジタル温度値に変換し、そして当該デジタル温度値を前記メモリ（１２８）内の所定のメモリマップされた温度領域に記憶するようにされており、前記ホストから受け取った命令が前記所定のメモリマップされた温度領域のためのメモリ・アドレスを含むときは、前記メモリ内に記憶された前記デジタル温度値が前記インターフェースを介して読み出し可能である、請求項１に記載の光電子トランシーバ。
5. 前記比較論理回路部（１３１）は、デジタル温度値を温度限界値と比較し、当該比較に基づいて温度フラッグ値を生成し、そして当該電力フラッグ値を前記メモリ（１２８）内の所定のメモリマップされた温度フラッグ領域に記憶するためのロジック回路を含んでおり、前記ホストから受け取った命令が前記所定のメモリマップされた温度フラッグ領域のためのメモリ・アドレスを含むときは、前記メモリ内に記憶されている前記温度フラッグ値が前記インターフェースを介して読み出し可能である、請求項４に記載の光電子トランシーバ。
6. 前記複数のアナログ信号には、レーザバイアス電流、レーザ出力電力、及び、受信電力からなる組より選択される二つのアナログ信号が含まれている、請求項１に記載の光電子トランシーバ。
7. 前記アナログ／デジタル変換回路部（１２７）は、光電子トランシーバのアナログ電源電圧レベル信号を受信し、当該電源電圧レベル信号をデジタル電圧レベル値に変換し、そして、当該デジタル電圧レベル値を前記メモリ（１２８）内の所定のメモリマップされた電圧レベル領域に記憶するようにされており、前記ホストから受け取った命令が前記所定のメモリマップされた電圧レベル領域のためのメモリ・アドレスを含むときは、前記メモリ内に記憶された前記デジタル電圧レベル値が前記インターフェースを介して読み出し可能である、請求項１に記載の光電子トランシーバ。

Images