JP4395880B2 - スイッチング電源装置の同期整流回路 - Google Patents
スイッチング電源装置の同期整流回路 Download PDFInfo
- Publication number
- JP4395880B2 JP4395880B2 JP2000270587A JP2000270587A JP4395880B2 JP 4395880 B2 JP4395880 B2 JP 4395880B2 JP 2000270587 A JP2000270587 A JP 2000270587A JP 2000270587 A JP2000270587 A JP 2000270587A JP 4395880 B2 JP4395880 B2 JP 4395880B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- rectifying
- rectifying switching
- circuit
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明はスイッチング電源装置に関わり、特に整流素子として整流スイッチング素子を用いて主スイッチング素子との同期整流を行なうスイッチング電源装置の同期整流回路に関する。
【0002】
【発明が解決しようとする課題】
一般に、この種のスイッチング電源装置においては、トランスの2次巻線に誘起した電圧を整流する整流回路に整流ダイオードを使用すると、この整流ダイオードの順方向電圧による損失が大きいため、例えば電界効果トランジスタ(MOS型FET)のような整流スイッチング素子を代わりに用いた同期整流回路が知られている。
【0003】
例えば特開平7−115766号公報には、フライバック型のスイッチング電源装置において、主スイッチング素子をオフするのに伴ない、MOS型FETからなる整流スイッチング素子のボディダイオードを通してカレントトランスに電流が流れると、カレントトランスの2次巻線に接続した抵抗によってこの電流に見合う電圧が発生し、この電圧と基準電圧とを比較する比較器の出力がH(ハイ)レベルになって、駆動回路を通して整流スイッチング素子がオンする。その後、トランスに蓄えられたエネルギーが出力側に移動し、整流スイッチング素子を流れる電流がゼロになると、比較器の出力がL(ロー)レベルになって、整流スイッチング素子をオフさせる同期整流回路が開示されている。そしてこの場合は、整流スイッチング素子に電流が流れなくなったときに、整流スイッチング素子をオフさせる制御信号を与えることにより、トランスの補助巻線電圧を反転させて、主スイッチング素子のオン信号を送出するようにしている。
【0004】
また、特許第2976180号公報にも、整流スイッチング素子を流れる電流をカレントトランスで検出して、この整流スイッチング素子をオン,オフさせる同期整流回路が開示されている。具体的には、ダイオードと整流スイッチング素子であるMOS型FETとの並列回路にカレントトランスの1次巻線を直列に接続し、カレントトランスの2次巻線に抵抗を並列に接続し、この抵抗とMOS型FETのゲートとの間にカレントトランスの出力インピーダンスを下げるバッファアンプを接続して構成され、フライバックコンバータを構成するトランスの励磁エネルギーが電気エネルギーとして放出し終わると、カレントトランスの出力信号の極性を反転させ、整流スイッチング素子をオフにする。これにより、出力電流が小さくなって不連続期間が生じたときの逆電流の発生を防止して、効率の向上を図るようにしている。
【0005】
このように、上記同期整流回路においては、主スイッチング素子に同期して整流スイッチング素子を単にオンさせるだけでなく、整流スイッチング素子を流れる逆電流を阻止するために、強制的にオフさせるように構成している。
【0006】
しかし、上記従来技術の各回路では、カレントトランスを流れる電流を監視して整流スイッチング素子をオンさせるため、立ち上りが遅く整流スイッチング素子の効率向上を果たせない。また、上記特許第2976180号公報では、カレントトランスに電流が流れると、バッファアンプを構成する一方のトランジスタを経由して、出力電圧がMOS型FETのゲートに供給されるようになっているが、近年は出力電圧がDC2Vや3.3Vなどの低電圧化の要求が高まっているので、こうした低出力電圧の下で整流スイッチング素子を駆動することができない。
【0007】
そこで本発明は上記問題点に鑑み、整流スイッチング素子の効率を向上するとともに、電源装置の低出力電圧化に対応できる同期整流回路を提供することをその目的とする。
【0008】
【課題を解決するための手段】
本発明の請求項1におけるスイッチング電源装置の同期整流回路は、トランスの2次巻線に接続され、整流素子として整流スイッチング素子を用いたスイッチング電源装置の同期整流回路において、前記整流スイッチング素子を流れる電流を検出するカレントトランスと、前記トランスに巻回され、前記カレントトランスの2次巻線よりもインピーダンスの低い補助巻線と、前記補助巻線に発生し、前記カレントトランスの2次巻線よりも急峻に立ち上がる電圧を前記整流スイッチング素子にオン信号として供給する整流スイッチング素子駆動回路と、前記カレントトランスの2次巻線に発生し、前記補助巻線よりも緩やかに立ち上がる検出信号により、前記整流スイッチング素子を流れる電流が逆向きになる前に前記整流スイッチング素子をオフさせる整流スイッチング素子停止回路とを備えて構成される。
【0009】
整流スイッチング素子に電流が流れ始めると、整流スイッチング素子がインピーダンスの高いカレントトランスではなく、インピーダンスの低い補助巻線に誘起された電圧により急激に立ち上がるので、整流スイッチング素子は電流の流れが最大値に近い時点で素早くオンする。したがって、従来のカレントトランスによる駆動に比べて、整流スイッチング素子のオン抵抗を小さくすることができ、整流スイッチング素子ひいては電源装置の効率を向上できる。また、補助巻線に誘起した電圧を、そのまま整流スイッチング素子の駆動信号として供給しているので、出力電圧に左右されることなく、補助巻線のターン数を適宜変えるだけで、整流スイッチング素子をオンさせるに十分な電圧を供給することができ、電源装置の低出力電圧化に対応できる。しかも、整流スイッチング素子を流れる電流が逆向きになる前に、整流スイッチング素子はオフするので、逆電流の発生を確実に阻止できる。
【0010】
本発明の請求項2におけるスイッチング電源装置の同期整流回路は、前記整流スイッチング素子駆動回路が、前記補助巻線と前記整流スイッチング素子との間にエミッタ・ホロワを接続して構成されるものである。
【0011】
この場合、エミッタ・ホロワが補助巻線と整流スイッチング素子とのインピーダンスを整合する回路として作用するので、従来技術に比べ整流スイッチング素子がより高速に立ち上がり、効率がさらに向上する。
【0012】
本発明の請求項3におけるスイッチング電源装置の同期整流回路は、前記整流スイッチング素子駆動回路が、前記補助巻線と前記整流スイッチング素子との間にサイリスタ回路を接続して構成されるものである。
【0013】
この場合、補助巻線に電圧が誘起して、この電圧を整流スイッチング素子のゲートに駆動電圧として一旦供給すると、整流スイッチング素子のゲート電位はそのまま保持され、略矩形波形になる。したがって、整流スイッチング素子がオンした後も、整流スイッチング素子のオン抵抗が小さいままになり、一層効率の向上を図ることができる。
【0014】
本発明の請求項4におけるスイッチング電源装置の同期整流回路は、前記整流スイッチング素子停止回路が、前記カレントトランスの2次巻線間に微分回路を接続して構成されるものである。
【0015】
この場合、カレントトランスの2次巻線に発生する電流の立上がりと立ち下がりで、微分回路から正負のトリガ信号が発生する。したがって、負のトリガ信号が発生したときに、整流スイッチング素子をオフさせるようにすることで、整流スイッチング素子のオン・オフ動作の一層の安定化を図ることができる。
【0016】
【発明の実施形態】
以下、本発明におけるスイッチング電源装置の各実施例を添付図面を参照して説明する。図1および図2は本発明の第1実施例を示し、回路図をあらわした図1において、1は直流入力電圧を供給する直流電源、2は1次側と2次側とを絶縁するトランスであり、直流電源1の両端間にトランス2の1次巻線3と例えばMOS型FETからなる主スイッチング素子4との直列回路が接続される。また、トランス2の2次巻線5には、同期整流回路を構成する整流素子として、例えばMOS型FETからなる整流スイッチング素子6が接続される。そして、この整流スイッチング素子6と平滑コンデンサ7とにより、トランス2の2次側の整流平滑回路を構成している。なお、8は整流スイッチング素子6に内蔵するボディダイオード、+Vo,−Voは、平滑コンデンサ7の両端間に接続した出力端子である。
【0017】
本実施例は、いわゆるフライバック式DC/DCコンバータの回路構成を有し、主スイッチング素子4がオンすると、直流電源1からの入力電圧がトランス2の1次巻線に印加され、トランス2にエネルギーが蓄積される。一方、主スイッチング素子4がオフすると、トランス2に蓄えられたエネルギーが、整流スイッチング素子6またはボディダイオード8を通して、平滑コンデンサ7や出力端子+Vo,−Vo間に接続する負荷(図示せず)に送り出されるようになっている。
【0018】
11は、整流スイッチング素子6またはボディダイオード8を流れる電流を検出する電流検出器としてのカレントトランスである。カレントトランス11は、その1次巻線12をトランス2の2次巻線5と整流スイッチング素子6との間に挿入接続し、2次巻線13の両端間に抵抗14が接続される。そして、抵抗14の一端はコンデンサ15と抵抗16とを並列接続して構成されるスピードアップ回路17の一端が接続され、抵抗14の他端はカレントトランス11の1次巻線12から整流スイッチング素子6に至るラインに接続される。これらのカレントトランス11,抵抗14およびスピードアップ回路17は、カレントトランス11の2次巻線13に発生した検出信号により整流スイッチング素子6をオフさせる整流スイッチング素子停止回路18を構成している。
【0019】
前記トランス2は、1次巻線3および2次巻線5の他に、独立した補助巻線21を備えており、この補助巻線21に発生した電圧を前記整流スイッチング素子6にオン信号として供給する整流スイッチング素子駆動回路22が、補助巻線21から整流スイッチング素子6のゲートに至る間に設けられる。整流スイッチング素子駆動回路22は、補助巻線21の一端(非ドット側端子)に抵抗23とダイオード24との直列回路を接続し、ダイオード24のカソードに、抵抗25,26とNPN型のトランジスタ27とからなるインピーダンス変換回路としてのエミッタ・ホロワを接続し、トランジスタ27のエミッタを整流スイッチング素子6のゲートに接続している。また、一端をトランジスタ27のベースに接続した抵抗26の他端は、別のPNP型のトランジスタ28のエミッタが接続され、このトランジスタ28のエミッタと整流スイッチング素子6のゲートとの間に、放電用のダイオード29が接続されるとともに、トランジスタ28のエミッタ・ベース間に抵抗30が接続される。そして、トランジスタ28のベースが前記スピードアップ回路17の他端に接続され、トランジスタ28のコレクタと、前記補助巻線21の他端(ドット側端子)が、カレントトランス11の1次巻線12から整流スイッチング素子6に至るラインに接続される。
【0020】
上記構成につき、その作用を図2の波形図を参照しながら説明する。なお、この図2において、最上段の波形(a)は主スイッチング素子4のゲート・ソース間電圧であり、以下、波形(b)はカレントトランス11の1次巻線12から整流スイッチング素子6に至るラインを基準として、トランジスタ27のコレクタに発生する電圧であり、波形(c)は抵抗14の両端間電圧であり、波形(d)は整流用スイッチング素子6のゲート・ソース間電圧であり、波形(e)はカレントトランス11の1次巻線12から整流スイッチング素子6に至るラインを基準として、トランジスタ28のエミッタに発生する電圧を示している。
【0021】
図2に示すように、主スイッチング素子4のゲート・ソース間に所定の電圧が印加され、主スイッチング素子4がオンすると、トランス2の1次巻線3に入力電圧が印加され、2次巻線5および補助巻線21のドット側端子に正極性の電圧が誘起される。しかし、この場合はダイオード24がオフするので、整流スイッチング素子6はオフになる。また、ダイオード8もオフしているので、トランス2の2次巻線5ひいてはカレントトランス11の1次巻線12にも電流は流れず、トランジスタ27はオフし、トランジスタ28はオンする。結局、トランス2の1次巻線3には励磁電流だけが流れ、この励磁電流に見合うエネルギーがトランス2に蓄積されると共に、出力端子+Vo,−Voに接続する負荷には、平滑コンデンサ7からエネルギーが出力電流として供給される。
【0022】
その後、主スイッチング素子4のゲート・ソース間電圧がゼロになって、主スイッチング素子4がオフすると、トランス2の1次巻線3への入力電圧の印加が遮断されるので、今度は2次巻線5および補助巻線21の非ドット側端子に正極性の電圧が誘起される。すると、ダイオード8がオンして、トランス2の2次巻線5からカレントトランス11の1次巻線12およびボディダイオード8を経由して、平滑コンデンサ7や負荷にエネルギー(出力電流)が供給される。また、補助巻線21側に接続されたダイオード24もオンするので、補助巻線21から抵抗23およびダイオード24を通じて電流が流れる。
【0023】
カレントトランス11の2次巻線13は補助巻線21に比べてターン数が多く、線材の断面積も小さいので、補助巻線21よりもインピーダンスが高い。そのため、インピーダンスの低い補助巻線21は電圧が急峻に立ち上がって、ダイオード24がオンし、トランジスタ27のベース電位が上昇して、このトランジスタ27が素早くオンする。これにより、補助巻線21に誘起した電圧は、整流スイッチング素子6の駆動信号として、この整流スイッチング素子6のゲートに素早く供給される。一方、抵抗14に発生する電圧は、トランジスタ28のベースのインピーダンスが低い関係で、補助巻線21の電圧よりも緩やかに立ち上がるので、トランジスタ28のベース電位は徐々に上昇し、やがてトランジスタ28はターンオフする。
【0024】
トランス2の2次巻線5から発生する出力電流は、主スイッチング素子4のターンオフ直後に最大値に達し、その後この2次巻線n2のインダクタンスに依存して傾斜降下する。本実施例では、前記整流スイッチング素子駆動回路22により、主スイッチング素子4のターンオフ直後になるべく近づくように、補助巻線21に誘起した電圧を整流スイッチング素子6に駆動信号として素早く供給することで、整流スイッチング素子6のオン抵抗を小さくして、効率を向上させることが可能になる。また、整流スイッチング素子6を通じて平滑コンデンサ7や負荷に出力電流を流すことにより、同期整流による損失の低減が図られる。
【0025】
その後、カレントトランス11の2次巻線13に発生する電流波形すなわち抵抗14の両端間に発生する電圧波形は傾斜降下し、トランジスタ28のベース電位が低下する。そして、抵抗14の両端間に発生する電圧があるレベルにまで低下すると、スイッチ手段としてのトランジスタ28がオンする。そして、抵抗25,26の接続点(トランジスタ27のベース)の電位が急に低下して、トランジスタ27がカットオフし、整流スイッチング素子6への駆動信号の供給が遮断される。このとき、整流スイッチング素子6のゲートに蓄積した電荷は、ダイオード29,トランジスタ28およびダイオード8を介して出力側に速やかに放電される。このように、整流スイッチング素子6への駆動信号を遮断するタイミングは、カレントトランス11の2次巻線13に発生する検出信号が傾斜下降するのを利用して、この検出信号のレベルで決定される。
【0026】
このように本実施例では、トランス2の2次巻線5に接続され、整流素子として整流スイッチング素子6を用いたスイッチング電源装置の同期整流回路において、整流スイッチング素子6を流れる電流を検出するカレントトランス11と、トランス2に巻回され、カレントトランス11の2次巻線13よりもインピーダンスの低い補助巻線21と、補助巻線21に発生し、カレントトランス11の2次巻線13よりも急峻に立ち上がる電た電圧を整流スイッチング素子6にオン信号として供給する整流スイッチング素子駆動回路22と、カレントトランス11の2次巻線13に発生し、補助巻線21よりも緩やかに立ち上がる検出信号により、整流スイッチング素子6を流れる電流が逆向きになる前に整流スイッチング素子6をオフさせる整流スイッチング素子停止回路18とを備えて構成される。
【0027】
この場合、整流スイッチング素子6(ボディダイオード8)に電流が流れ始めると、整流スイッチング素子6がインピーダンスの高いカレントトランス11の2次巻線13ではなく、インピーダンスの低い補助巻線21に誘起された電圧により急激に立ち上がるので、整流スイッチング素子6は電流の流れが最大値に近い時点で素早くオンする。したがって、従来のカレントトランスによる駆動に比べて、整流スイッチング素子6のオン抵抗を小さくすることができ、整流スイッチング素子6ひいては電源装置の効率を向上できる。また、補助巻線21に誘起した電圧を、そのまま整流スイッチング素子6の駆動信号として供給しているので、出力電圧に左右されることなく、補助巻線21のターン数を適宜変えるだけで、整流スイッチング素子6をオンさせるに十分な電圧を供給することができ、電源装置の低出力電圧化に対応できる。しかも、整流スイッチング素子6を流れる電流が逆向きになる前の所定レベルで、整流スイッチング素子6はオフするので、逆電流の発生を確実に阻止できる。
【0028】
また本実施例における整流スイッチング素子駆動回路22は、補助巻線21と整流スイッチング素子6との間に、抵抗25,26とトランジスタ27とによるエミッタ・ホロワを接続して構成される。この場合、エミッタ・ホロワが補助巻線21と整流スイッチング素子6とのインピーダンスを整合する回路として作用するので、従来技術に比べ整流スイッチング素子6がより高速に立ち上がり、効率がさらに向上する。
【0029】
図3は本発明の第2実施例を示し、上記実施例と同一部分に同一符号を用いて説明すると、この実施例では整流スイッチング素子駆動回路22と整流スイッチング素子停止回路18との間に、両回路を分離するダイオード31を挿入接続して構成される。なお、その他の構成は第1実施例と共通している。
【0030】
カレントトランス11の2次巻線12に電流が発生した直後は、抵抗14の両端間に発生した電圧はダイオード31により遮断されてスイッチング素子駆動回路22に影響を与えることがなく、トランジスタ27がオンする一方で、トランジスタ28がオフし、補助巻線21に誘起された電圧が整流スイッチング素子6のゲートに駆動信号として供給される。その後、カレントトランス11の2次巻線12に発生する電流波形が傾斜下降すると、抵抗14の両端間の電圧が同じように傾斜降下してダイオード31がオンする。これにより、トランジスタ27がオフすると共に、トランジスタ28がオンし、整流スイッチング素子6のゲートにチャージされている電荷がダイオード19,トランジスタ28を通して放電し、整流スイッチング素子6はオフする。このように本実施例では、整流スイッチング素子6をオンさせるときに、整流スイッチング素子停止回路18から外部への信号の送り出しを遮断するダイオード31を設けるだけで、整流スイッチング素子6のオン,オフ動作の一層の安定化を簡単に図ることができる。
【0031】
図4および図5は本発明の第3実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。図4の回路図において、この実施例では整流スイッチング素子駆動回路40として、PNP型のトランジスタ41のコレクタを、抵抗43を介してNPN型のトランジスタ42のベースに接続すると共に、このトランジスタ41のベースをコレクタに直接接続したいわゆるサイリスタ(SCR)回路44を、前記第1および第2実施例のエミッタ・ホロワ回路に代えて接続した点が注目される。そして、トランジスタ41のベース・エミッタ間には抵抗45が接続され、この抵抗とトランジスタ41のエミッタとの接続点が、前記ダイオード24のカソードに接続され、トランジスタ41のコレクタとトランジスタ42のエミッタが、前記整流スイッチング素子6のゲートに接続され、トランジスタ42のエミッタ・ベース間に、前記放電用のダイオード29が接続される。さらに、トランジスタ42のベースがトランジスタ28のエミッタに接続され、このトランジスタ28のエミッタとダイオード24のカソードとの間に、抵抗46とコンデンサ47の並列回路が接続される。その他の構成は、図3に示す第2実施例と同じである。
【0032】
第1実施例や第2実施例におけるエミッタ・ホロワを用いた回路では、図5の一点鎖線で示すように、抵抗14の両端間電圧が下がるのに伴なって、トランジスタ27のベース電位が低下し、整流スイッチング素子6のゲート・ソース間電圧も傾斜下降するが、本実施例のサイリスタ回路44は、補助巻線21に電圧が誘起して、この電圧を整流スイッチング素子6のゲートに駆動電圧として一旦供給すると、整流スイッチング素子6のゲート電位はそのまま保持され、図5の実線のように略矩形波形になる。したがって、整流スイッチング素子6のオン抵抗が小さいままになり、一層効率の向上を図ることができる。なお、サイリスタ回路44の構成素子は、実施例中のものに限られない。
【0033】
図6および図7は本発明の第4実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。図6の回路図において、この実施例では前記整流スイッチング素子停止回路13における抵抗14に代わって、カレントトランス11の2次巻線13に発生した検出信号を微分するコンデンサ51と抵抗52からなる微分回路53を、カレントトランス11の2次巻線13間に接続して構成される。なお、その他の構成は前記第3実施例と同じである。
【0034】
第1〜第3実施例では、抵抗14の両端間電圧が図7の破線で示すような波形になるが、本実施例では図7の実線で示す波形のように、カレントトランス11の2次巻線13に発生する電流の立ち上がりと立ち下がりで、抵抗52の両端間に正負のトリガ信号が発生する。したがって、負のトリガ信号が発生したときに、整流スイッチング素子6をオフさせるように構成すれば、整流スイッチング素子6のオン・オフ動作の一層の安定化を図ることができる。なお、微分回路53の構成素子は、第4実施例のものに限られない。
【0035】
図8は本発明の第5実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。この第5実施例は、フォワード式DC/DCコンバータからなるスイッチング電源装置に適用した場合を示している。具体的には、トランス2の2次巻線5に接続される整流回路の整流素子として、従来のフライホイールダイオードに代えて前記整流スイッチング素子6を接続するとともに、第1実施例と同じ整流スイッチング素子駆動回路22と整流スイッチング素子停止回路18を設けたものである。勿論、これに代えて第2〜第4実施例における回路構成を備えてもよい。
【0036】
トランス1の1次巻線2と2次巻線5はフライバック式の場合と異なり加極性に接続されている。また、トランス2の2次巻線5の他端(非ドット側端子)には、整流スイッチング素子6と共に同期整流回路を構成する別の整流スイッチング素子52が接続される。なお、53は整流スイッチング素子52のボディダイオードである。整流スイッチング素子6の両端間には、チョークコイル54と前記平滑コンデンサ7の直列回路が接続され、平滑コンデンサ7の両端間に出力端子+Vo,−Voが接続される。
【0037】
本実施例では、主スイッチング素子4がオンになり、トランス2の1次巻線3に入力電圧が印加されると、トランス2の2次巻線5のドット側端子に発生した正極性の電圧により、整流スイッチング素子52がオンし、トランス2の2次巻線5からチョークコイル54を介して平滑コンデンサ7および出力端子+Vo,−Voに接続される負荷(図示せず)にエネルギーが送り出される。一方、主スイッチング素子4がオフすると、補助巻線21に誘起された電圧が整流スイッチング素子6のゲートにオン信号として供給され、整流スイッチング素子6がオンし、チョークコイル54に蓄えられたエネルギーが平滑コンデンサ7および負荷に供給され、カレントトランス11の1次巻線12および整流スイッチング素子6を通じて電流が流れる。その後、カレントトランス11の2次巻線13の検出電流が次第に低下すると、整流スイッチング素子停止回路18によって整流スイッチング素子6はオフする。この場合も第1実施例と同様に、補助巻線21からの電圧により整流スイッチング素子6を素早く立ち上げて、効率の向上を図ることができるとともに、電源装置の低出力電圧化に対応できる。また、整流スイッチング素子6,53による同期整流により、従来のダイオード整流よりも損失の低減を図ることができる。しかも、整流スイッチング素子6を流れる電流が逆向きになる前に、整流スイッチング素子6はオフするので、逆電流の発生を確実に阻止できる。
【0038】
そして第1〜第4の各実施例をフライホイールダイオードに適用することにより、主スイッチング素子4がオンのとき整流スイッチング素子53がオンし、主スイッチング素子4がオフのとき整流スイッチング素子6がオンする安定したフォワードコンバータ動作が可能になる。
【0039】
特にこの第5実施例では、フォワード式のDC/DCコンバータについて説明したが、フライホイールダイオードの存在するあらゆるスイッチング電源装置に適用することが可能である。
【0040】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能であり、整流素子としてスイッチ素子を用いて同期整流を行なう種々のタイプのスイッチング電源装置に適用できる。また、ボディダーオード8の代わりに、外付けのダイオードを接続してもよい。
【0041】
【発明の効果】
本発明の請求項1におけるスイッチング電源装置の同期整流回路によれば、整流スイッチング素子の効率を向上するとともに、電源装置の低出力電圧化に対応できる同期整流回路を提供できる。さらに、整流スイッチング素子を流れる逆電流を確実に阻止できる。
【0042】
本発明の請求項2におけるスイッチング電源装置の同期整流回路によれば、整流スイッチング素子がより高速に立ち上がり、効率がさらに向上する。
【0043】
本発明の請求項3におけるスイッチング電源装置の同期整流回路によれば、整流スイッチング素子のオン抵抗が小さいままになり、一層効率の向上を図ることができる。
【0044】
本発明の請求項4におけるスイッチング電源装置の同期整流回路によれば、整流スイッチング素子のオン・オフ動作の一層の安定化を図ることができる。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示す回路図である。
【図2】 本発明の第1実施例を示す各部の波形図である。
【図3】 本発明の第2実施例を示す回路図である。
【図4】 本発明の第3実施例を示す回路図である。
【図5】 本発明の第3実施例を示す要部の波形図である。
【図6】 本発明の第4実施例を示す回路図である。
【図7】 本発明の第4実施例を示す要部の波形図である。
【図8】 本発明の第5実施例を示す回路図である。
【符号の説明】
2 トランス
6 整流スイッチング素子
11 カレントトランス
21 補助巻線
27 トランジスタ(エミッタ・ホロワ)
18 整流スイッチング素子停止回路
22 整流スイッチング素子駆動回路
44 サイリスタ回路
27 トランジスタ(エミッタ・ホロワ)
53 微分回路
Claims (4)
- トランスの2次巻線に接続され、整流素子として整流スイッチング素子を用いたスイッチング電源装置の同期整流回路において、
前記整流スイッチング素子を流れる電流を検出するカレントトランスと、
前記トランスに巻回され、前記カレントトランスの2次巻線よりもインピーダンスの低い補助巻線と、
前記補助巻線に発生し、前記カレントトランスの2次巻線よりも急峻に立ち上がる電圧を前記整流スイッチング素子にオン信号として供給する整流スイッチング素子駆動回路と、
前記カレントトランスの2次巻線に発生し、前記補助巻線よりも緩やかに立ち上がる検出信号により、前記整流スイッチング素子を流れる電流が逆向きになる前に前記整流スイッチング素子をオフさせる整流スイッチング素子停止回路とを備えたことを特徴とするスイッチング電源装置の同期整流回路。 - 前記整流スイッチング素子駆動回路は、前記補助巻線と前記整流スイッチング素子との間にエミッタ・ホロワを接続して構成されることを特徴とする請求項1記載のスイッチング電源装置の同期整流回路。
- 前記整流スイッチング素子駆動回路は、前記補助巻線と前記整流スイッチング素子との間にサイリスタ回路を接続して構成されることを特徴とする請求項1記載のスイッチング電源装置の同期整流回路。
- 前記整流スイッチング素子停止回路は、前記カレントトランスの2次巻線間に微分回路を接続して構成されることを特徴とする請求項1〜3のいずれか一つに記載のスイッチング電源装置の同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270587A JP4395880B2 (ja) | 2000-09-06 | 2000-09-06 | スイッチング電源装置の同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270587A JP4395880B2 (ja) | 2000-09-06 | 2000-09-06 | スイッチング電源装置の同期整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002084745A JP2002084745A (ja) | 2002-03-22 |
JP4395880B2 true JP4395880B2 (ja) | 2010-01-13 |
Family
ID=18757003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000270587A Expired - Lifetime JP4395880B2 (ja) | 2000-09-06 | 2000-09-06 | スイッチング電源装置の同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395880B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5839497B2 (ja) * | 2012-12-17 | 2016-01-06 | Fdk株式会社 | 電流検出回路 |
EP2887520A1 (en) * | 2013-12-20 | 2015-06-24 | Efore OYJ | A synchronous rectifier and a method for controlling it |
-
2000
- 2000-09-06 JP JP2000270587A patent/JP4395880B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002084745A (ja) | 2002-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
US6788556B2 (en) | Switching power source device | |
US6438009B2 (en) | Reducing voltage transients across a MOSFET in a synchronous rectifier in a DC/DC converter | |
US6469913B2 (en) | Switching power supply device having series capacitance | |
JP2002209381A (ja) | Dc/dcコンバータとその制御方法 | |
JP3626072B2 (ja) | スイッチング電源装置 | |
JP3760379B2 (ja) | スイッチング電源装置 | |
JP4830408B2 (ja) | 電力変換装置 | |
JP5408161B2 (ja) | 自励式スイッチング電源回路 | |
JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
JP4329113B2 (ja) | スイッチング電源装置 | |
JP4415364B2 (ja) | スイッチング電源装置の同期整流回路 | |
JP4395880B2 (ja) | スイッチング電源装置の同期整流回路 | |
JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
JP2001231258A (ja) | 直流−直流変換装置 | |
JP4730498B2 (ja) | スイッチング電源装置 | |
JP4725697B2 (ja) | スイッチング電源装置 | |
JPH09312972A (ja) | 整流回路 | |
JPH0670491U (ja) | リンギングチョークコンバータ | |
JP2004040901A (ja) | 絶縁型電源装置 | |
JPH11206118A (ja) | 同期整流回路およびフォワード型コンバータ電源 | |
JP3271948B2 (ja) | スイッチング電源装置 | |
JP4122496B2 (ja) | 可飽和インダクタを利用した同期整流回路 | |
JP3409286B2 (ja) | 自励式スイッチング電源回路 | |
JPH07308062A (ja) | 一石フォワードコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091011 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4395880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |