実施形態では、片励磁方式に関するカレントトランスを使用した電流検出回路において、フライバック整流に同期整流回路を使用してオフセットや測定値のずれを解消することができる回路を提案する。
実施形態で示す電流検出回路は、典型的にはスイッチング動作電源装置に適用することで、精度の高い電流検出が可能となり、検出された精度の高い電流に基づいた電源制御が可能となる。
従来のカレントトランスを使用した電流検出回路では、メインスイッチングのオン幅が広い場合すなわちデューティー比が大きい場合に、電流値が本来検出するべき電流値より低減された値が検出される。さらには、電流検出回路が備える順方向ダイオードにより、当該ダイオードの順方向電圧(VF)だけ零点が低電圧側にオフセットされて検出される。
このため、本実施形態においては、同期整流素子とコンデンサ(C)を電流検出回路に追加し、フライバック整流に同期整流動作を遂行することで、嵩上げされた正確な電圧値をパルスで出力し、検出するべき本来の電流値とのずれとオフセットとを解消する。
(第一の実施形態)
図1は、第一の実施形態にかかる電流検出回路1100を含むスイッチング電源装置1000の構成概要を説明する概念図である。図1においては、スイッチング電源装置1000の構成それ自体は、本願発明と関係する部位を除き極めて簡易に省略して記載している。
図1に示すように、スイッチング電源装置1000は、トランス1300の一次側巻線に流れる電流をパルス駆動するスイッチング素子(Q1)1200を備える。また、スイッチング電源装置1000は、トランス1300の二次側巻線に直列接続及び並列接続された整流ダイオード1400,1500を備える。
また、スイッチング電源装置1000は、出力する電気エネルギーを一時的に蓄える機能を有するインダクタ1600と、出力波形を整える機能を有する平滑コンデンサ1700とを備える。また、スイッチング電源装置1000は、平滑コンデンサ1700と並列接続になるように、出力端子間に負荷1800が接続される。
第一の実施形態の電流検出回路1100は、典型的にはスイッチング電源装置1000の一次側巻線電流(Iin)を測定する位置に、スイッチング素子(Q1)1200と直列に配置されたカレントトランス1140を備える。
カレントトランス1140の二次側巻線の両端は、出力抵抗(R0)1130の両端に接続される。また、出力抵抗(R0)1130の一端はコンデンサ(C)1120に接続される。
また、電流検出回路1100は、出力抵抗(R0)1130の他端とコンデンサ(C)1120の他端との間に接続されたスイッチング素子(Q2)1110を備える。また、スイッチング素子(Q2)1110は、MOSFET等の各種FETで構成してもよい。
また、図1から理解できるように、スイッチング素子(Q2)1110のドレインが出力抵抗(R0)1130の他端に接続され、スイッチング素子(Q2)1110のソースがコンデンサ(C)1120の他端に接続される。
また、出力抵抗(R0)1130の他端とコンデンサ(C)1120の他端とは、電流検出回路1100の出力端子となる。図1においては、電流検出回路1100の出力端の接続先は特に示していない。しかし、電流検出回路1100の出力は、スイッチング電源装置1000の各種駆動制御のために用いることができ、例えばスイッチング素子(Q1)1200の各種駆動制御に利用することも可能である。
図1において、スイッチング電源装置1000は、スイッチング素子(Q1)1200のオン・オフのパルス駆動により、トランス1300の二次側に出力電力をコンバートするコンバーターとして動作する。
また、スイッチング素子(Q1)1200のゲートに入力されるパルス駆動信号(P1)の反転信号である反転パルス駆動信号(P2)を、電流検出回路1100のスイッチング素子(Q2)1110のゲートに入力するものとする。
すなわち、パルス駆動信号(P1)でパルス駆動されるスイッチング素子(Q1)1200がスイッチング電源装置1000のメインスイッチングFETであり、パルス駆動信号(P2)でパルス駆動されるスイッチング素子(Q2)1110が電流検出回路1100の電流検出回路FETであるということもできる。
上述の構成により、電流検出回路1100の出力電圧(V)は、スイッチング素子(Q2)1110のオフ期間において、出力抵抗(R0)1130の両端電圧(V0)とコンデンサ(C)1120の両端電圧(Vc)との和となるので、パルス幅に拘わらず検出値のずれを生じることがない。
また、電流検出回路1100は、順方向の整流ダイオードを備えないので、順方向の微小なオフセットの影響を受けることがない。このため、極めて正確な電流を検出することが可能となる。
なお、図1においては、スイッチング電源装置1000のトランス1300の一次側巻線を流れる一次側巻線電流を(Iin)とし、カレントトランス1140の二次側巻線を流れる二次側巻線電流を(I0)とし、出力抵抗(R0)1130の両端電圧を(V0)とし、コンデンサ(C)1120の両端電圧を(Vc)として図中に示している。また、理解を容易にするためにスイッチング素子(Q2)1110の寄生ダイオードを図中にスイッチング素子(Q2)1110の右横に小さく示した。
図2は、スイッチング電源装置1000の各部位の電圧と、スイッチング素子(Q1)1200及びスイッチング素子(Q2)1110のスイッチング動作と、の関係を説明するタイムチャート図である。
図2(a)が出力抵抗(R0)1130の両端電圧(V0)を説明するチャート図であり、図2(b)がコンデンサ(C)1120の両端電圧(Vc)を説明するチャート図である。
また、図2(c)がスイッチング素子(Q1)1200のゲートに入力されるパルス駆動信号(P1)を説明するチャート図であり、図2(d)がスイッチング素子(Q2)1110のゲートに入力されるパルス駆動信号(P2)を説明するチャート図である。また、図2(e)が電流検出回路1100の出力電圧(V)を説明するチャート図である。
図2(a)において、出力抵抗(R0)1130の両端電圧(V0)は、図2(a)にハッチング部(A)で示す面積であるオン期間の電圧・時間積がハッチング部(B)で示すオフ期間の面積である電圧・時間積と同一、すなわち(面積A)=(面積B)となるように動作する。
換言すれば、(面積A)=(面積B)となる位置に零バーが位置するように平均値で動作するものであり、(面積A)=(面積B)となるように図2(a)零バーの位置が上下に移動するといえる。零バーの位置が上下に移動すると、出力抵抗(R0)1130の両端電圧(V0)の正電圧側のピーク値は、変動することとなる。
また、図2(a)に示すオン期間の正電圧値とオフ期間の負電圧値(VB)との差、すなわち出力抵抗(R0)1130の両端電圧(V0)ピークtoピーク値(VAB)が、コンデンサ(C)1120の両端電圧(Vc)の値に対応する。また、図2(a)から理解できるように、出力抵抗(R0)1130の正電圧値は、((V0)−負電圧(VB))であり、見かけ上「負電圧(VB)」だけ嵩下げされた値となる。
図2(b)において、コンデンサ(C)1120の両端電圧(Vc)は、スイッチング素子(Q1)1200やスイッチング素子(Q2)1110のオン・オフに拘わらず、(Vc)で略一定である。また、コンデンサ(C)1120の両端電圧(Vc)は、出力抵抗(R0)1130の負電圧(VB)に等しい。
また、図2(c)において、スイッチング素子(Q1)1200のゲートに入力されるパルス駆動信号(P1)は、オン期間とオフ期間とが交互に繰り返されるが、デューティー比がやや大きいものとして、すなわちオン期間がオフ期間より長いものとして説明している。
また、図2(d)から理解できるように、スイッチング素子(Q2)1110のゲートに入力されるパルス駆動信号(P2)は、オン期間とオフ期間とが交互に繰り返されるが、デューティー比がやや小さいものとして、すなわちオン期間がオフ期間より短いものとして説明している。ここで、スイッチング素子(Q2)1110のゲートに入力されるパルス駆動信号(P2)は、スイッチング素子(Q1)1200のゲートに入力されるパルス駆動信号(P1)の反転信号である。
また、図2(e)に示すように、電流検出回路1100の出力電圧(V)は、スイッチング素子(Q1)1200のゲートに入力されるパルス駆動信号(P1)のオン期間において、出力電圧V1(≒VAB)でパルス出力される。また、電流検出回路1100の出力電圧(V)は、スイッチング素子(Q1)1200のゲートに入力されるパルス駆動信号(P1)のオフ期間においては、零である。
図2から理解できるように、電流検出回路1100の出力電圧(V)は、パルスの出力電圧V1(≒VAB)であり、すなわち出力抵抗(R0)1130の両端電圧(V0)にコンデンサ(C)1120の両端電圧(Vc)が加算された電圧値が出力電圧V1(≒VAB)として出力されるものとなる。
換言すれば、図2(a)に示す負電圧(VB)に相当するコンデンサ(C)1120の両端電圧(Vc)が加算されて、出力抵抗(R0)1130のピークtoピークの両端電圧(VAB)が、パルス状のプラス電圧として出力される。
これにより、図1には不図示の整流ダイオードによる順方向の電圧降下(図2(e)においては(VF)だけ嵩下げされた破線で示した)の影響を受けることはなく、電流検出回路1100は正確な電流検知を遂行可能となる。
仮に、スイッチング素子(Q2)1110のゲートに入力されるパルス駆動信号(P2)がないと仮定した場合には、図2(e)に示す実線の出力電圧(V)は、図2(e)に破線で示すように順方向電圧(VF)だけ全体的に(VF)だけ嵩下げされるものとなる。
また、電流検出回路1100の出力電圧(V)は、上述のように出力抵抗(R0)1130の両端電圧(V0)にコンデンサ(C)1120の両端電圧(Vc)が加算された電圧値が出力電圧V1(≒VAB)として出力される。
従って、カレントトランス1140の二次側巻線の線間容量の影響等に起因するリセット時間の不足を考慮する必要はなく、デューティー比を最大限にまで大きくした場合でも、零点の上方移動による電流検出値の見かけ上の低下を招来することはない。
より具体的には、スイッチング素子(Q1)1200のゲートにパルス駆動信号(P1)が入力されると、トランス1300の一次側巻線に一次電流(Iin)が流れる。
この一次電流(Iin)は、カレントトランス1140の一次側巻線にも流れることとなるので、カレントトランス1140の二次側巻線に起電力を生じ、カレントトランス1140の二次側巻線にその両端を接続された出力抵抗(R0)1130に励磁電流(I0)が流れる。
また、励磁電流(I0)により出力抵抗(R0)1130の両端電圧(V0)は、図2(a)に示すように(I0・R0)となる(V0=I0・R0)。本実施形態においては、パルス駆動信号(P1)のオフ期間において出力抵抗(R0)1130に発生した負電圧(VB)に相当する負電圧(Vc)を、パルス駆動信号(P2)をオンとすることでコンデンサ(C)1120に充電する。
また、コンデンサ(C)1120に充電された当該負電圧(Vc)を、パルス駆動信号(P1)のオン期間において、出力抵抗(R0)1130の両端電圧(V0)に加算して、電流検出回路1100の出力電圧(V1=VAB)として出力する。これにより、本実施形態においては、図2(a)に示す零バーが上に移動した状態ではなく、図2(e)に示すように一定となるので、電流検出が不安定となることはない。
なお、高速応答性が必要とされる場合にはコンデンサ(C)1120の容量を比較的小さくし、高速応答性が必要とされない場合にはコンデンサ(C)1120の容量を比較的大きくしてもよい。
ここで、比較のために従来の電流検出回路及びその応用例について図3を用いて簡単に説明する。図3は、従来の電流検出回路3000の構成概要及びその応用回路例3100を説明する図であり、図3(a)がパルス電流(Iin)をカレントトランス3040を利用して検出する電流検出回路3000の構成概要を説明し、図3(b)が電流検出回路3000を利用した応用回路例3100の構成概要を説明する図である。
図3(a)において、カレントトランス(CT)3040は一次側巻線:二次側巻線が1:Nで構成されて、カレントトランス(CT)3040の一次側巻線3043に流れるパルス電流(Iin)を検出する。
カレントトランス(CT)3040の二次側巻線3042には励磁電流(I0)が流れ、励磁電流(I0)=(パルス電流(Iin)/N)である。また、電流検出回路3000は、カレントトランス(CT)3040の二次側巻線3042にその両端が接続された抵抗(R)3010と、アノードが二次側巻線3042の一端及び抵抗(R)3010の一端に接続されカソードが出力端子に接続された整流ダイオード3020を備える。
図3(a)においては、整流ダイオード3020の順方向降下電圧を(VF)として示している。また、電流検出回路3000は、整流ダイオード3020のカソードにその一端が接続され、他端が二次側巻線3042の他端及び抵抗(R)3010の他端に接続された出力抵抗(R0)3030を備える。ここで、出力抵抗(R0)3030は、抵抗(R)3010に比べて十分に小さいものとする。
出力抵抗(R0)3030の一端は電流検出回路3000の出力端子の高電圧側であり出力抵抗(R0)3030の他端は電流検出回路3000の出力端子の低電圧側である。
図3(a)に示すように、従来の電流検出回路3000は、パルス電流(Iin)をカレントトランス3040で検出する場合に、パルス電流(Iin)のオフ期間においてカレントトランス3040をリセットする。
すなわち、カレントトランス3040の二次側巻線3042はインダクタンス(L)を有しているので、パルス電流(Iin)がオフとなった後も所定の期間は電気エネルギーが残存し磁場も残存する。このため、カレントトランス3040を残存磁場が零とする初期状態にリセットするためには、ある程度の所定時間が必要となる。
また、図3(b)に示すように、従来の電流検出回路3000を用いた応用回路例3100では、スイッチング素子3150とトランス3160の一次側巻線とが直列に接続されて、両者の間にカレントトランス3140の一次側巻線3143が配置される。
また、図3(b)において、トランス3160の二次側巻線の一端には整流ダイオ−ド3170が接続され、整流ダイオ−ド3170のカソードにはインダクタ3180の一端が接続され、インダクタ3180の他端には負荷3199が接続される。
また、負荷3199の両端に並列接続された平滑コンデンサ3190と、整流ダイオ−ド3170のカソードにそのカソードが接続され、そのアノードがトランス3160の二次側巻線の他端に接続されるダイオード3171とを備える。
また、図3(b)において、カレントトランス(CT)3140は一次側巻線:二次側巻線が1:Nで構成されて、カレントトランス(CT)3140の一次側巻線3143に流れるパルス電流(Iin)を検出する。
カレントトランス(CT)3140の二次側巻線3142には励磁電流(I0)が流れ、励磁電流(I0)=(パルス電流(Iin)/N)である。また、カレントトランス(CT)3140の二次側巻線3142にその両端が接続された抵抗(R)3110と、アノードが二次側巻線3142の一端及び抵抗(R)3110の一端に接続されカソードが出力端子に接続された整流ダイオード3120を備える。
図3(b)においては、整流ダイオード3120の順方向降下電圧を(VF)とする。また、整流ダイオード3120のカソードにその一端が接続され、他端が二次側巻線3142の他端及び抵抗(R)3110の他端に接続された出力抵抗(R0)3130を備える。ここで、出力抵抗(R0)3130は、抵抗(R)3110に比べて十分に小さいものとする。
出力抵抗(R0)3130の一端は電流検出回路の出力端子の高電圧側であり出力抵抗(R0)3130の他端は電流検出回路の出力端子の低電圧側である。
次に、図3で説明した従来の電流検出回路3000の動作特性について図4を用いて説明する。図4は、従来の電流検出回路3000の動作特性の概要を説明するタイムチャート図である。図4(a)がデューティー比が比較的小さい場合の従来の電流検出回路3000の動作特性の概要を説明するタイムチャート図である。
また、図4(b)がデューティー比が比較的大きい場合の従来の電流検出回路3000の動作特性の概要を説明するタイムチャート図である。図4において、横軸は時間であり、縦軸はカレントトランス3040の二次側巻線3042の高圧側端の起電圧を示す。
図4(a)から理解できるように、期間(T1)における起電圧と時間(T1)との積が面積Aとなる。また、期間(1−T1)におけるマイナス側の起電圧と時間(1−T1)との積が面積Bとなる。
また、図4(a)に示すように、起電圧がマイナス側である期間(1−T1)におけるマイナス側のピーク値は、カレントトランス3040の二次側巻線3042の励磁電流を(IL)とすれば、(IL)・Rとなる。
また、図4(a)における零バーは、面積Aと面積Bとが等しくなる位置で決定される。すなわち、面積Aと面積Bとが等しくなるように動作して決定された零バーの位置を基準として、正電圧側の面積Aのパルスの正電圧ピーク値に対応する値が、出力電圧値として検出される。このため、面積Aと面積Bとが等しくなるように零バーが上方に移動すれば、検出される電圧値は見かけ上小さいものとなる。
図4(a)においてはデューティー比が比較的小さいことから、リセット期間となる期間(1−T1)が比較的長い。このため、カレントトランス3040をリセットするだけの必要時間が確保されて、次に正電圧側の起電圧が生じる時点(期間(1−T1)の終了時点であり、期間(T1)の開始時点)において、リセットが完了した位置が零バーの位置に戻っていることが理解できる。
一方、順方向の整流ダイオード3020の順方向降下電圧(VF)の影響は、図4(a)に示す起電圧全体に亘ってオフセット降下電圧として反映されることとなる。従って、正電圧側の出力電圧としては、(VF)だけ全体的に低減され、図4(a)に実線で示す出力電圧(V)が出力されることとなる。
この場合に、整流ダイオード3020の順方向降下電圧(VF)のオフセットの影響を受けない図4(a)に破線で示した((V)+(VF))の正側の電圧が、検出されることが本来望ましいものといえる。
また、図4(b)に説明するように、比較的デューティー比が大きな期間(T2)における起電圧と時間(T2)との積が面積A’となる。また、期間(1−T2)におけるマイナス側の起電圧と時間(1−T2)との積が面積B’となる。
また、起電圧がマイナス側である期間(1−T2)におけるマイナス側のピーク値は、カレントトランス3040の二次側巻線3042の励磁電流を(IL)とすれば、(IL)・Rとなる。
また、図4(b)における零バーは、面積A’と面積B’とが等しくなる位置で決定される。すなわち、面積A’と面積B’とが等しくなるように動作して決定された零バーの位置を基準として、正電圧側の面積A’のパルスの正電圧ピーク値に対応する値が、出力電圧値として検出される。
図4(b)においてはデューティー比が比較的大きいことから、面積A’が比較的大きいのに対し、リセット期間となる期間(1−T2)が比較的短い。このため、カレントトランス3040をリセットするだけの必要時間が確保されず、次に正電圧側の起電圧が生じる時点(期間(1−T2)の終了時点であり、期間(T2)の開始時点)において、リセットが未完了となり零バーの位置に戻りきれていないことが理解できる。
つまり、デューティー比が比較的大きく検出電流のパルス幅が広い場合には、カレントトランスの巻線容量(カレントトランスの巻線の線間容量等)に起因する残存磁場等のリセットが完全には遂行できなくなり、零バーがずれて検出レベルが変化する。
すなわち、比較的大きい面積A’に相当する面積B’を、比較的短い期間(1−T2)において生成しなければいけないことから、面積A’と面積B’とのバランスをとるために零バーの位置が上方にシフトされることとなる。このため、零バーの上方シフト量に相当する電圧値が、本来検出するべき出力値から低減されて出力されることとなり、見かけ上の検出値としてはシフト量相当分だけ低減された出力となる。
一方、順方向の整流ダイオード3020の順方向降下電圧(VF)の影響は、図4(b)に示す起電圧全体に亘ってオフセット降下電圧として反映されることとなる。従って、正電圧側の出力電圧としては、(VF)だけ低減され、図4(b)に実線で示す出力電圧(V)が出力されることとなる。
この場合に、整流ダイオード3020の順方向降下電圧(VF)のオフセットの影響を受けない図4(b)に破線で示した((V)+(VF))の正側の電圧が、検出されることが本来望ましいものといえる。
上述したように、従来の電流検出回路においては、整流ダイオードによるオフセット電圧降下分が出力電圧に反映されているとともに、デューティー比が大きな場合には見かけ上の出力電圧値がさらに小さく出力されることとなっていた。本実施形態においては、このような低減された出力電圧値となることを回避し、極めて正確な電流検出を可能とする。
図5(a)は従来の整流ダイオードによる出力電圧値の順方向電圧(VF)オフセット降下を説明する検出電流(Iin)−出力電圧(V)相関図であり、図5(b)は実施形態にかかる整流ダイオードによる出力電圧値の順方向電圧(VF)オフセット降下が存在しない検出電流(Iin)−出力電圧(V)相関関係を説明する図である。
図5(a)から理解できるように、従来の電流検出回路においては、検出対象となる電流(Iin)が、整流ダイオードの順方向電圧(VF)に対応する値を超えるまでは、電流検出をすることができない。また、出力電圧(V)には、常に、整流ダイオードの順方向電圧(VF)に相当するオフセットがマイナス分として反映される。
すなわち、図5(a)に示す従来の電流検出は、整流ダイオードの順方向電圧(VF)を超えるまでは電流が検出されず、整流ダイオードの順方向電圧(VF)を超えてから、電流増大分に比例して出力電圧が増大する。
一方、図5(b)から理解できるように、本実施形態の電流検出回路においては、検出対象となる電流(Iin)が、整流ダイオードの順方向電圧(VF)に対応する値を超える以前の微小領域においても、電流検出をすることができる。
また、検出された出力電圧(V)には、整流ダイオードの順方向電圧(VF)に相当するオフセットがマイナス分として反映されていない。このため、本実施形態の電流検出回路においては、微小な電流であっても極めて精緻な電流検出を遂行できるものとなる。
(第二の実施形態)
図6(a)は、第二の実施形態にかかる電流検出回路6100を備えた力率改善回路6000の構成概要を説明する図である。力率改善回路6000は、電源制御部6200を備え、ブースト回路のメインスイッチング素子6300のスイッチング制御を行う。
力率改善回路6000は、交流電源の電力を整流した後、ブースト回路で昇圧動作を遂行して出力する。電流検出回路6100の構成及び動作は、第一の実施形態で説明した電流検出回路1100と同一であるのでここでは説明を省略する。
図6(a)において、電源制御部6200は、乗算器(M)や電流アンプ、コンパレータ(PWM)、電圧エラーアンプ(誤差増幅器)等を含む。図6(a)に示すように、入力検出回路の出力と電圧エラーアンプの出力とは乗算器で掛け合わされ、電流検出回路6100の出力と共に電流アンプに入力された後、コンパレータにおいて三角波と比較されてPWM信号に変換される。また、ブースト回路のスイッチング素子6300は、当該PWM信号で駆動される。
また、力率改善回路6000のブースト回路は、スイッチング素子6030とインダクタ(L1)と整流ダイオード(D1)と平滑コンデンサ(C1)とを備え、いわゆるDC−DCコンバーターの機能を有する。また、ブースト回路の高圧側出力端V0+と低圧側出力端V0−との間には、不図示の負荷が接続される。
また、力率を改善するためには、入力電圧の波形に近似した波形を有する入力電流とすることが好ましい。入力電圧の波形に近似した波形を有する入力電流とするためには、入力電圧の正弦波が零点である時点から電流を流すことが好ましい。また、電源制御部6200は、メインスイッチング素子6300のデューティー比を可能な限り「1」に近づけて、ブースト回路における昇圧を増大させる制御を遂行する。
ブースト回路のメインスイッチング素子6300を駆動するPWM信号は、上述したように、デューティー比が極めて1に近い大きな値に制御されて駆動されることが少なくない。すなわち、力率改善回路6000の電源制御部6200は、高力率を得るためにメインスイッチング素子6300のデューティー比を大きくして、そのスイッチング動作を制御する。
第二の実施形態の力率改善回路6000は、メインスイッチング素子6300に直列に配置されたカレントトランスを備える電流検出回路6100により、極めて微小な検出電流にも緻密に対応することができるので、入力電圧の正弦波が略零点である時点から電流を検出することが可能となる。このため、電源制御部6200は検出された微小電流に基づいて、より精緻なスイッチング制御を遂行可能となる。
このように、第二の実施形態の力率改善回路6000は、デューティー比を最大限にまで大きく広げることが可能であることに加え、電流検出も略零点から可能となる。図6(b)は、本実施形態にかかる力率改善回路6000のブースト回路への入力電圧に対する入力電流を説明する図であり、図6(c)は、従来の不図示の力率改善回路のブースト回路への入力電圧に対する入力電流を説明する図である。
図6(b)から理解できるように、本実施形態の力率改善回路6000においては、入力電圧に対する入力電流の波形が実質的に同一であり、時間軸(横軸)に対しても各波の開始時点及びピーク位置が互いに一致している。
一方、図6(c)から理解できるように、従来の不図示の力率改善回路においては、入力電圧に対する入力電流の波形が実質的に同一ではなく、時間軸(横軸)に対しても各波の開始時点が入力電圧と入力電流との間で一致していない。
すなわち、従来の不図示の力率改善回路においては、正弦波の入力電圧に対して、その零点近傍の入力電流が欠落した波形となっている。このため、入力電流全体としてもスムースさが欠けてトレンチが観察され、零点近傍で一定の欠落期間により力率が低下していることが理解できる。
(第三の実施形態)
図7(a)は、第三の実施形態にかかる電流検出回路7500(1),7500(2)を備えた電源回路7000の構成概要を説明する図である。電源回路7000は、二つの同一の絶縁型電源回路A,Bが並列出力となるように接続されて構成されている。
また、電源回路7000は、絶縁型電源回路Aの出力電流IAと絶縁型電源回路Bの出力電流IBとが等しくなるように調整するための電流バランス線7100を備える。電流バランス線7100の一端は絶縁型電源回路Aの電源制御部7200(1)に接続され、電流バランス線7100の他端は絶縁型電源回路Bの電源制御部7200(2)に接続される。
電源制御部7200(1),7200(2)は、各々二つの電流アンプとPWMとして機能するコンパレータとを備えるがその構成の詳細な説明は省略する。電源制御部7200(1)は、絶縁型電源回路Aの出力電圧のフィードバック入力及び電流バランス線7100からの入力を受けて、出力電流IAが出力電流IBと等しくなるようにメインスイッチング素子7300(1)のオン・オフ駆動を遂行する。
また、電源制御部7200(2)は、絶縁型電源回路Bの出力電圧のフィードバック入力及び電流バランス線7100からの入力を受けて、出力電流IBが出力電流IAと等しくなるようにメインスイッチング素子7300(2)のオン・オフ駆動を遂行する。
また、第三の実施形態の電流検出回路7500(1)は、その一次側巻線が、メイントランスの一次側巻線とメインスイッチング素子7300(1)との間に直列に接続されるカレントトランスを備える。また、電流検出回路7500(1)のカレントトランスの二次側巻線は出力抵抗R0と並列に接続される。
また、第三の実施形態の電流検出回路7500(1)は、メインスイッチング素子7300(1)の駆動信号の反転信号によりスイッチング駆動される電流検出回路スイッチング素子7400(1)を備える。出力抵抗R0の一端はコンデンサを介して接地され、出力抵抗R0の他端は電流検出回路スイッチング素子7400(1)のドレインに接続される。
また、電流検出回路スイッチング素子7400(1)のソースは接地され、出力抵抗R0の他端及び電流検出回路スイッチング素子7400(1)のドレインは、電源制御部7200(1)にフィードバック入力される。電流検出回路7500(1)それ自体の構成及び動作は、第一の実施形態と第二の実施形態とで既に説明した電流検出回路の構成及び動作と同じであるのでここでは説明を省略する。
また、第三の実施形態の電流検出回路7500(2)は、その一次側巻線が、メイントランスの一次側巻線とメインスイッチング素子7300(2)との間に直列に接続されるカレントトランスを備える。また、電流検出回路7500(2)のカレントトランスの二次側巻線は出力抵抗R0と並列に接続される。
また、第三の実施形態の電流検出回路7500(2)は、メインスイッチング素子7300(2)の駆動信号の反転信号によりスイッチング駆動される電流検出回路スイッチング素子7400(2)を備える。出力抵抗R0の一端はコンデンサを介して接地され、出力抵抗R0の他端は電流検出回路スイッチング素子7400(2)のドレインに接続される。
また、電流検出回路スイッチング素子7400(2)のソースは接地され、出力抵抗R0の他端及び電流検出回路スイッチング素子7400(2)のドレインは、電源制御部7200(2)にフィードバック入力される。電流検出回路7500(2)それ自体の構成及び動作は、第一の実施形態と第二の実施形態とで既に説明した電流検出回路の構成及び動作と同じであるのでここでは説明を省略する。
また、図7(b)は不図示の従来の並列運転の電源回路の出力電流IA及び出力電流IBとメインスイッチング素子のオン時間(T)との関係を示す図であり、図7(c)は第三の実施形態にかかる電流検出回路7500(1),7500(2)を備えた並列運転の電源回路7000の出力電流IAが出力電流IBとメインスイッチング素子のオン時間(T)との関係を示す図である。
図7(b)から理解できるように、従来の並列運転の電源回路においては、微小電流領域において、出力電流IAと出力電流IBとが同一とならない出力電流となっていた。すなわち従来の電流検出回路は、整流ダイオードを備え、整流ダイオードの順方向下降電圧がオフセットとして存在するため、負荷電流が微小電流である場合においていわば不感領域が存在し、その電源制御部が出力電流IBと出力電流IAとを同一に制御しきれない領域があった。
一方、図7(c)に示す第三の実施形態の電源回路7000の電流特性においては、電流検出回路7500(1),7500(2)が整流ダイオードを備えず、整流ダイオードの順方向下降電圧がオフセットとして存在しない。このため、負荷電流が微小電流である場合おいても電流を正確に検出し、電源制御部7200(1)と電源制御部7200(2)とが出力電流IAと出力電流IBとを微小電流領域においても正確に同一に制御することが可能となる。
なお、図7(b),(c)に示すように従来の並列運転の電源回路において出力電流IAと出力電流IBとの合算値は、出力電流IBが零の期間において、並列運転の電源回路7000の出力電流IAまたは出力電流IBと、実質的に同一の出力電流となる。
(シミュレーションによる確認)
図8は、従来のカレントトランス8300を備える電流検出回路8500の電圧特性シミュレーションに用いた回路8000の構成概念図である。図8においては、シミュレーション用の回路概念を示すために、模式化された回路構成を簡略化して示している。
図8から理解できるように、カレントトランス8300を備える従来の電流検出回路8500の電圧特性シミュレーションに用いた回路8000は、カレントトランス8300の一次側巻線:二次側巻線の比が1:150と設定した。
また、カレントトランス8300の一次側巻線に直列に挿入されたメインスイッチング素子8200のデューティー比(D)が、0.4の場合と、より広げられた0.8の場合と、について計算を遂行した。
また、カレントトランス8300の一次側巻線に流れる電流をIinとし、カレントトランス8300の二次側巻線の励起電圧をV1とし、順方向に設けられた整流ダイオード8142の順方向降下電圧を0.6Vとし、負荷としての抵抗を10オームとした。また、シミュレーションでは、図8に示すようにカレントトランス8300の二次側巻線のインダクタンスを設定している。また、負荷としての抵抗端の電圧をV2とした。
図9は、従来のカレントトランスを備える電流検出回路8500の電圧特性シミュレーションに用いた回路8000の計算結果を説明する図であり、(a)がメインスイッチング素子8200のデューティー比(D)が、0.4の場合の計算結果を説明し、(b)がメインスイッチング素子8200のデューティー比(D)が、0.8の場合の計算結果を説明する図である。
デューティー比(D)が、0.4の場合には図9(a)に示すように、カレントトランス8300の一次側巻線に流れる電流(Iin)に対応して、カレントトランス8300の二次側巻線の励起電圧(V1)が生じる。また、カレントトランス8300の一次側巻線に流れる電流(Iin)が零の期間は、カレントトランス8300の二次側巻線の励起電圧(V1)が負側に大きく触れて、当該負側のピーク値は、(IL・R)である。
また、カレントトランス8300の一次側巻線に流れる電流(Iin)が流れる期間(T1)と、カレントトランス8300の一次側巻線に流れる電流(Iin)が零の期間(1−T1)とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。
また、図9(a)から理解できるように、負荷としての抵抗端の電圧(V2)は、カレントトランス8300の二次側巻線の励起電圧(V1)の正側の電圧に対応して正側の電圧が生じる。一方、カレントトランス8300の二次側巻線の励起電圧(V1)が負側の場合には、負荷としての抵抗端の電圧(V2)は、零となる。
また、デューティー比(D)が、0.8の場合には図9(b)に示すように、カレントトランス8300の一次側巻線に流れる電流(Iin)に対応して、カレントトランス8300の二次側巻線の励起電圧(V1)が生じる。また、カレントトランス8300の一次側巻線に流れる電流(Iin)が零の期間は、カレントトランス8300の二次側巻線の励起電圧(V1)が負側に小さく触れて、当該負側のピーク値は、(IL・R)である。
また、カレントトランス8300の一次側巻線に流れる電流(Iin)が流れる期間(T2)と、カレントトランス8300の一次側巻線に流れる電流(Iin)が零の期間(1−T2)とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。
図9(b)においては、カレントトランス8300の一次側巻線に流れる電流(Iin)が流れる期間(T2)が、カレントトランス8300の一次側巻線に流れる電流(Iin)が零の期間(1−T2)よりも十分に大きいので、零バーの位置が図9(a)に示す場合よりも紙面上方に嵩上げされている。この結果、カレントトランス8300の二次側巻線の励起電圧(V1)が見かけ上、小さくなる。
また、図9(b)から理解できるように、負荷としての抵抗端の電圧(V2)は、カレントトランス8300の二次側巻線の励起電圧(V1)の正側の電圧に対応して正側の電圧が生じる。一方、カレントトランス8300の二次側巻線の励起電圧(V1)が負側の場合には、負荷としての抵抗端の電圧(V2)は、零となる。
また、図10は、本実施形態のカレントトランス9300を備える電流検出回路9500の電圧特性シミュレーションに用いた回路9000の構成概念図である。図10においては、シミュレーション用の回路概念を示すために、模式化された回路構成を簡略化して示している。
図10において、本実施形態のカレントトランスを備える電流検出回路9500の電圧特性シミュレーションに用いた回路9000は、カレントトランス9300の一次側巻線:二次側巻線の比を従来と同様に、1:150と設定した。
また、カレントトランス9300の一次側巻線に直列に挿入されたメインスイッチング素子9200のデューティー比(D)を従来と同様に、0.4の場合と、より広げられた0.8の場合とについて計算を遂行した。
また、カレントトランス9300の一次側巻線に流れる電流をIinとし、カレントトランス9300の二次側巻線の励起電圧を出力抵抗(R4(10オーム))の電圧とし、負荷としての抵抗(R6)を10オームとした。また、シミュレーションでは、図10に示すようにカレントトランス9300の二次側巻線のインダクタンスを設定している。また、負荷としての抵抗端の電圧を抵抗(R6(10オーム))の電圧とした。
なお、図10に説明するように、電流検出回路9500には、出力抵抗(R4)と直列にコンデンサ(C2)が備えられる。コンデンサ(C2)は、従来では図9(b)に示すように見かけ上嵩下げされる二次側巻線の励起電圧(V1)を補償する機能を有する。
図11は、本実施形態のカレントトランス9300を備える電流検出回路9500の電圧特性シミュレーションに用いた回路9000の計算結果を説明する図であり、(a)がメインスイッチング素子9200のデューティー比(D)が、0.4の場合の計算結果を説明し、(b)がメインスイッチング素子9200のデューティー比(D)が、0.8の場合の計算結果を説明する図である。
デューティー比(D)が、0.4の場合には図11(a)に示すように、カレントトランス9300の一次側巻線に流れる電流(Iin)に対応して、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が生じる。また、カレントトランス9300の一次側巻線に流れる電流(Iin)が零の期間は、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が負側に小さな一定値となる。
また、カレントトランス9300の一次側巻線に流れる電流(Iin)が流れる期間(T1)と、カレントトランス9300の一次側巻線に流れる電流(Iin)が零の期間(1−T1)とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。
また、図11(a)から理解できるように、負荷としての抵抗(R6)端の電圧は、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)の正側の電圧に対応して正側の電圧が生じる。一方、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が負側の場合には、負荷としての抵抗(R6)端の電圧は、零となる。なお、コンデンサ(C2)の電圧は、カレントトランス9300の一次側巻線に流れる電流(Iin)が零となる瞬間に弱冠の下振れが観察されるものの、大凡一定であることが理解できる。
また、デューティー比(D)が、0.8の場合には図11(b)に示すように、カレントトランス9300の一次側巻線に流れる電流(Iin)に対応して、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が生じる。また、カレントトランス9300の一次側巻線に流れる電流(Iin)が零の期間は、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が負側にやや大きな一定値となる。
また、カレントトランス9300の一次側巻線に流れる電流(Iin)が流れる期間(T2)と、カレントトランス9300の一次側巻線に流れる電流(Iin)が零の期間(1−T2)とにおいて、各々ハッチングで示した面積が等しくなるように、零バーの位置が決定される。
図11(b)においては、カレントトランス9300の一次側巻線に流れる電流(Iin)が流れる期間(T2)が、カレントトランス9300の一次側巻線に流れる電流(Iin)が零の期間(1−T2)よりも十分に大きいので、零バーの位置が図11(a)に示す場合よりも紙面上方に嵩上げされている。この結果、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が見かけ上、小さくなる。
また、図11(b)から理解できるように、負荷としての抵抗(R6)端の電圧は、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)の正側の電圧に対応して正側の電圧が生じる。
本実施形態においては、見かけ上嵩下げされるカレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)を補償する機能を有するコンデンサ(C2)を備えるので、負荷としての抵抗(R6)端の電圧はオフセット降下電圧もなく、かつデューティー比の増大に依存して低減されることもない。
すなわち、図11(b)に示すカレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)の正負電圧間ピークtoピークの値が、負荷としての抵抗(R6)端の正側の電圧値として、出力されることとなる。
一方、カレントトランス9300の二次側巻線の励起電圧(出力抵抗(R4)の電圧)が負側の場合には、負荷としての抵抗端(R6)の電圧は、零となる。なお、コンデンサ(C2)の電圧は、カレントトランス9300の一次側巻線に流れる電流(Iin)が零となる瞬間に弱冠の下振れが観察されるものの、大凡一定であることが理解できる。
上述の各実施形態で例示した電流検出回路1100を含むスイッチング電源装置1000等は、各実施形態での説明に限定されるものではなく、各実施形態で説明する技術思想の範囲内かつ自明な範囲内で、適宜その構成や動作及び動作方法等を変更することができる。
また、説明の便宜上各実施形態ごとに個別に説明しているが、各実施形態の構成を適宜組み合わせて適用し、またその動作も自明な範囲内で適宜組み合わせてアレンジしてもよい。