JP4415364B2 - スイッチング電源装置の同期整流回路 - Google Patents
スイッチング電源装置の同期整流回路 Download PDFInfo
- Publication number
- JP4415364B2 JP4415364B2 JP2000270657A JP2000270657A JP4415364B2 JP 4415364 B2 JP4415364 B2 JP 4415364B2 JP 2000270657 A JP2000270657 A JP 2000270657A JP 2000270657 A JP2000270657 A JP 2000270657A JP 4415364 B2 JP4415364 B2 JP 4415364B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- power supply
- rectifying switching
- rectifying
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y02B70/1475—
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、特に複数の電源装置本体を並列運転するスイッチング電源装置の同期整流回路に関する。
【0002】
【発明が解決しようとする課題】
一般に、この種のスイッチング電源装置においては、共通する負荷に複数台の電源装置本体を接続して並列運転を行ない、仮に1台の電源装置本体が故障した場合でも、自動的に他の電源装置本体が出力電流を負荷に供給し続けることで、装置全体の信頼性を向上させたり、あるいは出力電流の容量を増加させるようにしている。一方、各電源装置本体に組み込まれるトランスの2次側にある整流回路は、整流素子として整流ダイオードを使用すると、この整流ダイオードの順方向電圧による損失が大きいため、例えば電界効果トランジスタ(MOS型FET)のような整流スイッチング素子を代わりに用い、これを主スイッチング素子と同期してオン・オフさせる同期整流回路が知られている。
【0003】
しかし、こうした同期整流回路を備えた電源装置本体を並列運転するスイッチング電源装置の場合、電源装置本体間の出力電流のアンバランスによって、装置全体に深刻な影響を及ぼす。すなわち、整流スイッチング素子であるMOS型FETは、ドレイン・ソース間で双方向に電流を流せる特性(双方向導通性)を有するので、整流スイッチング素子がオンしている間に、他の電源装置本体からの逆電流が整流スイッチング素子を通過し、電源装置本体内の他の回路素子にダメージを与える懸念を有していた。
【0004】
こうした問題点に対し、例えば特開平7‐75336号公報などには、自身の出力電圧よりも高い電圧が他の電源装置本体の出力端から印加されても、主スイッチング素子を各サイクルにおいて最小オンパルス幅でスイッチングさせることにより、整流スイッチング素子を2サイクル以上にわたって直流的にオンし続けることを回避する電源装置が提案されている。しかしこの場合は、いかなる状況においても主スイッチング素子を最小パルス幅でオンさせ続ける機能を付加しなければならず、回路構成が複雑になる懸念を生じる。
【0005】
そこで本発明は上記問題点に鑑み、簡単な回路構成で、並列運転時において他の電源装置本体からの逆電流による影響を防止できるスイッチング電源装置の同期整流回路を提供することをその目的とする。
【0006】
【課題を解決するための手段】
本発明におけるスイッチング電源装置の同期整流回路は、整流スイッチング素子を有する同期整流回路を備えた複数台の電源装置本体を並列運転するスイッチング電源装置において、前記整流スイッチング素子を流れる電流を検出するカレントトランスと、トランジスタのベース電位を上昇させることにより、このトランジスタをオンにして、前記整流スイッチング素子をオンにする駆動信号を供給する整流スイッチング素子駆動回路と、前記カレントトランスが他の電源装置本体からの逆電流を検出したときに、前記整流スイッチング素子をオフにする整流スイッチング素子停止回路とを備え、前記整流スイッチング素子停止回路はスイッチ手段を備え、前記整流スイッチング素子駆動回路が前記駆動信号を供給した後、前記カレントトランスの2次巻線に発生する検出信号が傾斜下降するのを利用して、前記整流スイッチング素子を流れる順方向の電流が所定レベル以下になると、前記スイッチ手段をオンにして前記トランジスタのベース電位を低下させ、このトランジスタをカットオフすることで、前記駆動信号の供給を遮断するように構成される。
【0007】
この場合、複数の電源装置本体から共通する負荷に出力電流を供給する並列運転時において、例えばある電源装置本体の整流スイッチング素子がオンしたときに、この電源装置本体の整流スイッチング素子を通って、他の電源装置本体からの逆電流が流れ込もうとすると、この逆電流がカレントトランスによって検出され、整流スイッチング素子停止回路により整流スイッチング素子は直ちにオフする。これにより、カレントトランスと整流スイッチング素子停止回路だけの簡単な構成でありながら、他の電源装置本体からの逆電流の流れ込みを防止し、電源装置本体内部の他の回路素子への悪影響を避けることが可能となる。
【0008】
また、整流スイッチング素子停止回路は、整流スイッチング素子を流れる順方向の電流が所定レベル以下になると、整流スイッチング素子をオフするように構成しているので、他の電源装置本体からの逆電流の流れ込みを防止するだけでなく、整流スイッチング素子のオフタイミングを、共通する整流スイッチング素子停止回路で規定することができる。よって、回路構成が複雑にならない。
【0009】
【発明の実施形態】
以下、本発明におけるスイッチング電源装置の各実施例を添付図面を参照して説明する。図1〜図3は本発明の第1実施例を示す回路図であり、電源装置全体の構成を示す図1において、1は直流入力電圧を供給する直流電源、2は1次側と2次側とを絶縁する主トランスすなわちトランスであり、直流電源1の両端間にトランス2の1次巻線3と例えばMOS型FETからなる主スイッチング素子4との直列回路が接続される。また、トランス2の2次巻線5には、同期整流回路を構成する整流素子として、例えばMOS型FETからなる整流スイッチング素子6が接続される。そして、この整流スイッチング素子6と平滑コンデンサ7とにより、トランス2の2次側の整流平滑回路を構成している。なお、8は整流スイッチング素子6に内蔵するボディダイオード、+Vo,−Voは、平滑コンデンサ7の両端間に接続した出力端子である。
【0010】
本実施例における各電源装置本体9a,9b…9nは、いわゆるフライバック式DC/DCコンバータの回路構成を有し、主スイッチング素子4がオンすると、直流電源1からの入力電圧がトランス2の1次巻線3に印加され、トランス2にエネルギーが蓄積され、主スイッチング素子4がオフすると、トランス2に蓄えられたエネルギーが、整流スイッチング素子6またはボディダイオード8を通して、平滑コンデンサ7や出力端子+Vo,−Vo間に接続する負荷10に送り出されるようになっている。なお、各電源装置本体9a,9b…9nは、いずれも同一の内部構成を有している。
【0011】
11は、整流スイッチング素子6またはボディダイオード8を流れる電流を検出する電流検出器としてのカレントトランスである。カレントトランス11は、その1次巻線12をトランス2の2次巻線5と整流スイッチング素子6との間に挿入接続し、2次巻線13の両端間に抵抗14が接続される。また、15は整流スイッチング素子6のオン・オフを制御する整流スイッチング素子制御部で、この整流スイッチング制御部15からの駆動信号により、整流スイッチング素子6が主スイッチング素子4に同期してオン・オフ動作するようになっている。
【0012】
本実施例では、上記各電源装置本体9a,9b…9nの出力端子+Vo,−Vo間に共通の負荷10を接続した並列運転動作が行なわれる。この場合、各電源装置本体9a,9b…9nから負荷10に所定の出力電流Ioa,Iob…Ionが供給される。
【0013】
次に、各電源装置本体9a,9b…9nの構成を、図2に基づいてより詳細に説明する。同図において、前記整流スイッチング素子制御部15は、カレントトランス11の2次巻線14に発生した検出信号により整流スイッチング素子6をオフさせる整流スイッチング素子停止回路16と、後述する補助巻線21に発生した電圧を前記整流スイッチング素子6にオン信号として供給する整流スイッチング素子駆動回路17とにより構成される。整流スイッチング素子停止回路16は、前記カレントトランス11および抵抗14の他に、抵抗14の一端にコンデンサ18と抵抗19とを並列接続して構成されるスピードアップ回路20の一端を接続し、抵抗14の他端をカレントトランス11の1次巻線12から整流スイッチング素子6に至るラインに接続して構成される。
【0014】
前記トランス2は、1次巻線3および2次巻線5の他に、独立した補助巻線21を備えており、この補助巻線21に発生した電圧を前記整流スイッチング素子6にオン信号として供給する整流スイッチング素子駆動回路17が、補助巻線21から整流スイッチング素子6のゲートに至る間に設けられる。整流スイッチング素子駆動回路17は、補助巻線21の一端(非ドット側端子)に抵抗23とダイオード24との直列回路を接続し、ダイオード24のカソードに、抵抗25,26とNPN型のトランジスタ27とからなるインピーダンス変換回路としてのエミッタ・ホロワを接続し、トランジスタ27のエミッタを整流スイッチング素子6のゲートに接続している。また、一端をトランジスタ27のベースに接続した抵抗26の他端は、別のPNP型のトランジスタ28のエミッタが接続され、このトランジスタ28のエミッタと整流スイッチング素子6のゲートとの間に、放電用のダイオード29が接続されるとともに、トランジスタ28のエミッタ・ベース間に抵抗30が接続される。そして、トランジスタ28のベースが前記スピードアップ回路20の他端に接続され、トランジスタ28のコレクタと、前記補助巻線21の他端(ドット側端子)が、カレントトランス11の1次巻線12から整流スイッチング素子6のソースに至るラインに接続される。
【0015】
上記構成につき、その作用を図3の波形図を参照しながら説明する。なお、この図3は、他の電源装置本体9b〜9nからの逆電流の流れ込みがない状態における電源装置本体9aの各部の波形を表わしており、最上段の波形(a)は主スイッチング素子4のゲート・ソース間電圧であって、以下、波形(b)はカレントトランス11の1次巻線12から整流スイッチング素子6に至るラインを基準として、トランジスタ27のコレクタに発生する電圧、波形(c)は抵抗14の両端間電圧、波形(d)は整流用スイッチング素子6のゲート・ソース間電圧、波形(e)はカレントトランス11の1次巻線12から整流スイッチング素子6に至るラインを基準として、トランジスタ28のエミッタに発生する電圧を示している。
【0016】
逆電流の流れ込みのない状態では、図3に示すように、主スイッチング素子4のゲート・ソース間に所定の電圧が印加され、主スイッチング素子4がオンすると、トランス2の1次巻線3に入力電圧が印加され、2次巻線5および補助巻線21のドット側端子に正極性の電圧が誘起される。しかし、この場合はダイオード24がオフするので、整流スイッチング素子6はオフになる。また、ダイオード8もオフしているので、トランス2の2次巻線5ひいてはカレントトランス11の1次巻線12にも電流は流れず、トランジスタ27はオフし、トランジスタ28はオンする。結局、トランス2の1次巻線3には励磁電流だけが流れ、この励磁電流に見合うエネルギーがトランス2に蓄積されると共に、出力端子+Vo,−Voに接続する負荷には、平滑コンデンサ7からエネルギーが出力電流として供給される。
【0017】
その後、主スイッチング素子4のゲート・ソース間電圧がゼロになって、主スイッチング素子4がオフすると、トランス2の1次巻線3への入力電圧の印加が遮断されるので、今度は2次巻線5および補助巻線21の非ドット側端子に正極性の電圧が誘起される。すると、ダイオード8がオンして、トランス2の2次巻線5からカレントトランス11の1次巻線12およびボディダイオード8を経由して、平滑コンデンサ7や負荷10にエネルギー(出力電流)が供給される。また、補助巻線21側に接続されたダイオード24もオンするので、補助巻線21から抵抗23およびダイオード24を通じて電流が流れる。
【0018】
カレントトランス11の2次巻線13は補助巻線21に比べてターン数が多く、線材の断面積も小さいので、補助巻線21よりもインピーダンスが高い。そのため、インピーダンスの低い補助巻線21は電圧が急峻に立ち上がって、ダイオード24がオンし、トランジスタ27のベース電位が上昇して、このトランジスタ27が素早くオンする。これにより、補助巻線21に誘起した電圧は、整流スイッチング素子6の駆動信号として、この整流スイッチング素子6のゲートに素早く供給される。一方、抵抗14に発生する電圧は、トランジスタ28のベースのインピーダンスが低い関係で、補助巻線21の電圧よりも緩やかに立ち上がるので、トランジスタ28のベース電位は徐々に上昇し、やがてトランジスタ28はターンオフする。
【0019】
トランス2の2次巻線5から発生する出力電流は、主スイッチング素子4のターンオフ直後に最大値に達し、その後この2次巻線5のインダクタンスに依存して傾斜降下する。本実施例では、前記整流スイッチング素子駆動回路17により、主スイッチング素子4のターンオフ直後になるべく近づくように、補助巻線21に誘起した電圧を整流スイッチング素子6に駆動信号として素早く供給することで、整流スイッチング素子6のオン抵抗を小さくして、効率を向上させることが可能になる。また、整流スイッチング素子6を通じて平滑コンデンサ7や負荷10に出力電流を流すことにより、同期整流による損失の低減が図られる。
【0020】
その後、カレントトランス11の2次巻線13に発生する電流波形すなわち抵抗14の両端間に発生する電圧波形は傾斜降下し、トランジスタ28のベース電位が低下する。そして、抵抗14の両端間に発生する電圧があるレベルにまで低下すると、スイッチ手段としてのトランジスタ28がオンする。そして、抵抗25,26の接続点(トランジスタ27のベース)の電位が急に低下して、トランジスタ27がカットオフし、整流スイッチング素子6への駆動信号の供給が遮断される。このとき、整流スイッチング素子6のゲートに蓄積した電荷は、ダイオード29,トランジスタ28およびダイオード8を介して出力側に速やかに放電される。このように、整流スイッチング素子6への駆動信号を遮断するタイミングは、カレントトランス11の2次巻線13に発生する検出信号が傾斜下降するのを利用して、この検出信号のレベルで決定される。
【0021】
一方、例えば電源装置本体9aにおいて、前記整流スイッチング素子6がオンしたときに、他の電源装置本体9b〜9nからの逆電流が電源装置本体9aの出力端子+Voから整流スイッチング素子6のソース・ドレイン間を通って、カレントトランス11の1次巻線12に流れ込むと、抵抗14を介して2次巻線13の非ドット側端子に正極性の電圧が発生し、トランジスタ27は直ちにオフすると共に、トランジスタ27はオフして、整流スイッチング素子6への駆動信号の供給を遮断する。これにより、整流スイッチング素子6をオフにして、他の電源装置本体9b〜9nからの逆電流の流れ込みを阻止し、電源装置本体9a内部の他の回路素子への悪影響を避けることができる。
【0022】
このように本実施例では、整流スイッチング素子6を有する同期整流回路を備えた複数台の電源装置本体9a,9b…9nを並列運転するスイッチング電源装置において、整流スイッチング素子6を流れる電流を検出するカレントトランス11と、トランジスタ27のベース電位を上昇させることにより、このトランジスタ27をオンにして、整流スイッチング素子6をオンにする駆動信号を供給する整流スイッチング素子駆動回路17と、カレントトランス11が他の電源装置本体9b〜9nからの逆電流を検出したときに、整流スイッチング素子6をオフにする整流スイッチング素子停止回路16とを備え、整流スイッチング素子停止回路16は、スイッチ手段としてのトランジスタ28を備え、整流スイッチング素子駆動回路17が駆動信号を供給した後、カレントトランス11の2次巻線13に発生する検出信号が傾斜下降するのを利用して、整流スイッチング素子6を流れる順方向の電流が所定レベル以下になると、前記スイッチ手段としてのトランジスタ28をオンにして前記トランジスタ27のベース電位を低下させ、このトランジスタ27をカットオフすることで、駆動信号の供給を遮断するように構成している。
【0023】
この場合、複数の電源装置本体9a,9b…9nから共通する負荷10に出力電流を供給する並列運転時において、例えばある電源装置本体9aの整流スイッチング素子6がオンしたときに、この電源装置本体9aの整流スイッチング素子6を通って、他の電源装置本体9b〜9nからの逆電流が流れ込もうとすると、この逆電流がカレントトランス11によって検出され、整流スイッチング素子停止回路16により整流スイッチング素子6は直ちにオフする。これにより、カレントトランス11と整流スイッチング素子停止回路16だけの簡単な構成でありながら、他の電源装置本体9b〜9nからの逆電流の流れ込みを防止し、電源装置本体9a内部の他の回路素子への悪影響を避けることが可能となる。
【0024】
また本実施例の整流スイッチング素子停止回路16は、整流スイッチング素子6を流れる順方向の電流が所定レベル以下になると、整流スイッチング素子6をオフするように構成しているので、前記他の電源装置本体9b〜9nからの逆電流の流れ込みを防止するだけでなく、主スイッチング素子4のオン・オフに同期した整流スイッチング素子6のオフタイミングを、共通する整流スイッチング素子停止回路16で規定することができる。よって、回路構成が複雑にならない。
【0025】
また本実施例では、トランス2の2次巻線5に接続され、整流素子として整流スイッチング素子6を用いたスイッチング電源装置の同期整流回路において、トランス2に巻回される補助巻線21と、補助巻線21に発生した電圧を整流スイッチング素子6にオン信号として供給する整流スイッチング素子駆動回路17をさらに備えている。
【0026】
この場合、整流スイッチング素子6(ボディダイオード8)に電流が流れ始めると、整流スイッチング素子6がインピーダンスの高いカレントトランス11の2次巻線13ではなく、インピーダンスの低い補助巻線21に誘起された電圧により急激に立ち上がるので、整流スイッチング素子6は電流の流れが最大値に近い時点で素早くオンする。したがって、従来のカレントトランスによる駆動に比べて、整流スイッチング素子6のオン抵抗を小さくすることができ、整流スイッチング素子6ひいては電源装置の効率を向上できる。また、補助巻線21に誘起した電圧を、そのまま整流スイッチング素子6の駆動信号として供給しているので、出力電圧に左右されることなく、補助巻線21のターン数を適宜変えるだけで、整流スイッチング素子6をオンさせるに十分な電圧を供給することができ、電源装置の低出力電圧化に対応できる。
【0027】
また本実施例における整流スイッチング素子駆動回路17は、補助巻線21と整流スイッチング素子6との間に、抵抗25,26とトランジスタ27とによるエミッタ・ホロワを接続して構成される。この場合、エミッタ・ホロワが補助巻線21と整流スイッチング素子6とのインピーダンスを整合する回路として作用するので、従来技術に比べ整流スイッチング素子6がより高速に立ち上がり、効率がさらに向上する。
【0028】
図4は本発明の第2実施例を示し、上記実施例と同一部分に同一符号を用いて説明すると、この実施例では整流スイッチング素子駆動回路17と整流スイッチング素子停止回路16との間に、両回路を分離するダイオード31を挿入接続して構成される。なお、その他の構成は第1実施例と共通している。
【0029】
カレントトランス11の2次巻線13に電流が発生した直後は、抵抗14の両端間に発生した電圧はダイオード31により遮断されてスイッチング素子駆動回路17に影響を与えることがなく、トランジスタ27がオンする一方で、トランジスタ28がオフし、補助巻線21に誘起された電圧が整流スイッチング素子6のゲートに駆動信号として供給される。その後、カレントトランス11の2次巻線13に発生する電流波形が傾斜下降すると、抵抗14の両端間の電圧が同じように傾斜降下してダイオード31がオンする。これにより、トランジスタ27がオフすると共に、トランジスタ28がオンし、整流スイッチング素子6のゲートにチャージされている電荷がダイオード19,トランジスタ28を通して放電し、整流スイッチング素子6はオフする。このように本実施例では、整流スイッチング素子6をオンさせるときに、整流スイッチング素子停止回路16から外部への信号の送り出しを遮断するダイオード31を設けるだけで、整流スイッチング素子6のオン,オフ動作の一層の安定化を簡単に図ることができる。
【0030】
図5および図6は本発明の第3実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。図5の回路図において、この実施例では整流スイッチング素子駆動回路40として、PNP型のトランジスタ41のコレクタを、抵抗43を介してNPN型のトランジスタ42のベースに接続すると共に、このトランジスタ41のベースをコレクタに直接接続したいわゆるサイリスタ(SCR)回路44を、前記第1および第2実施例のエミッタ・ホロワ回路に代えて接続した点が注目される。そして、トランジスタ41のベース・エミッタ間には抵抗45が接続され、この抵抗とトランジスタ41のエミッタとの接続点が、前記ダイオード24のカソードに接続され、トランジスタ41のコレクタとトランジスタ42のエミッタが、前記整流スイッチング素子6のゲートに接続され、トランジスタ42のエミッタ・ベース間に、前記放電用のダイオード29が接続される。さらに、トランジスタ42のベースがトランジスタ28のエミッタに接続され、このトランジスタ28のエミッタとダイオード24のカソードとの間に、抵抗46とコンデンサ47の並列回路が接続される。その他の構成は、図4に示す第2実施例と同じである。
【0031】
第1実施例や第2実施例におけるエミッタ・ホロワを用いた回路では、図6の一点鎖線で示すように、抵抗14の両端間電圧が下がるのに伴なって、トランジスタ27のベース電位が低下し、整流スイッチング素子6のゲート・ソース間電圧も傾斜下降するが、本実施例のサイリスタ回路44は、補助巻線21に電圧が誘起して、この電圧を整流スイッチング素子6のゲートに駆動電圧として一旦供給すると、整流スイッチング素子6のゲート電位はそのまま保持され、図6の実線のように略矩形波形になる。したがって、整流スイッチング素子6のオン抵抗が小さいままになり、一層効率の向上を図ることができる。なお、サイリスタ回路44の構成素子は、実施例中のものに限られない。
【0032】
図7および図8は本発明の第4実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。図7の回路図において、この実施例では前記整流スイッチング素子停止回路16における抵抗14に代わって、カレントトランス11の2次巻線13に発生した検出信号を微分するコンデンサ61と抵抗62からなる微分回路63を、カレントトランス11の2次巻線13間に接続して構成される。なお、その他の構成は前記第3実施例と同じである。
【0033】
第1〜第3実施例では、抵抗14の両端間電圧が図8の破線で示すような波形になるが、本実施例では図8の実線で示す波形のように、カレントトランス11の2次巻線13に発生する電流の立ち上がりと立ち下がりで、抵抗62の両端間に正負のトリガ信号が発生する。したがって、負のトリガ信号が発生したときに、整流スイッチング素子6をオフさせるように構成すれば、整流スイッチング素子6のオン・オフ動作の一層の安定化を図ることができる。なお、微分回路63の構成素子は、実施例中のものに限られない。
【0034】
図9は本発明の第5実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。この第5実施例は、フォワード式DC/DCコンバータからなるスイッチング電源装置に適用した場合を示している。具体的には、トランス2の2次巻線5に接続される整流回路の整流素子として、従来のフライホイールダイオードに代えて前記整流スイッチング素子6を接続するとともに、第1実施例と同じ整流スイッチング素子駆動回路17と整流スイッチング素子停止回路6を設けたものである。勿論、これに代えて第2〜第4実施例における回路構成を備えてもよい。
【0035】
トランス1の1次巻線2と2次巻線5はフライバック式の場合と異なり加極性に接続されている。また、トランス2の2次巻線5の他端(非ドット側端子)には、整流スイッチング素子6と共に同期整流回路を構成する別の整流スイッチング素子52が接続される。なお、53は整流スイッチング素子52のボディダイオードである。整流スイッチング素子6の両端間には、チョークコイル54と前記平滑コンデンサ7の直列回路が接続され、平滑コンデンサ7の両端間に出力端子+Vo,−Voが接続される。
【0036】
本実施例では、主スイッチング素子4がオンになり、トランス2の1次巻線3に入力電圧が印加されると、トランス2の2次巻線5のドット側端子に発生した正極性の電圧により、整流スイッチング素子52がオンし、トランス2の2次巻線5からチョークコイル54を介して平滑コンデンサ7および出力端子+Vo,−Voに接続される共通の負荷10にエネルギーが送り出される。一方、主スイッチング素子4がオフすると、補助巻線21に誘起された電圧が整流スイッチング素子6のゲートにオン信号として供給され、整流スイッチング素子6がオンし、チョークコイル54に蓄えられたエネルギーが平滑コンデンサ7および負荷10に供給され、カレントトランス11の1次巻線12および整流スイッチング素子6を通じて電流が流れる。その後、カレントトランス11の2次巻線13の検出電流が次第に低下すると、整流スイッチング素子停止回路18によって整流スイッチング素子6はオフする。
【0037】
また、例えば電源装置本体9aの整流スイッチング素子6がオンしたときに、この電源装置本体9aの整流スイッチング素子6を通って、他の電源装置本体9b〜9nからの逆電流が流れ込もうとすると、この逆電流がカレントトランス11によって検出され、整流スイッチング素子停止回路16により整流スイッチング素子6は直ちにオフする。これにより、他の電源装置本体9b〜9nからの逆電流の流れ込みによって、一旦チョークコイル54にエネルギーが蓄積され、これが次に整流スイッチング素子52がオンしたときに、トランス2の2次巻線5側に流れ込むことが防止され、電源装置本体9a内部の他の回路素子への悪影響を避けることが可能となる。
【0038】
またこの場合も、補助巻線21からの電圧により整流スイッチング素子6を素早く立ち上げて、効率の向上を図ることができるとともに、電源装置の低出力電圧化に対応できる。また、整流スイッチング素子6,53による同期整流により、従来のダイオード整流よりも損失の低減を図ることができる。そして第1〜第4の各実施例をフライホイールダイオードに適用することにより、主スイッチング素子4がオンのとき整流スイッチング素子53がオンし、主スイッチング素子4がオフのとき整流スイッチング素子6がオンする安定したフォワードコンバータ動作が可能になる。
【0039】
図10は本発明の第6実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。ここでは、フォワード式DC/DCコンバータからなるスイッチング電源装置に適用した別な例を示している。具体的には、第5実施例における補助巻線21に代わって、チョークコイル54の主巻線55と共通のコアに駆動巻線56を巻回し、ここに誘起された電圧を整流スイッチング素子6のオン信号として供給するように構成している。なお、それ以外の構成は、第5実施例と同じである。
【0040】
そしてこの場合も、例えば電源装置本体9aの整流スイッチング素子6がオンしたときに、この電源装置本体9aの整流スイッチング素子6を通って、他の電源装置本体9b〜9nからの逆電流が流れ込もうとしても、整流スイッチング素子停止回路16により整流スイッチング素子6は直ちにオフし、電源装置本体9a内部の他の回路素子への悪影響を避けることが可能となる。
【0041】
図11は本発明の第7実施例を示し、上記実施例と同一部分に同一符号を用いて説明する。この第7実施例は、いわゆる非絶縁の降圧型DC/DCコンバータからなるスイッチング電源装置に適用した場合を示している。具体的には、直流電源1と主スイッチング素子4との直列回路が、整流スイッチング素子6とカレントトランス11の1次巻線12との直列回路の両端間に直接接続される。それ以外の構成は、第6実施例と同じである。
【0042】
そしてこの場合も、主スイッチング素子4がオンになると、直流電源1からチョークコイル54を介して平滑コンデンサ7および出力端子+Vo,−Voに接続される負荷(図示せず)にエネルギーが送り出される。一方、主スイッチング素子4がオフすると、駆動巻線56に誘起された電圧が整流スイッチング素子6のゲートにオン信号として供給され、整流スイッチング素子6がオンし、チョークコイル8に蓄えられたエネルギーが平滑コンデンサ6および負荷10に供給され、カレントトランス11の1次巻線12および整流スイッチング素子6を通じて電流が流れる。その後、カレントトランス11の2次巻線13の検出電流が次第に低下すると、整流スイッチング素子停止回路16によって整流スイッチング素子6はオフする。
【0043】
また、例えば電源装置本体9aの整流スイッチング素子6がオンしたときに、この電源装置本体9aの整流スイッチング素子6を通って、他の電源装置本体9b〜9nからの逆電流が流れ込もうとしても、整流スイッチング素子停止回路16により整流スイッチング素子6は直ちにオフし、電源装置本体9a内部の他の回路素子への悪影響を避けることが可能となる。
【0044】
この場合も上記各実施例と同様に、駆動巻線56からの電圧を整流スイッチング素子6に駆動信号として供給することで、電源装置の低出力電圧化に対応できる。また、整流スイッチング素子6による同期整流により、従来のダイオード整流よりも損失の低減を図ることができる。
【0045】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能であり、種々のタイプのスイッチング電源装置に適用できる。例えば、上記各実施例における補助巻線21や駆動巻線56を設けずに、チョークコイル11により整流スイッチング素子6(またはボディダイオード8)を流れる電流を検出して、整流スイッチング素子6をオン・オフする構成としてもよい。また、ボディダーオード10,11の代わりに、外付けのダイオードを接続してもよい。
【0046】
【発明の効果】
本発明におけるスイッチング電源装置の同期整流回路によれば、カレントトランスと整流スイッチング素子停止回路だけの簡単な構成でありながら、並列運転時において他の電源装置本体からの逆電流による影響を防止できる。
【図面の簡単な説明】
【図1】 本発明の第1実施例を示す電源装置全体の回路構成図である。
【図2】 本発明の第1実施例を示す各電源装置本体の回路図である。
【図3】 本発明の第1実施例を示す各部の波形図である。
【図4】 本発明の第2実施例を示す回路図である。
【図5】 本発明の第3実施例を示す回路図である。
【図6】 本発明の第3実施例を示す要部の波形図である。
【図7】 本発明の第4実施例を示す回路図である。
【図8】 本発明の第4実施例を示す要部の波形図である。
【図9】 本発明の第5実施例を示す回路図である。
【図10】 本発明の第6実施例を示す回路図である。
【図11】 本発明の第7実施例を示す回路図である。
【符号の説明】
6 整流スイッチング素子
9a,9b…9n 電源装置本体
11 カレントトランス
16 整流スイッチング素子停止回路
17 整流スイッチング素子駆動回路
27 トランジスタ
28 スイッチ手段(トランジスタ)
Claims (1)
- 整流スイッチング素子を有する同期整流回路を備えた複数台の電源装置本体を並列運転するスイッチング電源装置において、
前記整流スイッチング素子を流れる電流を検出するカレントトランスと、
トランジスタのベース電位を上昇させることにより、このトランジスタをオンにして、前記整流スイッチング素子をオンにする駆動信号を供給する整流スイッチング素子駆動回路と、
前記カレントトランスが他の電源装置本体からの逆電流を検出したときに、前記整流スイッチング素子をオフにする整流スイッチング素子停止回路とを備え、
前記整流スイッチング素子停止回路はスイッチ手段を備え、前記整流スイッチング素子駆動回路が前記駆動信号を供給した後、前記カレントトランスの2次巻線に発生する検出信号が傾斜下降するのを利用して、前記整流スイッチング素子を流れる順方向の電流が所定レベル以下になると、前記スイッチ手段をオンにして前記トランジスタのベース電位を低下させ、このトランジスタをカットオフすることで、前記駆動信号の供給を遮断するものであることを特徴とするスイッチング電源装置の同期整流回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270657A JP4415364B2 (ja) | 2000-09-06 | 2000-09-06 | スイッチング電源装置の同期整流回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000270657A JP4415364B2 (ja) | 2000-09-06 | 2000-09-06 | スイッチング電源装置の同期整流回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002084756A JP2002084756A (ja) | 2002-03-22 |
JP4415364B2 true JP4415364B2 (ja) | 2010-02-17 |
Family
ID=18757064
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000270657A Expired - Lifetime JP4415364B2 (ja) | 2000-09-06 | 2000-09-06 | スイッチング電源装置の同期整流回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4415364B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5652908B2 (ja) * | 2010-09-14 | 2015-01-14 | 富士通テレコムネットワークス株式会社 | フォワード型スイッチング電源装置とフォワード型スイッチング電源装置の駆動方法 |
JP5621619B2 (ja) * | 2011-01-24 | 2014-11-12 | パナソニック株式会社 | 電源装置 |
US9287702B2 (en) * | 2012-12-27 | 2016-03-15 | Intel Corporation | Universal power interface |
US9184627B2 (en) | 2012-12-28 | 2015-11-10 | Intel Corporation | Charging system for electronic device |
JP5987850B2 (ja) * | 2014-02-07 | 2016-09-07 | 株式会社デンソー | 電力変換装置 |
US9601938B2 (en) | 2014-05-15 | 2017-03-21 | Intel Corporation | Battery charger for different power sources |
-
2000
- 2000-09-06 JP JP2000270657A patent/JP4415364B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002084756A (ja) | 2002-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
US6438009B2 (en) | Reducing voltage transients across a MOSFET in a synchronous rectifier in a DC/DC converter | |
JP7244748B2 (ja) | スイッチング電源装置 | |
JP3626072B2 (ja) | スイッチング電源装置 | |
JP3760379B2 (ja) | スイッチング電源装置 | |
EP2312736A2 (en) | Self-Excited Switching Power Supply Circuit | |
JP2001145344A (ja) | Dc−dcコンバータ | |
US6757183B2 (en) | Method for starting up a switched-mode power supply, and switched-mode power supply having a starting circuit | |
JP4415364B2 (ja) | スイッチング電源装置の同期整流回路 | |
JP3691498B2 (ja) | 自励式スイッチング電源回路 | |
JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
JP2001333576A (ja) | Dc/dcコンバータの制御方法 | |
JP3273598B2 (ja) | スイッチング電源装置 | |
JP4329113B2 (ja) | スイッチング電源装置 | |
JP3613731B2 (ja) | 無負荷時省電力電源装置 | |
JP4395880B2 (ja) | スイッチング電源装置の同期整流回路 | |
JP4484006B2 (ja) | スイッチング電源装置 | |
EP0827264A2 (en) | Switching power supply apparatus | |
JP4725697B2 (ja) | スイッチング電源装置 | |
JPH11206118A (ja) | 同期整流回路およびフォワード型コンバータ電源 | |
JP2004040901A (ja) | 絶縁型電源装置 | |
JP4109505B2 (ja) | 降圧型チョッパーレギュレータ回路 | |
JP2002281749A (ja) | スイッチング電源装置 | |
JPH09312972A (ja) | 整流回路 | |
JP4122496B2 (ja) | 可飽和インダクタを利用した同期整流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091102 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4415364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
EXPY | Cancellation because of completion of term |