JP4384224B2 - 高圧接合型電界効果トランジスタ - Google Patents
高圧接合型電界効果トランジスタ Download PDFInfo
- Publication number
- JP4384224B2 JP4384224B2 JP2007506720A JP2007506720A JP4384224B2 JP 4384224 B2 JP4384224 B2 JP 4384224B2 JP 2007506720 A JP2007506720 A JP 2007506720A JP 2007506720 A JP2007506720 A JP 2007506720A JP 4384224 B2 JP4384224 B2 JP 4384224B2
- Authority
- JP
- Japan
- Prior art keywords
- well
- effect transistor
- field effect
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 title claims description 42
- 238000000034 method Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 description 12
- 230000005684 electric field Effects 0.000 description 7
- -1 phosphor ions Chemical class 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 210000001061 forehead Anatomy 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Description
前記第1のウエル内のそれぞれ第1の導電型のソース及びドレインと、
第2の導電型の第2のウエル内に配設された第2の導電型のゲートとを有している高圧電界効果トランジスタに関している。
この種の電界効果トランジスタは接合型電界効果トランジスタ(JFET)として公知である。このタイプの電界効果トランジスタの利点はノイズが少ないことである。集積回路との接続においてこの電界効果トランジスタは特に電力用に用いられている。この適用の目的は、導通状態において低い抵抗率しか伴わずに降伏電圧への耐性が高く、所要面積も少なくて済むようなトランジスタを提供するためである。通常はエピタキシャル層を備えたJFETに対して専用の製造プロセスが用いられている。
図1は、本発明による接合型電界効果トランジスタの第1実施例の概略的断面図であり、
図2は、本発明による接合型電界効果トランジスタの第2実施例の概略的断面図であり、
図3は、本発明による接合型電界効果トランジスタの第3実施例の概略的断面図であり
図4は、本発明による接合型電界効果トランジスタをさらなる別のトランジスタと共に概略的に表している断面図であり、
図5は、nチャネル型及びpチャネル型低圧電界効果トランジスタを図4との関連で概略的に表している断面図である。
図1によれば、基板10、特にp導電型の基板10内に深くドープされたウエル11が設けられている。この装置の表面、すなわちウエル11の表面には、フィールド酸化膜領域13a〜13dまでが示されている。これらのフィールド酸化膜領域13にはウインドウが開放されており、このウインドウには高濃度ドープされたゾーンとして電界効果トランジスタの端子領域が設けられている。それによりn型ウエル11の深部に向けてソース端子14とドレイン端子15が生成される。この2つの領域14及び15は高濃度ドープされ、n導電型を有しているソース端子とドレイン端子の間のウインドウ内にはフィールド酸化膜領域13aと13bによって分離されたゲート16が形成されている。このゲート端子16はp導電型を有し、高濃度ドープされている。従ってここでの接合型電界効果トランジスタはnチャネル接合型電界効果トランジスタ(NJFET)である。
Claims (10)
- 第2の導電型基板(10)内の第1の導電型の第1のウエル(11)と、
前記第1のウエル内のそれぞれ第1の導電型からなる高濃度ドープされたソース(14)及びドレイン(15)と、
第2の導電型からなる第2のウエル(12)内に配設されている第2の導電型の高濃度ドープされたゲート(16)とを有している高圧接合型電界効果トランジスタにおいて、
前記第2のウエル(12)がレトログレードタイプからなりかつ前記第1のウエル(11)内で前記ソース(14)とドレイン(15)の間に配設されており、さらにソース、ゲート、ドレインの素子が酸化絶縁領域(13a〜13d)によって相互に離間されていることを特徴とする高圧接合型電界効果トランジスタ。 - 前記ソース(14)及びドレイン(15)が、第1の導電型からなるそれぞれ1つのさらなる第1のウエル(21)内に配設されており、前記さらなる第1のウエル(21)は第1のウエル(11)内に配設されており、前記ゲート(16)は一部が第2の導電型からなるさらなる第2のウエル(22)上方に配設され、別の一部が前記さらなる第2のウエル(22)内に配設され、前記さらなる第2のウエル(22)は第2のウエル(12)内に配設されており、ここで前記さらなる第1のウエル(21)は前記ソース(14)及びドレイン(15)よりも低濃度にかつ第1のウエル(11)よりも高濃度にドープされ、前記さらなる第2のウエル(22)は前記ゲート(16)よりも低濃度にかつ第2のウエル(12)よりも高濃度にドープされている、請求項1記載の高圧接合型電界効果トランジスタ。
- 前記第2のウエル(12)のドープ剤濃度は、5×1012cm-3の線量のイオン打込みによって設定されている、請求項1または2記載の高圧接合型電界効果トランジスタ。
- 酸化絶縁領域(13a,13b)の上方でフィールドプレート(17a,17b)がゲート(16)からソース及びドレイン領域の方向に延在している、請求項1から3いずれか1項記載の高圧接合型電界効果トランジスタ。
- 前記フィールドプレートは、第2のウエルから第1のウエルまでのウエル間の境界上方で終端している、請求項4記載の高圧接合型電界効果トランジスタ。
- ソース側のフィールドプレート(17b)は、ソース(14)と電気的に接続されており、ドレイン側のフィールドプレート(17a)は、ドレイン(15)と電気的に接続されている、請求項4または5記載の高圧接合型電界効果トランジスタ。
- 前記第1のウエル(11)は、ゲート(16)下方の領域においては、当該領域以外のところのように深くは基板(10)内に延在しない、請求項1から6いずれか1項記載の高圧接合型電界効果トランジスタ。
- イオン打込みがマスクを用いて行われ、これによって高圧接合型電界効果トランジスタの第2のウエル(12)とさらなるトランジスタのチャネル領域が製造されることを特徴とする、請求項1から7いずれか1項記載の高圧接合型電界効果トランジスタを製造するための方法。
- 第1のウエル(11)のイオン打込みがマスク(M11)を用いて次のように行われる、すなわち、前記第1のウエル(11)が、後からのゲート(16)領域においては、当該領域以外のところのように深くは基板(10)内に延在しないように行われる、請求項8記載の方法。
- 第1のウエルのイオン打込みが前記マスク(M11)のストライプ状に配設された開口部によって行われる、請求項9記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004018153A DE102004018153B9 (de) | 2004-04-08 | 2004-04-08 | Hochvolt-Sperrschicht-Feldeffekttransistor mit retrograder Gatewanne und Verfahren zu dessen Herstellung |
PCT/EP2005/003623 WO2005098964A1 (de) | 2004-04-08 | 2005-04-06 | Hochvolt-sperrschicht-feldeffekttransistor |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007533127A JP2007533127A (ja) | 2007-11-15 |
JP2007533127A5 JP2007533127A5 (ja) | 2009-03-12 |
JP4384224B2 true JP4384224B2 (ja) | 2009-12-16 |
Family
ID=34964423
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007506720A Expired - Fee Related JP4384224B2 (ja) | 2004-04-08 | 2005-04-06 | 高圧接合型電界効果トランジスタ |
Country Status (6)
Country | Link |
---|---|
US (1) | US7781809B2 (ja) |
EP (1) | EP1741142B1 (ja) |
JP (1) | JP4384224B2 (ja) |
KR (1) | KR100962233B1 (ja) |
DE (1) | DE102004018153B9 (ja) |
WO (1) | WO2005098964A1 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7888768B2 (en) * | 2006-01-09 | 2011-02-15 | Fairchild Korea Semiconductor, Ltd. | Power integrated circuit device having embedded high-side power switch |
US7989853B2 (en) * | 2008-08-07 | 2011-08-02 | Texas Instruments Incorporated | Integration of high voltage JFET in linear bipolar CMOS process |
TW201025456A (en) * | 2008-12-26 | 2010-07-01 | Richtek Technology Corp | Method for fabricating a junction field effect transistor and the junction field effect transistor itself |
US7943445B2 (en) | 2009-02-19 | 2011-05-17 | International Business Machines Corporation | Asymmetric junction field effect transistor |
CN201708157U (zh) * | 2010-06-30 | 2011-01-12 | 四川和芯微电子股份有限公司 | 结型场效应晶体管结构 |
US8481380B2 (en) * | 2010-09-23 | 2013-07-09 | International Business Machines Corporation | Asymmetric wedge JFET, related method and design structure |
CN102610656B (zh) * | 2011-01-19 | 2014-04-16 | 上海华虹宏力半导体制造有限公司 | 耐高压的结型场效应管 |
DE102011009487B4 (de) | 2011-01-26 | 2017-10-19 | Austriamicrosystems Ag | Asymmetrischer Hochvolt-JFET und Herstellungsverfahren |
US8618583B2 (en) | 2011-05-16 | 2013-12-31 | International Business Machines Corporation | Junction gate field effect transistor structure having n-channel |
CN103050512A (zh) * | 2011-10-13 | 2013-04-17 | 上海华虹Nec电子有限公司 | 非外延的高压绝缘n型ldmos器件结构 |
CN106158957B (zh) * | 2015-04-10 | 2019-05-17 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体场效应管及其制造方法 |
KR102401162B1 (ko) | 2021-05-20 | 2022-05-24 | 주식회사 키파운드리 | 폴리-실리콘 접합 전계 효과 트랜지스터를 포함하는 반도체 소자 및 이의 제조 방법 |
CN113629152A (zh) * | 2021-07-07 | 2021-11-09 | 华虹半导体(无锡)有限公司 | Jfet器件及其制作方法 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3841917A (en) * | 1971-09-06 | 1974-10-15 | Philips Nv | Methods of manufacturing semiconductor devices |
JPS53143183A (en) * | 1977-05-20 | 1978-12-13 | Hitachi Ltd | Semicondutor integrated circuit device and production of the same |
JPS5412680A (en) * | 1977-06-30 | 1979-01-30 | Matsushita Electric Ind Co Ltd | Junction-type field effect transistor and its manufacture |
JPS54149478A (en) | 1978-05-16 | 1979-11-22 | Matsushita Electric Ind Co Ltd | Junction type field effect semiconductor device |
JPS62196360U (ja) * | 1986-06-05 | 1987-12-14 | ||
EP0268426A3 (en) | 1986-11-17 | 1989-03-15 | Linear Technology Corporation | High speed junction field effect transistor for use in bipolar integrated circuits |
JPS63211683A (ja) | 1987-02-27 | 1988-09-02 | Ulvac Corp | 太陽光選択吸収膜 |
US4939099A (en) * | 1988-06-21 | 1990-07-03 | Texas Instruments Incorporated | Process for fabricating isolated vertical bipolar and JFET transistors |
JPH0234938A (ja) | 1988-07-25 | 1990-02-05 | Matsushita Electron Corp | 半導体装置 |
US5008719A (en) * | 1989-10-20 | 1991-04-16 | Harris Corporation | Dual layer surface gate JFET having enhanced gate-channel breakdown voltage |
JP3036175B2 (ja) | 1991-11-11 | 2000-04-24 | 日本電気株式会社 | 電荷転送装置 |
JPH0613409A (ja) | 1992-06-24 | 1994-01-21 | Ricoh Co Ltd | 半導体素子及びその製造方法 |
US5373183A (en) * | 1993-04-28 | 1994-12-13 | Harris Corporation | Integrated circuit with improved reverse bias breakdown |
US5889298A (en) * | 1993-04-30 | 1999-03-30 | Texas Instruments Incorporated | Vertical JFET field effect transistor |
JPH09307070A (ja) | 1996-05-14 | 1997-11-28 | Fuji Electric Co Ltd | スイッチング電源用半導体集積回路 |
US6207994B1 (en) * | 1996-11-05 | 2001-03-27 | Power Integrations, Inc. | High-voltage transistor with multi-layer conduction region |
EP0907208B1 (en) * | 1997-10-02 | 2002-12-18 | Istituto Trentino Di Cultura | Process of producing a JFET device |
FR2776832B1 (fr) * | 1998-03-31 | 2000-06-16 | Sgs Thomson Microelectronics | Procede de fabrication de transistors jfet |
EP0981166A3 (en) | 1998-08-17 | 2000-04-19 | ELMOS Semiconductor AG | JFET transistor |
JP2000100829A (ja) * | 1998-09-25 | 2000-04-07 | Sony Corp | 接合型電界効果トランジスタおよびその製造方法 |
US6355513B1 (en) * | 1999-10-29 | 2002-03-12 | Lovoltech, Inc. | Asymmetric depletion region for normally off JFET |
JP2001332702A (ja) | 2000-05-18 | 2001-11-30 | Seiko Epson Corp | Mosトランジスタおよびその製造方法並びに半導体装置 |
US6768171B2 (en) * | 2000-11-27 | 2004-07-27 | Power Integrations, Inc. | High-voltage transistor with JFET conduction channels |
JP3812421B2 (ja) * | 2001-06-14 | 2006-08-23 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタ |
US6855985B2 (en) * | 2002-09-29 | 2005-02-15 | Advanced Analogic Technologies, Inc. | Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology |
-
2004
- 2004-04-08 DE DE102004018153A patent/DE102004018153B9/de not_active Expired - Fee Related
-
2005
- 2005-04-06 US US11/578,018 patent/US7781809B2/en active Active
- 2005-04-06 EP EP05731015A patent/EP1741142B1/de not_active Expired - Fee Related
- 2005-04-06 WO PCT/EP2005/003623 patent/WO2005098964A1/de active Application Filing
- 2005-04-06 JP JP2007506720A patent/JP4384224B2/ja not_active Expired - Fee Related
- 2005-04-06 KR KR1020067020616A patent/KR100962233B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
US20080067560A1 (en) | 2008-03-20 |
WO2005098964A1 (de) | 2005-10-20 |
JP2007533127A (ja) | 2007-11-15 |
DE102004018153B9 (de) | 2012-08-23 |
KR100962233B1 (ko) | 2010-06-11 |
DE102004018153A1 (de) | 2005-12-08 |
KR20060127241A (ko) | 2006-12-11 |
DE102004018153B4 (de) | 2012-06-14 |
US7781809B2 (en) | 2010-08-24 |
EP1741142A1 (de) | 2007-01-10 |
EP1741142B1 (de) | 2012-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4384224B2 (ja) | 高圧接合型電界効果トランジスタ | |
US7125777B2 (en) | Asymmetric hetero-doped high-voltage MOSFET (AH2MOS) | |
KR101245935B1 (ko) | 반도체 소자 및 그 제조방법 | |
US8450177B2 (en) | LDMOS with self aligned vertical LDD backside drain | |
JP2006510206A (ja) | 集積回路構造体 | |
CN100552975C (zh) | 半导体装置及其制造方法 | |
US8129782B2 (en) | High-voltage transistor and method for its manufacture | |
US5913122A (en) | Method of making high breakdown voltage twin well device with source/drain regions widely spaced from FOX regions | |
CN101714556B (zh) | 半导体器件及其制造方法 | |
JP5543253B2 (ja) | 半導体装置及びその製造方法 | |
CN107871782B (zh) | 双扩散金属氧化物半导体元件及其制造方法 | |
US7667295B2 (en) | Semiconductor device | |
US7488638B2 (en) | Method for fabricating a voltage-stable PMOSFET semiconductor structure | |
US7335549B2 (en) | Semiconductor device and method for fabricating the same | |
US20080054348A1 (en) | Semiconductor device and a method of fabricating the same | |
CN110838512B (zh) | 高压元件及其制造方法 | |
KR20010094722A (ko) | 고전압 소자 및 그 제조방법 | |
CN114765222A (zh) | 高压元件及其制造方法 | |
KR101097982B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR101267889B1 (ko) | 반도체 소자 및 그 제조방법 | |
JP2005005596A (ja) | パワー用スイッチング素子 | |
KR101175231B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR101128707B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20060104023A (ko) | 반도체 소자 및 그 제조방법 | |
US20100163923A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080709 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081007 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081015 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081110 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081117 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081208 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090107 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20090107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4384224 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |