JP4376348B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4376348B2 JP4376348B2 JP10234499A JP10234499A JP4376348B2 JP 4376348 B2 JP4376348 B2 JP 4376348B2 JP 10234499 A JP10234499 A JP 10234499A JP 10234499 A JP10234499 A JP 10234499A JP 4376348 B2 JP4376348 B2 JP 4376348B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- concentration diffusion
- type
- high concentration
- type high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 110
- 238000009792 diffusion process Methods 0.000 claims description 288
- 239000000758 substrate Substances 0.000 claims description 65
- 239000012535 impurity Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 350
- 239000002184 metal Substances 0.000 description 58
- 230000003071 parasitic effect Effects 0.000 description 20
- 230000015556 catabolic process Effects 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 9
- 230000006378 damage Effects 0.000 description 7
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、内部回路をサージ電圧から保護する保護回路として使用される半導体装置に関する。
【０００２】
【従来の技術】
従来から、内部回路を構成する例えばＭＯＳトランジスタのゲートを保護するため、内部回路に接続される入力回路又は入出力回路には、抵抗、ダイオード又はトランジスタ等からなる保護回路が設けられている。
【０００３】
以下、従来の保護回路の一例について、図７を参照しながら説明する。
【０００４】
図７に示すように、ｐ型半導体基板１には、互いに間隔をおいて紙面に対して垂直方向に延びる第１のｎ型高濃度拡散層２及び第２のｎ型高濃度拡散層３が形成されている。第１及び第２のｎ型高濃度拡散層２、３はフィールド酸化膜４によって分離されていると共に、第１及び第２のｎ型高濃度拡散層２、３の上には層間絶縁膜５が形成されており、該層間絶縁膜５の上には、第１のｎ型高濃度拡散層２と平行に延びる第１の金属層６、及び第２のｎ型高濃度拡散層３と平行に延びる第２の金属層７が形成されている。第１の金属層６は、入力回路又は入出力回路に信号を入力する入力パッドＩＮＰに接続されていると共に、コンタクトを介して第１のｎ型高濃度拡散層２と接続されている。また、第２の金属層７の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、第２の金属層７の中央部は第２のｎ型高濃度拡散層３と接続されている。
【０００５】
以下、従来の保護回路の動作について説明する。
【０００６】
正のサージ電圧が入力パッドＩＮＰから保護回路に印加された場合には、第１の金属層６を介して入力パッドＩＮＰに接続されている第１のｎ型高濃度拡散層２と半導体基板１とのＰＮ接合がブレークダウンするので、正孔がｐ型半導体基板１に流入する。ｐ型半導体基板１に正孔が流入すると、ｐ型半導体基板１における第１のｎ型高濃度拡散層２の近傍の領域の電位が局所的に上昇するため、寄生バイポーラトランジスタＱＰが作動して、バイポーラ電流が入力パッドＩＮＰと基準電圧パッドＶＳＰとの間に流れるので、サージ電流を基準電圧パッドＶＳＰに逃がすことができる。
【０００７】
一方、負のサージ電圧が入力パッドＩＮＰから保護回路に印加された場合には、ｐ型半導体基板１と第１のｎ型高濃度拡散層２とが順バイアスになるため、ダイオードの順方向電流が基準電圧パッドＶＳＰと入力パッドＩＮＰとの間に流れるので、サージ電流を入力パッドＩＮＰに逃がすことができる。
【０００８】
以上の動作原理により、保護回路は、サージ電圧を速やかに吸収して、内部回路に高電圧が印加される事態を回避するので、半導体装置の内部素子の破壊が防止される。
【０００９】
【発明が解決しようとする課題】
ところが、第１のｎ型高濃度拡散層２における第１の金属層６との接続部の直下の領域は低インピーダンスであるから、入力パッドＩＮＰに正のサージ電圧が印加された場合には、ブレークダウン電流は第１のｎ型高濃度拡散層２における第１の金属層６との接続部の直下の領域に集中する。このため、第１のｎ型高濃度拡散層２とｐ型半導体基板１との間のＰＮ接合が破壊されたり、第１のｎ型高濃度拡散層２自体が破壊されたりする恐れがある。
【００１０】
また、第１のｎ型高濃度拡散層２と第１の金属層６との接続部からｐ型半導体基板１までの電流経路を考えると、第１の金属層６と第１のｎ型高濃度拡散層２との接続面に対して垂直な方向（上下方向）の電流経路の距離は、接続面に対して平行な方向（左右方向）の電流経路の距離に比べて小さいので、ブレークダウン電流は、第１の金属層６と第１のｎ型高濃度拡散層２との接続面に垂直な方向に多く流れる一方、接続面に平行な方向には流れ難い。このため、寄生バイポーラトランジスタＱＰはサージ電流を確実に吸収することができない。
【００１１】
従って、保護回路がサージ電流を吸収する能力を向上させるためには、第１のｎ型高濃度拡散層２の面積を大きくする必要があるが、第１のｎ型高濃度拡散層２の面積が大きくなると、入力容量又は入出力容量が増大するので、入力信号又は出力信号の遅延時間が大きくなって、回路の動作速度が遅くなるという問題がある。
【００１２】
前記に鑑み、本発明は、入力パッドと電気的に接続される高濃度拡散層の面積を大きくすることなく、サージ電流を吸収する能力を向上させることを目的とする。
【００１３】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、第１導電型の半導体基板に形成された第２導電型の第１の高濃度拡散層と、半導体基板に第１の高濃度拡散層と間隔をおいて形成され、基準電圧が印加される第２導電型の第２の高濃度拡散層と、入力回路又は入出力回路に入力信号を入力するための入力パッドと第１の高濃度拡散層とを電気的に接続する導電層と、半導体基板における第１の高濃度拡散層の直下の領域に形成された第２導電型の第１の低濃度拡散層とを備えている。ここでいう入力パッドとは、入力信号を入力したり、出力信号を出力したりするための入出力パッドも含まれる。
【００１４】
本発明の半導体装置によると、半導体基板における第１の高濃度拡散層の直下の領域に第２導電型の第１の低濃度拡散層が形成されているため、半導体基板の主面に対して垂直な方向（上下方向）の電流経路のインピーダンスが増大する。
【００１５】
本発明の半導体装置は、半導体基板における第２の高濃度拡散層の直下の領域に形成された第２導電型の第２の低濃度拡散層をさらに備えていることが好ましい。
【００１６】
本発明の半導体装置は、半導体基板における第１の高濃度拡散層に対して第２の高濃度拡散層の反対側の領域に形成され、基準電圧が印加される第２導電型の第３の高濃度拡散層と、半導体基板における第３の高濃度拡散層の直下の領域に形成された第２導電型の第３の低濃度拡散層とをさらに備えていることが好ましい。
【００１７】
本発明の半導体装置は、入力パッドと第１の高濃度拡散層との間において導電層と直列に接続するように形成され、導電層よりも高い抵抗値を持つ高抵抗導電層をさらに備えていることが好ましい。
【００１８】
本発明の半導体装置において、第１の高濃度拡散層は、第２の高濃度拡散層と対向する領域から外側に延びる非対向部を有し、導電層と非対向部とは電気的に接続されていることが好ましい。
【００１９】
本発明の半導体装置は、半導体基板における第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧が印加される第１導電型の高濃度拡散層をさらに備えていることが好ましい。
【００２０】
本発明の半導体装置は、半導体基板における第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧よりも高い電圧が印加される第２導電型の不純物拡散層をさらに備えていることが好ましい。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について図１を参照しながら説明する。
【００２２】
図１は第１の実施形態に係る半導体装置の断面構造を示しており、図１に示すように、基準電圧ＶSSに接続されたｐ型半導体基板１０には、所定の間隔をおいて紙面に対して垂直方向に延びる第１のｎ型高濃度拡散層２１及び第２のｎ型高濃度拡散層２２が形成されている。ｐ型半導体基板１０、第１のｎ型高濃度拡散層２１及び第２のｎ型高濃度拡散層２２によって、寄生バイポーラトランジスタＱＰが構成されており、ｐ型半導体基板１０がベース：Ｂに相当し、第１のｎ型高濃度拡散層２１はコレクタ：Ｃに相当し、第２のｎ型高濃度拡散層２２はエミッタ：Ｅに相当する。尚、第１及び第２のｎ型高濃度拡散層２１、２２は、例えば注入エネルギー：２０ｋｅＶ、ドーズ量：５×１０15ｃｍ2 の注入条件で形成することができる。
【００２３】
第１の実施形態の特徴として、第１のｎ型高濃度拡散層２１の直下の領域には、第１のｎ型高濃度拡散層２１と平行に延び且つ第１のｎ型高濃度拡散層２１よりも幅が若干狭い第１のｎ型低濃度拡散層３１が形成されていると共に、第２のｎ型高濃度拡散層２２の直下の領域には、第２のｎ型高濃度拡散層２２と平行に延び且つ第２のｎ型高濃度拡散層２２よりも幅が若干狭い第２のｎ型低濃度拡散層３２が形成されている。第１及び第２のｎ型低濃度拡散層３１、３２の深さは、例えば１．５〜１．７５μｍであって、第１のｎ型低濃度拡散層３１と第２のｎ型低濃度拡散層３２との間隔は例えば０．５〜１．０μｍである。尚、第１及び第２のｎ型低濃度拡散層３１、３２は、例えば注入エネルギー：７００ｋｅＶ、ドーズ量：１×１０13ｃｍ2 の注入条件で形成することができる。
【００２４】
第１及び第２のｎ型高濃度拡散層２１、２２は、フィールド酸化膜４０によって互いに分離されていると共に他の素子からも分離されている。また、第１及び第２のｎ型高濃度拡散層２１、２２の上には、第１の層間絶縁膜４１及び第２の層間絶縁膜４２が順次形成されている。
【００２５】
第２の層間絶縁膜４２の上には、第１のｎ型高濃度拡散層２１と平行に延びる第１の金属層５１、及び第２のｎ型高濃度拡散層２２と平行に延びる第２の金属層５２が形成されている。第１の金属層５１の両端部は、入力回路又は入出力回路に入力信号を出力する入力パッドＩＮＰに接続されていると共に、第１の金属層５１の中央部は、第１の層間絶縁膜４１の上に第１の金属層５１と平行に延びるように形成された高抵抗導電層６０を介して第１のｎ型高濃度拡散層２１と接続されている。第２の金属層５２の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、第２の金属層５２の中央部は第２のｎ型高濃度拡散層５２と接続されている。この場合、高抵抗導電層６０の抵抗値は、第１及び第２の金属層５１、５２の抵抗値よりも若干高く設定されている。
【００２６】
第１の実施形態によると、ｐ型半導体基板１０における高抵抗導電層６０と第１のｎ型高濃度拡散層２１との接続部の直下の領域に第１のｎ型低濃度拡散層３１が形成されているため、高抵抗導電層６０と第１のｎ型高濃度拡散層２１との接続面に対して垂直な方向（上下方向）の電流経路のインピーダンスが増大する。
【００２７】
このため、入力パッドＩＮＰに正のサージ電圧が印加された場合に発生するブレークダウン電流が、第１のｎ型高濃度拡散層２１における高抵抗導電層６０との接続部の直下の領域に局所的に集中しなくなるので、つまり第１のｎ型高濃度拡散層２１を流れるブレークダウン電流の電流密度が小さくなるので、第１のｎ型高濃度拡散層２１の直下の領域とｐ型半導体基板１０との間のＰＮ接合の破壊及び第１のｎ型高濃度拡散層２１自体の破壊を防止することができる。
【００２８】
また、ブレークダウン電流は、第１のｎ型高濃度拡散層２１の内部における、高抵抗導電層６０と第１のｎ型高濃度拡散層２１との接続面に対して平行な方向（左右方向）の電流経路に、従来に比べて多く流れるようになるため、寄生バイポーラトランジスタＱＰを流れるバイポーラ電流が増加するので、保護回路のサージ電流を吸収する能力が向上して、半導体装置のサージ耐圧が向上する。
【００２９】
第１の実施形態によると、ｐ型半導体基板１０における第２の金属層５２と第２のｎ型高濃度拡散層２２との接続部の直下の領域に、第１のｎ型低濃度拡散層３１と対向するように第２のｎ型低濃度拡散層３２が形成されているため、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１と、第２のｎ型高濃度拡散層２２及び第２のｎ型低濃度拡散層３２との対向面積が大きくなって、寄生バイポーラトランジスタＱＰの電流能力が大きくなるので、該保護回路のサージ電流を吸収する能力がより向上する。
【００３０】
第１の実施形態によると、第１の金属層５１と第１のｎ型高濃度拡散層２１との間に高抵抗導電層６０が設けられているため、図２に示す等価回路からも分かるように、入力パッドＩＮＰと寄生バイポーラトランジスタＱＰのコレクタＣとの間に、高抵抗導電層６０の抵抗成分が直列に挿入されたことになるので、保護回路に流入するサージ電流を抑制することができる。このため、第１のｎ型高濃度拡散層２１の直下の領域とｐ型半導体基板１０との間のＰＮ接合の破壊及び第１のｎ型高濃度拡散層２１自体の破壊をより確実に防止することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る保護回路について図３及び図４を参照しながら説明するが、第２の実施形態においては、第１の実施形態と同様の部材については、同一の符号を付すことにより説明を省略する。
【００３１】
図３は第２の実施形態に係る半導体装置の断面構造を示し、図４は第２の実施形態に係る半導体装置の平面構造を示し、図３は図４におけるIII −III 線の断面図である。
【００３２】
図３に示すように、基準電圧ＶSSに接続されたｐ型半導体基板１０には、第１のｎ型高濃度拡散層２１が形成されていると共に、第１のｎ型高濃度拡散層２１の両側に第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が形成されている。第２の層間絶縁膜４２の上には、第１の金属層５１、第２の金属層５２及び第３の金属層５３が形成されている。第１の金属層５１の両端部は、入力回路又は入出力回路に入力信号を出力する入力パッドＩＮＰに接続されていると共に、中央部は高抵抗導電層６０を介して第１のｎ型高濃度拡散層２１と接続されており、第２の金属層５２の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、中央部は第２のｎ型高濃度拡散層２２と接続されており、第３の金属層５３の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、中央部は第３のｎ型高濃度拡散層２３と接続されている。
【００３３】
第２の実施形態によると、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１とからなる第１のダイオードの両側に、ｐ型半導体基板１０と、第２のｎ型高濃度拡散層２２及び第２のｎ型低濃度拡散層３２とからなる第２のダイオード並びにｐ型半導体基板１０と、第３のｎ型高濃度拡散層２３及び第３のｎ型低濃度拡散層３３とからなる第３のダイオードが形成される。このため、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１と、第２のｎ型高濃度拡散層２２及び第２のｎ型低濃度拡散層３２とによって、第１の寄生バイポーラトランジスタＱＰ１が構成されると共に、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１と、第３のｎ型高濃度拡散層２３及び第３のｎ型低濃度拡散層３３とによって、第２の寄生バイポーラトランジスタＱＰ２が構成されるので、入力パッドＩＮＰに正のサージ電圧が印可された場合に、第１及び第２の寄生バイポーラトランジスタＱＰ１、ＱＰ２が作動して、バイポーラ電流が入力パッドＩＮＰとその両側の基準電圧パッドＶＳＰとの間に流れるので、サージ電流を両側の基準電圧パッドＶＳＰに逃がすことができる。このため、保護回路のサージ電流を吸収する能力が倍増するので、半導体装置のサージ耐圧が大きく向上する。
【００３４】
ところで、保護回路の入力容量は、入力パッドＩＮＰに接続されるダイオード、つまり、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１とからなる第１のダイオードのＰＮ接合の接合容量によって決定される。このため、第１のダイオードの両側に、前記の第２のダイオード及び第３のダイオードを設けても、入力容量が増加しないので、回路の動作速度が低下する恐れはない。
【００３５】
図４に示すように、第１のｎ型高濃度拡散層２１は、第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３よりも両端側に延びて、第２及び第３のｎ型高濃度拡散層２２、２３と対向しない非対向部２１ａを有していると共に、第１のｎ型低濃度拡散層３１は、第２のｎ型低濃度拡散層３２及び第３のｎ型低濃度拡散層２３よりも両端側に延びて、第２及び第３のｎ型低濃度拡散層３２、３３と対向しない非対向部３１ａを有している。また、第１のｎ型高濃度拡散層２１と高抵抗導電層６０（第１の金属層５１）とを接続する第１のコンタクト７１は、第１のｎ型高濃度拡散層２１の非対向部２１ａにも形成されている。
【００３６】
尚、図４において、７１ａは第１のｎ型高濃度拡散層２１の非対向部２１ａに形成されている非対向部コンタクトを示し、７２は第２のｎ型高濃度拡散層２２と第２の金属層５２とを接続する第２のコンタクトを示し、７３は第３のｎ型高濃度拡散層２３と第３の金属層５３とを接続する第３のコンタクトを示している。
【００３７】
以上説明したように、非対向部コンタクト７１ａの側方には、第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が存在しない。このため、非対向部コンタクト７１ａと第１のｎ型高濃度拡散層２１との接続部から第２又は第３のｎ型高濃度拡散層２２、２３までの距離（第１及び第２の寄生バイポーラトランジスタＱＰ１、ＱＰ２のベースの長さに相当する）は、第１のｎ型高濃度拡散層２１の中央部に位置する第１のコンタクト７１と第１のｎ型高濃度拡散層２１との接続部から第２又は第３のｎ型高濃度拡散層２２、２３までの距離よりも長くなる。従って、非対向部コンタクト７１ａを経由する電流経路のインピーダンスは、中央部に位置する第１のコンタクト７１を経由する電流経路のインピーダンスよりも大きくなるので、非対向部コンタクト７１ａを経由する電流経路を流れる電流量は抑制される。
【００３８】
ところで、第１のｎ型高濃度拡散層２１の端部に形成されている第１のコンタクト７１から第２又は第３のｎ型高濃度拡散層２２、２３の端部に流れる電流の経路は、第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３の外側の領域にまで拡がる。このため、第１のｎ型高濃度拡散層２１の長さが、第２及び第３のｎ型高濃度拡散層２２、２３の長さと等しい場合には、第１のｎ型高濃度拡散層２１の端部に形成されている第１のコンタクト７１から第２又は第３のｎ型高濃度拡散層２２、２３の端部に流れる電流量は、第１のｎ型高濃度拡散層２１の中央部に形成されている第１のコンタクト７１から第２又は第３のｎ型高濃度拡散層２２、２３の中央部に流れる電流量に比べて、電流経路が第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３の外側の領域にまで拡がっている分だけ多くなるので、第１のｎ型高濃度拡散層２１の端部に形成されている第１のコンタクト７１を経由する電流経路に電流集中が発生する。
【００３９】
ところが、前述したように、第２の実施形態によると、非対向部コンタクト７１ａを経由する電流経路のインピーダンスが、中央部に位置する第１のコンタクト７１を経由する電流経路のインピーダンスよりも大きくなり、非対向部コンタクト７１ａを経由する電流経路を流れる電流量が抑制されるので、非対向部コンタクト７１ａを経由する電流経路における電流集中が緩和される。このため、局所的な電流集中が回避されるので、第１のコンタクト７１及び第１のｎ型高濃度拡散層２１の破壊が防止され、保護回路のサージ耐圧が向上する。
【００４０】
尚、第２の実施形態においては、第１のｎ型高濃度拡散層２１の両側に第２及び第３のｎ型高濃度拡散層２２、２３を設けて、第１のダイオードの両側に第２及び第３のダイオードが形成されるようにしたが、入力信号パッドＩＮＰに接続されるｎ型高濃度拡散層と基準電圧パッドＶＳＰに接続されるｎ型高濃度拡散層とを交互に配置してもよい。このようにすると、入力信号パッドＩＮＰに接続されるｎ型高濃度拡散層の両側に寄生バイポーラトランジスタが形成されるので、サージ電流を吸収する能力を確実に向上させることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る保護回路について図５及び図６を参照しながら説明するが、第３の実施形態においては、第１又は第２の実施形態と同様の部材については、同一の符号を付すことにより説明を省略する。
【００４１】
図５は第３の実施形態に係る半導体装置の断面構造を示し、図６は第２の実施形態に係る半導体装置の平面構造を示し、図５は図６におけるＶ−Ｖ線の断面図である。
【００４２】
図５に示すように、第２の実施形態と同様、基準電圧ＶSSに接続されたｐ型半導体基板１０には、第１のｎ型高濃度拡散層２１が形成されていると共に、第１のｎ型高濃度拡散層２１の両側には、第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が形成されている。また、第１の金属層５１の両端部は入力パッドＩＮＰに接続されていると共に中央部は高抵抗導電層６０を介して第１のｎ型高濃度拡散層２１と接続されており、第２の金属層５２の両端部は基準電圧パッドＶＳＰに接続されていると共に中央部は第２のｎ型高濃度拡散層２２と接続されており、第３の金属層５３の両端部は基準電圧パッドＶＳＰに接続されていると共に中央部は第３のｎ型高濃度拡散層２３と接続されている。また、第１の金属層５１と入力パッドＩＮＰとは第１の金属配線８１により接続されていると共に、第３の金属層５３と基準電圧パッドＶＳＰとは第２の金属配線８２により接続されている。尚、第２の金属層５２と基準電圧パッドＶＳＰとは第２の金属配線８２により接続されているが、図示は省略している。
【００４３】
第３の実施形態の特徴として、ｐ型半導体基板１０には、第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３を囲むように方形枠状のｐ型高濃度拡散層９１が形成されていると共に、該ｐ型高濃度拡散層９１の上側には第４の金属層５４が形成されており、該第４の金属層５４は第２の金属配線８２を介して基準電圧パッドＶＳＰに接続されている。
【００４４】
また、ｐ型高濃度拡散層９１の外側には方形枠状の第４のｎ型高濃度拡散層２４が形成されていると共に、該第４のｎ型高濃度拡散層２４の上側には第５の金属層５５が形成されており、該第５の金属層５５は、第４のｎ型高濃度拡散層２４と、基準電圧Ｖssよりも高い電圧例えば電源電圧Ｖddが印加される高電位パッドＶＤＰとを電気的に接続している。
【００４５】
ところで、入力回路又は入出力回路から入力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加された場合には、第１のｎ型高濃度拡散層２１又は第１のｎ型低濃度拡散層３１からｐ型半導体基板１０に電子が流れ込む。ｐ型半導体基板１０に電子が流れ込むと、ｐ型半導体基板１０の電位が変動してしまう恐れがあると共に、ｐ型半導体基板１０に流れ込んだ電子がｐ型半導体基板１０に形成されている他の半導体素子にまで拡散して、該他の半導体素子の誤動作を引き起こす恐れがある。
【００４６】
ところが、第３の実施形態においては、第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３を囲むように形成され、基準電圧パッドＶＳＰに接続されたｐ型高濃度拡散層９１が設けられているため、ｐ型半導体基板１０に流れ込んだ電子はｐ型高濃度拡散層９１を介して基準電圧パッドＶＳＰに流出するので、入力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加された場合でもｐ型半導体基板１０の電位変動を防止することができる。
【００４７】
また、第３の実施形態においては、ｐ型高濃度拡散層９１の外側に、基準電圧Ｖssよりも高い電圧が印加される高電位パッドＶＤＰに接続された第４のｎ型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４が設けられているため、ｐ型半導体基板１０に流れ込んだ電子は、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４の近傍に形成される空乏層を突き抜けて、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４に引き込まれた後、高電位パッドＶＤＰに流出するので、入力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加された場合でも他の半導体素子が誤動作を起こす事態を防止することができる。この場合、第１のｎ型低濃度拡散層３１からｐ型半導体基板１０に流れ込んだ電子を第４のｎ型低濃度拡散層３４に確実に引き込むためには、第４のｎ型低濃度拡散層３４は、第１のｎ型低濃度拡散層３１と同程度以上の深さ持っていることが好ましい。
【００４８】
尚、第３の実施形態においては、ｐ型高濃度拡散層９１の外側に第４のｎ型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４を設けたが、これに代えて、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４のみを設けてもよい。この場合にも、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４は、第１のｎ型低濃度拡散層３１と同程度以上の深さを持っていることが好ましい。
【００４９】
また、ｐ型高濃度拡散層９１と、第４のｎ型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４とは、それぞれが互いに独立して各機能を発揮できるので、いずれか一方のみが設けられていてもよい。
【００５０】
また、第１〜第３の実施形態においては、第１のｎ型高濃度拡散層２１と第１の金属層５１との間に高抵抗導電層６０を設けたが、高抵抗導電層６０を設ける位置は特に限定されず、入力パッドＩＮＰと第１のｎ型高濃度拡散層２１との間において第１の金属層５１と直列に接続されておればよい。また、該高抵抗導電層６０を設けることなく、第１のｎ型高濃度拡散層２１と第１の金属層５１とを直接に接続してもよい。
【００５１】
さらに、第１〜第３の実施形態においては、ｐ型半導体基板１０に、第１のｎ型高濃度拡散層２１及び第２のｎ型高濃度拡散層２２（又は第３のｎ型高濃度拡散層２３）並びに第１のｎ型低濃度拡散層３１及び第２のｎ型低濃度拡散層３２（又は第３のｎ型低濃度拡散層２３）を設けたが、これに代えて、ｎ型半導体基板に、第１のｐ型高濃度拡散層及び第２のｐ型高濃度拡散層（又は第３のｐ型高濃度拡散層）並びに第１のｐ型低濃度拡散層及び第２のｐ型低濃度拡散層（又は第３のｐ型低濃度拡散層）を設けてもよい。
【００５２】
【発明の効果】
本発明の半導体装置によると、半導体基板の主面に対して垂直な方向の電流経路のインピーダンスが増大するため、入力パッドに正のサージ電圧が印加された場合に発生するブレークダウン電流は、第１の高濃度拡散層の直下の領域に局所的に集中しなくなるので、つまり第１の高濃度拡散層を直下方向に流れるブレークダウン電流の電流密度が小さくなるので、第１の高濃度拡散層と半導体基板との間のＰＮ接合の破壊及び第１の高濃度拡散層自体の破壊を防止することができる。
【００５３】
また、ブレークダウン電流は、第１の高濃度拡散層の内部における半導体基板の主面と平行な方向の電流経路に従来に比べて多く流れるため、半導体基板、第１の高濃度拡散層及び第２の高濃度拡散層によって形成される寄生バイポーラトランジスタを流れるバイポーラ電流が増加するので、サージ電流を吸収する能力が向上して、半導体装置のサージ耐圧が向上する。
【００５４】
本発明の半導体装置が、第２の高濃度拡散層の直下の領域に第２導電型の第２の低濃度拡散層を備えていると、第１の高濃度拡散層及び第１の低濃度拡散層と、第２の高濃度拡散層及び第２の低濃度拡散層との対向面積が大きくなるため、寄生バイポーラトランジスタの形成が容易になるので、バイポーラ電流が増加し、これによって、サージ電流を吸収する能力がより向上する。
【００５５】
本発明の半導体装置が、第１の高濃度拡散層に対して第２の高濃度拡散層の反対側の領域に形成され、基準電圧が印加される第２導電型の第３の高濃度拡散層と、第３の高濃度拡散層の直下の領域に形成された第２導電型の第３の低濃度拡散層とを備えていると、半導体基板と、第１の高濃度拡散層及び第１の低濃度拡散層と、第２の高濃度拡散層及び第２の低濃度拡散層とによって、第１の寄生バイポーラトランジスタが構成されると共に、半導体基板と、第１の高濃度拡散層及び第１の低濃度拡散層と、第３の高濃度拡散層及び第３の低濃度拡散層とによって、第２の寄生バイポーラトランジスタが構成されるため、入力パッドに正のサージ電圧が印可された場合、第１及び第２の寄生バイポーラトランジスタが作動して、バイポーラ電流が第１の高濃度拡散層及び第１の低濃度拡散層から両側に流れる。このため、サージ電流を吸収する能力が倍増するので、半導体装置のサージ耐圧が大きく向上する。
【００５６】
本発明の半導体装置が、入力パッドと第１の高濃度拡散層との間において導電層と直列に接続され、導電層よりも高い抵抗値を持つ高抵抗導電層を備えていると、入力パッドと寄生バイポーラトランジスタのコレクタとの間に抵抗成分が直列に挿入されたことになるため、保護回路に流入するサージ電流を抑制できるので、第１の高濃度拡散層と半導体基板との間のＰＮ接合の破壊及び第１の高濃度拡散層自体の破壊をより確実に防止することができる。
【００５７】
本発明の半導体装置において、第１の高濃度拡散層が、第２の高濃度拡散層と対向する領域から外側に延びる非対向部を有し、導電層と非対向部とが電気的に接続されていると、導電層と第１の高濃度拡散層の非対向部との接続部を経由する電流経路のインピーダンスが、導電層と第１の高濃度拡散層の対向部との接続部を経由する電流経路のインピーダンスよりも大きくなるため、導電層と第１の高濃度拡散層の非対向部との接続部を経由する電流経路を流れる電流量が抑制され、該電流経路における電流集中が緩和される。このため、局所的な電流集中が回避されるので、導電層と第１の高濃度拡散層との接続部、及び第１の高濃度拡散層の破壊が防止され、これによって、半導体装置のサージ耐圧が向上する。
【００５８】
本発明の半導体装置が、第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧が印加される第１導電型の高濃度拡散層を備えていると、入力パッドに基準電圧よりも低い電圧が印加され、半導体基板に電子が流れ込んでも、流れ込んだ電子は第１導電型の高濃度拡散層を介して基準電圧側に流出するので、半導体基板の電位変動を防止することができる。
【００５９】
本発明の半導体装置が、第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧よりも高い電圧が印加される第２導電型の不純物拡散層を備えていると、入力パッドに基準電圧よりも低い電圧が印加され、半導体基板に電子が流れ込んでも、流れ込んだ電子は、第２導電型の不純物拡散層に引き込まれた後、高電圧側に流出するため、他の半導体素子が誤動作を起こす事態を防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】第１の実施形態に係る半導体装置により実現される保護回路の等価回路図である。
【図３】第２の実施形態に係る半導体装置の断面図であって、図４のIII −III 線の断面図である。
【図４】第２の実施形態に係る半導体装置の平面図である。
【図５】第３の実施形態に係る半導体装置の断面図であって、図６のＶ−Ｖ線の断面図である。
【図６】第３の実施形態に係る半導体装置の平面図である。
【図７】従来の半導体装置の断面図である。
【符号の説明】
１０ Ｐ型半導体基板
２１ 第１のｎ型高濃度拡散層
２１ａ 非対向部
２２ 第２のｎ型高濃度拡散層
２３ 第３のｎ型高濃度拡散層
２４ 第４のｎ型高濃度拡散層
３１ 第１のｎ型低濃度拡散層
３２ 第２のｎ型低濃度拡散層
３３ 第３のｎ型低濃度拡散層
３４ 第４のｎ型低濃度拡散層
４０ フィールド酸化膜
４１ 第１の層間絶縁膜
４２ 第２の層間絶縁膜
５１ 第１の金属層
５２ 第２の金属層
５３ 第３の金属層
５４ 第４の金属層
５５ 第５の金属層
６０ 高抵抗導電層
７１ 第１のコンタクト
７１ａ 非対向部コンタクト
７２ 第２のコンタクト
７３ 第３のコンタクト
８１ 第１の金属配線
８２ 第２の金属配線
９１ ｐ型高濃度拡散層
ＩＮＰ 入力パッド
ＶＳＰ 基準パッド
ＱＰ 寄生バイポーラトランジスタ
ＱＰ１ 第１の寄生バイポーラトランジスタ
ＱＰ２ 第２の寄生バイポーラトランジスタ
【発明の属する技術分野】
本発明は、内部回路をサージ電圧から保護する保護回路として使用される半導体装置に関する。
【０００２】
【従来の技術】
従来から、内部回路を構成する例えばＭＯＳトランジスタのゲートを保護するため、内部回路に接続される入力回路又は入出力回路には、抵抗、ダイオード又はトランジスタ等からなる保護回路が設けられている。
【０００３】
以下、従来の保護回路の一例について、図７を参照しながら説明する。
【０００４】
図７に示すように、ｐ型半導体基板１には、互いに間隔をおいて紙面に対して垂直方向に延びる第１のｎ型高濃度拡散層２及び第２のｎ型高濃度拡散層３が形成されている。第１及び第２のｎ型高濃度拡散層２、３はフィールド酸化膜４によって分離されていると共に、第１及び第２のｎ型高濃度拡散層２、３の上には層間絶縁膜５が形成されており、該層間絶縁膜５の上には、第１のｎ型高濃度拡散層２と平行に延びる第１の金属層６、及び第２のｎ型高濃度拡散層３と平行に延びる第２の金属層７が形成されている。第１の金属層６は、入力回路又は入出力回路に信号を入力する入力パッドＩＮＰに接続されていると共に、コンタクトを介して第１のｎ型高濃度拡散層２と接続されている。また、第２の金属層７の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、第２の金属層７の中央部は第２のｎ型高濃度拡散層３と接続されている。
【０００５】
以下、従来の保護回路の動作について説明する。
【０００６】
正のサージ電圧が入力パッドＩＮＰから保護回路に印加された場合には、第１の金属層６を介して入力パッドＩＮＰに接続されている第１のｎ型高濃度拡散層２と半導体基板１とのＰＮ接合がブレークダウンするので、正孔がｐ型半導体基板１に流入する。ｐ型半導体基板１に正孔が流入すると、ｐ型半導体基板１における第１のｎ型高濃度拡散層２の近傍の領域の電位が局所的に上昇するため、寄生バイポーラトランジスタＱＰが作動して、バイポーラ電流が入力パッドＩＮＰと基準電圧パッドＶＳＰとの間に流れるので、サージ電流を基準電圧パッドＶＳＰに逃がすことができる。
【０００７】
一方、負のサージ電圧が入力パッドＩＮＰから保護回路に印加された場合には、ｐ型半導体基板１と第１のｎ型高濃度拡散層２とが順バイアスになるため、ダイオードの順方向電流が基準電圧パッドＶＳＰと入力パッドＩＮＰとの間に流れるので、サージ電流を入力パッドＩＮＰに逃がすことができる。
【０００８】
以上の動作原理により、保護回路は、サージ電圧を速やかに吸収して、内部回路に高電圧が印加される事態を回避するので、半導体装置の内部素子の破壊が防止される。
【０００９】
【発明が解決しようとする課題】
ところが、第１のｎ型高濃度拡散層２における第１の金属層６との接続部の直下の領域は低インピーダンスであるから、入力パッドＩＮＰに正のサージ電圧が印加された場合には、ブレークダウン電流は第１のｎ型高濃度拡散層２における第１の金属層６との接続部の直下の領域に集中する。このため、第１のｎ型高濃度拡散層２とｐ型半導体基板１との間のＰＮ接合が破壊されたり、第１のｎ型高濃度拡散層２自体が破壊されたりする恐れがある。
【００１０】
また、第１のｎ型高濃度拡散層２と第１の金属層６との接続部からｐ型半導体基板１までの電流経路を考えると、第１の金属層６と第１のｎ型高濃度拡散層２との接続面に対して垂直な方向（上下方向）の電流経路の距離は、接続面に対して平行な方向（左右方向）の電流経路の距離に比べて小さいので、ブレークダウン電流は、第１の金属層６と第１のｎ型高濃度拡散層２との接続面に垂直な方向に多く流れる一方、接続面に平行な方向には流れ難い。このため、寄生バイポーラトランジスタＱＰはサージ電流を確実に吸収することができない。
【００１１】
従って、保護回路がサージ電流を吸収する能力を向上させるためには、第１のｎ型高濃度拡散層２の面積を大きくする必要があるが、第１のｎ型高濃度拡散層２の面積が大きくなると、入力容量又は入出力容量が増大するので、入力信号又は出力信号の遅延時間が大きくなって、回路の動作速度が遅くなるという問題がある。
【００１２】
前記に鑑み、本発明は、入力パッドと電気的に接続される高濃度拡散層の面積を大きくすることなく、サージ電流を吸収する能力を向上させることを目的とする。
【００１３】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、第１導電型の半導体基板に形成された第２導電型の第１の高濃度拡散層と、半導体基板に第１の高濃度拡散層と間隔をおいて形成され、基準電圧が印加される第２導電型の第２の高濃度拡散層と、入力回路又は入出力回路に入力信号を入力するための入力パッドと第１の高濃度拡散層とを電気的に接続する導電層と、半導体基板における第１の高濃度拡散層の直下の領域に形成された第２導電型の第１の低濃度拡散層とを備えている。ここでいう入力パッドとは、入力信号を入力したり、出力信号を出力したりするための入出力パッドも含まれる。
【００１４】
本発明の半導体装置によると、半導体基板における第１の高濃度拡散層の直下の領域に第２導電型の第１の低濃度拡散層が形成されているため、半導体基板の主面に対して垂直な方向（上下方向）の電流経路のインピーダンスが増大する。
【００１５】
本発明の半導体装置は、半導体基板における第２の高濃度拡散層の直下の領域に形成された第２導電型の第２の低濃度拡散層をさらに備えていることが好ましい。
【００１６】
本発明の半導体装置は、半導体基板における第１の高濃度拡散層に対して第２の高濃度拡散層の反対側の領域に形成され、基準電圧が印加される第２導電型の第３の高濃度拡散層と、半導体基板における第３の高濃度拡散層の直下の領域に形成された第２導電型の第３の低濃度拡散層とをさらに備えていることが好ましい。
【００１７】
本発明の半導体装置は、入力パッドと第１の高濃度拡散層との間において導電層と直列に接続するように形成され、導電層よりも高い抵抗値を持つ高抵抗導電層をさらに備えていることが好ましい。
【００１８】
本発明の半導体装置において、第１の高濃度拡散層は、第２の高濃度拡散層と対向する領域から外側に延びる非対向部を有し、導電層と非対向部とは電気的に接続されていることが好ましい。
【００１９】
本発明の半導体装置は、半導体基板における第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧が印加される第１導電型の高濃度拡散層をさらに備えていることが好ましい。
【００２０】
本発明の半導体装置は、半導体基板における第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧よりも高い電圧が印加される第２導電型の不純物拡散層をさらに備えていることが好ましい。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置について図１を参照しながら説明する。
【００２２】
図１は第１の実施形態に係る半導体装置の断面構造を示しており、図１に示すように、基準電圧ＶSSに接続されたｐ型半導体基板１０には、所定の間隔をおいて紙面に対して垂直方向に延びる第１のｎ型高濃度拡散層２１及び第２のｎ型高濃度拡散層２２が形成されている。ｐ型半導体基板１０、第１のｎ型高濃度拡散層２１及び第２のｎ型高濃度拡散層２２によって、寄生バイポーラトランジスタＱＰが構成されており、ｐ型半導体基板１０がベース：Ｂに相当し、第１のｎ型高濃度拡散層２１はコレクタ：Ｃに相当し、第２のｎ型高濃度拡散層２２はエミッタ：Ｅに相当する。尚、第１及び第２のｎ型高濃度拡散層２１、２２は、例えば注入エネルギー：２０ｋｅＶ、ドーズ量：５×１０15ｃｍ2 の注入条件で形成することができる。
【００２３】
第１の実施形態の特徴として、第１のｎ型高濃度拡散層２１の直下の領域には、第１のｎ型高濃度拡散層２１と平行に延び且つ第１のｎ型高濃度拡散層２１よりも幅が若干狭い第１のｎ型低濃度拡散層３１が形成されていると共に、第２のｎ型高濃度拡散層２２の直下の領域には、第２のｎ型高濃度拡散層２２と平行に延び且つ第２のｎ型高濃度拡散層２２よりも幅が若干狭い第２のｎ型低濃度拡散層３２が形成されている。第１及び第２のｎ型低濃度拡散層３１、３２の深さは、例えば１．５〜１．７５μｍであって、第１のｎ型低濃度拡散層３１と第２のｎ型低濃度拡散層３２との間隔は例えば０．５〜１．０μｍである。尚、第１及び第２のｎ型低濃度拡散層３１、３２は、例えば注入エネルギー：７００ｋｅＶ、ドーズ量：１×１０13ｃｍ2 の注入条件で形成することができる。
【００２４】
第１及び第２のｎ型高濃度拡散層２１、２２は、フィールド酸化膜４０によって互いに分離されていると共に他の素子からも分離されている。また、第１及び第２のｎ型高濃度拡散層２１、２２の上には、第１の層間絶縁膜４１及び第２の層間絶縁膜４２が順次形成されている。
【００２５】
第２の層間絶縁膜４２の上には、第１のｎ型高濃度拡散層２１と平行に延びる第１の金属層５１、及び第２のｎ型高濃度拡散層２２と平行に延びる第２の金属層５２が形成されている。第１の金属層５１の両端部は、入力回路又は入出力回路に入力信号を出力する入力パッドＩＮＰに接続されていると共に、第１の金属層５１の中央部は、第１の層間絶縁膜４１の上に第１の金属層５１と平行に延びるように形成された高抵抗導電層６０を介して第１のｎ型高濃度拡散層２１と接続されている。第２の金属層５２の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、第２の金属層５２の中央部は第２のｎ型高濃度拡散層５２と接続されている。この場合、高抵抗導電層６０の抵抗値は、第１及び第２の金属層５１、５２の抵抗値よりも若干高く設定されている。
【００２６】
第１の実施形態によると、ｐ型半導体基板１０における高抵抗導電層６０と第１のｎ型高濃度拡散層２１との接続部の直下の領域に第１のｎ型低濃度拡散層３１が形成されているため、高抵抗導電層６０と第１のｎ型高濃度拡散層２１との接続面に対して垂直な方向（上下方向）の電流経路のインピーダンスが増大する。
【００２７】
このため、入力パッドＩＮＰに正のサージ電圧が印加された場合に発生するブレークダウン電流が、第１のｎ型高濃度拡散層２１における高抵抗導電層６０との接続部の直下の領域に局所的に集中しなくなるので、つまり第１のｎ型高濃度拡散層２１を流れるブレークダウン電流の電流密度が小さくなるので、第１のｎ型高濃度拡散層２１の直下の領域とｐ型半導体基板１０との間のＰＮ接合の破壊及び第１のｎ型高濃度拡散層２１自体の破壊を防止することができる。
【００２８】
また、ブレークダウン電流は、第１のｎ型高濃度拡散層２１の内部における、高抵抗導電層６０と第１のｎ型高濃度拡散層２１との接続面に対して平行な方向（左右方向）の電流経路に、従来に比べて多く流れるようになるため、寄生バイポーラトランジスタＱＰを流れるバイポーラ電流が増加するので、保護回路のサージ電流を吸収する能力が向上して、半導体装置のサージ耐圧が向上する。
【００２９】
第１の実施形態によると、ｐ型半導体基板１０における第２の金属層５２と第２のｎ型高濃度拡散層２２との接続部の直下の領域に、第１のｎ型低濃度拡散層３１と対向するように第２のｎ型低濃度拡散層３２が形成されているため、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１と、第２のｎ型高濃度拡散層２２及び第２のｎ型低濃度拡散層３２との対向面積が大きくなって、寄生バイポーラトランジスタＱＰの電流能力が大きくなるので、該保護回路のサージ電流を吸収する能力がより向上する。
【００３０】
第１の実施形態によると、第１の金属層５１と第１のｎ型高濃度拡散層２１との間に高抵抗導電層６０が設けられているため、図２に示す等価回路からも分かるように、入力パッドＩＮＰと寄生バイポーラトランジスタＱＰのコレクタＣとの間に、高抵抗導電層６０の抵抗成分が直列に挿入されたことになるので、保護回路に流入するサージ電流を抑制することができる。このため、第１のｎ型高濃度拡散層２１の直下の領域とｐ型半導体基板１０との間のＰＮ接合の破壊及び第１のｎ型高濃度拡散層２１自体の破壊をより確実に防止することができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る保護回路について図３及び図４を参照しながら説明するが、第２の実施形態においては、第１の実施形態と同様の部材については、同一の符号を付すことにより説明を省略する。
【００３１】
図３は第２の実施形態に係る半導体装置の断面構造を示し、図４は第２の実施形態に係る半導体装置の平面構造を示し、図３は図４におけるIII −III 線の断面図である。
【００３２】
図３に示すように、基準電圧ＶSSに接続されたｐ型半導体基板１０には、第１のｎ型高濃度拡散層２１が形成されていると共に、第１のｎ型高濃度拡散層２１の両側に第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が形成されている。第２の層間絶縁膜４２の上には、第１の金属層５１、第２の金属層５２及び第３の金属層５３が形成されている。第１の金属層５１の両端部は、入力回路又は入出力回路に入力信号を出力する入力パッドＩＮＰに接続されていると共に、中央部は高抵抗導電層６０を介して第１のｎ型高濃度拡散層２１と接続されており、第２の金属層５２の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、中央部は第２のｎ型高濃度拡散層２２と接続されており、第３の金属層５３の両端部は、基準電圧ＶSSを供給する基準電圧パッドＶＳＰに接続されていると共に、中央部は第３のｎ型高濃度拡散層２３と接続されている。
【００３３】
第２の実施形態によると、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１とからなる第１のダイオードの両側に、ｐ型半導体基板１０と、第２のｎ型高濃度拡散層２２及び第２のｎ型低濃度拡散層３２とからなる第２のダイオード並びにｐ型半導体基板１０と、第３のｎ型高濃度拡散層２３及び第３のｎ型低濃度拡散層３３とからなる第３のダイオードが形成される。このため、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１と、第２のｎ型高濃度拡散層２２及び第２のｎ型低濃度拡散層３２とによって、第１の寄生バイポーラトランジスタＱＰ１が構成されると共に、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１と、第３のｎ型高濃度拡散層２３及び第３のｎ型低濃度拡散層３３とによって、第２の寄生バイポーラトランジスタＱＰ２が構成されるので、入力パッドＩＮＰに正のサージ電圧が印可された場合に、第１及び第２の寄生バイポーラトランジスタＱＰ１、ＱＰ２が作動して、バイポーラ電流が入力パッドＩＮＰとその両側の基準電圧パッドＶＳＰとの間に流れるので、サージ電流を両側の基準電圧パッドＶＳＰに逃がすことができる。このため、保護回路のサージ電流を吸収する能力が倍増するので、半導体装置のサージ耐圧が大きく向上する。
【００３４】
ところで、保護回路の入力容量は、入力パッドＩＮＰに接続されるダイオード、つまり、ｐ型半導体基板１０と、第１のｎ型高濃度拡散層２１及び第１のｎ型低濃度拡散層３１とからなる第１のダイオードのＰＮ接合の接合容量によって決定される。このため、第１のダイオードの両側に、前記の第２のダイオード及び第３のダイオードを設けても、入力容量が増加しないので、回路の動作速度が低下する恐れはない。
【００３５】
図４に示すように、第１のｎ型高濃度拡散層２１は、第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３よりも両端側に延びて、第２及び第３のｎ型高濃度拡散層２２、２３と対向しない非対向部２１ａを有していると共に、第１のｎ型低濃度拡散層３１は、第２のｎ型低濃度拡散層３２及び第３のｎ型低濃度拡散層２３よりも両端側に延びて、第２及び第３のｎ型低濃度拡散層３２、３３と対向しない非対向部３１ａを有している。また、第１のｎ型高濃度拡散層２１と高抵抗導電層６０（第１の金属層５１）とを接続する第１のコンタクト７１は、第１のｎ型高濃度拡散層２１の非対向部２１ａにも形成されている。
【００３６】
尚、図４において、７１ａは第１のｎ型高濃度拡散層２１の非対向部２１ａに形成されている非対向部コンタクトを示し、７２は第２のｎ型高濃度拡散層２２と第２の金属層５２とを接続する第２のコンタクトを示し、７３は第３のｎ型高濃度拡散層２３と第３の金属層５３とを接続する第３のコンタクトを示している。
【００３７】
以上説明したように、非対向部コンタクト７１ａの側方には、第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が存在しない。このため、非対向部コンタクト７１ａと第１のｎ型高濃度拡散層２１との接続部から第２又は第３のｎ型高濃度拡散層２２、２３までの距離（第１及び第２の寄生バイポーラトランジスタＱＰ１、ＱＰ２のベースの長さに相当する）は、第１のｎ型高濃度拡散層２１の中央部に位置する第１のコンタクト７１と第１のｎ型高濃度拡散層２１との接続部から第２又は第３のｎ型高濃度拡散層２２、２３までの距離よりも長くなる。従って、非対向部コンタクト７１ａを経由する電流経路のインピーダンスは、中央部に位置する第１のコンタクト７１を経由する電流経路のインピーダンスよりも大きくなるので、非対向部コンタクト７１ａを経由する電流経路を流れる電流量は抑制される。
【００３８】
ところで、第１のｎ型高濃度拡散層２１の端部に形成されている第１のコンタクト７１から第２又は第３のｎ型高濃度拡散層２２、２３の端部に流れる電流の経路は、第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３の外側の領域にまで拡がる。このため、第１のｎ型高濃度拡散層２１の長さが、第２及び第３のｎ型高濃度拡散層２２、２３の長さと等しい場合には、第１のｎ型高濃度拡散層２１の端部に形成されている第１のコンタクト７１から第２又は第３のｎ型高濃度拡散層２２、２３の端部に流れる電流量は、第１のｎ型高濃度拡散層２１の中央部に形成されている第１のコンタクト７１から第２又は第３のｎ型高濃度拡散層２２、２３の中央部に流れる電流量に比べて、電流経路が第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３の外側の領域にまで拡がっている分だけ多くなるので、第１のｎ型高濃度拡散層２１の端部に形成されている第１のコンタクト７１を経由する電流経路に電流集中が発生する。
【００３９】
ところが、前述したように、第２の実施形態によると、非対向部コンタクト７１ａを経由する電流経路のインピーダンスが、中央部に位置する第１のコンタクト７１を経由する電流経路のインピーダンスよりも大きくなり、非対向部コンタクト７１ａを経由する電流経路を流れる電流量が抑制されるので、非対向部コンタクト７１ａを経由する電流経路における電流集中が緩和される。このため、局所的な電流集中が回避されるので、第１のコンタクト７１及び第１のｎ型高濃度拡散層２１の破壊が防止され、保護回路のサージ耐圧が向上する。
【００４０】
尚、第２の実施形態においては、第１のｎ型高濃度拡散層２１の両側に第２及び第３のｎ型高濃度拡散層２２、２３を設けて、第１のダイオードの両側に第２及び第３のダイオードが形成されるようにしたが、入力信号パッドＩＮＰに接続されるｎ型高濃度拡散層と基準電圧パッドＶＳＰに接続されるｎ型高濃度拡散層とを交互に配置してもよい。このようにすると、入力信号パッドＩＮＰに接続されるｎ型高濃度拡散層の両側に寄生バイポーラトランジスタが形成されるので、サージ電流を吸収する能力を確実に向上させることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る保護回路について図５及び図６を参照しながら説明するが、第３の実施形態においては、第１又は第２の実施形態と同様の部材については、同一の符号を付すことにより説明を省略する。
【００４１】
図５は第３の実施形態に係る半導体装置の断面構造を示し、図６は第２の実施形態に係る半導体装置の平面構造を示し、図５は図６におけるＶ−Ｖ線の断面図である。
【００４２】
図５に示すように、第２の実施形態と同様、基準電圧ＶSSに接続されたｐ型半導体基板１０には、第１のｎ型高濃度拡散層２１が形成されていると共に、第１のｎ型高濃度拡散層２１の両側には、第２のｎ型高濃度拡散層２２及び第３のｎ型高濃度拡散層２３が形成されている。また、第１の金属層５１の両端部は入力パッドＩＮＰに接続されていると共に中央部は高抵抗導電層６０を介して第１のｎ型高濃度拡散層２１と接続されており、第２の金属層５２の両端部は基準電圧パッドＶＳＰに接続されていると共に中央部は第２のｎ型高濃度拡散層２２と接続されており、第３の金属層５３の両端部は基準電圧パッドＶＳＰに接続されていると共に中央部は第３のｎ型高濃度拡散層２３と接続されている。また、第１の金属層５１と入力パッドＩＮＰとは第１の金属配線８１により接続されていると共に、第３の金属層５３と基準電圧パッドＶＳＰとは第２の金属配線８２により接続されている。尚、第２の金属層５２と基準電圧パッドＶＳＰとは第２の金属配線８２により接続されているが、図示は省略している。
【００４３】
第３の実施形態の特徴として、ｐ型半導体基板１０には、第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３を囲むように方形枠状のｐ型高濃度拡散層９１が形成されていると共に、該ｐ型高濃度拡散層９１の上側には第４の金属層５４が形成されており、該第４の金属層５４は第２の金属配線８２を介して基準電圧パッドＶＳＰに接続されている。
【００４４】
また、ｐ型高濃度拡散層９１の外側には方形枠状の第４のｎ型高濃度拡散層２４が形成されていると共に、該第４のｎ型高濃度拡散層２４の上側には第５の金属層５５が形成されており、該第５の金属層５５は、第４のｎ型高濃度拡散層２４と、基準電圧Ｖssよりも高い電圧例えば電源電圧Ｖddが印加される高電位パッドＶＤＰとを電気的に接続している。
【００４５】
ところで、入力回路又は入出力回路から入力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加された場合には、第１のｎ型高濃度拡散層２１又は第１のｎ型低濃度拡散層３１からｐ型半導体基板１０に電子が流れ込む。ｐ型半導体基板１０に電子が流れ込むと、ｐ型半導体基板１０の電位が変動してしまう恐れがあると共に、ｐ型半導体基板１０に流れ込んだ電子がｐ型半導体基板１０に形成されている他の半導体素子にまで拡散して、該他の半導体素子の誤動作を引き起こす恐れがある。
【００４６】
ところが、第３の実施形態においては、第１、第２及び第３のｎ型高濃度拡散層２１、２２、２３を囲むように形成され、基準電圧パッドＶＳＰに接続されたｐ型高濃度拡散層９１が設けられているため、ｐ型半導体基板１０に流れ込んだ電子はｐ型高濃度拡散層９１を介して基準電圧パッドＶＳＰに流出するので、入力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加された場合でもｐ型半導体基板１０の電位変動を防止することができる。
【００４７】
また、第３の実施形態においては、ｐ型高濃度拡散層９１の外側に、基準電圧Ｖssよりも高い電圧が印加される高電位パッドＶＤＰに接続された第４のｎ型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４が設けられているため、ｐ型半導体基板１０に流れ込んだ電子は、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４の近傍に形成される空乏層を突き抜けて、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４に引き込まれた後、高電位パッドＶＤＰに流出するので、入力パッドＩＮＰに基準電圧Ｖssよりも低い電圧が印加された場合でも他の半導体素子が誤動作を起こす事態を防止することができる。この場合、第１のｎ型低濃度拡散層３１からｐ型半導体基板１０に流れ込んだ電子を第４のｎ型低濃度拡散層３４に確実に引き込むためには、第４のｎ型低濃度拡散層３４は、第１のｎ型低濃度拡散層３１と同程度以上の深さ持っていることが好ましい。
【００４８】
尚、第３の実施形態においては、ｐ型高濃度拡散層９１の外側に第４のｎ型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４を設けたが、これに代えて、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４のみを設けてもよい。この場合にも、第４のｎ型高濃度拡散層２４又は第４のｎ型低濃度拡散層３４は、第１のｎ型低濃度拡散層３１と同程度以上の深さを持っていることが好ましい。
【００４９】
また、ｐ型高濃度拡散層９１と、第４のｎ型高濃度拡散層２４及び第４のｎ型低濃度拡散層３４とは、それぞれが互いに独立して各機能を発揮できるので、いずれか一方のみが設けられていてもよい。
【００５０】
また、第１〜第３の実施形態においては、第１のｎ型高濃度拡散層２１と第１の金属層５１との間に高抵抗導電層６０を設けたが、高抵抗導電層６０を設ける位置は特に限定されず、入力パッドＩＮＰと第１のｎ型高濃度拡散層２１との間において第１の金属層５１と直列に接続されておればよい。また、該高抵抗導電層６０を設けることなく、第１のｎ型高濃度拡散層２１と第１の金属層５１とを直接に接続してもよい。
【００５１】
さらに、第１〜第３の実施形態においては、ｐ型半導体基板１０に、第１のｎ型高濃度拡散層２１及び第２のｎ型高濃度拡散層２２（又は第３のｎ型高濃度拡散層２３）並びに第１のｎ型低濃度拡散層３１及び第２のｎ型低濃度拡散層３２（又は第３のｎ型低濃度拡散層２３）を設けたが、これに代えて、ｎ型半導体基板に、第１のｐ型高濃度拡散層及び第２のｐ型高濃度拡散層（又は第３のｐ型高濃度拡散層）並びに第１のｐ型低濃度拡散層及び第２のｐ型低濃度拡散層（又は第３のｐ型低濃度拡散層）を設けてもよい。
【００５２】
【発明の効果】
本発明の半導体装置によると、半導体基板の主面に対して垂直な方向の電流経路のインピーダンスが増大するため、入力パッドに正のサージ電圧が印加された場合に発生するブレークダウン電流は、第１の高濃度拡散層の直下の領域に局所的に集中しなくなるので、つまり第１の高濃度拡散層を直下方向に流れるブレークダウン電流の電流密度が小さくなるので、第１の高濃度拡散層と半導体基板との間のＰＮ接合の破壊及び第１の高濃度拡散層自体の破壊を防止することができる。
【００５３】
また、ブレークダウン電流は、第１の高濃度拡散層の内部における半導体基板の主面と平行な方向の電流経路に従来に比べて多く流れるため、半導体基板、第１の高濃度拡散層及び第２の高濃度拡散層によって形成される寄生バイポーラトランジスタを流れるバイポーラ電流が増加するので、サージ電流を吸収する能力が向上して、半導体装置のサージ耐圧が向上する。
【００５４】
本発明の半導体装置が、第２の高濃度拡散層の直下の領域に第２導電型の第２の低濃度拡散層を備えていると、第１の高濃度拡散層及び第１の低濃度拡散層と、第２の高濃度拡散層及び第２の低濃度拡散層との対向面積が大きくなるため、寄生バイポーラトランジスタの形成が容易になるので、バイポーラ電流が増加し、これによって、サージ電流を吸収する能力がより向上する。
【００５５】
本発明の半導体装置が、第１の高濃度拡散層に対して第２の高濃度拡散層の反対側の領域に形成され、基準電圧が印加される第２導電型の第３の高濃度拡散層と、第３の高濃度拡散層の直下の領域に形成された第２導電型の第３の低濃度拡散層とを備えていると、半導体基板と、第１の高濃度拡散層及び第１の低濃度拡散層と、第２の高濃度拡散層及び第２の低濃度拡散層とによって、第１の寄生バイポーラトランジスタが構成されると共に、半導体基板と、第１の高濃度拡散層及び第１の低濃度拡散層と、第３の高濃度拡散層及び第３の低濃度拡散層とによって、第２の寄生バイポーラトランジスタが構成されるため、入力パッドに正のサージ電圧が印可された場合、第１及び第２の寄生バイポーラトランジスタが作動して、バイポーラ電流が第１の高濃度拡散層及び第１の低濃度拡散層から両側に流れる。このため、サージ電流を吸収する能力が倍増するので、半導体装置のサージ耐圧が大きく向上する。
【００５６】
本発明の半導体装置が、入力パッドと第１の高濃度拡散層との間において導電層と直列に接続され、導電層よりも高い抵抗値を持つ高抵抗導電層を備えていると、入力パッドと寄生バイポーラトランジスタのコレクタとの間に抵抗成分が直列に挿入されたことになるため、保護回路に流入するサージ電流を抑制できるので、第１の高濃度拡散層と半導体基板との間のＰＮ接合の破壊及び第１の高濃度拡散層自体の破壊をより確実に防止することができる。
【００５７】
本発明の半導体装置において、第１の高濃度拡散層が、第２の高濃度拡散層と対向する領域から外側に延びる非対向部を有し、導電層と非対向部とが電気的に接続されていると、導電層と第１の高濃度拡散層の非対向部との接続部を経由する電流経路のインピーダンスが、導電層と第１の高濃度拡散層の対向部との接続部を経由する電流経路のインピーダンスよりも大きくなるため、導電層と第１の高濃度拡散層の非対向部との接続部を経由する電流経路を流れる電流量が抑制され、該電流経路における電流集中が緩和される。このため、局所的な電流集中が回避されるので、導電層と第１の高濃度拡散層との接続部、及び第１の高濃度拡散層の破壊が防止され、これによって、半導体装置のサージ耐圧が向上する。
【００５８】
本発明の半導体装置が、第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧が印加される第１導電型の高濃度拡散層を備えていると、入力パッドに基準電圧よりも低い電圧が印加され、半導体基板に電子が流れ込んでも、流れ込んだ電子は第１導電型の高濃度拡散層を介して基準電圧側に流出するので、半導体基板の電位変動を防止することができる。
【００５９】
本発明の半導体装置が、第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧よりも高い電圧が印加される第２導電型の不純物拡散層を備えていると、入力パッドに基準電圧よりも低い電圧が印加され、半導体基板に電子が流れ込んでも、流れ込んだ電子は、第２導電型の不純物拡散層に引き込まれた後、高電圧側に流出するため、他の半導体素子が誤動作を起こす事態を防止することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の断面図である。
【図２】第１の実施形態に係る半導体装置により実現される保護回路の等価回路図である。
【図３】第２の実施形態に係る半導体装置の断面図であって、図４のIII −III 線の断面図である。
【図４】第２の実施形態に係る半導体装置の平面図である。
【図５】第３の実施形態に係る半導体装置の断面図であって、図６のＶ−Ｖ線の断面図である。
【図６】第３の実施形態に係る半導体装置の平面図である。
【図７】従来の半導体装置の断面図である。
【符号の説明】
１０ Ｐ型半導体基板
２１ 第１のｎ型高濃度拡散層
２１ａ 非対向部
２２ 第２のｎ型高濃度拡散層
２３ 第３のｎ型高濃度拡散層
２４ 第４のｎ型高濃度拡散層
３１ 第１のｎ型低濃度拡散層
３２ 第２のｎ型低濃度拡散層
３３ 第３のｎ型低濃度拡散層
３４ 第４のｎ型低濃度拡散層
４０ フィールド酸化膜
４１ 第１の層間絶縁膜
４２ 第２の層間絶縁膜
５１ 第１の金属層
５２ 第２の金属層
５３ 第３の金属層
５４ 第４の金属層
５５ 第５の金属層
６０ 高抵抗導電層
７１ 第１のコンタクト
７１ａ 非対向部コンタクト
７２ 第２のコンタクト
７３ 第３のコンタクト
８１ 第１の金属配線
８２ 第２の金属配線
９１ ｐ型高濃度拡散層
ＩＮＰ 入力パッド
ＶＳＰ 基準パッド
ＱＰ 寄生バイポーラトランジスタ
ＱＰ１ 第１の寄生バイポーラトランジスタ
ＱＰ２ 第２の寄生バイポーラトランジスタ
Claims (6)
- 第１導電型の半導体基板に形成された第２導電型の第１の高濃度拡散層と、
前記半導体基板に前記第１の高濃度拡散層と間隔をおいて形成され、基準電圧が印加される第２導電型の第２の高濃度拡散層と、
入力回路又は入出力回路に入力信号を入力するための入力パッドと前記第１の高濃度拡散層とを電気的に接続する導電層と、
前記半導体基板における前記第１の高濃度拡散層の直下の領域に形成された第２導電型の第１の低濃度拡散層とを備え、
前記第１の高濃度拡散層は、前記第２の高濃度拡散層と対向する領域から外側に延びる非対向部を有し、
前記導電層と前記非対向部とは電気的に接続されていることを特徴とする半導体装置。 - 前記半導体基板における前記第２の高濃度拡散層の直下の領域に形成された第２導電型の第２の低濃度拡散層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体基板における前記第１の高濃度拡散層に対して前記第２の高濃度拡散層の反対側の領域に形成され、基準電圧が印加される第２導電型の第３の高濃度拡散層と、
前記半導体基板における前記第３の高濃度拡散層の直下の領域に形成された第２導電型の第３の低濃度拡散層とをさらに備えていることを特徴とする請求項１に記載の半導体装置。 - 前記入力パッドと前記第１の高濃度拡散層との間において前記導電層と直列に接続するように形成され、前記導電層よりも高い抵抗値を持つ高抵抗導電層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体基板における前記第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧が印加される第１導電型の高濃度拡散層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
- 前記半導体基板における前記第１の高濃度拡散層及び第２の高濃度拡散層を囲む領域に形成され、基準電圧よりも高い電圧が印加される第２導電型の不純物拡散層をさらに備えていることを特徴とする請求項１に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10234499A JP4376348B2 (ja) | 1998-05-18 | 1999-04-09 | 半導体装置 |
| US09/301,354 US6320229B1 (en) | 1998-05-18 | 1999-04-29 | Semiconductor device |
| CN99106236A CN1122309C (zh) | 1998-05-18 | 1999-05-06 | 半导体装置 |
| TW088107689A TW409396B (en) | 1998-05-18 | 1999-05-12 | Semiconductor device |
| KR1019990017726A KR19990088351A (ko) | 1998-05-18 | 1999-05-18 | 반도체장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13482698 | 1998-05-18 | ||
| JP10-134826 | 1998-05-18 | ||
| JP10234499A JP4376348B2 (ja) | 1998-05-18 | 1999-04-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040788A JP2000040788A (ja) | 2000-02-08 |
| JP4376348B2 true JP4376348B2 (ja) | 2009-12-02 |
Family
ID=26443051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10234499A Expired - Lifetime JP4376348B2 (ja) | 1998-05-18 | 1999-04-09 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6320229B1 (ja) |
| JP (1) | JP4376348B2 (ja) |
| KR (1) | KR19990088351A (ja) |
| CN (1) | CN1122309C (ja) |
| TW (1) | TW409396B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3425574B2 (ja) * | 1999-07-19 | 2003-07-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体集積回路の入出力保護装置 |
| JP3760945B2 (ja) | 2004-04-01 | 2006-03-29 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| KR100970437B1 (ko) | 2008-01-24 | 2010-07-15 | 인제대학교 산학협력단 | 고전압 보호회로 |
| JP5448584B2 (ja) * | 2008-06-25 | 2014-03-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014225483A (ja) | 2011-09-16 | 2014-12-04 | パナソニック株式会社 | 半導体集積回路装置 |
| US8993373B2 (en) * | 2012-05-04 | 2015-03-31 | Varian Semiconductor Equipment Associates, Inc. | Doping pattern for point contact solar cells |
| WO2014069363A1 (ja) | 2012-11-02 | 2014-05-08 | ローム株式会社 | チップコンデンサ、回路アセンブリ、および電子機器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960002094B1 (ko) * | 1990-11-30 | 1996-02-10 | 가부시키가이샤 도시바 | 입력보호회로를 갖춘 반도체장치 |
| JPH0563191A (ja) | 1991-08-30 | 1993-03-12 | Nec Corp | 半導体装置 |
| US5293057A (en) * | 1992-08-14 | 1994-03-08 | Micron Technology, Inc. | Electrostatic discharge protection circuit for semiconductor device |
| JP3332123B2 (ja) * | 1994-11-10 | 2002-10-07 | 株式会社東芝 | 入力保護回路及びこれを用いた半導体装置 |
| JP2638571B2 (ja) * | 1995-06-22 | 1997-08-06 | 日本電気株式会社 | 半導体装置の入力保護装置 |
| JPH0982814A (ja) * | 1995-07-10 | 1997-03-28 | Denso Corp | 半導体集積回路装置及びその製造方法 |
| US5780897A (en) * | 1995-11-13 | 1998-07-14 | Digital Equipment Corporation | ESD protection clamp for mixed voltage I/O stages using NMOS transistors |
| JP3596830B2 (ja) * | 1995-11-27 | 2004-12-02 | 株式会社ルネサステクノロジ | 半導体装置の入力保護回路 |
| US5932917A (en) * | 1996-04-19 | 1999-08-03 | Nippon Steel Corporation | Input protective circuit having a diffusion resistance layer |
| KR100188135B1 (en) * | 1996-06-27 | 1999-06-01 | Samsung Electronics Co Ltd | Protection device of semiconductor device |
| JPH1065020A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | 半導体装置 |
| US6015992A (en) * | 1997-01-03 | 2000-01-18 | Texas Instruments Incorporated | Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits |
| JP3557510B2 (ja) * | 1997-06-30 | 2004-08-25 | 沖電気工業株式会社 | 半導体装置 |
| DE19743240C1 (de) * | 1997-09-30 | 1999-04-01 | Siemens Ag | Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung |
| JP3102391B2 (ja) * | 1997-10-27 | 2000-10-23 | 日本電気株式会社 | 半導体集積回路 |
| US6172404B1 (en) * | 1997-10-31 | 2001-01-09 | Texas Instruments Incorporated | Tuneable holding voltage SCR ESD protection |
| JPH11204304A (ja) * | 1998-01-08 | 1999-07-30 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
| US6034552A (en) * | 1998-04-30 | 2000-03-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Output ESD protection using dynamic-floating-gate arrangement |
| US6249027B1 (en) * | 1998-06-08 | 2001-06-19 | Sun Microsystems, Inc. | Partially depleted SOI device having a dedicated single body bias means |
| US6184557B1 (en) * | 1999-01-28 | 2001-02-06 | National Semiconductor Corporation | I/O circuit that utilizes a pair of well structures as resistors to delay an ESD event and as diodes for ESD protection |
| US6218740B1 (en) * | 1999-04-08 | 2001-04-17 | Directed Electronics, Inc. | Integration module for supplemental vehicle controllers |
-
1999
- 1999-04-09 JP JP10234499A patent/JP4376348B2/ja not_active Expired - Lifetime
- 1999-04-29 US US09/301,354 patent/US6320229B1/en not_active Expired - Fee Related
- 1999-05-06 CN CN99106236A patent/CN1122309C/zh not_active Expired - Fee Related
- 1999-05-12 TW TW088107689A patent/TW409396B/zh not_active IP Right Cessation
- 1999-05-18 KR KR1019990017726A patent/KR19990088351A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088351A (ko) | 1999-12-27 |
| CN1122309C (zh) | 2003-09-24 |
| JP2000040788A (ja) | 2000-02-08 |
| TW409396B (en) | 2000-10-21 |
| CN1236188A (zh) | 1999-11-24 |
| US6320229B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717559A (en) | Input/output protection device for use in semiconductor device | |
| JP2006303110A (ja) | 半導体装置 | |
| JPH0433139B2 (ja) | ||
| JPH06177330A (ja) | 半導体装置 | |
| JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
| JP4376348B2 (ja) | 半導体装置 | |
| US6864537B1 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| KR100206675B1 (ko) | 반도체 집적 회로 장치 | |
| JP4123318B2 (ja) | 静電放電保護回路を有する半導体素子 | |
| KR100435807B1 (ko) | 정전방전 보호 회로용 반도체 제어 정류기 | |
| KR100344706B1 (ko) | 반도체 보호 장치 및 그 제조 방법 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP3446569B2 (ja) | 半導体装置 | |
| JP3942324B2 (ja) | 入力保護回路 | |
| US5990731A (en) | Input/output protection circuit | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP4547977B2 (ja) | 半導体装置 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| JPH0715010A (ja) | 半導体装置の保護回路 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP2596312B2 (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JP2754947B2 (ja) | 半導体装置 | |
| JP4547984B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060310 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090618 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090909 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |