JP3577808B2 - 半導体集積装置 - Google Patents
半導体集積装置 Download PDFInfo
- Publication number
- JP3577808B2 JP3577808B2 JP26752495A JP26752495A JP3577808B2 JP 3577808 B2 JP3577808 B2 JP 3577808B2 JP 26752495 A JP26752495 A JP 26752495A JP 26752495 A JP26752495 A JP 26752495A JP 3577808 B2 JP3577808 B2 JP 3577808B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- diode
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積装置の静電気保護回路に関する。
【０００２】
【従来の技術】
従来より、半導体集積装置の静電気保護回路に関する技術としては、図３の回路図に示す技術が一般的である。図３を用いて従来技術を説明する。図３は入力端子の静電気保護回路の一例である。１８は入力パッド、１９は正極電源、２０は負極電源、２１は抵抗素子で一端を入力パッド１８に接続し、他の一端を内部回路に接続している。抵抗素子２１は入力パッド１８に直列に接続されているので、入力パッド１８に印加した静電気は抵抗素子２１によってエネルギーを減衰させられる。２２はダイオードでアノードを前記抵抗素子２１の他の一端に接続し、カソードを正極電源１９に接続している。２３はダイオードでアノードを負極電源２０に接続し、カソードを前記抵抗素子２１の他の一端に接続している。２４は正極電源１９と負極電源２０の間に逆バイアスされたダイオードで、該半導体集積装置内のサブストレートとウェルの接合部に寄生的に形成されている。
【０００３】
ここで入力パッド１８に静電気が印加された場合について該静電気の吸収経路について説明する。正極電源１９に対して入力パッド１８に正の静電気が印加された場合は、入力パッド１８、抵抗素子２１、ダイオード２２、正極電源１９の経路で吸収される。正極電源１９に対して入力パッド１８に負の静電気が印加された場合は、正極電源１９、ダイオード２４、ダイオード２３、抵抗素子２１、入力パッド１８の経路で吸収される。
【０００４】
一方、負極電源２０に対して入力パッド１８に負の静電気が印加された場合は、負極電源２０、ダイオード２３、抵抗素子２１、入力パッド１８の経路で吸収される。負極電源２０に対して入力パッド１８に正の静電気が印加された場合は、入力パッド１８、抵抗素子２１、ダイオード２２、ダイオード２４、負極電源２０の経路で吸収される。以上の様に静電気を吸収し、半導体集積装置内の素子の破壊を保護していた。
【０００５】
ダイオード２４には、静電気がカソードからアノード方向の逆方向にながれるが、ダイオード２４のカソードとアノードの接合寸法を１から２ミリメートル以上確保し、静電気を分散させて流すことによって破壊を防止している。
【０００６】
【発明が解決しようとする課題】
しかしながら従来技術の場合は、以下に示す課題があった。図３のダイオード２２とダイオード２３は、例えば一方のダイオードがサブストレートとサブストレートと異極の不純物拡散層もしくはイオン注入層で形成されれば、他方のダイオードはウェルとウェルと異極の不純物拡散層もしくはイオン注入層で形成される。するとダイオード２２とダイオード２３を近接配置することによって、サブストレートとウェルの接合部が寄生形成されることとなる。この事を図４の回路図で説明する。図４では図３と同じ構成要素のものには説明を解りやすくする為に同じ番号を付けてある。図４で、ダイオード２５が上記の説明のダイオード２２とダイオード２３を近接配置することによって、寄生形成されるサブストレートとウェルの接合ダイオードである。２６、２７、２８、２９は主にアルミニウム等の金属で形成される電源配線がもつ抵抗を表している。図４では正極電源１９からダイオード２５までの電源配線がもつ抵抗は抵抗２６だけである。一方正極電源１９からダイオード２４までの電源配線がもつ抵抗は抵抗２６＋抵抗２７である。また、負極電源２０からダイオード２５までの電源配線がもつ抵抗は抵抗２８だけである。一方負極電源２０からダイオード２４までの電源配線がもつ抵抗は抵抗２８＋抵抗２９である。この様な構成で、例えば静電気印加によって流れる電流が、正極電源１９からダイオード２５もしくはダイオード２４、ダイオード２３、抵抗素子２１、入力パッド１８と流れようとすると、電源配線が持つ抵抗はダイオード２５の方が低いので、静電気はダイオード２４には流れずにダイオード２５に集中して流れてしまい、ダイオード２５の逆方向の許容電流容量を越えると、ダイオード２５の接合部が破壊されてしまうといった課題があった。
【０００７】
【課題を解決するための手段】
上記課題を解決する為に、本発明の半導体集積装置は、第１の静電気吸収経路と、第２の静電気吸収経路と、を含む半導体集積装置において、前記第１の静電気吸収経路は、少なくとも外部端子と接続されるパッドと、一端が前記パッドに接続された抵抗素子と、カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第１のダイオードと、カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第１のダイオードと隣り合うように配置された第２のダイオードと、カソードが前記正極電源に接続されアノードが前記負極電源に接続された第３のダイオードと、で構成され、前記第２の静電気吸収経路は、前記パッドと、前記抵抗素子と、前記第１のダイオードと、前記第２のダイオードと、前記第１のダイオードと前記第２のダイオードとが隣り合うことにより、前記第１のダイオードのカソードと前記第２のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、前記第１のダイオードは、カソードが第１導電性の基板で成り、前記基板の電位供給は、第１導電性の第１の不純物拡散層を介して行われ、アノードが第２導電性の第５の不純物拡散層から成り、前記第１の不純物拡散層は前記第５の不純物拡散層を取り囲むように配置され、前記第２のダイオードは、アノードが第２導電性の第１のウェルから成り、前記第１のウェルへの電位供給は、第２導電性の第２の不純物拡散層を介して行われ、カソードが第１導電性の第６の不純物拡散層から成り、前記第６の不純物拡散層は前記第１のウェル内に構成され、前記第２の不純物拡散層は前記第６の不純物拡散層を取り囲むように配置され、前記第２の不純物拡散層は前記第１の不純物拡散層と対向するように配置され、前記第３のダイオードはカソードが前記第１導電性の基板から成り、前記第１導電性の基板への電位供給は、第１導電性の第３の不純物拡散層を介して行われ、アノードが第２導電性の第２のウェルで成り、前記第２のウェルへの電位供給は、第２導電性の第４の不純物拡散層を介して行われ、前記第３の不純物拡散層と前記第４の不純物拡散層は対向して基板内の任意の場所に配置され、前記第１不純物拡散層と前記第２不純物拡散層との対向間隔を、前記第３不純物拡散層と前記第４不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第３のダイオードのインピーダンスに比べ大きくしたことを特徴とする。さらに前記第２の不純物拡散層と前記第４の不純物拡散層は同一であることを特徴とする。
【０００８】
また、本発明の半導体集積装置は、第１の静電気吸収経路と、第２の静電気吸収経路と、を含む半導体集積装置において、前記第１の静電気吸収経路は、少なくとも外部端子と接続されるパッドと、一端が前記パッドに接続された接続された抵抗素子と、カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第１のダイオードと、カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第１のダイオードと隣り合うように配置された第２のダイオードと、カソードが前記正極電源に接続されアノードが前記負極電源に接続された第３のダイオードと、で構成され、前記第２の静電気吸収経路は、前記パッドと、前記抵抗素子と、前記第１のダイオードと、 前記第２のダイオードと、前記第１のダイオードと前記第２のダイオードとが隣り合うことにより、前記第１のダイオードのカソードと前記第２のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、前記第１のダイオードはカソードが第１導電性の第１のウェルから成り、前記第１のウェルへの電位供給は、第１導電性の第１の不純物拡散層を介して行われ、アノードが第２の導電性の第５の不純物拡散層から成り、前記第５の不純物拡散層は前記第１のウェル内に構成され、前記第１の不純物拡散層は前記第５の不純物拡散層を取り囲むように配置され、前記第２のダイオードは、アノードが第２導電性の基板から成り、前記基板への電位供給は、第２導電性の第２の不純物拡散層を介して行われ、カソードが第１導電性の第６の不純物拡散層から成り、前記第２の不純物拡散層は前記第６の不純物拡散層を取り囲むように配置され、前記第２の不純物拡散層は前記第１の不純物拡散層と対向するように配置され、前記第３のダイオードはカソードが前記第１のウェルから成り、前記ウェルへの電位供給は、第１導電性の第３の不純物拡散層を介して行われ、アノードが前記第２導電性の基板から成り、前記基板への電位供給は、第２導電性の第４の不純物拡散層を介して行われ、前記第３の不純物拡散層と前記第４の不純物拡散層は対向して前記基板の任意の場所に配置され、前記第１不純物拡散層と前記第２不純物拡散層との対向間隔を、前記第３不純物拡散層と前記第４不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第３のダイオードのインピーダンスに比べ大きくしたことを特徴とする。さらに前記第２の不純物拡散層と前記第４の不純物拡散層は同一であることを特徴とする。
【０００９】
また、本発明の半導体集積装置は、前記第１の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第２の不純物拡散層と、前記第２の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第１の不純物拡散層とを有することを特徴とする。さらに前記第１もしくは第２のダイオードは、前記第１もしくは第２のダイオードのアノード及びカソードを形成する不純物拡散層によって、アノードとカソード間に直列抵抗を形成した事を特徴とする。
【００１０】
【作用】
本発明の上記の構成よれば、静電気印加によって発生する電流が期待した放電経路に放電できるので静電気耐量が向上できる。また、静電気印加によって発生する電流を制限できるので、同様に静電気耐量が向上できる。
【００１１】
【実施例】
以下、図面に従い本発明の実施例を詳細に説明する。図１は、本発明の１実施例を示す静電気保護回路のレイアウト平面図である。図１において１は外部端子と電気的接続をするパッド、２と７は主にアルミニウム等の金属で形成された配線、３は不純物拡散層もしくはイオン注入層、４は配線２と不純物拡散層もしくはイオン注入層３を電気的に接続させるコンタクト、６はウェル、８はウェル６に電位を与える為のウェル６と同極の不純物拡散層もしくはイオン注入層、９は一方の極の電源と不純物拡散層もしくはイオン注入層８を電気的に接続させるコンタクト、１０はウェル６と異極の不純物拡散層もしくはイオン注入層、５は配線７と不純物拡散層もしくはイオン注入層１０を電気的に接続させるコンタクト、１１はサブストレートと同極の不純物拡散層もしくはイオン注入層、１２は他の一方の極の電源と不純物拡散層もしくはイオン注入層１１を電気的に接続させるコンタクト、１３はサブストレートと異極の不純物拡散層もしくはイオン注入層、１４は配線７と不純物拡散層もしくはイオン注入層１３を電気的に接続させるコンタクト、１５は半導体集積装置内に回路を形成する為のウェル６と同極の同じくウェル、１６はウェル１５に電位を与える為のウェル１５と同極の不純物拡散層もしくはイオン注入層、１７は一方の極の電源と不純物拡散層もしくはイオン注入層１６を電気的に接続させるコンタクトである。主にアルミニウム等の金属で形成された電源配線は図面を見やすくする為に図示してない。
【００１２】
ここで、本発明では、不純物拡散層もしくはイオン注入層で形成される不純物領域は、不純物拡散層の場合もしくはイオン注入層の場合でも同じ構成となり、効果も同じであるので、以後の説明では説明の簡略化の為に、不純物拡散層で説明する。また、Ｎ型サブストレートを例にとり説明する。Ｎ型サブストレートであるので、サブストレートと同極のＮ型不純物拡散層１１に電位を与えるコンタクト１２には正極電源が接続される。一方、ウェル６と同極のＰ型不純物拡散層８に電位を与えるコンタクト９と、ウェル１５と同極のＰ型不純物拡散層１６に電位を与えるコンタクト１７には負極電源が接続される。３はＰ型不純物拡散層で形成された抵抗素子であり、一端をパッド１に配線２によって接続されている。１３はＰ型不純物拡散層でＮ型サブストレート領域に配置されるので、Ｐ型不純物拡散層１３とＮ型サブストレートとの接合によって第１のダイオードを形成し、該第１のダイオードのカソードに相当するＮ型サブストレートは正極電源に電気的に接続し、アノードに相当するＰ型不純物拡散層１３は配線７によって抵抗素子３の他の一端に接続されている。１０はＮ型不純物拡散層でＰ型ウェル６の領域に配置されるので、Ｎ型不純物拡散層１０とＰ型ウェル６との接合によって第２のダイオードを形成し、該第２のダイオードのカソードに相当するＮ型不純物拡散層１０は配線７によって抵抗素子３の他の一端に接続され、アノードに相当するＰ型ウェル６は負極電源に接続されている。前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートと、ウェル６の接合部で、対向するサブストレートに電位を与える為の不純物拡散層１１と、ウェルに電位を与える為の不純物拡散層８との間隔はＢである。ウェル６とサブストレートとの接合により従来例で説明した図４のダイオード２５を形成している。一方、他のサブストレートとウェル１５の接合部で、対向するサブストレートに電位を与える為の不純物拡散層１１と、ウェル１５に電位を与える為の不純物拡散層１６との間隔はＡである。ウェル１５とサブストレートとの接合により従来例で説明した図４のダイオード２４を形成している。図１に示す様に本発明では間隔Ａよりも間隔Ｂを広く配置している。この様にして不純物拡散層１１と不純物拡散層８の間の抵抗値を大きくしている。
【００１３】
次に、図２を用いて手段２を説明する。サブストレートは同様にＮ型とする。図２も図１と同じ部分のレイアウト平面図であるが、説明に直接関係ない素子は省略してある。図２で１０１、１０２、１０３は、サブストレートに電位を与えるＮ型不純物拡散層１１に正極電源が接続される為のコンタクト。１０４、１０５、１０６はウェル６に電位を与えるＰ型不純物拡散層８に負極電源が接続される為のコンタクト。手段２の発明では、前述の第１のダイオードと第２のダイオードを近接配置する事によって形成されるサブストレートとウェル６の接合部で、サブストレートに電位を与える為のＮ型不純物拡散層１１と、ウェル６に電位を与える為のＰ型不純物拡散層８層との対向する部分には、電源電位を与える為のコンタクト１０３と１０４を設けない。印加した静電気による電流はＮ型不純物拡散層１１とＰ型不純物拡散層８の間を流れようとするので、コンタクト１０３と１０４に電流が集中し熱破壊をおこし易くなるが、コンタクト１０３と１０４を設けない事によって、電流集中を防止している。
【００１４】
次に、同様に図２を用いて手段３を説明する。Ｐ型不純物拡散層１３と配線７と電気的接続をする為のコンタクト１４において、コンタクト１２と対向するコンタクト１４の一辺との距離Ｃは、コンタクト１０１、１０２、１０３と対向するコンタクト１４の他の三辺との距離Ｄより離して配置する。そして、コンタクト１０１と１０２と１０３は設けない。印加した静電気による電流はコンタクト１４からコンタクト１２に向かって流れるが、手段３の発明では従来例に比べてコンタクト１４からコンタクト１２までの距離が長いので、前記電流経路の抵抗値をより高くする事ができる。
【００１５】
以上、Ｎ型サブストレートを例にとって説明したが、Ｐ型サブストレートの場合でも、ウェルコンタクト、サブコンタクト、ダイオードの特性、及び電源の正極と負極が逆になるだけで、同様の効果が得られる。
【００１６】
【発明の効果】
以上説明した様に本発明によれば、前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートとウェルの接合部で対向する、サブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層との間隔を、他のサブストレートとウェルの接合部で対向するサブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層との間隔よりも広くし、静電気の電流経路の抵抗値を高くできるので、面積の広い他のサブストレートとウェルの接合領域で静電気エネルギーが吸収され、前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートと、ウェルの接合部の接合破壊を防止できる。
【００１７】
また、本発明によれば前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートとウェルの接合部で、対向する部分のサブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層には、電源電位を与える為のコンタクトを設けないので、前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートと、ウェルの接合部の静電気の電流集中を防止でき、該サブストレートと、ウェルの接合部の熱破壊を防止できる。
【００１８】
また、本発明によれば前記第１及び第２のダイオードのアノードとカソード間のインピーダンスが高くなるので、静電気印加によって発生する電流を制限でき、前記第１及び第２のダイオードの熱破壊を防止できる。
【図面の簡単な説明】
【図１】本発明の実施例である静電気保護回路のレイアウト平面図。
【図２】本発明の他の実施例である静電気保護回路のレイアウト平面図。
【図３】従来の静電気保護回路図。
【図４】従来の静電気保護回路図。
【符号の説明】
１ アルミパッド
２ 配線
３ 抵抗素子
４ コンタクト
５ コンタクト
６ ウェル
７ 配線
８ コンタクト
９ コンタクト
１０ 不純物拡散層
１１ 不純物拡散層
１２ コンタクト
１３ 不純物拡散層
１４ コンタクト
１５ ウェル
１６ 不純物拡散層
１７ コンタクト
１８ 入力パッド
１９ 正極電源
２０ 負極電源
２１ 抵抗素子
２２ ダイオード
２３ ダイオード
２４ ダイオード
２５ ダイオード
２６ 配線抵抗
２７ 配線抵抗
２８ 配線抵抗
２９ 配線抵抗
１０１ コンタクト
１０２ コンタクト
１０３ コンタクト
１０４ コンタクト
１０５ コンタクト
１０６ コンタクト
【発明の属する技術分野】
本発明は、半導体集積装置の静電気保護回路に関する。
【０００２】
【従来の技術】
従来より、半導体集積装置の静電気保護回路に関する技術としては、図３の回路図に示す技術が一般的である。図３を用いて従来技術を説明する。図３は入力端子の静電気保護回路の一例である。１８は入力パッド、１９は正極電源、２０は負極電源、２１は抵抗素子で一端を入力パッド１８に接続し、他の一端を内部回路に接続している。抵抗素子２１は入力パッド１８に直列に接続されているので、入力パッド１８に印加した静電気は抵抗素子２１によってエネルギーを減衰させられる。２２はダイオードでアノードを前記抵抗素子２１の他の一端に接続し、カソードを正極電源１９に接続している。２３はダイオードでアノードを負極電源２０に接続し、カソードを前記抵抗素子２１の他の一端に接続している。２４は正極電源１９と負極電源２０の間に逆バイアスされたダイオードで、該半導体集積装置内のサブストレートとウェルの接合部に寄生的に形成されている。
【０００３】
ここで入力パッド１８に静電気が印加された場合について該静電気の吸収経路について説明する。正極電源１９に対して入力パッド１８に正の静電気が印加された場合は、入力パッド１８、抵抗素子２１、ダイオード２２、正極電源１９の経路で吸収される。正極電源１９に対して入力パッド１８に負の静電気が印加された場合は、正極電源１９、ダイオード２４、ダイオード２３、抵抗素子２１、入力パッド１８の経路で吸収される。
【０００４】
一方、負極電源２０に対して入力パッド１８に負の静電気が印加された場合は、負極電源２０、ダイオード２３、抵抗素子２１、入力パッド１８の経路で吸収される。負極電源２０に対して入力パッド１８に正の静電気が印加された場合は、入力パッド１８、抵抗素子２１、ダイオード２２、ダイオード２４、負極電源２０の経路で吸収される。以上の様に静電気を吸収し、半導体集積装置内の素子の破壊を保護していた。
【０００５】
ダイオード２４には、静電気がカソードからアノード方向の逆方向にながれるが、ダイオード２４のカソードとアノードの接合寸法を１から２ミリメートル以上確保し、静電気を分散させて流すことによって破壊を防止している。
【０００６】
【発明が解決しようとする課題】
しかしながら従来技術の場合は、以下に示す課題があった。図３のダイオード２２とダイオード２３は、例えば一方のダイオードがサブストレートとサブストレートと異極の不純物拡散層もしくはイオン注入層で形成されれば、他方のダイオードはウェルとウェルと異極の不純物拡散層もしくはイオン注入層で形成される。するとダイオード２２とダイオード２３を近接配置することによって、サブストレートとウェルの接合部が寄生形成されることとなる。この事を図４の回路図で説明する。図４では図３と同じ構成要素のものには説明を解りやすくする為に同じ番号を付けてある。図４で、ダイオード２５が上記の説明のダイオード２２とダイオード２３を近接配置することによって、寄生形成されるサブストレートとウェルの接合ダイオードである。２６、２７、２８、２９は主にアルミニウム等の金属で形成される電源配線がもつ抵抗を表している。図４では正極電源１９からダイオード２５までの電源配線がもつ抵抗は抵抗２６だけである。一方正極電源１９からダイオード２４までの電源配線がもつ抵抗は抵抗２６＋抵抗２７である。また、負極電源２０からダイオード２５までの電源配線がもつ抵抗は抵抗２８だけである。一方負極電源２０からダイオード２４までの電源配線がもつ抵抗は抵抗２８＋抵抗２９である。この様な構成で、例えば静電気印加によって流れる電流が、正極電源１９からダイオード２５もしくはダイオード２４、ダイオード２３、抵抗素子２１、入力パッド１８と流れようとすると、電源配線が持つ抵抗はダイオード２５の方が低いので、静電気はダイオード２４には流れずにダイオード２５に集中して流れてしまい、ダイオード２５の逆方向の許容電流容量を越えると、ダイオード２５の接合部が破壊されてしまうといった課題があった。
【０００７】
【課題を解決するための手段】
上記課題を解決する為に、本発明の半導体集積装置は、第１の静電気吸収経路と、第２の静電気吸収経路と、を含む半導体集積装置において、前記第１の静電気吸収経路は、少なくとも外部端子と接続されるパッドと、一端が前記パッドに接続された抵抗素子と、カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第１のダイオードと、カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第１のダイオードと隣り合うように配置された第２のダイオードと、カソードが前記正極電源に接続されアノードが前記負極電源に接続された第３のダイオードと、で構成され、前記第２の静電気吸収経路は、前記パッドと、前記抵抗素子と、前記第１のダイオードと、前記第２のダイオードと、前記第１のダイオードと前記第２のダイオードとが隣り合うことにより、前記第１のダイオードのカソードと前記第２のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、前記第１のダイオードは、カソードが第１導電性の基板で成り、前記基板の電位供給は、第１導電性の第１の不純物拡散層を介して行われ、アノードが第２導電性の第５の不純物拡散層から成り、前記第１の不純物拡散層は前記第５の不純物拡散層を取り囲むように配置され、前記第２のダイオードは、アノードが第２導電性の第１のウェルから成り、前記第１のウェルへの電位供給は、第２導電性の第２の不純物拡散層を介して行われ、カソードが第１導電性の第６の不純物拡散層から成り、前記第６の不純物拡散層は前記第１のウェル内に構成され、前記第２の不純物拡散層は前記第６の不純物拡散層を取り囲むように配置され、前記第２の不純物拡散層は前記第１の不純物拡散層と対向するように配置され、前記第３のダイオードはカソードが前記第１導電性の基板から成り、前記第１導電性の基板への電位供給は、第１導電性の第３の不純物拡散層を介して行われ、アノードが第２導電性の第２のウェルで成り、前記第２のウェルへの電位供給は、第２導電性の第４の不純物拡散層を介して行われ、前記第３の不純物拡散層と前記第４の不純物拡散層は対向して基板内の任意の場所に配置され、前記第１不純物拡散層と前記第２不純物拡散層との対向間隔を、前記第３不純物拡散層と前記第４不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第３のダイオードのインピーダンスに比べ大きくしたことを特徴とする。さらに前記第２の不純物拡散層と前記第４の不純物拡散層は同一であることを特徴とする。
【０００８】
また、本発明の半導体集積装置は、第１の静電気吸収経路と、第２の静電気吸収経路と、を含む半導体集積装置において、前記第１の静電気吸収経路は、少なくとも外部端子と接続されるパッドと、一端が前記パッドに接続された接続された抵抗素子と、カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第１のダイオードと、カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第１のダイオードと隣り合うように配置された第２のダイオードと、カソードが前記正極電源に接続されアノードが前記負極電源に接続された第３のダイオードと、で構成され、前記第２の静電気吸収経路は、前記パッドと、前記抵抗素子と、前記第１のダイオードと、 前記第２のダイオードと、前記第１のダイオードと前記第２のダイオードとが隣り合うことにより、前記第１のダイオードのカソードと前記第２のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、前記第１のダイオードはカソードが第１導電性の第１のウェルから成り、前記第１のウェルへの電位供給は、第１導電性の第１の不純物拡散層を介して行われ、アノードが第２の導電性の第５の不純物拡散層から成り、前記第５の不純物拡散層は前記第１のウェル内に構成され、前記第１の不純物拡散層は前記第５の不純物拡散層を取り囲むように配置され、前記第２のダイオードは、アノードが第２導電性の基板から成り、前記基板への電位供給は、第２導電性の第２の不純物拡散層を介して行われ、カソードが第１導電性の第６の不純物拡散層から成り、前記第２の不純物拡散層は前記第６の不純物拡散層を取り囲むように配置され、前記第２の不純物拡散層は前記第１の不純物拡散層と対向するように配置され、前記第３のダイオードはカソードが前記第１のウェルから成り、前記ウェルへの電位供給は、第１導電性の第３の不純物拡散層を介して行われ、アノードが前記第２導電性の基板から成り、前記基板への電位供給は、第２導電性の第４の不純物拡散層を介して行われ、前記第３の不純物拡散層と前記第４の不純物拡散層は対向して前記基板の任意の場所に配置され、前記第１不純物拡散層と前記第２不純物拡散層との対向間隔を、前記第３不純物拡散層と前記第４不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第３のダイオードのインピーダンスに比べ大きくしたことを特徴とする。さらに前記第２の不純物拡散層と前記第４の不純物拡散層は同一であることを特徴とする。
【０００９】
また、本発明の半導体集積装置は、前記第１の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第２の不純物拡散層と、前記第２の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第１の不純物拡散層とを有することを特徴とする。さらに前記第１もしくは第２のダイオードは、前記第１もしくは第２のダイオードのアノード及びカソードを形成する不純物拡散層によって、アノードとカソード間に直列抵抗を形成した事を特徴とする。
【００１０】
【作用】
本発明の上記の構成よれば、静電気印加によって発生する電流が期待した放電経路に放電できるので静電気耐量が向上できる。また、静電気印加によって発生する電流を制限できるので、同様に静電気耐量が向上できる。
【００１１】
【実施例】
以下、図面に従い本発明の実施例を詳細に説明する。図１は、本発明の１実施例を示す静電気保護回路のレイアウト平面図である。図１において１は外部端子と電気的接続をするパッド、２と７は主にアルミニウム等の金属で形成された配線、３は不純物拡散層もしくはイオン注入層、４は配線２と不純物拡散層もしくはイオン注入層３を電気的に接続させるコンタクト、６はウェル、８はウェル６に電位を与える為のウェル６と同極の不純物拡散層もしくはイオン注入層、９は一方の極の電源と不純物拡散層もしくはイオン注入層８を電気的に接続させるコンタクト、１０はウェル６と異極の不純物拡散層もしくはイオン注入層、５は配線７と不純物拡散層もしくはイオン注入層１０を電気的に接続させるコンタクト、１１はサブストレートと同極の不純物拡散層もしくはイオン注入層、１２は他の一方の極の電源と不純物拡散層もしくはイオン注入層１１を電気的に接続させるコンタクト、１３はサブストレートと異極の不純物拡散層もしくはイオン注入層、１４は配線７と不純物拡散層もしくはイオン注入層１３を電気的に接続させるコンタクト、１５は半導体集積装置内に回路を形成する為のウェル６と同極の同じくウェル、１６はウェル１５に電位を与える為のウェル１５と同極の不純物拡散層もしくはイオン注入層、１７は一方の極の電源と不純物拡散層もしくはイオン注入層１６を電気的に接続させるコンタクトである。主にアルミニウム等の金属で形成された電源配線は図面を見やすくする為に図示してない。
【００１２】
ここで、本発明では、不純物拡散層もしくはイオン注入層で形成される不純物領域は、不純物拡散層の場合もしくはイオン注入層の場合でも同じ構成となり、効果も同じであるので、以後の説明では説明の簡略化の為に、不純物拡散層で説明する。また、Ｎ型サブストレートを例にとり説明する。Ｎ型サブストレートであるので、サブストレートと同極のＮ型不純物拡散層１１に電位を与えるコンタクト１２には正極電源が接続される。一方、ウェル６と同極のＰ型不純物拡散層８に電位を与えるコンタクト９と、ウェル１５と同極のＰ型不純物拡散層１６に電位を与えるコンタクト１７には負極電源が接続される。３はＰ型不純物拡散層で形成された抵抗素子であり、一端をパッド１に配線２によって接続されている。１３はＰ型不純物拡散層でＮ型サブストレート領域に配置されるので、Ｐ型不純物拡散層１３とＮ型サブストレートとの接合によって第１のダイオードを形成し、該第１のダイオードのカソードに相当するＮ型サブストレートは正極電源に電気的に接続し、アノードに相当するＰ型不純物拡散層１３は配線７によって抵抗素子３の他の一端に接続されている。１０はＮ型不純物拡散層でＰ型ウェル６の領域に配置されるので、Ｎ型不純物拡散層１０とＰ型ウェル６との接合によって第２のダイオードを形成し、該第２のダイオードのカソードに相当するＮ型不純物拡散層１０は配線７によって抵抗素子３の他の一端に接続され、アノードに相当するＰ型ウェル６は負極電源に接続されている。前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートと、ウェル６の接合部で、対向するサブストレートに電位を与える為の不純物拡散層１１と、ウェルに電位を与える為の不純物拡散層８との間隔はＢである。ウェル６とサブストレートとの接合により従来例で説明した図４のダイオード２５を形成している。一方、他のサブストレートとウェル１５の接合部で、対向するサブストレートに電位を与える為の不純物拡散層１１と、ウェル１５に電位を与える為の不純物拡散層１６との間隔はＡである。ウェル１５とサブストレートとの接合により従来例で説明した図４のダイオード２４を形成している。図１に示す様に本発明では間隔Ａよりも間隔Ｂを広く配置している。この様にして不純物拡散層１１と不純物拡散層８の間の抵抗値を大きくしている。
【００１３】
次に、図２を用いて手段２を説明する。サブストレートは同様にＮ型とする。図２も図１と同じ部分のレイアウト平面図であるが、説明に直接関係ない素子は省略してある。図２で１０１、１０２、１０３は、サブストレートに電位を与えるＮ型不純物拡散層１１に正極電源が接続される為のコンタクト。１０４、１０５、１０６はウェル６に電位を与えるＰ型不純物拡散層８に負極電源が接続される為のコンタクト。手段２の発明では、前述の第１のダイオードと第２のダイオードを近接配置する事によって形成されるサブストレートとウェル６の接合部で、サブストレートに電位を与える為のＮ型不純物拡散層１１と、ウェル６に電位を与える為のＰ型不純物拡散層８層との対向する部分には、電源電位を与える為のコンタクト１０３と１０４を設けない。印加した静電気による電流はＮ型不純物拡散層１１とＰ型不純物拡散層８の間を流れようとするので、コンタクト１０３と１０４に電流が集中し熱破壊をおこし易くなるが、コンタクト１０３と１０４を設けない事によって、電流集中を防止している。
【００１４】
次に、同様に図２を用いて手段３を説明する。Ｐ型不純物拡散層１３と配線７と電気的接続をする為のコンタクト１４において、コンタクト１２と対向するコンタクト１４の一辺との距離Ｃは、コンタクト１０１、１０２、１０３と対向するコンタクト１４の他の三辺との距離Ｄより離して配置する。そして、コンタクト１０１と１０２と１０３は設けない。印加した静電気による電流はコンタクト１４からコンタクト１２に向かって流れるが、手段３の発明では従来例に比べてコンタクト１４からコンタクト１２までの距離が長いので、前記電流経路の抵抗値をより高くする事ができる。
【００１５】
以上、Ｎ型サブストレートを例にとって説明したが、Ｐ型サブストレートの場合でも、ウェルコンタクト、サブコンタクト、ダイオードの特性、及び電源の正極と負極が逆になるだけで、同様の効果が得られる。
【００１６】
【発明の効果】
以上説明した様に本発明によれば、前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートとウェルの接合部で対向する、サブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層との間隔を、他のサブストレートとウェルの接合部で対向するサブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層との間隔よりも広くし、静電気の電流経路の抵抗値を高くできるので、面積の広い他のサブストレートとウェルの接合領域で静電気エネルギーが吸収され、前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートと、ウェルの接合部の接合破壊を防止できる。
【００１７】
また、本発明によれば前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートとウェルの接合部で、対向する部分のサブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層には、電源電位を与える為のコンタクトを設けないので、前記第１のダイオードと前記第２のダイオードを近接配置する事によって形成されるサブストレートと、ウェルの接合部の静電気の電流集中を防止でき、該サブストレートと、ウェルの接合部の熱破壊を防止できる。
【００１８】
また、本発明によれば前記第１及び第２のダイオードのアノードとカソード間のインピーダンスが高くなるので、静電気印加によって発生する電流を制限でき、前記第１及び第２のダイオードの熱破壊を防止できる。
【図面の簡単な説明】
【図１】本発明の実施例である静電気保護回路のレイアウト平面図。
【図２】本発明の他の実施例である静電気保護回路のレイアウト平面図。
【図３】従来の静電気保護回路図。
【図４】従来の静電気保護回路図。
【符号の説明】
１ アルミパッド
２ 配線
３ 抵抗素子
４ コンタクト
５ コンタクト
６ ウェル
７ 配線
８ コンタクト
９ コンタクト
１０ 不純物拡散層
１１ 不純物拡散層
１２ コンタクト
１３ 不純物拡散層
１４ コンタクト
１５ ウェル
１６ 不純物拡散層
１７ コンタクト
１８ 入力パッド
１９ 正極電源
２０ 負極電源
２１ 抵抗素子
２２ ダイオード
２３ ダイオード
２４ ダイオード
２５ ダイオード
２６ 配線抵抗
２７ 配線抵抗
２８ 配線抵抗
２９ 配線抵抗
１０１ コンタクト
１０２ コンタクト
１０３ コンタクト
１０４ コンタクト
１０５ コンタクト
１０６ コンタクト
Claims (5)
- 第１の静電気吸収経路と、第２の静電気吸収経路と、を含む半導体集積装置において、
前記第１の静電気吸収経路は、
少なくとも外部端子と接続されるパッドと、
一端が前記パッドに接続された抵抗素子と、
カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第１のダイオードと、
カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第１のダイオードと隣り合うように配置された第２のダイオードと、
カソードが前記正極電源に接続され、アノードが前記負極電源に接続された第３のダイオードと、で構成され、
前記第２の静電気吸収経路は、
前記パッドと、
前記抵抗素子と、
前記第１のダイオードと、
前記第２のダイオードと、
前記第１のダイオードと前記第２のダイオードとが隣り合うことにより、前記第１のダイオードのカソードと前記第２のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、
前記第１のダイオードは、
カソードが第１導電性の基板で成り、前記基板の電位供給は、第１導電性の第１の不純物拡散層を介して行われ、
アノードが第２導電性の第５の不純物拡散層から成り、
前記第１の不純物拡散層は前記第５の不純物拡散層を取り囲むように配置され、
前記第２のダイオードは
アノードが第２導電性の第１のウェルから成り、前記第１のウェルへの電位供給は、第２導電性の第２の不純物拡散層を介して行われ、
カソードが第１導電性の第６の不純物拡散層から成り、
前記第６の不純物拡散層は前記第１のウェル内に構成され、
前記第２の不純物拡散層は前記第６の不純物拡散層を取り囲むように配置され、
前記第２の不純物拡散層は前記第１の不純物拡散層と対向するように配置され、
前記第３のダイオードは
カソードが前記第１導電性の基板から成り、前記第１導電性の基板への電位供給は、第１導電性の第３の不純物拡散層を介して行われ、
アノードが第２導電性の第２のウェルで成り、前記第２のウェルへの電位供給は、第２導電性の第４の不純物拡散層を介して行われ、
前記第３の不純物拡散層と前記第４の不純物拡散層は対向して基板内に配置され、
前記第１不純物拡散層と前記第２不純物拡散層との対向間隔を、前記第３不純物拡散層と前記第４不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第３のダイオードのインピーダンスに比べ大きくしたことを特徴とする半導体集積装置。 - 第１の静電気吸収経路と、第２の静電気吸収経路と、を含む半導体集積装置において、
前記第１の静電気吸収経路は、
少なくとも外部端子と接続されるパッドと、
一端が前記パッドに接続された接続された抵抗素子と、
カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第１のダイオードと、
カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第１のダイオードと隣り合うように配置された第２のダイオードと、
カソードが前記正極電源に接続されアノードが前記負極電源に接続された第３のダイオードと、で構成され、
前記第２の静電気吸収経路は、
前記パッドと、
前記抵抗素子と、
前記第１のダイオードと、
前記第２のダイオードと、
前記第１のダイオードと前記第２のダイオードとが隣り合うことにより、前記第１のダイオードのカソードと前記第２のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、
前記第１のダイオードは
カソードが第１導電性の第１のウェルから成り、前記第１のウェルへの電位供給は、第１導電性の第１の不純物拡散層を介して行われ、
アノードが第２の導電性の第５の不純物拡散層から成り、前記第５の不純物拡散層は前記第１のウェル内に構成され、前記第１の不純物拡散層は前記第５の不純物拡散層を取り囲むように配置され、
前記第２のダイオードは
アノードが第２導電性の基板から成り、前記基板への電位供給は、第２導電性の第２の不純物拡散層を介して行われ、
カソードが第１導電性の第６の不純物拡散層から成り、
前記第２の不純物拡散層は前記第６の不純物拡散層を取り囲むように配置され、
前記第２の不純物拡散層は前記第１の不純物拡散層と対向するように配置され、
前記第３のダイオードは
カソードが前記第１のウェルから成り、前記ウェルへの電位供給は、第１導電性の第３の不純物拡散層を介して行われ、
アノードが前記第２導電性の基板から成り、前記基板への電位供給は、第２導電性の第４の不純物拡散層を介して行われ、
前記第３の不純物拡散層と前記第４の不純物拡散層は対向して前記基板の任意の場所に配置され、
前記第１不純物拡散層と前記第２不純物拡散層との対向間隔を、前記第３不純物拡散層と前記第４不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第３のダイオードのインピーダンスに比べ大きくしたことを特徴とする半導体集積装置。 - 請求項１もしくは２記載の半導体集積装置において前記第２の不純物拡散層と前記第４の不純物拡散層は同一であることを特徴とする半導体集積装置。
- 請求項１もしくは請求項２記載の半導体集積装置において、前記第１の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第２の不純物拡散層と、前記第２の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第１の不純物拡散層とを有することを特徴とする半導体集積装置。
- 請求項１もしくは請求項２記載の半導体集積装置において、
前記第１もしくは第２のダイオードは、前記第１もしくは第２のダイオードのアノード及びカソードを形成する不純物拡散層によって、
アノードとカソード間に直列抵抗を形成した事を特徴とする半導体集積装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26752495A JP3577808B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体集積装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26752495A JP3577808B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体集積装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09116097A JPH09116097A (ja) | 1997-05-02 |
| JP3577808B2 true JP3577808B2 (ja) | 2004-10-20 |
Family
ID=17446032
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26752495A Expired - Fee Related JP3577808B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体集積装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3577808B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4695823B2 (ja) * | 2003-02-28 | 2011-06-08 | ミツミ電機株式会社 | 半導体装置 |
| JP4673569B2 (ja) | 2004-03-31 | 2011-04-20 | 株式会社リコー | 半導体装置 |
| US10861843B2 (en) * | 2016-12-21 | 2020-12-08 | Texas Instruments Incorporated | Electrostatic discharge protection device |
-
1995
- 1995-10-16 JP JP26752495A patent/JP3577808B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09116097A (ja) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007235151A (ja) | 集積回路用の保護構造 | |
| JP2576433B2 (ja) | 半導体装置用保護回路 | |
| JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
| JP3577808B2 (ja) | 半導体集積装置 | |
| US5828107A (en) | Semiconductor integrated circuit device | |
| JP4376348B2 (ja) | 半導体装置 | |
| JPH1070246A (ja) | 半導体装置の保護素子 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JP4795613B2 (ja) | 半導体装置 | |
| JP2854900B2 (ja) | 半導体装置 | |
| JP2784458B2 (ja) | サージ防護素子 | |
| JP4029549B2 (ja) | 半導体装置 | |
| US6538291B1 (en) | Input protection circuit | |
| JP3446569B2 (ja) | 半導体装置 | |
| JP2004335634A (ja) | Ｅｓｄ保護ダイオード | |
| JP3594725B2 (ja) | 半導体装置の保護回路 | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP3442331B2 (ja) | 半導体装置 | |
| JPH07147384A (ja) | 半導体装置 | |
| JPH0258864A (ja) | 半導体装置 | |
| JPS63239972A (ja) | 半導体装置の入力保護回路 | |
| JPH01199467A (ja) | 半導体装置 | |
| JP4276118B2 (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| KR970072389A (ko) | 정전기 방전 보호장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |