JP3577808B2 - 半導体集積装置 - Google Patents
半導体集積装置 Download PDFInfo
- Publication number
- JP3577808B2 JP3577808B2 JP26752495A JP26752495A JP3577808B2 JP 3577808 B2 JP3577808 B2 JP 3577808B2 JP 26752495 A JP26752495 A JP 26752495A JP 26752495 A JP26752495 A JP 26752495A JP 3577808 B2 JP3577808 B2 JP 3577808B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity diffusion
- diode
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積装置の静電気保護回路に関する。
【0002】
【従来の技術】
従来より、半導体集積装置の静電気保護回路に関する技術としては、図3の回路図に示す技術が一般的である。図3を用いて従来技術を説明する。図3は入力端子の静電気保護回路の一例である。18は入力パッド、19は正極電源、20は負極電源、21は抵抗素子で一端を入力パッド18に接続し、他の一端を内部回路に接続している。抵抗素子21は入力パッド18に直列に接続されているので、入力パッド18に印加した静電気は抵抗素子21によってエネルギーを減衰させられる。22はダイオードでアノードを前記抵抗素子21の他の一端に接続し、カソードを正極電源19に接続している。23はダイオードでアノードを負極電源20に接続し、カソードを前記抵抗素子21の他の一端に接続している。24は正極電源19と負極電源20の間に逆バイアスされたダイオードで、該半導体集積装置内のサブストレートとウェルの接合部に寄生的に形成されている。
【0003】
ここで入力パッド18に静電気が印加された場合について該静電気の吸収経路について説明する。正極電源19に対して入力パッド18に正の静電気が印加された場合は、入力パッド18、抵抗素子21、ダイオード22、正極電源19の経路で吸収される。正極電源19に対して入力パッド18に負の静電気が印加された場合は、正極電源19、ダイオード24、ダイオード23、抵抗素子21、入力パッド18の経路で吸収される。
【0004】
一方、負極電源20に対して入力パッド18に負の静電気が印加された場合は、負極電源20、ダイオード23、抵抗素子21、入力パッド18の経路で吸収される。負極電源20に対して入力パッド18に正の静電気が印加された場合は、入力パッド18、抵抗素子21、ダイオード22、ダイオード24、負極電源20の経路で吸収される。以上の様に静電気を吸収し、半導体集積装置内の素子の破壊を保護していた。
【0005】
ダイオード24には、静電気がカソードからアノード方向の逆方向にながれるが、ダイオード24のカソードとアノードの接合寸法を1から2ミリメートル以上確保し、静電気を分散させて流すことによって破壊を防止している。
【0006】
【発明が解決しようとする課題】
しかしながら従来技術の場合は、以下に示す課題があった。図3のダイオード22とダイオード23は、例えば一方のダイオードがサブストレートとサブストレートと異極の不純物拡散層もしくはイオン注入層で形成されれば、他方のダイオードはウェルとウェルと異極の不純物拡散層もしくはイオン注入層で形成される。するとダイオード22とダイオード23を近接配置することによって、サブストレートとウェルの接合部が寄生形成されることとなる。この事を図4の回路図で説明する。図4では図3と同じ構成要素のものには説明を解りやすくする為に同じ番号を付けてある。図4で、ダイオード25が上記の説明のダイオード22とダイオード23を近接配置することによって、寄生形成されるサブストレートとウェルの接合ダイオードである。26、27、28、29は主にアルミニウム等の金属で形成される電源配線がもつ抵抗を表している。図4では正極電源19からダイオード25までの電源配線がもつ抵抗は抵抗26だけである。一方正極電源19からダイオード24までの電源配線がもつ抵抗は抵抗26+抵抗27である。また、負極電源20からダイオード25までの電源配線がもつ抵抗は抵抗28だけである。一方負極電源20からダイオード24までの電源配線がもつ抵抗は抵抗28+抵抗29である。この様な構成で、例えば静電気印加によって流れる電流が、正極電源19からダイオード25もしくはダイオード24、ダイオード23、抵抗素子21、入力パッド18と流れようとすると、電源配線が持つ抵抗はダイオード25の方が低いので、静電気はダイオード24には流れずにダイオード25に集中して流れてしまい、ダイオード25の逆方向の許容電流容量を越えると、ダイオード25の接合部が破壊されてしまうといった課題があった。
【0007】
【課題を解決するための手段】
上記課題を解決する為に、本発明の半導体集積装置は、第1の静電気吸収経路と、第2の静電気吸収経路と、を含む半導体集積装置において、前記第1の静電気吸収経路は、少なくとも外部端子と接続されるパッドと、一端が前記パッドに接続された抵抗素子と、カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第1のダイオードと、カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第1のダイオードと隣り合うように配置された第2のダイオードと、カソードが前記正極電源に接続されアノードが前記負極電源に接続された第3のダイオードと、で構成され、前記第2の静電気吸収経路は、前記パッドと、前記抵抗素子と、前記第1のダイオードと、前記第2のダイオードと、前記第1のダイオードと前記第2のダイオードとが隣り合うことにより、前記第1のダイオードのカソードと前記第2のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、前記第1のダイオードは、カソードが第1導電性の基板で成り、前記基板の電位供給は、第1導電性の第1の不純物拡散層を介して行われ、アノードが第2導電性の第5の不純物拡散層から成り、前記第1の不純物拡散層は前記第5の不純物拡散層を取り囲むように配置され、前記第2のダイオードは、アノードが第2導電性の第1のウェルから成り、前記第1のウェルへの電位供給は、第2導電性の第2の不純物拡散層を介して行われ、カソードが第1導電性の第6の不純物拡散層から成り、前記第6の不純物拡散層は前記第1のウェル内に構成され、前記第2の不純物拡散層は前記第6の不純物拡散層を取り囲むように配置され、前記第2の不純物拡散層は前記第1の不純物拡散層と対向するように配置され、前記第3のダイオードはカソードが前記第1導電性の基板から成り、前記第1導電性の基板への電位供給は、第1導電性の第3の不純物拡散層を介して行われ、アノードが第2導電性の第2のウェルで成り、前記第2のウェルへの電位供給は、第2導電性の第4の不純物拡散層を介して行われ、前記第3の不純物拡散層と前記第4の不純物拡散層は対向して基板内の任意の場所に配置され、前記第1不純物拡散層と前記第2不純物拡散層との対向間隔を、前記第3不純物拡散層と前記第4不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第3のダイオードのインピーダンスに比べ大きくしたことを特徴とする。さらに前記第2の不純物拡散層と前記第4の不純物拡散層は同一であることを特徴とする。
【0008】
また、本発明の半導体集積装置は、第1の静電気吸収経路と、第2の静電気吸収経路と、を含む半導体集積装置において、前記第1の静電気吸収経路は、少なくとも外部端子と接続されるパッドと、一端が前記パッドに接続された接続された抵抗素子と、カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第1のダイオードと、カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第1のダイオードと隣り合うように配置された第2のダイオードと、カソードが前記正極電源に接続されアノードが前記負極電源に接続された第3のダイオードと、で構成され、前記第2の静電気吸収経路は、前記パッドと、前記抵抗素子と、前記第1のダイオードと、 前記第2のダイオードと、前記第1のダイオードと前記第2のダイオードとが隣り合うことにより、前記第1のダイオードのカソードと前記第2のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、前記第1のダイオードはカソードが第1導電性の第1のウェルから成り、前記第1のウェルへの電位供給は、第1導電性の第1の不純物拡散層を介して行われ、アノードが第2の導電性の第5の不純物拡散層から成り、前記第5の不純物拡散層は前記第1のウェル内に構成され、前記第1の不純物拡散層は前記第5の不純物拡散層を取り囲むように配置され、前記第2のダイオードは、アノードが第2導電性の基板から成り、前記基板への電位供給は、第2導電性の第2の不純物拡散層を介して行われ、カソードが第1導電性の第6の不純物拡散層から成り、前記第2の不純物拡散層は前記第6の不純物拡散層を取り囲むように配置され、前記第2の不純物拡散層は前記第1の不純物拡散層と対向するように配置され、前記第3のダイオードはカソードが前記第1のウェルから成り、前記ウェルへの電位供給は、第1導電性の第3の不純物拡散層を介して行われ、アノードが前記第2導電性の基板から成り、前記基板への電位供給は、第2導電性の第4の不純物拡散層を介して行われ、前記第3の不純物拡散層と前記第4の不純物拡散層は対向して前記基板の任意の場所に配置され、前記第1不純物拡散層と前記第2不純物拡散層との対向間隔を、前記第3不純物拡散層と前記第4不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第3のダイオードのインピーダンスに比べ大きくしたことを特徴とする。さらに前記第2の不純物拡散層と前記第4の不純物拡散層は同一であることを特徴とする。
【0009】
また、本発明の半導体集積装置は、前記第1の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第2の不純物拡散層と、前記第2の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第1の不純物拡散層とを有することを特徴とする。さらに前記第1もしくは第2のダイオードは、前記第1もしくは第2のダイオードのアノード及びカソードを形成する不純物拡散層によって、アノードとカソード間に直列抵抗を形成した事を特徴とする。
【0010】
【作用】
本発明の上記の構成よれば、静電気印加によって発生する電流が期待した放電経路に放電できるので静電気耐量が向上できる。また、静電気印加によって発生する電流を制限できるので、同様に静電気耐量が向上できる。
【0011】
【実施例】
以下、図面に従い本発明の実施例を詳細に説明する。図1は、本発明の1実施例を示す静電気保護回路のレイアウト平面図である。図1において1は外部端子と電気的接続をするパッド、2と7は主にアルミニウム等の金属で形成された配線、3は不純物拡散層もしくはイオン注入層、4は配線2と不純物拡散層もしくはイオン注入層3を電気的に接続させるコンタクト、6はウェル、8はウェル6に電位を与える為のウェル6と同極の不純物拡散層もしくはイオン注入層、9は一方の極の電源と不純物拡散層もしくはイオン注入層8を電気的に接続させるコンタクト、10はウェル6と異極の不純物拡散層もしくはイオン注入層、5は配線7と不純物拡散層もしくはイオン注入層10を電気的に接続させるコンタクト、11はサブストレートと同極の不純物拡散層もしくはイオン注入層、12は他の一方の極の電源と不純物拡散層もしくはイオン注入層11を電気的に接続させるコンタクト、13はサブストレートと異極の不純物拡散層もしくはイオン注入層、14は配線7と不純物拡散層もしくはイオン注入層13を電気的に接続させるコンタクト、15は半導体集積装置内に回路を形成する為のウェル6と同極の同じくウェル、16はウェル15に電位を与える為のウェル15と同極の不純物拡散層もしくはイオン注入層、17は一方の極の電源と不純物拡散層もしくはイオン注入層16を電気的に接続させるコンタクトである。主にアルミニウム等の金属で形成された電源配線は図面を見やすくする為に図示してない。
【0012】
ここで、本発明では、不純物拡散層もしくはイオン注入層で形成される不純物領域は、不純物拡散層の場合もしくはイオン注入層の場合でも同じ構成となり、効果も同じであるので、以後の説明では説明の簡略化の為に、不純物拡散層で説明する。また、N型サブストレートを例にとり説明する。N型サブストレートであるので、サブストレートと同極のN型不純物拡散層11に電位を与えるコンタクト12には正極電源が接続される。一方、ウェル6と同極のP型不純物拡散層8に電位を与えるコンタクト9と、ウェル15と同極のP型不純物拡散層16に電位を与えるコンタクト17には負極電源が接続される。3はP型不純物拡散層で形成された抵抗素子であり、一端をパッド1に配線2によって接続されている。13はP型不純物拡散層でN型サブストレート領域に配置されるので、P型不純物拡散層13とN型サブストレートとの接合によって第1のダイオードを形成し、該第1のダイオードのカソードに相当するN型サブストレートは正極電源に電気的に接続し、アノードに相当するP型不純物拡散層13は配線7によって抵抗素子3の他の一端に接続されている。10はN型不純物拡散層でP型ウェル6の領域に配置されるので、N型不純物拡散層10とP型ウェル6との接合によって第2のダイオードを形成し、該第2のダイオードのカソードに相当するN型不純物拡散層10は配線7によって抵抗素子3の他の一端に接続され、アノードに相当するP型ウェル6は負極電源に接続されている。前記第1のダイオードと前記第2のダイオードを近接配置する事によって形成されるサブストレートと、ウェル6の接合部で、対向するサブストレートに電位を与える為の不純物拡散層11と、ウェルに電位を与える為の不純物拡散層8との間隔はBである。ウェル6とサブストレートとの接合により従来例で説明した図4のダイオード25を形成している。一方、他のサブストレートとウェル15の接合部で、対向するサブストレートに電位を与える為の不純物拡散層11と、ウェル15に電位を与える為の不純物拡散層16との間隔はAである。ウェル15とサブストレートとの接合により従来例で説明した図4のダイオード24を形成している。図1に示す様に本発明では間隔Aよりも間隔Bを広く配置している。この様にして不純物拡散層11と不純物拡散層8の間の抵抗値を大きくしている。
【0013】
次に、図2を用いて手段2を説明する。サブストレートは同様にN型とする。図2も図1と同じ部分のレイアウト平面図であるが、説明に直接関係ない素子は省略してある。図2で101、102、103は、サブストレートに電位を与えるN型不純物拡散層11に正極電源が接続される為のコンタクト。104、105、106はウェル6に電位を与えるP型不純物拡散層8に負極電源が接続される為のコンタクト。手段2の発明では、前述の第1のダイオードと第2のダイオードを近接配置する事によって形成されるサブストレートとウェル6の接合部で、サブストレートに電位を与える為のN型不純物拡散層11と、ウェル6に電位を与える為のP型不純物拡散層8層との対向する部分には、電源電位を与える為のコンタクト103と104を設けない。印加した静電気による電流はN型不純物拡散層11とP型不純物拡散層8の間を流れようとするので、コンタクト103と104に電流が集中し熱破壊をおこし易くなるが、コンタクト103と104を設けない事によって、電流集中を防止している。
【0014】
次に、同様に図2を用いて手段3を説明する。P型不純物拡散層13と配線7と電気的接続をする為のコンタクト14において、コンタクト12と対向するコンタクト14の一辺との距離Cは、コンタクト101、102、103と対向するコンタクト14の他の三辺との距離Dより離して配置する。そして、コンタクト101と102と103は設けない。印加した静電気による電流はコンタクト14からコンタクト12に向かって流れるが、手段3の発明では従来例に比べてコンタクト14からコンタクト12までの距離が長いので、前記電流経路の抵抗値をより高くする事ができる。
【0015】
以上、N型サブストレートを例にとって説明したが、P型サブストレートの場合でも、ウェルコンタクト、サブコンタクト、ダイオードの特性、及び電源の正極と負極が逆になるだけで、同様の効果が得られる。
【0016】
【発明の効果】
以上説明した様に本発明によれば、前記第1のダイオードと前記第2のダイオードを近接配置する事によって形成されるサブストレートとウェルの接合部で対向する、サブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層との間隔を、他のサブストレートとウェルの接合部で対向するサブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層との間隔よりも広くし、静電気の電流経路の抵抗値を高くできるので、面積の広い他のサブストレートとウェルの接合領域で静電気エネルギーが吸収され、前記第1のダイオードと前記第2のダイオードを近接配置する事によって形成されるサブストレートと、ウェルの接合部の接合破壊を防止できる。
【0017】
また、本発明によれば前記第1のダイオードと前記第2のダイオードを近接配置する事によって形成されるサブストレートとウェルの接合部で、対向する部分のサブストレートに電位を与える為の不純物拡散層と、ウェルに電位を与える為の不純物拡散層には、電源電位を与える為のコンタクトを設けないので、前記第1のダイオードと前記第2のダイオードを近接配置する事によって形成されるサブストレートと、ウェルの接合部の静電気の電流集中を防止でき、該サブストレートと、ウェルの接合部の熱破壊を防止できる。
【0018】
また、本発明によれば前記第1及び第2のダイオードのアノードとカソード間のインピーダンスが高くなるので、静電気印加によって発生する電流を制限でき、前記第1及び第2のダイオードの熱破壊を防止できる。
【図面の簡単な説明】
【図1】本発明の実施例である静電気保護回路のレイアウト平面図。
【図2】本発明の他の実施例である静電気保護回路のレイアウト平面図。
【図3】従来の静電気保護回路図。
【図4】従来の静電気保護回路図。
【符号の説明】
1 アルミパッド
2 配線
3 抵抗素子
4 コンタクト
5 コンタクト
6 ウェル
7 配線
8 コンタクト
9 コンタクト
10 不純物拡散層
11 不純物拡散層
12 コンタクト
13 不純物拡散層
14 コンタクト
15 ウェル
16 不純物拡散層
17 コンタクト
18 入力パッド
19 正極電源
20 負極電源
21 抵抗素子
22 ダイオード
23 ダイオード
24 ダイオード
25 ダイオード
26 配線抵抗
27 配線抵抗
28 配線抵抗
29 配線抵抗
101 コンタクト
102 コンタクト
103 コンタクト
104 コンタクト
105 コンタクト
106 コンタクト
Claims (5)
- 第1の静電気吸収経路と、第2の静電気吸収経路と、を含む半導体集積装置において、
前記第1の静電気吸収経路は、
少なくとも外部端子と接続されるパッドと、
一端が前記パッドに接続された抵抗素子と、
カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第1のダイオードと、
カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第1のダイオードと隣り合うように配置された第2のダイオードと、
カソードが前記正極電源に接続され、アノードが前記負極電源に接続された第3のダイオードと、で構成され、
前記第2の静電気吸収経路は、
前記パッドと、
前記抵抗素子と、
前記第1のダイオードと、
前記第2のダイオードと、
前記第1のダイオードと前記第2のダイオードとが隣り合うことにより、前記第1のダイオードのカソードと前記第2のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、
前記第1のダイオードは、
カソードが第1導電性の基板で成り、前記基板の電位供給は、第1導電性の第1の不純物拡散層を介して行われ、
アノードが第2導電性の第5の不純物拡散層から成り、
前記第1の不純物拡散層は前記第5の不純物拡散層を取り囲むように配置され、
前記第2のダイオードは
アノードが第2導電性の第1のウェルから成り、前記第1のウェルへの電位供給は、第2導電性の第2の不純物拡散層を介して行われ、
カソードが第1導電性の第6の不純物拡散層から成り、
前記第6の不純物拡散層は前記第1のウェル内に構成され、
前記第2の不純物拡散層は前記第6の不純物拡散層を取り囲むように配置され、
前記第2の不純物拡散層は前記第1の不純物拡散層と対向するように配置され、
前記第3のダイオードは
カソードが前記第1導電性の基板から成り、前記第1導電性の基板への電位供給は、第1導電性の第3の不純物拡散層を介して行われ、
アノードが第2導電性の第2のウェルで成り、前記第2のウェルへの電位供給は、第2導電性の第4の不純物拡散層を介して行われ、
前記第3の不純物拡散層と前記第4の不純物拡散層は対向して基板内に配置され、
前記第1不純物拡散層と前記第2不純物拡散層との対向間隔を、前記第3不純物拡散層と前記第4不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第3のダイオードのインピーダンスに比べ大きくしたことを特徴とする半導体集積装置。 - 第1の静電気吸収経路と、第2の静電気吸収経路と、を含む半導体集積装置において、
前記第1の静電気吸収経路は、
少なくとも外部端子と接続されるパッドと、
一端が前記パッドに接続された接続された抵抗素子と、
カソードが正極電源に接続されアノードが前記抵抗素子の他の一端に接続された第1のダイオードと、
カソードが前記抵抗素子の他の一端に接続されアノードが負極電源に接続され前記第1のダイオードと隣り合うように配置された第2のダイオードと、
カソードが前記正極電源に接続されアノードが前記負極電源に接続された第3のダイオードと、で構成され、
前記第2の静電気吸収経路は、
前記パッドと、
前記抵抗素子と、
前記第1のダイオードと、
前記第2のダイオードと、
前記第1のダイオードと前記第2のダイオードとが隣り合うことにより、前記第1のダイオードのカソードと前記第2のダイオードのアノードとによって形成される寄生ダイオードと、で構成され、
前記第1のダイオードは
カソードが第1導電性の第1のウェルから成り、前記第1のウェルへの電位供給は、第1導電性の第1の不純物拡散層を介して行われ、
アノードが第2の導電性の第5の不純物拡散層から成り、前記第5の不純物拡散層は前記第1のウェル内に構成され、前記第1の不純物拡散層は前記第5の不純物拡散層を取り囲むように配置され、
前記第2のダイオードは
アノードが第2導電性の基板から成り、前記基板への電位供給は、第2導電性の第2の不純物拡散層を介して行われ、
カソードが第1導電性の第6の不純物拡散層から成り、
前記第2の不純物拡散層は前記第6の不純物拡散層を取り囲むように配置され、
前記第2の不純物拡散層は前記第1の不純物拡散層と対向するように配置され、
前記第3のダイオードは
カソードが前記第1のウェルから成り、前記ウェルへの電位供給は、第1導電性の第3の不純物拡散層を介して行われ、
アノードが前記第2導電性の基板から成り、前記基板への電位供給は、第2導電性の第4の不純物拡散層を介して行われ、
前記第3の不純物拡散層と前記第4の不純物拡散層は対向して前記基板の任意の場所に配置され、
前記第1不純物拡散層と前記第2不純物拡散層との対向間隔を、前記第3不純物拡散層と前記第4不純物拡散層との対向間隔に比べ広くすることにより、前記寄生ダイオードのインピーダンスを前記第3のダイオードのインピーダンスに比べ大きくしたことを特徴とする半導体集積装置。 - 請求項1もしくは2記載の半導体集積装置において前記第2の不純物拡散層と前記第4の不純物拡散層は同一であることを特徴とする半導体集積装置。
- 請求項1もしくは請求項2記載の半導体集積装置において、前記第1の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第2の不純物拡散層と、前記第2の不純物拡散層と対向する部分に電源電位を与えるためのコンタクトがない前記第1の不純物拡散層とを有することを特徴とする半導体集積装置。
- 請求項1もしくは請求項2記載の半導体集積装置において、
前記第1もしくは第2のダイオードは、前記第1もしくは第2のダイオードのアノード及びカソードを形成する不純物拡散層によって、
アノードとカソード間に直列抵抗を形成した事を特徴とする半導体集積装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26752495A JP3577808B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体集積装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26752495A JP3577808B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体集積装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09116097A JPH09116097A (ja) | 1997-05-02 |
JP3577808B2 true JP3577808B2 (ja) | 2004-10-20 |
Family
ID=17446032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26752495A Expired - Fee Related JP3577808B2 (ja) | 1995-10-16 | 1995-10-16 | 半導体集積装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3577808B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4695823B2 (ja) * | 2003-02-28 | 2011-06-08 | ミツミ電機株式会社 | 半導体装置 |
JP4673569B2 (ja) | 2004-03-31 | 2011-04-20 | 株式会社リコー | 半導体装置 |
US10861843B2 (en) * | 2016-12-21 | 2020-12-08 | Texas Instruments Incorporated | Electrostatic discharge protection device |
-
1995
- 1995-10-16 JP JP26752495A patent/JP3577808B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09116097A (ja) | 1997-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007235151A (ja) | 集積回路用の保護構造 | |
JP2576433B2 (ja) | 半導体装置用保護回路 | |
JP2644342B2 (ja) | 入力保護回路を備えた半導体装置 | |
JP3577808B2 (ja) | 半導体集積装置 | |
US5828107A (en) | Semiconductor integrated circuit device | |
JP4376348B2 (ja) | 半導体装置 | |
JPH1070246A (ja) | 半導体装置の保護素子 | |
JP2003060059A (ja) | 保護回路および保護素子 | |
JP4795613B2 (ja) | 半導体装置 | |
JP2854900B2 (ja) | 半導体装置 | |
JP2784458B2 (ja) | サージ防護素子 | |
JP4029549B2 (ja) | 半導体装置 | |
US6538291B1 (en) | Input protection circuit | |
JP3446569B2 (ja) | 半導体装置 | |
JP2004335634A (ja) | Esd保護ダイオード | |
JP3594725B2 (ja) | 半導体装置の保護回路 | |
JP2926801B2 (ja) | 半導体集積装置 | |
JP3442331B2 (ja) | 半導体装置 | |
JPH07147384A (ja) | 半導体装置 | |
JPH0258864A (ja) | 半導体装置 | |
JPS63239972A (ja) | 半導体装置の入力保護回路 | |
JPH01199467A (ja) | 半導体装置 | |
JP4276118B2 (ja) | 半導体装置 | |
JPS58186959A (ja) | 半導体装置 | |
KR970072389A (ko) | 정전기 방전 보호장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040705 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110723 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120723 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |