JP4319251B2 - 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 - Google Patents
半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 Download PDFInfo
- Publication number
- JP4319251B2 JP4319251B2 JP51669796A JP51669796A JP4319251B2 JP 4319251 B2 JP4319251 B2 JP 4319251B2 JP 51669796 A JP51669796 A JP 51669796A JP 51669796 A JP51669796 A JP 51669796A JP 4319251 B2 JP4319251 B2 JP 4319251B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- silicon
- layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4825—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body for devices consisting of semiconductor layers on insulating or semi-insulating substrates, e.g. silicon on sapphire devices, i.e. SOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01072—Hafnium [Hf]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
【産業上の利用分野】
本発明は、基板が接着層により結合されている支持本体を有する半導体装置であって、前記基板には、前記支持本体と対向する第1の側に半導体素子が形成され、さらに基板の支持本体とは反対の第2の側から外部接続するための接点電極(又は、ボンディングパッド)を有する導体トラックのパターンが形成されている半導体装置に関するものである。
【0002】
【従来の技術】
半導体装置は単一の半導体素子又は多数の半導体素子を有し、前者の場合ディスクリートな半導体装置となり、後者の場合集積化された半導体装置となる。半導体素子は、例えばバイポーラトランジスタ又は電界効果トランジスタとすることができる。これらの能動素子に加えて、半導体装置は、例えばコイル、キャパシタ及び光導波路のような受動素子を有することもできる。
【0003】
基板は、実際に半導体素子の製造中に200℃を超える温度に数回加熱される。この場合、例えば半導体領域の形成中約900℃まで加熱され、半導体材料層のエピタキシャル成長中には約1000℃まで加熱され、絶縁性材料層の体積中約400〜700℃まで加熱される。半導体装置が形成された後、基板はさらに別の処理工程において、約200℃以上の温度に加熱される。従って、半導体素子を有する基板は、例えばエポキシ又はアクリル接着剤のような合成樹脂の接着剤によりガラスから成る支持本体に接合することができる。ガラスは半導体材料の膨張係数とは異なる膨張係数を有することが許容されている。
【0004】
米国特許第4980308号明細書には、冒頭部で述べた型式の半導体装置において、導体トラックのパターンが支持本体と対向する第1の側及び支持本体とは反対側の第2の側にそれぞれ部分的に形成されている半導体装置が開示されている。これら基板の両方の側に形成されている導体トラックのパターンの部分は基板に形成した接続領域により相互接続されている。半導体装置の外部接続は基板の第2の側で行われる。
【0005】
基板の第1の側のパターンの部分は、基板が接着剤により支持本体に接合される前に形成され、第2の側のパターン部分はこの接合後に形成されている。実際には、接合処理の前に行われる処理工程は半導体素子の製造に好適な特別のクリーンルームで実行され、接合処理自身及びその後の処理工程は好ましくは最終装置に好適なクリーン度の低いクリーンルームで行われる。この場合、導体トラックのパターンの2個の部分は別の室内で形成される。これら2個の比較的複雑なパターン部分の製造は微細な寸法の導体トラックを形成するための金属化処理が必要となるので、両方のルーム内に極めて高価な体積装置及びリソグラフィ装置を設置する必要がある。
【0006】
【発明が解決しようとする課題】
本発明の目的は、冒頭部で述べた半導体装置において、クリーンルームに設置されるべき高価な体積装置及びリソグラフィ装置を有する2個の別々の室内で製造されるが、他方の室内は最終の装着処理に好適な室内とされるように改善することにある。
【0007】
【課題を解決するための手段】
この目的を達成するため、本発明による半導体装置は、外部接続用の接点電極を有する導体トラックのパターンが基板の第1の側に形成され、基板のボンディングパッドの領域に第2の側から外部接続するための窓が形成されていることを特徴とする。
【0008】
基板の半導体素子が形成されている側と同一の側に形成されている導体トラックのパターンは、体積装置及びリソグラフィ装置を有する極めて高いクリーン度の空間(クリーンルーム)内で形成することができる。導体トラックのパターンには外部接続用のボンディングパッドが形成される。これらのボンディングパッドすなわち接点電極は、実際には例えば100μmの長さ及び幅を有し比較的大きなものである。基板が支持本体に接合された後、外部接続用の窓が最終の装着工程に適当な空間内において第2の側から基板に形成することができる。これらの窓は、例えば90μmの長さ及び幅を有する接点電極よりも僅かに小さい。このため、これらの窓は比較的大きく、簡単な手段により安価な方法で、高価な体積装置やリソグラフィ装置を用いることなく、形成することができる。これらの窓は簡単なコンタクトマスクを用いて通常の方法でフォトレジスト層に規定することができ、その後エッチング沿中で基板に窓をエッチング形成することができる。この半導体装置は、このようにして形成した窓を介して外部へ接触させることができる。
【0009】
基板は半導体材料の通常のフライスとすることができる。半導体素子及び接点電極を有する導体トラックのパターンはスライスの第1の側に形成することができる。外部接続用の窓は第2の側からエッチング形成される。この場合、スライスが厚いことは欠点となる。この厚さは、接点電極及び接点窓の長さ及び幅に比べて大きい。好ましくは、基板は、これらの寸法よりも小さい厚さ、例えば10μm以下とする。
【0010】
基板が絶縁材料層で構成され半導体素子が基板に存在するシリコン層に形成される場合、基板は極めて薄くすることができる。これにより、1μm以下の厚さの基板を実現することができ、上記寸法の窓を簡単に形成することができる。基板を形成する絶縁層は、その全表面に亘ってシリコン層でおおうことができる。次に、接点電極を有する導体トラックのパターンをシリコン層上に形成する。この場合、外部接続用の窓は絶縁層だけをエッチングすることにより又は絶縁層及びシリコン層をエッチングすることにより形成することができる。前者の場合設けられる外部接点素子と接点電極との間に薄いシリコン層が存在し、後者の場合シリコン層は存在しない。前者の場合、シリコン層の接点電極の領域に高濃度の不純物を添加することにより小さい接点抵抗を実現することができる。後者の場合、接点抵抗は最小になる。しかしながらいずれの場合にも、設けられる接点層は、半導体素子の設計に配慮されるべきシリコンに接続される。
【0011】
好ましくは、シリコン層は半導体素子が存在するアイランド部に隣接するシリコン酸化物に変換され、接点電極はこのアイランド部と隣接するシリコン酸化物上に形成する。或いは、シリコン層はアイランド部の形態として基板上に局部的に存在し、接点電極はシリコンアイランド部に隣接する基板上に形成する。前者の場合、接点窓は基板だけでなく、シリコン酸化物にも形成される。いずれの場合においても、接点電極は窓のエッチング形成中に露出されるので、配置される接点素子は接点電極と直接接触する。従って、接触抵抗は最小になる。接点抵抗は半導体から十分に分離されるので、接点抵抗は十分に独立して設計することができる。
【0012】
基板がシリコンスライスで形成され、このシリコンスライスの第1の側に埋込絶縁層まで除去する場合、半導体装置を簡単な方法で作ることができる。この場合、半導体素子は、クリーンルーム中において通常の方法で第1の側の埋込絶縁層の上側に存在するシリコン層のシリコンスライスに形成することができる。この後、シリコン層が第1の側から局部的に除去された後、導体トラックのパターンを形成することができる。次に、スライスを、その第1の側において接合層により支持本体に結合することができ、この後シリコンを第2の側から埋込絶縁層まで除去する。最後に、支持本体とは反対の第2の側から窓を形成することができる。
【0013】
以下図面を参照して本発明を詳細に説明する。
【0014】
【実施例】
図1は接着層2により基板3が結合されている支持本体1を有する半導体装置を線図的断面図として示す。この基板3には、その支持本体と対向する第1の側4に半導体素子5が形成され、さらに基板の支持本体と反対側の第2の側8からの外部接点用の接点電極又はボンディングパッド7を有する導体トラックのパターンが形成されている。
【0015】
本例では、単一の半導体素子5、ここではバイポーラトランジスタを形成する。しかしながら、実際にはこの半導体装置は多数のこのような素子を有することができる。前者の場合は個別の半導体装置に関係し、後者の場合は集積化された半導体装置に関連する。この半導体素子は、図示のバイポーラトランジスタ5の代わりに電界効果トランジスタとすることができる。この半導体装置は、これら能動素子に加えて例えばコイル、キャパシタ、及び光導波路のような能動素子を有することができる。
【0016】
本発明では、外部接続用の接点電極7を有する導体トラック6のパターンを基板3の第1の側4に形成し、この第1の側に接点電極7の領域で第2の側8から外部接続用の窓9を形成する。
【0017】
接着層2により基板3を支持本体に結合する工程に先立つ処理工程は半導体素子を製造するのに好適な特別なクリーンルームで行い、接着自身及びその後の処理工程は好ましくは最終の装着のために設置されているよりクリーン度の低いクリーンルームの外部で行う。半導体素子及び導体パターンを形成するためには複雑な処理が必要であり、このためには極めて高価な堆積装置及びリソグラフィ装置が用いられる。本発明の半導体装置の製造における最終の装着空間には、このような高価な装置は不要である。
【0018】
半導体素子と同一の側に形成されている導体トラックのパターンは堆積装置及びリソグラフィ装置によりクリーンルーム内で形成することができる。導体トラック6のパターンには、この工程中に外部接続用の接点電極7を形成する。ボンディングパッドとも称されるこれらの接点電極は、比較的大きく、実際には例えば100μmの長さ及び幅を有する。次に、基板3を支持本体に結合した後、第2の側8からの外部接続用の窓9を最終的な実装に好適な空間内で基板に形成する。これらの窓は接点電極7よりも僅かに小さく例えば約90μmの長さ及び幅を有する。このため、これらの窓は比較的大きく、堆積装置やリソグラフィ装置を用いることなく、簡単な手段により安価に形成することができる。窓8は、通常の方法で簡単な接点マスクによりフォトレデスト層に規定することができ、その後エッチング浴内で基板をエッチングすることにより形成することができる。この接点素子10を有する半導体装置は、このようにして形成した窓9を介して外部から接触することができる。
【0019】
図1の実施例の基板3は絶縁材料層とし、半導体素子5はこの基板3上に存在するシリコン層11に形成する。以下の説明から明らかなように、この基板3は窓9の長さ及び幅よりも小さい厚さのものとして形成することができる。この厚さは1μm以下とすることができる。上記寸法の窓9は簡単な方法で形成できる。これは、基板が通常の半導体材料のスライスか否かによる。このスライスの厚さは窓をエッチングする際の欠点となる。この厚さは接点電極及び接点窓の長さ及び幅に比べて大きい。
【0020】
図1の実施例において、基板3を形成する絶縁層はその全表面をシリコン層11で覆う。接点電極7を有する導体トラックのパターン6はシリコン層上に形成する。外部接続用の窓9は基板層3だけをエッチングすることにより形成する。シリコン層11は、設けられる外部の接点素子10と接点電極7との間に存在する。接点素子と接点電極との間接触抵抗を小さくするため、シリコン層11の接点電極の領域には高濃度の不純物を添加する。シリコン層11はシリコン酸化物の絶縁性部分12により島状部分13及び14に副分割して、接点素子10がシリコン層11の半導体素子5が形成されている部分と接触するのを防止する。島状部分13は半導体素子5を含み、島状部分14は接点素子10を接点電極7に接続する。接続性部分12はシリコン層11を局部酸化することにより通常の方法で形成することができる。
【0021】
窓8は基板3だけでなくシリコン層11にも形成することができる。この場合、接点素子10は接点電極7に直接接触する。図示されていないこの場合にも、窓がエッチング形成されるシリコン層の部分14は半導体素子が形成されている部分13から絶縁する必要がある。この場合、分離部分12はシリコン層11を局部酸化することにより通常の方法で形成することができる。
【0022】
図2に示す実施例において、図1の実施例の対応する構成要素には同一の符号が付されており、シリコン層は、半導体素子5が形成される島状部分15に隣接する全表面にわたって局部酸化により絶縁性シリコン酸化部分に変換する。接点電極7は島状部分15に隣接する絶縁層12に形成する。窓9は基板3だけでなる絶縁層12もエッチングすることにより形成する。接点電極7は窓9のエッチングにより露出するので、設けられる接点素子10は接点電極7と直接接触する。従って、接点抵抗は小さくなる。
【0023】
図3に示す実施例において、図1の実施例と対応する構成要素には同一の符号が付されており、シリコン層は島状部分15の形態として基板3に局部的に存在し、接点電極7はこの島状部分15に隣接する基板3上に直接形成する。接点電極7は窓9にエッチング形成により露出するので、設けられる接点素子10は接点電極7と直接接触する。従って、接点抵抗は最小になる。接点電極7は半導体素子から十分に分離される。
【0024】
図4〜7は図3の半導体装置の数個の製造工程を断面図及び平面図として線図的に示す。このスライスの第1の側4に、厚さが約0.4μmのシリコン酸化物の絶縁層3、cc当たり約1020原子の比較的高い不純物濃度で厚さが約0.1μmのシリコン層17、及びcc当たり約1016原子の比較的低い不純物濃度で厚さが約0.1μmのシリコン層18を形成する。このスライスは通常のウェファボンディング技術により製造することができる。この技術により、シリコン酸化物上部層が形成されている第1のシリコンスライスを、この上部層側に第2のシリコンスライスに結合し、その後酸化層上にシリコンの薄い層だけが残存するまで第1のスライスの側からシリコンを除去する。好ましくは、埋め込み絶縁層3をイオン注入によりシリコンスライスに形成し、これら窒素や酸素イオンはシリコンと共に絶縁性材料を構成する。例えば酸素イオン注入によりシリコン酸化層3を約0.1μmの深さに形成し、このシリコン酸化層3上の約0.1μmの厚さの層17にリンを上記濃度に添加し、最後に不純物濃度層18を層17上にエピタキシャル成長させることにより、シリコン酸化物層3及び不純物が添加されたシリコン層17及び18を有するスライス16がシリコンスライスとして得られる。
【0025】
図5及び6は平面図及び断面図であり、絶縁性のアイランド部15をシリコン層に形成する。このため、本例では絶縁層3から層17及び18の一部を除去する。その後、バイポーラトランジスタ5をシリコンアイランド部15に通常の方法で形成し、約5×1017のボロン原子が添加されているベース領域19及び約1020の砒素原子が添加されているエミッタ領域20を形成する。次に、シリコンアイランド部にシリコン酸化層21を形成し、窓22及び23を形成してベース領域19及びエミッタ領域20にコンタクトを形成する。
【0026】
トランジスタ5を形成した後、接点電極7を有する導体トラック6のパターンを基板3上にアルミニウムを堆積することにより形成する。図面を明瞭にするため、この半導体装置は図面上スケール通りに表示されていない。例えば、導体トラック6は実際には約1〜10μmの幅を有し、接点電極は例えば約100μmの長さ及び幅を有している。
【0027】
これに、基板全体に別の絶縁層24を形成し、その第1の側4を接着層2により支持本体1に結合する。この接着材は、例えばエポキシ又はアクリル接着剤とし、支持本体1は例えばガラスプレートとする。次にシリコンスライス6を形成層3まで除去する。このため、スライス6の第2の側8に、絶縁層3が数μmに近づくまでケミカル−メカニカル ポリシング処理を施し、その後絶縁層3をKOHのエッチング沿にさらす。このエッチング処理は、絶縁性酸化シリコン層3に到達する瞬時に停止する。
【0028】
トランジスタ5の製造中に、スライス6は200℃を超える温度に数回加熱される。すなわち、層18のエピタキシャル成長中に約1000℃まで加熱し、半導体領域19及び20の形成中に約900℃に加熱され、絶縁性材料21及び24の層体積中に約100〜700℃まで加熱する。トランジスタが形成された後、エポキシ又はアクリル接着層の剛性樹脂接着層2によりスライス16をガラス支持体本体1に結合する。ガラスは、半導体材料の膨張係数とは異なる膨張係数を有することができる。
【0029】
最後に、約90μmの長さ及び幅を有する窓9を基板3に通常の方法で接点マスク及びHFを含むエッチング沿を用いて形成する。最終的に、接点素子10は第2の側から設けることができる。本例の接点素子は、通常のワイヤボンディング技術により形成する。或いは、接点素子は電気化学的に成長した金属部材(バンプ)により形成することもできる。
【図面の簡単な説明】
【0030】
【図1】本発明による半導体装置の第1実施例を線図的断面図として示す。
【図2】本発明による半導体装置の第2実施例を線図的断面図として示す。
【図3】本発明による半導体装置の第3実施例を線図的断面図として示す。
【図4】図3に示す半導体装置の製造工程を示す線図的断面図である。
【図5】図3に示す半導体装置の製造工程を示す線図的平面図である。
【図6】図3に示す半導体装置の製造工程を示す線図的断面図である。
【図7】図3に示す半導体装置の製造工程を示す線図的断面図である。
Claims (4)
- 絶縁材料層からなる基板の第1の側に局所的に存在するシリコンアイランド部に半導体素子が形成され、さらに前記基板の第1の側に前記半導体素子に接続された導体トラック及び外部接続するためのボンディングパッドを有する導体トラックのパターンが形成され、前記ボンディングパッドは前記シリコンアイランド部に隣接して前記基板上に直接形成され、前記基板および前記導体トラックのパターンの上に支持本体が接着層で結合された後に、前記基板の前記ボンディングパッドの領域に前記支持本体とは反対の第2の側から外部接続のための窓が形成されていることを特徴とする半導体装置。
- 請求項1に記載の半導体装置において、前記基板は第1の側に埋め込み絶縁層が形成されたシリコンスライスを第2の側から前記埋め込み絶縁層まで除去して形成したことを特徴とする半導体装置。
- 請求項2に記載の半導体装置において、前記埋め込み絶縁層が、シリコンと共に絶縁性材料を構成するイオンのイオン注入によりシリコンスライス中に形成されていることを特徴とする半導体装置。
- 請求項3に記載の半導体装置において、前記埋め込み絶縁層が、窒素又は酸素のイオン注入によりシリコンスライス中に形成されていることを特徴とする半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL94203386.1 | 1994-11-22 | ||
EP94203386 | 1994-11-22 | ||
PCT/IB1995/000879 WO1996016443A1 (en) | 1994-11-22 | 1995-10-16 | Semiconductor device with a carrier body on which a substrate with a semiconductor element is fastened by means of a glue layer and on which a pattern of conductor tracks is fastened |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09508502A JPH09508502A (ja) | 1997-08-26 |
JP4319251B2 true JP4319251B2 (ja) | 2009-08-26 |
Family
ID=8217398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51669796A Expired - Lifetime JP4319251B2 (ja) | 1994-11-22 | 1995-10-16 | 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5739591A (ja) |
EP (1) | EP0740853B1 (ja) |
JP (1) | JP4319251B2 (ja) |
KR (1) | KR100389754B1 (ja) |
DE (1) | DE69507284T2 (ja) |
WO (1) | WO1996016443A1 (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4633868B2 (ja) * | 1996-03-12 | 2011-02-16 | エヌエックスピー ビー ヴィ | 支持体に接着される基板を有する半導体本体 |
JPH11261010A (ja) | 1998-03-13 | 1999-09-24 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002543591A (ja) | 1999-04-23 | 2002-12-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 本体がソフトフェライト材料を有する動作周波数が50MHzより高い半導体装置 |
JP2003503854A (ja) * | 1999-06-29 | 2003-01-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 半導体デバイス |
US6580107B2 (en) * | 2000-10-10 | 2003-06-17 | Sanyo Electric Co., Ltd. | Compound semiconductor device with depletion layer stop region |
KR100638379B1 (ko) | 2001-08-24 | 2006-10-26 | 쇼오트 아게 | 집적회로의 컨택 제조 및 하우징 공정 |
CN1555486A (zh) | 2001-09-18 | 2004-12-15 | 皇家飞利浦电子股份有限公司 | 利用x射线检查半导体材料的晶片的方法 |
DE10356885B4 (de) | 2003-12-03 | 2005-11-03 | Schott Ag | Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement |
WO2006123182A2 (en) | 2005-05-17 | 2006-11-23 | Merck Sharp & Dohme Limited | Cyclohexyl sulphones for treatment of cancer |
GB0603041D0 (en) | 2006-02-15 | 2006-03-29 | Angeletti P Ist Richerche Bio | Therapeutic compounds |
KR101464385B1 (ko) | 2006-04-19 | 2014-11-21 | 노파르티스 아게 | 6-o-치환된 벤즈옥사졸 및 벤조티아졸 화합물, 및 csf-1r 신호전달의 억제 방법 |
EP2083831B1 (en) | 2006-09-22 | 2013-12-25 | Merck Sharp & Dohme Corp. | Method of treatment using fatty acid synthesis inhibitors |
EP2336120B1 (en) | 2007-01-10 | 2014-07-16 | MSD Italia S.r.l. | Combinations containing amide substituted indazoles as poly(adp-ribose)polymerase (parp) inhibitors |
JP5330274B2 (ja) | 2007-03-01 | 2013-10-30 | ノバルティス アーゲー | Pimキナーゼ阻害剤およびその使用方法 |
AU2008254425A1 (en) | 2007-05-21 | 2008-11-27 | Novartis Ag | CSF-1R inhibitors, compositions, and methods of use |
US8389553B2 (en) | 2007-06-27 | 2013-03-05 | Merck Sharp & Dohme Corp. | 4-carboxybenzylamino derivatives as histone deacetylase inhibitors |
US8691825B2 (en) | 2009-04-01 | 2014-04-08 | Merck Sharp & Dohme Corp. | Inhibitors of AKT activity |
US8765747B2 (en) | 2009-06-12 | 2014-07-01 | Dana-Farber Cancer Institute, Inc. | Fused 2-aminothiazole compounds |
WO2011010260A1 (en) * | 2009-07-22 | 2011-01-27 | Koninklijke Philips Electronics N.V. | Thermal flow sensor integrated circuit with low response time and high sensitivity |
KR101485645B1 (ko) | 2009-10-14 | 2015-01-22 | 머크 샤프 앤드 돔 코포레이션 | p53 활성을 증가시키는 치환된 피페리딘 및 그의 용도 |
KR20130006664A (ko) | 2010-03-16 | 2013-01-17 | 다나-파버 캔서 인스티튜트 인크. | 인다졸 화합물 및 그의 용도 |
US8999957B2 (en) | 2010-06-24 | 2015-04-07 | Merck Sharp & Dohme Corp. | Heterocyclic compounds as ERK inhibitors |
CN107090456B (zh) | 2010-08-02 | 2022-01-18 | 瑟纳治疗公司 | 使用短干扰核酸的RNA干扰介导的联蛋白(钙粘蛋白关联蛋白质),β1基因表达的抑制 |
EP4079856A1 (en) | 2010-08-17 | 2022-10-26 | Sirna Therapeutics, Inc. | Rna interference mediated inhibition of hepatitis b virus (hbv) gene expression using short interfering nucleic acid (sina) |
EP2608669B1 (en) | 2010-08-23 | 2016-06-22 | Merck Sharp & Dohme Corp. | NOVEL PYRAZOLO[1,5-a]PYRIMIDINE DERIVATIVES AS mTOR INHIBITORS |
WO2012030685A2 (en) | 2010-09-01 | 2012-03-08 | Schering Corporation | Indazole derivatives useful as erk inhibitors |
EP2615916B1 (en) | 2010-09-16 | 2017-01-04 | Merck Sharp & Dohme Corp. | Fused pyrazole derivatives as novel erk inhibitors |
WO2012058210A1 (en) | 2010-10-29 | 2012-05-03 | Merck Sharp & Dohme Corp. | RNA INTERFERENCE MEDIATED INHIBITION OF GENE EXPRESSION USING SHORT INTERFERING NUCLEIC ACIDS (siNA) |
EP2654748B1 (en) | 2010-12-21 | 2016-07-27 | Merck Sharp & Dohme Corp. | Indazole derivatives useful as erk inhibitors |
US20140045847A1 (en) | 2011-04-21 | 2014-02-13 | Piramal Enterprises Limited | Crystalline form of a salt of a morpholino sulfonyl indole derivative and a process for its preparation |
EP2770987B1 (en) | 2011-10-27 | 2018-04-04 | Merck Sharp & Dohme Corp. | Novel compounds that are erk inhibitors |
EP2844261B1 (en) | 2012-05-02 | 2018-10-17 | Sirna Therapeutics, Inc. | SHORT INTERFERING NUCLEIC ACID (siNA) COMPOSITIONS |
EP2900241B1 (en) | 2012-09-28 | 2018-08-08 | Merck Sharp & Dohme Corp. | Novel compounds that are erk inhibitors |
US9758522B2 (en) | 2012-10-19 | 2017-09-12 | Dana-Farber Cancer Institute, Inc. | Hydrophobically tagged small molecules as inducers of protein degradation |
SI2925888T1 (en) | 2012-11-28 | 2018-02-28 | Merck Sharp & Dohme Corp. | Compounds and methods for the treatment of cancer |
RU2690663C2 (ru) | 2012-12-20 | 2019-06-05 | Мерк Шарп И Доум Корп. | Замещенные имидазопиридины в качестве ингибиторов hdm2 |
US9540377B2 (en) | 2013-01-30 | 2017-01-10 | Merck Sharp & Dohme Corp. | 2,6,7,8 substituted purines as HDM2 inhibitors |
EP3041938A1 (en) | 2013-09-03 | 2016-07-13 | Moderna Therapeutics, Inc. | Circular polynucleotides |
AU2014337044A1 (en) | 2013-10-18 | 2016-05-05 | Dana-Farber Cancer Institute, Inc. | Polycyclic inhibitors of cyclin-dependent kinase 7 (CDK7) |
CA2927917C (en) | 2013-10-18 | 2022-08-09 | Syros Pharmaceuticals, Inc. | Heteroaromatic compounds useful for the treatment of proliferative diseases |
JO3589B1 (ar) | 2014-08-06 | 2020-07-05 | Novartis Ag | مثبطات كيناز البروتين c وطرق استخداماتها |
EP3273966B1 (en) | 2015-03-27 | 2023-05-03 | Dana-Farber Cancer Institute, Inc. | Inhibitors of cyclin-dependent kinases |
JOP20190055A1 (ar) | 2016-09-26 | 2019-03-24 | Merck Sharp & Dohme | أجسام مضادة ضد cd27 |
CN118267470A (zh) | 2017-04-13 | 2024-07-02 | 赛罗帕私人有限公司 | 抗SIRPα抗体 |
US10947234B2 (en) | 2017-11-08 | 2021-03-16 | Merck Sharp & Dohme Corp. | PRMT5 inhibitors |
WO2019148412A1 (en) | 2018-02-01 | 2019-08-08 | Merck Sharp & Dohme Corp. | Anti-pd-1/lag3 bispecific antibodies |
US11981701B2 (en) | 2018-08-07 | 2024-05-14 | Merck Sharp & Dohme Llc | PRMT5 inhibitors |
EP3833668A4 (en) | 2018-08-07 | 2022-05-11 | Merck Sharp & Dohme Corp. | PRMT5 INHIBITORS |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63308386A (ja) * | 1987-01-30 | 1988-12-15 | Sony Corp | 半導体装置とその製造方法 |
JPH01215033A (ja) * | 1988-02-24 | 1989-08-29 | Fuji Electric Co Ltd | 半導体チップ用ボンディングパッド |
JP3077034B2 (ja) * | 1990-07-25 | 2000-08-14 | セイコーインスツルメンツ株式会社 | 半導体イメージセンサ装置 |
KR930006732B1 (ko) * | 1991-05-08 | 1993-07-23 | 재단법인 한국전자통신연구소 | 전기적 특성을 갖는 구조물이 매립된 반도체기판 및 그 제조방법 |
US5273921A (en) * | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
US5213990A (en) * | 1992-04-01 | 1993-05-25 | Texas Instruments, Incorporated | Method for forming a stacked semiconductor structure |
-
1995
- 1995-10-16 KR KR1019960703919A patent/KR100389754B1/ko not_active IP Right Cessation
- 1995-10-16 JP JP51669796A patent/JP4319251B2/ja not_active Expired - Lifetime
- 1995-10-16 WO PCT/IB1995/000879 patent/WO1996016443A1/en active IP Right Grant
- 1995-10-16 DE DE69507284T patent/DE69507284T2/de not_active Expired - Lifetime
- 1995-10-16 EP EP95932885A patent/EP0740853B1/en not_active Expired - Lifetime
-
1997
- 1997-07-08 US US08/889,716 patent/US5739591A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR970700942A (ko) | 1997-02-12 |
JPH09508502A (ja) | 1997-08-26 |
EP0740853A1 (en) | 1996-11-06 |
KR100389754B1 (ko) | 2003-10-17 |
DE69507284T2 (de) | 1999-07-01 |
EP0740853B1 (en) | 1999-01-13 |
US5739591A (en) | 1998-04-14 |
DE69507284D1 (de) | 1999-02-25 |
WO1996016443A1 (en) | 1996-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4319251B2 (ja) | 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 | |
US5138422A (en) | Semiconductor device which includes multiple isolated semiconductor segments on one chip | |
KR100348233B1 (ko) | 반도체장치의제조방법 | |
JPS63308386A (ja) | 半導体装置とその製造方法 | |
US4985745A (en) | Substrate structure for composite semiconductor device | |
JP4538107B2 (ja) | 半導体素子及び金属化層を有する絶縁層が接着剤により取付られているガラス支持体を有する半導体装置 | |
JPH04106932A (ja) | バイポーラトランジスタの製造方法 | |
JP3987573B2 (ja) | 能動素子及び受動素子を有する集積化された半導体装置 | |
US5770487A (en) | Method of manufacturing a device, by which method a substrate with semiconductor element and conductor tracks is glued to a support body with metallization | |
EP1187194B1 (en) | Method for manufacturing semiconductor integrated circuit device | |
KR19980071857A (ko) | 절연체상의 반도체기판상의 바이폴라 트랜지스터 및 그 제조방법 | |
JPH06252400A (ja) | 横型絶縁ゲート型電界効果トランジスタの製法 | |
EP0746875B1 (en) | Method of manufacturing semiconductor devices with semiconductor elements formed in a layer of semiconductor material glued on a support wafer | |
JP2763107B2 (ja) | 誘電体分離半導体基板およびその製造方法 | |
JP3148766B2 (ja) | 半導体装置 | |
JPS61172346A (ja) | 半導体集積回路装置 | |
JPS641063B2 (ja) | ||
JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
JPH03177072A (ja) | 半導体装置及びその製造方法 | |
JP2816107B2 (ja) | バイポーラトランジスターの製造方法 | |
JPH04299859A (ja) | 半導体装置の製造方法 | |
JPH0547914A (ja) | 誘電体分離基板及びその製造方法 | |
JPS6226181B2 (ja) | ||
JPH04152636A (ja) | 半導体装置の製造方法 | |
JPH04237158A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061108 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20061225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070615 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070730 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080220 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080331 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080414 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081120 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090528 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316354 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R316Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120605 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
S343 | Written request for registration of root pledge or change of root pledge |
Free format text: JAPANESE INTERMEDIATE CODE: R316350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130605 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |