JP4293103B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4293103B2 JP4293103B2 JP2004290127A JP2004290127A JP4293103B2 JP 4293103 B2 JP4293103 B2 JP 4293103B2 JP 2004290127 A JP2004290127 A JP 2004290127A JP 2004290127 A JP2004290127 A JP 2004290127A JP 4293103 B2 JP4293103 B2 JP 4293103B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode layer
- layer
- organic resin
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
- H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48624—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
まず、上記した素子および上記した配線層が形成された半導体基板を用意する。この半導体基板の最上部には、例えば、図に示すように、層間絶縁膜としてのTEOS(Tetra Ethyl OrthoSilicate)膜53、配線層としてのAl配線54と、素子用保護膜としてのP−SiN膜(プラズマ窒化膜)55とが順に成膜されている。そして、P−SiN膜55は、Al配線54の上方に位置する部分に開口部55aが形成されている。
続いて、P−SiN膜55上および開口部55a内に至って、バリア・シード層(Tiなどのバリアメタル層およびCuシード層)61を成膜する。このシード層は、後に、めっき法によりCu電極層を形成するためのものである。
続いて、バリア・シード層61上に、厚いポジホトレジスト71を成膜する。このホトレジスト71の膜厚は、例えば10μmである。そして、ホトリソグラフィにより、ホトレジスト71のうち、Al配線54の上方部分に、Cu電極層の形成時に型枠として使用される開口部71aを形成する。
続いて、電気めっき法により、ホトレジスト71の開口部71aの内部にのみ、Cu膜を成膜する。すなわち、成膜するCu膜の高さを、ホトレジスト71の上面を超えない高さとする。これにより、例えば、3〜10μmの厚いCu電極層72が形成される。
続いて、ホトレジスト71を剥離液により除去する。その後、ウェットエッチングにより、Cu電極層72から露出しているバリア・シード層61を除去する。これにより、Cu電極層72の下方にのみバリア・シード層61を残す。
続いて、Cu電極層72に対して、水素還元熱処理(以下では水素アニールと呼ぶ)を施す。これにより、製造工程中にCu電極層72の表面に形成された酸化膜73を除去する。Cu電極層72の表面に酸化膜73が存在している場合、後述の有機樹脂膜74との密着性が低下するためである。
続いて、Cu電極層72の表面上およびP―SiN膜55上に、Cu電極層間の絶縁性を確保するため、ポリイミド等の有機樹脂材料を塗布する。これにより、Cu電極層72の表面およびP―SiN膜55の上面を有機樹脂膜74で覆う。この有機樹脂膜74の膜厚74aは通常2〜10μmである。
図1に、本発明の第1実施形態における半導体装置の断面図を示す。本実施形態では、素子としてのLDMOS、CMOS、バイポーラトランジスタを有する半導体装置を例として説明する。
ここで、パワーデバイス1とは、本明細書では、半導体基板に形成されている素子構造部6と、半導体基板上に形成された配線構造部7の両方を含む構造部を意味する。この素子構造部6が本発明の素子に相当する。
まず、上記した素子構造部6と、上記した配線構造部7が形成された半導体基板を用意する。この半導体基板はウエハ状態である。また、この半導体基板の最上部には、図に示すように、配線構造部7中のTEOS膜53と、2ndAl膜54と、P−SiN膜55とが形成されている。2ndAl膜54の上面にのみバリアメタル層56が形成されている。このバリアメタル層56は、2ndAl膜54に積層され、2ndAl膜54と同時にパターニングされたものである。
この工程では、P−SiN膜55の開口部55aに、めっき法により、Cu電極層2を形成する。このとき、Cu電極層2の上面2aの位置が、P−SiN膜55の開口部55aの近傍における上面55bよりも高い位置となるように、Cu電極層2を形成する。すなわち、Cu電極層2の厚さがP−SiN膜55の厚さよりも厚くなるように、Cu電極層2を形成する。この開口部55aの近傍におけるP−SiN膜55の上面55bが、本発明における第1の絶縁膜の最上面に相当する。
塩化銅:20g/リットル
エチレンジアミン:30g/リットル
硝酸コバルト100g/リットル
また、このようにして、Cu電極層2を形成することで、丸みを有する部分2gの高さ方向(半導体基板の表面に対して垂直な方向)での長さ2hは、P−SiN膜55における2ndAl膜54を覆っていない部分の平坦な表面55bからCu電極層2の上面までの高さ2iの1/3以上となる。
Cu電極層2に対して水素アニールをした後、Cu電極層2の上面2aにボンディングパッドとしてのAl系膜62を形成する。そして、図11(b)に示す工程と同様に、有機樹脂材料をCu電極層2の表面上からCu電極層2から露出しているP−SiN膜55上に至って塗布する。有機樹脂材料としては、ポリイミド原料を用いる。これにより、有機樹脂膜3を形成する。
図4に、本発明の第2実施形態における半導体装置の部分断面図を示す。図4は、図1中の領域Aの拡大図である。また、図5(a)〜(d)に本実施形態における半導体装置の製造工程を示す。本実施形態では、第1実施形態と異なる方法で、上面コーナ部2gに丸みをもつCu電極層2を形成する方法を説明する。
この工程では、第2の有機樹脂膜57をバリア・シード層61上に形成する。このとき、第2の有機樹脂膜57として、第1の有機樹脂膜3と同様の材質、例えば、ポリイミドを用いる。なお、第2の有機樹脂膜57を第1の有機樹脂膜3と異なる材質とすることもできる。また、第2の有機樹脂膜57の膜厚を1μm以上とする。
この工程では、電解めっき法により、Cu電極層2の形成予定領域となる第2の有機樹脂膜57の開口部57aに、Cu電極層2を形成する。このとき、Cu電極層2の上面2aの位置がP−SiN膜55や第2の有機樹脂膜の最上面55b、57bよりも高い位置となるように、Cu電極層2を形成する。また、他のめっき条件は周知のめっき法における条件と同様とする。
この工程では、Cu電極層2をマスクとして、Cu電極層2の真下以外に位置する第2の有機樹脂膜57dとバリア・シード層61をエッチング除去する。すなわち、第2の有機樹脂膜57のうち、Cu電極層2の下方の部分57cを除く部分57dを除去する。これにより、図5(b)に示す工程の段階では、バリア・シード層61によって、電気的に接続された状態であった複数のCu電極層2同士を、電気的に分離する。なお、本実施形態では、Cu電極層2の真下に、第2の有機樹脂膜57とバリア・シード層61が残った状態となっている。
この工程では、図3(c)に示す工程と同様に、Al系膜62と、有機樹脂膜3とを形成する。その後、Al系膜62に対して、ワイヤーボンディングを行い、Al系膜62にボンディング用ワイヤ4を接合させ、Cu電極層2と外部端子とを電気的に接続させる。そして、図示しないモールド樹脂による封止工程を経ることで、図1、4に示す半導体装置が製造される。
図6に、本発明の第3実施形態における半導体装置の部分断面図を示す。図6は、図1中の領域Aの拡大図である。また、図7(a)〜(e)に本実施形態における半導体装置の製造工程を示す。本実施形態では、第1、2実施形態と異なる方法で、上面コーナ部2gに丸みをもつCu電極層2を形成する方法を説明する。
この工程では、図10(c)に示す工程で形成されたホトレジスト71の開口部71aに、電解めっき法により、第1のCu膜91を形成する。この電解めっき法におけるめっき条件は、周知のめっき法における条件と同様とする。この開口部71aが本発明の第5の開口部に相当する。
この工程では、ホトレジスト71を除去する。
この工程では、第1のCu膜91をマスクとして、バリア・シード層61のうち、第1のCu膜91の真下以外の部分をエッチング除去する。これにより、第1のCu膜91の下側にのみバリア・シード層61を残す。
この工程では、無電解めっき法により、第1のCu膜91の表面(上面91aと側面91b)に第2のCu膜92を形成する。これにより、Cu電極層2を形成する。このときのめっき条件は、第1実施形態における図3(b)に示す工程でのめっき条件と同様である。また、このとき、丸みを有する部分2gの高さ方向での長さ2hが、P−SiN膜55における2ndAl膜54を覆っていない部分の平坦な表面55bからCu電極層2の上面までの高さ2iの1/3以上となるように、第2のCu膜92を十分な厚さとする。
この工程では、図3(c)に示す工程と同様に、Al系膜62と、有機樹脂膜3とを形成する。その後、Al系膜62に対して、ワイヤーボンディングを行い、Al系膜62にボンディング用ワイヤ4を接合させ、Cu電極層2と外部端子とを電気的に接続させる。そして、図示しないモールド樹脂による封止工程を経ることで、図1、6に示す半導体装置が製造される。
図8に、本発明の第4実施形態における半導体装置の部分断面図を示す。図8は、図1中の領域Aの拡大図である。また、図9(a)〜(d)に本実施形態における半導体装置の製造工程を示す。本実施形態では、第1〜3実施形態と異なる方法で、有機樹脂膜3におけるCu電極層2の上面コーナ部2g近傍でのカバレッジを良好にする手段を説明する。
この工程は、図3(a)に示す工程と同じである。なお、P−SiN膜55とその開口部55aが本発明の第4の絶縁膜と第6の開口部に相当する。
この工程では、P−SiN膜55の表面およびP−SiN膜55の開口部55aの内部に至って、第3の有機樹脂膜93を成膜する。第3の有機樹脂膜93としては例えばポリイミド膜を用いる。第3の有機樹脂膜93の膜厚は例えば5〜10μmとする。
この工程では、無電解めっき法により、第3の有機樹脂膜93の開口部93a内部にのみCu電極層94を形成する。すなわち、第3の有機樹脂膜93の開口部93aを型枠として、Cu電極層94を形成する。これにより、バリアメタル層56を介して、2ndAl膜54と電気的に接続されたCu電極94を形成する。
この工程では、Cu電極層94の上面94aから第3の有機樹脂膜93の上面93bに至って、第4の有機樹脂膜95を形成する。第4の有機樹脂膜95は、第3の有機樹脂膜93と同じ材質であり、第4の有機樹脂膜95として、例えば、ポリイミド膜を用いることができる。なお、第3の有機樹脂膜93と第4の有機樹脂膜95の材質を異ならせることもできる。また、第4の有機樹脂膜95の膜厚を例えば1μm以上とする。
(1)上記した各実施形態では、素子としてのLDMOS、CMOS、バイポーラトランジスタを有する半導体装置を例として説明したが、これに限らず、他の大きな駆動電流(例えば10アンペア以上)が要求される半導体デバイスや、他のパワーデバイスを備える半導体装置においても、本発明を適用することができる。
2a、94a…Cu電極層の上面、2b、94b…Cu電極層の側面、
2g、94g…Cu電極層の上面コーナ部、
3、81…有機樹脂膜(第1の有機樹脂膜)、4…ボンディング用ワイヤ、
5…モールド樹脂、6…素子構造部、7…配線構造部、8…Cu窒化膜、
53…TEOS膜、54…2ndAl膜、
55…P−SiN膜、56…バリアメタル層、57…第2の有機樹脂膜、
61…バリア・シード層、62…Al系膜、
71…ホトレジスト、73…酸化膜、
91…第1のCu膜、92…第2のCu膜、
93…第3の有機樹脂膜、95…第4の有機樹脂膜。
Claims (6)
- 素子(6)および前記素子(6)と電気的に接続された配線層(54)が形成された半導体基板を用意する工程と、
前記半導体基板上であって、前記配線層(54)よりも上側に、前記配線層(54)と電気的に接続された厚さが3μm以上のCu電極層(2)を形成する工程と、
前記Cu電極層(2)を覆う第1の有機樹脂膜(74、3)を、前記Cu電極層(2)の表面上に形成する工程とを有する半導体装置の製造方法において、
前記Cu電極層(2)を形成する工程は、めっき法により、Cu膜を等方的に成長させることで、前記Cu電極層(2)を形成することを特徴とする半導体装置の製造方法。 - 前記半導体基板を用意する工程では、前記配線層(54)の表面に形成されたバリアメタル層(56)と、前記配線層および前記バリアメタル層(56)を覆い、かつ、前記配線層(54)および前記バリアメタル層(56)の上方に形成された第1の開口部(55a)を有する第1の絶縁膜(55)を備えている前記半導体基板を用意し、
前記Cu電極層(2)を形成する工程では、前記第1の開口部(55a)内に、前記Cu電極層(2)の上面(2a)の位置が、前記第1の絶縁膜(55)の最上面(55b)よりも高くなるように、前記Cu電極層(2)を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記半導体基板を用意する工程では、前記配線層(54)を覆い、かつ、前記配線層(54)の上方に形成された第2の開口部(55a)を有する第2の絶縁膜(55)と、前記第2の開口部(55a)の内面から前記第2の絶縁膜(55)の表面に形成されたCuめっきシード層(61)と、前記Cuめっきシード層(61)のうち、前記第2の絶縁膜(55)の表面に形成された部分を覆い、かつ、前記第2の開口部(55)の上方に形成された第3の開口部(57a)を有する第2の有機樹脂膜(57)とを備えている前記半導体基板を用意し、
前記Cu電極層(2)を形成する工程では、前記第3の開口部(57a)に、前記Cu電極層(2)の上面(2a)の位置が、前記第2の絶縁膜および第2の有機樹脂膜(55、57)の最上面(55b、57b)よりも高くなるように、前記Cu電極層(2)を形成し、
前記Cu電極層(2)を形成する工程と前記第1の有機樹脂膜(3)を形成する工程との間に、前記第2の有機樹脂膜(57)のうち、前記Cu電極層(2)の下方を除く部分(57d)を除去する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記半導体基板を用意する工程では、前記配線層(54)を覆い、かつ、前記配線層(54)の上方に第4の開口部(55a)を有する第3の絶縁膜(55)を備えている前記半導体基板を用意し、
前記Cu電極層(2)を形成する工程は、
前記第3の絶縁膜(55)上に、前記第4の開口部(55a)の上方に位置する部分に第5の開口部(71a)を有するホトレジスト(71)を形成する工程と、
前記第5の開口部(71a)の内部にのみ、電解めっき法により、第1のCu膜(91)を形成する工程と、
前記ホトレジスト(71)を除去する工程と、
前記第1のCu膜(91)の表面に、無電解めっき法により、第2のCu膜(92)を等方的に形成することで、前記Cu電極層(2)を形成する工程とを有することを特徴とする請求項1に記載の半導体装置の製造方法。 - 半導体基板に形成された素子(6)と、
前記半導体基板の主表面上に形成され、前記素子(6)と電気的に接続された配線層(54)と、
前記配線層(54)よりも上側に形成され、前記配線層(54)と電気的に接続された厚さが3μm以上であるCu電極層(2)と、
前記Cu電極層(2)を覆う有機樹脂膜(3)とを備える半導体装置において、
前記Cu電極層(2)は、上面コーナ部(2g)が丸みを有していることを特徴とする半導体装置。 - 前記配線層(54)は第1の絶縁膜(55)により覆われており、前記Cu電極層(2)は前記第1の絶縁膜(55)に設けられた開口部(55a)に設けられており、
前記丸みを有する部分(2g)における前記半導体基板の表面に対して垂直な方向での長さ(2h)は、前記第1の絶縁膜(55)の平坦面(55b)からCu電極層(2)の上面(2a)までの前記半導体基板の表面に対して垂直な方向での長さ(2i)の1/3以上となっていることを特徴とする請求項5に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290127A JP4293103B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004290127A JP4293103B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006108233A JP2006108233A (ja) | 2006-04-20 |
JP4293103B2 true JP4293103B2 (ja) | 2009-07-08 |
Family
ID=36377625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004290127A Active JP4293103B2 (ja) | 2004-10-01 | 2004-10-01 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4293103B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008066450A (ja) * | 2006-09-06 | 2008-03-21 | Rohm Co Ltd | 半導体装置 |
JP5847363B1 (ja) * | 2014-04-16 | 2016-01-20 | 三菱電機株式会社 | 半導体装置 |
US10453816B2 (en) | 2016-09-28 | 2019-10-22 | Rohm Co., Ltd. | Semiconductor device |
JP2018061018A (ja) * | 2016-09-28 | 2018-04-12 | ローム株式会社 | 半導体装置 |
-
2004
- 2004-10-01 JP JP2004290127A patent/JP4293103B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006108233A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9576921B2 (en) | Semiconductor device and manufacturing method for the same | |
KR100419813B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100373286B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP2550248B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP5234239B2 (ja) | 半導体装置 | |
JP2002164437A (ja) | ボンディングおよび電流配分を分散したパワー集積回路および方法 | |
US9922928B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2008258499A (ja) | 電極構造及び半導体装置 | |
US20120086124A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2007043071A (ja) | 半導体装置 | |
JP2022059085A (ja) | 半導体装置 | |
JP2008112897A (ja) | 半導体集積回路及びその製造方法 | |
JP3961335B2 (ja) | 半導体集積回路装置 | |
JP2007214349A (ja) | 半導体装置 | |
JP4293103B2 (ja) | 半導体装置の製造方法 | |
JP4305354B2 (ja) | 半導体装置およびその製造方法 | |
JP6806252B2 (ja) | 半導体装置 | |
CN1901193A (zh) | 半导体装置 | |
EP2264757A2 (en) | Active area bonding compatible high current structures | |
JP5477599B2 (ja) | 半導体装置 | |
WO2006046302A1 (ja) | 半導体装置及びその製造方法 | |
JP2006108235A (ja) | 半導体装置およびその製造方法 | |
CN107527821A (zh) | 半导体装置及其制造方法 | |
JP2008140973A (ja) | 半導体集積回路 | |
JP5882014B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4293103 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |