JP2006108233A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006108233A
JP2006108233A JP2004290127A JP2004290127A JP2006108233A JP 2006108233 A JP2006108233 A JP 2006108233A JP 2004290127 A JP2004290127 A JP 2004290127A JP 2004290127 A JP2004290127 A JP 2004290127A JP 2006108233 A JP2006108233 A JP 2006108233A
Authority
JP
Japan
Prior art keywords
electrode layer
film
organic resin
layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004290127A
Other languages
English (en)
Other versions
JP4293103B2 (ja
Inventor
Yasushi Higuchi
安史 樋口
Kazuo Akamatsu
和夫 赤松
Suketsugu Funato
祐嗣 舩戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004290127A priority Critical patent/JP4293103B2/ja
Publication of JP2006108233A publication Critical patent/JP2006108233A/ja
Application granted granted Critical
Publication of JP4293103B2 publication Critical patent/JP4293103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 有機樹脂膜全体を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好にできる半導体装置およびその製造方法を提供する。
【解決手段】 最上部に、２ｎｄＡｌ膜５４と、Ｐ−ＳｉＮ膜５５とが順に形成され、Ｐ−ＳｉＮ膜５５のうち、２ｎｄＡｌ膜５４の上方部分に開口部５５ａが形成されている半導体基板を用意する。次に、その開口部５５ａにめっき法によりＣｕ電極層２を形成する。このとき、Ｃｕ電極層２の上面２ａの位置がＰ−ＳｉＮ膜５５の上面よりも高い位置となるように、Ｃｕ電極層２を形成する。この場合、Ｃｕ膜を等方的に成長させるので、Ｃｕ電極層の形状を上面コーナ部２ｇが丸みを有する形状とすることができる。この結果、Ｃｕ電極層２の表面に有機樹脂膜３を形成したとき、有機樹脂膜３のＣｕ電極層２の上面コーナ部２ｇにおける膜厚３ｂを厚くすることができる。
【選択図】 図３

Description

本発明は、半導体装置の製造方法に関するものであって、特に、デバイス上に形成された厚いＣｕ電極を備える半導体装の製造方法に関するものである。
従来、リレー等の大きな駆動電流（例えば１０アンペア以上）が要求される半導体デバイスや、ＬＤＭＯＳ等のパワーデバイスと、これらのデバイス上に形成された厚いＣｕ電極とを備える半導体装置（ＩＣチップ）がある。
この装置は、例えば、ＬＤＭＯＳ等を構成する素子（半導体基板内の不純物領域等）と、半導体基板の表面上に形成され、素子と電気的に接続された配線層と、半導体基板の最上部に形成され、配線層と電気的に接続された厚いＣｕ電極層と、Ｃｕ電極層を覆う有機樹脂膜と、Ｃｕ電極層と外部端子とを接続するボンディングワイヤと、これらを封止するモールド樹脂とを備えている。
ここで、Ｃｕ電極層は、実装に絡む（ワイヤーボンディング、半田接続等が施される）電極層であって、Ｃｕにより構成されている電極層のことである。Ｃｕは、その比抵抗が１．５〜２．０μｍΩｃｍと低いことから、電極の低ｏｎ抵抗化のために、その電極材料等としてＣｕが使われる。そして、さらに、ｏｎ抵抗を低下させるために、このＣｕ電極層の厚さを、例えば、３ｕｍ以上と厚くしている。
次に、この半導体装置の製造方法（主に、厚さが３μｍ以上と厚いＣｕ電極層の形成方法）について説明する。図１０、１１にＣｕ電極層の形成工程を示す。
〔図１０（ａ）に示す工程〕
まず、上記した素子および上記した配線層が形成された半導体基板を用意する。この半導体基板の最上部には、例えば、図に示すように、層間絶縁膜としてのＴＥＯＳ（Tetra Ethyl OrthoSilicate）膜５３、配線層としてのＡｌ配線５４と、素子用保護膜としてのＰ−ＳｉＮ膜（プラズマ窒化膜）５５とが順に成膜されている。そして、Ｐ−ＳｉＮ膜５５は、Ａｌ配線５４の上方に位置する部分に開口部５５ａが形成されている。
〔図１０（ｂ）に示す工程〕
続いて、Ｐ−ＳｉＮ膜５５上および開口部５５ａ内に至って、バリア・シード層（Ｔｉなどのバリアメタル層およびＣｕシード層）６１を成膜する。このシード層は、後に、めっき法によりＣｕ電極層を形成するためのものである。
〔図１０（ｃ）に示す工程〕
続いて、バリア・シード層６１上に、厚いポジホトレジスト７１を成膜する。このホトレジスト７１の膜厚は、例えば１０μｍである。そして、ホトリソグラフィにより、ホトレジスト７１のうち、Ａｌ配線５４の上方部分に、Ｃｕ電極層の形成時に型枠として使用される開口部７１ａを形成する。
〔図１０（ｄ）に示す工程〕
続いて、電気めっき法により、ホトレジスト７１の開口部７１ａの内部にのみ、Ｃｕ膜を成膜する。すなわち、成膜するＣｕ膜の高さを、ホトレジスト７１の上面を超えない高さとする。これにより、例えば、３〜１０μｍの厚いＣｕ電極層７２が形成される。
〔図１０（ｅ）に示す工程〕
続いて、ホトレジスト７１を剥離液により除去する。その後、ウェットエッチングにより、Ｃｕ電極層７２から露出しているバリア・シード層６１を除去する。これにより、Ｃｕ電極層７２の下方にのみバリア・シード層６１を残す。
〔図１１（ａ）に示す工程〕
続いて、Ｃｕ電極層７２に対して、水素還元熱処理（以下では水素アニールと呼ぶ）を施す。これにより、製造工程中にＣｕ電極層７２の表面に形成された酸化膜７３を除去する。Ｃｕ電極層７２の表面に酸化膜７３が存在している場合、後述の有機樹脂膜７４との密着性が低下するためである。
〔図１１（ｂ）に示す工程〕
続いて、Ｃｕ電極層７２の表面上およびＰ―ＳｉＮ膜５５上に、Ｃｕ電極層間の絶縁性を確保するため、ポリイミド等の有機樹脂材料を塗布する。これにより、Ｃｕ電極層７２の表面およびＰ―ＳｉＮ膜５５の上面を有機樹脂膜７４で覆う。この有機樹脂膜７４の膜厚７４ａは通常２〜１０μｍである。
以上のようにして、厚いＣｕ電極層７２が半導体基板の最上部に形成される。その後、このＣｕ電極層７２に対して、外部端子とのワイヤーボンディングが施される。
しかしながら、図１０（ｃ）に示す工程でのホトリソグラフィにおいて、レジスト７１の露光特性限界から、開口部７１ａにおけるレジスト７１の側面７１ｂが順テーパ形状になる。したがって、レジスト７１の開口部７１ａの内部に形成されたＣｕ電極層７２では、逆に、Ｃｕ電極層７２の側面７２ａが逆テーパ形状になる。ここで、順テーパ形状とは、下に向かうにつれて幅が徐々に広がる形状をいい、逆テーパ形状とは、下に向かうにつれて幅が徐々に狭まる形状をいう。
このため、図１１（ｂ）に示す工程で、有機樹脂材料を塗布したとき、電極上面コーナ部近傍における有機樹脂膜７４の膜厚７４ｂが、他の部位の膜厚７４ａに比べて、薄い（カバレッジ不良）という問題が生じる。このような問題が生じるのは、有機樹脂材料の粘性が低いため、有機樹脂材料を塗布したときに、有機樹脂材料の表面ができるだけ低くなろうとするからである。
この結果、この部分に生じる亀裂等により水分進入経路ができ、有機樹脂膜７４の剥離や電極間短絡といった不具合が発生してしまう。このような問題は、Ｃｕ電極層７２の膜厚（高さ）が大きいほど、顕著になる傾向である。
そこで、従来では、このような不具合を抑制する方法として、図１２に示すように、例えば、有機樹脂膜８１の全体の膜厚８１ａを約５ｕｍ以上と厚くする方法が採用されていた。図１２に、従来の対策方法を示す。この方法は、有機樹脂膜８１の全体の膜厚８１ａを厚くすることで、Ｃｕ電極上面コーナ部近傍における有機樹脂膜８１の膜厚８１ｂを厚くすることを図ったものである。
しかし、この方法では、有機樹脂材料の粘度の関係から、有機樹脂膜の厚膜化に限界があり、有機樹脂膜を一定以上の厚さにできない。このため、Ｃｕ電極層の厚さ（高さ）によっては、上記した問題を解決できない場合がある。
なお、有機樹脂材料の粘度を上げることで、有機樹脂膜の厚膜化を実現する方法も考えられる。しかし、この場合では、有機樹脂材料の粘度が高いことから、有機樹脂材料を塗布する工程において、微細パターンへの有機樹脂材料の埋め込みができず、空洞が生じるという問題が生じてしまうため、好ましくない。
本発明は、上記点に鑑み、有機樹脂膜全体を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、Ｃｕ電極層（２）を形成する工程は、めっき法により、Ｃｕ膜を等方的に成長させることで、Ｃｕ電極層（２）を形成することを特徴としている。
これにより、Ｃｕ電極層の形状を、上面コーナ部が丸みを有する形状とすることができる。この結果、Ｃｕ電極層の表面に有機樹脂膜を形成したとき、有機樹脂膜のＣｕ電極層の上面コーナ部における膜厚を厚くすることができる。すなわち、本発明によれば、有機樹脂膜全体を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる。
なお、請求項１の記載中、Ｃｕを等方的に成長させることで、Ｃｕ電極層（２）を形成するとは、少なくとも、Ｃｕ電極層の外形を形成する最終的な段階のときにＣｕを等方的に成長させて、Ｃｕ電極層を形成することを意味する。
具体的には、例えば、請求項２に示すような方法により、Ｃｕ電極層を形成することができる。すなわち、半導体基板を用意する工程で、配線層（５４）の表面に形成されたバリアメタル層（５６）と、配線層およびバリアメタル層（５６）を覆い、かつ、配線層（５４）およびバリアメタル層（５６）の上方に形成された第１の開口部（５５ａ）を有する第１の絶縁膜（５５）を備えている半導体基板を用意する。そして、Ｃｕ電極層（２）を形成する工程で、第１の開口部（５５ａ）内に、Ｃｕ電極層（２）の上面（２ａ）の位置が、第１の絶縁膜（５５）の最上面（５５ｂ）よりも高くなるように、Ｃｕ電極層（２）を形成することができる。
また、例えば、請求項３に示すような方法により、Ｃｕ電極層を形成することもできる。すなわち、半導体基板を用意する工程で、配線層（５４）を覆い、かつ、配線層（５４）の上方に形成された第２の開口部（５５ａ）を有する第２の絶縁膜（５５）と、第２の開口部（５５ａ）の内面から第２の絶縁膜（５５）の表面に形成されたＣｕめっきシード層（６１）と、Ｃｕめっきシード層（６１）のうち、第２の絶縁膜（５５）の表面に形成された部分を覆い、かつ、第２の開口部（５５）の上方に形成された第３の開口部（５７ａ）を有する第２の有機樹脂膜（５７）とを備えている半導体基板を用意する。
そして、Ｃｕ電極層（２）を形成する工程で、第３の開口部（５７ａ）に、Ｃｕ電極層（２）の上面（２ａ）の位置が、第２の絶縁膜および第２の有機樹脂膜（５５、５７）の最上面（５５ｂ、５７ｂ）よりも高くなるように、Ｃｕ電極層（２）を形成する。また、Ｃｕ電極層（２）を形成する工程と第１の有機樹脂膜（３）を形成する工程との間で、第２の有機樹脂膜（５７）のうち、Ｃｕ電極層（２）の下方を除く部分（５７ｄ）を除去する。
また、請求項４に示すような方法により、Ｃｕ電極層を形成することもできる。すなわち、半導体基板を用意する工程で、配線層（５４）を覆い、かつ、配線層（５４）の上方に第４の開口部（５５ａ）を有する第３の絶縁膜（５５）を備えている半導体基板を用意する。
そして、Ｃｕ電極層（２）を形成する工程で、第３の絶縁膜（５５）上に、第４の開口部（５５ａ）の上方に位置する部分に第５の開口部（７１ａ）を有するホトレジスト（７１）を形成する工程と、第５の開口部（７１ａ）の内部にのみ、電解めっき法により、第１のＣｕ膜（９１）を形成する工程と、ホトレジスト（７１）を除去する工程と、第１のＣｕ膜（９１）の表面に、無電解めっき法により、第２のＣｕ膜（９２）を等方的に形成することで、Ｃｕ電極層（２）を形成する工程とを行うこともできる。
請求項５に記載の発明では、素子（６）と、素子（６）と電気的に接続された配線層（５４）と、配線層（５４）を覆い、かつ、配線層（５４）の上方に形成された第６の開口部（５５ａ）を有する第４の絶縁膜（５５）を備えている半導体基板を用意する工程と、第４の絶縁膜（５５）を覆い、かつ、第６の開口部（５５ａ）の上方に第７の開口部（９３ａ）を有する第３の有機樹脂膜（９３）を形成する工程と、
第７の開口部（９３ａ）および第６の開口部（５５ａ）の内部にのみ、めっき法により、配線層（５４）と電気的に接続され、かつ、厚さが３μｍ以上であるＣｕ電極層（９４）を形成する工程と、Ｃｕ電極層（９４）の上面（９４ａ）から第３の有機樹脂膜（９３）の上面（９３ｂ）に至って、第４の有機樹脂膜（９５）を形成する工程とを有することを特徴としている。
このようにして、Ｃｕ電極層、第３、第４の有機樹脂膜を形成することで、第３、第４の有機樹脂膜におけるＣｕ電極層の上面コーナ部における膜厚を従来よりも厚くすることができる。すなわち、本発明によれば、有機樹脂膜全体を特に厚膜化しなくても、Ｃｕ電極層の上面コーナ部における有機樹脂膜のカバレッジを良好とすることができる。
請求項６に記載の発明では、Ｃｕ電極層（２）は、上面コーナ部（２ｇ）が丸みを有していることを特徴としている。
本発明は、請求項１に記載の発明により製造されるものである。したがって、請求項１に記載の発明と同様の効果を有している。
Ｃｕ電極層の形状において、請求項７に示すように、配線層（５４）は第１の絶縁膜（５５）により覆われており、Ｃｕ電極層（２）は第１の絶縁膜（５５）に設けられた開口部（５５ａ）に設けられている場合では、丸みを有する部分（２ｇ）における半導体基板の表面に対して垂直な方向での長さ（２ｈ）が、第１の絶縁膜（５５）の平坦面（５５ｂ）からＣｕ電極層（２）の上面（２ａ）までの半導体基板の表面に対して垂直な方向での長さ（２ｉ）の１／３以上となっていることが好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
（第１実施形態）
図１に、本発明の第１実施形態における半導体装置の断面図を示す。本実施形態では、素子としてのＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタを有する半導体装置を例として説明する。
図１に示す半導体装置（ＩＣチップ）は、パワーデバイス１と、パワーデバイス１上の厚いＣｕ電極層２と、Ｃｕ電極層２を覆う有機樹脂膜３と、ボンディング用ワイヤ４と、これらを封止するモールド樹脂５とを備えている。
ここで、パワーデバイス１とは、本明細書では、半導体基板に形成されている素子構造部６と、半導体基板上に形成された配線構造部７の両方を含む構造部を意味する。この素子構造部６が本発明の素子に相当する。
まず、素子構造部６について説明する。素子構造部６が形成されている半導体基板としては、ＳＯＩ基板が用いられており、Ｓｉ基板１１と、埋め込み酸化膜１２と、半導体層１３とから構成されている。半導体層１３はＮ＋型層１４、Ｎ−型層１５を有している。半導体層１３には、トレンチ酸化膜１６が形成されている。埋め込み酸化膜１２とトレンチ酸化膜１６とにより、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタという素子が分離されている。
ＬＤＭＯＳは、半導体層１３（Ｎ−型層１５）の表層にそれぞれ位置するＮ型ドレイン領域１７、Ｐ型チャネル領域１８、Ｎ＋型ソース領域１９とから構成されている。Ｎ型ドレイン領域１７の表層にはＮ＋型コンタクト層２０が形成されており、Ｐ型チャネル領域１８の表層にはＰ型コンタクト層２１が形成されている。また、Ｎ型ドレイン領域１７とＰ型チャネル領域１８は、いわゆるＬＯＣＯＳ酸化膜２２により、分離されている。また、Ｐ型チャネル領域１８上には、ゲート絶縁膜２３を介して、ゲート電極２４が配置されている。
ＣＭＯＳは、半導体層１３（Ｎ−型層１５）中のＮ型ウェル層３１と、Ｎ型ウェル層３１の表層のＰ型層３２と、Ｐ型層３２の表層のＮ＋型ソース領域３３およびＮ＋型ドレイン領域３４とから構成されている。また、Ｐ型層３２のうち、Ｎ＋型ソース領域３３とＮ＋型ドレイン領域３４の間の領域上には、ゲート絶縁膜３５を介して、ゲート電極３６が配置されている。ここではＮチャネルＭＯＳＦＥＴのみ図示するが、ＰチャネルＭＯＳＦＥＴも配置されている。
バイポーラトランジスタは、半導体層１３に形成され、Ｎ＋型層１４と接続されているＮ＋型コレクタ領域４１と、半導体層１３（Ｎ−型層１５）の表層のＰ型ベース領域４２と、Ｐ型ベース領域４２の表層のＮ＋型エミッタ層４３およびＰ＋型コンタクト層４４とから構成されている。
次に、配線構造部７は、半導体層１３上にそれぞれ順に形成されているＢＰＳＧ膜５１と、１ｓｔＡｌ膜５２と、ＴＥＯＳ膜５３と、２ｎｄＡｌ膜５４と、パッシベーション膜としてのＰ−ＳｉＮ膜５５とを有している。１ｓｔＡｌ膜５２、２ｎｄＡｌ膜５４は、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタ等の素子用の電源線やグラウンド線あるいは素子を電気的に接続する配線であり、本発明の配線層に相当する。
Ｃｕ電極層２は、ＩＣチップの最上部に配置されている。ここで、図２に、図１中の領域Ａの拡大図を示す。具体的には、図２に示すように、Ｃｕ電極層２は、Ｐ−ＳｉＮ膜５５のうち、２ｎｄＡｌ膜５４の上方に形成された開口部５５ａ内に、配置されている。Ｃｕ電極層２は、バリアメタル層５６を介して、２ｎｄＡｌ膜５４と電気的に接続されている。なお、図１ではバリアメタル層５６を省略して示している。バリアメタル層５６は２ｎｄＡｌ膜５４の上面にのみ形成されている。また、バリアメタル層５６は例えばＴｉＮで構成されている。
また、Ｃｕ電極層２は、図２に示すように、Ｐ−ＳｉＮ膜５５の開口部５５ａ内に位置する部分２ｃと、Ｐ−ＳｉＮ膜５５の開口部５５ａよりも上側（外側）であって、Ｐ−ＳｉＮ膜５５から露出した部分２ｄとを有している。
そして、Ｃｕ電極層２のうち、Ｐ−ＳｉＮ膜５５から露出した部分２ｄの形状は、上面２ａと側面２ｂとを有し、上面２ａと側面２ｂとの間の上面コーナ部２ｇが丸みを有する形状となっている。なお、この丸みを有する部分２ｇの高さ方向（半導体基板の表面に対して垂直な方向）での長さ２ｈは、Ｐ−ＳｉＮ膜５５における２ｎｄＡｌ膜５４を覆っていない部分の平坦な表面５５ｂからＣｕ電極層２の上面までの高さ２ｉの１／３以上となっている。
Ｃｕ電極層２は、厚さが、例えば、３〜１０μｍである。Ｃｕ電極層２の厚さを１０μｍ以上とすることもできる。なお、Ｃｕ電極層２は、図１に示すように、後述するようにＡｌ系膜６２を介してボンディング用ワイヤ４と直接接続されている部分（例えば、領域Ａの部分）２ｅと、直接接続されていない部分（例えば、図１中の中央のＣＭＯＳ上部分）２ｆとを有している。
有機樹脂膜３は、図１に示すように、Ｃｕ電極層２およびＣｕ電極層２から露出しているＰ−ＳｉＮ膜５５の表面上に至って、Ｃｕ電極層２を覆うように、配置されている。有機樹脂膜３は、少なくともＣｕ電極層２の上面コーナ部２ｇおよび側面２ｂを覆っている。
有機樹脂膜３は、隣接するＣｕ電極層２の間の絶縁性を確保したり、Ｃｕ電極層２を保護したり、モールド樹脂５とＰ−ＳｉＮ膜５５との間の応力を緩和したりするためのものである。有機樹脂膜３としては、例えば、ポリイミド膜が用いられる。有機樹脂膜３のＰ−ＳｉＮ膜５５上での膜厚３ａは、例えば、２〜１０μｍであり、Ｃｕ電極層２の上面コーナ部２ｇ上での膜厚３ｂは、例えば、１〜２μｍ程度である。
そして、図１、２に示すように、有機樹脂膜３のうち、一部のＣｕ電極層２の上方に位置する部分に開口部３ｃが形成されている。その開口部３ｃの底には、図１、２に示すように、Ａｌ膜やＡｌ合金膜等のＡｌ系膜６２が配置されている。Ａｌ系膜６２はＣｕ電極層２と電気的に接続されている。
ボンディング用ワイヤ４は、図１、２に示すように、Ａｌ系膜６２と外部端子とを電気的に接続されており、Ａｕで構成されている。モールド樹脂５は、図１に示すように、有機樹脂膜３の上面および有機樹脂膜３の開口部３ｃ内に配置されている。
次に、このような構成の半導体装置の製造方法について説明する。図３（ａ）〜（ｃ）に本実施形態における半導体装置の製造工程の一部を示す。本実施形態では、図３（ａ）〜（ｃ）に示す工程を行う。
〔図３（ａ）に示す工程〕
まず、上記した素子構造部６と、上記した配線構造部７が形成された半導体基板を用意する。この半導体基板はウエハ状態である。また、この半導体基板の最上部には、図に示すように、配線構造部７中のＴＥＯＳ膜５３と、２ｎｄＡｌ膜５４と、Ｐ−ＳｉＮ膜５５とが形成されている。２ｎｄＡｌ膜５４の上面にのみバリアメタル層５６が形成されている。このバリアメタル層５６は、２ｎｄＡｌ膜５４に積層され、２ｎｄＡｌ膜５４と同時にパターニングされたものである。
Ｐ−ＳｉＮ膜５５は２ｎｄＡｌ膜５４およびバリアメタル層５６を覆っている。Ｐ−ＳｉＮ膜５５は、２ｎｄＡｌ膜５４の上方部分に形成された開口部５５ａを有している。この開口部５５ａにより、バリアメタル層５６はＰ−ＳｉＮ膜５５から露出している。なお、素子構造部６が本発明の素子に相当し、配線構造部７中の２ｎｄＡｌ膜５４が本発明の配線層に相当する。また、Ｐ−ＳｉＮ膜５５が本発明の第１の絶縁膜に相当し、Ｐ−ＳｉＮ膜５５の開口部５５ａが本発明の第１の開口部に相当する。
〔図３（ｂ）に示す工程〕
この工程では、Ｐ−ＳｉＮ膜５５の開口部５５ａに、めっき法により、Ｃｕ電極層２を形成する。このとき、Ｃｕ電極層２の上面２ａの位置が、Ｐ−ＳｉＮ膜５５の開口部５５ａの近傍における上面５５ｂよりも高い位置となるように、Ｃｕ電極層２を形成する。すなわち、Ｃｕ電極層２の厚さがＰ−ＳｉＮ膜５５の厚さよりも厚くなるように、Ｃｕ電極層２を形成する。この開口部５５ａの近傍におけるＰ−ＳｉＮ膜５５の上面５５ｂが、本発明における第１の絶縁膜の最上面に相当する。
なお、このときのめっき法は、無電解めっき法であり、触媒処理、活性化処理後、例えば、以下の組成でめっきを行う。
塩化銅：２０ｇ／リットル
エチレンジアミン：３０ｇ／リットル
硝酸コバルト１００ｇ／リットル
また、このようにして、Ｃｕ電極層２を形成することで、丸みを有する部分２ｇの高さ方向（半導体基板の表面に対して垂直な方向）での長さ２ｈは、Ｐ−ＳｉＮ膜５５における２ｎｄＡｌ膜５４を覆っていない部分の平坦な表面５５ｂからＣｕ電極層２の上面までの高さ２ｉの１／３以上となる。
〔図３（ｃ）に示す工程〕
Ｃｕ電極層２に対して水素アニールをした後、Ｃｕ電極層２の上面２ａにボンディングパッドとしてのＡｌ系膜６２を形成する。そして、図１１（ｂ）に示す工程と同様に、有機樹脂材料をＣｕ電極層２の表面上からＣｕ電極層２から露出しているＰ−ＳｉＮ膜５５上に至って塗布する。有機樹脂材料としては、ポリイミド原料を用いる。これにより、有機樹脂膜３を形成する。
その後、有機樹脂膜３のうち、Ａｌ系膜６２の上方部分に開口部３ｃを形成する。続いて、Ａｌ系膜６２に対して、ワイヤーボンディングを行い、Ａｌ系膜６２にボンディング用ワイヤ４を接合させ、Ｃｕ電極層２と外部端子とを電気的に接続させる。そして、その後、図示しないモールド樹脂による封止工程を経ることで、図１、２に示す半導体装置が製造される。
次に本実施形態の特徴を説明する。以上説明したように、本実施形態では、図３（ｂ）に示す工程で、めっき法により、Ｃｕ電極層２の上面２ａの位置がＰ−ＳｉＮ膜５５の上面よりも高い位置となるように、Ｃｕ電極層２を形成している。すなわち、上記した図１０（ｄ）に示す工程とは異なり、開口部７１ａを有するホトレジスト７１を用いずに、Ｃｕ電極層２を形成している。
これにより、Ｃｕ膜はＰ−ＳｉＮ膜５５よりも高くなると、上方向だけでなく、横方向にも成長する。このように、Ｃｕ膜を等方的に成長させてＣｕ電極層２を形成することで、Ｃｕ電極層２のＰ−ＳｉＮ膜５５よりも上側の部分２ｄの形状を、上面コーナ部２ｇが丸みを有する形状とすることができる。なお、図１０（ｄ）に示す工程では、Ｃｕ電極層は、等方的でなく、ホトレジスト７１の開口部７１ａの内部で上方向にのみ向かって成長していた。
この結果、Ｃｕ電極層２の表面に有機樹脂膜３を形成したとき、有機樹脂膜３のＣｕ電極層２の上面コーナ部２ｇにおける膜厚３ｂを厚くすることができる。したがって、本実施形態によれば、有機樹脂膜３の全体を特に厚膜化しなくても、Ｃｕ電極層２の上面コーナ部２ｇにおける有機樹脂膜３のカバレッジを良好とすることができる。
なお、本実施形態の方法によれば、丸みを有する部分２ｇの高さ方向での長さ２ｈは、Ｐ−ＳｉＮ膜５５における２ｎｄＡｌ膜５４を覆っていない部分の平坦な表面５５ｂからＣｕ電極層２の上面までの高さ２ｉの１／３以上となっている。これにより、Ｃｕ電極層２の上面コーナ部２ｇの丸みが上記した１／３よりも小さい場合と比較して、有機樹脂膜３のＣｕ電極層２の上面コーナ部２ｇにおける膜厚３ｂを、より厚くすることができる。
（第２実施形態）
図４に、本発明の第２実施形態における半導体装置の部分断面図を示す。図４は、図１中の領域Ａの拡大図である。また、図５（ａ）〜（ｄ）に本実施形態における半導体装置の製造工程を示す。本実施形態では、第１実施形態と異なる方法で、上面コーナ部２ｇに丸みをもつＣｕ電極層２を形成する方法を説明する。
図４に示すように、本実施形態のＣｕ電極層２も、第１実施形態の図２に示す構造と同様に、上面コーナ部２ｇに丸みを有する形状となっている。また、第１の有機樹脂膜３は、Ｃｕ電極層２の上面コーナ部２ｇ近傍での膜厚３ｂが厚くなっている。
一方、本実施形態のＣｕ電極層２付近の構造が、第１実施形態の図２に示す構造と異なる点は、バリア・シード層（バリアメタル層およびシード層）６１が、Ｃｕ電極層２と２ｎｄＡｌ膜５４との間であって、Ｐ−ＳｉＮ膜５５の開口部５５ａ内からＣｕ電極層２の下側に位置するＰ−ＳｉＮ膜５５の上面まで配置されていることと、第２の有機樹脂膜５７が、Ｃｕ電極層２の下側に位置するＰ−ＳｉＮ膜５５の上面に配置されたバリア・シード層６１とＣｕ電極層２との間に配置されていることである。
バリア・シード層６１は２ｎｄＡｌ膜５４と電気的に接続されている。バリアメタル層は例えばＴｉで構成され、シード層はＣｕで構成されている。なお、Ｐ−ＳｉＮ膜５５とその開口部５５ａが本発明の第２の絶縁膜と第２の開口部に相当する。また、バリア・シード層６１が本発明のＣｕめっきシード層に相当する。
本実施形態の製造方法は、バリア・シード層６１をウエハの全面に形成する方法である。具体的には、上記した図１０（ａ）、（ｂ）に示す工程を行った後、図５（ａ）〜（ｄ）に示す工程を行う。
〔図５（ａ）に示す工程〕
この工程では、第２の有機樹脂膜５７をバリア・シード層６１上に形成する。このとき、第２の有機樹脂膜５７として、第１の有機樹脂膜３と同様の材質、例えば、ポリイミドを用いる。なお、第２の有機樹脂膜５７を第１の有機樹脂膜３と異なる材質とすることもできる。また、第２の有機樹脂膜５７の膜厚を１μｍ以上とする。
続いて、ホトリソグラフィおよびエッチングより、第２の有機樹脂膜５７のうち、Ｃｕ電極層２の形成予定領域に相当する部分に開口部５７ａを形成する。すなわち、Ｐ−ＳｉＮ膜５５の開口部５５ａの上方部分に、開口部５７ａを形成する。この第２の有機樹脂膜５７の開口部５７ａが本発明の第３の開口部に相当する。
これにより、Ｐ−ＳｉＮ膜５５の開口部５５ａが第２の有機樹脂膜５７から露出する。この結果、バリア・シード層６１のうち、Ｃｕ電極層２の形成予定領域（Ｐ−ＳｉＮ膜５５の開口部５５ａ付近）の部分のみが露出し、その他の領域の部分は第２の有機樹脂膜５７により覆われた状態となる。
〔図５（ｂ）に示す工程〕
この工程では、電解めっき法により、Ｃｕ電極層２の形成予定領域となる第２の有機樹脂膜５７の開口部５７ａに、Ｃｕ電極層２を形成する。このとき、Ｃｕ電極層２の上面２ａの位置がＰ−ＳｉＮ膜５５や第２の有機樹脂膜の最上面５５ｂ、５７ｂよりも高い位置となるように、Ｃｕ電極層２を形成する。また、他のめっき条件は周知のめっき法における条件と同様とする。
〔図５（ｃ）に示す工程〕
この工程では、Ｃｕ電極層２をマスクとして、Ｃｕ電極層２の真下以外に位置する第２の有機樹脂膜５７ｄとバリア・シード層６１をエッチング除去する。すなわち、第２の有機樹脂膜５７のうち、Ｃｕ電極層２の下方の部分５７ｃを除く部分５７ｄを除去する。これにより、図５（ｂ）に示す工程の段階では、バリア・シード層６１によって、電気的に接続された状態であった複数のＣｕ電極層２同士を、電気的に分離する。なお、本実施形態では、Ｃｕ電極層２の真下に、第２の有機樹脂膜５７とバリア・シード層６１が残った状態となっている。
〔図５（ｄ）に示す工程〕
この工程では、図３（ｃ）に示す工程と同様に、Ａｌ系膜６２と、有機樹脂膜３とを形成する。その後、Ａｌ系膜６２に対して、ワイヤーボンディングを行い、Ａｌ系膜６２にボンディング用ワイヤ４を接合させ、Ｃｕ電極層２と外部端子とを電気的に接続させる。そして、図示しないモールド樹脂による封止工程を経ることで、図１、４に示す半導体装置が製造される。
以上説明したように、本実施形態においても図５（ｂ）に示す工程で、めっき法により、Ｃｕ電極層２の上面２ａの位置がＰ−ＳｉＮ膜５５および第２の有機樹脂膜５７の最上面よりも高い位置となるように、Ｃｕ電極層２を形成している。
これにより、Ｃｕ膜はＰ−ＳｉＮ膜５５および第２の有機樹脂膜５７よりも高くなると、上方向、横方向にも成長する。このように、Ｃｕ膜を等方的に成長させてＣｕ電極層２を形成することで、Ｃｕ電極層２のＰ−ＳｉＮ膜５５よりも上側の部分２ｄの形状を、上面コーナ部２ｇが丸みのある形状とすることができる。この結果、本実施形態も第１実施形態と同様の効果を有している。
なお、本実施形態では、図５（ａ）に示す工程で、第２の有機樹脂膜５７を形成し、図５（ｄ）に示す工程で、第１の有機樹脂膜３を形成しており、有機樹脂膜を２回形成している。しかし、本実施形態における図５（ａ）に示す工程は、上記した図１０（ｃ）に示す工程での厚いホトレジスト７１を形成する工程と入れ替えたものであるため、本実施形態の製造方法は、上記した従来の製造方法と工程数が変わらないものである。
（第３実施形態）
図６に、本発明の第３実施形態における半導体装置の部分断面図を示す。図６は、図１中の領域Ａの拡大図である。また、図７（ａ）〜（ｅ）に本実施形態における半導体装置の製造工程を示す。本実施形態では、第１、２実施形態と異なる方法で、上面コーナ部２ｇに丸みをもつＣｕ電極層２を形成する方法を説明する。
図６に示すように、本実施形態のＣｕ電極層２も、第１実施形態の図２に示す構造と同様に、上面コーナ部２ｇに丸みを有する形状となっている。また、第１の有機樹脂膜３は、Ｃｕ電極層２の上面コーナ部２ｇ近傍での膜厚３ｂが厚くなっている。
一方、本実施形態のＣｕ電極層２付近の構造が、第１実施形態の図２に示す構造と異なる点は、バリア・シード層６１がＣｕ電極層２と２ｎｄＡｌ膜５４との間であって、Ｐ−ＳｉＮ膜５５の開口部５５ａ内（底面および側壁）に配置されていることと、Ｃｕ電極層２が内側の第１のＣｕ膜９１および外側の第２のＣｕ膜９３から構成されていることである。
本実施形態の製造方法も、第２実施形態と同様に、バリア・シード層６１をウエハの全面に形成する方法である。具体的には、上記した図１０（ａ）〜（ｃ）に示す工程を行った後、図７（ａ）〜（ｃ）に示す工程を行う。なお、Ｐ−ＳｉＮ膜５５とその開口部５５ａが、それぞれ、本発明の第３の絶縁膜と第４の開口部に相当する。
〔図７（ａ）に示す工程〕
この工程では、図１０（ｃ）に示す工程で形成されたホトレジスト７１の開口部７１ａに、電解めっき法により、第１のＣｕ膜９１を形成する。この電解めっき法におけるめっき条件は、周知のめっき法における条件と同様とする。この開口部７１ａが本発明の第５の開口部に相当する。
このとき、第１のＣｕ膜９１をホトレジスト７１の開口部７１ａの内部にのみ成長させ、第１のＣｕ膜９１を、この開口部７１ａの側壁に沿った形状とする。また、第１のＣｕ膜９１の大きさを、形成予定のＣｕ電極層２よりも小さくする。
〔図７（ｂ）に示す工程〕
この工程では、ホトレジスト７１を除去する。
〔図７（ｃ）に示す工程〕
この工程では、第１のＣｕ膜９１をマスクとして、バリア・シード層６１のうち、第１のＣｕ膜９１の真下以外の部分をエッチング除去する。これにより、第１のＣｕ膜９１の下側にのみバリア・シード層６１を残す。
〔図７（ｄ）に示す工程〕
この工程では、無電解めっき法により、第１のＣｕ膜９１の表面（上面９１ａと側面９１ｂ）に第２のＣｕ膜９２を形成する。これにより、Ｃｕ電極層２を形成する。このときのめっき条件は、第１実施形態における図３（ｂ）に示す工程でのめっき条件と同様である。また、このとき、丸みを有する部分２ｇの高さ方向での長さ２ｈが、Ｐ−ＳｉＮ膜５５における２ｎｄＡｌ膜５４を覆っていない部分の平坦な表面５５ｂからＣｕ電極層２の上面までの高さ２ｉの１／３以上となるように、第２のＣｕ膜９２を十分な厚さとする。
〔図７（ｅ）に示す工程〕
この工程では、図３（ｃ）に示す工程と同様に、Ａｌ系膜６２と、有機樹脂膜３とを形成する。その後、Ａｌ系膜６２に対して、ワイヤーボンディングを行い、Ａｌ系膜６２にボンディング用ワイヤ４を接合させ、Ｃｕ電極層２と外部端子とを電気的に接続させる。そして、図示しないモールド樹脂による封止工程を経ることで、図１、６に示す半導体装置が製造される。
以上説明したように、本実施形態においても、図７（ｄ）に示す工程で、第１のＣｕ膜９１の表面に、ホトレジストの開口部のような型枠を用いることなく、めっき法により、第２のＣｕ膜９２を成膜することで、Ｃｕ電極層２を形成している。
これにより、第２のＣｕ膜９２は、上方向および横方向、すなわち、等方的に成長する。このため、Ｃｕ電極層２の形状を、上面コーナ部２ｇに丸みを有する形状とすることができる。この結果、本実施形態も第１実施形態と同様の効果を有している。
（第４実施形態）
図８に、本発明の第４実施形態における半導体装置の部分断面図を示す。図８は、図１中の領域Ａの拡大図である。また、図９（ａ）〜（ｄ）に本実施形態における半導体装置の製造工程を示す。本実施形態では、第１〜３実施形態と異なる方法で、有機樹脂膜３におけるＣｕ電極層２の上面コーナ部２ｇ近傍でのカバレッジを良好にする手段を説明する。
図８に示すように、第１実施形態における図２に示す構造と同様に、ＴＥＯＳ膜５３と、２ｎｄＡｌ膜５４と、Ｐ−ＳｉＮ膜５５と、バリアメタル層５６と、有機樹脂膜３と、Ａｌ系膜６２と、ボンディング用ワイヤ４とを有している。そして、Ｐ−ＳｉＮ膜５５の開口部５５ａにＣｕ電極層９４が形成されている。
本実施形態では、上記した各実施形態と異なり、Ｃｕ電極層９４の形状が、上記従来技術の欄で説明したＣｕ電極層７２と同様に、側面９４ｂが逆テーパ形状となっている。また、有機樹脂膜３が、第３の有機樹脂膜９３と第４の有機樹脂膜９５とにより構成されている。第３の有機樹脂膜９３は、その上面９３ｂの位置がＣｕ電極層９４の上面９４ａの位置より高くなっている。第４の有機樹脂膜９５は、Ｃｕ電極層９４の上面９４ａおよび第３の有機樹脂膜９３の上面９３ｂを覆っており、Ｃｕ電極層９４の上方に開口部９５ａを有している。
本実施形態の製造方法は、バリア・シード層６１を用いずにバリアメタル層５６を用いてＣｕ電極層９４を形成する方法である。具体的には、図９（ａ）〜（ｄ）に示す工程を行う。
〔図９（ａ）に示す工程〕
この工程は、図３（ａ）に示す工程と同じである。なお、Ｐ−ＳｉＮ膜５５とその開口部５５ａが本発明の第４の絶縁膜と第６の開口部に相当する。
〔図９（ｂ）に示す工程〕
この工程では、Ｐ−ＳｉＮ膜５５の表面およびＰ−ＳｉＮ膜５５の開口部５５ａの内部に至って、第３の有機樹脂膜９３を成膜する。第３の有機樹脂膜９３としては例えばポリイミド膜を用いる。第３の有機樹脂膜９３の膜厚は例えば５〜１０μｍとする。
続いて、ホトリソグラフィおよびエッチングにより、第３の有機樹脂膜９３のうち、Ｃｕ電極層９４の形成予定領域に相当する部分に開口部９３ａを形成する。すなわち、第３の有機樹脂膜９３のうち、Ｐ−ＳｉＮ膜５５の開口部５５ａの上方に位置する部分に、開口部９３ａを形成する。本実施形態では、第３の有機樹脂膜９３の開口部９３ａが、Ｐ−ＳｉＮ膜５５の開口部５５ａの中心側に位置している。
〔図９（ｃ）に示す工程〕
この工程では、無電解めっき法により、第３の有機樹脂膜９３の開口部９３ａ内部にのみＣｕ電極層９４を形成する。すなわち、第３の有機樹脂膜９３の開口部９３ａを型枠として、Ｃｕ電極層９４を形成する。これにより、バリアメタル層５６を介して、２ｎｄＡｌ膜５４と電気的に接続されたＣｕ電極９４を形成する。
このとき、Ｃｕ電極層９４の上面９４ａの位置が、第３の有機樹脂膜９３の上面９３ｂを超えないように、Ｃｕ電極層９４を形成する。Ｃｕ電極層９４の厚さを例えば３〜１０μｍとする。また、このときの他のめっき条件は、第１実施形態の図３（ｂ）に示す工程と同じである。なお、図９（ｃ）では、Ｃｕ電極層９４の上面９４ａの位置が、第３の有機樹脂膜９３の上面９３ｂよりも低くなるようにしているが、同じ位置とすることもできる。
〔図９（ｄ）に示す工程〕
この工程では、Ｃｕ電極層９４の上面９４ａから第３の有機樹脂膜９３の上面９３ｂに至って、第４の有機樹脂膜９５を形成する。第４の有機樹脂膜９５は、第３の有機樹脂膜９３と同じ材質であり、第４の有機樹脂膜９５として、例えば、ポリイミド膜を用いることができる。なお、第３の有機樹脂膜９３と第４の有機樹脂膜９５の材質を異ならせることもできる。また、第４の有機樹脂膜９５の膜厚を例えば１μｍ以上とする。
その後、第４の有機樹脂膜９５のうち、Ａｌ系膜６２の形成予定領域に開口部９５ａを形成し、その開口部９５ａにＡｌ系膜６２を形成する。続いて、ワイヤーボンディングを行い、ボンディング用ワイヤ４をＡｌ系膜６２と接続する。さらに、図示しないモールド樹脂による封止工程を経ることで、図１、８に示す半導体装置が製造される。
以上説明したように、本実施形態では、図９（ｃ）に示す工程で、第３の有機樹脂膜９３における開口部９３ａの内部にのみＣｕ電極層９４を形成している。すなわち、Ｃｕ電極層９４の上面９４ａの位置が、第３の有機樹脂膜９３の上面９３ｂを超えないように、Ｃｕ電極層９４を形成している。さらに、図９（ｄ）に示す工程で、Ｃｕ電極層９４の上面９４ａから第３の有機樹脂膜９３の上面９３ｂに至って、第４の有機樹脂膜９５を形成している。
これにより、Ｃｕ電極層９４の上面コーナ部９４ｇでの有機樹脂膜３の膜厚３ｂを厚くすることができる。したがって、本実施形態によれば、有機樹脂膜３の全体を特に厚膜化しなくても、Ｃｕ電極層９４の上面コーナ部９４ｇにおける有機樹脂膜３のカバレッジを良好とすることができる。
また、本実施形態と第１実施形態では、Ｃｕからなるシード層６１を用いずに、２ｎｄＡｌ膜５４の上面に形成されたＴｉＮなどのバリアメタル層５６を利用して、めっき法により、Ｃｕ電極層２、９４を形成している。このバリアメタル層５６は、２ｎｄＡｌ膜５４と一緒にパターニングされる。
これに対して、第２、第３実施形態では、シード層６１をウエハの全面に形成した後、図５（ｃ）に示す工程や、図７（ｃ）に示す工程で、シード層６１をパターニングすることで、不要な領域に位置するシード層６１を除去している。
したがって、本実施形態と第１実施形態によれば、不要な領域に位置するシード層６１を除去する工程を不要とすることができる。
（他の実施形態）
（１）上記した各実施形態では、素子としてのＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタを有する半導体装置を例として説明したが、これに限らず、他の大きな駆動電流（例えば１０アンペア以上）が要求される半導体デバイスや、他のパワーデバイスを備える半導体装置においても、本発明を適用することができる。
（２）上記した各実施形態では、素子として、ＬＤＭＯＳ、ＣＭＯＳ、バイポーラトランジスタ等の半導体基板中に形成された素子を用いる場合を例として説明したが、素子は半導体基板中に形成されたものに限らず、素子として、受動素子等のように、半導体基板表面上に形成された素子を用いた半導体装置に対しても本発明を適用することができる。
本発明の第１実施形態における半導体装置の断面図である。 図１中の領域Ａの拡大図である。 本発明の第１実施形態における半導体装置の製造工程を示す断面図である。 本発明の第２実施形態における半導体装置の部分断面図である。 本発明の第２実施形態における半導体装置の製造工程を示す断面図である。 本発明の第３実施形態における半導体装置の部分断面図である。 本発明の第３実施形態における半導体装置の製造工程を示す断面図である。 本発明の第４実施形態における半導体装置の部分断面図である。 本発明の第４実施形態における半導体装置の製造工程を示す断面図である。 従来における半導体装置の製造工程を示す断面図である。 図１０に続く半導体装置の製造工程を示す断面図である。 従来における半導体装置の部分断面図である。
符号の説明
１…パワーデバイス、２、７２、９４…Ｃｕ電極層、
２ａ、９４ａ…Ｃｕ電極層の上面、２ｂ、９４ｂ…Ｃｕ電極層の側面、
２ｇ、９４ｇ…Ｃｕ電極層の上面コーナ部、
３、８１…有機樹脂膜（第１の有機樹脂膜）、４…ボンディング用ワイヤ、
５…モールド樹脂、６…素子構造部、７…配線構造部、８…Ｃｕ窒化膜、
５３…ＴＥＯＳ膜、５４…２ｎｄＡｌ膜、
５５…Ｐ−ＳｉＮ膜、５６…バリアメタル層、５７…第２の有機樹脂膜、
６１…バリア・シード層、６２…Ａｌ系膜、
７１…ホトレジスト、７３…酸化膜、
９１…第１のＣｕ膜、９２…第２のＣｕ膜、
９３…第３の有機樹脂膜、９５…第４の有機樹脂膜。

Claims (7)

  1. 素子（６）および前記素子（６）と電気的に接続された配線層（５４）が形成された半導体基板を用意する工程と、
    前記半導体基板上であって、前記配線層（５４）よりも上側に、前記配線層（５４）と電気的に接続された厚さが３μｍ以上のＣｕ電極層（２）を形成する工程と、
    前記Ｃｕ電極層（２）を覆う第１の有機樹脂膜（７４、３）を、前記Ｃｕ電極層（２）の表面上に形成する工程とを有する半導体装置の製造方法において、
    前記Ｃｕ電極層（２）を形成する工程は、めっき法により、Ｃｕ膜を等方的に成長させることで、前記Ｃｕ電極層（２）を形成することを特徴とする半導体装置の製造方法。
  2. 前記半導体基板を用意する工程では、前記配線層（５４）の表面に形成されたバリアメタル層（５６）と、前記配線層および前記バリアメタル層（５６）を覆い、かつ、前記配線層（５４）および前記バリアメタル層（５６）の上方に形成された第１の開口部（５５ａ）を有する第１の絶縁膜（５５）を備えている前記半導体基板を用意し、
    前記Ｃｕ電極層（２）を形成する工程では、前記第１の開口部（５５ａ）内に、前記Ｃｕ電極層（２）の上面（２ａ）の位置が、前記第１の絶縁膜（５５）の最上面（５５ｂ）よりも高くなるように、前記Ｃｕ電極層（２）を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記半導体基板を用意する工程では、前記配線層（５４）を覆い、かつ、前記配線層（５４）の上方に形成された第２の開口部（５５ａ）を有する第２の絶縁膜（５５）と、前記第２の開口部（５５ａ）の内面から前記第２の絶縁膜（５５）の表面に形成されたＣｕめっきシード層（６１）と、前記Ｃｕめっきシード層（６１）のうち、前記第２の絶縁膜（５５）の表面に形成された部分を覆い、かつ、前記第２の開口部（５５）の上方に形成された第３の開口部（５７ａ）を有する第２の有機樹脂膜（５７）とを備えている前記半導体基板を用意し、
    前記Ｃｕ電極層（２）を形成する工程では、前記第３の開口部（５７ａ）に、前記Ｃｕ電極層（２）の上面（２ａ）の位置が、前記第２の絶縁膜および第２の有機樹脂膜（５５、５７）の最上面（５５ｂ、５７ｂ）よりも高くなるように、前記Ｃｕ電極層（２）を形成し、
    前記Ｃｕ電極層（２）を形成する工程と前記第１の有機樹脂膜（３）を形成する工程との間に、前記第２の有機樹脂膜（５７）のうち、前記Ｃｕ電極層（２）の下方を除く部分（５７ｄ）を除去する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記半導体基板を用意する工程では、前記配線層（５４）を覆い、かつ、前記配線層（５４）の上方に第４の開口部（５５ａ）を有する第３の絶縁膜（５５）を備えている前記半導体基板を用意し、
    前記Ｃｕ電極層（２）を形成する工程は、
    前記第３の絶縁膜（５５）上に、前記第４の開口部（５５ａ）の上方に位置する部分に第５の開口部（７１ａ）を有するホトレジスト（７１）を形成する工程と、
    前記第５の開口部（７１ａ）の内部にのみ、電解めっき法により、第１のＣｕ膜（９１）を形成する工程と、
    前記ホトレジスト（７１）を除去する工程と、
    前記第１のＣｕ膜（９１）の表面に、無電解めっき法により、第２のＣｕ膜（９２）を等方的に形成することで、前記Ｃｕ電極層（２）を形成する工程とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 素子（６）と、前記素子（６）と電気的に接続された配線層（５４）と、前記配線層（５４）を覆い、かつ、前記配線層（５４）の上方に形成された第６の開口部（５５ａ）を有する第４の絶縁膜（５５）を備えている前記半導体基板を用意する工程と、
    前記第４の絶縁膜（５５）を覆い、かつ、前記第６の開口部（５５ａ）の上方に第７の開口部（９３ａ）を有する第３の有機樹脂膜（９３）を形成する工程と、
    前記第７の開口部（９３ａ）および前記第６の開口部（５５ａ）の内部にのみ、めっき法により、前記配線層（５４）と電気的に接続され、かつ、厚さが３μｍ以上であるＣｕ電極層（９４）を形成する工程と、
    前記Ｃｕ電極層（９４）の上面（９４ａ）から前記第３の有機樹脂膜（９３）の上面（９３ｂ）に至って、第４の有機樹脂膜（９５）を形成する工程とを有することを特徴とする半導体装置の製造方法。
  6. 半導体基板に形成された素子（６）と、
    前記半導体基板の主表面上に形成され、前記素子（６）と電気的に接続された配線層（５４）と、
    前記配線層（５４）よりも上側に形成され、前記配線層（５４）と電気的に接続された厚さが３μｍ以上であるＣｕ電極層（２）と、
    前記Ｃｕ電極層（２）を覆う有機樹脂膜（３）とを備える半導体装置において、
    前記Ｃｕ電極層（２）は、上面コーナ部（２ｇ）が丸みを有していることを特徴とする半導体装置。
  7. 前記配線層（５４）は第１の絶縁膜（５５）により覆われており、前記Ｃｕ電極層（２）は前記第１の絶縁膜（５５）に設けられた開口部（５５ａ）に設けられており、
    前記丸みを有する部分（２ｇ）における前記半導体基板の表面に対して垂直な方向での長さ（２ｈ）は、前記第１の絶縁膜（５５）の平坦面（５５ｂ）からＣｕ電極層（２）の上面（２ａ）までの前記半導体基板の表面に対して垂直な方向での長さ（２ｉ）の１／３以上となっていることを特徴とする請求項６に記載の半導体装置。
JP2004290127A 2004-10-01 2004-10-01 半導体装置の製造方法 Active JP4293103B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004290127A JP4293103B2 (ja) 2004-10-01 2004-10-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004290127A JP4293103B2 (ja) 2004-10-01 2004-10-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006108233A true JP2006108233A (ja) 2006-04-20
JP4293103B2 JP4293103B2 (ja) 2009-07-08

Family

ID=36377625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004290127A Active JP4293103B2 (ja) 2004-10-01 2004-10-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4293103B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
WO2015159579A1 (ja) * 2014-04-16 2015-10-22 三菱電機株式会社 半導体装置
JP2018061018A (ja) * 2016-09-28 2018-04-12 ローム株式会社 半導体装置
US11545454B2 (en) 2016-09-28 2023-01-03 Rohm Co., Ltd. Semiconductor device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066450A (ja) * 2006-09-06 2008-03-21 Rohm Co Ltd 半導体装置
WO2015159579A1 (ja) * 2014-04-16 2015-10-22 三菱電機株式会社 半導体装置
JP5847363B1 (ja) * 2014-04-16 2016-01-20 三菱電機株式会社 半導体装置
CN105934813A (zh) * 2014-04-16 2016-09-07 三菱电机株式会社 半导体装置
US9721915B2 (en) 2014-04-16 2017-08-01 Mitsubishi Electric Corporation Semiconductor device
JP2018061018A (ja) * 2016-09-28 2018-04-12 ローム株式会社 半導体装置
US11545454B2 (en) 2016-09-28 2023-01-03 Rohm Co., Ltd. Semiconductor device
US11810881B2 (en) 2016-09-28 2023-11-07 Rohm Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP4293103B2 (ja) 2009-07-08

Similar Documents

Publication Publication Date Title
US9576921B2 (en) Semiconductor device and manufacturing method for the same
JP2550248B2 (ja) 半導体集積回路装置およびその製造方法
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
TWI311790B (en) Semiconductor device having bonding pad above low-k kielectric film and manufacturing method therefor
US9922928B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2002164437A (ja) ボンディングおよび電流配分を分散したパワー集積回路および方法
US20120086124A1 (en) Semiconductor device and method of manufacturing the same
JP2007043072A (ja) 半導体装置
WO2011058680A1 (ja) 半導体装置
JP2007043071A (ja) 半導体装置
JP2022059085A (ja) 半導体装置
JP2008112897A (ja) 半導体集積回路及びその製造方法
JP2007214349A (ja) 半導体装置
JP3961335B2 (ja) 半導体集積回路装置
JP4293103B2 (ja) 半導体装置の製造方法
JP4305354B2 (ja) 半導体装置およびその製造方法
JP6806252B2 (ja) 半導体装置
EP2264757A2 (en) Active area bonding compatible high current structures
CN1901193A (zh) 半导体装置
JP5477599B2 (ja) 半導体装置
WO2006046302A1 (ja) 半導体装置及びその製造方法
JP2006108235A (ja) 半導体装置およびその製造方法
JP2007059867A (ja) 半導体装置
CN107527821A (zh) 半导体装置及其制造方法
JP2012227379A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090330

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4293103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250