JP4284125B2 - パリティビットを再循環させる連続コードデコーダ及びその方法 - Google Patents
パリティビットを再循環させる連続コードデコーダ及びその方法 Download PDFInfo
- Publication number
- JP4284125B2 JP4284125B2 JP2003207455A JP2003207455A JP4284125B2 JP 4284125 B2 JP4284125 B2 JP 4284125B2 JP 2003207455 A JP2003207455 A JP 2003207455A JP 2003207455 A JP2003207455 A JP 2003207455A JP 4284125 B2 JP4284125 B2 JP 4284125B2
- Authority
- JP
- Japan
- Prior art keywords
- message data
- decoder
- internal
- decoding
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/015—High-definition television systems
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
- Television Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はデジタルテレビ（以下、“ＤＴＶ”と略称する）受信装置に係り、特にＤＴＶ受信装置のデコーダに関する。
【０００２】
【従来の技術】
最近ＤＴＶ分野では、頑強なＤＴＶ受信装置やデジタルセットトップボックスに関する研究が多く行なわれている。ＤＴＶ信号の送受信のための残留側波帯（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ、以下“ＶＳＢ”と略称する）信号はＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｕｂｃｏｍｍｉｔｔｅｅ）で規定している。ところが、１つのキャリアを有するＶＳＢ信号形式の地上波放送信号は多重経路のチャンネル下で、ＤＴＶ受信装置によって受信し難い。したがって、雑音の多い多重経路のチャンネル下で、ＶＳＢ信号を安定的に受信できる頑強な受信装置は必須である。ここでは頑強な受信装置のために使われるデコーダについて言及する。
【０００３】
特に、デコーダでデコーディングされる連続コードは内部コード及び外部コードよりなる二重構造に符号化された形態のコードである。内部コードが外部コードを符号化する。内部コードは通信チャンネルから流入される殆どのエラーを訂正し、一般的な回線コードに当たる。外部コードは最初のデコーディング時に発生する大部分のデコーディングエラーを訂正する。リードソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ、以下“ＲＳ”と略称する）コードは主に外部コードに使われる。
【０００４】
図１は、従来の一般的な連続コードデコーダ１００のブロック図である。前記デコーダ１００は外部エンコーダ１０２、オプションのインタリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１０４、内部エンコーダ１０６、変調器１０８、通信チャンネル１１０、復調器１１２、内部デコーダ１１４、前記インタリーバ１０４がある場合に存在するオプションのデインタリーバ１１６、及び外部デコーダ１１８を含む。
【０００５】
図２は、従来の連続コード繰返しデコーダ２００のブロック図である。図２の連続コード繰返しデコーダ２００はＡＴＳＣ８−ＶＳＢ信号を処理するデコーダである。前記デコーダ２００は第１内部ＴＣＭ（Ｔｒｅｌｌｉｓ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ）デコーダ２０２、シンボルデインタリーバ２０６と回線デインタリーバ２０８よりなるオプションのデインタリーバ２０４、第１外部ＲＳデコーダ２１０、回線インタリーバ２１４とシンボルインタリーバ２１６よりなるオプションのインタリーバ２１２、内部ＴＣＭエンコーダ２１８、第２内部ＴＣＭデコーダ２２０、前記インタリーバ２１２がある場合に存在してシンボルデインタリーバ２２４と回線デインタリーバ２２６よりなるオプションの第２デインタリーバ２２２、及び第２外部ＲＳデコーダ２２８を含む。
【０００６】
図２を参照すれば、前記デコーダ２００はＡＷＧＮ（ａｄｄｉｔｉｖｅ ｗｈｉｔｅ Ｇａｕｓｓｉａｎ ｎｏｉｓｅ）チャンネル環境で動作するように設計される。８−ＶＳＢ信号規格についてのＡＴＳＣ標準は、１４．９ｄＢの最小Ｅｓ／Ｎｏ（ｅｎｅｒｇｙ ｐｅｒ ｓｙｍｂｏｌ）、またはＳＮＲ（ｓｉｇｎａｌｔｏ ｎｏｉｓｅ）で最大ＳＥＲ（ｓｅｇｍｅｎｔ ｅｒｒｏｒ ｒａｔｅ）が１．９３Ｅ−４の信号を受信した場合にも、安定的にデコーディング処理できるデコーダを要求する。
【０００７】
【発明が解決しようとする課題】
前記デコーダ２００は１４．９ｄＢ以上のＳＮＲを有する信号をデコーディングするので、今まではＡＴＳＣ標準を満たせるが、もっと雑音の多い環境、すなわち、受信された信号が１４．９ｄＢより小さいＳＮＲを有する環境では安定的にデコーディング処理できない問題点がある。
【０００８】
また、もし第１外部ＲＳデコーダ２１０でデコーディングされて出力された第１外部メッセージデータにエラーがあるならば、内部ＴＣＭエンコーダ２１８で生成されたパリティデータ（再エンコーディングされたデータ）にもエラーが存在する。この時、第２内部ＴＣＭデコーダ２２０はそういうエラーが訂正できない問題点がある。
【０００９】
したがって、本発明は、従来技術による符号化構造を維持しつつ、雑音の多い環境、すなわち、受信された信号が１４．９ｄＢより小さいＳＮＲを有する環境でも安定的にデコーディング処理できる連続コードデコーダ、及びその方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による連続コードデコーダは、第１内部デコーダ、第１外部デコーダ、第２内部デコーダ、及び第２外部デコーダを具備する。
前記第１内部デコーダは入力される連続コードを表すデータをデコーディングして第１内部メッセージデータとパリティデータとを出力する。
前記第１外部デコーダは前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する。
前記第２内部デコーダは前記第１外部デコーダからの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部デコーダからの前記パリティデータを処理して、前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する。
前記第２外部デコーダは前記第２内部メッセージデータをデコーディングして出力する。
【００１１】
前記パリティデータは、第１パリティデータであり、前記第２外部デコーダは第２外部メッセージデータ及び信頼性情報を出力し、前記第２内部デコーダも第２パリティデータを出力し、前記連続コードデコーダは、第３内部デコーダ、及び第３外部デコーダをさらに具備できる。
前記第３内部デコーダは前記第２外部デコーダからの前記信頼性情報、前記第２外部メッセージデータ、及び前記第２内部デコーダからの前記第２パリティデータを処理して、前記第２外部メッセージデータをデコーディングした第３内部メッセージデータを出力する。
前記第３外部デコーダは前記第３内部メッセージデータをデコーディングして出力する。
【００１２】
前記連続コードデコーダは、前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作できる前記第１外部デコーダに出力するデインタリーバをさらに具備できる。
【００１３】
前記連続コードデコーダは、インタリーバ及びデインタリーバをさらに具備できる。前記インタリーバは前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作でき前記第２内部デコーダに出力し、前記デインタリーバは前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作でき前記第２外部デコーダに出力する。
【００１４】
前記連続コードデコーダは、第１ディレー部及び第２ディレー部をさらに具備できる。前記第１ディレー部は前記第２内部デコーダが前記第１パリティデータを受け取って動作する前に前記第１パリティデータを遅延させ、前記第２ディレー部は前記第３内部デコーダが前記第２パリティデータを受け取って動作する前に前記第２パリティデータを遅延させる。
【００１５】
前記第１内部デコーダは、ＴＣＭデコーダ、ビタビデコーダ、及びＲＳデコーダのうちいずれか１つであり、前記第１外部デコーダはリードソロモンデコーダであることを特徴とする。
【００１６】
前記第２内部デコーダは、受信されたシンボルについて前記受信シンボルを含むパケットが訂正できるか否か、及び前記受信シンボルを含むバイトが前記第１外部デコーダによって訂正されたか否かに対する情報に基づいて送信信号の符号化を示すトレリス図で全てのブランチに対する適切なブランチメトリック値を決定するように動作することを特徴とする。
【００１７】
本発明による連続コードのデコーディング方法は、次のような段階を具備する。
すなわち、本発明による連続コードのデコーディング方法では、まず、連続コードを表すデータを受信し、受信データをデコーディングして第１内部メッセージデータ及びパリティデータを出力する第１内部デコーディング段階を遂行する。次に、前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する第１外部デコーディング段階を遂行し、この第１外部デコーディング段階からの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部デコーディング段階からの前記パリティデータを処理して、前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する第２内部デコーディング段階を遂行する。その後、前記第２内部メッセージデータをデコーディングして出力する第２外部デコーディング段階を遂行する。
【００１８】
前記パリティデータは、第１パリティデータであり、前記第２外部デコーディング段階は第２外部メッセージデータ及び信頼性情報を出力し、前記第２内部デコーディング段階も第２パリティデータを出力し、前記連続コードのデコーディング方法は、次のような段階をさらに具備できる。すなわち、前記第２外部デコーディング段階からの前記信頼性情報、前記第２外部メッセージデータ、及び前記第２内部デコーディング段階からの前記第２パリティデータを処理して、前記第２外部メッセージデータをデコーディングした第３内部メッセージデータを出力する第３内部デコーディング段階、及び前記第３内部メッセージデータをデコーディングして出力する第３外部デコーディング段階をさらに遂行できる。
【００１９】
前記連続コードのデコーディング方法は、前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作でき前記第１外部デコーディング段階に出力するデインタリービング段階をさらに具備できる。
【００２０】
前記連続コードのデコーディング方法は、前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作でき前記第２内部デコーディング段階に出力するインタリービング段階、及び前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作でき前記第２外部デコーディング段階に出力するデインタリービング段階をさらに具備できる。
【００２１】
前記連続コードのデコーディング方法は、次のような段階をさらに具備できる。すなわち、前記第２内部デコーディング段階が前記第１パリティデータを受け取って動作する前に前記第１パリティデータを遅延させる第１ディレー段階、及び前記第３内部デコーディング段階が前記第２パリティデータを受け取って動作する前に前記第２パリティデータを遅延させる第２ディレー段階をさらに具備できる。
【００２２】
前記第１内部デコーディング段階は、ＴＣＭデコーディング、ビタビデコーディング、及びＲＳデコーディングのうちいずれか１つであり、前記第１外部デコーディング段階はＲＳデコーディングであることを特徴とする。
【００２３】
前記第２内部デコーディング段階は、受信されたシンボルについて、前記受信シンボルを含むパケットが訂正できるか否か、及び前記受信シンボルを含むバイトが前記第１外部デコーディング段階によって訂正されたか否かに対する情報に基づいて送信信号の符号化を示すトレリス図で全てのブランチに対する適切なブランチメトリック値を決定するように動作することを特徴とする。
【００２４】
【発明の実施の形態】
以下、添付した図面に基づき本発明の一実施の形態を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
図３は、本発明の一実施形態による連続コードデコーダ３００のブロック図である。前記連続コードデコーダ３００は第１内部デコーダ３０２（例えば、ＴＣＭデコーダ）、ディレー部３０４、第２内部デコーダ３２０（例えば、ＴＣＭデコーダ）、オプションであって、第１シンボルデインタリーバ３０８及び第１回線デインタリーバ３１０を含む第１デインタリーバ３０６、第１外部デコーダ３１２（例えば、ＲＳデコーダ）、オプションであって、第１回線インタリーバ３１６及び第１シンボルインタリーバ３１８を含む第１インタリーバ３１４、オプションであって、第２シンボルデインタリーバ３２４及び第２回線デインタリーバ３２６を含む第２デインタリーバ３２２、及び第２外部デコーダ３２８（例えば、ＲＳデコーダ）を具備する。
【００２５】
第１内部デコーダ３０２からのパリティデータは除去されず、ディレー部３０４に入力される。適切な遅延後にディレー部３０４はパリティデータを第２内部デコーダ３２０に出力する。ディレー部３０４は第１外部デコーダ３１２から出力される第１外部メッセージデータに同期されるように前記パリティデータを遅延させる。ディレー部３０４の適切な遅延は前記ＲＳデコーダ３１２で生じる遅延を補償して、前記パリティデータと前記第１外部メッセージデータとの間に同期が行われるようにする。
【００２６】
第２内部デコーダ３２０は第１外部デコーダ３１２より信頼性情報を受信する。前記信頼性情報は第１内部デコーダ３０２から出力される前記パリティデータの信頼性、及び第１外部デコーダ３１２で生成された第１外部メッセージデータの信頼性と関連している。すなわち、前記信頼性情報は後述する図５の表に記述されたように、ロー、ミドル、及びハイのように割り当てられてデータの信頼性に対する定性的な評価状態を表示する。
【００２７】
第１外部デコーダ３１２で、受信されたパケットのエラー数が第１外部デコーダ３１２のエラー訂正能力より大きくなれば（例えば、８−ＶＳＢで８個のエラー以上）、前記第１外部デコーダ３１２はパケットに含まれたエラーを訂正できない。前記第１外部デコーダ３１２はこの時のパケットが訂正できないことを知らせる信号を生成する。一方、エラー数が訂正できる範囲であれば、前記第１外部デコーダ３１２はエラー位置多項式を生成して訂正されたシンボルのエラー位置を知らせる信号を生成する。
【００２８】
本発明の一実施形態による連続コードデコーダ３００は第１外部デコーダ３１２よりの第１外部メッセージデータだけでなく、第１内部デコーダ３０２からのパリティデータ、及び第１外部デコーダ３１２よりの信頼性情報を利用することによって、従来技術に比べて性能が改善される。１４．９ｄＢ以上のＳＮＲの信号をデコーディングできる従来技術のデコーダ２００とは異なり、本発明の一実施形態による連続コードデコーダ３００は最小１４．６ｄＢ ＳＮＲの信号をデコーディングできる。
【００２９】
図６は、本発明の一実施形態による内部デコーダ３０２、３２０に対応するエンコーダのアルゴリズムを示すトレリス図（ここではエンコーダの２つのレジスタの状態が４つである）の一例である。図６は、符号化アルゴリズムによるエンコーダのレジスタの状態によって伝送されたデータを図示する。種々な符号化アルゴリズムの中で、本発明の実施形態では、かかるトレリス図を採択した。特に、図６のトレリス図６００は、次のような特徴を有するが、これに限定されるものではない。
【００３０】
６０２は、第１内部デコーダ３０２及び第２内部デコーダ３２０に対応するエンコーダの２つのレジスタの開始時の状態を示す。トレリス図６００に４つの状態が図示されている。６０４はエンコーダで新しい入力データを受信して他の論理状態にトランジションすることを示す。符号６０８はトランジション６０４の結果として現れる２つの出力値を示す。例えば、図６の例で、対応しているエンコーダ（図示せず）が論理状態“００”から“１０”に変わる時、“−３”または“５”が出力されて伝送される。
【００３１】
デコーダ３０２、３２０でのデコーディングは、一般的に、受信シンボルに対応してトレリス図６００内の色々な起りうるブランチにある多重候補ブランチメトリック値の中での選択、ＡＣＳ（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）過程、及び逆追跡過程を遂行する。ＡＣＳ過程及び逆追跡過程はよく知られている。これに対して、上記のような多重候補ブランチメトリック値の中から選ぶ過程は本発明の一実施形態で示される。かかる多重候補ブランチメトリック値は、ソフトデータでのユークリッド距離に基づいて計算される。
【００３２】
第１内部デコーダ３０２から出力されるパリティデータ及び第１外部メッセージデータは、０〜２５５レベルを表す８ビット量子化ができる８ビットデータとの意味で、ソフトデータとして見ることができる。
【００３３】
トレリス図６００の色々な起りうるブランチにあるブランチメトリック値は、第２内部デコーダ３２０で、第１外部デコーダ３１２から出力される信頼性情報及び第１内部デコーダ３０２から出力されるパリティデータによって加重値が与えられる。図７はそのような加重値を表す表である。“８−ＶＳＢ ｌｅｖｅｌ”に表示された一番目のコラムの値は、受信シンボルが有する数値を表す。この時、受信シンボルが有する数値はパリティビットデータ（１ビット）とメッセージデータ（２ビット）の結合になっている。
【００３４】
ブランチメトリック値が表示された４グループのコラムの各々には１６進数（０ｈ＝０１０，．．．，ｆｆｈ＝２５５１０）で表示した数値が現れている。コラムの各々のグループは４つの伝送データ対｛（−７、１）、（−５、３）、（−３、５）、（−１、７）｝のうちのいずれか１つに当たる。図６のトレリス図６００の例によって、各々のブランチでトランジションが生じる度に２つの出力値が発生する。コラムの各々のグループは第１ケースＣＡＳＥ１、第２ケースＣＡＳＥ２、及び第３ケースＣＡＳＥ３に分けられている。各ケースの数値はルークアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ、ＬＵＴ）を通じて定められるデータである。
【００３５】
図７のテーブルで各ケースの数値は次のように決定される。ケースの各々に８つの起りうるＶＳＢレベルがある。８−ＶＳＢレベルのうちいずれか１つについて、そのレベルで起りうる２つの出力の各々よりのユークリッド距離が決定され、両距離のうちで短い方が選択されてそれに対応する各ケースのコラムにあるブランチメトリック値として保存される。
【００３６】
図７の第１ケースＣＡＳＥ１のコラムにあるブランチメトリック値は、図５に図示されたように、第１外部デコーダ３１２より出力されるデータの信頼性程度がミドルであり、第１内部デコーダ３０２より出力されるパリティデータの信頼性程度もミドルの状態に対応する。
【００３７】
図４は、本発明の一実施形態による連続コード繰返しデコーダ４００のブロック図である。図４の連続コード繰返しデコーダ４００は第１内部デコーダ４０２（例えば、ＴＣＭデコーダ）、ディレー部４０４、第２内部デコーダ４２０（例えばＴＣＭデコーダ）オプションであって、第１シンボルデインタリーバ４０８及び第１回線デインタリーバ４１０を含む第１デインタリーバ４０６、第１外部デコーダ４１２（例えば、ＲＳデコーダ）、オプションであって、第１回線インタリーバ４１６及び第１シンボルインタリーバ４１８を含む第１インタリーバ４１４、オプションであって第２シンボルデインタリーバ４２４及び第２回線デインタリーバ４２６を含む第２デインタリーバ４２２、及び第２外部デコーダ４２８（例えば、ＲＳデコーダ）を具備する。
【００３８】
図４で、ユニット４０４及び４１４ないし４２８は所望のコーディングゲイン（ｇａｉｎ）とＢＥＲ（ｂｉｒ ｅｒｒｏｒ ｒａｔｅ）が達成されるまでパイプライン状に繰返される繰返し装置４３０である。言い換えれば、ユニット４３０は何回も繰返せる繰返し装置４３０である。これは、本発明の他の実施形態による連続コードのデコーディングに対する繰返しデコーダ８００のブロック図を示す図８にも図示されている。連続コード繰返しデコーダ８００は繰返し装置４３０及びこれと同じ繰返し装置８３０を含む。繰返し装置８３０はディレー部８０４、オプションであって第２回線インタリーバ８１６及び第２シンボルインタリーバ８１８を含む第２インタリーバ８１４、第３内部デコーダ８２０（例えば、ＴＣＭデコーダ）、オプションであって第３シンボルデインタリーバ８２４及び第３回線デインタリーバ８２６を含む第３デインタリーバ８２２、及び第３外部デコーダ８２８（例えば、ＲＳデコーダ）を具備する。
【００３９】
図９及び図１０は、本発明の一実施形態による連続コードデコーダの各部及びその動作順序を示すフローチャートである。図９及び図１０は、図８に図示された連続コード繰返しデコーダ８００の動作説明に利用される。
【００４０】
図９で、連続コードは連続コードを出力する各ソースより供給される（ステップ９０２）。例えば、連続コードを出力するソース８０２は通信チャンネル１１０を通じて信号を受信する復調器１１２からなりうる（図１参照）。第１内部デコーダ４０２は連続コードを受けてデコーディングして第１デインタリーバ４０６に第１内部メッセージデータを出力する（ステップ９０４）。第１内部デコーダ４０２は第１ディレー部４０４にパリティデータを提供することによってパリティデータを再循環させる（ステップ９０６）。第１デインタリーバ４０６はデインタリービングされた第１内部メッセージデータを第１外部デコーダ４１２に出力する（ステップ９０７）。
【００４１】
また、連続コードがインタリービングされないように予め定められていて第１デインタリーバ４０６が存在しなければ、第１内部メッセージデータは第１内部デコーダ４０２より第１外部デコーダ４１２に直接出力される。
【００４２】
第１外部デコーダ４１２はデインタリービングされた第１内部メッセージデータをデコーディングしてインタリーバ４１４に第１外部メッセージデータを出力する（ステップ９０８）。第１外部デコーダ４１２は信頼性情報も生成して第２内部デコーダ４２０に出力する（ステップ９１０）。第１ディレー部４０４は第１パリティデータを遅延させて第２内部デコーダ４２０に出力する（ステップ９１２）。インタリーバ４１４は第１外部メッセージデータをインタリービングして第２内部デコーダ４２０に出力する（ステップ９１４）。
【００４３】
また、インタリーバ４１４は除去できるオプションである。インタリーバ４１４のない場合には、第１外部メッセージデータは第１外部デコーダ４１２より第２内部デコーダ４２０に直接出力される。
【００４４】
第２内部デコーダ４２０は信頼性情報と第１パリティデータによって動作して第１外部メッセージデータをデコーディングし、その結果、第２内部メッセージデータを生成して第２デインタリーバ４２２に出力する（ステップ９１６）。第２内部デコーダ４２０は第２パリティデータを第２ディレー部８０４に出力させることによって第２パリティデータを再循環させる（ステップ９１８）。第２デインタリーバ４２２はデインタリービングされた第２内部メッセージデータを第２外部デコーダ４２８に出力する（ステップ９２０）。
【００４５】
また、インタリーバ４１４が存在しなくてデインタリーバ４２２のない場合に、第２内部メッセージデータは第２内部デコーダ４２０から直接第２外部デコーダ４２８に出力される。
【００４６】
第２外部デコーダ４２８はデインタリービングされた第２内部メッセージデータをデコーディングして第２インタリーバ８１４に第２外部メッセージデータを出力する（ステップ９２２）。第２外部デコーダ４２８は信頼性情報を生成して第３内部デコーダ８２０に出力する（ステップ９２４）。図１０で、第２ディレー部８０４は第２パリティデータを遅延させて第３内部デコーダ８２０に出力する（ステップ９２６）。第２インタリーバ８１４は第２外部メッセージデータをインタリービングして第３内部デコーダ８２０に出力する（ステップ９２７）。
【００４７】
また、インタリーバ８１４は除去でき、この時には第２外部メッセージデータは第２外部デコーダ４２８から直接第３内部デコーダ８２０に出力される。
【００４８】
第３内部デコーダ８２０は第２外部デコーダ４２８から出力された信頼性情報と第２内部デコーダ４２０から出力された第２パリティデータを受け取って動作して、第２外部デコーダ４２８から出力された第２外部メッセージデータをデコーディングして第３デインタリーバ８２２に第３内部メッセージデータを出力する（ステップ９２８）。もし第３繰返し装置（図示せず）があるならば、第３内部デコーダ８２０は第３ディレー部（図示せず）に第３パリティデータを出力させて、パリティデータを再循環させる。第３デインタリーバ８２２は第３外部デコーダ８２８にデインタリービングされた第３内部メッセージデータを出力する（ステップ９３０）。
【００４９】
第３外部デコーダ８２８はデインタリービングされた第３内部メッセージデータをデコーディングして、第３外部メッセージデータを出力する。もし、第３繰返し装置（図示せず）があるならば、次のような動作が含まれる。すなわち、第３外部メッセージデータはオプションの他のインタリーバ（図示せず）に出力される（ステップ９３２）。また、第３外部デコーダ８２８は信頼性情報を生成して第４内部デコーダ（図示せず）に出力する（ステップ９３４）。
【００５０】
図１１は、本発明の一実施形態による第２内部デコーダ（例えば４２０）をより具体的に示した図である。ＲＳデコーダは、受信されたパケットが十分に小さい数のエラーで訂正できるパケットであるか、あるいは訂正できないパケットであるかの情報を含むＵＰ信号を生成して出力するロジック部１００６、及び受信されたパケットのバイトがエラー位置多項式の生成等によって訂正されたかを確認できる情報を含むＣＳ信号を生成して出力するロジック部１００８を具備する。
【００５１】
これに対して、デコーダ４２０は前記ＵＰ信号及び前記ＣＳ信号（図５参照）に基づいて、図７のような各ケースのブランチメトリック値に対するルクアップテーブルＬＵＴより１つのＬＵＴを選択するロジック部１０１０、図６のようなトレリス図で受信されたＶＳＢレベル信号に対応して４つの伝送データ対に対するブランチメトリック値を得るために前記選択されたＬＵＴ内を指示するためのインデキシングロジック部１０１２、ＡＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）部１０１４、及び逆追跡部１０１６を具備する。
【００５２】
前記インデキシングロジック部１０１２によって得られたブランチメトリック値はＡＣＳ部１０１４によって今までの蓄積値に合算され、合算された数値は相互比較されて、最も小さい合算値が選択されて出力される。ＡＣＳ部１０１４、及び逆追跡部１０１６は一般的によく知られているので、これ以上の説明は省略する。
【００５３】
前述したように、前記内部デコーダはＴＣＭデコーダであり、前記外部デコーダはＲＳデコーダである。これ以外にも、内部及び外部デコーダの各々に、回線コードを使用するビタビデコーダ及びＲＳデコーダの組み合わせを使用でき、あるいは内部及び外部デコーダの両方にＲＳデコーダを使用することができる。
【００５４】
以上により最適な実施の形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の当業者ならばこれより多様な変形及び均等な他の実施形態が可能なのは理解できるであろう。したがって、本発明の真の技術的な保護範囲は特許請求の範囲の技術的思想により定められるべきである。
【００５５】
【発明の効果】
以上のように、本発明による連続コードデコーダは、雑音の多い環境、すなわち、受信された信号が１４．９ｄＢより小さいＳＮＲを有する環境でも安定的にデコーディング処理できる。したがって、これを具備したデジタルテレビ受信装置でＶＳＢ信号を安定的に受信して映像処理することによって、デジタルテレビで歪曲なくきれいな映像をディスプレーできる。
【図面の簡単な説明】
【図１】従来の一般的な連続コードデコーダのブロック図である。
【図２】従来の連続コード繰返しデコーダのブロック図である。
【図３】本発明の一実施形態による連続コードデコーダのブロック図である。
【図４】本発明の一実施形態による連続コード繰返しデコーダのブロック図である。
【図５】本発明の一実施形態によって割り当てられた情報を示す図である。
【図６】本発明の一実施形態による内部デコーダのためのトレリス図の一例を示す図である。
【図７】本発明の一実施形態によるブランチメトリック値を示す図である。
【図８】本発明の一実施形態によるパイプライン状の連続コード繰返しデコーダのブロック図である。
【図９】本発明の一実施形態による連続コードデコーダの各部とその動作順序を示すフローチャートである。
【図１０】本発明の一実施形態による連続コードデコーダの各部とその動作順序を示すフローチャートである。
【図１１】第２内部デコーダをより具体的に示した図である。
【符号の説明】
４００ 連続コード繰返しデコーダ
４０２ 第１内部デコーダ
４０４ ディレー部
４０６ 第１デインタリーバ
４０８ 第１シンボルデインタリーバ
４１０ 第１回線デインタリーバ
４１２ 第１外部デコーダ
４１４ 第１インタリーバ
４１６ 第１回線インタリーバ
４１８ 第１シンボルインタリーバ
４２０ 第２内部デコーダ
４２２ 第２デインタリーバ
４２４ 第２シンボルデインタリーバ
４２６ 第２回線デインタリーバ
４２８ 第２外部デコーダ
４３０ 繰返し装置
【発明の属する技術分野】
本発明はデジタルテレビ（以下、“ＤＴＶ”と略称する）受信装置に係り、特にＤＴＶ受信装置のデコーダに関する。
【０００２】
【従来の技術】
最近ＤＴＶ分野では、頑強なＤＴＶ受信装置やデジタルセットトップボックスに関する研究が多く行なわれている。ＤＴＶ信号の送受信のための残留側波帯（Ｖｅｓｔｉｇｉａｌ Ｓｉｄｅ Ｂａｎｄ、以下“ＶＳＢ”と略称する）信号はＡＴＳＣ（Ａｄｖａｎｃｅｄ Ｔｅｌｅｖｉｓｉｏｎ Ｓｕｂｃｏｍｍｉｔｔｅｅ）で規定している。ところが、１つのキャリアを有するＶＳＢ信号形式の地上波放送信号は多重経路のチャンネル下で、ＤＴＶ受信装置によって受信し難い。したがって、雑音の多い多重経路のチャンネル下で、ＶＳＢ信号を安定的に受信できる頑強な受信装置は必須である。ここでは頑強な受信装置のために使われるデコーダについて言及する。
【０００３】
特に、デコーダでデコーディングされる連続コードは内部コード及び外部コードよりなる二重構造に符号化された形態のコードである。内部コードが外部コードを符号化する。内部コードは通信チャンネルから流入される殆どのエラーを訂正し、一般的な回線コードに当たる。外部コードは最初のデコーディング時に発生する大部分のデコーディングエラーを訂正する。リードソロモン（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ、以下“ＲＳ”と略称する）コードは主に外部コードに使われる。
【０００４】
図１は、従来の一般的な連続コードデコーダ１００のブロック図である。前記デコーダ１００は外部エンコーダ１０２、オプションのインタリーバ（ｉｎｔｅｒｌｅａｖｅｒ）１０４、内部エンコーダ１０６、変調器１０８、通信チャンネル１１０、復調器１１２、内部デコーダ１１４、前記インタリーバ１０４がある場合に存在するオプションのデインタリーバ１１６、及び外部デコーダ１１８を含む。
【０００５】
図２は、従来の連続コード繰返しデコーダ２００のブロック図である。図２の連続コード繰返しデコーダ２００はＡＴＳＣ８−ＶＳＢ信号を処理するデコーダである。前記デコーダ２００は第１内部ＴＣＭ（Ｔｒｅｌｌｉｓ Ｃｏｄｅｄ Ｍｏｄｕｌａｔｉｏｎ）デコーダ２０２、シンボルデインタリーバ２０６と回線デインタリーバ２０８よりなるオプションのデインタリーバ２０４、第１外部ＲＳデコーダ２１０、回線インタリーバ２１４とシンボルインタリーバ２１６よりなるオプションのインタリーバ２１２、内部ＴＣＭエンコーダ２１８、第２内部ＴＣＭデコーダ２２０、前記インタリーバ２１２がある場合に存在してシンボルデインタリーバ２２４と回線デインタリーバ２２６よりなるオプションの第２デインタリーバ２２２、及び第２外部ＲＳデコーダ２２８を含む。
【０００６】
図２を参照すれば、前記デコーダ２００はＡＷＧＮ（ａｄｄｉｔｉｖｅ ｗｈｉｔｅ Ｇａｕｓｓｉａｎ ｎｏｉｓｅ）チャンネル環境で動作するように設計される。８−ＶＳＢ信号規格についてのＡＴＳＣ標準は、１４．９ｄＢの最小Ｅｓ／Ｎｏ（ｅｎｅｒｇｙ ｐｅｒ ｓｙｍｂｏｌ）、またはＳＮＲ（ｓｉｇｎａｌｔｏ ｎｏｉｓｅ）で最大ＳＥＲ（ｓｅｇｍｅｎｔ ｅｒｒｏｒ ｒａｔｅ）が１．９３Ｅ−４の信号を受信した場合にも、安定的にデコーディング処理できるデコーダを要求する。
【０００７】
【発明が解決しようとする課題】
前記デコーダ２００は１４．９ｄＢ以上のＳＮＲを有する信号をデコーディングするので、今まではＡＴＳＣ標準を満たせるが、もっと雑音の多い環境、すなわち、受信された信号が１４．９ｄＢより小さいＳＮＲを有する環境では安定的にデコーディング処理できない問題点がある。
【０００８】
また、もし第１外部ＲＳデコーダ２１０でデコーディングされて出力された第１外部メッセージデータにエラーがあるならば、内部ＴＣＭエンコーダ２１８で生成されたパリティデータ（再エンコーディングされたデータ）にもエラーが存在する。この時、第２内部ＴＣＭデコーダ２２０はそういうエラーが訂正できない問題点がある。
【０００９】
したがって、本発明は、従来技術による符号化構造を維持しつつ、雑音の多い環境、すなわち、受信された信号が１４．９ｄＢより小さいＳＮＲを有する環境でも安定的にデコーディング処理できる連続コードデコーダ、及びその方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明による連続コードデコーダは、第１内部デコーダ、第１外部デコーダ、第２内部デコーダ、及び第２外部デコーダを具備する。
前記第１内部デコーダは入力される連続コードを表すデータをデコーディングして第１内部メッセージデータとパリティデータとを出力する。
前記第１外部デコーダは前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する。
前記第２内部デコーダは前記第１外部デコーダからの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部デコーダからの前記パリティデータを処理して、前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する。
前記第２外部デコーダは前記第２内部メッセージデータをデコーディングして出力する。
【００１１】
前記パリティデータは、第１パリティデータであり、前記第２外部デコーダは第２外部メッセージデータ及び信頼性情報を出力し、前記第２内部デコーダも第２パリティデータを出力し、前記連続コードデコーダは、第３内部デコーダ、及び第３外部デコーダをさらに具備できる。
前記第３内部デコーダは前記第２外部デコーダからの前記信頼性情報、前記第２外部メッセージデータ、及び前記第２内部デコーダからの前記第２パリティデータを処理して、前記第２外部メッセージデータをデコーディングした第３内部メッセージデータを出力する。
前記第３外部デコーダは前記第３内部メッセージデータをデコーディングして出力する。
【００１２】
前記連続コードデコーダは、前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作できる前記第１外部デコーダに出力するデインタリーバをさらに具備できる。
【００１３】
前記連続コードデコーダは、インタリーバ及びデインタリーバをさらに具備できる。前記インタリーバは前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作でき前記第２内部デコーダに出力し、前記デインタリーバは前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作でき前記第２外部デコーダに出力する。
【００１４】
前記連続コードデコーダは、第１ディレー部及び第２ディレー部をさらに具備できる。前記第１ディレー部は前記第２内部デコーダが前記第１パリティデータを受け取って動作する前に前記第１パリティデータを遅延させ、前記第２ディレー部は前記第３内部デコーダが前記第２パリティデータを受け取って動作する前に前記第２パリティデータを遅延させる。
【００１５】
前記第１内部デコーダは、ＴＣＭデコーダ、ビタビデコーダ、及びＲＳデコーダのうちいずれか１つであり、前記第１外部デコーダはリードソロモンデコーダであることを特徴とする。
【００１６】
前記第２内部デコーダは、受信されたシンボルについて前記受信シンボルを含むパケットが訂正できるか否か、及び前記受信シンボルを含むバイトが前記第１外部デコーダによって訂正されたか否かに対する情報に基づいて送信信号の符号化を示すトレリス図で全てのブランチに対する適切なブランチメトリック値を決定するように動作することを特徴とする。
【００１７】
本発明による連続コードのデコーディング方法は、次のような段階を具備する。
すなわち、本発明による連続コードのデコーディング方法では、まず、連続コードを表すデータを受信し、受信データをデコーディングして第１内部メッセージデータ及びパリティデータを出力する第１内部デコーディング段階を遂行する。次に、前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する第１外部デコーディング段階を遂行し、この第１外部デコーディング段階からの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部デコーディング段階からの前記パリティデータを処理して、前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する第２内部デコーディング段階を遂行する。その後、前記第２内部メッセージデータをデコーディングして出力する第２外部デコーディング段階を遂行する。
【００１８】
前記パリティデータは、第１パリティデータであり、前記第２外部デコーディング段階は第２外部メッセージデータ及び信頼性情報を出力し、前記第２内部デコーディング段階も第２パリティデータを出力し、前記連続コードのデコーディング方法は、次のような段階をさらに具備できる。すなわち、前記第２外部デコーディング段階からの前記信頼性情報、前記第２外部メッセージデータ、及び前記第２内部デコーディング段階からの前記第２パリティデータを処理して、前記第２外部メッセージデータをデコーディングした第３内部メッセージデータを出力する第３内部デコーディング段階、及び前記第３内部メッセージデータをデコーディングして出力する第３外部デコーディング段階をさらに遂行できる。
【００１９】
前記連続コードのデコーディング方法は、前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作でき前記第１外部デコーディング段階に出力するデインタリービング段階をさらに具備できる。
【００２０】
前記連続コードのデコーディング方法は、前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作でき前記第２内部デコーディング段階に出力するインタリービング段階、及び前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作でき前記第２外部デコーディング段階に出力するデインタリービング段階をさらに具備できる。
【００２１】
前記連続コードのデコーディング方法は、次のような段階をさらに具備できる。すなわち、前記第２内部デコーディング段階が前記第１パリティデータを受け取って動作する前に前記第１パリティデータを遅延させる第１ディレー段階、及び前記第３内部デコーディング段階が前記第２パリティデータを受け取って動作する前に前記第２パリティデータを遅延させる第２ディレー段階をさらに具備できる。
【００２２】
前記第１内部デコーディング段階は、ＴＣＭデコーディング、ビタビデコーディング、及びＲＳデコーディングのうちいずれか１つであり、前記第１外部デコーディング段階はＲＳデコーディングであることを特徴とする。
【００２３】
前記第２内部デコーディング段階は、受信されたシンボルについて、前記受信シンボルを含むパケットが訂正できるか否か、及び前記受信シンボルを含むバイトが前記第１外部デコーディング段階によって訂正されたか否かに対する情報に基づいて送信信号の符号化を示すトレリス図で全てのブランチに対する適切なブランチメトリック値を決定するように動作することを特徴とする。
【００２４】
【発明の実施の形態】
以下、添付した図面に基づき本発明の一実施の形態を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
図３は、本発明の一実施形態による連続コードデコーダ３００のブロック図である。前記連続コードデコーダ３００は第１内部デコーダ３０２（例えば、ＴＣＭデコーダ）、ディレー部３０４、第２内部デコーダ３２０（例えば、ＴＣＭデコーダ）、オプションであって、第１シンボルデインタリーバ３０８及び第１回線デインタリーバ３１０を含む第１デインタリーバ３０６、第１外部デコーダ３１２（例えば、ＲＳデコーダ）、オプションであって、第１回線インタリーバ３１６及び第１シンボルインタリーバ３１８を含む第１インタリーバ３１４、オプションであって、第２シンボルデインタリーバ３２４及び第２回線デインタリーバ３２６を含む第２デインタリーバ３２２、及び第２外部デコーダ３２８（例えば、ＲＳデコーダ）を具備する。
【００２５】
第１内部デコーダ３０２からのパリティデータは除去されず、ディレー部３０４に入力される。適切な遅延後にディレー部３０４はパリティデータを第２内部デコーダ３２０に出力する。ディレー部３０４は第１外部デコーダ３１２から出力される第１外部メッセージデータに同期されるように前記パリティデータを遅延させる。ディレー部３０４の適切な遅延は前記ＲＳデコーダ３１２で生じる遅延を補償して、前記パリティデータと前記第１外部メッセージデータとの間に同期が行われるようにする。
【００２６】
第２内部デコーダ３２０は第１外部デコーダ３１２より信頼性情報を受信する。前記信頼性情報は第１内部デコーダ３０２から出力される前記パリティデータの信頼性、及び第１外部デコーダ３１２で生成された第１外部メッセージデータの信頼性と関連している。すなわち、前記信頼性情報は後述する図５の表に記述されたように、ロー、ミドル、及びハイのように割り当てられてデータの信頼性に対する定性的な評価状態を表示する。
【００２７】
第１外部デコーダ３１２で、受信されたパケットのエラー数が第１外部デコーダ３１２のエラー訂正能力より大きくなれば（例えば、８−ＶＳＢで８個のエラー以上）、前記第１外部デコーダ３１２はパケットに含まれたエラーを訂正できない。前記第１外部デコーダ３１２はこの時のパケットが訂正できないことを知らせる信号を生成する。一方、エラー数が訂正できる範囲であれば、前記第１外部デコーダ３１２はエラー位置多項式を生成して訂正されたシンボルのエラー位置を知らせる信号を生成する。
【００２８】
本発明の一実施形態による連続コードデコーダ３００は第１外部デコーダ３１２よりの第１外部メッセージデータだけでなく、第１内部デコーダ３０２からのパリティデータ、及び第１外部デコーダ３１２よりの信頼性情報を利用することによって、従来技術に比べて性能が改善される。１４．９ｄＢ以上のＳＮＲの信号をデコーディングできる従来技術のデコーダ２００とは異なり、本発明の一実施形態による連続コードデコーダ３００は最小１４．６ｄＢ ＳＮＲの信号をデコーディングできる。
【００２９】
図６は、本発明の一実施形態による内部デコーダ３０２、３２０に対応するエンコーダのアルゴリズムを示すトレリス図（ここではエンコーダの２つのレジスタの状態が４つである）の一例である。図６は、符号化アルゴリズムによるエンコーダのレジスタの状態によって伝送されたデータを図示する。種々な符号化アルゴリズムの中で、本発明の実施形態では、かかるトレリス図を採択した。特に、図６のトレリス図６００は、次のような特徴を有するが、これに限定されるものではない。
【００３０】
６０２は、第１内部デコーダ３０２及び第２内部デコーダ３２０に対応するエンコーダの２つのレジスタの開始時の状態を示す。トレリス図６００に４つの状態が図示されている。６０４はエンコーダで新しい入力データを受信して他の論理状態にトランジションすることを示す。符号６０８はトランジション６０４の結果として現れる２つの出力値を示す。例えば、図６の例で、対応しているエンコーダ（図示せず）が論理状態“００”から“１０”に変わる時、“−３”または“５”が出力されて伝送される。
【００３１】
デコーダ３０２、３２０でのデコーディングは、一般的に、受信シンボルに対応してトレリス図６００内の色々な起りうるブランチにある多重候補ブランチメトリック値の中での選択、ＡＣＳ（Ａｄｄ−Ｃｏｍｐａｒｅ−Ｓｅｌｅｃｔ）過程、及び逆追跡過程を遂行する。ＡＣＳ過程及び逆追跡過程はよく知られている。これに対して、上記のような多重候補ブランチメトリック値の中から選ぶ過程は本発明の一実施形態で示される。かかる多重候補ブランチメトリック値は、ソフトデータでのユークリッド距離に基づいて計算される。
【００３２】
第１内部デコーダ３０２から出力されるパリティデータ及び第１外部メッセージデータは、０〜２５５レベルを表す８ビット量子化ができる８ビットデータとの意味で、ソフトデータとして見ることができる。
【００３３】
トレリス図６００の色々な起りうるブランチにあるブランチメトリック値は、第２内部デコーダ３２０で、第１外部デコーダ３１２から出力される信頼性情報及び第１内部デコーダ３０２から出力されるパリティデータによって加重値が与えられる。図７はそのような加重値を表す表である。“８−ＶＳＢ ｌｅｖｅｌ”に表示された一番目のコラムの値は、受信シンボルが有する数値を表す。この時、受信シンボルが有する数値はパリティビットデータ（１ビット）とメッセージデータ（２ビット）の結合になっている。
【００３４】
ブランチメトリック値が表示された４グループのコラムの各々には１６進数（０ｈ＝０１０，．．．，ｆｆｈ＝２５５１０）で表示した数値が現れている。コラムの各々のグループは４つの伝送データ対｛（−７、１）、（−５、３）、（−３、５）、（−１、７）｝のうちのいずれか１つに当たる。図６のトレリス図６００の例によって、各々のブランチでトランジションが生じる度に２つの出力値が発生する。コラムの各々のグループは第１ケースＣＡＳＥ１、第２ケースＣＡＳＥ２、及び第３ケースＣＡＳＥ３に分けられている。各ケースの数値はルークアップテーブル（ｌｏｏｋ−ｕｐ ｔａｂｌｅ、ＬＵＴ）を通じて定められるデータである。
【００３５】
図７のテーブルで各ケースの数値は次のように決定される。ケースの各々に８つの起りうるＶＳＢレベルがある。８−ＶＳＢレベルのうちいずれか１つについて、そのレベルで起りうる２つの出力の各々よりのユークリッド距離が決定され、両距離のうちで短い方が選択されてそれに対応する各ケースのコラムにあるブランチメトリック値として保存される。
【００３６】
図７の第１ケースＣＡＳＥ１のコラムにあるブランチメトリック値は、図５に図示されたように、第１外部デコーダ３１２より出力されるデータの信頼性程度がミドルであり、第１内部デコーダ３０２より出力されるパリティデータの信頼性程度もミドルの状態に対応する。
【００３７】
図４は、本発明の一実施形態による連続コード繰返しデコーダ４００のブロック図である。図４の連続コード繰返しデコーダ４００は第１内部デコーダ４０２（例えば、ＴＣＭデコーダ）、ディレー部４０４、第２内部デコーダ４２０（例えばＴＣＭデコーダ）オプションであって、第１シンボルデインタリーバ４０８及び第１回線デインタリーバ４１０を含む第１デインタリーバ４０６、第１外部デコーダ４１２（例えば、ＲＳデコーダ）、オプションであって、第１回線インタリーバ４１６及び第１シンボルインタリーバ４１８を含む第１インタリーバ４１４、オプションであって第２シンボルデインタリーバ４２４及び第２回線デインタリーバ４２６を含む第２デインタリーバ４２２、及び第２外部デコーダ４２８（例えば、ＲＳデコーダ）を具備する。
【００３８】
図４で、ユニット４０４及び４１４ないし４２８は所望のコーディングゲイン（ｇａｉｎ）とＢＥＲ（ｂｉｒ ｅｒｒｏｒ ｒａｔｅ）が達成されるまでパイプライン状に繰返される繰返し装置４３０である。言い換えれば、ユニット４３０は何回も繰返せる繰返し装置４３０である。これは、本発明の他の実施形態による連続コードのデコーディングに対する繰返しデコーダ８００のブロック図を示す図８にも図示されている。連続コード繰返しデコーダ８００は繰返し装置４３０及びこれと同じ繰返し装置８３０を含む。繰返し装置８３０はディレー部８０４、オプションであって第２回線インタリーバ８１６及び第２シンボルインタリーバ８１８を含む第２インタリーバ８１４、第３内部デコーダ８２０（例えば、ＴＣＭデコーダ）、オプションであって第３シンボルデインタリーバ８２４及び第３回線デインタリーバ８２６を含む第３デインタリーバ８２２、及び第３外部デコーダ８２８（例えば、ＲＳデコーダ）を具備する。
【００３９】
図９及び図１０は、本発明の一実施形態による連続コードデコーダの各部及びその動作順序を示すフローチャートである。図９及び図１０は、図８に図示された連続コード繰返しデコーダ８００の動作説明に利用される。
【００４０】
図９で、連続コードは連続コードを出力する各ソースより供給される（ステップ９０２）。例えば、連続コードを出力するソース８０２は通信チャンネル１１０を通じて信号を受信する復調器１１２からなりうる（図１参照）。第１内部デコーダ４０２は連続コードを受けてデコーディングして第１デインタリーバ４０６に第１内部メッセージデータを出力する（ステップ９０４）。第１内部デコーダ４０２は第１ディレー部４０４にパリティデータを提供することによってパリティデータを再循環させる（ステップ９０６）。第１デインタリーバ４０６はデインタリービングされた第１内部メッセージデータを第１外部デコーダ４１２に出力する（ステップ９０７）。
【００４１】
また、連続コードがインタリービングされないように予め定められていて第１デインタリーバ４０６が存在しなければ、第１内部メッセージデータは第１内部デコーダ４０２より第１外部デコーダ４１２に直接出力される。
【００４２】
第１外部デコーダ４１２はデインタリービングされた第１内部メッセージデータをデコーディングしてインタリーバ４１４に第１外部メッセージデータを出力する（ステップ９０８）。第１外部デコーダ４１２は信頼性情報も生成して第２内部デコーダ４２０に出力する（ステップ９１０）。第１ディレー部４０４は第１パリティデータを遅延させて第２内部デコーダ４２０に出力する（ステップ９１２）。インタリーバ４１４は第１外部メッセージデータをインタリービングして第２内部デコーダ４２０に出力する（ステップ９１４）。
【００４３】
また、インタリーバ４１４は除去できるオプションである。インタリーバ４１４のない場合には、第１外部メッセージデータは第１外部デコーダ４１２より第２内部デコーダ４２０に直接出力される。
【００４４】
第２内部デコーダ４２０は信頼性情報と第１パリティデータによって動作して第１外部メッセージデータをデコーディングし、その結果、第２内部メッセージデータを生成して第２デインタリーバ４２２に出力する（ステップ９１６）。第２内部デコーダ４２０は第２パリティデータを第２ディレー部８０４に出力させることによって第２パリティデータを再循環させる（ステップ９１８）。第２デインタリーバ４２２はデインタリービングされた第２内部メッセージデータを第２外部デコーダ４２８に出力する（ステップ９２０）。
【００４５】
また、インタリーバ４１４が存在しなくてデインタリーバ４２２のない場合に、第２内部メッセージデータは第２内部デコーダ４２０から直接第２外部デコーダ４２８に出力される。
【００４６】
第２外部デコーダ４２８はデインタリービングされた第２内部メッセージデータをデコーディングして第２インタリーバ８１４に第２外部メッセージデータを出力する（ステップ９２２）。第２外部デコーダ４２８は信頼性情報を生成して第３内部デコーダ８２０に出力する（ステップ９２４）。図１０で、第２ディレー部８０４は第２パリティデータを遅延させて第３内部デコーダ８２０に出力する（ステップ９２６）。第２インタリーバ８１４は第２外部メッセージデータをインタリービングして第３内部デコーダ８２０に出力する（ステップ９２７）。
【００４７】
また、インタリーバ８１４は除去でき、この時には第２外部メッセージデータは第２外部デコーダ４２８から直接第３内部デコーダ８２０に出力される。
【００４８】
第３内部デコーダ８２０は第２外部デコーダ４２８から出力された信頼性情報と第２内部デコーダ４２０から出力された第２パリティデータを受け取って動作して、第２外部デコーダ４２８から出力された第２外部メッセージデータをデコーディングして第３デインタリーバ８２２に第３内部メッセージデータを出力する（ステップ９２８）。もし第３繰返し装置（図示せず）があるならば、第３内部デコーダ８２０は第３ディレー部（図示せず）に第３パリティデータを出力させて、パリティデータを再循環させる。第３デインタリーバ８２２は第３外部デコーダ８２８にデインタリービングされた第３内部メッセージデータを出力する（ステップ９３０）。
【００４９】
第３外部デコーダ８２８はデインタリービングされた第３内部メッセージデータをデコーディングして、第３外部メッセージデータを出力する。もし、第３繰返し装置（図示せず）があるならば、次のような動作が含まれる。すなわち、第３外部メッセージデータはオプションの他のインタリーバ（図示せず）に出力される（ステップ９３２）。また、第３外部デコーダ８２８は信頼性情報を生成して第４内部デコーダ（図示せず）に出力する（ステップ９３４）。
【００５０】
図１１は、本発明の一実施形態による第２内部デコーダ（例えば４２０）をより具体的に示した図である。ＲＳデコーダは、受信されたパケットが十分に小さい数のエラーで訂正できるパケットであるか、あるいは訂正できないパケットであるかの情報を含むＵＰ信号を生成して出力するロジック部１００６、及び受信されたパケットのバイトがエラー位置多項式の生成等によって訂正されたかを確認できる情報を含むＣＳ信号を生成して出力するロジック部１００８を具備する。
【００５１】
これに対して、デコーダ４２０は前記ＵＰ信号及び前記ＣＳ信号（図５参照）に基づいて、図７のような各ケースのブランチメトリック値に対するルクアップテーブルＬＵＴより１つのＬＵＴを選択するロジック部１０１０、図６のようなトレリス図で受信されたＶＳＢレベル信号に対応して４つの伝送データ対に対するブランチメトリック値を得るために前記選択されたＬＵＴ内を指示するためのインデキシングロジック部１０１２、ＡＣＳ（Ａｄｄ Ｃｏｍｐａｒｅ Ｓｅｌｅｃｔ）部１０１４、及び逆追跡部１０１６を具備する。
【００５２】
前記インデキシングロジック部１０１２によって得られたブランチメトリック値はＡＣＳ部１０１４によって今までの蓄積値に合算され、合算された数値は相互比較されて、最も小さい合算値が選択されて出力される。ＡＣＳ部１０１４、及び逆追跡部１０１６は一般的によく知られているので、これ以上の説明は省略する。
【００５３】
前述したように、前記内部デコーダはＴＣＭデコーダであり、前記外部デコーダはＲＳデコーダである。これ以外にも、内部及び外部デコーダの各々に、回線コードを使用するビタビデコーダ及びＲＳデコーダの組み合わせを使用でき、あるいは内部及び外部デコーダの両方にＲＳデコーダを使用することができる。
【００５４】
以上により最適な実施の形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、本技術分野の当業者ならばこれより多様な変形及び均等な他の実施形態が可能なのは理解できるであろう。したがって、本発明の真の技術的な保護範囲は特許請求の範囲の技術的思想により定められるべきである。
【００５５】
【発明の効果】
以上のように、本発明による連続コードデコーダは、雑音の多い環境、すなわち、受信された信号が１４．９ｄＢより小さいＳＮＲを有する環境でも安定的にデコーディング処理できる。したがって、これを具備したデジタルテレビ受信装置でＶＳＢ信号を安定的に受信して映像処理することによって、デジタルテレビで歪曲なくきれいな映像をディスプレーできる。
【図面の簡単な説明】
【図１】従来の一般的な連続コードデコーダのブロック図である。
【図２】従来の連続コード繰返しデコーダのブロック図である。
【図３】本発明の一実施形態による連続コードデコーダのブロック図である。
【図４】本発明の一実施形態による連続コード繰返しデコーダのブロック図である。
【図５】本発明の一実施形態によって割り当てられた情報を示す図である。
【図６】本発明の一実施形態による内部デコーダのためのトレリス図の一例を示す図である。
【図７】本発明の一実施形態によるブランチメトリック値を示す図である。
【図８】本発明の一実施形態によるパイプライン状の連続コード繰返しデコーダのブロック図である。
【図９】本発明の一実施形態による連続コードデコーダの各部とその動作順序を示すフローチャートである。
【図１０】本発明の一実施形態による連続コードデコーダの各部とその動作順序を示すフローチャートである。
【図１１】第２内部デコーダをより具体的に示した図である。
【符号の説明】
４００ 連続コード繰返しデコーダ
４０２ 第１内部デコーダ
４０４ ディレー部
４０６ 第１デインタリーバ
４０８ 第１シンボルデインタリーバ
４１０ 第１回線デインタリーバ
４１２ 第１外部デコーダ
４１４ 第１インタリーバ
４１６ 第１回線インタリーバ
４１８ 第１シンボルインタリーバ
４２０ 第２内部デコーダ
４２２ 第２デインタリーバ
４２４ 第２シンボルデインタリーバ
４２６ 第２回線デインタリーバ
４２８ 第２外部デコーダ
４３０ 繰返し装置
Claims (21)
- 入力される連続コードを表すデータをデコーディングして第１内部メッセージデータとパリティデータとを出力する第１内部デコーダと、
前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する第１外部デコーダと、
前記第１外部デコーダからの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部デコーダからの前記パリティデータを処理して前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する第２内部デコーダと、
前記第２内部メッセージデータをデコーディングして出力する第２外部デコーダと、を具備することを特徴とする連続コードデコーダ。 - 前記パリティデータは、第１パリティデータであり、前記第２外部デコーダは第２外部メッセージデータ及び信頼性情報を出力し、前記第２内部デコーダも第２パリティデータを出力し、
前記連続コードデコーダは、
前記第２外部デコーダからの前記信頼性情報、前記第２外部メッセージデータ、及び前記第２内部デコーダからの前記第２パリティデータを処理して、前記第２外部メッセージデータをデコーディングした第３内部メッセージデータを出力する第３内部デコーダと、
前記第３内部メッセージデータをデコーディングして出力する第３外部デコーダと、をさらに具備することを特徴とする請求項１に記載の連続コードデコーダ。 - 前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作できる前記第１外部デコーダに出力するデインタリーバをさらに具備することを特徴とする請求項２に記載の連続コードデコーダ。
- 前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作できる前記第２内部デコーダに出力するインタリーバと、
前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作できる前記第２外部デコーダに出力するデインタリーバと、をさらに具備することを特徴とする請求項２に記載の連続コードデコーダ。 - 前記第２内部デコーダが前記第１パリティデータを受け取って動作する前に前記第１パリティデータを遅延させる第１ディレー部と、
前記第３内部デコーダが前記第２パリティデータを受け取って動作する前に前記第２パリティデータを遅延させる第２ディレー部と、をさらに具備することを特徴とする請求項２に記載の連続コードデコーダ。 - 前記第１内部デコーダは、
ＴＣＭデコーダ、ビタビデコーダ、及びリードソロモンデコーダのうちいずれか１つであり、前記第１外部デコーダはリードソロモンデコーダであることを特徴とする請求項１に記載の連続コードデコーダ。 - 前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作できる前記第１外部デコーダに出力するデインタリーバをさらに具備することを特徴とする請求項１に記載の連続コードデコーダ。
- 前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作できる前記第２内部デコーダに出力するインタリーバと、
前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作できる前記第２外部デコーダに出力するデインタリーバと、をさらに具備することを特徴とする請求項１に記載の連続コードデコーダ。 - 前記第２内部デコーダが前記パリティデータを受け取って動作する前に前記パリティデータを遅延させるディレー部をさらに具備することを特徴とする請求項１に記載の連続コードデコーダ。
- 前記第２内部デコーダは、
受信されたシンボルについて、前記受信シンボルを含むパケットが訂正できるか否か、及び前記受信シンボルを含むバイトが前記第１外部デコーダによって訂正されたか否かに対する情報に基づいて送信信号の符号化を表すトレリス図で全てのブランチに対する適切なブランチメトリック値を決定するように動作することを特徴とする請求項１に記載の連続コードデコーダ。 - 入力された連続コードを表すデータをデコーディングして第１内部メッセージデータとパリティデータとを出力する第１内部手段と、
前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する第１外部手段と、
前記第１外部手段からの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部手段からの前記パリティデータを処理して、前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する第２内部手段と、
前記第２内部メッセージデータをデコーディングして出力する第２外部手段と、を具備することを特徴とする連続コードデコーダ。 - 連続コードを表すデータを受信する段階と、
前記受信データをデコーディングして第１内部メッセージデータとパリティデータとを出力する第１内部デコーディング段階と、
前記第１内部メッセージデータをデコーディングして信頼性情報と第１外部メッセージデータとを出力する第１外部デコーディング段階と、
前記第１外部デコーディング段階からの前記信頼性情報、前記第１外部メッセージデータ、及び前記第１内部デコーディング段階からの前記パリティデータを処理して、前記第１外部メッセージデータをデコーディングした第２内部メッセージデータを出力する第２内部デコーディング段階と、
前記第２内部メッセージデータをデコーディングして出力する第２外部デコーディング段階と、を具備することを特徴とする連続コードのデコーディング方法。 - 前記パリティデータは、第１パリティデータであり、前記第２外部デコーディング段階は第２外部メッセージデータ及び信頼性情報を出力し、前記第２内部デコーディング段階も第２パリティデータを出力し、
前記連続コードのデコーディング方法は、
前記第２外部デコーディング段階からの前記信頼性情報、前記第２外部メッセージデータ、及び前記第２内部デコーディング段階からの前記第２パリティデータを処理して、前記第２外部メッセージデータをデコーディングした第３内部メッセージデータを出力する第３内部デコーディング段階と、
前記第３内部メッセージデータをデコーディングして出力する第３外部デコーディング段階と、をさらに具備することを特徴とする請求項１２に記載の連続コードのデコーディング方法。 - 前記第１内部メッセージデータをデインタリービングし、その記デインタリービングされた第１内部メッセージデータを受け取って動作できる前記第１外部デコーディング段階に出力するデインタリービング段階をさらに具備することを特徴とする請求項１３に記載の連続コードのデコーディング方法。
- 前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作できる前記第２内部デコーディング段階に出力するインタリービング段階と、
前記第２内部メッセージデータをデインタリービングして、そのデインタリービングされた第２内部メッセージデータを受け取って動作できる前記第２外部デコーディング段階に出力するデインタリービング段階と、をさらに具備することを特徴とする請求項１３に記載の連続コードのデコーディング方法。 - 前記第２内部デコーディング段階が前記第１パリティデータを受け取って動作する前に前記第１パリティデータを遅延させる第１ディレー段階と、
前記第３内部デコーディング段階が前記第２パリティデータを受け取って動作する前に前記第２パリティデータを遅延させる第２ディレー段階と、をさらに具備することを特徴とする請求項１３に記載の連続コードのデコーディング方法。 - 前記第１内部デコーディング段階は、
ＴＣＭデコーディング、ビタビデコーディング、及びリードソロモンデコーディングのうちいずれか１つであり、前記第１外部デコーディング段階はリードソロモンデコーディングであることを特徴とする請求項１２に記載の連続コードのデコーディング方法。 - 前記第１内部メッセージデータをデインタリービングし、そのデインタリービングされた第１内部メッセージデータを受け取って動作できる前記第１外部デコーディング段階に出力するデインタリービング段階をさらに具備することを特徴とする請求項１２に記載の連続コードのデコーディング方法。
- 前記第１外部メッセージデータをインタリービングし、そのインタリービングされた第１外部メッセージデータを受け取って動作できる前記第２内部デコーディング段階に出力するインタリービング段階と、
前記第２内部メッセージデータをデインタリービングし、そのデインタリービングされた第２内部メッセージデータを受け取って動作できる前記第２外部デコーディング段階に出力するデインタリービング段階と、をさらに具備することを特徴とする請求項１２に記載の連続コードのデコーディング方法。 - 前記第２内部デコーディング段階が前記パリティデータを受け取って動作する前に前記パリティデータを遅延させるディレー段階をさらに具備することを特徴とする請求項１２に記載の連続コードのデコーディング方法。
- 前記第２内部デコーディング段階は、
受信されたシンボルについて、前記受信シンボルを含むパケットが訂正できるか否か、及び前記受信シンボルを含むバイトが前記第１外部デコーディング段階によって訂正されたか否かに対する情報に基づいて送信信号の符号化を表すトレリス図で全てのブランチに対する適切なブランチメトリック値を決定するように動作することを特徴とする請求項１２に記載の連続コードのデコーディング方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/325,833 US7047474B2 (en) | 2002-12-23 | 2002-12-23 | Decoding concatenated codes via parity bit recycling |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004208269A JP2004208269A (ja) | 2004-07-22 |
| JP4284125B2 true JP4284125B2 (ja) | 2009-06-24 |
Family
ID=32468977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003207455A Expired - Fee Related JP4284125B2 (ja) | 2002-12-23 | 2003-08-13 | パリティビットを再循環させる連続コードデコーダ及びその方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7047474B2 (ja) |
| JP (1) | JP4284125B2 (ja) |
| KR (1) | KR100524961B1 (ja) |
| CN (1) | CN100428635C (ja) |
| FR (1) | FR2849304B1 (ja) |
| TW (1) | TWI262658B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140059740A (ko) * | 2012-11-08 | 2014-05-16 | 에스케이 하이닉스 메모리 솔루션 인코퍼레이티드 | 인터리빙하는 터보-곱 코드들(tpc) |
Families Citing this family (156)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10129627B2 (en) * | 2001-12-21 | 2018-11-13 | One-E-Way, Inc. | Wireless digital audio music system |
| US9282396B2 (en) * | 2001-12-21 | 2016-03-08 | One-E-Way Inc. | Wireless digital audio music system |
| US7412294B1 (en) * | 2001-12-21 | 2008-08-12 | Woolfork C Earl | Wireless digital audio system |
| US7447984B2 (en) * | 2005-04-01 | 2008-11-04 | Broadcom Corporation | System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave |
| US7673222B2 (en) * | 2005-07-15 | 2010-03-02 | Mediatek Incorporation | Error-correcting apparatus including multiple error-correcting modules functioning in parallel and related method |
| US8286051B2 (en) * | 2005-07-15 | 2012-10-09 | Mediatek Inc. | Method and apparatus for burst error detection and digital communication device |
| US7603591B2 (en) * | 2005-07-19 | 2009-10-13 | Mediatek Incorporation | Apparatus selectively adopting different determining criteria in erasure marking procedure when performing decoding process, and method thereof |
| US7712008B2 (en) * | 2006-01-26 | 2010-05-04 | Agere Systems Inc. | Systems and methods for error reduction associated with information transfer |
| EP2008464A4 (en) * | 2006-04-03 | 2014-10-29 | Lg Electronics Inc | METHOD AND DEVICE FOR ENCODING / DECODING A MODIFIABLE SCALE VIDEO SIGNAL |
| US7801200B2 (en) * | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code dependency reduction |
| US7779331B2 (en) | 2006-07-31 | 2010-08-17 | Agere Systems Inc. | Systems and methods for tri-column code based error reduction |
| US7802163B2 (en) * | 2006-07-31 | 2010-09-21 | Agere Systems Inc. | Systems and methods for code based error reduction |
| US8271863B2 (en) * | 2006-10-18 | 2012-09-18 | Marvell World Trade Ltd. | Forward decision aided nonlinear Viterbi detector |
| US7971125B2 (en) * | 2007-01-08 | 2011-06-28 | Agere Systems Inc. | Systems and methods for prioritizing error correction data |
| US8359522B2 (en) | 2007-05-01 | 2013-01-22 | Texas A&M University System | Low density parity check decoder for regular LDPC codes |
| US7930621B2 (en) * | 2007-06-01 | 2011-04-19 | Agere Systems Inc. | Systems and methods for LDPC decoding with post processing |
| US8196002B2 (en) * | 2007-06-01 | 2012-06-05 | Agere Systems Inc. | Systems and methods for joint LDPC encoding and decoding |
| KR100916702B1 (ko) * | 2007-09-05 | 2009-09-11 | 에스케이 텔레콤주식회사 | 전송 스트림 패킷의 채널 디코딩 장치 및 그 방법 |
| EP2179509A4 (en) * | 2007-09-28 | 2011-05-18 | Agere Systems Inc | SYSTEMS AND METHOD FOR DATA PROCESSING WITH REDUCED COMPLEXITY |
| CN101179279B (zh) * | 2007-11-27 | 2012-11-07 | 浙江大学 | 适合于加性白高斯噪声信道的无速率码编译码方法 |
| US8161348B2 (en) * | 2008-02-05 | 2012-04-17 | Agere Systems Inc. | Systems and methods for low cost LDPC decoding |
| US8245104B2 (en) * | 2008-05-02 | 2012-08-14 | Lsi Corporation | Systems and methods for queue based data detection and decoding |
| CN101743690B (zh) * | 2008-05-19 | 2014-05-28 | 艾格瑞***有限公司 | 用于缩减数据检测器反馈回路中等待时间的***和方法 |
| US8660220B2 (en) * | 2008-09-05 | 2014-02-25 | Lsi Corporation | Reduced frequency data processing using a matched filter set front end |
| US8245120B2 (en) * | 2008-09-17 | 2012-08-14 | Lsi Corporation | Power reduced queue based data detection and decoding systems and methods for using such |
| CN102037513A (zh) * | 2008-11-20 | 2011-04-27 | Lsi公司 | 用于噪声降低的数据检测的***和方法 |
| US7990642B2 (en) * | 2009-04-17 | 2011-08-02 | Lsi Corporation | Systems and methods for storage channel testing |
| EP2425430A4 (en) | 2009-04-28 | 2012-10-03 | Lsi Corp | SYSTEMS AND METHODS FOR DYNAMIC SCALING IN A READING DATA PROCESSING SYSTEM |
| US8443267B2 (en) * | 2009-04-28 | 2013-05-14 | Lsi Corporation | Systems and methods for hard decision assisted decoding |
| US8250434B2 (en) * | 2009-06-18 | 2012-08-21 | Lsi Corporation | Systems and methods for codec usage control during storage pre-read |
| US8352841B2 (en) | 2009-06-24 | 2013-01-08 | Lsi Corporation | Systems and methods for out of order Y-sample memory management |
| US8458553B2 (en) | 2009-07-28 | 2013-06-04 | Lsi Corporation | Systems and methods for utilizing circulant parity in a data processing system |
| US8312343B2 (en) * | 2009-07-28 | 2012-11-13 | Lsi Corporation | Systems and methods for re-using decoding parity in a detector circuit |
| US8250431B2 (en) * | 2009-07-30 | 2012-08-21 | Lsi Corporation | Systems and methods for phase dependent data detection in iterative decoding |
| US8321746B2 (en) | 2009-07-30 | 2012-11-27 | Lsi Corporation | Systems and methods for quasi-cyclic LDPC code production and decoding |
| US8266505B2 (en) | 2009-08-12 | 2012-09-11 | Lsi Corporation | Systems and methods for retimed virtual data processing |
| US8176404B2 (en) * | 2009-09-09 | 2012-05-08 | Lsi Corporation | Systems and methods for stepped data retry in a storage system |
| US8688873B2 (en) | 2009-12-31 | 2014-04-01 | Lsi Corporation | Systems and methods for monitoring out of order data decoding |
| US8683306B2 (en) * | 2010-01-04 | 2014-03-25 | Lsi Corporation | Systems and methods for data detection including dynamic scaling |
| US8578253B2 (en) | 2010-01-04 | 2013-11-05 | Lsi Corporation | Systems and methods for updating detector parameters in a data processing circuit |
| US8743936B2 (en) * | 2010-01-05 | 2014-06-03 | Lsi Corporation | Systems and methods for determining noise components in a signal set |
| US8924811B1 (en) * | 2010-01-12 | 2014-12-30 | Lockheed Martin Corporation | Fast, efficient architectures for inner and outer decoders for serial concatenated convolutional codes |
| US8161351B2 (en) | 2010-03-30 | 2012-04-17 | Lsi Corporation | Systems and methods for efficient data storage |
| US9343082B2 (en) | 2010-03-30 | 2016-05-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for detecting head contact |
| US8418019B2 (en) | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
| US8527831B2 (en) | 2010-04-26 | 2013-09-03 | Lsi Corporation | Systems and methods for low density parity check data decoding |
| US8443249B2 (en) | 2010-04-26 | 2013-05-14 | Lsi Corporation | Systems and methods for low density parity check data encoding |
| US8381071B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for decoder sharing between data sets |
| US8381074B1 (en) | 2010-05-21 | 2013-02-19 | Lsi Corporation | Systems and methods for utilizing a centralized queue based data processing circuit |
| US8208213B2 (en) | 2010-06-02 | 2012-06-26 | Lsi Corporation | Systems and methods for hybrid algorithm gain adaptation |
| US8681439B2 (en) | 2010-09-13 | 2014-03-25 | Lsi Corporation | Systems and methods for handling sector gaps in inter-track interference compensation |
| US8295001B2 (en) | 2010-09-21 | 2012-10-23 | Lsi Corporation | Systems and methods for low latency noise cancellation |
| US9219469B2 (en) | 2010-09-21 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for filter constraint estimation |
| US8661071B2 (en) | 2010-10-11 | 2014-02-25 | Lsi Corporation | Systems and methods for partially conditioned noise predictive equalization |
| US8560930B2 (en) | 2010-10-11 | 2013-10-15 | Lsi Corporation | Systems and methods for multi-level quasi-cyclic low density parity check codes |
| US8385014B2 (en) | 2010-10-11 | 2013-02-26 | Lsi Corporation | Systems and methods for identifying potential media failure |
| US8443250B2 (en) | 2010-10-11 | 2013-05-14 | Lsi Corporation | Systems and methods for error correction using irregular low density parity check codes |
| US8750447B2 (en) | 2010-11-02 | 2014-06-10 | Lsi Corporation | Systems and methods for variable thresholding in a pattern detector |
| US8667039B2 (en) | 2010-11-17 | 2014-03-04 | Lsi Corporation | Systems and methods for variance dependent normalization for branch metric calculation |
| US8566379B2 (en) | 2010-11-17 | 2013-10-22 | Lsi Corporation | Systems and methods for self tuning target adaptation |
| US8810940B2 (en) | 2011-02-07 | 2014-08-19 | Lsi Corporation | Systems and methods for off track error recovery |
| US8699167B2 (en) | 2011-02-16 | 2014-04-15 | Lsi Corporation | Systems and methods for data detection using distance based tuning |
| US8446683B2 (en) | 2011-02-22 | 2013-05-21 | Lsi Corporation | Systems and methods for data pre-coding calibration |
| US8693120B2 (en) | 2011-03-17 | 2014-04-08 | Lsi Corporation | Systems and methods for sample averaging in data processing |
| US8854753B2 (en) | 2011-03-17 | 2014-10-07 | Lsi Corporation | Systems and methods for auto scaling in a data processing system |
| US8670955B2 (en) | 2011-04-15 | 2014-03-11 | Lsi Corporation | Systems and methods for reliability assisted noise predictive filtering |
| US8887034B2 (en) | 2011-04-15 | 2014-11-11 | Lsi Corporation | Systems and methods for short media defect detection |
| US8611033B2 (en) | 2011-04-15 | 2013-12-17 | Lsi Corporation | Systems and methods for selective decoder input data processing |
| US8499231B2 (en) | 2011-06-24 | 2013-07-30 | Lsi Corporation | Systems and methods for reduced format non-binary decoding |
| US8566665B2 (en) | 2011-06-24 | 2013-10-22 | Lsi Corporation | Systems and methods for error correction using low density parity check codes using multiple layer check equations |
| US8560929B2 (en) | 2011-06-24 | 2013-10-15 | Lsi Corporation | Systems and methods for non-binary decoding |
| US8862972B2 (en) | 2011-06-29 | 2014-10-14 | Lsi Corporation | Low latency multi-detector noise cancellation |
| US8650451B2 (en) | 2011-06-30 | 2014-02-11 | Lsi Corporation | Stochastic stream decoding of binary LDPC codes |
| US8595576B2 (en) | 2011-06-30 | 2013-11-26 | Lsi Corporation | Systems and methods for evaluating and debugging LDPC iterative decoders |
| US8566666B2 (en) | 2011-07-11 | 2013-10-22 | Lsi Corporation | Min-sum based non-binary LDPC decoder |
| US8819527B2 (en) | 2011-07-19 | 2014-08-26 | Lsi Corporation | Systems and methods for mitigating stubborn errors in a data processing system |
| US8830613B2 (en) | 2011-07-19 | 2014-09-09 | Lsi Corporation | Storage media inter-track interference cancellation |
| US8879182B2 (en) | 2011-07-19 | 2014-11-04 | Lsi Corporation | Storage media inter-track interference cancellation |
| US8539328B2 (en) | 2011-08-19 | 2013-09-17 | Lsi Corporation | Systems and methods for noise injection driven parameter selection |
| US8854754B2 (en) | 2011-08-19 | 2014-10-07 | Lsi Corporation | Systems and methods for local iteration adjustment |
| US9026572B2 (en) | 2011-08-29 | 2015-05-05 | Lsi Corporation | Systems and methods for anti-causal noise predictive filtering in a data channel |
| US8756478B2 (en) | 2011-09-07 | 2014-06-17 | Lsi Corporation | Multi-level LDPC layer decoder |
| US8656249B2 (en) | 2011-09-07 | 2014-02-18 | Lsi Corporation | Multi-level LDPC layer decoder |
| US8661324B2 (en) | 2011-09-08 | 2014-02-25 | Lsi Corporation | Systems and methods for non-binary decoding biasing control |
| US8681441B2 (en) | 2011-09-08 | 2014-03-25 | Lsi Corporation | Systems and methods for generating predictable degradation bias |
| US8767333B2 (en) | 2011-09-22 | 2014-07-01 | Lsi Corporation | Systems and methods for pattern dependent target adaptation |
| US8850276B2 (en) | 2011-09-22 | 2014-09-30 | Lsi Corporation | Systems and methods for efficient data shuffling in a data processing system |
| US8578241B2 (en) | 2011-10-10 | 2013-11-05 | Lsi Corporation | Systems and methods for parity sharing data processing |
| US8479086B2 (en) | 2011-10-03 | 2013-07-02 | Lsi Corporation | Systems and methods for efficient parameter modification |
| US8689062B2 (en) | 2011-10-03 | 2014-04-01 | Lsi Corporation | Systems and methods for parameter selection using reliability information |
| US8862960B2 (en) | 2011-10-10 | 2014-10-14 | Lsi Corporation | Systems and methods for parity shared data encoding |
| US8996597B2 (en) | 2011-10-12 | 2015-03-31 | Lsi Corporation | Nyquist constrained digital finite impulse response filter |
| US8707144B2 (en) | 2011-10-17 | 2014-04-22 | Lsi Corporation | LDPC decoder with targeted symbol flipping |
| US8788921B2 (en) | 2011-10-27 | 2014-07-22 | Lsi Corporation | Detector with soft pruning |
| US8443271B1 (en) | 2011-10-28 | 2013-05-14 | Lsi Corporation | Systems and methods for dual process data decoding |
| US8604960B2 (en) | 2011-10-28 | 2013-12-10 | Lsi Corporation | Oversampled data processing circuit with multiple detectors |
| US8683309B2 (en) | 2011-10-28 | 2014-03-25 | Lsi Corporation | Systems and methods for ambiguity based decode algorithm modification |
| US8527858B2 (en) | 2011-10-28 | 2013-09-03 | Lsi Corporation | Systems and methods for selective decode algorithm modification |
| US8700981B2 (en) | 2011-11-14 | 2014-04-15 | Lsi Corporation | Low latency enumeration endec |
| US8751913B2 (en) | 2011-11-14 | 2014-06-10 | Lsi Corporation | Systems and methods for reduced power multi-layer data decoding |
| US8760991B2 (en) | 2011-11-14 | 2014-06-24 | Lsi Corporation | Systems and methods for post processing gain correction |
| US8531320B2 (en) | 2011-11-14 | 2013-09-10 | Lsi Corporation | Systems and methods for memory efficient data decoding |
| US8719686B2 (en) | 2011-11-22 | 2014-05-06 | Lsi Corporation | Probability-based multi-level LDPC decoder |
| US8631300B2 (en) | 2011-12-12 | 2014-01-14 | Lsi Corporation | Systems and methods for scalable data processing shut down |
| US8625221B2 (en) | 2011-12-15 | 2014-01-07 | Lsi Corporation | Detector pruning control system |
| US8819515B2 (en) | 2011-12-30 | 2014-08-26 | Lsi Corporation | Mixed domain FFT-based non-binary LDPC decoder |
| US8707123B2 (en) | 2011-12-30 | 2014-04-22 | Lsi Corporation | Variable barrel shifter |
| US8751889B2 (en) | 2012-01-31 | 2014-06-10 | Lsi Corporation | Systems and methods for multi-pass alternate decoding |
| US8850295B2 (en) | 2012-02-01 | 2014-09-30 | Lsi Corporation | Symbol flipping data processor |
| US8775896B2 (en) | 2012-02-09 | 2014-07-08 | Lsi Corporation | Non-binary LDPC decoder with low latency scheduling |
| US8749907B2 (en) | 2012-02-14 | 2014-06-10 | Lsi Corporation | Systems and methods for adaptive decoder message scaling |
| US8782486B2 (en) | 2012-03-05 | 2014-07-15 | Lsi Corporation | Systems and methods for multi-matrix data processing |
| US8610608B2 (en) | 2012-03-08 | 2013-12-17 | Lsi Corporation | Systems and methods for reduced latency loop correction |
| US8731115B2 (en) | 2012-03-08 | 2014-05-20 | Lsi Corporation | Systems and methods for data processing including pre-equalizer noise suppression |
| US8873182B2 (en) | 2012-03-09 | 2014-10-28 | Lsi Corporation | Multi-path data processing system |
| US8977937B2 (en) | 2012-03-16 | 2015-03-10 | Lsi Corporation | Systems and methods for compression driven variable rate decoding in a data processing system |
| US9230596B2 (en) | 2012-03-22 | 2016-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for variable rate coding in a data processing system |
| US9043684B2 (en) | 2012-03-22 | 2015-05-26 | Lsi Corporation | Systems and methods for variable redundancy data protection |
| US8612826B2 (en) | 2012-05-17 | 2013-12-17 | Lsi Corporation | Systems and methods for non-binary LDPC encoding |
| US8880986B2 (en) | 2012-05-30 | 2014-11-04 | Lsi Corporation | Systems and methods for improved data detection processing |
| US8930780B2 (en) | 2012-08-28 | 2015-01-06 | Lsi Corporation | Systems and methods for non-zero syndrome based processing |
| US9324372B2 (en) | 2012-08-28 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for local iteration randomization in a data decoder |
| US9019647B2 (en) | 2012-08-28 | 2015-04-28 | Lsi Corporation | Systems and methods for conditional positive feedback data decoding |
| US8751915B2 (en) | 2012-08-28 | 2014-06-10 | Lsi Corporation | Systems and methods for selectable positive feedback data processing |
| US8949702B2 (en) | 2012-09-14 | 2015-02-03 | Lsi Corporation | Systems and methods for detector side trapping set mitigation |
| US9112531B2 (en) | 2012-10-15 | 2015-08-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced local iteration randomization in a data decoder |
| US8634152B1 (en) | 2012-10-15 | 2014-01-21 | Lsi Corporation | Systems and methods for throughput enhanced data detection in a data processing circuit |
| US9048870B2 (en) | 2012-11-19 | 2015-06-02 | Lsi Corporation | Low density parity check decoder with flexible saturation |
| US9130589B2 (en) | 2012-12-19 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Low density parity check decoder with dynamic scaling |
| US8929009B2 (en) | 2012-12-19 | 2015-01-06 | Lsi Corporation | Irregular low density parity check decoder with low syndrome error handling |
| US8773791B1 (en) | 2013-01-14 | 2014-07-08 | Lsi Corporation | Systems and methods for X-sample based noise cancellation |
| US9003263B2 (en) | 2013-01-15 | 2015-04-07 | Lsi Corporation | Encoder and decoder generation by state-splitting of directed graph |
| US9009557B2 (en) | 2013-01-21 | 2015-04-14 | Lsi Corporation | Systems and methods for reusing a layered decoder to yield a non-layered result |
| US8885276B2 (en) | 2013-02-14 | 2014-11-11 | Lsi Corporation | Systems and methods for shared layer data decoding |
| US8930792B2 (en) | 2013-02-14 | 2015-01-06 | Lsi Corporation | Systems and methods for distributed low density parity check decoding |
| US9214959B2 (en) | 2013-02-19 | 2015-12-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for skip layer data decoding |
| US9048873B2 (en) | 2013-03-13 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-stage encoding of concatenated low density parity check codes |
| US8797668B1 (en) | 2013-03-13 | 2014-08-05 | Lsi Corporation | Systems and methods for penalty based multi-variant encoding |
| US9048874B2 (en) | 2013-03-15 | 2015-06-02 | Lsi Corporation | Min-sum based hybrid non-binary low density parity check decoder |
| US9281843B2 (en) | 2013-03-22 | 2016-03-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for reduced constraint code data processing |
| US9048867B2 (en) | 2013-05-21 | 2015-06-02 | Lsi Corporation | Shift register-based layered low density parity check decoder |
| US9274889B2 (en) | 2013-05-29 | 2016-03-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for data processing using global iteration result reuse |
| US8959414B2 (en) | 2013-06-13 | 2015-02-17 | Lsi Corporation | Systems and methods for hybrid layer data decoding |
| US8917466B1 (en) | 2013-07-17 | 2014-12-23 | Lsi Corporation | Systems and methods for governing in-flight data sets in a data processing system |
| US8817404B1 (en) | 2013-07-18 | 2014-08-26 | Lsi Corporation | Systems and methods for data processing control |
| US9196299B2 (en) | 2013-08-23 | 2015-11-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for enhanced data encoding and decoding |
| US8908307B1 (en) | 2013-08-23 | 2014-12-09 | Lsi Corporation | Systems and methods for hard disk drive region based data encoding |
| US9047882B2 (en) | 2013-08-30 | 2015-06-02 | Lsi Corporation | Systems and methods for multi-level encoding and decoding |
| US9129651B2 (en) | 2013-08-30 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Array-reader based magnetic recording systems with quadrature amplitude modulation |
| US9298720B2 (en) | 2013-09-17 | 2016-03-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for fragmented data recovery |
| CN104518801A (zh) | 2013-09-29 | 2015-04-15 | Lsi公司 | 非二进制的分层低密度奇偶校验解码器 |
| US9219503B2 (en) | 2013-10-16 | 2015-12-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for multi-algorithm concatenation encoding and decoding |
| US9323606B2 (en) | 2013-11-21 | 2016-04-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for FAID follower decoding |
| US9130599B2 (en) | 2013-12-24 | 2015-09-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods of converting detector output to multi-level soft information |
| RU2014104571A (ru) | 2014-02-10 | 2015-08-20 | ЭлЭсАй Корпорейшн | Системы и способы для эффективного с точки зрения площади кодирования данных |
| US9378765B2 (en) | 2014-04-03 | 2016-06-28 | Seagate Technology Llc | Systems and methods for differential message scaling in a decoding process |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457704A (en) * | 1993-05-21 | 1995-10-10 | At&T Ipm Corp. | Post processing method and apparatus for symbol reliability generation |
| JP2814997B2 (ja) * | 1996-08-08 | 1998-10-27 | 株式会社アドバンテスト | 半導体試験装置 |
| US5875199A (en) * | 1996-08-22 | 1999-02-23 | Lsi Logic Corporation | Video device with reed-solomon erasure decoder and method thereof |
| US5983383A (en) | 1997-01-17 | 1999-11-09 | Qualcom Incorporated | Method and apparatus for transmitting and receiving concatenated code data |
| CN1133276C (zh) * | 1999-11-12 | 2003-12-31 | 深圳市中兴通讯股份有限公司 | 一种高速并行级联码的译码方法及译码器 |
| US6810502B2 (en) | 2000-01-28 | 2004-10-26 | Conexant Systems, Inc. | Iteractive decoder employing multiple external code error checks to lower the error floor |
| US6606724B1 (en) * | 2000-01-28 | 2003-08-12 | Conexant Systems, Inc. | Method and apparatus for decoding of a serially concatenated block and convolutional code |
| FR2808632B1 (fr) * | 2000-05-03 | 2002-06-28 | Mitsubishi Electric Inf Tech | Procede de turbo-decodage avec reencodage des informations erronees et retroaction |
-
2002
- 2002-12-23 US US10/325,833 patent/US7047474B2/en not_active Expired - Fee Related
-
2003
- 2003-05-06 KR KR10-2003-0028597A patent/KR100524961B1/ko not_active IP Right Cessation
- 2003-05-16 TW TW092113291A patent/TWI262658B/zh not_active IP Right Cessation
- 2003-06-11 CN CNB031411398A patent/CN100428635C/zh not_active Expired - Fee Related
- 2003-06-13 FR FR0307155A patent/FR2849304B1/fr not_active Expired - Fee Related
- 2003-08-13 JP JP2003207455A patent/JP4284125B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140059740A (ko) * | 2012-11-08 | 2014-05-16 | 에스케이 하이닉스 메모리 솔루션 인코퍼레이티드 | 인터리빙하는 터보-곱 코드들(tpc) |
| KR101588306B1 (ko) | 2012-11-08 | 2016-01-26 | 에스케이 하이닉스 메모리 솔루션 인코퍼레이티드 | 인터리빙하는 터보-곱 코드들(tpc) |
Also Published As
| Publication number | Publication date |
|---|---|
| US7047474B2 (en) | 2006-05-16 |
| FR2849304B1 (fr) | 2014-09-12 |
| CN1510842A (zh) | 2004-07-07 |
| FR2849304A1 (fr) | 2004-06-25 |
| TW200412034A (en) | 2004-07-01 |
| CN100428635C (zh) | 2008-10-22 |
| KR20040057873A (ko) | 2004-07-02 |
| JP2004208269A (ja) | 2004-07-22 |
| TWI262658B (en) | 2006-09-21 |
| US20040123217A1 (en) | 2004-06-24 |
| KR100524961B1 (ko) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4284125B2 (ja) | パリティビットを再循環させる連続コードデコーダ及びその方法 | |
| KR100811184B1 (ko) | 아우터 인코더 및 그 방법 | |
| JP5232865B2 (ja) | デジタルテレビジョンシステムのプリアンブル | |
| KR101191182B1 (ko) | 디지털 방송 시스템 및 처리 방법 | |
| JP5534528B2 (ja) | 信号を復号する装置および方法 | |
| US6606724B1 (en) | Method and apparatus for decoding of a serially concatenated block and convolutional code | |
| US20080201628A1 (en) | Apparatus and method for determining a detected punctured position in punctured convolutional codes | |
| US20100199145A1 (en) | Method and apparatus for turbo encoding | |
| US8108749B2 (en) | Diversity combining iterative decoder | |
| KR19980075608A (ko) | 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치 | |
| US7584407B2 (en) | Decoder and method for performing decoding operation using map algorithm in mobile communication system | |
| JP4729726B2 (ja) | 誤り訂正装置、受信装置、誤り訂正方法および誤り訂正プログラム | |
| US9210429B2 (en) | Encoder of E-8VSB forward error correction for digital television system of ATSC | |
| KR100842083B1 (ko) | 듀얼 전송 스트림을 인코딩하는 트렐리스 인코더 | |
| US8861581B2 (en) | Receivers for processing vestigial sideband signals and processing methods thereof | |
| JPWO2019176147A1 (ja) | 無線通信システム | |
| JP2000049625A (ja) | 誤り訂正方式 | |
| JP2010278641A (ja) | ビタビ復号装置および地上デジタル放送受信装置 | |
| JP2000078113A (ja) | 受信装置および方法、並びに提供媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |