KR20040057873A - 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법 - Google Patents

패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법 Download PDF

Info

Publication number
KR20040057873A
KR20040057873A KR1020030028597A KR20030028597A KR20040057873A KR 20040057873 A KR20040057873 A KR 20040057873A KR 1020030028597 A KR1020030028597 A KR 1020030028597A KR 20030028597 A KR20030028597 A KR 20030028597A KR 20040057873 A KR20040057873 A KR 20040057873A
Authority
KR
South Korea
Prior art keywords
internal
decoder
external
message data
data
Prior art date
Application number
KR1020030028597A
Other languages
English (en)
Other versions
KR100524961B1 (ko
Inventor
이도준
사토마사끼
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20040057873A publication Critical patent/KR20040057873A/ko
Application granted granted Critical
Publication of KR100524961B1 publication Critical patent/KR100524961B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/253—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2948—Iterative decoding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Television Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법이 개시된다. 상기 연속 코드 디코더는, 잡음이 많은 환경, 즉, 수신된 신호가 14.9dB 보다 작은 SNR을 가지는 환경에서도 안정적으로 디코딩 처리할 수 있다. 따라서, 이를 구비한 디지털 텔레비전 수신 장치로 VSB 신호를 안정적으로 수신하여 영상 처리함으로써, 디지털 텔레비전에서 왜곡 없이 깨끗한 영상이 디스플레이 될 수 있다.

Description

패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법{Concatenated code decoder via parity bit recycling and method thereof}
본 발명은 디지털 텔레비전(Digital Television)(이하 "DTV"라 약칭함) 수신 장치에 관한 것으로서, 특히 DTV 수신 장치의 디코더에 관한 것이다.
최근 DTV 분야에서는 강인한(robust) DTV 수신 장치나 디지털 셋 탑(set-top) 박스에 관한 연구가 많이 수행되고 있다. DTV 신호 송수신을 위한 잔류 측파대(Vestigial Side Band)(이하 "VSB"라 약칭함) 신호는 ATSC(Advanced Television Subcommittee)에서 규정하고 있다. 그런데, 하나의 캐리어(carrier)를 가지는 VSB 신호 형식의 지상파 방송 신호는 다중 경로(multipath) 채널 하에서 DTV 수신 장치에 의하여 수신되기 어렵다. 따라서, 잡음이 많은 다중 경로(multi-path) 채널 하에서 VSB 신호를 안정적으로 수신할 수 있는 강건한(robust) 수신 장치는 필수적이다. 여기서는 강건한(robust) 수신 장치를 위하여 사용되는 디코더에 대하여 언급한다.
특히, 디코더에서 디코딩될 연속 코드는 내부 코드와 외부 코드로 구성되는 이중 구조로 부호화된 형태의 코드이다. 내부 코드가 외부 코드를 부호화한다. 내부 코드는 통신 채널에서 유입되는 대부분의 에러를 정정하고, 일반적인 회선(convolution) 코드에 해당한다. 외부 코드는 최초 디코딩 시에 발생하는 대부분의 디코딩 에러를 정정한다. 리드 솔로몬(Reed-Solomon)(이하 "RS"라 약칭함) 코드는 주로 외부 코드로 사용된다.
도 1은 종래의 일반적인 연속 코드 디코더(100)의 블록도이다. 상기 디코더(100)는 외부 인코더(outer encoder)(102), 옵션(option)인 인터리버(interleaver)(104), 내부 인코더(inner encoder)(106), 변조기(modulator)(108), 통신 채널(channel)(110), 복조기(demodulator)(112), 내부 디코더(inner decoder)(114), 상기 인터리버(104)가 있는 경우에 존재하는 옵션인 디인터리버(de-interleaver)(116), 및 외부 디코더(outer decoder)(118)를 포함한다.
도 2는 종래의 연속 코드 반복 디코더(200)의 블록도이다. 도 2의 연속 코드 반복 디코더(200)는 ATSC(Advanced Television Standards Committee) 8-VSB(vestigal sidebands) 신호를 처리하는 디코더이다. 상기 디코더(200)는 제1 내부 TCM(Trellis Coded Modulation) 디코더(202), 심볼(symbol) 디인터리버(206)와 회선(convolutional) 디인터리버(208)로 구성된 옵션인 디인터리버(204), 제1 외부 RS(Reed Solomon) 디코더(210), 회선 인터리버(214)와 심볼 인터리버(216)로 구성된 옵션인 인터리버(212), 내부 TCM 인코더(218), 제 2 내부 TCM 디코더(220),상기 인터리버(212)가 있는 경우에 존재하고 심볼 디인터리버(224)와 회선 디인터리버(226)로 구성된 옵션인 제2 디인터리버(222), 및 제2 외부 RS 디코더(228)를 포함한다.
도 2를 참조하면, 상기 디코더(200)는 AWGN(additive white Gaussian noise) 채널 환경에서 동작하도록 설계된다. 8-VSB 신호 규격에 대한 ATSC 표준은, 14.9dB의 최소 Es/No(energy per symbol), 또는 SNR(signal to noise)에서 최대 SER(segment error rate)이 1.93E-4인 신호를 수신한 경우에도, 안정적으로 디코딩 처리할 수 있는 디코더를 요구한다.
상기 디코더(200)는 14.9dB 이상의 SNR을 가지는 신호를 디코딩하므로, 아직까지는 ATSC 표준을 만족시키지만, 좀더 잡음이 많은 환경, 즉, 수신된 신호가 14.9dB 보다 작은 SNR을 가지는 환경에서는 안정적으로 디코딩 처리할 수 없는 문제점이 있다.
또한, 만일 제1 외부 디코더(210)에서 디코딩되어 출력된 제1 외부 메시지 데이터에 에러가 있다면, 내부 TCM 인코더(218)에서 생성된 패리티 데이터(재 인코딩 된 데이터)에도 에러가 존재한다. 이때, 제2 내부 TCM 디코더(220)는 그러한 에러를 정정할 수 없다는 문제점이 있다.
따라서, 본 발명이 이루고자하는 기술적 과제는 종래 기술에 따른 부호화(encodation) 구조를 유지하면서, 잡음이 많은 환경, 즉, 수신된 신호가 14.9dB 보다 작은 SNR을 가지는 환경에서도 안정적으로 디코딩 처리할 수 있는 연속 코드 디코더, 및 그 방법을 제공하는데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 일반적인 연속 코드 디코더의 블록도이다.
도 2는 종래의 연속 코드 반복 디코더의 블록도이다.
도 3은 본 발명의 일실시예에 따른 연속 코드 디코더의 블록도이다.
도 4는 본 발명의 일실시예에 따른 연속 코드 반복 디코더의 블록도이다.
도 5는 본 발명의 일실시예에 따라 할당된 정보를 나타내는 표이다.
도 6은 본 발명의 일실시예에 따른 내부 디코더들을 위한 트렐리스(trellis) 도를 나타내는 일예이다.
도 7은 본 발명의 일실시예에 따른 브랜치 메트릭(branch metric) 값들을 나타내는 표이다.
도 8은 본 발명의 일실시예에 따른 파이프라인 형태의 연속 코드 반복 디코더의 블록도이다.
도 9a 및 도 9b는 본 발명의 일실시예에 따른 연속 코드 디코더의 각부와 그 동작 순서를 나타내는 흐름도이다.
도 10은 제2 내부 디코더를 좀더 구체적으로 나타낸 도면이다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 연속 코드 디코더는, 제1 내부 디코더, 제1 외부 디코더, 제2 내부 디코더, 및 제2 외부 디코더를 구비한다.
상기 제1 내부 디코더는 연속 코드를 나타내는 데이터를 입력받아 디코딩하여 제1 내부 메시지 데이터와 패리티 데이터를 출력한다.
상기 제1 외부 디코더는 상기 제1 내부 메시지 데이터를 디코딩하여 신뢰성 정보와 제1 외부 메시지 데이터를 출력한다.
상기 제2 내부 디코더는 상기 제1 외부 디코더로부터의 상기 신뢰성 정보, 상기 제1 외부 메시지 데이터, 및 상기 제1 내부 디코더로부터의 상기 패리티 데이터를 처리하여, 상기 제1 외부 메시지 데이터를 디코딩한 제2 내부 메시지 데이터를 출력한다.
상기 제2 외부 디코더는 상기 제2 내부 메시지 데이터를 디코딩하여 출력한다.
상기 패리티 데이터는, 제1 패리티 데이터이고, 상기 제2 외부 디코더는 제2 외부 메시지 데이터 및 신뢰성 정보를 출력하고, 상기 제2 내부 디코더도 제2 패리티 데이터를 출력하며, 상기 연속 코드 디코더는, 제3 내부 디코더, 및 제3 외부 디코더를 더 구비할 수 있다.
상기 제3 내부 디코더는 상기 제2 외부 디코더로부터의 상기 신뢰성 정보, 상기 제2 외부 메시지 데이터, 및 상기 제2 내부 디코더로부터의 상기 제2 패리티 데이터를 처리하여, 상기 제2 외부 메시지 데이터를 디코딩한 제3 내부 메시지 데이터를 출력한다.
상기 제3 외부 디코더는 상기 제3 내부 메시지 데이터를 디코딩하여 출력한다.
상기 연속 코드 디코더는, 상기 제1 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제1 내부 메시지 데이터를 받아 동작할 수 있는 상기 제1 외부 디코더에 출력하는 디인터리버를 더 구비할 수 있다.
상기 연속 코드 디코더는, 인터리버 및 디인터리버를 더 구비할 수 있다. 상기 인터리버는 상기 제1 외부 메시지 데이터를 인터리빙하여, 상기 인터리빙 된 제1 외부 메시지 데이터를 받아 동작할 수 있는 상기 제2 내부 디코더에 출력하고, 상기 디인터리버는 상기 제2 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제2 내부 메시지 데이터를 받아 동작할 수 있는 상기 제2 외부 디코더에 출력한다.
상기 연속 코드 디코더는, 제1 딜레이부, 및 제2 딜레이부를 더 구비할 수 있다. 상기 제1 딜레이부는 상기 제2 내부 디코더가 상기 제1 패리티 데이터를 받아 동작하기 전에 상기 제1 패리티 데이터를 지연시키고, 상기 제2 딜레이부는 상기 제3 내부 디코더가 상기 제2 패리티 데이터를 받아 동작하기 전에 상기 제2 패리티 데이터를 지연시킨다.
상기 제1 내부 디코더는, TCM 디코더, 비터비 디코더, 및 리드 솔로몬 디코더 중 어느 하나이고, 상기 제1 외부 디코더는 리드 솔로몬 디코더인 것을 특징으로 한다.
상기 제2 내부 디코더는, 수신된 심볼에 대하여, 상기 수신 심볼을 포함하는 패킷이 정정될 수 없는 지 여부, 및 상기 수신 심볼을 포함하는 바이트가 상기 제1 외부 디코더에 의하여 정정되었는지 여부에 대한 정보에 근거하여 송신 신호의 부호화를 나타내는 트렐리스 도에서 모든 브랜치들에 대한 적절한 브랜치 메트릭값들을 결정하도록 동작하는 것을 특징으로 한다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 연속 코드의 디코딩 방법은, 다음과 같은 단계를 구비한다.
즉, 본 발명에 따른 연속 코드의 디코딩 방법에서는, 먼저, 연속 코드를 나타내는 데이터를 수신하고, 상기 수신 데이터를 디코딩하여 제1 내부 메시지 데이터와 패리티 데이터를 출력하는 제1 내부 디코딩 단계를 수행한다. 다음에, 상기 제1 내부 메시지 데이터를 디코딩하여 신뢰성 정보와 제1 외부 메시지 데이터를 출력하는 제1 외부 디코딩 단계를 수행하고, 상기 제1 외부 디코딩 단계로부터의 상기 신뢰성 정보, 상기 제1 외부 메시지 데이터, 및 상기 제1 내부 디코딩 단계로부터의 상기 패리티 데이터를 처리하여, 상기 제1 외부 메시지 데이터를 디코딩한 제2 내부 메시지 데이터를 출력하는 제2 내부 디코딩 단계를 수행한다. 이에 따라, 상기 제2 내부 메시지 데이터를 디코딩하여 출력하는 제2 외부 디코딩 단계를 수행한다.
상기 패리티 데이터는, 제1 패리티 데이터이고, 상기 제2 외부 디코딩 단계는 제2 외부 메시지 데이터 및 신뢰성 정보를 출력하고, 상기 제2 내부 디코딩 단계도 제2 패리티 데이터를 출력하며, 상기 연속 코드의 디코딩 방법은, 다음과 같은 단계를 더 구비할 수 있다. 즉, 상기 제2 외부 디코딩 단계로부터의 상기 신뢰성 정보, 상기 제2 외부 메시지 데이터, 및 상기 제2 내부 디코딩 단계로부터의 상기 제2 패리티 데이터를 처리하여, 상기 제2 외부 메시지 데이터를 디코딩한 제3내부 메시지 데이터를 출력하는 제3 내부 디코딩 단계, 및 상기 제3 내부 메시지 데이터를 디코딩하여 출력하는 제3 외부 디코딩 단계를 더 수행할 수 있다.
상기 연속 코드의 디코딩 방법은, 상기 제1 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제1 내부 메시지 데이터를 받아 동작할 수 있는 상기 제1 외부 디코딩 단계에 출력하는 디인터리빙 단계를 더 구비할 수 있다.
상기 연속 코드의 디코딩 방법은, 상기 제1 외부 메시지 데이터를 인터리빙하여, 상기 인터리빙된 제1 외부 메시지 데이터를 받아 동작할 수 있는 상기 제2 내부 디코딩 단계에 출력하는 인터리빙 단계, 및 상기 제2 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제2 내부 메시지 데이터를 받아 동작할 수 있는 상기 제2 외부 디코딩 단계에 출력하는 디인터리빙 단계를 더 구비할 수 있다.
상기 연속 코드의 디코딩 방법은, 다음과 같은 단계를 더 구비할 수 있다. 즉, 상기 제2 내부 디코딩 단계가 상기 제1 패리티 데이터를 받아 동작하기 전에 상기 제1 패리티 데이터를 지연시키는 제1 딜레이 단계, 및 상기 제3 내부 디코딩 단계가 상기 제2 패리티 데이터를 받아 동작하기 전에 상기 제2 패리티 데이터를 지연시키는 제2 딜레이 단계를 더 구비할 수 있다.
상기 제1 내부 디코딩 단계는, TCM 디코딩, 비터비 디코딩, 및 리드 솔로몬 디코딩 중 어느 하나이고, 상기 제1 외부 디코딩 단계는 리드 솔로몬 디코딩인 것을 특징으로 한다.
상기 제2 내부 디코딩 단계는, 수신된 심볼에 대하여, 상기 수신 심볼을 포함하는 패킷이 정정될 수 없는 지 여부, 및 상기 수신 심볼을 포함하는 바이트가상기 제1 외부 디코딩 단계에 의하여 정정되었는지 여부에 대한 정보에 근거하여 송신 신호의 부호화를 나타내는 트렐리스 도에서 모든 브랜치들에 대한 적절한 브랜치 메트릭값들을 결정하도록 동작하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일실시예에 따른 연속 코드 디코더(300)의 블록도이다. 상기 연속 코드 디코더(300)는 제1 내부 디코더(302)(예를 들어, TCM 디코더), 딜레이부(304), 옵션이고 제1 심볼 디인터리버(308) 및 제1 회선 디인터리버(310)를 포함하는 제1 디인터리버(306), 제1 외부 디코더(312)(예를 들어, RS 디코더), 옵션이고 제1 회선 인터리버(316) 및 제1 심볼 인터리버(318)를 포함하는 제1 인터리버(314), 옵션이고 제2 심볼 디인터리버(324) 및 제2 회선 디인터리버(326)를 포함하는 제2 디인터리버(322), 및 제2 외부 디코더(328)(예를 들어, RS 디코더)를 구비한다.
제1 내부 디코더(302)로부터의 패리티 데이터는 제거되지 않고, 딜레이부(304)로 입력된다. 적절한 지연 후에 딜레이부(304)는 패리티 데이터를 제2 내부 디코더(320)로 출력한다. 딜레이부(304)는 제1 외부 디코더(312)에서 출력되는 제1 외부 메시지 데이터에 동기 되도록 상기 패리티 데이터를 지연시킨다. 딜레이부(304)의 적절한 지연은 상기 RS 디코더(312)에서 생기는 지연을 보상하여, 상기 패리티 데이터와 상기 제1 외부 메시지 데이터간에 동기가 이루어지도록 한다.
제2 내부 디코더(320)는 제1 외부 디코더(312)로부터 신뢰성 정보를 수신한다. 상기 신뢰성 정보는 제1 내부 디코더(302)에서 출력되는 상기 패리티 데이터의 신뢰성, 및 제1 외부 디코더(312)에서 생성된 제1 외부 메시지 데이터의 신뢰성과 관련되어 있다. 즉, 상기 신뢰성 정보는 아래에서 기술할 도 5의 표에 기술된 것처럼, 로우(low), 미드(middle), 및 하이(high)와 같이 할당되어 데이터의 신뢰성에 대한 정성적인 평가 상태를 표시한다.
제1 외부 디코더(312)에서, 수신된 패킷의 에러 수가 상기 제1 외부 디코더(312)의 에러 정정 능력보다 커지면(예를 8-VSB에서 8개의 에러 이상), 상기 제1 외부 디코더(312)는 패킷에 포함된 에러를 정정하지 못한다. 상기 제1 외부 디코더(312)는 이때의 패킷이 정정될 수 없다는 것을 알리는 신호를 생성한다. 한편, 에러 수가 정정될 수 없을 정도로 아주 많지 않다면, 상기 제1 외부 디코더(312)는 에러 위치 다항식(error location polynomial)을 생성하여 정정된 심볼의 에러 위치를 알리는 신호를 생성한다.
본 발명의 일실시예에 따른 연속 코드 디코더(300)는 제1 외부 디코더(312)로부터의 제1 외부 메시지 데이터뿐만 아니라, 제1 내부 디코더(302)로부터의 패리티 데이터, 및 제1 외부 디코더(312)로부터의 신뢰성 정보를 이용함으로써, 종래기술에 비하여 성능이 개선된다. 14.9dB 이상의 SNR을 가지는 신호를 디코딩할 수 있는 종래 기술의 디코더(200)의 성능과 달리, 본 발명의 일실시예에 따른 연속 코드 디코더(300)는 최소 14.6dB SNR을 가지는 신호를 디코딩할 수 있다.
도 6은 본 발명의 일실시예에 따른 내부 디코더들(302, 320)에 대응하는 인코더의 알고리즘을 나타내는 트렐리스(trellis) 도(여기서는 인코더의 2개 레지스터들의 상태(state)가 4가지임)의 일예이다. 도 6은 부호화 알고리즘에 따른 인코더의 레지스터들의 상태들에 따라 전송된 데이터를 보여준다. 여러 가지 부호화 알고리즘이 있지만, 본 발명의 실시예에서는 이와 같은 트렐리스 도를 채택하였다. 특히, 도 6의 트렐리스 도(600)는 다음과 같은 특징을 가지지만, 이에 한정되는 것은 아니다.
부호 602는 제1 내부 디코더(302) 및 제2 내부 디코더(320)에 대응하는 인코더의 2개의 레지스터들의 시작 시의 상태를 가리킨다. 트렐리스 도(600)에 4가지 상태가 도시되어 있다. 부호 604는 인코더에서 새로운 입력 데이터를 수신하여 다른 논리 상태로 트랜지션하는 것을 나타낸다. 부호 608은 트랜지션 604의 결과로 나타나는 2개의 출력 값을 가리킨다. 예를 들어, 도 6의 예에서, 대응되어 있는 인코더(미도시)가 논리 상태 "00"에서 "10"으로 변할 때, "-3" 또는 "5"가 출력되어 전송된다.
디코더들(302, 320)에서의 디코딩은, 일반적으로, 수신 심볼에 대응하여 트렐리스 도(600)에 있는 여러 가지 가능한 브랜치들에 있는 다중 후보 브랜치 메트릭값들 중에서의 선택, ACS(Add-Compare-Select) 과정, 및 역추적(traceback) 과정을 수행한다. ACS 과정 및 역추적 과정은 잘 알려져 있다. 그러나, 이와 같은 다중 후보 브랜치 메트릭값들 중에서 선택하는 과정이 본 발명의 일실시예를 나타낸다. 이와 같은 다중 후보 브랜치 메트릭값들은, 소프트 데이터에서의 유클리드(Euclidean) 거리에 근거하여 계산된다.
제1 내부 디코더(302)에서 출력되는 패리티 데이터 및 제1 외부 메시지 데이터는, 0~255 레벨을 나타내는 8비트 데이터인 8비트 양자화(quantization)가 될 수 있다는 의미에서, 소프트(soft) 데이터로 볼 수 있다.
제2 내부 디코더(320)에서 트렐리스 도(600)에 있는 여러 가지 가능한 브랜치들에 있는 브랜치 메트릭값들은, 제1 외부 디코더(312)에서 출력되는 신뢰성 정보 및 제1 내부 디코더(302)에서 출력되는 패리티 데이터에 따라 가중치가 부여된다. 도 7은 그런 가중치 값들을 나타내는 표이다. "8-VSB level"로 표시된 첫 번째 컬럼에 있는 값들은, 수신 심볼이 가질 수 있는 값을 나타낸다. 이때, 수신 심볼이 가지는 값은 패리 비트 데이터(한 비트)와 메시지 데이터(두 비트)의 결합으로 되어있다.
브랜치 메트릭값들(branch metric value)이 표시된 4 그룹의 컬럼들 각각에는 16 진수(0h=010, ..., ffh=25510)로 표시한 값들이 나타나있다. 컬럼들 각각의 그룹은 4개의 전송 데이터 쌍{(-7,1), (-5,3), (-3,5), (-1,7)}중의 하나에 해당된다. 도 6의 트렐리스 도(600)의 예에 따라, 각각의 브랜치로 트랜지션이 일어날 때마다 2 가지의 출력 값이 발생할 수 있다. 컬럼들 각각의 그룹은 제1케이스(CASE 1), 제2 케이스(CASE 2), 및 제3 케이스(CASE 3)로 나누어져 있다. 각 케이스의 값들은 룩업 테이블(look-up table)(LUT)을 통하여 정해질 수 있는 데이터들이다.
도 7의 테이블에서 각 케이스의 값들은 다음과 같이 결정될 수 있다. 케이스들 각각에 8가지의 가능한 VSB 레벨이 있다. 8-VSB 레벨들 중 어느 하나에 대하여, 그 레벨에서 가능한 2개의 출력들 각각으로부터의 유클리드 거리가 결정되고, 두 거리들 중 작은 것이 선택되어 그에 대응하는 각 케이스의 컬럼에 있는 브랜치 메트릭값으로 저장된다.
도 7의 제1 케이스(CASE 1)의 컬럼에 있는 브랜치 메트릭값들은, 도 5에 도시된 바와 같이, 제1 외부 디코더(312)에서 출력되는 데이터의 신뢰성 정도가 미드(middle)이고, 제1 내부 디코더(302)에서 출력되는 패리티 데이터의 신뢰성 정도도 미드(middle)인 상태에 대응한다.
도 4는 본 발명의 일실시예에 따른 연속 코드 반복 디코더의 블록도이다. 도 4의 연속 코드 반복 디코더(400)는 제1 내부 디코더(402)(예를 들어, TCM 디코더), 딜레이부(404), 옵션이고 제1 심볼 디인터리버(408) 및 제1 회선 디인터리버(410)를 포함하는 제1 디인터리버(406), 제1 외부 디코더(412)(예를 들어, RS 디코더), 옵션이고 제1 회선 인터리버(416) 및 제1 심볼 인터리버(418)를 포함하는 제1 인터리버(414), 옵션이고 제2 심볼 디인터리버(424) 및 제2 회선 디인터리버(426)를 포함하는 제2 디인터리버(422), 및 제2 외부 디코더(428)(예를 들어, RS 디코더)를 구비한다.
도 4에서, 404 및 414 내지 428은 원하는 코딩 게인(gain)과 BER(bir error rate)가 성취될 수 있을 때까지 파이프라인 형태로 반복될 수 있는 반복 장치(430)이다. 다시 말하여, 430은 여러번 반복될 수 있는 반복 장치(430)이다. 이것은, 본 발명의 다른 실시예에 따른 연속 코드의 디코딩에 대한 반복 디코더(800)의 블록도를 나타내는 도 8에도 도시되어 있다. 연속 코드 반복 디코더(800)는 반복 장치(430) 및 이와 동일한 반복 장치(830)를 포함한다. 반복 장치(830)는 딜레이부(804), 옵션이고 제2 회선 인터리버(816) 및 제2 심볼 인터리버(818)를 포함하는 제2 인터리버(814), 제3 내부 디코더(820)(예를 들어, TCM 디코더), 옵션이고 제3 심볼 디인터리버(824) 및 제3 회선 디인터리버(826)를 포함하는 제3 디인터리버(822), 및 제3 외부 디코더(828)(예를 들어, RS 디코더)를 구비한다.
도 9a 및 도 9b는 본 발명의 일실시예에 따른 연속 코드 디코더의 각부와 그 동작 순서를 나타내는 흐름도이다. 도 9a 및 도 9b는 도 8에 도시된 연속 코드 반복 디코더(800)의 동작 설명에 이용된다.
도 9a에서, 연속 코드들은 연속 코드를 출력하는 각 소스에서 공급된다(S902). 예를 들어, 연속 코드를 출력하는 802는 통신 채널(110)을 통하여 신호를 수신하는 복조기(112)가 될 수 있다. 제1 내부 디코더(402)는 연속 코드를 받아 디코딩하여 제1 디인터리버(406)로 제1 내부 메시지 데이터를 출력한다(S904). 제1 내부 디코더(402)는 제1 딜레이부(404)에 패리티 데이터를 제공함으로써 패리티 데이터를 재순환 시킨다(S906). 제1 디인터리버(406)는 디인터리빙 된 제1 내부 메시지 데이터를 제1 외부 디코더(412)로 출력한다(S907).
또한, 연속 코드가 인터리빙되지 않도록 미리 정해져 있어서 제1 디인터리버(406)가 존재하지 않으면, 제1 내부 메시지 데이터는 제1 내부 디코더(402)에서 제1 외부 디코더(412)로 직접 출력된다.
제1 외부 디코더(412)는 디인터리빙 된 제1 내부 메시지 데이터를 디코딩하여 인터리버(414)에 제1 외부 메시지 데이터를 출력한다(S908). 제1 외부 디코더(412)는 신뢰성 정보도 생성하여 제2 내부 디코더(420)에 출력한다(S910). 제1 딜레이부(404)는 제1 패리티 데이터를 지연시켜 제2 내부 디코더(420)에 출력한다(S912). 인터리버(414)는 제1 외부 메시지 데이터를 인터리빙하여 제2 내부 디코더(420)에 출력한다(S914).
또한, 인터리버(414)는 제거될 수 있는 옵션 요소이다. 인터리버(414)가 없는 경우에는, 제1 외부 메시지 데이터는 제1 외부 디코더(412)에서 제2 내부 디코더(420)로 직접 출력될 수 있다.
제2 내부 디코더(420)는 신뢰성 정보와 제1 패리티 데이터에 따라 동작하여, 제1 외부 메시지 데이터를 디코딩하고 제2 내부 메시지 데이터를 생성하여 제2 디인터리버(422)로 출력한다(S916). 제2 내부 디코더(420)는 제2 패리티 데이터를 제2 딜레이부(804)에 출력시킴으로써 제2 패리티 데이터를 재순환시킨다(S918). 제2 디인터리버(422)는 디인터리빙 된 제2 내부 메시지 데이터를 제2 외부 디코더(428)에 출력한다(S920).
또한, 인터리버(414)가 존재하지 않아 디인터리버(422)가 없는 경우에, 제2 내부 메시지 데이터는 제2 내부 디코더(420)에서 직접 제2 외부 디코더(428)로 출력된다.
제2 외부 디코더(428)는 디인터리빙 된 제2 내부 메시지 데이터를 디코딩하여 제2 인터리버(814)로 제2 외부 메시지 데이터를 출력한다(S922). 제2 외부 디코더(428)는 신뢰성 정보를 생성하여 제3 내부 디코더(820)로 출력한다(S924). 도 9b에서, 제2 딜레이부(804)는 제2 패리티 데이터를 지연시켜 제3 내부 디코더(820)로 출력한다(S926). 제2 인터리버(814)는 제2 외부 메시지 데이터를 인터리빙하여 제3 내부 디코더(820)로 출력한다(S927).
또한, 인터리버(814)는 제거될 수 있고, 이때에는 제2 외부 메시지 데이터는 제2 외부 디코더(428)에서 직접 제3 내부 디코더(820)로 출력된다.
제3 내부 디코더(820)는 제2 외부 디코더(428)에서 출력된 신뢰성 정보와 제2 내부 디코더(420)에서 출력된 제2 패리티 데이터를 받아 동작하여, 제2 외부 디코더(428)에서 출력된 제2 외부 메시지 데이터를 디코딩하고 제3 디인터리버(822)로 제3 내부 메시지 데이터를 출력한다(S928). 만일 제3 반복 장치(미도시)가 있다면, 제3 내부 디코더(820)는 제3 딜레이부(미도시)에 제3 패리티 데이터를 출력시켜, 패리티 데이터를 재순환시킨다. 제3 디인터리버(822)는 제3 외부 디코더(828)에 디인터리빙 된 제3 내부 메시지 데이터를 출력한다(S930).
제3 외부 디코더(828)는 디인터리빙 된 제3 내부 메시지 데이터를 디코딩하여, 제3 외부 메시지 데이터를 출력한다. 만일, 제3 반복 장치(미도시)가 있다면, 다음과 같은 동작이 포함될 수 있다. 즉, 제3 외부 메시지 데이터는 옵션인 다른 인터리버(미도시)로 출력될 것이다(S932). 또한, 제3 외부 디코더(828)는 신뢰성 정보를 생성하여 제4 내부 디코더(미도시)로 출력할 것이다(S934).
도 10은 본 발명의 일실시예에 따른 제2 내부 디코더(예를 들어 420)를 좀더 구체적으로 나타낸 도면이다. RS 디코더는, 수신된 패킷이 충분히 작은 수의 에러를 가져서 정정될 수 있는 지 또는 정정될 수 없는 패킷인지의 정보를 담은 UP 신호를 생성하여 출력하는 로직부(1006), 및 수신된 패킷의 바이트(byte)가 에러 위치 다항식의 생성 등에 의하여 정정이 되었는지를 확인할 수 있는 정보를 담은 CS 신호를 생성하여 출력하는 로직부(1008)를 구비할 수 있다.
여기서, 디코더(420)는 상기 UP 신호 및 상기 CS 신호(도 5 참조)를 기반으로, 도 7과 같은 각 케이스의 브랜치 메트릭값들에 대한 룩업 테이블(LUT)로부터 하나의 LUT를 선택하는 로직부(1010), 도 6과 같은 트렐리스 도에서 수신된 VSB 레벨 신호에 대응하여 4개의 전송 데이터 쌍에 대한 브랜치 메트릭 값들을 얻기 위해서 상기 선택된 LUT에 색인(indexing)을 위한 인덱싱 로직부(1012), ACS(Add Compare Select)부(1014), 및 역추적부(traceback)(1016)를 구비한다.
상기 인덱싱 로직부(1012)에 의하여 얻어진 브랜치 메트릭값들은 ACS부(1014)에 의하여 이전까지 축적된 값에 합산되고, 합산된 값들은 서로 비교되어, 가장 작은 합산값이 선택되어 출력된다. ACS부(1014), 및 역추적부(1016)는 일반적으로 잘 알려져 있으므로, 더 이상의 설명은 생략한다.
위에서 기술한 바와 같이, 상기 내부 디코더들은 TCM 디코더들이고, 상기 외부 디코더들은 RS 디코더들이다. 이외에도, 내부 및 외부 디코더 각각으로, 회선 코드를 사용하는 비터비(Viterbi) 디코더 및 RS 디코더의 조합이 사용될 수 있고,내부와 외부 디코더 모두에 RS 디코더가 사용될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 연속 코드 디코더는, 잡음이 많은 환경, 즉, 수신된 신호가 14.9dB 보다 작은 SNR을 가지는 환경에서도 안정적으로 디코딩 처리할 수 있다. 따라서, 이를 구비한 디지털 텔레비전 수신 장치로 VSB 신호를 안정적으로 수신하여 영상 처리함으로써, 디지털 텔레비전에서 왜곡 없이 깨끗한 영상이 디스플레이 될 수 있다.

Claims (21)

  1. 연속 코드를 나타내는 데이터를 입력받아 디코딩하여 제1 내부 메시지 데이터와 패리티 데이터를 출력하는 제1 내부 디코더;
    상기 제1 내부 메시지 데이터를 디코딩하여 신뢰성 정보와 제1 외부 메시지 데이터를 출력하는 제1 외부 디코더;
    상기 제1 외부 디코더로부터의 상기 신뢰성 정보, 상기 제1 외부 메시지 데이터, 및 상기 제1 내부 디코더로부터의 상기 패리티 데이터를 처리하여, 상기 제1 외부 메시지 데이터를 디코딩한 제2 내부 메시지 데이터를 출력하는 제2 내부 디코더; 및
    상기 제2 내부 메시지 데이터를 디코딩하여 출력하는 제2 외부 디코더를 구비하는 것을 특징으로 하는 연속 코드 디코더.
  2. 제 1항에 있어서, 상기 패리티 데이터는,
    제1 패리티 데이터이고, 상기 제2 외부 디코더는 제2 외부 메시지 데이터 및 신뢰성 정보를 출력하고, 상기 제2 내부 디코더도 제2 패리티 데이터를 출력하며,
    상기 연속 코드 디코더는,
    상기 제2 외부 디코더로부터의 상기 신뢰성 정보, 상기 제2 외부 메시지 데이터, 및 상기 제2 내부 디코더로부터의 상기 제2 패리티 데이터를 처리하여, 상기 제2 외부 메시지 데이터를 디코딩한 제3 내부 메시지 데이터를 출력하는 제3 내부 디코더; 및
    상기 제3 내부 메시지 데이터를 디코딩하여 출력하는 제3 외부 디코더를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  3. 제 2항에 있어서, 상기 연속 코드 디코더는,
    상기 제1 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제1 내부 메시지 데이터를 받아 동작할 수 있는 상기 제1 외부 디코더에 출력하는 디인터리버를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  4. 제 2항에 있어서, 상기 연속 코드 디코더는,
    상기 제1 외부 메시지 데이터를 인터리빙하여, 상기 인터리빙된 제1 외부 메시지 데이터를 받아 동작할 수 있는 상기 제2 내부 디코더에 출력하는 인터리버; 및
    상기 제2 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제2 내부 메시지 데이터를 받아 동작할 수 있는 상기 제2 외부 디코더에 출력하는 디인터리버를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  5. 제 2항에 있어서, 상기 연속 코드 디코더는,
    상기 제2 내부 디코더가 상기 제1 패리티 데이터를 받아 동작하기 전에 상기 제1 패리티 데이터를 지연시키는 제1 딜레이부; 및
    상기 제3 내부 디코더가 상기 제2 패리티 데이터를 받아 동작하기 전에 상기 제2 패리티 데이터를 지연시키는 제2 딜레이부를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  6. 제 1항에 있어서, 상기 제1 내부 디코더는,
    TCM 디코더, 비터비 디코더, 및 리드 솔로몬 디코더 중 어느 하나이고, 상기제1 외부 디코더는 리드 솔로몬 디코더인 것을 특징으로 하는 연속 코드 디코더.
  7. 제 1항에 있어서, 상기 연속 코드 디코더는,
    상기 제1 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제1 내부 메시지 데이터를 받아 동작할 수 있는 상기 제1 외부 디코더에 출력하는 디인터리버를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  8. 제 1항에 있어서, 상기 연속 코드 디코더는,
    상기 제1 외부 메시지 데이터를 인터리빙하여, 상기 인터리빙된 제1 외부 메시지 데이터를 받아 동작할 수 있는 상기 제2 내부 디코더에 출력하는 인터리버; 및
    상기 제2 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제2 내부 메시지 데이터를 받아 동작할 수 있는 상기 제2 외부 디코더에 출력하는 디인터리버를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  9. 제 1항에 있어서, 상기 연속 코드 디코더는,
    상기 제2 내부 디코더가 상기 패리티 데이터를 받아 동작하기 전에 상기 패리티 데이터를 지연시키는 딜레이부를 더 구비하는 것을 특징으로 하는 연속 코드 디코더.
  10. 제 1항에 있어서, 상기 제2 내부 디코더는,
    수신된 심볼에 대하여, 상기 수신 심볼을 포함하는 패킷이 정정될 수 없는 지 여부, 및 상기 수신 심볼을 포함하는 바이트가 상기 제1 외부 디코더에 의하여 정정되었는지 여부에 대한 정보에 근거하여 송신 신호의 부호화를 나타내는 트렐리스 도에서 모든 브랜치들에 대한 적절한 브랜치 메트릭값들을 결정하도록 동작하는 것을 특징으로 하는 연속 코드 디코더.
  11. 연속 코드를 나타내는 데이터를 입력받아 디코딩하여 제1 내부 메시지 데이터와 패리티 데이터를 출력하는 제1 내부 수단;
    상기 제1 내부 메시지 데이터를 디코딩하여 신뢰성 정보와 제1 외부 메시지 데이터를 출력하는 제1 외부 수단;
    상기 제1 외부 수단으로부터의 상기 신뢰성 정보, 상기 제1 외부 메시지 데이터, 및 상기 제1 내부 수단으로부터의 상기 패리티 데이터를 처리하여, 상기 제1 외부 메시지 데이터를 디코딩한 제2 내부 메시지 데이터를 출력하는 제2 내부 수단; 및
    상기 제2 내부 메시지 데이터를 디코딩하여 출력하는 제2 외부 수단을 구비하는 것을 특징으로 하는 연속 코드 디코더.
  12. 연속 코드를 나타내는 데이터를 수신하는 단계;
    상기 수신 데이터를 디코딩하여 제1 내부 메시지 데이터와 패리티 데이터를출력하는 제1 내부 디코딩 단계;
    상기 제1 내부 메시지 데이터를 디코딩하여 신뢰성 정보와 제1 외부 메시지 데이터를 출력하는 제1 외부 디코딩 단계;
    상기 제1 외부 디코딩 단계로부터의 상기 신뢰성 정보, 상기 제1 외부 메시지 데이터, 및 상기 제1 내부 디코딩 단계로부터의 상기 패리티 데이터를 처리하여, 상기 제1 외부 메시지 데이터를 디코딩한 제2 내부 메시지 데이터를 출력하는 제2 내부 디코딩 단계; 및
    상기 제2 내부 메시지 데이터를 디코딩하여 출력하는 제2 외부 디코딩 단계를 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  13. 제 12항에 있어서, 상기 패리티 데이터는,
    제1 패리티 데이터이고, 상기 제2 외부 디코딩 단계는 제2 외부 메시지 데이터 및 신뢰성 정보를 출력하고, 상기 제2 내부 디코딩 단계도 제2 패리티 데이터를 출력하며,
    상기 연속 코드의 디코딩 방법은,
    상기 제2 외부 디코딩 단계로부터의 상기 신뢰성 정보, 상기 제2 외부 메시지 데이터, 및 상기 제2 내부 디코딩 단계로부터의 상기 제2 패리티 데이터를 처리하여, 상기 제2 외부 메시지 데이터를 디코딩한 제3 내부 메시지 데이터를 출력하는 제3 내부 디코딩 단계; 및
    상기 제3 내부 메시지 데이터를 디코딩하여 출력하는 제3 외부 디코딩 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  14. 제 13항에 있어서, 상기 연속 코드의 디코딩 방법은,
    상기 제1 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제1 내부 메시지 데이터를 받아 동작할 수 있는 상기 제1 외부 디코딩 단계에 출력하는 디인터리빙 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  15. 제 13항에 있어서, 상기 연속 코드의 디코딩 방법은,
    상기 제1 외부 메시지 데이터를 인터리빙하여, 상기 인터리빙된 제1 외부 메시지 데이터를 받아 동작할 수 있는 상기 제2 내부 디코딩 단계에 출력하는 인터리빙 단계; 및
    상기 제2 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제2 내부 메시지 데이터를 받아 동작할 수 있는 상기 제2 외부 디코딩 단계에 출력하는 디인터리빙 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  16. 제 13항에 있어서, 상기 연속 코드의 디코딩 방법은,
    상기 제2 내부 디코딩 단계가 상기 제1 패리티 데이터를 받아 동작하기 전에 상기 제1 패리티 데이터를 지연시키는 제1 딜레이 단계; 및
    상기 제3 내부 디코딩 단계가 상기 제2 패리티 데이터를 받아 동작하기 전에 상기 제2 패리티 데이터를 지연시키는 제2 딜레이 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  17. 제 12항에 있어서, 상기 제1 내부 디코딩 단계는,
    TCM 디코딩, 비터비 디코딩, 및 리드 솔로몬 디코딩 중 어느 하나이고, 상기 제1 외부 디코딩 단계는 리드 솔로몬 디코딩인 것을 특징으로 하는 연속 코드의 디코딩 방법.
  18. 제 12항에 있어서, 상기 연속 코드의 디코딩 방법은,
    상기 제1 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제1 내부 메시지 데이터를 받아 동작할 수 있는 상기 제1 외부 디코딩 단계에 출력하는 디인터리빙 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  19. 제 12항에 있어서, 상기 연속 코드의 디코딩 방법은,
    상기 제1 외부 메시지 데이터를 인터리빙하여, 상기 인터리빙된 제1 외부 메시지 데이터를 받아 동작할 수 있는 상기 제2 내부 디코딩 단계에 출력하는 인터리빙 단계; 및
    상기 제2 내부 메시지 데이터를 디인터리빙하여, 상기 디인터리빙 된 제2 내부 메시지 데이터를 받아 동작할 수 있는 상기 제2 외부 디코딩 단계에 출력하는 디인터리빙 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  20. 제 12항에 있어서, 상기 연속 코드의 디코딩 방법은,
    상기 제2 내부 디코딩 단계가 상기 패리티 데이터를 받아 동작하기 전에 상기 패리티 데이터를 지연시키는 딜레이 단계를 더 구비하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
  21. 제 12항에 있어서, 상기 제2 내부 디코딩 단계는,
    수신된 심볼에 대하여, 상기 수신 심볼을 포함하는 패킷이 정정될 수 없는 지 여부, 및 상기 수신 심볼을 포함하는 바이트가 상기 제1 외부 디코딩 단계에 의하여 정정되었는지 여부에 대한 정보에 근거하여 송신 신호의 부호화를 나타내는 트렐리스 도에서 모든 브랜치들에 대한 적절한 브랜치 메트릭 값들을 결정하도록 동작하는 것을 특징으로 하는 연속 코드의 디코딩 방법.
KR10-2003-0028597A 2002-12-23 2003-05-06 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법 KR100524961B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/325,833 2002-12-23
US10/325,833 US7047474B2 (en) 2002-12-23 2002-12-23 Decoding concatenated codes via parity bit recycling

Publications (2)

Publication Number Publication Date
KR20040057873A true KR20040057873A (ko) 2004-07-02
KR100524961B1 KR100524961B1 (ko) 2005-11-01

Family

ID=32468977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0028597A KR100524961B1 (ko) 2002-12-23 2003-05-06 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법

Country Status (6)

Country Link
US (1) US7047474B2 (ko)
JP (1) JP4284125B2 (ko)
KR (1) KR100524961B1 (ko)
CN (1) CN100428635C (ko)
FR (1) FR2849304B1 (ko)
TW (1) TWI262658B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916702B1 (ko) * 2007-09-05 2009-09-11 에스케이 텔레콤주식회사 전송 스트림 패킷의 채널 디코딩 장치 및 그 방법

Families Citing this family (156)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7412294B1 (en) * 2001-12-21 2008-08-12 Woolfork C Earl Wireless digital audio system
US10129627B2 (en) * 2001-12-21 2018-11-13 One-E-Way, Inc. Wireless digital audio music system
US9282396B2 (en) * 2001-12-21 2016-03-08 One-E-Way Inc. Wireless digital audio music system
US7447984B2 (en) * 2005-04-01 2008-11-04 Broadcom Corporation System correcting random and/or burst errors using RS (Reed-Solomon) code, turbo/LDPC (Low Density Parity Check) code and convolutional interleave
US7673222B2 (en) * 2005-07-15 2010-03-02 Mediatek Incorporation Error-correcting apparatus including multiple error-correcting modules functioning in parallel and related method
US7603591B2 (en) * 2005-07-19 2009-10-13 Mediatek Incorporation Apparatus selectively adopting different determining criteria in erasure marking procedure when performing decoding process, and method thereof
US8286051B2 (en) * 2005-07-15 2012-10-09 Mediatek Inc. Method and apparatus for burst error detection and digital communication device
US7712008B2 (en) * 2006-01-26 2010-05-04 Agere Systems Inc. Systems and methods for error reduction associated with information transfer
WO2007114641A1 (en) * 2006-04-03 2007-10-11 Lg Electronics, Inc. Method and apparatus for decoding/encoding of a scalable video signal
US7801200B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code dependency reduction
US7802163B2 (en) * 2006-07-31 2010-09-21 Agere Systems Inc. Systems and methods for code based error reduction
US7779331B2 (en) 2006-07-31 2010-08-17 Agere Systems Inc. Systems and methods for tri-column code based error reduction
US8271863B2 (en) * 2006-10-18 2012-09-18 Marvell World Trade Ltd. Forward decision aided nonlinear Viterbi detector
US7971125B2 (en) * 2007-01-08 2011-06-28 Agere Systems Inc. Systems and methods for prioritizing error correction data
US8418023B2 (en) 2007-05-01 2013-04-09 The Texas A&M University System Low density parity check decoder for irregular LDPC codes
US7930621B2 (en) * 2007-06-01 2011-04-19 Agere Systems Inc. Systems and methods for LDPC decoding with post processing
US8196002B2 (en) * 2007-06-01 2012-06-05 Agere Systems Inc. Systems and methods for joint LDPC encoding and decoding
US20100185914A1 (en) * 2007-09-28 2010-07-22 Weijun Tan Systems and Methods for Reduced Complexity Data Processing
CN101179279B (zh) * 2007-11-27 2012-11-07 浙江大学 适合于加性白高斯噪声信道的无速率码编译码方法
US8161348B2 (en) * 2008-02-05 2012-04-17 Agere Systems Inc. Systems and methods for low cost LDPC decoding
US8245104B2 (en) 2008-05-02 2012-08-14 Lsi Corporation Systems and methods for queue based data detection and decoding
JP5173021B2 (ja) * 2008-05-19 2013-03-27 アギア システムズ インコーポレーテッド データ検出器フィードバックループにおいて遅延を軽減するためのシステム及び方法
US8660220B2 (en) * 2008-09-05 2014-02-25 Lsi Corporation Reduced frequency data processing using a matched filter set front end
US8245120B2 (en) * 2008-09-17 2012-08-14 Lsi Corporation Power reduced queue based data detection and decoding systems and methods for using such
KR20110086504A (ko) * 2008-11-20 2011-07-28 엘에스아이 코포레이션 노이즈 감소 데이터 프로세싱 회로, 노이즈 감소 데이터 프로세싱 회로를 위한 시스템 및 방법
US7990642B2 (en) * 2009-04-17 2011-08-02 Lsi Corporation Systems and methods for storage channel testing
US8443267B2 (en) * 2009-04-28 2013-05-14 Lsi Corporation Systems and methods for hard decision assisted decoding
KR20120012960A (ko) 2009-04-28 2012-02-13 엘에스아이 코포레이션 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법
US8250434B2 (en) * 2009-06-18 2012-08-21 Lsi Corporation Systems and methods for codec usage control during storage pre-read
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8458553B2 (en) 2009-07-28 2013-06-04 Lsi Corporation Systems and methods for utilizing circulant parity in a data processing system
US8312343B2 (en) * 2009-07-28 2012-11-13 Lsi Corporation Systems and methods for re-using decoding parity in a detector circuit
US8321746B2 (en) 2009-07-30 2012-11-27 Lsi Corporation Systems and methods for quasi-cyclic LDPC code production and decoding
US8250431B2 (en) * 2009-07-30 2012-08-21 Lsi Corporation Systems and methods for phase dependent data detection in iterative decoding
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8176404B2 (en) * 2009-09-09 2012-05-08 Lsi Corporation Systems and methods for stepped data retry in a storage system
US8688873B2 (en) 2009-12-31 2014-04-01 Lsi Corporation Systems and methods for monitoring out of order data decoding
US8578253B2 (en) 2010-01-04 2013-11-05 Lsi Corporation Systems and methods for updating detector parameters in a data processing circuit
US8683306B2 (en) * 2010-01-04 2014-03-25 Lsi Corporation Systems and methods for data detection including dynamic scaling
US8743936B2 (en) * 2010-01-05 2014-06-03 Lsi Corporation Systems and methods for determining noise components in a signal set
US8924811B1 (en) * 2010-01-12 2014-12-30 Lockheed Martin Corporation Fast, efficient architectures for inner and outer decoders for serial concatenated convolutional codes
US8161351B2 (en) 2010-03-30 2012-04-17 Lsi Corporation Systems and methods for efficient data storage
US9343082B2 (en) 2010-03-30 2016-05-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for detecting head contact
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8527831B2 (en) 2010-04-26 2013-09-03 Lsi Corporation Systems and methods for low density parity check data decoding
US8443249B2 (en) 2010-04-26 2013-05-14 Lsi Corporation Systems and methods for low density parity check data encoding
US8381071B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for decoder sharing between data sets
US8381074B1 (en) 2010-05-21 2013-02-19 Lsi Corporation Systems and methods for utilizing a centralized queue based data processing circuit
US8208213B2 (en) 2010-06-02 2012-06-26 Lsi Corporation Systems and methods for hybrid algorithm gain adaptation
US8804260B2 (en) 2010-09-13 2014-08-12 Lsi Corporation Systems and methods for inter-track interference compensation
US9219469B2 (en) 2010-09-21 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for filter constraint estimation
US8295001B2 (en) 2010-09-21 2012-10-23 Lsi Corporation Systems and methods for low latency noise cancellation
US8560930B2 (en) 2010-10-11 2013-10-15 Lsi Corporation Systems and methods for multi-level quasi-cyclic low density parity check codes
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
US8443250B2 (en) 2010-10-11 2013-05-14 Lsi Corporation Systems and methods for error correction using irregular low density parity check codes
US8661071B2 (en) 2010-10-11 2014-02-25 Lsi Corporation Systems and methods for partially conditioned noise predictive equalization
US8750447B2 (en) 2010-11-02 2014-06-10 Lsi Corporation Systems and methods for variable thresholding in a pattern detector
US8566379B2 (en) 2010-11-17 2013-10-22 Lsi Corporation Systems and methods for self tuning target adaptation
US8667039B2 (en) 2010-11-17 2014-03-04 Lsi Corporation Systems and methods for variance dependent normalization for branch metric calculation
US8810940B2 (en) 2011-02-07 2014-08-19 Lsi Corporation Systems and methods for off track error recovery
US8699167B2 (en) 2011-02-16 2014-04-15 Lsi Corporation Systems and methods for data detection using distance based tuning
US8446683B2 (en) 2011-02-22 2013-05-21 Lsi Corporation Systems and methods for data pre-coding calibration
US8854753B2 (en) 2011-03-17 2014-10-07 Lsi Corporation Systems and methods for auto scaling in a data processing system
US8693120B2 (en) 2011-03-17 2014-04-08 Lsi Corporation Systems and methods for sample averaging in data processing
US8670955B2 (en) 2011-04-15 2014-03-11 Lsi Corporation Systems and methods for reliability assisted noise predictive filtering
US8611033B2 (en) 2011-04-15 2013-12-17 Lsi Corporation Systems and methods for selective decoder input data processing
US8887034B2 (en) 2011-04-15 2014-11-11 Lsi Corporation Systems and methods for short media defect detection
US8499231B2 (en) 2011-06-24 2013-07-30 Lsi Corporation Systems and methods for reduced format non-binary decoding
US8566665B2 (en) 2011-06-24 2013-10-22 Lsi Corporation Systems and methods for error correction using low density parity check codes using multiple layer check equations
US8560929B2 (en) 2011-06-24 2013-10-15 Lsi Corporation Systems and methods for non-binary decoding
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8879182B2 (en) 2011-07-19 2014-11-04 Lsi Corporation Storage media inter-track interference cancellation
US8819527B2 (en) 2011-07-19 2014-08-26 Lsi Corporation Systems and methods for mitigating stubborn errors in a data processing system
US8830613B2 (en) 2011-07-19 2014-09-09 Lsi Corporation Storage media inter-track interference cancellation
US8539328B2 (en) 2011-08-19 2013-09-17 Lsi Corporation Systems and methods for noise injection driven parameter selection
US8854754B2 (en) 2011-08-19 2014-10-07 Lsi Corporation Systems and methods for local iteration adjustment
US9026572B2 (en) 2011-08-29 2015-05-05 Lsi Corporation Systems and methods for anti-causal noise predictive filtering in a data channel
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8681441B2 (en) 2011-09-08 2014-03-25 Lsi Corporation Systems and methods for generating predictable degradation bias
US8661324B2 (en) 2011-09-08 2014-02-25 Lsi Corporation Systems and methods for non-binary decoding biasing control
US8767333B2 (en) 2011-09-22 2014-07-01 Lsi Corporation Systems and methods for pattern dependent target adaptation
US8850276B2 (en) 2011-09-22 2014-09-30 Lsi Corporation Systems and methods for efficient data shuffling in a data processing system
US8479086B2 (en) 2011-10-03 2013-07-02 Lsi Corporation Systems and methods for efficient parameter modification
US8689062B2 (en) 2011-10-03 2014-04-01 Lsi Corporation Systems and methods for parameter selection using reliability information
US8578241B2 (en) 2011-10-10 2013-11-05 Lsi Corporation Systems and methods for parity sharing data processing
US8862960B2 (en) 2011-10-10 2014-10-14 Lsi Corporation Systems and methods for parity shared data encoding
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8443271B1 (en) 2011-10-28 2013-05-14 Lsi Corporation Systems and methods for dual process data decoding
US8683309B2 (en) 2011-10-28 2014-03-25 Lsi Corporation Systems and methods for ambiguity based decode algorithm modification
US8527858B2 (en) 2011-10-28 2013-09-03 Lsi Corporation Systems and methods for selective decode algorithm modification
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8751913B2 (en) 2011-11-14 2014-06-10 Lsi Corporation Systems and methods for reduced power multi-layer data decoding
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8531320B2 (en) 2011-11-14 2013-09-10 Lsi Corporation Systems and methods for memory efficient data decoding
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
US9230596B2 (en) 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9300329B2 (en) * 2012-11-08 2016-03-29 Sk Hynix Memory Solutions Inc. Turbo-product codes (TPC) with interleaving
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9400797B2 (en) 2013-09-17 2016-07-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for recovered data stitching
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5457704A (en) * 1993-05-21 1995-10-10 At&T Ipm Corp. Post processing method and apparatus for symbol reliability generation
JP2814997B2 (ja) * 1996-08-08 1998-10-27 株式会社アドバンテスト 半導体試験装置
US5875199A (en) * 1996-08-22 1999-02-23 Lsi Logic Corporation Video device with reed-solomon erasure decoder and method thereof
US5983383A (en) 1997-01-17 1999-11-09 Qualcom Incorporated Method and apparatus for transmitting and receiving concatenated code data
CN1133276C (zh) * 1999-11-12 2003-12-31 深圳市中兴通讯股份有限公司 一种高速并行级联码的译码方法及译码器
US6810502B2 (en) * 2000-01-28 2004-10-26 Conexant Systems, Inc. Iteractive decoder employing multiple external code error checks to lower the error floor
US6606724B1 (en) * 2000-01-28 2003-08-12 Conexant Systems, Inc. Method and apparatus for decoding of a serially concatenated block and convolutional code
FR2808632B1 (fr) * 2000-05-03 2002-06-28 Mitsubishi Electric Inf Tech Procede de turbo-decodage avec reencodage des informations erronees et retroaction

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916702B1 (ko) * 2007-09-05 2009-09-11 에스케이 텔레콤주식회사 전송 스트림 패킷의 채널 디코딩 장치 및 그 방법

Also Published As

Publication number Publication date
FR2849304B1 (fr) 2014-09-12
US7047474B2 (en) 2006-05-16
CN100428635C (zh) 2008-10-22
FR2849304A1 (fr) 2004-06-25
KR100524961B1 (ko) 2005-11-01
US20040123217A1 (en) 2004-06-24
TW200412034A (en) 2004-07-01
JP2004208269A (ja) 2004-07-22
TWI262658B (en) 2006-09-21
CN1510842A (zh) 2004-07-07
JP4284125B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
KR100524961B1 (ko) 패리티 비트를 재순환시키는 연속 코드 디코더 및 그 방법
KR100811184B1 (ko) 아우터 인코더 및 그 방법
KR100773448B1 (ko) 로버스트 디지털 통신 시스템
CA2527098C (en) Enhanced vsb viterbi decoder
KR101532315B1 (ko) 모바일 역량을 지닌 고선명 텔레비전 송신
US9414110B2 (en) Preamble for a digital television system
US7620102B2 (en) Digital broadcasting transmission and reception system
KR100768770B1 (ko) 인핸스드 슬라이스 예측 피드백
JP2009526416A (ja) 伝送ストリームを符号化するトレリス符号化装置及びその方法
TWI435613B (zh) 根據具低的不可偵測錯誤機率之錯誤修正碼的硬式決定迭代解碼技術
US8108749B2 (en) Diversity combining iterative decoder
KR19980075608A (ko) 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치
US9210429B2 (en) Encoder of E-8VSB forward error correction for digital television system of ATSC
US6075822A (en) Traceback device of a trellis decoder
US8356238B2 (en) Trellis encoder for encoding dual transmission stream
KR100891693B1 (ko) 디지털 통신 시스템용의 매핑장치
JP2000049625A (ja) 誤り訂正方式
KR20040031179A (ko) 디지털 티브이의 트렐리스 복호 장치 및 방법
US20120275469A1 (en) Data block processor in a mobile dtv system with diversity
KR19980072599A (ko) 트렐리스 디코더의 세그먼트 동기 신호 제거 필터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee