JP4284062B2 - イメージセンサ及びその製造方法 - Google Patents

Description

【０００１】
【発明が属する技術分野】
本発明は、半導体素子の製造方法に関し、特に、ＣＭＯＳイメージセンサの製造方法に関する。
【０００２】
【従来の技術】
一般に、イメージセンサは、光学画像（ｏｐｔｉｃａｌ ｉｍａｇｅ）を電気的信号に変換させる半導体装置であって、電荷結合素子（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ：ＣＣＤ）は、個々のＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）キャパシタが互いに非常に近接した位置にありながら電荷キャリアがキャパシタに格納されて移送される素子であり、ＣＭＯＳイメージセンサは、制御回路及び信号処理回路を周辺回路に使用するＣＭＯＳ技術を利用して画素の数ほどＭＯＳトランジスタを作り、これを利用して順に出力を検出するスイッチング方式を採用する素子である（例えば、非特許文献１参照）。
【０００３】
このようなイメージセンサは、外部からの光を受光して光電荷を生成及び蓄積する光感知部分上部にカラーフィルタが配列されており、カラーフィルタアレイ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ Ａｒｒａｙ：ＣＦＡ）は、赤（Ｒｅｄ）、緑（Ｇｒｅｅｎ）及び青（Ｂｌｕｅ）の３つのカラーからなるか、黄（Ｙｅｌｌｏｗ）、マゼンタ（Ｍａｇｅｎｔａ）及びシアン（Ｃｙａｎ）の３つのカラーからなる。
【０００４】
また、イメージセンサは、光を感知する光感知部分と感知された光を電気的信号に処理してデータ化するロジック回路部分とから構成されているが、光感度を上げるため、全体イメージセンサ素子において光感知部分の面積が占める比率（Ｆｉｌｌ Ｆａｃｔｏｒ）を大きくしようという努力がなされているが、根本的にロジック回路部分を除去できないので、制限された面積下でのこのような努力には限界がある。
したがって、光感度を上げるため、光感知部分以外の領域に入射する光の経路を変えて光感知部分に集める集光技術が登場したが、このような集光のために、イメージセンサはカラーフィルタ上にマイクロレンズ（ｍｉｃｒｏｌｅｎｓ）を形成する方法を用いている。
【０００５】
通常のＣＭＯＳイメージセンサの単位画素は、一つのフォトダイオード（Ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）と、４つのＮＭＯＳ（Ｔｘ、Ｒｘ、Ｓｘ、Ｄｘ）から構成され、４つのＮＭＯＳ（Ｔｘ、Ｒｘ、Ｓｘ、Ｄｘ）は、フォトダイオードＰＤで収束された光電荷（Ｐｈｏｔｏ−ｇｅｎｅｒａｔｅｄ ｃｈａｒｇｅ）をフローティング拡散領域（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ：ＦＤ）に運送するためのトランスファートランジスタ（Ｔｒａｎｓｆｅｒ ｔｒａｎｓｉｓｔｏｒ：Ｔｘ）、所望の値にノードの電位をセッティングし電荷（Ｃ_ｐｄ）を排出してフローティング拡散領域ＦＤをリセットさせるためのリセットトランジスタ（Ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ：Ｒｘ）、ソースフォロワバッファ増幅器（Ｓｏｕｒｃｅ Ｆｏｌｌｏｗｅｒ Ｂｕｆｆｅｒ Ａｍｐｌｉｆｉｅｒ）役割をするドライブトランジスタ（Ｄｒｉｖｅ ｔｒａｎｓｉｓｔｏｒ：Ｄｘ）、スイッチングでアドレッシング（Ａｄｄｒｅｓｓｉｎｇ）できるようにするセレクトトランジスタ（Ｓｅｌｅｃｔ ｔｒａｎｓｉｓｔｏｒ：Ｓｘ）から構成される。
【０００６】
ここでトランスファートランジスタＴｘ及びリセットトランジスタＲｘは、ネイティブトランジスタ（Ｎａｔｉｖｅ ＮＭＯＳ）を利用し、ドライブトランジスタＤｘ及びセレクトトランジスタＳｘは、一般的なトランジスタ（Ｎｏｒｍａｌ ＮＭＯＳ）を利用し、リセットトランジスタＲｘは、ＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）のためのトランジスタである。
上記のようなＣＭＯＳイメージセンサの単位画素は、ネイティブトランジスタを使用してフォトダイオード領域ＰＤで可視光線波長帯域の光を感知した後、感知された光電荷をフローティング拡散領域ＦＤに、すなわち、ドライブトランジスタＤｘのゲートに伝達した量を出力端Ｖｏｕｔで電気的信号に出力する。
【０００７】
図１は、従来の技術に係るＣＭＯＳイメージセンサを示す断面図であって、フォトダイオード、トランスファートランジスタ及びフローティング拡散領域のみを示している。
図１を参照すると、ｐ^＋基板１１にエピタキシャル成長されたｐ−エピタキシャル層１２が形成され、ｐ−エピタキシャル層１２に素子間隔離のためのフィールド酸化膜１４が形成され、フィールド酸化膜１４の下部には、ｎ−チャネルフィールドストップ層（ｎ−ｃｈａｎｎｅｌ ｆｉｅｌｄ ｓｔｏｐ ｌａｙｅｒ）のためのフィールドストップ層１３が形成される。
【０００８】
ここで、フィールドストップ層１３は、フィールド酸化膜１４が形成されるｐ−エピタキシャル層１２に傾斜なしにイオン注入するため、フィールド酸化膜１４下のみに位置する。したがって、フォトダイオードをなすｎ⁻−拡散層１６は、フィールド酸化膜１４のエッジと境界をなすだけであって、フィールドストップ層１３はｎ⁻−拡散層１６の面積に影響を及ぼさない。
そして、ｐ−エピタキシャル層１２上にスペーサ１７が両側壁に形成されたトランスファートランジスタのゲート電極Ｔｘ１５が形成され、ゲート電極１５の一側エッジに揃えられ（ａｌｉｇｎｅｄ）つつｐ−エピタキシャル層１２内部に深いｎ⁻−拡散層１６が形成され、深いｎ⁻−拡散層１６上部とｐ−エピタキシャル層１２表面下部にゲート電極の一側に形成されたスペーサ１７に揃えられつつ浅いｐ^ｏ−拡散層１８が形成される。
【０００９】
結局、深いｎ⁻−拡散層１６と浅いｐ^ｏ−拡散層１８とからなるフォトダイオードＰＤが形成され、ゲート電極１５の他側に形成されたスペーサ１７に揃えられつつｐ−エピタキシャル層１２内にフローティング拡散領域（ＦＤ）１９が形成される。
一方、ｎ⁻−拡散層１６を形成するためのイオン注入マスクＭＫ_１は、一側面がトランスファートランジスタのゲート電極の中央に揃えられ、他側面が活性領域に侵入しないフィールド酸化膜上に整列される（図２参照）。
【００１０】
図２は、図１に係るレイアウト図であって、トランスファートランジスタのゲート電極Ｔｘの一側にフォトダイオードＰＤが形成される活性領域に所定の幅だけ重なりながら形成され、ゲート電極の他側下にはフローティング拡散領域ＦＤが形成される。
そして、フィールド酸化膜（ＦＯＸ）により定義された活性領域において、フォトダイオードＰＤは、相対的に広い面積を有しフォトダイオードＰＤからフローティング拡散領域ＦＤにはボトルネック効果（ｂｏｔｔｌｅ ｎｅｃｋ ｅｆｆｅｃｔ）を与えながらその面積が狭くなる。
【００１１】
一方、図１に示すように、フォトダイオードをなすｎ⁻−拡散層１６の形成の際イオン注入マスクＭＫ_１が実質的に形成されるｎ⁻−拡散層１６より広い線幅を有するので、ｎ⁻−拡散層１６は、トランスファートランジスタのゲート電極Ｔｘと重なった部分を除外した全活性領域に形成されてフィールド酸化膜（ＦＯＸ）と接することになる。
上述した従来技術では、フォトダイオードのｎ⁻−拡散層１６とｐ−領域（ｐ^ｏ−拡散層、ｐ−エピタキシャル層）との間に逆バイアスがかかると、ｎ⁻−拡散層１６とｐ領域の不純物濃度が適切に調節された時、ｎ⁻−拡散層１６が完全空乏されながらｎ⁻−拡散層１６下部に存在するｐ−エピタキシャル層１２と、ｎ⁻−拡散層１６上部に存在するｐ^ｏ−拡散層１８に空乏領域が拡張されるが、ドーパント濃度が相対的に低いｐ−エピタキシャル層１２により多くの空乏層拡張がおきる。
【００１２】
このようなフォトダイオードＰＤを有するイメージセンサでは、フォトダイオードＰＤに格納された電子（ｅ）をフォトダイオードＰＤから取り出して電気的出力信号（電圧または電流）を得ることになるが、最大出力信号は、フォトダイオードＰＤから取り出すことができる電子の数と直接的に比例するため、出力信号を増加させるためには、光によりフォトダイオード（ＰＤ）内で生成及び格納される電子の数を増加させなければならない。
上述したように、フォトダイオードＰＤの空乏層で発生された電子が電気的信号（電圧または電流）に変換されるが、表面から深い所まで幅広く空乏層が形成できるように、表面層（ｐ^ｏ−拡散層）のドーパント濃度が下部層（ｎ⁻−拡散層及びｐ−エピタキシャル層）のドーパント濃度より非常に高くなるようにイオン注入をするようになる。
【００１３】
一方、上記のような従来の技術は、入射光が入射される時、空乏層であるｎ⁻−拡散層１６で電子ホール対（Ｅｌｅｃｔｒｏｎ Ｈｏｌｅ Ｐａｉｒ：ＥＨＰ）が発生するが、この中でホール（Ｈ）は、ｐ^＋−半導体基板１１に抜け出すことになり、電子（ｅ）が蓄積されていてトランスファートランジスタＴｘを介してフローティング拡散領域（ＦＤ）１９に移動してイメージデータ化される。
しかし、上述した従来の技術は、フィールド酸化膜１４のエッジにはフィールド酸化膜１４の酸化工程時、結晶欠陥（ｃｒｙｓｔａｌｌｉｎｅ ｄｅｆｅｃｔｓ）が主に発生するが、このような結晶欠陥には、ポイント欠陥（ｐｏｉｎｔ ｄｅｆｅｔ）、ライン欠陥（ｌｉｎｅ ｄｅｆｅｃｔ）、面積欠陥（ａｒｅａ ｄｅｆｅｃｔ）、体積欠陥（ｖｏｌｕｍｅ ｄｅｆｅｃｔ）などがある。
【００１４】
結局、光が入射されない状態でフィールド酸化膜１４エッジの欠陥により電子（ｅ）が生成されて、ｎ⁻−拡散層１６に格納されることによって、フォトダイオードＰＤからフローティング拡散領域（ＦＤ）１９に暗電流（Ｄａｒｋ ｃｕｒｒｅｎｔ：Ｄ）が流れるという問題点がある。
言い換えれば、光が入射する場合のみにフォトダイオードの空乏層（ｎ⁻−拡散層）で電子が生成及び格納された後、フローティング拡散領域に電子が移動して電流が流れるべきであるが、フィールド酸化膜１４エッジの欠陥は、光による入力がなくても熱的に電荷を発生させやすい状態にあるので、欠陥が複数存在すると、光がない暗い状態でもイメージセンサがあたかも光が入るような反応を示す非正常状態を示す。
【００１５】
これを解決するため、図２に示すように、深いｎ⁻−拡散層を形成するためのイオン注入マスクＭＫ_１より相対的に線幅が小さいイオン注入マスクＭＫ_２を用いて深いｎ⁻−拡散層を形成する方法が提案されたが、この方法は、ｎ⁻−拡散層を形成するためのイオン注入マスクＭＫ_２工程時自己整列されないため、オーバーレイ（ｏｖｅｒｌａｙ）等に敏感であるという短所があり、後続熱工程によりｎ⁻−拡散層がフィールド酸化膜（ＦＯＸ）のエッジ近くに拡散するという問題が発生する。
【００１６】
【非特許文献１】
Ａ ＣＭＯＳ ＩＭＡＧＥ ＳＥＮＳＯＲ ＷＩＴＨ Ａ ＳＩＭＰＬＥ ＦＩＸＥＤ ＰＡＴＴＥＲＮ ＮＯＩＳＥ ＲＥＤＵＣＴＩＯＮ ＴＥＣＨＮＯＬＯＧＹ ＡＮＤ Ａ ＨＯＬＥ ＡＣＣＵＭＵＬＡＴＩＯＮ ＤＩＯＤＥ（ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ，ＶＯＬ．３５，ＮＯ．１２ ＤＥＣＥＭＢＥＲ ２０００，ＰＡＧＥＳ２０３８−２０４３）
【００１７】
【発明が解決しようとする課題】
そこで、本発明は上記従来のイメージセンサ及びその製造方法における問題点に鑑みてなされたものであって、本発明の目的は、フィールド酸化膜エッジに発生した結晶欠陥による暗電流生成を抑制することに好適なイメージセンサ及びその製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるイメージセンサは、半導体層と、前記半導体層の所定部分にフォトダイオード領域と、前記フォトダイオード領域より相対的に面積が狭いフローティング拡散領域と、前記フォトダイオード領域と前記フローティング拡散領域とを接続させるボトルネック構造のチャネル領域からなる活性領域と、前記活性領域を電気的に隔離させるフィールド領域と、前記フォトダイオード領域側に第１の幅ほど拡張されて前記フィールド領域よりより広い面積を有する前記フィールド領域下部のフィールドストップ層と、前記チャネル領域を覆ってチャネル領域に接した前記フォトダイオード領域の一側面の全領域に第２の幅ほど重なった一側面を有する前記半導体層上のゲート電極とを含んでなり、前記フィールドストップ層が前記チャネル領域及び前記フローティング拡散領域に接する一部分では拡張されず、前記フィールド領域下に形成されることを特徴とする。
【００１９】
また、上記目的を達成するためになされた本発明によるイメージセンサは、
半導体層上に前記半導体層の一側表面を露出させる第１素子分離マスクを形成するステップと、前記露出された半導体層内に前記第１素子分離マスクの露出面積より広い面積を有する第１拡散層を形成するステップと、前記半導体層上に前記半導体層の他側表面を露出させる第２素子分離マスクを形成するステップと、前記露出された半導体層内に前記第２素子分離マスクの露出面積と同じ面積を有する第２拡散層を形成するステップと、前記第１拡散層上に前記第１拡散層より第１の幅ほど縮小されて第１フィールド酸化膜を形成すると同時に前記第２拡散層上に前記第２拡散層と同じ面積を有する第２フィールド酸化膜を形成するステップと、前記半導体層の前記第１フィールド酸化膜により定義される、フォトダイオード領域と、前記フォトダイオード領域より相対的に面積が狭いフローティング拡散領域と、前記フォトダイオード領域と前記フローティング拡散領域とを接続させるボトルネック構造のチャネル領域からなる活性領域において、前記チャネル領域を覆ってチャネル領域に接続された前記フォトダイオード領域の一側面の全領域にわたって第２の幅ほど重なった一側面を有し、前記第２フィールド酸化膜とに重なるゲート電極を形成するステップと、前記半導体層内に前記ゲート電極の一側エッジと前記第１拡散層に自己整列される第３拡散層を形成するステップと、前記第３拡散層内に前記ゲート電極の一側エッジからスペーサ幅の距離を置いて整列される第４拡散層を形成するステップとを含んでなることを特徴とする。
【００２２】
【発明の実施の形態】
次に、本発明に係るイメージセンサ及びその製造方法の実施の形態の具体例を図面を参照しながら説明する。
図３は、本発明の第１の実施例に係るＣＭＯＳイメージセンサの平面図であって、フォトダイオードＰＤ、トランスファートランジスタのゲート電極Ｔｘ及びフローティング拡散領域ＦＤを示している。
【００２３】
図３に示すように、半導体基板２１と、半導体基板２１の所定部分にフォトダイオードＰＤと、フォトダイオードＰＤより相対的に面積が狭いフローティング拡散領域ＦＤ及びフォトダイオードＰＤとフローティング拡散領域ＦＤとを接続させるボトルネック構造のチャネル領域Ｃｈからなる活性領域が形成される。
そして、活性領域を電気的に隔離させるフィールド酸化膜２６が形成され、活性領域側に第１の幅ほど拡張されてフィールド酸化膜２６より広い面積を有してフィールド酸化膜２６下部にフィールドストップ層２５が形成される。
そして、チャネル領域Ｃｈを覆ってチャネル領域Ｃｈに接続されたフォトダイオードＰＤの一側面の全領域にわたって第２の幅ほど重なった一側面を有してフローティング拡散領域（ＦＤ）に他側面が揃えられるゲート電極２７が半導体基板２１上に形成される。
【００２４】
一方、フォトダイオードＰＤは、ゲート電極Ｔｘの一側面とフィールドストップ層２５に揃えられて形成されたｎ⁻−拡散層２９と、ゲート電極２７の一側面から所定距離を置いてフィールドストップ層２５に揃えられてｎ⁻−拡散層２９内に形成されたｐ^ｏ−拡散層３１とからなる。
一方、ゲート電極２７の他側にはｎ^＋−拡散層３３が形成される。
【００２５】
図４乃至図８は、図３のＩ−Ｉ’線に沿って、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程断面図であり、図９乃至図１２は、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程平面図である。
以下、図４乃至図８、図９乃至図１２を共に参照しながら説明する。
【００２６】
図４に示すように、高濃度ｐ型不純物がドーピングされたｐ^＋−半導体基板２１上にｐ−エピタキシャル層２２を成長させた後、ｐ−エピタキシャル層２２上にパッド酸化膜２３とパッド窒化膜２４を形成する。
ここで、ｐ−エピタキシャル層２２を成長させる理由は、低濃度ｐ−エピタキシャル層２２が存在するので、フォトダイオードＰＤの空乏層の深さを増加させることができるため、優れた光感度特性が得られ、フォトダイオードＰＤの空乏層が到達しないｐ^＋−半導体基板２１の深い所で発生し得る光電荷等の不規則な移動による単位画素間クロストーク現象を高濃度のｐ^＋−半導体基板２１の存在により光電荷を再結合させることによって防止できるためである。
【００２７】
次に、パッド窒化膜２４上に素子分離マスク（図示せず）を形成した後、素子分離マスクにより露出されたパッド窒化膜２４を先にエッチングし、連続してパッド窒化膜２４エッチング後露出されたパッド酸化膜２３をエッチングしてフィールド酸化膜が形成されるｐ−エピタキシャル層２２表面を露出させる。
ここで、露出されたｐ−エピタキシャル層２２表面の一部は、フィールド酸化膜が形成される領域であり、露出されないｐ−エピタキシャル層２２は、活性領域である。
【００２８】
次に、素子分離マスクを除去した後、素子分離マスク除去後露出されたパッド窒化膜２４をマスクにして露出された一部ｐ−エピタキシャル層２２の表面にｎ−チャネルフィールドストップ層（以下「フィールドストップ層」と記す）２５のための不純物を傾斜（ｔｉｌｔ）角を与えながら回転及びツイスト（ｔｗｉｓｔ）させてイオン注入する。
この場合、フィールドストップ層２５を形成するためのイオン注入は、ボロン（^１１Ｂ）を３．０×１０^１３ｃｍ^−３ドーズ量と３０ｋｅＶのイオン注入エネルギーで所定傾斜角（α）を与え回転（×４）させながら実行する。
【００２９】
このように、傾斜及び回転を与えながら不純物をイオン注入すると、傾斜及び回転なしにイオン注入して形成する場合に比べて、フィールドストップ層２５が活性領域と重なる長さ（ｘ）が増加する。
【００３０】
一方、フィールドストップ層２５を形成するためのイオン注入マスクは、パッド窒化膜２４を利用したが、別途のイオン注入マスクを利用することもできる。フィールドストップ層２５の平面図（図９）を説明すると、フィールド酸化膜が形成される領域からパッド窒化膜２４により露出されたｐ−エピタキシャル層２２内にｘほど侵入したフィールドストップ層２５が形成されることが分かる。
【００３１】
図５に示すように、フィールドストップ層２５が形成されたｐ−エピタキシャル層２２の表面を酸化させて、フィールドストップ層２５上にフィールド酸化膜２６を成長した後、パッド窒化膜２４とパッド酸化膜２３を除去する。
この場合、フィールド酸化膜２６により定義される活性領域は、図９を参照すると、広い面積を有する第１活性領域ＡＣＴ_１、第１活性領域ＡＣＴ_１より相対的に面積及び長短軸の幅が小さい第２活性領域ＡＣＴ_２、及び第１活性領域ＡＣＴ_１と第２活性領域ＡＣＴ_２とを接続させるボトルネック構造‘Ａ’の第３活性領域ＡＣＴ_３である。
【００３２】
ここで、第１活性領域ＡＣＴ_１は、フォトダイオードＰＤが形成される領域であり、第２活性領域ＡＣＴ_２は、フローティング拡散領域ＦＤが形成される領域であり、第３活性領域ＡＣＴ_３は、トランスファートランジスタのチャネル（Ｃｈａｎｎｅｌ：ｃｈ）が形成される領域である。
以下、第１活性領域ＡＣＴ_１、第２活性領域ＡＣＴ_２、第３活性領域ＡＣＴ_３を各々フォトダイオードＰＤ、フローティング拡散領域ＦＤ、チャネル領域ｃｈと略して示す。
【００３３】
一方、フィールド酸化膜２６を形成する前に、図面には示さなかったが、以後熱工程による側面拡散を通してドライブトランジスタＤｘとセレクトトランジスタＳｘを内包できるように、ｐ−ウェルをｐ−エピタキシャル層２２の所定領域に形成する。
次に、パッド酸化膜２３除去後単位画素の４個のトランジスタの中でドライブトランジスタＤｘとセレクトトランジスタＳｘを形成するための一般的なトランジスタ製造工程を実行する。
【００３４】
図面に示さなかったが、ｐ−ウェル内にトランジスタのしきい電圧（Ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）を調節するしきい電圧調節イオンのイオン注入工程と、パンチスルー特性を調節するｐ型不純物の深いイオン注入工程を実施し、このようなイオン注入工程は、フォトダイオードＰＤが形成される活性領域とトランスファートランジスタのソース／ドレイン（すなわち、フローティング拡散領域）が形成される領域には実行されない。
【００３５】
図６に示すように、単位画素の４個のトランジスタのゲート電極を形成するために、導電膜を蒸着し、感光膜を塗布した後、露光及び現像によりパターンニングしてゲート電極形成用感光膜パターン（図示せず）を形成する。
この場合、以後形成されるトランスファートランジスタＴｘの一側面におけるフォトダイオードＰＤのドーピングプロファイルが電荷運送効率を決定するようになるので、ゲート電極の厚さを十分に厚くしてフォトダイオードを形成するための高エネルギーｎ型不純物イオン注入と低エネルギーｐ型不純物イオン注入をトランスファートランジスタＴｘの一側面で揃えることができるようにする。
【００３６】
次に、ゲート電極形成用感光膜パターンをエッチングマスクとして導電膜をエッチングして単位画素の４個のトランジスタのゲート電極２７を形成する。ここで、図面に示されたゲート電極２７は、トランスファートランジスタＴｘのゲート電極である。
この場合、ゲート電極２７は、ゲート電極２７下部の第３活性領域ＡＣＴ_３がボトルネック構造を有するので、フォトダイオードＰＤが形成される活性領域に重なる長軸の幅ｗ_１を大きく増加させることができる（図１０参照）。
【００３７】
したがって、チャネル領域がボトルネック構造であるトランスファートランジスタにおいて、ドレイン電流Ｉ_ｄｓａｔやしきい電圧Ｖ_ｔなどの主要パラメーター（ｐａｒａｍｅｔｅｒ）を決定するトランジスタ幅（ｗｉｄｔｈ：ｗ）は、フォトダイオードに重なるゲート電極の長軸の幅ｗ_１ではなく、フローティング拡散領域ＦＤの短軸の幅ｗ_２である。
例えば、広い幅の通路から狭い幅の通路に電流が流れる場合、狭い幅の通路の幅により流れる速度が決定されるのであって、広い幅の通路の幅は速度に関係ない。
【００３８】
次いで、ゲート電極２７を含む全面に感光膜を塗布した後、感光膜を選択的にパターンニングして高エネルギーで低濃度ｎ型不純物ｎ⁻をイオン注入するための第１マスク２８を形成する。
この場合、第１マスク２８の一側面は、ゲート電極２７の中央に揃えられ、他側面はフォトダイオードＰＤ内部に入る部分なしにフィールド酸化膜２６上の所定部分に揃えられる（図１０参照）。
【００３９】
次に、第１マスク２８をイオン注入マスクとして、高エネルギーで低濃度ｎ型不純物ｎ⁻をイオン注入して、ｎ⁻−拡散層２９を形成する。
この場合、ｎ⁻−拡散層２９は、一側がゲート電極２７の一側エッジに揃えられ、他側がフィールドストップ層２５の片側エッジに揃えられる。すなわち、たとえフィールド酸化膜２６の一部をオープンさせるイオン注入マスクを使用するとしても、ｎ⁻−拡散層２９は、所定幅（ｘ）ほど活性領域に侵入したフィールドストップ層２５によりフィールド酸化膜２６に接しない。
【００４０】
結局、ｎ⁻−拡散層２９は、ゲート電極２７とフィールドストップ層２５により揃えられつつ、フィールドストップ層２５によりフィールド酸化膜２６のエッジと電気的に隔離される。
そして、フォトダイオードの一側面を十分に覆うように、ゲート電極２７の両側終端を拡張させ、フィールドストップ層２５によりｎ⁻−拡散層２９が揃えられるので、従来ｎ⁻−拡散層２９を形成するためのレティクルの修正なしにそのまま適用可能である。
【００４１】
このように、レティクルの修正なしにｎ⁻−拡散層２９を形成すると、新しいレティクル製作が不要となりコストが低減され、フィールド酸化膜２６とｎ⁻−拡散層２９との間の距離調節のための工程調節（ｔｕｎｉｎｇ）が自在となり、ｎ⁻−拡散層２９が揃えられるので、マスクオーバーレイマージン確保が可能となる。
もし、新しいレティクルを利用してｎ⁻−拡散層２９を形成する場合には、フィールド酸化膜２６とｎ⁻−拡散層２９との間の距離調節のための工程制御が困難である。
【００４２】
図１０を参照すると、ｎ⁻−拡散層２９は、長軸がより長くなったゲート電極２７の一側面に揃えられ、ゲート電極２７の一側面に揃えられた部分を除外した残りの部分はフィールドストップ層２５により揃えられてフォトダイオードＰＤ内に形成される。
したがって、ｎ⁻−拡散層２９をゲート電極２７の長軸の両端に揃えさせず一側面のみに揃えさせることによって、暗電流の原因となるｎ⁻−拡散層２９とフィールド酸化膜２６の角地域が接することを最小化する。
【００４３】
第１マスク２８を除去した後、後続工程で、図面には示さなかったが、単位画素の４個のトランジスタのＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を形成するためのイオン注入工程が実行される。まず、全面に感光膜を塗布した後、露光及び現像によりパターンニングしてＬＤＤ構造を形成するための第２マスク（図示せず）を形成した後、第２マスクをイオン注入マスクとして低濃度ｎ型不純物をｐ−ウェル（図示せず）内に注入してＬＤＤ構造（図示せず）を形成する。この場合、ｐ−エピタキシャル層２２に形成されるべきであるフォトダイオードと２個のネイティブトランジスタＴｘ、Ｒｘが形成される領域にはＬＤＤ構造を形成するためのイオン注入は実行されない。
【００４４】
第２マスク（図示せず）を除去した後、図７に示すように、全面にスペーサ用絶縁膜を蒸着した後、絶縁膜を全面エッチングしてゲート電極２７の両側壁に接するスペーサ３０を形成する。
次いで、ブランケット（ｂｌａｎｋｅｔ）イオン注入法で低エネルギーｐ型不純物ｐ^ｏをイオン注入して、ｎ⁻−拡散層２９及びゲート電極２７の一側面に露出されたｐ−エピタキシャル層２２に同時にｐ^ｏ−拡散層３１を形成する。この場合、ｎ⁻−拡散層２９内に形成されるｐ^ｏ−拡散層３１は、スペーサ３０の厚さほど距離を置いてスペーサに揃えさせる。
【００４５】
一方、ブランケットイオン注入法であるので、ゲート電極２７の他側面に露出されたｐ−エピタキシャル層２２にもｐ^ｏ−拡散層が形成されるが、ｐ−エピタキシャル層２２と同じｐ型不純物で形成されて別途の作用をしない。
上述した低エネルギーｐ型不純物ｐ^ｏのイオン注入を通してｐ^ｏ−拡散層３１とｎ⁻−拡散層２９とからなる浅いｐｎ接合が形成され、ｐ−エピタキシャル層２２／ｎ⁻−拡散層２９／ｐ^ｏ−拡散層３１からなるｐｎｐ型フォトダイオードが形成される。
ｐ^ｏ−拡散層３１の平面図（図１１）を述べると、ｐ^ｏ−拡散層３１は、一側面がスペーサ（図示せず）に揃えられ、残りの部分はフィールドストップ層２５に揃えられる。
【００４６】
図８に示すように、全面に感光膜を塗布し露光及び現像によりパターニングして、ソース／ドレイン領域を形成するための第３マスク（図示せず）を形成した後、第３マスクをイオン注入マスクに高濃度ｎ型不純物ｎ^＋をイオン注入して、単位画素内にドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）とトランスファートランジスタＴｘとリセットトランジスタＲｘのソース／ドレイン領域、すなわち、フローティング拡散領域ＦＤであるｎ^＋−拡散層３３を形成する。
【００４７】
図１２に示すように、第３マスクは、トランスファートランジスタのゲート電極２７の他側面及びこの他側面に隣接するフローティング拡散領域ＦＤを露出させて、トランスファートランジスタのゲート電極２７の中央に揃えられる。すなわち、フォトダイオードが形成された領域には、高濃度ｎ型不純物がイオン注入されないようにする。
【００４８】
図１３は、本発明の第２の実施例に係るＣＭＯＳイメージセンサの平面図である。
図１３に示すように、半導体基板４１、半導体基板４１の所定部分にフォトダイオードＰＤ、フォトダイオードＰＤより相対的に面積が狭いフローティング拡散領域ＦＤ及びフォトダイオードＰＤとフローティング拡散領域ＦＤとを接続させるボトルネック構造のチャネル領域Ｃｈからなる活性領域が形成される。
そして、活性領域を電気的に隔離させるフィールド酸化膜４６が形成され、フォトダイオード側に第１の幅ほど拡張されてフィールド酸化膜４６より広い面積を有してフィールド酸化膜４６下部にフィールドストップ層４４ａが形成される。
【００４９】
すなわち、フィールドストップ層４４ａがフォトダイオードが形成される活性領域のみに拡張されてチャネル領域ｃｈ及びフローティング拡散領域ＦＤではフィールド酸化膜４６下に形成される。
そして、チャネル領域Ｃｈを覆ってチャネル領域Ｃｈに接続されたフォトダイオードＰＤの一側面の全領域にわたって第２の幅ほど重なった一側面を有してフローティング拡散領域ＦＤに他側面が揃えられるゲート電極４７が半導体基板４１上に形成される。
【００５０】
一方、フォトダイオードＰＤは、ゲート電極４７の一側面とフィールドストップ層４４ａに揃えて形成されたｎ⁻−拡散層４８と、ゲート電極４７の一側面から所定距離を置いてフィールドストップ層４４ａに揃えられてｎ⁻−拡散層４８内に形成されたｐ^ｏ−拡散層５０からなる。
一方、ゲート電極４７の他側には、ｎ^＋−拡散層５１が形成される。
【００５１】
後述する第２の実施例に係る工程では、フィールドストップ層を形成するためのイオン注入の際、傾斜角に敏感なトランジスタのチャネル領域とその以外の領域を各々異なるマスクに区分して進行する方法を提供する。
図１４乃至図１７は、図１３のＩＩ−ＩＩ’線に沿って、ＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【００５２】
図１４に示すように、高濃度ｐ型不純物がドーピングされたｐ^＋−半導体基板４１上にｐ−エピタキシャル層４２を成長させた後、ｐ−エピタキシャル層４２上に第１イオン注入マスク４３を形成する。
この場合、第１イオン注入マスク４３により露出されたｐ−エピタキシャル層４２は、フォトダイオードに隣接したフィールド酸化膜が形成される部分である。
【００５３】
次に、第１イオン注入マスク４３に露出されたｐ−エピタキシャル層４２の表面に第１フィールドストップ層４４ａのための不純物を傾斜角を与えながら回転またはツイストさせてイオン注入する。
この場合、第１フィールドストップ層４４Ａを形成するためのイオン注入は、ボロン（^１１Ｂ）を３．０×１０^１３ｃｍ^−３ドーズ量と３０ｋｅＶのイオン注入エネルギーで所定傾斜角（α）を与えて回転（×４）させながら実行する。
【００５４】
このように、傾斜及び回転を与えながら不純物をイオン注入すると、傾斜及び回転なしにイオン注入して形成する場合に比べて、第１フィールドストップ層４４Ａが活性領域とオーバーラップされる長さ（ｘ）が増加する。
第１フィールドストップ層４４Ａの平面図（図１３）を説明すると、フィールド酸化膜が形成される領域からフォトダイオード内に（ｘ）ほど侵入した第１フィールドストップ層４４Ａが形成されることが分かる。
【００５５】
図１５に示すように、第１イオン注入マスク４３を除去した後、全面に第２イオン注入マスク４５を形成する。この場合、第２イオン注入マスク４５により露出されたｐ−エピタキシャル層４２は、トランスファートランジスタのチャネル領域に隣接したフィールド酸化膜が形成される部分である。
次に、第２イオン注入マスク４３に露出されたｐ−エピタキシャル層４２の表面に第２フィールドストップ層４４Ｂのための不純物を傾斜なしにイオン注入する。
【００５６】
この場合、第２フィールドストップ層４４Ｂを形成するためのイオン注入は、ボロン（^１１Ｂ）を３．０×１０^１３ｃｍ^−３ドーズ量と３０ｋｅＶのイオン注入エネルギーで実行する。
このように、傾斜なしに不純物をイオン注入すると、第１フィールドストップ層４４Ａが活性領域と重ならないので平面図（図１３）では現れない。
【００５７】
一方、上述した第１イオン注入マスク４３及び第２イオン注入マスク４５は、第１の実施例と同様に、ＬＯＣＯＳ工程のためのパッド酸化膜とパッド窒化膜を利用するが、各々互いに異なるレティクルを利用する。
言い換えれば、パッド酸化膜とパッド窒化膜を同時にパターンニングして第１フィールドストップ層４４Ａが形成される一部ｐ−エピタキシャル層４２を露出させた後、第１フィールドストップ層４４Ａを形成するためのイオン注入を実施し、連続して第１フィールドストップ層４４ａを除外したｐ−エピタキシャル層４２の他の表面を露出させた後、第２フィールドストップ層４４Ｂを形成するためのイオン注入を実施する。
【００５８】
図１６に示すように、第１、第２フィールドストップ層４４Ａ、４４Ｂが形成されたｐ−エピタキシャル層４２表面を酸化させてフィールドストップ層４４Ａ、４４Ｂ上にフィールド酸化膜４６を成長させる。
ここで、フォトダイオードＰＤが形成される活性領域に所定幅（ｘ）ほど侵入した第１フィールドストップ層４４Ａは、活性領域とフィールド酸化膜４６とを電気的に隔離させ、トランスファートランジスタのチャネル領域が形成される活性領域と隣接したフィールド酸化膜４６下部の第２フィールドストップ層４４Ｂはこれらを電気的に隔離させない。
後続ゲート電極、ｎ⁻−拡散層及びｐ^ｏ−拡散層工程を含む全ての工程は第１の実施例と同様である。
【００５９】
以後の工程は、図１７に示すように、ｐ−エピタキシャル層４２上に４個のトランジスタのゲート電極４７を形成する。ここで、図面に示すゲート電極４７は、トランスファートランジスタＴｘのゲート電極である。
この場合、ゲート電極４７は、ゲート電極４７下部のチャネル領域がボトルネック構造を有するので、フォトダイオードＰＤが形成される活性領域に重なる長軸の幅ｗ_１を大きく増加させることができる。
【００６０】
したがって、チャネル領域がボトルネック構造であるトランスファートランジスタにおいて、ドレイン電流Ｉ_ｄｓａｔやしきい電圧Ｖ_ｔなどの主要パラメーターを決定するトランジスタ幅（ｗｉｄｔｈ：ｗ）は、フォトダイオードに重なるゲート電極の長軸の幅ｗ_１ではなくフローティング拡散領域ＦＤの短縮の幅ｗ_２である（図１３）。
次いで、ゲート電極４７の中央に一側面が揃えられ他側面はフォトダイオードＰＤ内部に入る部分なしにフィールド酸化膜４６上の所定部分に揃えられるイオン注入マスクに低濃度ｎ型不純物ｎ⁻をイオン注入してｎ⁻−拡散層４８を形成する。
【００６１】
次に、ＬＤＤ（図示せず）形成を完了した後、全面にスペーサ用絶縁膜を蒸着した後、絶縁膜を全面エッチングしてゲート電極４７の両側壁に接するスペーサ４９を形成する。
次いで、ブランケットイオン注入法により低エネルギーｐ型不純物ｐ^ｏをイオン注入して、ｎ⁻−拡散層４８及びゲート電極４７の一側面に露出されたｐ−エピタキシャル層４２に同時にｐ^ｏ−拡散層５０を形成する。この場合、ｎ⁻−拡散層４８内に形成されるｐ^ｏ−拡散層５０はスペーサ４９の厚さほど距離を置いてスペーサ４９に揃えられる。
【００６２】
上述した低エネルギーｐ型不純物ｐ^ｏのイオン注入を通してｐ^ｏ−拡散層５０とｎ⁻−拡散層４８とからなる浅いｐｎ接合が形成され、ｐ−エピタキシャル層４２／ｎ⁻−拡散層４８／ｐ^ｏ−拡散層５０からなるｐｎｐ型フォトダイオードが形成される。
次に、ｎ^＋−拡散層が形成されるｐ−エピタキシャル層４２を露出させるマスクを利用してイオン注入マスクに高濃度ｎ型不純物ｎ^＋をイオン注入して単位画素内にドライブトランジスタＤｘとセレクトトランジスタＳｘのソース／ドレイン領域（図示せず）とトランスファートランジスタＴｘとリセットトランジスタＲｘのソース／ドレイン領域、すなわちフローティング拡散領域ＦＤであるｎ^＋−拡散層５１を形成する。
【００６３】
上述した第１の実施例及び第２の実施例は、ＣＭＯＳイメージセンサのみでなく、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）の暗電流抑制のために適用可能な工程でも利用できる。
【００６４】
尚、本発明は、本実施例に限られるものではない。本発明の趣旨から逸脱しない範囲内で多様に変更実施することが可能である。
【００６５】
【発明の効果】
上述した本発明によると、暗電流免疫性（ｉｍｍｕｎｉｔｙ）に優れたイメージセンサを製造できる効果がある。
そして、フォトダイオードをなす深いｎ⁻−拡散層を形成するためのイオン注入の際自己整列が可能な暗電流除去構造を適用するので、工程マージンを向上させることができる効果がある。
また、ｎ⁻−拡散層とフィールド酸化膜との間の距離がレティクルにより固定されず、ｎ⁻−拡散層形成際の傾斜角に応じて変化する可変値であるので、イメージセンサの光特性調節が容易な効果がある。
【図面の簡単な説明】
【図１】従来の技術に係るＣＭＯＳイメージセンサの素子断面図である。
【図２】従来の技術に係るＣＭＯＳイメージセンサの平面図である。
【図３】本発明の第１の実施例に係るＣＭＯＳイメージセンサの平面図である。
【図４】図３のＩ−Ｉ’線に沿って、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図５】図３のＩ−Ｉ’線に沿って、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図６】図３のＩ−Ｉ’線に沿って、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図７】図３のＩ−Ｉ’線に沿って、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図８】図３のＩ−Ｉ’線に沿って、第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図９】第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程平面図である。
【図１０】第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程平面図である。
【図１１】第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程平面図である。
【図１２】第１の実施例によるＣＭＯＳイメージセンサの製造方法を説明するための工程平面図である。
【図１３】本発明の第２実施例に係るＣＭＯＳイメージセンサの平面図である。
【図１４】図１３のＩＩ−ＩＩ’線に沿って、ＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図１５】図１３のＩＩ−ＩＩ’線に沿って、ＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図１６】図１３のＩＩ−ＩＩ’線に沿って、ＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【図１７】図１３のＩＩ−ＩＩ’線に沿って、ＣＭＯＳイメージセンサの製造方法を説明するための工程断面図である。
【符号の説明】
２１、４１ 半導体基板
２２、４２ ｐ−エピタキシャル層
２３ パッド酸化膜
２４ パッド窒化膜
２５ フィールドストップ層
２６、４６ フィールド酸化膜
２７、４７ ゲート電極
２８ 第１マスク
２９、４８ ｎ⁻−拡散層
３０、４９ スペーサ
３１、５０ ｐ^ｏ−拡散層
３３、５１ ｎ^＋−拡散層
４３ 第１イオン注入マスク
４４Ａ 第１フィールドストップ層
４４Ｂ 第２フィールドストップ層
４５ 第２イオン注入マスク

Claims (4)

1. 半導体層と、
   前記半導体層の所定部分にフォトダイオード領域と、前記フォトダイオード領域より相対的に面積が狭いフローティング拡散領域と、前記フォトダイオード領域と前記フローティング拡散領域とを接続させるボトルネック構造のチャネル領域からなる活性領域と、
   前記活性領域を電気的に隔離させるフィールド領域と、
   前記フォトダイオード領域側に第１の幅ほど拡張されて前記フィールド領域よりより広い面積を有する前記フィールド領域下部のフィールドストップ層と、
   前記チャネル領域を覆ってチャネル領域に接した前記フォトダイオード領域の一側面の全領域に第２の幅ほど重なった一側面を有する前記半導体層上のゲート電極とを含んでなり、
   前記フィールドストップ層が前記チャネル領域及び前記フローティング拡散領域に接する一部分では拡張されず、前記フィールド領域下に形成されることを特徴とするイメージセンサ。
2. 半導体層上に前記半導体層の一側表面を露出させる第１素子分離マスクを形成するステップと、
   前記露出された半導体層内に前記第１素子分離マスクの露出面積より広い面積を有する第１拡散層を形成するステップと、
   前記半導体層上に前記半導体層の他側表面を露出させる第２素子分離マスクを形成するステップと、
   前記露出された半導体層内に前記第２素子分離マスクの露出面積と同じ面積を有する第２拡散層を形成するステップと、
   前記第１拡散層上に前記第１拡散層より第１の幅ほど縮小されて第１フィールド酸化膜を形成すると同時に前記第２拡散層上に前記第２拡散層と同じ面積を有する第２フィールド酸化膜を形成するステップと、
   前記半導体層の前記第１フィールド酸化膜により定義される、フォトダイオード領域と、前記フォトダイオード領域より相対的に面積が狭いフローティング拡散領域と、前記フォトダイオード領域と前記フローティング拡散領域とを接続させるボトルネック構造のチャネル領域からなる活性領域において、前記チャネル領域を覆ってチャネル領域に接続された前記フォトダイオード領域の一側面の全領域にわたって第２の幅ほど重なった一側面を有し、前記第２フィールド酸化膜とに重なるゲート電極を形成するステップと、
   前記半導体層内に前記ゲート電極の一側エッジと前記第１拡散層に自己整列される第３拡散層を形成するステップと、
   前記第３拡散層内に前記ゲート電極の一側エッジからスペーサ幅の距離を置いて整列される第４拡散層を形成するステップとを含んでなることを特徴とするイメージセンサの製造方法。
3. 前記第１拡散層を形成するステップは、不純物を傾斜角を与えながら回転及びツイストさせてイオン注入することを特徴とする請求項２に記載のイメージセンサの製造方法。
4. 前記第２拡散層を形成するステップは、不純物を垂直にイオン注入することを特徴とする請求項２に記載のイメージセンサの製造方法。

Images