KR100436067B1

KR100436067B1 - 이미지센서 및 그 제조 방법

Info

Publication number: KR100436067B1
Application number: KR10-2001-0071446A
Authority: KR
Inventors: 황준
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-11-16
Filing date: 2001-11-16
Publication date: 2004-06-12
Also published as: JP2003282857A; US6869817B2; KR20030040859A; JP4235434B2; US20050156262A1; US7227199B2; US20030096443A1

Abstract

본 발명은 단위화소에 비해 좁은 면적을 갖는 포토다이오드로 인한 광감도 저하를 개선시키도록 한 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 이미지센서는 제1도전형 반도체층, 상기 반도체층 내부에 제2도전형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층 형성되고 상기 반도체층 표면 근처에 형성된 제1층보다 상기 반도체층의 깊은 부분에 형성된 제2층의 면적이 더 넓은 제1확산층, 상기 제1층내에 형성된 제1도전형 제2확산층, 상기 제1층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체층상에 형성된 게이트전극, 상기 게이트전극의 타측 에지에 정렬되면서 상기 제2층과 수직으로 소정 간격을 두고 상기 반도체층 표면내에 형성된 제2도전형 제3확산층, 및 상기 제3확산층과 상기 제2층 사이에 형성되어 상기 제3확산층과 상기 제2층간 숏트를 방지하기 위한 제1도전형 제4확산층을 포함하며, 상기 제1확산층에서 완전공핍이 이루어진다.

Description

이미지센서 및 그 제조 방법{IMAGE SENSOR AND METHOD OF FABRICATING THE SAME}

본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 CMOS 이미지센서 및 그 제조 방법에 관한 것이다.

일반적으로, CCD(Charge Couple Device) 또는 CMOS 이미지센서에 있어서 포토다이오드(PD)는 각 파장에 따라 입사되는 광을 전기적 신호로 변환 해주는 도입부로서, 이상적인 경우는 모든 파장 대에서 광전하생성율(Quantum Efficiency)이 1인 경우로 입사된 광을 모두 집속하는 경우이기 때문에 이를 달성하기 위한 노력이 진행중이다.

도 1은 통상의 CMOS 이미지센서 단위 화소(Unit Pixel)의 등가회로도로서, 1개의 포토다이오드(PD)와 4개의 NMOS 트랜지스터(Tx, Rx, Dx, Sx)로 구성되고, 4개의 NMOS 트랜지스터는 트랜스퍼게이트(Tx), 리셋게이트(Rx), 드라이브게이트(Dx) 및 셀렉트게이트(Sx)로 이루어져 있다. 단위 화소밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터(Vb)가 형성되어 있다.

도 2는 도 1에 도시된 CMOS 이미지센서 단위화소의 레이아웃도이고, 도 3은 도 2의 A-A'선에 따른 종래 CMOS 이미지센서의 단면도이다.

도 2 및 도 3을 참조하면, p⁺⁺기판상에 p^_-에피층이 성장되며, p^_-에피층의 소정 부분에 필드절연막(FOX)이 형성되고, p^_-에피층의 소정 부분에 p-웰이 형성되고, p-웰내에 드라이브게이트(Dx)와 셀렉트게이트(Sx)가 형성되며, p-웰이 형성되지 않은 p-에피층에 트랜스퍼게이트(Tx) 및 리셋게이트(Rx)가 형성되고, 트랜스퍼게이트(Tx)의 일측면과 필드절연막(FOX) 사이에 포토다이오드(PD)가 형성된다.

도 4는 도 2의 B-B'선에 따른 종래 CMOS 이미지센서의 포토다이오드와 트랜스퍼게이트의 상세도이다.

도 4를 참조하면, pnp형 포토다이오드는, p⁺⁺기판(11)에 에피택셜 성장된 p^_-에피층(12)이 형성되고, 이 p^_-에피층(12) 내부에 깊은 n^_-확산층(13)이 형성되고, 깊은 n^_-확산층(13) 상부와 p^_-에피층(12) 표면 하부에 얕은 p^o-확산층(14)이 형성된다.

그리고, 포토다이오드(PD)의 에지에 정렬되어 p^_-에피층(12)상에 트랜스퍼게이트(Tx)가 형성되며, p^_-에피층내에 트랜스퍼게이트(Tx)의 소스/드레인 즉, 플로팅센싱노드(15)가 형성된다.

그리고, 플로팅센싱노드(15)측 필드절연막(FOX) 하부에 펀치쓰루를 방지하기위한 고농도 p⁺-도핑층(16)이 형성된다.

상술한 종래기술에서는, 포토다이오드의 n^_-확산층(13)과 p-영역(p^o-확산층, p^_-에피층) 간에 역바이어스가 걸리면, n^_-확산층(13)과 p영역의 불순물 농도가 적절히 조절되었을 때 n^_-확산층(13)이 완전공핍(Fully Depletion)되면서 n^_-확산층(13) 하부에 존재하는 p^_-에피층(12)과 n^_-확산층(13) 상부에 존재하는 p^o-확산층(14)으로 공핍영역이 확장되는 바, 도펀트 농도가 상대적으로 낮은 p^_-에피층(12)으로 보다 많은 공핍층 확장이 일어난다. 여기서, 도면부호 'h1'은 공핍층의 깊이를 나타낸다.

이러한 포토다이오드(PD)를 갖는 이미지센서에서는 포토다이오드(PD)에 저장되었던 전자(e)를 포토다이오드(PD)로부터 꺼내어 전기적 출력신호(전압 또는 전류)를 얻게 되는 바, 최대 출력신호는 포토다이오드(PD)로부터 꺼낼 수 있는 전자의 수와 직접적으로 비례하기 때문에, 출력신호를 증가시키기 위해서는 빛에 의해 포토다이오드(PD) 내에서 생성 및 저장되는 전자의 수를 증가시켜야 한다.

상술한 바와 같이 핀드 포토다이오드(PD)의 공핍층에서 발생된 전자가 전기적 신호(전압 또는 전류)로 변환되는데, 표면으로부터 깊은 곳까지 폭넓게 공핍층이 형성될 수 있도록 표면층(p^o-확산층)의 도펀트 농도가 하부층(n^_-확산층 및 p^_-에피층)의 도펀트 농도보다 훨씬 높도록 이온주입을 하게 된다.

한편, 상기와 같은 종래기술은 입사광이 입사될 때, 공핍층인 n^--확산층(13)에서 전자-홀 쌍(Electron Hole Pair; EHP)이 발생하는데 이중 홀(H)은 p⁺⁺기판(11)으로 빠져나가게 되고 전자(e)가 축적되어 있다가 트랜스퍼게이트(Tx)를 통하여 플로팅센싱노드(또는 플로팅디퓨전영역이라 함)(15)로 이동하여 이미지 데이터화된다.

그러나, 상술한 종래기술은 국한된 영역에만 포토다이오드(PD)를 형성하기 때문에 단위화소의 면적에 비해 포토다이오드(PD) 면적이 너무 좁아 전자의 생성률및 저장 면적이 작아 높은 광감도를 갖지 못하는 단점이 있다.

즉, n^_-확산층(13)이 포토다이오드 영역에만 형성되기 때문에 포토다이오드로 입사되는 광(L)은 이미지데이터화할 수 있으나, 포토다이오드를 벗어난 단위화소의 다른 지역으로 입사되는 광(L₁,L₂)에 대해서는, 그 광들을 이미지데이터화할 수 있는 n^_-확산층이 없어 광감도가 낮을 수 밖에 없다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 단위화소에 비해 좁은 면적을 갖는 포토다이오드로 인한 광감도 저하를 억제하는데 적합한 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.

도 1은 일반적인 CMOS 이미지 센서의 등가회로도,

도 2는 도 1에 도시된 CMOS 이미지센서의 레이아웃을 도시한 평면도,

도 3은 도 2의 A-A'선에 따른 종래 CMOS 이미지센서의 소자 단면도,

도 4는 도 2의 B-B'선에 따른 종래 CMOS 이미지센서의 소자 단면도

도 5는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 소자 단면도,

도 6a 내지 도 6d는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 공정 단면도,

도 7은 본 발명의 제2실시예에 따른 CMOS 이미지센서의 소자 단면도,

도 8a 내지 도 8d는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 공정 단면도.

*도면의 주요 부분에 대한 부호의 설명

21 : p⁺⁺-기판 22 : p^_-에피층

23a : 제1 n^_-확산층 23b : 제2 n^_-확산층

24 : p^o-확산층 25 : 게이트전극

26 : 플로팅센싱노드 27 : p⁺-확산층

상기의 목적을 달성하기 위한 본 발명의 이미지센서는 제1도전형 반도체층, 상기 반도체층 내부에 제2도전형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층 형성되고 상기 반도체층 표면 근처에 형성된 제1층보다 상기 반도체층의 깊은 부분에 형성된 제2층의 면적이 더 넓은 제1확산층, 상기 제1층내에 형성된 제1도전형 제2확산층, 상기 제1층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체층상에 형성된 게이트전극, 상기 게이트전극의 타측 에지에 정렬되면서 상기 제2층과 수직으로 소정 간격을 두고 상기 반도체층 표면내에 형성된 제2도전형 제3확산층, 및 상기 제3확산층과 상기 제2층 사이에 형성되어 상기 제3확산층과 상기 제2층간 숏트를 방지하기 위한 제1도전형 제4확산층을 포함하며, 상기 제1확산층에서 완전공핍이 이루어짐을 특징으로 한다.

또한, 본 발명의 이미지센서의 제조 방법은 제1도전형 반도체층의 내부에 제2도전형 제1확산층을 형성하는 단계, 상기 반도체층상에 게이트전극을 형성하는 단계, 상기 제1확산층의 상부와 상기 반도체층 표면 사이에 상기 게이트전극의 일측 에지에 정렬되는 제2확산층을 형성하는 단계, 상기 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계, 상기 제2확산층내에 상기 스페이서의 폭만큼 이격되어 상기 게이트전극의 일측 에지에 정렬되는 제1도전형 제3확산층을 형성하는 단계, 상기 반도체층내에 상기 게이트전극의 타측 에지에 정렬되는 제2도전형 제4확산층을 형성하는 단계, 및 상기 제4확산층의 하부와 상기 제1확산층의 상부 사이에 상기 제4확산층과 상기 제1확산층간 숏트를 방지하기 위한 제1도전형 제5확산층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.

도 5는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 필드절연막, 포토다이오드 및 트랜스퍼게이트의 단면도이다. 여기서, 도 5는 도 2의 B-B'선에 따른 단면도이다.

도 5에 도시된 바와 같이, 제1실시예에 따른 포토다이오드는 고농도 p형 불순물이 도핑된 p⁺⁺기판(21)상에 에피택셜 성장된 저농도 p^_-에피층(22), p^_-에피층(22) 내부에 n형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층 형성되고 p^_-에피층(22) 표면 근처에 형성된 제2 n^_-확산층(23b)보다 p^_-에피층(22)의 깊은 부분에 형성된 제1 n^_-확산층(23a)의 면적이 더 넓은 n^_-확산층을 구비하고, n^_-확산층의 제2 n^_-확산층(23b) 상부와 p^_-에피층(22) 표면 사이에 형성되며 그 면적이 제2 n^_-확산층(23b)보다 더 좁은 p^o-확산층(24)을 구비한다.

그리고, 포토다이오드를 제외한 p^_-에피층(22)상에 스페이서(25a)를 구비한 트랜스퍼게이트(Tx)의 게이트전극(25)이 형성되고, 포토다이오드(PD)를 정렬시키는 게이트전극(25)의 일측과 반대로 게이트전극(25)의 타측에 정렬되어 n⁺불순물이 도핑된 플로팅센싱노드(26)가 형성된다.

그리고, 포토다이오드(PD), 트랜스퍼게이트(Tx) 및 플로팅센싱노드(26)는 필드절연막(FOX)에 의해 인접한 소자와 격리된다.

도 5에 따른 포토다이오드의 동작을 설명하면, 먼저 트랜스퍼게이트(Tx)와리셋게이트(Rx)(미도시)가 턴온되면 깊은 제1 n^_-확산층(23a)과 얕은 제2 n^_-확산층(23b)에 전원전압(VDD)으로부터의 전압이 인가되어 공핍이 일어나기 시작하며, 제1 n^_-확산층(23a)과 얕은 제2 n^_-확산층(23b)이 완전공핍(C) 상태가 되면, 공핍층 깊이(h2)가 깊어지고 공핍층의 폭(d₂)이 넓어진다.

반면에 종래기술의 도 4를 참조하면, 단일의 깊은 n^_-확산층(13)만이 존재하므로, n^_-확산층(13)이 완전공핍 상태가 되었을 때 공핍층 깊이는 'h1'가 되고, 폭은 d₁이 된다.

이를 비교해보면, 도 5의 'h2'는 도 4의 'h1'보다 더 큰 크기를 갖는데, 이는 제1 n^_-확산층(23a)과 얕은 제2 n^_-확산층(23b)을 합한 n^_-확산층의 두께가 종래의 n^_-확산층(13)만이 존재할 때보다 더 두껍기 때문이다. 한편, 종래기술의 n^_-확산층(13)과 본 발명의 제2 n^_-확산층(23b)은 그 깊이 및 폭이 동일하다.

결국, 제1실시예는 두꺼운 두께로 2층의 n^_-확산층을 구성하기 위하여 서로 다른 에너지를 갖는 다수 번의 이온주입으로 2층의 n^_-확산층을 형성하므로써 포토다이오드 동작시 공핍층 깊이 및 폭을 증가시키며, 아울러 공핍층의 면적을 증가시킨다.

이와 같이 포토다이오드의 공핍층의 깊이 및 폭(면적)을 증가시키면, 이미지데이터화할 수 있는 전자의 생성 및 저장 면적이 증가되어 입사광에 대한 광감도를 개선시킨다.

다시 말하면, 포토다이오드(PD)로 입사되는 광(L)은 물론 포토다이오드(PD)를 벗어난 단위화소의 다른 지역으로 입사되는 광(L₁₁,L₂₁)에 대해서도 그 광들을 이미지데이터화할 수 있는 공핍층인 제1 n^_-확산층(23a)이 존재하기 때문에, 광감도를 증가시킨다.

한편, 제1 n^_-확산층(23a)이 완전공핍될 때 n⁺도핑된 플로팅센싱노드(26)와 제1 n^_-확산층(23a)이 숏트되지 않도록 제1 n^_-확산층(23a)의 이온주입에너지 및 깊이를 조절한다.

도 6a 내지 도 6d는 본 발명의 제1실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도이다.

도 6a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p⁺⁺기판(31)상에 저농도 p형 불순물이 도핑된 p^_-에피층(32)을 성장시킨다. 여기서, p^_-에피층(32)을 성장시키는 이유는, 저농도 p^_-에피층(32)이 존재하므로 포토다이오드의 공핍층 깊이를 증가시킬 수 있어 우수한 광감도특성을 얻을 수 있고, 포토다이오드의 공핍층이 도달하지 않는 p⁺⁺기판(31) 깊은 곳에서 발생될 수 있는 광전하들의 불규칙한 이동에 의한 단위화소간 크로스토크 현상을 고농도의 p⁺⁺기판(31)의 존재로 광전하들을 재결합시키므로써 방지할 수 있기 때문이다.

다음으로, p^_-에피층(32)의 소정 부분에 LOCOS(Local oxidation of silicon)법으로 단위화소간 격리를 위한 필드절연막(33)을 형성한 후, 필드절연막(33)을 포함한 전면에 감광막을 도포한다.

계속해서, 감광막을 선택적으로 패터닝하여 필드절연막(33)을 덮고 p^_-에피층(32)의 표면을 노출시키는 제1마스크(34)를 형성한 다음, 제1마스크(34)를 이온주입용 마스크로 하여 p^_-에피층(32)에 고에너지로 저농도 n형 불순물(1st n^_)을 이온주입하여 깊은 깊이 및 넓은 면적을 갖는 제1 n^_-확산층(35)을 형성한다.

한편, 상술한 필드절연막(33) 및 제1 n^_-확산층(35)을 형성하기 전에, 도면에 도시되지 않았지만, 이후 열공정에 의한 측면확산을 통해 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 내포할 수 있도록 p-웰을 p^_-에피층(32)의 소정 영역에 형성한다.

그리고, 제1 n^_-확산층(35)을 형성한 후, 단위화소의 4개의 트랜지스터 중에서 드라이브게이트(Dx)와 셀렉트게이트(Sx)를 형성하기 위한 일반적인 트랜지스터 제조 공정을 진행한다.

즉, p-웰 내에 트랜지스터의 문턱전압(Threshold voltage)을 조절하는 문턱전압 조절이온의 이온주입공정과 펀치쓰루(punchthrough) 특성을 조절하는 p형 불순물의 깊은(deep) 이온주입공정을 실시하며, 이러한 이온주입공정들은 포토다이오드(PD)가 형성될 영역과 트랜프스퍼게이트(Tx)의 소스/드레인이 형성될 영역에는 진행되지 않는다.

도 6b에 도시된 바와 같이, 제1마스크(34)를 스트립(strip)한 후, 단위화소의 4개의 트랜지스터의 게이트를 형성하기 위해 도전막을 증착하고, 감광막을 도포한 후 노광 및 현상으로 패터닝하여 게이트전극 형성용 감광막패턴(도시 생략)을 형성한다.

이 때, 이후 형성되는 트랜스퍼게이트(Tx)의 일측면에서의 포토다이오드의 도핑 프로파일이 전하운송효율을 결정하게 되므로 게이트전극의 두께를 충분히 두껍게 하여 포토다이오드를 형성하기 위한 고에너지 n형 불순물 이온주입과 저에너지 p형 불순물 이온주입을 트랜스퍼게이트(Tx)의 일측면에서 정렬할 수 있도록 한다.

다음으로, 게이트전극 형성용 감광막패턴을 식각마스크로 하여 도전막을 식각하여 단위화소의 4개의 트랜지스터의 게이트전극(36)을 형성한다. 여기서, 도면에 도시된 게이트전극(36)은 트랜스퍼게이트(Tx)의 게이트전극이다.

계속해서, 게이트전극(36)을 포함한 전면에 감광막을 도포한 후, 감광막을 선택적으로 패터닝하여 고에너지 n형 불순물을 이온주입하기 위한 제2마스크(37)를 형성한다.

이 때, 제2마스크(37)의 일측면은 트랜스퍼게이트(Tx)의 중앙에 정렬되고 타측면은 활성영역 내부로 들어오는 부분없이 필드절연막(33)상의 소정 부분에 정렬된다.

다음으로, 제2마스크(37)를 이온주입마스크로 하여, 고에너지로 저농도 n형 불순물(2nd n^_)을 이온주입하여 제1 n^_-확산층(35) 중 트랜스퍼게이트(Tx)의 일측면(포토다이오드측)에만 제2 n^_-확산층(38)을 형성한다.

이 때, 제2 n^_-확산층(38)은 제1 n^_-확산층(35)보다 더 낮은 이온주입 에너지에 의해 형성되며, 깊이(두께)는 깊으며 p^_-에피층(32)에서 차지하는 면적이 훨씬 넓다.

상술한 제1 n^_-확산층(35) 및 제2 n^_-확산층(38)을 형성하는 이온주입공정을 통해 저농도의 p^_-에피층(32)에 첫번째 깊은(deep) pn 접합(junction)을 형성시킬 수 있다.

다음으로, 도면에 도시되지 않았지만, 단위화소의 4개의 트랜지스터의 소스/드레인을 형성하기 위한 이온주입 공정이 진행된다. 먼저, 전면에 감광막을 도포한 후 노광 및 현상으로 패터닝하여 LDD(Lightly Doped Drain) 구조를 형성하기 위한 제3마스크(도시 생략)를 형성한 후, 제3마스크를 이온주입마스크로 저농도 n형 불순물을 p-웰(도시 생략)내에 주입하여 LDD 영역(도시 생략)을 형성한다. 이 때, p-에피층(32)상에 형성되어야 하는 포토다이오드와 2개의 네이티브 트랜지스터(Tx,Rx)가 형성될 영역에는 LDD 영역을 형성하기 위한 이온주입이 진행되지 않는다.

도 6c에 도시된 바와 같이, 제3마스크를 제거한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개의 트랜지스터의 게이트전극(36)의 양측벽에 접하는 스페이서(39)를 형성한다.

계속해서, 블랭킷(blanket) 이온주입법으로 저에너지 p형 불순물(p^o)을 이온주입하여 제2 n^_-확산층(38) 및 트랜스퍼게이트(Tx)의 타측면을 포함한 노출된 p^_-에피층(32)에 동시에 p^o-확산층(40a, 40b)을 형성한다. 이 때, 제2 n^_-확산층(38)내에 형성되는 p^o-확산층(40a)은 스페이서(39)의 두께만큼 격리되며, 트랜스퍼게이트(Tx)의 타측면에 노출된 p^_-에피층(32)에 형성되는 p^o-확산층(40b)은 n형 불순보다 낮은 에너지로 이온주입되기 때문에 그 깊이가 얕아 제1 n^_-확산층(35)에 접하지 않고 p^_-에피층(32)과 동일한 p형 불순물로 형성되기 때문에 별도의 작용을 하지 않는다. 이하 p^o-확산층(40b)의 도시 및 설명은 생략하기로 한다.

상술한 저에너지 p 형 불순물의 이온주입을 통해 p^o-확산층(40a)과 제1 및 제2 n^_-확산층(35,38)으로 이루어지는 두 번째 얕은(shallow) pn 접합을 형성하고, p^_-에피층(32)/제1 및 제2 n^_-확산층(35,38)/p^o-확산층(40a)으로 이루어지는 pnp형포토다이오드를 형성한다.

도 6d에 도시된 바와 같이, 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소스/드레인 영역을 형성하기 위한 제4마스크(41)를 형성한 다음, 제4마스크(41)를 이온주입마스크로 고농도 n형 불순물(n⁺)을 이온주입하여 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브게이트(Dx)와 셀렉트게이트(Sx)의 소스/드레인 영역(도시 생략)와 2개의 네이티브 NMOS 트랜지스터인 트랜스퍼게이트(Tx)와 리셋게이트(Rx)의 소스/드레인영역(플로팅센싱노드)인 n⁺-확산층(42)을 형성한다.

이 때, 제4마스크(41)는 트랜스퍼게이트(Tx)의 타측면 및 이 타측면에 인접하는 p^_-에피층(32)을 노출시키되, 트랜스퍼게이트(Tx)의 중앙에 정렬된다. 즉, 포토다이오드가 형성된 영역에는 고농도 n형 불순물이 이온주입되지 않도록 한다.

도면에 도시되지 않았지만, 제4마스크(41)를 제거한 다음, 이온주입된 불순물들을 활성화시키기 위한 열처리 공정을 진행한다.

상술한 바와 같은 제1실시예는 단위화소의 전면적에 걸쳐 포토다이오드를 이루는 제1 n^_-확산층(38)을 깊고 넓게 형성하므로써 포토다이오드의 면적을 크게 확대한다.

결국, 그 면적이 확대된 포토다이오드는, 종래 포토다이오드에 입사되는 입사광은 물론 단위화소의 전면적에 걸쳐 입사되는 입사광에서도 이미지 데이터화를이룰수 있는 전자를 발생시킨다.

도 7은 본 발명의 제2실시예에 따른 CMOS 이미지센서의 필드절연막, 포토다이오드 및 트랜스퍼게이트의 단면도이다. 여기서, 도 7은 도 2의 B-B'선에 따른 단면도이다.

도 7에 도시된 바와 같이, 제2실시예에 따른 포토다이오드는 고농도 p형 불순물이 도핑된 p⁺⁺기판(21)상에 에피택셜 성장된 저농도 p^_-에피층(22), p^_-에피층(22) 내부에 n형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층 형성되고 p^_-에피층(22) 표면 근처에 형성된 제2 n^_-확산층(23b)보다 p^_-에피층(22)의 깊은 부분에 형성된 제1 n^_-확산층(23a)의 면적이 더 넓은 n^_-확산층을 구비하고, n^_-확산층의 제2 n^_-확산층(23b) 상부와 p^_-에피층(22) 표면 사이에 형성되며 그 면적이 제2 n^_-확산층(23b)보다 더 좁은 p^o-확산층(24)을 구비한다.

그리고, 플로팅센싱노드(26)와 제1 n^_-확산층(23a)이 숏트되지 않도록 그 사이에 p⁺-확산층(27)이 형성되며, 포토다이오드(PD), 트랜스퍼게이트(Tx) 및 플로팅센싱노드(26)는 필드절연막(FOX)에 의해 인접한 소자와 격리된다.

도 7에 따른 포토다이오드의 동작을 설명하면, 먼저 트랜스퍼게이트(Tx)와 리셋게이트(Rx)(미도시)가 턴온되면 깊은 제1 n^_-확산층(23a)과 얕은 제2 n^_-확산층(23b)에 전원전압(VDD)으로부터의 전압이 인가되어 공핍이 일어나기 시작하며, 제1 n^_-확산층(23a)과 얕은 제2 n^_-확산층(23b)이 완전공핍(C) 상태가 되면, 공핍층 깊이(h2)가 깊어지고 공핍층의 폭(d₂)이 넓어진다.

이를 비교해보면, 도 7의 'h2'는 도 4의 'h1'보다 더 큰 크기를 갖는데, 이는 제1 n^_-확산층(23a)과 얕은 제2 n^_-확산층(23b)을 합한 n^_-확산층의 두께가 종래의 n^_-확산층(13)만이 존재할 때보다 더 두껍기 때문이다. 한편, 종래기술의 n^_-확산층(13)과 본 발명의 제2 n^_-확산층(23b)은 그 깊이 및 폭이 동일하다.

결국, 제2실시예는 두꺼운 두께로 2층의 n^_-확산층을 구성하기 위하여 서로다른 에너지를 갖는 다수 번의 이온주입으로 2층의 n^_-확산층을 형성하므로써 포토다이오드 동작시 공핍층 깊이 및 폭을 증가시키며, 아울러 공핍층의 면적을 증가시킨다.

다시 말하면, 포토다이오드(PD)로 입사되는 광(L)은 물론 포토다이오드(PD)를 벗어난 단위화소의 다른 지역으로 입사되는 광(L₁₂,L₂₂)에 대해서도 그 광들을 이미지데이터화할 수 있는 공핍층인 제1 n^_-확산층(23a)이 존재하기 때문에, 광감도를 증가시킨다.

한편, 제2실시예는 제1실시예와 다르게, n⁺도핑된 플로팅센싱노드(26)와 제1 n^_-확산층(23a) 사이에 p⁺-확산층(27)이 형성되어 있으므로, 제1 n^_-확산층(23a)이 완전공핍될 때 n⁺도핑된 플로팅센싱노드(26)와 제1 n^_-확산층(23a)이 숏트되는 현상을 억제한다. 즉, 제1 n^_-확산층(23a)의 플로팅센싱노드(26)로의 확산을 억제시킨다.

결국, 제2실시예는 제1실시예에서 반드시 필요했던 제1 n^_-확산층(23a)이 완전공핍될 때 n⁺도핑된 플로팅센싱노드(26)와 제1 n^_-확산층(23a)의 숏트를 억제시키기 위한 제1 n^_-확산층(23a)의 이온주입에너지 및 깊이 조절이 여유가 있다.

도 8a 내지 도 8d는 본 발명의 제2실시예에 따른 CMOS 이미지센서의 제조 방법을 도시한 공정 단면도이다.

도 8a에 도시된 바와 같이, 고농도의 p형 불순물이 도핑된 p⁺⁺기판(31)상에 저농도 p형 불순물이 도핑된 p^_-에피층(32)을 성장시킨다. 여기서, p^_-에피층(32)을 성장시키는 이유는, 저농도 p^_-에피층(32)이 존재하므로 포토다이오드의 공핍층 깊이를 증가시킬 수 있어 우수한 광감도특성을 얻을 수 있고, 포토다이오드의 공핍층이 도달하지 않는 p⁺⁺기판(31) 깊은 곳에서 발생될 수 있는 광전하들의 불규칙한 이동에 의한 단위화소간 크로스토크 현상을 고농도의 p⁺⁺기판(31)의 존재로 광전하들을 재결합시키므로써 방지할 수 있기 때문이다.

도 8b에 도시된 바와 같이, 제1마스크(34)를 스트립(strip)한 후, 단위화소의 4개의 트랜지스터의 게이트를 형성하기 위해 도전막을 증착하고, 감광막을 도포한 후 노광 및 현상으로 패터닝하여 게이트전극 형성용 감광막패턴(도시 생략)을 형성한다.

다음으로, 도면에 도시되지 않았지만, 단위화소의 4개의 트랜지스터의 소스/드레인을 형성하기 위한 이온주입 공정이 진행된다. 먼저, 전면에 감광막을 도포한 후 노광 및 현상으로 패터닝하여 LDD(Lightly Doped Drain) 구조를 형성하기 위한 제3마스크(도시 생략)를 형성한 후, 제3마스크를 이온주입마스크로 저농도 n형 불순물을 p-웰(도시 생략)내에 주입하여 LDD 영역(도시 생략)을 형성한다. 이 때, p-에피층(32)상에 형성되어야 하는 포토다이오드와 2개의 네이티브 트랜지스터(Tx, Rx)가 형성될 영역에는 LDD 영역을 형성하기 위한 이온주입이 진행되지 않는다.

도 8c에 도시된 바와 같이, 제3마스크를 제거한 후, 전면에 스페이서용 절연막을 증착한 후, 절연막을 전면식각하여 4개의 트랜지스터의 게이트전극(36)의 양측벽에 접하는 스페이서(39)를 형성한다.

상술한 저에너지 p 형 불순물의 이온주입을 통해 p^o-확산층(40a)과 제1 및 제2 n^_-확산층(35,38)으로 이루어지는 두 번째 얕은(shallow) pn 접합을 형성하고, p^_-에피층(32)/제1 및 제2 n^_-확산층(35,38)/p^o-확산층(40a)으로 이루어지는 pnp형 포토다이오드를 형성한다.

도 8d에 도시된 바와 같이, 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 소스/드레인 영역을 형성하기 위한 제4마스크(41)를 형성한 다음, 제4마스크(41)를 이온주입마스크로 고농도 n형 불순물(n⁺)을 이온주입하여 단위화소내에 2개의 일반적인 NMOS 트랜지스터인 드라이브게이트(Dx)와 셀렉트게이트(Sx)의 소스/드레인 영역(도시 생략)와 2개의 네이티브 NMOS 트랜지스터인트랜스퍼게이트(Tx)와 리셋게이트(Rx)의 소스/드레인영역(플로팅센싱노드)인 n⁺-확산층(42)을 형성한다.

다음으로, 동일한 제4마스크(41)를 이용하고 고농도 p형 불순물을 이온주입하여 n⁺-확산층(42) 아래와 제1n^_-확산층(35) 상부에 p⁺-확산층(43)을 형성한다. 이 때, p⁺-확산층(43)을 형성하기 위한 이온주입 에너지는 n⁺-확산층(42)을 형성하기 위한 이온주입 에너지보다 더 크다.

상술한 p⁺-확산층(43)은 고농도이기 때문에 p^_-에피층(32)과 다른 작용을 하는데, 예컨대, 제1n^_-확산층(35)의 완전공핍시 n⁺-확산층(42)과 제1n^_-확산층(35)이 숏트되는 것을 방지하는 역할을 한다.

상술한 바와 같은 제2실시예에 따라 제조된 이미지센서는 단위화소의 전면적에 걸쳐 포토다이오드를 이루는 제1 n^_-확산층(38)을 깊고 넓게 형성하므로써 포토다이오드의 면적을 크게 확대한다.

결국, 그 면적이 확대된 포토다이오드는, 종래 포토다이오드에 입사되는 입사광은 물론 단위화소의 전면적에 걸쳐 입사되는 입사광에서도 이미지 데이터화를 이룰수 있는 전자를 발생시킨다.

아울러, 제2실시예는 제1실시예에 없는 n⁺-확산층(42) 형성후 추가로 p⁺-확산층(43)을 형성하므로써, 포토다이오드 역할을 하는 제1 n^_-확산층(35)과 플로팅센싱노드 역할을 하는 n⁺-확산층(42) 사이의 숏트를 방지한다.

상술한 제1실시예 및 제2실시예는 CMOS 이미지센서외에 포토다이오드를 구비하는 모든 이미지센서에 적용 가능하다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

상술한 바와 같은 본 발명은 포토다이오드의 공핍층 깊이 및 이미지데이터화할 수 있는 포토다이오드 영역을 크게 증대시키므로써 입사광에 대한 광 감도를 개선시킬 수 있는 효과가 있다.

아울러, 본 발명은 포토다이오드 영역이 넓어짐에 따른 플로팅센싱노드와 포토다이오드의 n^_-확산층(공핍층)간 숏트를 억제시켜 이미지센서의 전기적 특성이 저하되는 것을 방지할 수 있는 효과가 있다.

Claims

삭제
삭제
삭제
삭제
제1도전형 반도체층;

상기 반도체층 내부에 제2도전형 불순물이 서로 다른 에너지를 갖고 이온 주입되어 적층 형성되고 상기 반도체층 표면 근처에 형성된 제1층보다 상기 반도체층의 깊은 부분에 형성된 제2층의 면적이 더 넓은 제1확산층;

상기 제1층내에 형성된 제1도전형 제2확산층;

상기 제1층의 일측 에지에 일측 에지가 정렬되면서 상기 반도체층상에 형성된 게이트전극;

상기 게이트전극의 타측 에지에 정렬되면서 상기 제2층과 수직으로 소정 간격을 두고 상기 반도체층 표면내에 형성된 제2도전형 제3확산층; 및

상기 제3확산층과 상기 제2층 사이에 형성되어 상기 제3확산층과 상기 제2층간 숏트를 방지하기 위한 제1도전형 제4확산층을 포함하며,

상기 제1확산층에서 완전공핍이 이루어짐을 특징으로 하는 이미지센서.
제 5 항에 있어서,

상기 제1확산층의 제1층과 제2층의 도펀트 농도는 동일하고, 상기 제2확산층은 상기 제1확산층의 도펀트 농도보다 높으며, 상기 제3확산층과 상기 제4확산층은 상기 제1확산층과 상기 제2확산층보다 도펀트 농도가 더 높은 것을 특징으로 하는 이미지센서.
제 5 항에 있어서,

상기 제1도전형은 p형 도전형이고, 상기 제2도전형은 n형 도전형인 것을 특징으로 하는 이미지센서.
제 5 항에 있어서,

상기 게이트전극은 양측벽에 접하는 스페이서를 더 구비하며, 상기 제2확산층은 상기 스페이서에 정렬되어 상기 제2층내에 형성된 것을 특징으로 하는 이미지센서.
제 5 항에 있어서,

상기 제3확산층과 상기 제4확산층은 폭이 동일한 것을 특징으로 하는 이미지센서.
삭제
삭제
삭제
삭제
제1도전형 반도체층의 내부에 제2도전형 제1확산층을 형성하는 단계;

상기 반도체층상에 게이트전극을 형성하는 단계;

상기 제1확산층의 상부와 상기 반도체층 표면 사이에 상기 게이트전극의 일측 에지에 정렬되는 제2확산층을 형성하는 단계;

상기 게이트전극의 양측벽에 접하는 스페이서를 형성하는 단계;

상기 제2확산층내에 상기 스페이서의 폭만큼 이격되어 상기 게이트전극의 일측 에지에 정렬되는 제1도전형 제3확산층을 형성하는 단계;

상기 반도체층내에 상기 게이트전극의 타측 에지에 정렬되는 제2도전형 제4확산층을 형성하는 단계; 및

상기 제4확산층의 하부와 상기 제1확산층의 상부 사이에 상기 제4확산층과 상기 제1확산층간 숏트를 방지하기 위한 제1도전형 제5확산층을 형성하는 단계

를 포함하여 이루어짐을 특징으로 하는 이미지센서의 제조 방법.
제 14 항에 있어서,

상기 제4확산층과 상기 제5확산층은 동일한 마스크를 이용하여 이온주입되어형성되는 것을 특징으로 하는 이미지센서의 제조 방법.
제 14 항에 있어서,

상기 제1확산층과 제2확산층의 도펀트 농도는 동일하고, 상기 제3확산층은 상기 제1 및 제2확산층의 도펀트 농도보다 높으며, 상기 제4확산층과 상기 제5확산층은 동일한 도펀트 농도를 갖되 상기 제3확산층의 도펀트 농도보다 높은 것을 특징으로 하는 이미지센서의 제조 방법.
제 14 항에 있어서,

상기 제1확산층을 형성하기 위한 이온주입에너지는 상기 제2확산층을 형성하기 위한 이온주입에너지보다 더 크고, 상기 제3확산층을 형성하기 위한 이온주입에너지는 상기 제2확산층을 형성하기 위한 이온주입에너지보다 작은 것을 특징으로 하는 이미지센서의 제조 방법.
제 14 항에 있어서,

상기 제4확산층을 형성하기 위한 이온주입에너지는 상기 제5확산층을 형성하기 위한 이온주입에너지보다 작은 것을 특징으로 하는 이미지센서의 제조 방법.