JP3688980B2 - Ｍｏｓ型固体撮像装置及びその製造方法 - Google Patents
Ｍｏｓ型固体撮像装置及びその製造方法 Download PDFInfo
- Publication number
- JP3688980B2 JP3688980B2 JP2000195175A JP2000195175A JP3688980B2 JP 3688980 B2 JP3688980 B2 JP 3688980B2 JP 2000195175 A JP2000195175 A JP 2000195175A JP 2000195175 A JP2000195175 A JP 2000195175A JP 3688980 B2 JP3688980 B2 JP 3688980B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor substrate
- punch
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title description 21
- 239000004065 semiconductor Substances 0.000 claims description 117
- 239000012535 impurity Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 77
- 238000003860 storage Methods 0.000 claims description 43
- 238000002955 isolation Methods 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 230000002265 prevention Effects 0.000 description 89
- 108091006146 Channels Proteins 0.000 description 21
- 238000009825 accumulation Methods 0.000 description 15
- 238000001514 detection method Methods 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 12
- 229910052796 boron Inorganic materials 0.000 description 12
- 238000000926 separation method Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 5
- 230000001133 acceleration Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳ型固体撮像装置のデバイス構造に関し、特に、ゲート長（チャネル長）が短く、ゲート酸化膜が薄いために、パンチスルーが問題となるようなＭＯＳトランジスタを有するＭＯＳ型固体撮像装置に使用される。
【０００２】
【従来の技術】
図１０は、ＭＯＳ型固体撮像装置の１画素分の回路構成を示している。
【０００３】
画素は、光信号を電気信号（電荷）に変換するためのフォトダイオード２１、フォトダイオード２１の電荷を検出部（検出ノード）Ｄに転送するための読み出しゲート２２、検出部Ｄの電荷（電位）をリセットするためのリセットゲート２３、検出部Ｄの電位を増幅する増幅ゲート２４及び選択された画素の電位を出力するための選択ゲート２５から構成される。
【０００４】
そして、一定期間にフォトダイオード２１において光電変換され、かつ、信号蓄積領域に蓄積された電荷は、読み出しゲート２２を経由して検出部Ｄに転送される。フォトダイオード２１から検出部Ｄに転送された電荷は、検出部Ｄの電位を変化させる。増幅ゲート２４は、この検出部Ｄの電位変化を増幅するため、増幅された信号電位が画素から出力される。
【０００５】
ここで、ＭＯＳ型固体撮像装置においては、フォトダイオード（光電変換部）２１の信号蓄積領域に蓄積された電荷の全てを検出部Ｄに完全に転送すること、さらには、全画素内のフォトダイオード２１の特性を安定させることなどを目的として、半導体基板（又はウェル領域）の不純物濃度は、できるだけ薄くすることが求められている。
【０００６】
しかし、半導体基板（又はウェル領域）の不純物濃度の値が低い場合において、画素容量の増大（画素の高密度化）のためにＭＯＳトランジスタが微細化され、その結果、ＭＯＳトランジスタのゲート長（チャネル長）が短くなり、かつ、そのゲート酸化膜が薄くなると、ゲート制御に関係なく、ＭＯＳトランジスタのソースからドレインに電荷が流れるというパンチスルーが発生する。
【０００７】
このパンチスルーが発生すると、不要な信号（電荷）がＭＯＳトランジスタを流れることになり、固体撮像装置の正常動作を確保できなくなる。
【０００８】
そこで、パンチスルーを防止することが必要となる。従来、ロジック製品においては、このパンチスルーを防止するために、半導体基板の内部（表面から十分に深い位置）にパンチスルー防止領域が設けられている。
【０００９】
パンチスルー防止領域は、ＭＯＳトランジスタのソースとドレインの間のリークを防止するものであるため、通常、半導体基板がｐ型、ＭＯＳトランジスタのソース及びドレインがｎ型の場合には、パンチスルー防止領域は、ｐ型となる。そして、このようなパンチスルー防止領域は、ロジック製品に対しては、パンチスルーの防止に非常に有効な手段となっている。
【００１０】
しかし、ＭＯＳ型固体撮像装置においては、半導体基板の内部（表面から十分に深い位置）に、フォトダイオードを形成する必要がある。フォトダイオードは、例えば、ｐ型半導体基板とｎ型信号蓄積領域（不純物領域）から構成されるため、この信号蓄積領域を半導体基板の内部（表面から十分に深い位置）に形成しなければならない。
【００１１】
この場合、半導体基板内にパンチスルー防止領域を形成しようとすると、フォトダイオードの信号蓄積領域を構成する不純物（例えば、リン）の導電型（例えば、ｎ型）と、パンチスルー防止領域を構成する不純物（例えば、ホウ素）の導電型（例えば、ｐ）は、互いに逆となる。しかも、上述のように、これら信号蓄積領域とパンチスルー防止領域は、半導体基板の内部のほぼ同じ位置（表面から十分に深い位置）に形成される。
【００１２】
従って、ＭＯＳ型固体撮像装置にパンチスルー防止領域を適用しようとすると、通常、パンチスルー防止領域を形成した後に、パンチスルー防止領域内に信号蓄積領域を形成することになるため、信号蓄積領域を形成する際には、パンチスルー防止領域の導電型（例えば、ｐ型）を反転させるに十分な量の不純物（例えば、ｎ型不純物）を注入しなければならない。
【００１３】
ところで、光電変換によりフォトダイオードの信号蓄積領域に蓄積された電荷の全てを完全に読み出すためには、フォトダイオードの空乏化電位をできるだけ小さくすることが重要となる。フォトダイオードの空乏化電位を小さくするためには、フォトダイオードの信号蓄積領域をできるだけ低い不純物濃度で安定的に形成することが有効となる。
【００１４】
しかし、上述のように、フォトダイオードの信号蓄積領域をパンチスルー防止領域内に形成する場合には、パンチスルー防止領域の導電型（例えば、ｐ型）を反転させるに十分な量の不純物（例えば、ｎ型不純物）を半導体基板内に導入しなければならない。単純に見積もっても、パンチスルー防止領域のｐ型不純物濃度よりも高い不純物濃度のｎ型不純物を半導体基板内に注入する必要がある。
【００１５】
この場合、ｐ型不純物による影響とｎ型不純物による影響が互いに相殺される点を考慮すると、フォトダイオードの信号蓄積領域の不純物濃度は、概ね、イオン注入により半導体基板内に注入されるｎ型不純物量ｄｎからパンチスルー防止領域を構成するｐ型不純物の不純物濃度ｄｐを引いた値（ｄｎ−ｄｐ）に等しくなる。
【００１６】
しかし、イオン注入により半導体基板内に注入されるｎ型不純物量ｄｎ及びパンチスルー防止領域を構成するｐ型不純物の不純物濃度ｄｐは、共に、比較的大きな数値となる。つまり、大きな数値から大きな数値を引いて小さい数値を得ようとする場合には、大きな数値の小さな変動が小さな数値の大きな変動となるため、ＭＯＳ型固体撮像装置にパンチスルー防止領域を適用した場合には、フォトダイオードの信号蓄積領域の不純物濃度を、薄くし、かつ、安定して得ることが非常に難しくなる。
【００１７】
結局、イオン注入により半導体基板内に注入するｎ型不純物の不純物濃度の小さな変動が、フォトダイオードの信号蓄積領域の不純物濃度の大きな変動となり、これに伴い、フォトダイオードの空乏化電位も大きく変動し、安定的に、信号蓄積領域の電荷を読み出すことができなくなる。
【００１８】
【発明が解決しようとする課題】
このように、ＭＯＳ型固体撮像装置においては、画素容量の増大（画素の高密度化）に起因し、ＭＯＳトランジスタのゲート長が短く、ゲート酸化膜の厚さが薄くなって、パンチスルーが問題となってきている。一方、既に、ロジック製品などにおいて実用化されているパンチスルー防止領域を、単に、ＭＯＳ型固体撮像装置に適用することは、フォトダイオードの信号蓄積領域の存在により非常に困難となっている。
【００１９】
なぜなら、電荷の転送を確実に行うためには、フォトダイオードの信号蓄積領域の不純物濃度を、薄く、かつ、安定させ、フォトダイオードの空乏化電位を、低く、かつ、安定させることが好ましい。しかし、パンチスルー防止領域を設けると、このパンチスルー防止領域の導電型を反転させて信号蓄積領域を形成しなければならないため、信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できなくなるからである。
【００２０】
即ち、従来のＭＯＳ型固体撮像装置においては、ＭＯＳトランジスタが微細化され、パンチスルーが問題となるような場合に、パンチスルー防止のためのパンチスルー防止領域を設けると、フォトダイオードの空乏化電位を低く、かつ、安定させることが困難で、均一な電荷転送能力を持つＭＯＳ型固体撮像装置を安定的に製造することができなかった。
【００２１】
本発明は、上記欠点を解決するためになされたもので、その目的は、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することができるＭＯＳ型固体撮像装置及びその製造方法を提案することにある。
【００２２】
【課題を解決するための手段】
本発明のＭＯＳ型固体撮像装置は、第１導電型の半導体基板と、前記半導体基板の第１素子領域内に形成される第２導電型の第１ＭＯＳトランジスタと、前記半導体基板の第２素子領域内に形成される第２導電型の第２ＭＯＳトランジスタと、前記第１及び第２素子領域を分離する絶縁分離層と、前記半導体基板と前記第１ＭＯＳトランジスタのソースとから構成される光電変換素子と、前記第２素子領域の全体及び前記絶縁分離層の直下の全体に形成され、少なくとも前記第１ＭＯＳトランジスタのソースの直下には形成されない第１導電型の不純物領域とを備える。
【００３５】
本発明のＭＯＳ型固体撮像装置の製造方法は、第１導電型の半導体基板上に絶縁分離層を形成し、前記絶縁分離層により分離された第１及び第２素子領域を形成する工程と、イオン注入法により前記半導体基板内に第１導電型の不純物を注入し、前記第２素子領域の全体及び前記絶縁分離層の直下の全体に第１導電型の不純物領域を形成する工程と、前記第１素子領域内に、光電変換素子及び前記光電変換素子により検出された信号を読み出すための第２導電型の第１ＭＯＳトランジスタを形成すると共に、前記第２素子領域内に、第２導電型の第２ＭＯＳトランジスタを形成する工程とを備え、前記第１ＭＯＳトランジスタのソースは、前記不純物領域が存在しない領域に形成される。
【００４１】
【発明の実施の形態】
以下、図面を参照しながら、本発明のＭＯＳ型固体撮像装置及びその製造方法について詳細に説明する。
【００４２】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わるＭＯＳ型固体撮像装置のデバイス構造を示している。
【００４３】
ｐ型半導体基板１は、低い不純物濃度、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ を有している。半導体基板１は、フォトダイオードのアノードとなっており、例えば、半導体基板１は、接地電位に設定されている。但し、半導体基板１内にｐ型ウェル領域を形成し、このｐ型ウェル領域をフォトダイオードのアノードとしてもよい。この場合、ｐ型ウェル領域の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定される。
【００４４】
半導体基板１上には、素子同士を電気的に分離する絶縁分離層１０が配置される。本例では、絶縁分離層１０は、例えば、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜となっているが、これに代えて、例えば、ＳＴＩ（ Shallow Trench Isolation ）法により形成される酸化膜を用いてもよい。
【００４５】
絶縁分離層１０により取り囲まれた素子領域Ａは、例えば、図１０に示すフォトダイオード２１と読み出しゲート２２が形成される領域となっている。また、絶縁分離層１０により取り囲まれた素子領域Ｂは、例えば、図１０に示すリセットゲート２３、増幅ゲート２４、選択ゲート２５などの素子（フォトダイオード２１及び読み出しゲート２２以外の素子）が形成される領域となっている。
【００４６】
素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）には、ｎ− 型信号蓄積領域２が配置される。また、本例では、ｎ− 型信号蓄積領域２は、ｐ＋ 型パンチスルー防止領域６内に形成されることなく、半導体基板１内に直接形成される。ｎ− 型信号蓄積領域２内には、ｐ＋＋型表面シールド層３が配置される。
【００４７】
また、素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）であって、ｎ− 型信号蓄積領域２が配置される部分とは異なる部分に、ｐ＋ 型パンチスルーストッパ５が配置される。ｐ＋ 型パンチスルーストッパ５内には、ｎ型第１半導体領域４が配置される。
【００４８】
ｎ− 型信号蓄積領域２とｎ型第１半導体領域４の間のｐ型読み出しチャネル領域９上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、読み出しゲート電極８が配置される。読み出しゲート電極８は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。読み出しゲート電極８は、図１０の読み出しゲート２２のゲート電極である。
【００４９】
素子領域Ｂにおいて、半導体基板１の内部（表面から十分に深い位置）には、パンチスルーを防止するためのｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６は、素子領域Ｂの全体に配置されている。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第２半導体領域１１及びｎ型第３半導体領域１２が配置される。
【００５０】
ｎ型第２半導体領域１１とｎ型第３半導体領域１２の間のｐ型チャネル領域１３上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、ゲート電極１４が配置される。ゲート電極１４は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。ゲート電極１４は、例えば、図１０のリセットゲート２３、増幅ゲート２４、選択ゲート２５などのＭＯＳトランジスタのゲート電極となる。
【００５１】
上述のＭＯＳ型固体撮像装置のデバイス構造の特徴は、第一に、ｐ＋ 型パンチスルー防止領域６がｎ− 型信号蓄積領域２の直下に形成されていない点にある。つまり、本発明では、ｎ− 型信号蓄積領域２は、半導体基板１内に直接形成され、ｐ＋ 型パンチスルー防止領域６内に形成されないため、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成することができる。
【００５２】
具体的には、半導体基板１の不純物濃度（例えば、ボロン濃度）は、上述のように、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定され、ｐ＋ 型パンチスルー防止領域６の不純物濃度（例えば、ボロン濃度）は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ に設定される。
【００５３】
即ち、本発明では、ｐ＋ 型パンチスルー防止領域６の不純物濃度よりも２桁も小さい不純物濃度を有する半導体基板１内に、ｎ− 型信号蓄積領域２を形成することになるため、ｎ型不純物のイオン注入によるドーズ量を低く設定でき、結果として、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成できるようになる。
【００５４】
第二に、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下及び素子領域Ｂの全体に形成されるが、素子領域Ａにおいては、ｎ型第１半導体領域４の直下にのみ、ｐ＋ 型パンチスルーストッパ５が形成される。即ち、ｎ型第１半導体領域４は、図１０に示す検出部（検出ノード）Ｄとなるものであり、ｎ− 型信号蓄積領域２のように、その不純物濃度を低く設定する必要がない。
【００５５】
従って、ｎ型第１半導体領域４の直下には、ｐ＋ 型パンチスルーストッパ５を形成し、例えば、ｎ型第１半導体領域４と他のｎ型半導体領域との間で生じるパンチスルーを防止する必要がある。
【００５６】
なお、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下に確実に形成されていることが必要である。絶縁分離層１０を挟む２つのｎ型半導体領域の間のパンチスルーを有効に防止するためである。
【００５７】
このため、例えば、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０を形成した後、ゲート電極８，１４を形成する前に、所定の加速エネルギー及び所定のドーズ量のイオン注入法により形成される。このときのイオン注入の条件を、不純物（例えば、ボロン）が絶縁分離層１０を突き抜けるような条件に設定すると、図１に示すように、絶縁分離層１０が存在しない素子領域Ｂにおいては、不純物は、半導体基板１の深い位置まで到達し、ｐ＋ 型パンチスルー防止領域６は、半導体基板１の表面から十分に深い位置に形成される。
【００５８】
なお、図１において、ゲート酸化膜７の厚さは、例えば、８ｎｍ程度に設定され、ゲート電極１４のゲート長（チャネル長）は、例えば、０．４μｍ程度に設定される。また、ｐ＋＋型表面シールド層３の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３ 程度に設定され、ｐ＋ 型パンチスルーストッパ５及びｐ＋ 型パンチスルー防止領域６の不純物濃度は、例えば、共に、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度に設定される。
【００５９】
以上、説明したように、本発明の第１実施の形態に関わるＭＯＳ型固体撮像装置によれば、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することもできる。
【００６０】
［第２実施の形態］
本実施の形態に関わるＭＯＳ型固体撮像装置は、ｐ＋ 型パンチスルー防止領域６に特徴を有する。
【００６１】
上述の第１実施の形態に関わるＭＯＳ型固体撮像装置では、読み出しゲート（素子領域ＡのＭＯＳトランジスタ）のソース側にフォトダイオードを形成し、そのドレイン側に検出部（検出ノード）Ｄとしてのｎ型第１半導体領域４が配置される。そして、このｎ型第１半導体領域４の直下に、ｐ＋ 型パンチスルーストッパ５が、ｐ＋ 型パンチスルー防止領域６とは別に形成される。
【００６２】
しかし、ｐ＋ 型パンチスルーストッパ５とｐ＋ 型パンチスルー防止領域６は、互いに同じ目的（パンチスルー防止）で、かつ、互いに同じ不純物濃度で形成される。従って、ｎ型第１半導体領域４の直下には、ｐ＋ 型パンチスルーストッパ５ではなく、ｐ＋ 型パンチスルー防止領域６を形成してもよいことは言うまでもない。
【００６３】
そこで、本実施の形態では、ｎ型第１半導体領域４の直下にも、ｐ＋ 型パンチスルー防止領域６を形成する。その結果、本実施の形態では、ｐ＋ 型パンチスルーストッパ５が不要となり、その分だけ、製造工程が簡略化されるという効果を得ることができる。
【００６４】
以下、本実施の形態に関わるＭＯＳ型固体撮像装置について説明する。
【００６５】
図２は、本発明の第２実施の形態に関わるＭＯＳ型固体撮像装置のデバイス構造を示している。
【００６６】
ｐ型半導体基板１は、低い不純物濃度、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ を有している。半導体基板１は、フォトダイオードのアノードとなっており、例えば、半導体基板１は、接地電位に設定されている。但し、半導体基板１内にｐ型ウェル領域を形成し、このｐ型ウェル領域をフォトダイオードのアノードとしてもよい。この場合、ｐ型ウェル領域の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定される。
【００６７】
半導体基板１上には、素子同士を電気的に分離する絶縁分離層１０が配置される。本例では、絶縁分離層１０は、例えば、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜となっているが、これに代えて、例えば、ＳＴＩ（ Shallow Trench Isolation ）法により形成される酸化膜を用いてもよい。
【００６８】
絶縁分離層１０により取り囲まれた素子領域Ａは、例えば、図１０に示すフォトダイオード２１と読み出しゲート２２が形成される領域となっている。また、絶縁分離層１０により取り囲まれた素子領域Ｂは、例えば、図１０に示すリセットゲート２３、増幅ゲート２４、選択ゲート２５などの素子（フォトダイオード２１及び読み出しゲート２２以外の素子）が形成される領域となっている。
【００６９】
素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）には、ｎ− 型信号蓄積領域２が配置される。また、本例では、ｎ− 型信号蓄積領域２は、ｐ＋ 型パンチスルー防止領域６内に形成されることなく、半導体基板１内に直接形成される。ｎ− 型信号蓄積領域２内には、ｐ＋＋型表面シールド層３が配置される。
【００７０】
また、素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）であって、ｎ− 型信号蓄積領域２が配置される部分とは異なる部分に、ｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第１半導体領域４が配置される。
【００７１】
ｎ− 型信号蓄積領域２とｎ型第１半導体領域４の間のｐ型読み出しチャネル領域９上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、読み出しゲート電極８が配置される。読み出しゲート電極８は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。読み出しゲート電極８は、図１０の読み出しゲート２２のゲート電極である。
【００７２】
素子領域Ｂにおいて、半導体基板１の内部（表面から十分に深い位置）には、パンチスルーを防止するためのｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６は、素子領域Ｂの全体に配置されている。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第２半導体領域１１及びｎ型第３半導体領域１２が配置される。
【００７３】
ｎ型第２半導体領域１１とｎ型第３半導体領域１２の間のｐ型チャネル領域１３上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、ゲート電極１４が配置される。ゲート電極１４は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。ゲート電極１４は、例えば、図１０のリセットゲート２３、増幅ゲート２４、選択ゲート２５などのＭＯＳトランジスタのゲート電極となる。
【００７４】
上述のＭＯＳ型固体撮像装置のデバイス構造においても、上述の第１実施の形態に関わるＭＯＳ型固体撮像装置と同様に、ｐ＋ 型パンチスルー防止領域６がｎ− 型信号蓄積領域２の直下に形成されていない。つまり、本発明では、ｎ− 型信号蓄積領域２は、半導体基板１内に直接形成され、ｐ＋ 型パンチスルー防止領域６内に形成されないため、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成することができる。
【００７５】
具体的には、半導体基板１の不純物濃度（例えば、ボロン濃度）は、上述のように、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定され、ｐ＋ 型パンチスルー防止領域６の不純物濃度（例えば、ボロン濃度）は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ に設定される。
【００７６】
即ち、本発明では、ｐ＋ 型パンチスルー防止領域６の不純物濃度よりも２桁も小さい不純物濃度を有する半導体基板１内に、ｎ− 型信号蓄積領域２を形成することになるため、ｎ型不純物のイオン注入によるドーズ量を低く設定でき、結果として、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成できるようになる。
【００７７】
なお、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下に確実に形成されていることが必要である。絶縁分離層１０を挟む２つのｎ型半導体領域の間のパンチスルーを有効に防止するためである。
【００７８】
このため、例えば、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０を形成した後、ゲート電極８，１４を形成する前に、所定の加速エネルギー及び所定のドーズ量のイオン注入法により形成される。このときのイオン注入の条件を、不純物（例えば、ボロン）が絶縁分離層１０を突き抜けるような条件に設定すると、図２に示すように、絶縁分離層１０が存在しない素子領域においては、不純物は、半導体基板１の深い位置まで到達し、ｐ＋ 型パンチスルー防止領域６は、半導体基板１の表面から十分に深い位置に形成される。
【００７９】
なお、図２において、ゲート酸化膜７の厚さは、例えば、８ｎｍ程度に設定され、ゲート電極１４のゲート長（チャネル長）は、例えば、０．４μｍ程度に設定される。また、ｐ＋＋型表面シールド層３の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３ 程度に設定され、ｐ＋ 型パンチスルーストッパ５及びｐ＋ 型パンチスルー防止領域６の不純物濃度は、例えば、共に、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度に設定される。
【００８０】
以上、説明したように、本発明の第２実施の形態に関わるＭＯＳ型固体撮像装置によれば、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することもできる。
【００８１】
［第３実施の形態］
本実施の形態に関わるＭＯＳ型固体撮像装置も、ｐ＋ 型パンチスルー防止領域６に特徴を有する。
【００８２】
上述の第２実施の形態に関わるＭＯＳ型固体撮像装置では、読み出しゲート（素子領域ＡのＭＯＳトランジスタ）のドレイン側のｎ型第１半導体領域４の直下にも、ｐ＋ 型パンチスルー防止領域６が形成される。
【００８３】
これに対し、本実施の形態では、ｐ＋ 型パンチスルー防止領域６は、素子領域Ａにおいて、ｎ型第１半導体領域４の直下だけでなく、読み出しゲート（ＭＯＳトランジスタ）の読み出しゲート電極８直下のチャネルの一部を覆うように形成される。
【００８４】
このように、ｐ＋ 型パンチスルー防止領域６を、ｎ型第１半導体領域４の直下及び読み出しゲートのチャネルの一部に形成することは、イオン注入時のマスクパターンを変形するだけで容易に実現できる。
【００８５】
以下、本実施の形態に関わるＭＯＳ型固体撮像装置について説明する。
【００８６】
図３は、本発明の第３実施の形態に関わるＭＯＳ型固体撮像装置のデバイス構造を示している。
【００８７】
ｐ型半導体基板１は、低い不純物濃度、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ を有している。半導体基板１は、フォトダイオードのアノードとなっており、例えば、半導体基板１は、接地電位に設定されている。但し、半導体基板１内にｐ型ウェル領域を形成し、このｐ型ウェル領域をフォトダイオードのアノードとしてもよい。この場合、ｐ型ウェル領域の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定される。
【００８８】
半導体基板１上には、素子同士を電気的に分離する絶縁分離層１０が配置される。本例では、絶縁分離層１０は、例えば、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜となっているが、これに代えて、例えば、ＳＴＩ（ Shallow Trench Isolation ）法により形成される酸化膜を用いてもよい。
【００８９】
絶縁分離層１０により取り囲まれた素子領域Ａは、例えば、図１０に示すフォトダイオード２１と読み出しゲート２２が形成される領域となっている。また、絶縁分離層１０により取り囲まれた素子領域Ｂは、例えば、図１０に示すリセットゲート２３、増幅ゲート２４、選択ゲート２５などの素子（フォトダイオード２１及び読み出しゲート２２以外の素子）が形成される領域となっている。
【００９０】
素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）には、ｎ− 型信号蓄積領域２が配置される。また、本例では、ｎ− 型信号蓄積領域２は、ｐ＋ 型パンチスルー防止領域６内に形成されることなく、半導体基板１内に直接形成される。ｎ− 型信号蓄積領域２内には、ｐ＋＋型表面シールド層３が配置される。
【００９１】
また、素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）であって、ｎ− 型信号蓄積領域２が配置される部分とは異なる部分（読み出しゲートの読み出しチャネル領域９の一部を含む）に、ｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第１半導体領域４が配置される。
【００９２】
ｎ− 型信号蓄積領域２とｎ型第１半導体領域４の間のｐ型読み出しチャネル領域９上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、読み出しゲート電極８が配置される。読み出しゲート電極８は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。読み出しゲート電極８は、図１０の読み出しゲート２２のゲート電極である。
【００９３】
素子領域Ｂにおいて、半導体基板１の内部（表面から十分に深い位置）には、パンチスルーを防止するためのｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６は、素子領域Ｂの全体に配置されている。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第２半導体領域１１及びｎ型第３半導体領域１２が配置される。
【００９４】
ｎ型第２半導体領域１１とｎ型第３半導体領域１２の間のｐ型チャネル領域１３上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、ゲート電極１４が配置される。ゲート電極１４は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。ゲート電極１４は、例えば、図１０のリセットゲート２３、増幅ゲート２４、選択ゲート２５などのＭＯＳトランジスタのゲート電極となる。
【００９５】
上述のＭＯＳ型固体撮像装置のデバイス構造においても、上述の第１及び第２実施の形態に関わるＭＯＳ型固体撮像装置と同様に、ｐ＋ 型パンチスルー防止領域６がｎ− 型信号蓄積領域２の直下に形成されていない。つまり、本発明では、ｎ− 型信号蓄積領域２は、半導体基板１内に直接形成され、ｐ＋ 型パンチスルー防止領域６内に形成されないため、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成することができる。
【００９６】
具体的には、半導体基板１の不純物濃度（例えば、ボロン濃度）は、上述のように、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定され、ｐ＋ 型パンチスルー防止領域６の不純物濃度（例えば、ボロン濃度）は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ に設定される。
【００９７】
即ち、本発明では、ｐ＋ 型パンチスルー防止領域６の不純物濃度よりも２桁も小さい不純物濃度を有する半導体基板１内に、ｎ− 型信号蓄積領域２を形成することになるため、ｎ型不純物のイオン注入によるドーズ量を低く設定でき、結果として、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成できるようになる。
【００９８】
なお、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下に確実に形成されていることが必要である。絶縁分離層１０を挟む２つのｎ型半導体領域の間のパンチスルーを有効に防止するためである。
【００９９】
このため、例えば、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０を形成した後、ゲート電極８，１４を形成する前に、所定の加速エネルギー及び所定のドーズ量のイオン注入法により形成される。このときのイオン注入の条件を、不純物（例えば、ボロン）が絶縁分離層１０を突き抜けるような条件に設定すると、図３に示すように、絶縁分離層１０が存在しない素子領域においては、不純物は、半導体基板１の深い位置まで到達し、ｐ＋ 型パンチスルー防止領域６は、半導体基板１の表面から十分に深い位置に形成される。
【０１００】
なお、図３において、ゲート酸化膜７の厚さは、例えば、８ｎｍ程度に設定され、ゲート電極１４のゲート長（チャネル長）は、例えば、０．４μｍ程度に設定される。また、ｐ＋＋型表面シールド層３の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３ 程度に設定され、ｐ＋ 型パンチスルーストッパ５及びｐ＋ 型パンチスルー防止領域６の不純物濃度は、例えば、共に、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度に設定される。
【０１０１】
以上、説明したように、本発明の第３実施の形態に関わるＭＯＳ型固体撮像装置によれば、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することもできる。
【０１０２】
［製造方法の説明］
次に、本発明のＭＯＳ型固体撮像装置の製造方法について説明する。
なお、以下の説明は、上述の第１乃至第３実施の形態に関わるＭＯＳ型固体撮像装置の全ての製造方法に適用可能なものである。各実施の形態に独自のステップについては、その都度、説明することにする。
【０１０３】
まず、図４に示すように、ＬＯＣＯＳ法により、ｐ型半導体基板１上に、絶縁分離層１０を形成する。この後、熱酸化により、絶縁分離層１０に取り囲まれた素子領域Ａ，Ｂ上に、バッファ酸化膜１５を形成する。
【０１０４】
次に、図５に示すように、素子領域Ａに対して、ＭＯＳトランジスタの閾値を決定するためのいわゆるチャネルイオン注入を行い、ｐ型読み出しチャネル領域９を形成する。同様に、素子領域Ｂに対して、ＭＯＳトランジスタの閾値を決定するためのいわゆるチャネルイオン注入を行い、ｐ型チャネル領域１３を形成する。
【０１０５】
本例では、両チャネル領域９，１３は、２回のイオン注入工程により形成される。この場合、両チャネル領域９，１３を形成するために、２回のＰＥＰ（ Photo Engraving Process ）が必要になる。しかし、素子領域Ａ，Ｂに形成されるＭＯＳトランジスタの閾値を互いに同じに設定する場合には、両チャネル領域９，１３は、１回のイオン注入工程により形成できる。この場合、両チャネル領域９，１３を形成するためのＰＥＰは、１回でよい。
【０１０６】
この後、レジスト層１６を形成し、ＰＥＰにより、素子領域Ａ上に、マスクとしてのレジストパターン（レジスト層１６）を残存させる。
【０１０７】
なお、この時点において、レジスト層１６を素子領域Ａの全体を覆うようにすると、上述の第１実施の形態に関わるデバイスの製造方法となる。また、素子領域Ａ上の一部にレジスト層１６が配置されないようにすれば、上述の第２及び第３実施の形態に関わるデバイスの製造方法となる。
【０１０８】
そして、イオン注入法により、レジスト層１６をマスクにして、ｐ型不純物（例えば、ボロン）をイオン注入すれば、半導体基板１の内部には、ｐ＋ 型パンチスルー防止領域６が形成される。
【０１０９】
この時、ｐ＋ 型パンチスルー防止領域６が、例えば、半導体基板１の表面から０．２〜０．４μｍの位置に形成されるように、イオン注入時の加速エネルギーが設定される。但し、この条件は、当然に、絶縁分離層１０の直下にもｐ＋ 型パンチスルー防止領域６が形成されるようなものでなければならない。
【０１１０】
また、ｐ＋ 型パンチスルー防止領域６の不純物濃度が、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度となるように、イオン注入時のドーズ量が設定される。本例では、ｐ＋ 型パンチスルー防止領域６を形成するためのイオン注入は、１回であることを前提としているが、２回以上のイオン注入によりｐ＋ 型パンチスルー防止領域６を形成するようにしてもよい。
【０１１１】
ここで、実際の製品に対応し得る微妙な条件について説明する。
即ち、ｐ＋ 型パンチスルー防止領域６を形成するに当たって、実際は、レジスト層１６は、素子領域Ａのサイズよりも一回り小さなサイズに設定される。その理由は、ｐ＋ 型パンチスルー防止領域６が素子領域Ａの周辺において素子領域Ａに少しだけ入り込むようにすれば、絶縁分離層１０に形成されるダメージにフォトダイオードの空乏層が達することを防止できるからである。
【０１１２】
なお、ｐ＋ 型パンチスルー防止領域６が素子領域Ａに入り込む幅Ｘは、マスク（レジスト層１６）の合わせずれを考慮し、その合わせずれ以上に設定することが好ましい。例えば、その幅Ｘは、０．２μｍ程度又はそれ以上の値に設定される。
【０１１３】
この後、素子領域Ｂ上のバッファ酸化膜１５を除去し、さらに、熱酸化法により、素子領域Ｂ上に、１０ｎｍ以下の厚さ、例えば、８ｎｍ程度のゲート酸化膜７を形成する。この後、素子領域Ａ上のレジスト層１６を除去し、さらに、素子領域Ａ上のバッファ酸化膜１５を除去する。
【０１１４】
次に、図６に示すように、熱酸化法により、素子領域Ａ上に、１０ｎｍ以下の厚さ、例えば、８ｎｍ程度のゲート酸化膜７を形成する。
【０１１５】
なお、本例では、素子領域Ａのゲート酸化膜７と素子領域Ｂのゲート酸化膜７を異なるステップにより形成したが、当然に、同一のステップにより形成してもよい。この場合、図５のレジスト層１６を除去した後、素子領域Ａ，Ｂ上のバッファ酸化膜１５が同時に除去され、かつ、素子領域Ａ，Ｂ上に、同時にゲート酸化膜７が形成される。
【０１１６】
この後、不純物を含んだ導電性ポリシリコン膜の形成、レジスト層の形成、ＰＥＰ、ＲＩＥというステップを経由すると、素子領域Ａのゲート酸化膜７上には、読み出しゲート電極８が形成され、素子領域Ｂのゲート酸化膜７上には、ゲート電極１４が形成される。
【０１１７】
また、酸化膜（又は窒化膜）の形成、ＲＩＥというステップを経由すると、ゲート電極８，１４の側壁には、いわゆるサイドウォール（スペーサ）が形成される。
【０１１８】
この後、上述の第１実施の形態に関わるデバイスの製造方法に関しては、図６に示すように、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上の一部に開口を有するレジストパターン（レジスト層１７）を形成する。そして、イオン注入法により、レジスト層１７をマスクにして、半導体基板１内にｐ型不純物（例えば、ボロン）を注入し、ｐ＋ 型パンチスルーストッパ５を形成する。
この後、レジスト層１７は、除去される。
【０１１９】
なお、上述の第２及び第３実施の形態に関わるデバイスの製造方法に関しては、当然に、ｐ＋ 型パンチスルーストッパ５を形成するステップについては、不要である。
【０１２０】
次に、図７に示すように、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上のフォトダイオードを形成する領域に開口を有するレジストパターン（レジスト層１８）を形成する。そして、イオン注入法により、レジスト層１８及びサイドウォールをマスクにして、半導体基板１内にｐ型不純物（例えば、ＢＦ２ ）を注入し、ｐ＋＋型表面シールド層３を形成する。
この後、レジスト層１８を除去する。
【０１２１】
次に、図８に示すように、ゲート電極８，１４の側壁に存在するサイドウォールを除去する。そして、再び、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上のフォトダイオードを形成する領域に開口を有するレジストパターン（レジスト層１８’）を形成する。この後、イオン注入法により、レジスト層１８’をマスクにして、半導体基板１内にｎ型不純物（例えば、リン）を注入し、ｎ− 型信号蓄積領域２を形成する。
【０１２２】
この後、レジスト層１８’は、除去される。
【０１２３】
最後に、図９に示すように、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上の一部及び素子領域Ｂ上に開口を有するレジストパターン（レジスト層１９）を形成する。この後、イオン注入法により、レジスト層１９及びゲート電極９，１４をマスクにして、半導体基板１内にｎ型不純物（例えば、リン）を注入し、ｎ型第１乃至第３半導体領域４，１１，１２を形成する。
【０１２４】
この後、レジスト層１９は、除去される。
【０１２５】
なお、この後、配線工程やパッシベーション工程などが行われるが、それについては、省略する。
【０１２６】
以上より、本発明に関わるＭＯＳ型固体撮像装置が完成する。
【０１２７】
［その他］
上述の第１実施の形態に関わるＭＯＳ型固体撮像装置において、ｐ＋ 型パンチスルーストッパ５は、省略しても構わない。この場合、ｐ＋ 型パンチスルーストッパ５を形成するステップ（製造方法の説明を参照）が省略され、製造コストの低減に貢献できる。また、第２及び第３実施の形態に関わるＭＯＳ型固体撮像装置によらずとも、ｐ＋ 型パンチスルー防止領域６を素子領域Ａに一定幅Ｘだけ入り込ませれば（図５参照）、素子領域ＡのＭＯＳトランジスタにおいても、パンチスルー防止の効果は、十分に得ることができる。
【０１２８】
上述の第１乃至第３実施の形態に関わるＭＯＳ型固体撮像装置において、ｐ＋ 型パンチスルー防止領域６は、ＭＯＳトランジスタの閾値を決定するためのイオン注入時に用いるマスクをそのまま用いて、ｐ型不純物のイオン注入により形成してもよい。この変形例は、素子領域Ａ内の読み出しゲート（ＭＯＳトランジスタ）のチャネル部に対して、チャネルイオン注入を行わない場合に適用されるものである。
【０１２９】
上述の第１乃至第３実施の形態に関わるＭＯＳ型固体撮像装置においては、ｐ型半導体基板内にｎチャネルＭＯＳトランジスタを形成した例であったが、例えば、本発明は、ｎ型半導体基板内にｐチャネルＭＯＳトランジスタを形成する場合にも適用可能である。
【０１３０】
【発明の効果】
以上、説明したように、本発明のＭＯＳ型固体撮像装置及びその製造方法によれば、フォトダイオードの信号蓄積領域直下には、ｐ＋ 型パンチスルー防止領域が形成されていない。一方、ｐ＋ 型パンチスルー防止領域は、ソースがフォトダイオードの信号蓄積領域となる読み出しゲート（ＭＯＳトランジスタ）が形成される素子領域に少なくとも一定幅だけ入り込み、かつ、その素子領域以外の素子領域の全体に形成される。
【０１３１】
従って、ＭＯＳトランジスタのゲート長が短くなり、そのゲート酸化膜の厚さが薄くなった場合においても、ＭＯＳトランジスタのパンチスルーと素子間（絶縁分離層を挟む２つの素子の間）のパンチスルーを共に防止することが可能となる。また、フォトダイオードの信号蓄積領域を、ｐ＋ 型パンチスルー防止領域の導電型を反転させて形成する必要がないため、単一画素に形成されるフォトダイオードの空乏化電位を低く、かつ、安定させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるＭＯＳ型固体撮像装置を示す断面図。
【図２】本発明の第２実施の形態に関わるＭＯＳ型固体撮像装置を示す断面図。
【図３】本発明の第３実施の形態に関わるＭＯＳ型固体撮像装置を示す断面図。
【図４】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図５】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図６】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図７】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図８】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図９】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図１０】ＭＯＳ型固体撮像装置の画素を示す回路図。
【符号の説明】
１ ：ｐ型半導体基板、
２ ：ｎ− 型信号蓄積領域、
３ ：ｐ＋＋型表面シールド層、
４ ：ｎ型第１半導体領域、
５ ：ｐ＋ 型パンチスルーストッパ、
６ ：ｐ＋ 型パンチスルー防止領域、
７ ：ゲート酸化膜、
８ ：読み出しゲート電極、
９ ：ｐ型読み出しチャネル領域、
１０ ：絶縁分離層、
１１ ：ｎ型第２半導体領域、
１２ ：ｎ型第３半導体領域、
１３ ：ｐ型チャネル領域、
１４ ：ゲート電極、
１５ ：バッファ酸化膜、
１６，１７，１８，１８’，１９ ：レジスト層、
２１ ：フォトダイオード、
２２ ：読み出しゲート、
２３ ：リセットゲート、
２４ ：増幅ゲート、
２５ ：選択ゲート、
２６ ：垂直走査回路、
２７ ：水平走査回路、
２８ ：負荷ゲート。
【発明の属する技術分野】
本発明は、ＭＯＳ型固体撮像装置のデバイス構造に関し、特に、ゲート長（チャネル長）が短く、ゲート酸化膜が薄いために、パンチスルーが問題となるようなＭＯＳトランジスタを有するＭＯＳ型固体撮像装置に使用される。
【０００２】
【従来の技術】
図１０は、ＭＯＳ型固体撮像装置の１画素分の回路構成を示している。
【０００３】
画素は、光信号を電気信号（電荷）に変換するためのフォトダイオード２１、フォトダイオード２１の電荷を検出部（検出ノード）Ｄに転送するための読み出しゲート２２、検出部Ｄの電荷（電位）をリセットするためのリセットゲート２３、検出部Ｄの電位を増幅する増幅ゲート２４及び選択された画素の電位を出力するための選択ゲート２５から構成される。
【０００４】
そして、一定期間にフォトダイオード２１において光電変換され、かつ、信号蓄積領域に蓄積された電荷は、読み出しゲート２２を経由して検出部Ｄに転送される。フォトダイオード２１から検出部Ｄに転送された電荷は、検出部Ｄの電位を変化させる。増幅ゲート２４は、この検出部Ｄの電位変化を増幅するため、増幅された信号電位が画素から出力される。
【０００５】
ここで、ＭＯＳ型固体撮像装置においては、フォトダイオード（光電変換部）２１の信号蓄積領域に蓄積された電荷の全てを検出部Ｄに完全に転送すること、さらには、全画素内のフォトダイオード２１の特性を安定させることなどを目的として、半導体基板（又はウェル領域）の不純物濃度は、できるだけ薄くすることが求められている。
【０００６】
しかし、半導体基板（又はウェル領域）の不純物濃度の値が低い場合において、画素容量の増大（画素の高密度化）のためにＭＯＳトランジスタが微細化され、その結果、ＭＯＳトランジスタのゲート長（チャネル長）が短くなり、かつ、そのゲート酸化膜が薄くなると、ゲート制御に関係なく、ＭＯＳトランジスタのソースからドレインに電荷が流れるというパンチスルーが発生する。
【０００７】
このパンチスルーが発生すると、不要な信号（電荷）がＭＯＳトランジスタを流れることになり、固体撮像装置の正常動作を確保できなくなる。
【０００８】
そこで、パンチスルーを防止することが必要となる。従来、ロジック製品においては、このパンチスルーを防止するために、半導体基板の内部（表面から十分に深い位置）にパンチスルー防止領域が設けられている。
【０００９】
パンチスルー防止領域は、ＭＯＳトランジスタのソースとドレインの間のリークを防止するものであるため、通常、半導体基板がｐ型、ＭＯＳトランジスタのソース及びドレインがｎ型の場合には、パンチスルー防止領域は、ｐ型となる。そして、このようなパンチスルー防止領域は、ロジック製品に対しては、パンチスルーの防止に非常に有効な手段となっている。
【００１０】
しかし、ＭＯＳ型固体撮像装置においては、半導体基板の内部（表面から十分に深い位置）に、フォトダイオードを形成する必要がある。フォトダイオードは、例えば、ｐ型半導体基板とｎ型信号蓄積領域（不純物領域）から構成されるため、この信号蓄積領域を半導体基板の内部（表面から十分に深い位置）に形成しなければならない。
【００１１】
この場合、半導体基板内にパンチスルー防止領域を形成しようとすると、フォトダイオードの信号蓄積領域を構成する不純物（例えば、リン）の導電型（例えば、ｎ型）と、パンチスルー防止領域を構成する不純物（例えば、ホウ素）の導電型（例えば、ｐ）は、互いに逆となる。しかも、上述のように、これら信号蓄積領域とパンチスルー防止領域は、半導体基板の内部のほぼ同じ位置（表面から十分に深い位置）に形成される。
【００１２】
従って、ＭＯＳ型固体撮像装置にパンチスルー防止領域を適用しようとすると、通常、パンチスルー防止領域を形成した後に、パンチスルー防止領域内に信号蓄積領域を形成することになるため、信号蓄積領域を形成する際には、パンチスルー防止領域の導電型（例えば、ｐ型）を反転させるに十分な量の不純物（例えば、ｎ型不純物）を注入しなければならない。
【００１３】
ところで、光電変換によりフォトダイオードの信号蓄積領域に蓄積された電荷の全てを完全に読み出すためには、フォトダイオードの空乏化電位をできるだけ小さくすることが重要となる。フォトダイオードの空乏化電位を小さくするためには、フォトダイオードの信号蓄積領域をできるだけ低い不純物濃度で安定的に形成することが有効となる。
【００１４】
しかし、上述のように、フォトダイオードの信号蓄積領域をパンチスルー防止領域内に形成する場合には、パンチスルー防止領域の導電型（例えば、ｐ型）を反転させるに十分な量の不純物（例えば、ｎ型不純物）を半導体基板内に導入しなければならない。単純に見積もっても、パンチスルー防止領域のｐ型不純物濃度よりも高い不純物濃度のｎ型不純物を半導体基板内に注入する必要がある。
【００１５】
この場合、ｐ型不純物による影響とｎ型不純物による影響が互いに相殺される点を考慮すると、フォトダイオードの信号蓄積領域の不純物濃度は、概ね、イオン注入により半導体基板内に注入されるｎ型不純物量ｄｎからパンチスルー防止領域を構成するｐ型不純物の不純物濃度ｄｐを引いた値（ｄｎ−ｄｐ）に等しくなる。
【００１６】
しかし、イオン注入により半導体基板内に注入されるｎ型不純物量ｄｎ及びパンチスルー防止領域を構成するｐ型不純物の不純物濃度ｄｐは、共に、比較的大きな数値となる。つまり、大きな数値から大きな数値を引いて小さい数値を得ようとする場合には、大きな数値の小さな変動が小さな数値の大きな変動となるため、ＭＯＳ型固体撮像装置にパンチスルー防止領域を適用した場合には、フォトダイオードの信号蓄積領域の不純物濃度を、薄くし、かつ、安定して得ることが非常に難しくなる。
【００１７】
結局、イオン注入により半導体基板内に注入するｎ型不純物の不純物濃度の小さな変動が、フォトダイオードの信号蓄積領域の不純物濃度の大きな変動となり、これに伴い、フォトダイオードの空乏化電位も大きく変動し、安定的に、信号蓄積領域の電荷を読み出すことができなくなる。
【００１８】
【発明が解決しようとする課題】
このように、ＭＯＳ型固体撮像装置においては、画素容量の増大（画素の高密度化）に起因し、ＭＯＳトランジスタのゲート長が短く、ゲート酸化膜の厚さが薄くなって、パンチスルーが問題となってきている。一方、既に、ロジック製品などにおいて実用化されているパンチスルー防止領域を、単に、ＭＯＳ型固体撮像装置に適用することは、フォトダイオードの信号蓄積領域の存在により非常に困難となっている。
【００１９】
なぜなら、電荷の転送を確実に行うためには、フォトダイオードの信号蓄積領域の不純物濃度を、薄く、かつ、安定させ、フォトダイオードの空乏化電位を、低く、かつ、安定させることが好ましい。しかし、パンチスルー防止領域を設けると、このパンチスルー防止領域の導電型を反転させて信号蓄積領域を形成しなければならないため、信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できなくなるからである。
【００２０】
即ち、従来のＭＯＳ型固体撮像装置においては、ＭＯＳトランジスタが微細化され、パンチスルーが問題となるような場合に、パンチスルー防止のためのパンチスルー防止領域を設けると、フォトダイオードの空乏化電位を低く、かつ、安定させることが困難で、均一な電荷転送能力を持つＭＯＳ型固体撮像装置を安定的に製造することができなかった。
【００２１】
本発明は、上記欠点を解決するためになされたもので、その目的は、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することができるＭＯＳ型固体撮像装置及びその製造方法を提案することにある。
【００２２】
【課題を解決するための手段】
本発明のＭＯＳ型固体撮像装置は、第１導電型の半導体基板と、前記半導体基板の第１素子領域内に形成される第２導電型の第１ＭＯＳトランジスタと、前記半導体基板の第２素子領域内に形成される第２導電型の第２ＭＯＳトランジスタと、前記第１及び第２素子領域を分離する絶縁分離層と、前記半導体基板と前記第１ＭＯＳトランジスタのソースとから構成される光電変換素子と、前記第２素子領域の全体及び前記絶縁分離層の直下の全体に形成され、少なくとも前記第１ＭＯＳトランジスタのソースの直下には形成されない第１導電型の不純物領域とを備える。
【００３５】
本発明のＭＯＳ型固体撮像装置の製造方法は、第１導電型の半導体基板上に絶縁分離層を形成し、前記絶縁分離層により分離された第１及び第２素子領域を形成する工程と、イオン注入法により前記半導体基板内に第１導電型の不純物を注入し、前記第２素子領域の全体及び前記絶縁分離層の直下の全体に第１導電型の不純物領域を形成する工程と、前記第１素子領域内に、光電変換素子及び前記光電変換素子により検出された信号を読み出すための第２導電型の第１ＭＯＳトランジスタを形成すると共に、前記第２素子領域内に、第２導電型の第２ＭＯＳトランジスタを形成する工程とを備え、前記第１ＭＯＳトランジスタのソースは、前記不純物領域が存在しない領域に形成される。
【００４１】
【発明の実施の形態】
以下、図面を参照しながら、本発明のＭＯＳ型固体撮像装置及びその製造方法について詳細に説明する。
【００４２】
［第１実施の形態］
図１は、本発明の第１実施の形態に関わるＭＯＳ型固体撮像装置のデバイス構造を示している。
【００４３】
ｐ型半導体基板１は、低い不純物濃度、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ を有している。半導体基板１は、フォトダイオードのアノードとなっており、例えば、半導体基板１は、接地電位に設定されている。但し、半導体基板１内にｐ型ウェル領域を形成し、このｐ型ウェル領域をフォトダイオードのアノードとしてもよい。この場合、ｐ型ウェル領域の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定される。
【００４４】
半導体基板１上には、素子同士を電気的に分離する絶縁分離層１０が配置される。本例では、絶縁分離層１０は、例えば、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜となっているが、これに代えて、例えば、ＳＴＩ（ Shallow Trench Isolation ）法により形成される酸化膜を用いてもよい。
【００４５】
絶縁分離層１０により取り囲まれた素子領域Ａは、例えば、図１０に示すフォトダイオード２１と読み出しゲート２２が形成される領域となっている。また、絶縁分離層１０により取り囲まれた素子領域Ｂは、例えば、図１０に示すリセットゲート２３、増幅ゲート２４、選択ゲート２５などの素子（フォトダイオード２１及び読み出しゲート２２以外の素子）が形成される領域となっている。
【００４６】
素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）には、ｎ− 型信号蓄積領域２が配置される。また、本例では、ｎ− 型信号蓄積領域２は、ｐ＋ 型パンチスルー防止領域６内に形成されることなく、半導体基板１内に直接形成される。ｎ− 型信号蓄積領域２内には、ｐ＋＋型表面シールド層３が配置される。
【００４７】
また、素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）であって、ｎ− 型信号蓄積領域２が配置される部分とは異なる部分に、ｐ＋ 型パンチスルーストッパ５が配置される。ｐ＋ 型パンチスルーストッパ５内には、ｎ型第１半導体領域４が配置される。
【００４８】
ｎ− 型信号蓄積領域２とｎ型第１半導体領域４の間のｐ型読み出しチャネル領域９上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、読み出しゲート電極８が配置される。読み出しゲート電極８は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。読み出しゲート電極８は、図１０の読み出しゲート２２のゲート電極である。
【００４９】
素子領域Ｂにおいて、半導体基板１の内部（表面から十分に深い位置）には、パンチスルーを防止するためのｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６は、素子領域Ｂの全体に配置されている。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第２半導体領域１１及びｎ型第３半導体領域１２が配置される。
【００５０】
ｎ型第２半導体領域１１とｎ型第３半導体領域１２の間のｐ型チャネル領域１３上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、ゲート電極１４が配置される。ゲート電極１４は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。ゲート電極１４は、例えば、図１０のリセットゲート２３、増幅ゲート２４、選択ゲート２５などのＭＯＳトランジスタのゲート電極となる。
【００５１】
上述のＭＯＳ型固体撮像装置のデバイス構造の特徴は、第一に、ｐ＋ 型パンチスルー防止領域６がｎ− 型信号蓄積領域２の直下に形成されていない点にある。つまり、本発明では、ｎ− 型信号蓄積領域２は、半導体基板１内に直接形成され、ｐ＋ 型パンチスルー防止領域６内に形成されないため、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成することができる。
【００５２】
具体的には、半導体基板１の不純物濃度（例えば、ボロン濃度）は、上述のように、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定され、ｐ＋ 型パンチスルー防止領域６の不純物濃度（例えば、ボロン濃度）は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ に設定される。
【００５３】
即ち、本発明では、ｐ＋ 型パンチスルー防止領域６の不純物濃度よりも２桁も小さい不純物濃度を有する半導体基板１内に、ｎ− 型信号蓄積領域２を形成することになるため、ｎ型不純物のイオン注入によるドーズ量を低く設定でき、結果として、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成できるようになる。
【００５４】
第二に、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下及び素子領域Ｂの全体に形成されるが、素子領域Ａにおいては、ｎ型第１半導体領域４の直下にのみ、ｐ＋ 型パンチスルーストッパ５が形成される。即ち、ｎ型第１半導体領域４は、図１０に示す検出部（検出ノード）Ｄとなるものであり、ｎ− 型信号蓄積領域２のように、その不純物濃度を低く設定する必要がない。
【００５５】
従って、ｎ型第１半導体領域４の直下には、ｐ＋ 型パンチスルーストッパ５を形成し、例えば、ｎ型第１半導体領域４と他のｎ型半導体領域との間で生じるパンチスルーを防止する必要がある。
【００５６】
なお、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下に確実に形成されていることが必要である。絶縁分離層１０を挟む２つのｎ型半導体領域の間のパンチスルーを有効に防止するためである。
【００５７】
このため、例えば、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０を形成した後、ゲート電極８，１４を形成する前に、所定の加速エネルギー及び所定のドーズ量のイオン注入法により形成される。このときのイオン注入の条件を、不純物（例えば、ボロン）が絶縁分離層１０を突き抜けるような条件に設定すると、図１に示すように、絶縁分離層１０が存在しない素子領域Ｂにおいては、不純物は、半導体基板１の深い位置まで到達し、ｐ＋ 型パンチスルー防止領域６は、半導体基板１の表面から十分に深い位置に形成される。
【００５８】
なお、図１において、ゲート酸化膜７の厚さは、例えば、８ｎｍ程度に設定され、ゲート電極１４のゲート長（チャネル長）は、例えば、０．４μｍ程度に設定される。また、ｐ＋＋型表面シールド層３の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３ 程度に設定され、ｐ＋ 型パンチスルーストッパ５及びｐ＋ 型パンチスルー防止領域６の不純物濃度は、例えば、共に、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度に設定される。
【００５９】
以上、説明したように、本発明の第１実施の形態に関わるＭＯＳ型固体撮像装置によれば、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することもできる。
【００６０】
［第２実施の形態］
本実施の形態に関わるＭＯＳ型固体撮像装置は、ｐ＋ 型パンチスルー防止領域６に特徴を有する。
【００６１】
上述の第１実施の形態に関わるＭＯＳ型固体撮像装置では、読み出しゲート（素子領域ＡのＭＯＳトランジスタ）のソース側にフォトダイオードを形成し、そのドレイン側に検出部（検出ノード）Ｄとしてのｎ型第１半導体領域４が配置される。そして、このｎ型第１半導体領域４の直下に、ｐ＋ 型パンチスルーストッパ５が、ｐ＋ 型パンチスルー防止領域６とは別に形成される。
【００６２】
しかし、ｐ＋ 型パンチスルーストッパ５とｐ＋ 型パンチスルー防止領域６は、互いに同じ目的（パンチスルー防止）で、かつ、互いに同じ不純物濃度で形成される。従って、ｎ型第１半導体領域４の直下には、ｐ＋ 型パンチスルーストッパ５ではなく、ｐ＋ 型パンチスルー防止領域６を形成してもよいことは言うまでもない。
【００６３】
そこで、本実施の形態では、ｎ型第１半導体領域４の直下にも、ｐ＋ 型パンチスルー防止領域６を形成する。その結果、本実施の形態では、ｐ＋ 型パンチスルーストッパ５が不要となり、その分だけ、製造工程が簡略化されるという効果を得ることができる。
【００６４】
以下、本実施の形態に関わるＭＯＳ型固体撮像装置について説明する。
【００６５】
図２は、本発明の第２実施の形態に関わるＭＯＳ型固体撮像装置のデバイス構造を示している。
【００６６】
ｐ型半導体基板１は、低い不純物濃度、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ を有している。半導体基板１は、フォトダイオードのアノードとなっており、例えば、半導体基板１は、接地電位に設定されている。但し、半導体基板１内にｐ型ウェル領域を形成し、このｐ型ウェル領域をフォトダイオードのアノードとしてもよい。この場合、ｐ型ウェル領域の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定される。
【００６７】
半導体基板１上には、素子同士を電気的に分離する絶縁分離層１０が配置される。本例では、絶縁分離層１０は、例えば、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜となっているが、これに代えて、例えば、ＳＴＩ（ Shallow Trench Isolation ）法により形成される酸化膜を用いてもよい。
【００６８】
絶縁分離層１０により取り囲まれた素子領域Ａは、例えば、図１０に示すフォトダイオード２１と読み出しゲート２２が形成される領域となっている。また、絶縁分離層１０により取り囲まれた素子領域Ｂは、例えば、図１０に示すリセットゲート２３、増幅ゲート２４、選択ゲート２５などの素子（フォトダイオード２１及び読み出しゲート２２以外の素子）が形成される領域となっている。
【００６９】
素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）には、ｎ− 型信号蓄積領域２が配置される。また、本例では、ｎ− 型信号蓄積領域２は、ｐ＋ 型パンチスルー防止領域６内に形成されることなく、半導体基板１内に直接形成される。ｎ− 型信号蓄積領域２内には、ｐ＋＋型表面シールド層３が配置される。
【００７０】
また、素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）であって、ｎ− 型信号蓄積領域２が配置される部分とは異なる部分に、ｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第１半導体領域４が配置される。
【００７１】
ｎ− 型信号蓄積領域２とｎ型第１半導体領域４の間のｐ型読み出しチャネル領域９上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、読み出しゲート電極８が配置される。読み出しゲート電極８は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。読み出しゲート電極８は、図１０の読み出しゲート２２のゲート電極である。
【００７２】
素子領域Ｂにおいて、半導体基板１の内部（表面から十分に深い位置）には、パンチスルーを防止するためのｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６は、素子領域Ｂの全体に配置されている。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第２半導体領域１１及びｎ型第３半導体領域１２が配置される。
【００７３】
ｎ型第２半導体領域１１とｎ型第３半導体領域１２の間のｐ型チャネル領域１３上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、ゲート電極１４が配置される。ゲート電極１４は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。ゲート電極１４は、例えば、図１０のリセットゲート２３、増幅ゲート２４、選択ゲート２５などのＭＯＳトランジスタのゲート電極となる。
【００７４】
上述のＭＯＳ型固体撮像装置のデバイス構造においても、上述の第１実施の形態に関わるＭＯＳ型固体撮像装置と同様に、ｐ＋ 型パンチスルー防止領域６がｎ− 型信号蓄積領域２の直下に形成されていない。つまり、本発明では、ｎ− 型信号蓄積領域２は、半導体基板１内に直接形成され、ｐ＋ 型パンチスルー防止領域６内に形成されないため、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成することができる。
【００７５】
具体的には、半導体基板１の不純物濃度（例えば、ボロン濃度）は、上述のように、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定され、ｐ＋ 型パンチスルー防止領域６の不純物濃度（例えば、ボロン濃度）は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ に設定される。
【００７６】
即ち、本発明では、ｐ＋ 型パンチスルー防止領域６の不純物濃度よりも２桁も小さい不純物濃度を有する半導体基板１内に、ｎ− 型信号蓄積領域２を形成することになるため、ｎ型不純物のイオン注入によるドーズ量を低く設定でき、結果として、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成できるようになる。
【００７７】
なお、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下に確実に形成されていることが必要である。絶縁分離層１０を挟む２つのｎ型半導体領域の間のパンチスルーを有効に防止するためである。
【００７８】
このため、例えば、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０を形成した後、ゲート電極８，１４を形成する前に、所定の加速エネルギー及び所定のドーズ量のイオン注入法により形成される。このときのイオン注入の条件を、不純物（例えば、ボロン）が絶縁分離層１０を突き抜けるような条件に設定すると、図２に示すように、絶縁分離層１０が存在しない素子領域においては、不純物は、半導体基板１の深い位置まで到達し、ｐ＋ 型パンチスルー防止領域６は、半導体基板１の表面から十分に深い位置に形成される。
【００７９】
なお、図２において、ゲート酸化膜７の厚さは、例えば、８ｎｍ程度に設定され、ゲート電極１４のゲート長（チャネル長）は、例えば、０．４μｍ程度に設定される。また、ｐ＋＋型表面シールド層３の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３ 程度に設定され、ｐ＋ 型パンチスルーストッパ５及びｐ＋ 型パンチスルー防止領域６の不純物濃度は、例えば、共に、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度に設定される。
【００８０】
以上、説明したように、本発明の第２実施の形態に関わるＭＯＳ型固体撮像装置によれば、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することもできる。
【００８１】
［第３実施の形態］
本実施の形態に関わるＭＯＳ型固体撮像装置も、ｐ＋ 型パンチスルー防止領域６に特徴を有する。
【００８２】
上述の第２実施の形態に関わるＭＯＳ型固体撮像装置では、読み出しゲート（素子領域ＡのＭＯＳトランジスタ）のドレイン側のｎ型第１半導体領域４の直下にも、ｐ＋ 型パンチスルー防止領域６が形成される。
【００８３】
これに対し、本実施の形態では、ｐ＋ 型パンチスルー防止領域６は、素子領域Ａにおいて、ｎ型第１半導体領域４の直下だけでなく、読み出しゲート（ＭＯＳトランジスタ）の読み出しゲート電極８直下のチャネルの一部を覆うように形成される。
【００８４】
このように、ｐ＋ 型パンチスルー防止領域６を、ｎ型第１半導体領域４の直下及び読み出しゲートのチャネルの一部に形成することは、イオン注入時のマスクパターンを変形するだけで容易に実現できる。
【００８５】
以下、本実施の形態に関わるＭＯＳ型固体撮像装置について説明する。
【００８６】
図３は、本発明の第３実施の形態に関わるＭＯＳ型固体撮像装置のデバイス構造を示している。
【００８７】
ｐ型半導体基板１は、低い不純物濃度、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ を有している。半導体基板１は、フォトダイオードのアノードとなっており、例えば、半導体基板１は、接地電位に設定されている。但し、半導体基板１内にｐ型ウェル領域を形成し、このｐ型ウェル領域をフォトダイオードのアノードとしてもよい。この場合、ｐ型ウェル領域の不純物濃度は、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定される。
【００８８】
半導体基板１上には、素子同士を電気的に分離する絶縁分離層１０が配置される。本例では、絶縁分離層１０は、例えば、ＬＯＣＯＳ（ Local Oxidation of Silicon ）法により形成されるフィールド酸化膜となっているが、これに代えて、例えば、ＳＴＩ（ Shallow Trench Isolation ）法により形成される酸化膜を用いてもよい。
【００８９】
絶縁分離層１０により取り囲まれた素子領域Ａは、例えば、図１０に示すフォトダイオード２１と読み出しゲート２２が形成される領域となっている。また、絶縁分離層１０により取り囲まれた素子領域Ｂは、例えば、図１０に示すリセットゲート２３、増幅ゲート２４、選択ゲート２５などの素子（フォトダイオード２１及び読み出しゲート２２以外の素子）が形成される領域となっている。
【００９０】
素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）には、ｎ− 型信号蓄積領域２が配置される。また、本例では、ｎ− 型信号蓄積領域２は、ｐ＋ 型パンチスルー防止領域６内に形成されることなく、半導体基板１内に直接形成される。ｎ− 型信号蓄積領域２内には、ｐ＋＋型表面シールド層３が配置される。
【００９１】
また、素子領域Ａにおいて、半導体基板１の内部（表面から十分に深い位置）であって、ｎ− 型信号蓄積領域２が配置される部分とは異なる部分（読み出しゲートの読み出しチャネル領域９の一部を含む）に、ｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第１半導体領域４が配置される。
【００９２】
ｎ− 型信号蓄積領域２とｎ型第１半導体領域４の間のｐ型読み出しチャネル領域９上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、読み出しゲート電極８が配置される。読み出しゲート電極８は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。読み出しゲート電極８は、図１０の読み出しゲート２２のゲート電極である。
【００９３】
素子領域Ｂにおいて、半導体基板１の内部（表面から十分に深い位置）には、パンチスルーを防止するためのｐ＋ 型パンチスルー防止領域６が配置される。ｐ＋ 型パンチスルー防止領域６は、素子領域Ｂの全体に配置されている。ｐ＋ 型パンチスルー防止領域６内には、ｎ型第２半導体領域１１及びｎ型第３半導体領域１２が配置される。
【００９４】
ｎ型第２半導体領域１１とｎ型第３半導体領域１２の間のｐ型チャネル領域１３上には、例えば、ＳｉＯ２ から構成されるゲート酸化膜７を経由して、ゲート電極１４が配置される。ゲート電極１４は、例えば、ｎ型不純物を含んだ導電性ポリシリコン膜から構成される。ゲート電極１４は、例えば、図１０のリセットゲート２３、増幅ゲート２４、選択ゲート２５などのＭＯＳトランジスタのゲート電極となる。
【００９５】
上述のＭＯＳ型固体撮像装置のデバイス構造においても、上述の第１及び第２実施の形態に関わるＭＯＳ型固体撮像装置と同様に、ｐ＋ 型パンチスルー防止領域６がｎ− 型信号蓄積領域２の直下に形成されていない。つまり、本発明では、ｎ− 型信号蓄積領域２は、半導体基板１内に直接形成され、ｐ＋ 型パンチスルー防止領域６内に形成されないため、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成することができる。
【００９６】
具体的には、半導体基板１の不純物濃度（例えば、ボロン濃度）は、上述のように、例えば、１×１０１５ａｔｏｍｓ／ｃｍ３ に設定され、ｐ＋ 型パンチスルー防止領域６の不純物濃度（例えば、ボロン濃度）は、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ に設定される。
【００９７】
即ち、本発明では、ｐ＋ 型パンチスルー防止領域６の不純物濃度よりも２桁も小さい不純物濃度を有する半導体基板１内に、ｎ− 型信号蓄積領域２を形成することになるため、ｎ型不純物のイオン注入によるドーズ量を低く設定でき、結果として、ｎ− 型信号蓄積領域２を、低い不純物濃度で、かつ、安定的に形成できるようになる。
【００９８】
なお、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０の直下に確実に形成されていることが必要である。絶縁分離層１０を挟む２つのｎ型半導体領域の間のパンチスルーを有効に防止するためである。
【００９９】
このため、例えば、ｐ＋ 型パンチスルー防止領域６は、絶縁分離層１０を形成した後、ゲート電極８，１４を形成する前に、所定の加速エネルギー及び所定のドーズ量のイオン注入法により形成される。このときのイオン注入の条件を、不純物（例えば、ボロン）が絶縁分離層１０を突き抜けるような条件に設定すると、図３に示すように、絶縁分離層１０が存在しない素子領域においては、不純物は、半導体基板１の深い位置まで到達し、ｐ＋ 型パンチスルー防止領域６は、半導体基板１の表面から十分に深い位置に形成される。
【０１００】
なお、図３において、ゲート酸化膜７の厚さは、例えば、８ｎｍ程度に設定され、ゲート電極１４のゲート長（チャネル長）は、例えば、０．４μｍ程度に設定される。また、ｐ＋＋型表面シールド層３の不純物濃度は、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３ 程度に設定され、ｐ＋ 型パンチスルーストッパ５及びｐ＋ 型パンチスルー防止領域６の不純物濃度は、例えば、共に、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度に設定される。
【０１０１】
以上、説明したように、本発明の第３実施の形態に関わるＭＯＳ型固体撮像装置によれば、フォトダイオードの信号蓄積領域を、低不純物濃度で、かつ、安定的に形成できると共に、ＭＯＳトランジスタが微細化されても、パンチスルーを防止することもできる。
【０１０２】
［製造方法の説明］
次に、本発明のＭＯＳ型固体撮像装置の製造方法について説明する。
なお、以下の説明は、上述の第１乃至第３実施の形態に関わるＭＯＳ型固体撮像装置の全ての製造方法に適用可能なものである。各実施の形態に独自のステップについては、その都度、説明することにする。
【０１０３】
まず、図４に示すように、ＬＯＣＯＳ法により、ｐ型半導体基板１上に、絶縁分離層１０を形成する。この後、熱酸化により、絶縁分離層１０に取り囲まれた素子領域Ａ，Ｂ上に、バッファ酸化膜１５を形成する。
【０１０４】
次に、図５に示すように、素子領域Ａに対して、ＭＯＳトランジスタの閾値を決定するためのいわゆるチャネルイオン注入を行い、ｐ型読み出しチャネル領域９を形成する。同様に、素子領域Ｂに対して、ＭＯＳトランジスタの閾値を決定するためのいわゆるチャネルイオン注入を行い、ｐ型チャネル領域１３を形成する。
【０１０５】
本例では、両チャネル領域９，１３は、２回のイオン注入工程により形成される。この場合、両チャネル領域９，１３を形成するために、２回のＰＥＰ（ Photo Engraving Process ）が必要になる。しかし、素子領域Ａ，Ｂに形成されるＭＯＳトランジスタの閾値を互いに同じに設定する場合には、両チャネル領域９，１３は、１回のイオン注入工程により形成できる。この場合、両チャネル領域９，１３を形成するためのＰＥＰは、１回でよい。
【０１０６】
この後、レジスト層１６を形成し、ＰＥＰにより、素子領域Ａ上に、マスクとしてのレジストパターン（レジスト層１６）を残存させる。
【０１０７】
なお、この時点において、レジスト層１６を素子領域Ａの全体を覆うようにすると、上述の第１実施の形態に関わるデバイスの製造方法となる。また、素子領域Ａ上の一部にレジスト層１６が配置されないようにすれば、上述の第２及び第３実施の形態に関わるデバイスの製造方法となる。
【０１０８】
そして、イオン注入法により、レジスト層１６をマスクにして、ｐ型不純物（例えば、ボロン）をイオン注入すれば、半導体基板１の内部には、ｐ＋ 型パンチスルー防止領域６が形成される。
【０１０９】
この時、ｐ＋ 型パンチスルー防止領域６が、例えば、半導体基板１の表面から０．２〜０．４μｍの位置に形成されるように、イオン注入時の加速エネルギーが設定される。但し、この条件は、当然に、絶縁分離層１０の直下にもｐ＋ 型パンチスルー防止領域６が形成されるようなものでなければならない。
【０１１０】
また、ｐ＋ 型パンチスルー防止領域６の不純物濃度が、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３ 程度となるように、イオン注入時のドーズ量が設定される。本例では、ｐ＋ 型パンチスルー防止領域６を形成するためのイオン注入は、１回であることを前提としているが、２回以上のイオン注入によりｐ＋ 型パンチスルー防止領域６を形成するようにしてもよい。
【０１１１】
ここで、実際の製品に対応し得る微妙な条件について説明する。
即ち、ｐ＋ 型パンチスルー防止領域６を形成するに当たって、実際は、レジスト層１６は、素子領域Ａのサイズよりも一回り小さなサイズに設定される。その理由は、ｐ＋ 型パンチスルー防止領域６が素子領域Ａの周辺において素子領域Ａに少しだけ入り込むようにすれば、絶縁分離層１０に形成されるダメージにフォトダイオードの空乏層が達することを防止できるからである。
【０１１２】
なお、ｐ＋ 型パンチスルー防止領域６が素子領域Ａに入り込む幅Ｘは、マスク（レジスト層１６）の合わせずれを考慮し、その合わせずれ以上に設定することが好ましい。例えば、その幅Ｘは、０．２μｍ程度又はそれ以上の値に設定される。
【０１１３】
この後、素子領域Ｂ上のバッファ酸化膜１５を除去し、さらに、熱酸化法により、素子領域Ｂ上に、１０ｎｍ以下の厚さ、例えば、８ｎｍ程度のゲート酸化膜７を形成する。この後、素子領域Ａ上のレジスト層１６を除去し、さらに、素子領域Ａ上のバッファ酸化膜１５を除去する。
【０１１４】
次に、図６に示すように、熱酸化法により、素子領域Ａ上に、１０ｎｍ以下の厚さ、例えば、８ｎｍ程度のゲート酸化膜７を形成する。
【０１１５】
なお、本例では、素子領域Ａのゲート酸化膜７と素子領域Ｂのゲート酸化膜７を異なるステップにより形成したが、当然に、同一のステップにより形成してもよい。この場合、図５のレジスト層１６を除去した後、素子領域Ａ，Ｂ上のバッファ酸化膜１５が同時に除去され、かつ、素子領域Ａ，Ｂ上に、同時にゲート酸化膜７が形成される。
【０１１６】
この後、不純物を含んだ導電性ポリシリコン膜の形成、レジスト層の形成、ＰＥＰ、ＲＩＥというステップを経由すると、素子領域Ａのゲート酸化膜７上には、読み出しゲート電極８が形成され、素子領域Ｂのゲート酸化膜７上には、ゲート電極１４が形成される。
【０１１７】
また、酸化膜（又は窒化膜）の形成、ＲＩＥというステップを経由すると、ゲート電極８，１４の側壁には、いわゆるサイドウォール（スペーサ）が形成される。
【０１１８】
この後、上述の第１実施の形態に関わるデバイスの製造方法に関しては、図６に示すように、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上の一部に開口を有するレジストパターン（レジスト層１７）を形成する。そして、イオン注入法により、レジスト層１７をマスクにして、半導体基板１内にｐ型不純物（例えば、ボロン）を注入し、ｐ＋ 型パンチスルーストッパ５を形成する。
この後、レジスト層１７は、除去される。
【０１１９】
なお、上述の第２及び第３実施の形態に関わるデバイスの製造方法に関しては、当然に、ｐ＋ 型パンチスルーストッパ５を形成するステップについては、不要である。
【０１２０】
次に、図７に示すように、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上のフォトダイオードを形成する領域に開口を有するレジストパターン（レジスト層１８）を形成する。そして、イオン注入法により、レジスト層１８及びサイドウォールをマスクにして、半導体基板１内にｐ型不純物（例えば、ＢＦ２ ）を注入し、ｐ＋＋型表面シールド層３を形成する。
この後、レジスト層１８を除去する。
【０１２１】
次に、図８に示すように、ゲート電極８，１４の側壁に存在するサイドウォールを除去する。そして、再び、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上のフォトダイオードを形成する領域に開口を有するレジストパターン（レジスト層１８’）を形成する。この後、イオン注入法により、レジスト層１８’をマスクにして、半導体基板１内にｎ型不純物（例えば、リン）を注入し、ｎ− 型信号蓄積領域２を形成する。
【０１２２】
この後、レジスト層１８’は、除去される。
【０１２３】
最後に、図９に示すように、レジスト層の塗布及びＰＥＰにより、素子領域Ａ上の一部及び素子領域Ｂ上に開口を有するレジストパターン（レジスト層１９）を形成する。この後、イオン注入法により、レジスト層１９及びゲート電極９，１４をマスクにして、半導体基板１内にｎ型不純物（例えば、リン）を注入し、ｎ型第１乃至第３半導体領域４，１１，１２を形成する。
【０１２４】
この後、レジスト層１９は、除去される。
【０１２５】
なお、この後、配線工程やパッシベーション工程などが行われるが、それについては、省略する。
【０１２６】
以上より、本発明に関わるＭＯＳ型固体撮像装置が完成する。
【０１２７】
［その他］
上述の第１実施の形態に関わるＭＯＳ型固体撮像装置において、ｐ＋ 型パンチスルーストッパ５は、省略しても構わない。この場合、ｐ＋ 型パンチスルーストッパ５を形成するステップ（製造方法の説明を参照）が省略され、製造コストの低減に貢献できる。また、第２及び第３実施の形態に関わるＭＯＳ型固体撮像装置によらずとも、ｐ＋ 型パンチスルー防止領域６を素子領域Ａに一定幅Ｘだけ入り込ませれば（図５参照）、素子領域ＡのＭＯＳトランジスタにおいても、パンチスルー防止の効果は、十分に得ることができる。
【０１２８】
上述の第１乃至第３実施の形態に関わるＭＯＳ型固体撮像装置において、ｐ＋ 型パンチスルー防止領域６は、ＭＯＳトランジスタの閾値を決定するためのイオン注入時に用いるマスクをそのまま用いて、ｐ型不純物のイオン注入により形成してもよい。この変形例は、素子領域Ａ内の読み出しゲート（ＭＯＳトランジスタ）のチャネル部に対して、チャネルイオン注入を行わない場合に適用されるものである。
【０１２９】
上述の第１乃至第３実施の形態に関わるＭＯＳ型固体撮像装置においては、ｐ型半導体基板内にｎチャネルＭＯＳトランジスタを形成した例であったが、例えば、本発明は、ｎ型半導体基板内にｐチャネルＭＯＳトランジスタを形成する場合にも適用可能である。
【０１３０】
【発明の効果】
以上、説明したように、本発明のＭＯＳ型固体撮像装置及びその製造方法によれば、フォトダイオードの信号蓄積領域直下には、ｐ＋ 型パンチスルー防止領域が形成されていない。一方、ｐ＋ 型パンチスルー防止領域は、ソースがフォトダイオードの信号蓄積領域となる読み出しゲート（ＭＯＳトランジスタ）が形成される素子領域に少なくとも一定幅だけ入り込み、かつ、その素子領域以外の素子領域の全体に形成される。
【０１３１】
従って、ＭＯＳトランジスタのゲート長が短くなり、そのゲート酸化膜の厚さが薄くなった場合においても、ＭＯＳトランジスタのパンチスルーと素子間（絶縁分離層を挟む２つの素子の間）のパンチスルーを共に防止することが可能となる。また、フォトダイオードの信号蓄積領域を、ｐ＋ 型パンチスルー防止領域の導電型を反転させて形成する必要がないため、単一画素に形成されるフォトダイオードの空乏化電位を低く、かつ、安定させることができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に関わるＭＯＳ型固体撮像装置を示す断面図。
【図２】本発明の第２実施の形態に関わるＭＯＳ型固体撮像装置を示す断面図。
【図３】本発明の第３実施の形態に関わるＭＯＳ型固体撮像装置を示す断面図。
【図４】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図５】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図６】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図７】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図８】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図９】本発明に関わるＭＯＳ型固体撮像装置の製造方法の一工程を示す断面図。
【図１０】ＭＯＳ型固体撮像装置の画素を示す回路図。
【符号の説明】
１ ：ｐ型半導体基板、
２ ：ｎ− 型信号蓄積領域、
３ ：ｐ＋＋型表面シールド層、
４ ：ｎ型第１半導体領域、
５ ：ｐ＋ 型パンチスルーストッパ、
６ ：ｐ＋ 型パンチスルー防止領域、
７ ：ゲート酸化膜、
８ ：読み出しゲート電極、
９ ：ｐ型読み出しチャネル領域、
１０ ：絶縁分離層、
１１ ：ｎ型第２半導体領域、
１２ ：ｎ型第３半導体領域、
１３ ：ｐ型チャネル領域、
１４ ：ゲート電極、
１５ ：バッファ酸化膜、
１６，１７，１８，１８’，１９ ：レジスト層、
２１ ：フォトダイオード、
２２ ：読み出しゲート、
２３ ：リセットゲート、
２４ ：増幅ゲート、
２５ ：選択ゲート、
２６ ：垂直走査回路、
２７ ：水平走査回路、
２８ ：負荷ゲート。
Claims (5)
- 第１導電型の半導体基板と、前記半導体基板の第１素子領域内に形成される第２導電型の第１ＭＯＳトランジスタと、前記半導体基板の第２素子領域内に形成される第２導電型の第２ＭＯＳトランジスタと、前記第１及び第２素子領域を分離する絶縁分離層と、前記半導体基板と前記第１ＭＯＳトランジスタのソースとから構成される光電変換素子と、前記第２素子領域の全体及び前記絶縁分離層の直下の全体に形成され、少なくとも前記第１ＭＯＳトランジスタのソースの直下には形成されない第１導電型の不純物領域とを具備することを特徴とするＭＯＳ型固体撮像装置。
- 前記第２素子領域における前記不純物領域の深さは、前記絶縁分離層の直下における前記不純物領域の深さよりも大きいことを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
- 前記第１ＭＯＳトランジスタのソースは、前記光電変換素子により検出された信号を蓄積する信号蓄積領域であり、その深さは、前記第１ＭＯＳトランジスタのドレインの深さよりも大きいことを特徴とする請求項１記載のＭＯＳ型固体撮像装置。
- 請求項１記載のＭＯＳ型固体撮像装置において、さらに、前記第１ＭＯＳトランジスタのドレインの直下に形成される第１導電型の不純物領域を具備することを特徴とするＭＯＳ型固体撮像装置。
- 第１導電型の半導体基板上に絶縁分離層を形成し、前記絶縁分離層により分離された第１及び第２素子領域を形成する工程と、イオン注入法により前記半導体基板内に第１導電型の不純物を注入し、前記第２素子領域の全体及び前記絶縁分離層の直下の全体に第１導電型の不純物領域を形成する工程と、前記第１素子領域内に、光電変換素子及び前記光電変換素子により検出された信号を読み出すための第２導電型の第１ＭＯＳトランジスタを形成すると共に、前記第２素子領域内に、第２導電型の第２ＭＯＳトランジスタを形成する工程とを具備し、前記第１ＭＯＳトランジスタのソースは、前記不純物領域が存在しない領域に形成されることを特徴とするＭＯＳ型固体撮像装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195175A JP3688980B2 (ja) | 2000-06-28 | 2000-06-28 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| TW090113155A TW503571B (en) | 2000-06-28 | 2001-05-31 | MOS type solid-state imager and manufacturing method thereof |
| KR10-2001-0037111A KR100535285B1 (ko) | 2000-06-28 | 2001-06-27 | Ｍｏｓ형 고체 촬상 장치 및 그 제조 방법 |
| EP01114840A EP1178534B1 (en) | 2000-06-28 | 2001-06-28 | MOS type solid-state imager with an isolation region |
| CNB011218177A CN100546037C (zh) | 2000-06-28 | 2001-06-28 | Mos型固体摄象装置及其制造方法 |
| US09/893,932 US6661045B2 (en) | 2000-06-28 | 2001-06-28 | MOS type solid-state imager and manufacturing method thereof |
| DE60138250T DE60138250D1 (de) | 2000-06-28 | 2001-06-28 | MOS-Bildaufnahmevorrichtung mit einer Isolationswanne |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195175A JP3688980B2 (ja) | 2000-06-28 | 2000-06-28 | Ｍｏｓ型固体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016242A JP2002016242A (ja) | 2002-01-18 |
| JP3688980B2 true JP3688980B2 (ja) | 2005-08-31 |
Family
ID=18693877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000195175A Expired - Fee Related JP3688980B2 (ja) | 2000-06-28 | 2000-06-28 | Ｍｏｓ型固体撮像装置及びその製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6661045B2 (ja) |
| EP (1) | EP1178534B1 (ja) |
| JP (1) | JP3688980B2 (ja) |
| KR (1) | KR100535285B1 (ja) |
| CN (1) | CN100546037C (ja) |
| DE (1) | DE60138250D1 (ja) |
| TW (1) | TW503571B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464948B1 (ko) * | 2000-12-30 | 2005-01-05 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| JP4109858B2 (ja) * | 2001-11-13 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| KR100494030B1 (ko) | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| JP2003318377A (ja) * | 2002-04-24 | 2003-11-07 | Fuji Photo Film Co Ltd | 固体撮像素子の製造方法及び固定方法 |
| JP4412903B2 (ja) * | 2002-06-24 | 2010-02-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3840203B2 (ja) * | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| JP5241759B2 (ja) * | 2002-06-27 | 2013-07-17 | キヤノン株式会社 | 固体撮像装置 |
| KR100883021B1 (ko) * | 2002-07-19 | 2009-02-12 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| US6730899B1 (en) * | 2003-01-10 | 2004-05-04 | Eastman Kodak Company | Reduced dark current for CMOS image sensors |
| JP3621400B2 (ja) * | 2003-03-03 | 2005-02-16 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP3901114B2 (ja) | 2003-03-10 | 2007-04-04 | セイコーエプソン株式会社 | 固体撮像装置およびその製造方法 |
| JP2004273781A (ja) | 2003-03-10 | 2004-09-30 | Seiko Epson Corp | 固体撮像装置 |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| KR100477790B1 (ko) * | 2003-03-13 | 2005-03-22 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 제조방법 |
| US6900484B2 (en) * | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
| EP1513199A3 (en) * | 2003-09-03 | 2006-09-27 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| CN101369594B (zh) * | 2003-12-12 | 2012-06-27 | 佳能株式会社 | 光电变换装置及其制造方法和摄像*** |
| JP4539176B2 (ja) * | 2004-05-31 | 2010-09-08 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US7385238B2 (en) * | 2004-08-16 | 2008-06-10 | Micron Technology, Inc. | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors |
| KR100606906B1 (ko) * | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 포토다이오드 및 그 제조방법 |
| JP4340240B2 (ja) * | 2005-01-17 | 2009-10-07 | パナソニック株式会社 | 固体撮像装置 |
| CN101069418A (zh) * | 2005-02-28 | 2007-11-07 | 松下电器产业株式会社 | 固体摄像装置及其驱动方法 |
| EP1858082A4 (en) * | 2005-03-11 | 2011-01-19 | Fujitsu Semiconductor Ltd | IMAGE SENSOR WHERE A PHOTODIODE REGION IS EMBEDDED AND MANUFACTURING METHOD THEREFOR |
| KR100698090B1 (ko) * | 2005-06-07 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| KR100752646B1 (ko) * | 2005-10-01 | 2007-08-29 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR100752185B1 (ko) * | 2005-10-13 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007311746A (ja) * | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2008300741A (ja) * | 2007-06-01 | 2008-12-11 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置の製造方法 |
| KR20090050252A (ko) * | 2007-11-15 | 2009-05-20 | 삼성전자주식회사 | 이미지 센서 |
| JP2010056402A (ja) * | 2008-08-29 | 2010-03-11 | Panasonic Corp | 固体撮像素子 |
| JP5240146B2 (ja) * | 2009-09-24 | 2013-07-17 | ソニー株式会社 | 固体撮像素子 |
| JP5616170B2 (ja) * | 2010-09-06 | 2014-10-29 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
| JP5458135B2 (ja) * | 2012-03-28 | 2014-04-02 | シャープ株式会社 | 固体撮像素子の製造方法 |
| JP2012185174A (ja) * | 2012-05-29 | 2012-09-27 | Hamamatsu Photonics Kk | 距離センサ及び距離画像センサ |
| JP6595750B2 (ja) * | 2014-03-14 | 2019-10-23 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6347677B2 (ja) * | 2014-06-24 | 2018-06-27 | キヤノン株式会社 | 固体撮像装置 |
| JP6541361B2 (ja) * | 2015-02-05 | 2019-07-10 | キヤノン株式会社 | 固体撮像装置 |
| US10396108B2 (en) | 2015-10-27 | 2019-08-27 | Sony Semiconductor Solutions Corporation | Solid-state imaging element, solid-state imaging element manufacturing method, and electronic apparatus |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198646A (en) * | 1978-10-13 | 1980-04-15 | Hughes Aircraft Company | Monolithic imager for near-IR |
| JPS589361A (ja) * | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 固体撮像素子 |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| US5355013A (en) * | 1988-05-25 | 1994-10-11 | University Of Hawaii | Integrated radiation pixel detector with PIN diode array |
| JP2727584B2 (ja) * | 1988-09-20 | 1998-03-11 | ソニー株式会社 | 固体撮像装置 |
| EP0360595A3 (en) * | 1988-09-22 | 1990-05-09 | Matsushita Electronics Corporation | Solid state image sensor |
| JPH03225868A (ja) * | 1990-01-30 | 1991-10-04 | Hitachi Ltd | 固体撮像素子とそれを用いた撮像装置 |
| JP2503718B2 (ja) * | 1990-04-13 | 1996-06-05 | ダイキン工業株式会社 | 制御装置 |
| US5070380A (en) * | 1990-08-13 | 1991-12-03 | Eastman Kodak Company | Transfer gate for photodiode to CCD image sensor |
| EP0544260A1 (en) * | 1991-11-25 | 1993-06-02 | Eastman Kodak Company | Antiblooming structure for CCD image sensor |
| JP2788388B2 (ja) * | 1993-03-30 | 1998-08-20 | 株式会社東芝 | 固体撮像装置 |
| JP3385650B2 (ja) * | 1993-06-15 | 2003-03-10 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3020785B2 (ja) * | 1993-12-09 | 2000-03-15 | 株式会社東芝 | 固体撮像装置 |
| KR0136934B1 (ko) * | 1994-02-23 | 1998-04-24 | 문정환 | 선형 고체영상소자 |
| KR100541712B1 (ko) * | 1996-01-18 | 2006-06-13 | 매그나칩 반도체 유한회사 | 선형ccd촬상소자 |
| US5841176A (en) * | 1996-03-01 | 1998-11-24 | Foveonics, Inc. | Active pixel sensor cell that minimizes leakage current |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| JP4109743B2 (ja) * | 1998-03-19 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| JPH11274462A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 固体撮像装置 |
| JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| JP3802249B2 (ja) * | 1998-11-17 | 2006-07-26 | 株式会社東芝 | 固体撮像装置 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
-
2000
- 2000-06-28 JP JP2000195175A patent/JP3688980B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-31 TW TW090113155A patent/TW503571B/zh not_active IP Right Cessation
- 2001-06-27 KR KR10-2001-0037111A patent/KR100535285B1/ko not_active IP Right Cessation
- 2001-06-28 EP EP01114840A patent/EP1178534B1/en not_active Expired - Lifetime
- 2001-06-28 US US09/893,932 patent/US6661045B2/en not_active Expired - Lifetime
- 2001-06-28 DE DE60138250T patent/DE60138250D1/de not_active Expired - Lifetime
- 2001-06-28 CN CNB011218177A patent/CN100546037C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100546037C (zh) | 2009-09-30 |
| KR100535285B1 (ko) | 2005-12-09 |
| CN1330409A (zh) | 2002-01-09 |
| US20020001039A1 (en) | 2002-01-03 |
| JP2002016242A (ja) | 2002-01-18 |
| US6661045B2 (en) | 2003-12-09 |
| EP1178534A2 (en) | 2002-02-06 |
| DE60138250D1 (de) | 2009-05-20 |
| EP1178534B1 (en) | 2009-04-08 |
| EP1178534A3 (en) | 2005-06-22 |
| KR20020001635A (ko) | 2002-01-09 |
| TW503571B (en) | 2002-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688980B2 (ja) | Ｍｏｓ型固体撮像装置及びその製造方法 | |
| JP5451098B2 (ja) | 半導体装置の製造方法 | |
| US8953076B2 (en) | Photoelectric conversion device and camera having a photodiode cathode formed by an n-type buried layer | |
| KR100537546B1 (ko) | 고체 촬상장치 및 이를 이용한 카메라시스템 | |
| US7397100B2 (en) | Image sensor and method of manufacturing the same | |
| JP3403061B2 (ja) | 固体撮像装置 | |
| US8723285B2 (en) | Photoelectric conversion device manufacturing method thereof, and camera | |
| JP2013045879A (ja) | 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器 | |
| JP2004014911A (ja) | 半導体装置およびその製造方法 | |
| KR100545598B1 (ko) | 고체 촬상 장치 | |
| TW202205651A (zh) | 具有增加的有效通道寬度之電晶體 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| JP4241527B2 (ja) | 光電変換素子 | |
| JP2008153566A (ja) | 固体撮像装置及びその製造方法 | |
| JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
| EP1537602B1 (en) | Image sensor, camera system comprising the image sensor | |
| JP3477039B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2002124657A (ja) | Ｃｍｏｓイメージセンサ | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| JP3596749B2 (ja) | Ｃｍｏｓイメージセンサ | |
| JPH02278874A (ja) | 固体撮像素子及びその製造方法 | |
| KR20020014315A (ko) | 이웃하는 화소간의 크로스 토크 및 활성영역 감소를방지할 수 있는 이미지 센서 제조 방법 | |
| JP2001308310A (ja) | 光電変換素子 | |
| KR100311491B1 (ko) | 고체촬상소자및그의제조방법 | |
| JP2005251945A (ja) | 固体撮像装置とその製造方法および固体撮像装置を用いたカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050609 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100617 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110617 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120617 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130617 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |