JP4282612B2 - メモリ装置及びそのリフレッシュ方法 - Google Patents

メモリ装置及びそのリフレッシュ方法 Download PDF

Info

Publication number
JP4282612B2
JP4282612B2 JP2005011626A JP2005011626A JP4282612B2 JP 4282612 B2 JP4282612 B2 JP 4282612B2 JP 2005011626 A JP2005011626 A JP 2005011626A JP 2005011626 A JP2005011626 A JP 2005011626A JP 4282612 B2 JP4282612 B2 JP 4282612B2
Authority
JP
Japan
Prior art keywords
state
cell
data
memory cell
refresh
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005011626A
Other languages
English (en)
Other versions
JP2006202383A (ja
Inventor
幸雄 藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2005011626A priority Critical patent/JP4282612B2/ja
Priority to DE102006000618A priority patent/DE102006000618A1/de
Priority to CNB2006100050858A priority patent/CN100530423C/zh
Priority to US11/333,344 priority patent/US20060158948A1/en
Publication of JP2006202383A publication Critical patent/JP2006202383A/ja
Priority to US12/207,077 priority patent/US7580277B2/en
Application granted granted Critical
Publication of JP4282612B2 publication Critical patent/JP4282612B2/ja
Priority to US12/500,673 priority patent/US7751227B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

本発明は、プログラム可能な抵抗素子付き（相変化）メモリとそのリフレッシュ方法に関する。
プログラム可能な抵抗素子付きメモリの一例として、相変化メモリは、例えばカルコゲナイド系の材料（Ｇｅ，Ｓｂ，Ｔｅ）に熱を加えることにより、アモルファス状態（高抵抗）／結晶状態（低抵抗）になる性質を利用した不揮発性メモリである。一般には、電流により発生するジュール熱と印加時間により、高抵抗（Ｒｅｓｅｔ）／低抵抗（Ｓｅｔ）状態に変化をさせる。
相変化メモリにおいて、書込み時間は、数１０〜１００ｎｓ程度の時間が必要とされている。また、繰り返し書込み回数は１０１２回程度と、ＦＬＡＳＨメモリ（電気的にプログラム可能、消去可能な不揮発性メモリ）と同程度であり、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）のそれと比較すると４桁程度低い。
そして、相変化メモリは、読み出し・書込みの繰り返しを重ねるたびに、素子特性の悪化が発生し記憶データが破壊される可能性がある。
上記のようなプログラム可能な抵抗素子付きメモリのディスターブ、リテンション特性を向上させる方法として、特許文献１（ＵＳ６６４６９０２Ｂ２）や特許文献２（ＵＳ６５６０１５５Ｂ１）などにいくつかの提案がなされている。特許文献１（ＵＳ６６４６９０２Ｂ２）で開示される例を、図１１を参照して簡単に説明行う。本件で採用されるプログラム可能な抵抗素子としては、上部電極１１０１と下部電極１１０２との間に例えば銀（Ａｇ）を含んだ固体電界質１１０３をはさんだ構造をとる。電極間に電位を与えると、イオン化されたＡｇ＋イオンが電子と結合し、Ａｇ金属となって析出し、上部電極１１０１と下部電極１１０２とを接続して低抵抗状態とし、また、電極１１０１、１１０２間に逆の電位を与えると、析出したＡｇ金属を消滅させ高抵抗状態を作り出す方法により、電極間の抵抗値を可変にすることができる。
図１１の構成によれば、このプログラム状態を保持可能な時間は時間もしくは日単位程度であり、ＤＲＡＭに比較すれば、保持時間は長いものの、ＦＬＡＳＨメモリなど一般の不揮発性メモリと比較すると、リテンションは劣っている。そのため、プログラム時の電圧Ｖ１に対し、ディスターブを与えない程度の電圧Ｖ２（Ｖ１のおよそ３５％〜６０％）を与え、リテンション特性の向上を図るという提案がなされている。
また、特許文献２（ＵＳ６５６０１５５Ｂ１）においては、特許文献１（ＵＳ６６４６９０２Ｂ２）に示されたものと同様のメモリセルを用いたＤＲＡＭインターフェース互換のメモリの提供を実現するため、リフレッシュ動作を行う提案がなされている。
前述のプログラム可能な抵抗素子付きメモリセルのリテンション特性は、ＤＲＡＭより優れていることより、ＤＲＡＭの内部リフレッシュタイミングを遅延回路にて遅延させ、定期的に電圧を加えることにより、リテンション特性の向上を図るとともに、リフレッシュ電流・パワーの削減を図るという提案がなされている。
相変化素子は、不揮発性メモリ素子ではあるが、リードディスターブにより、相変化素子に電圧・電流が加わることにより、相変化素子の抵抗値の変化が起こり、リテンション特性と読み出しマージンを悪化させる。
また同様にして、ライト時においても、同様のディスターブにより相変化素子に電圧・電流が加わることにより、その抵抗値の変化が時間とともに劣化していくことが知られている（図９）。図９は、書込み・読み出しでの相変化素子の抵抗値の変化を示す図であり、横軸は読出し／書き込み回数、縦軸は相変化素子のＳｅｔ／Ｒｅｓｅｔの抵抗値である。
米国特許明細書第６６４６９０２号（ＵＳ６６４６９０２Ｂ２） 米国特許明細書第６５６０１５５号（ＵＳ６５６０１５５Ｂ１）
相変化素子を用いＤＲＡＭインターフェース互換のメモリ製品を実現する上で以下のような課題を有している。
１）繰り返し書込み回数は、１０１２回程度とＦＬＡＳＨメモリと同程度であり、ＤＲＡＭのそれと比較すると、４桁程度低い。読み出し・書込みの繰り返しを重ねるたびに、素子特性の悪化が発生し、記憶データが破壊されることもある（前述した図９参照）。
２）同一データを繰り返し同一セルに書込みを行った場合、例えば、低抵抗状態がより深く低抵抗状態になり、高抵抗状態に書込みを行ったにもかかわらず、高抵抗になりきらないなどの問題が発生する（図９参照）。図１０は、書込み・読み出しでの従来の相変化素子の抵抗値の変化・分布を示す図であり、初期Ｒｅｓｅｔ抵抗分布（ＲＲｅｓｅｔ）とｎ回書き換え後のＲｅｓｅｔ抵抗分布（Ｒｒｅｓｅｔ’）、初期Ｓｅｔ抵抗分布（ＲＳｓｅｔ）とｎ回書き換え後のＳｅｔ抵抗分布（ＲＳｅｔ’）が示されている。
データを上書きする場合においては、その素子の特性から状態の変化が発生し、抵抗値が変動するため、メモリセル間の抵抗ばらつきが大きくなり、特性に大きな影響を及ぼす（図９、図１０参照）などが考えられ、単純に読み出し/書込みを繰り返すと、相変化素子の上記の特性から、リテンション特性の悪化を引き起こし、メモリ素子としての機能を果たさなくなる、という問題点がある。
したがって、本発明は、上記問題点に鑑みて創案されたものであって、その目的は、相変化素子のリテンション特性の改善を図るメモリ装置及びそのリフレッシュ方法を提供することにある。
本願で開示される発明は、上記問題点を解決するため、概略以下の構成とされる。
本発明の相変化メモリは、ＤＲＡＭインターフェース互換のメモリであることを利用し、読み出し・書込み回数に応じたストレスが与えられる基準セルを設け、該基準セルの相変化素子の抵抗値の変化を検出し、予め設定した基準値以上に抵抗値が変化していた場合（低抵抗化）、内部回路に対してリフレッシュ動作を要求し、メモリセルおよび基準セルを、一旦、リフレッシュする。かかる構成により、相変化素子のプログラム抵抗値のばらつきを補正し、マージン確保と同時にリテンション特性の改善を図るものである。
本発明の１つのアスペクト（側面）に係る装置は、ビット線とワード線の交差部に、プログラム可能な抵抗素子を含むメモリセルを備え、前記メモリセルの抵抗値の変化に応じて、前記メモリセルのリフレッシュ動作を行うように制御する制御回路を備えている。
本発明に係るメモリ装置において、読み出し・書込み回数に応じたストレスが与えられるダミーセルの相変化素子の抵抗値の変化を検出し、前記ダミーセルの相変化素子が予め設定された基準値以上に抵抗値が変化していた場合に、内部回路に対して、リフレッシュ要求を行い、前記リフレッシュ要求に基づき、メモリセルおよびダミーセルをリフレッシュする構成としてもよい。
本発明に係るメモリ装置は、別のアスペクトにおいて、相変化素子を備えたメモリセルの読み出し回数をカウントし、読み出し回数をモニタして所定回数に達した時に、内部回路にリフレッシュ要求する構成としてもよい。
本発明に係るメモリ装置は、さらに別のアスペクトにおいて、相変化素子を備えたメモリの第１の状態と第２の状態にそれぞれ対応する第１、第２の基準電流と、前記メモリセルを流れる電流とを比較し、前記メモリセルを流れる電流に所望のずれが発生した場合に、内部回路に対して、リフレッシュを要求し、リフレッシュ要求に基づき、メモリセルをリフレッシュする構成としてもよい。
本発明の一のアスペクト（側面）に係る方法は、読み出し・書込み回数に応じたストレスが与えられるダミーセルの相変化素子の抵抗値の変化を検出する工程と、
前記ダミーセルの相変化素子が予め設定された基準値以上に抵抗値が変化していた場合に、内部回路に対して、リフレッシュ要求を行う工程と、
前記リフレッシュ要求に基づき、メモリセルおよびダミーセルをリフレッシュする工程と、を含む。
本発明によれば、相変化素子のプログラム抵抗値のばらつきを補正し、マージン確保と同時にリテンション特性の改善を図ることができる。
本発明の実施の形態について説明する。本発明の一実施の形態のメモリ装置は、相変化メモリの読み出し・書込み回数に応じたストレスを与えられる基準セルを設け、その基準セルの相変化素子抵抗値の変化を検出し、設定した基準値以上に抵抗値が変化していた場合（低抵抗化）、内部回路にリフレッシュ動作を要求する手段を備えることで、データ・リテンション特性の向上を図る。
本発明の実施の形態について説明する。図１は、本発明の実施の形態のメモリの構成を示す図である。図１を参照すると、本発明の一実施の形態に係るメモリは、メモリセル１０１と、メモリセル１０１に書き込まれたデータをセンス増幅するセンスアンプ１０２と、メモリセル１０１にデータを書き込むためのライトアンプ１０３と、データ退避用のデータレジスタ１０５と、リフレッシュ時にメモリセルのデータの書込み状態を比較・検出するベリファイ（Ｖｅｒｉｆｙ）用アンプ１０４と、セット（Ｓｅｔ）抵抗をプログラムされたＳｅｔダミーセル１０９と、リセット（Ｒｅｓｅｔ）抵抗をプログラムされたＲｅｓｅｔダミーセル１１０と、Ｓｅｔダミーセル１０９の抵抗値を監視するＳｅｔ比較回路１１１と、Ｒｅｓｅｔダミーセル１１０の抵抗値を監視するＲｅｓｅｔ比較回路１１２と、Ｓｅｔ比較回路１１１とＲｅｓｅｔ比較回路１１２での比較結果からリフレッシュ要求の有無を判断し、内部にリフレッシュ要求を行うリフレッシュ要求回路１０７と、プログラム・ベリファイ時のライト・パルスを制御するライトパルス制御化回路１０６と、ダミーセルに対しても、リフレッシュ動作時においては、同時に書込みを行うためのダミーセルライトアンプ１０８とを備えている。
図２は、メモリセル部及びダミーセル、センスアンプ及びライトアンプの回路構成を示す図である。
図２を参照すると、複数のメモリセル１０１が、Ｘ／Ｙのマトリクス状に配置されており、それぞれのメモリセルトランジスタのソースとＢｉｔ線の間に、模式的に抵抗素子として示されている相変化素子を備えている。
相変化素子は、高電圧（高電流）＋ショートパルスを印加し、ジュール熱による発熱と急冷により、相変化素子は、アモルファス化し、高抵抗化（「Ｒｅｓｅｔ」という）となる。また、前記より低い電流で長いパルスにより、ある程度の時間暖めることにより、相変化素子は結晶化し、低抵抗化（「Ｓｅｔ」という）する。
このように、相変化素子を、アモルファス/結晶状態を変化させ、その抵抗値の変化により、プログラムを行っている。
一方、Ｓｅｔダミーセル１０９、Ｒｅｓｅｔダミーセル１１０は、Ｓｅｔ／Ｒｅｓｅｔ状態にメモリセルと同様に書込みを行う。メモリセル領域に配置し、ワード線はメモリセルと共通とし、また、ビット（Ｂｉｔ）線には、メモリセルの選択時にかかる電流ストレスが加わるように、図３、図４のバイアス回路３０２、４０２を備えている。
メモリセルと同様に選択されたワード線につながれたダミーセルが選択状態となり、読み出し・書込みストレスが加わると同時に、非選択セルについても、Ｂｉｔ線に付く容量による充放電による微小なストレスがかかる。これらを、選択セルにおけるディスターブ・非選択セルにおけるディスターブという。
図３及び図４に、ダミーセルの抵抗値をモニターするための比較回路の構成を示す。より詳細には、図３は、Ｓｅｔダミーセルの抵抗をモニタするためのＳｅｔ比較回路１１１の構成を示すであり、図４は、Ｒｅｓｅｔダミーセルの抵抗をモニタするためのＲｅｓｅｔ比較回路１１２の構成を示す図である。
ここで、ｉＳｅｔ、及びｉＲｅｓｅｔは、それぞれ定電流源３０３、４０３から所望の電流値を設定する。例えば、この定電流は、Ｓｅｔセル３０１に書き込むべき抵抗値を、相変化素子以外の抵抗素子を設け、基準抵抗として、バイアス手段により、定電流源を実現する手段がある。
基準抵抗と、書込み抵抗値（Ｓｅｔダミーセル、メモリセル）とを同一となるようにし、バイアス手段も同一とした場合について考える。
図３において、ｉＳｅｔなる電流を、基準電流とした場合、定電流源３０３に接続するＮＭＯＳトランジスタＮ１０にも、基準電流ｉＳｅｔなる電流が流れる。ＮＭＯＳトランジスタＮ１０とＮ１１は、カレントミラー回路を構成しており、このため、ＮＭＯＳトランジスタＮ１１にも、がミラー電流として電流ｉＳｅｔ流れる。
一方、Ｓｅｔダミーセル（ＳｅｔＣｅｌｌ）につながるバイアス（Ｂｉａｓ）回路３０２にて、Ｓｅｔダミーセル１０９に電流が供給がなされ、バイアス回路３０２とＰＭＯＳトランジスタＰ１１とがカレントミラーを構成すると、このＰＭＯＳトランジスタＰ１１には、ｉＳｅｔＣｅｌｌの電流（Ｓｅｔセルに流れる電流）が流れる。
ＰＭＯＳトランジスタＰ１１とＮＭＯＳトランジスタＮ１１とは、レシオインバータであるため、仮に、ｉｓｅｔ＜ｉＳｅｔＣｅｌｌの場合（Ｓｅｔセルに流れる電流ｉＳｅｔＣｅｌｌが基準電流ｉｓｅｔよりも大）、すなわち、読み出しもしくは、書込みディスターブによる影響により、Ｓｅｔダミーセル１０９の相変化素子の抵抗値が所望抵抗値より下がってしまった場合、比較結果出力ＣｏｍｐｉＳｅｔは、ＨＩＧＨレベルとなる。
また、ｉｓｅｔ＞ｉＳｅｔＣｅｌｌの場合（Ｓｅｔセルに流れる電流ｉＳｅｔＣｅｌｌが基準電流ｉｓｅｔよりも小）、すなわち、読み出し、もしくは書込みディスターブによる影響で、Ｓｅｔダミーセル１０９の相変化素子の抵抗値が所望抵抗値より下がってない場合、比較結果出力ＣｏｍｐｉＳｅｔは、ＬＯＷレベルを出力する。
図４のｉＲｅｓｅｔモニターについても同様にして検出を行い、
・ｉＲｅｓｅｔ＜ｉＲｅｓｅｔＣｅｌｌの場合（Ｒｅｓｅｔセルに流れる電流ｉＲｅｓｅｔＣｅｌｌが基準電流ｉＲｅｓｅｔよりも大）、すなわちＲｅｓｅｔダミーセル１１０の相変化素子の抵抗値が所望抵抗値より下がってしまった場合、比較結果出力ＣｏｍｐｉＲｅｓｅｔは、ＨＩＧＨレベルとなり、
・ｉＲｅｓｅｔ＞ｉＲｅｓｅｔＣｅｌｌの場合（Ｒｅｓｅｔセルに流れる電流ｉＲｅｓｅｔＣｅｌｌが基準電流ｉＲｅｓｅｔよりも小）、すなわちＲｅｓｅｔダミーセル１１０の相変化素子の抵抗値の変化が少ない場合、比較結果出力ＣｏｍｐｉＲｅｓｅｔはＬＯＷレベルとなる。
図１のＳｅｔ比較回路１１１の出力（ＣｏｍｐｉＳｅｔ）、Ｒｅｓｅｔ比較回路１１２の出力（ＣｏｍｐｉＲｅｓｅｔ）の論理和（ＯＲ）をとり、どちらかにずれが生じたことが検出された場合に、リフレッシュ要求回路１０７がアクティブとなり、内部回路（リフレッシュ制御回路）にリフレッシュ要求を行う。
なお、比較回路１１１、１１２においては、バイアス手段および基準抵抗値と、書込み抵抗値とを１対１となるように考えた場合であるが、カレントミラー構成となっているため、カレントミラーを構成するＭＯＳトランジスタのＷ／Ｌ（チャネル幅／チャネル長）比を適宜設定することで、電流比を適当に選択することができる。このため、ばらつきも考慮に入れたマージン確保を行い、最適値に設定を行う。
図５は、図１のベリファイ（Ｖｅｒｉｆｙ）用アンプ１０４の回路構成を示す図である。図６は、センスアンプ１０２の回路構成を示す図である。定電流源５０３を、６０３の電流値ｉＶｅｒｉｆｙ、ｉＳｅｎｓｅを、ｉＶｅｒｉｆｙ＞ｉＳｅｎｓｅとし、Ｖｅｒｉｆｙと、通常読み出し時とで使い分ける。
メモリセル及びダミーセルへの書込み抵抗値は、ｉＶｅｒｉｆｙにより与えられる基準電流と同一とし、図７に示すように、センスする場合（読出し時）においては、ばらつきも考慮に入れ、ｉＳｅｎｓｅを、例えばｉＶｅｒｉｆｙの１／２程度のマージンを採ることもできる。また、図５、図６の回路は、カレントミラー構成となっているため、トランジスタサイズにより最適なレシオに変更することもできる。
次に、本発明の一実施例として、リフレッシュ動作の方式の一例について説明する。
ここでは、Ｓｅｔセルをデータの１、Ｒｅｓｅｔセルをデータの０と定義する。
１）リフレッシュ単位のメモリセルデータをデータレジスタ１０５に設定し、Ｖｅｒｉｆｙアンプ１０４のデータをリセットした後、１にセットする。
２）リフレッシュ単位セルを、全てＳｅｔ状態にする
２）−１ Ｓｅｔセルのみ、一旦、Ｒｅｓｅｔ状態にする。
２）−２ Ｒｅｓｅｔセルを、多段書込みにて、Ｓｅｔレベルに合わせこむ。
この合わせこみ方法として、Ｒｅｓｅｔセルを数回に分け、多段で、Ｓｅｔ書込み・Ｖｅｒｉｆｙアンプとの比較を行い、パス（Ｐａｓｓ）になるまで、繰り返し実行し、ＰａｓｓでＳｅｔが完了する。
上記の動作で、一旦、セルを、基準電流＋α（動作マージン考慮）のSet状態の抵抗値に揃える。
３）データレジスタ１０５の値をＶｅｒｉｆｙ用アンプ１０４に転送し、ＲｅｓｅｔセルのみＲｅｓｅｔを実行する。
４）読出し・ベリファイ（Ｖｅｒｉｆｙ）の結果、ＯＫであれば終了する。
なお、本実施例では、ダミーセル（Ｓｅｔダミーセル、Ｒｅｓｅｔダミーセル）についても、同様にして、書込みを行う。
図８は、本発明の一実施例に従った一連の動作を行った際のＳｅｔ／Ｒｅｓｅｔセルの抵抗値の変化を示す図である。図８（ａ）は、メモリセル、及びダミーセルのプログラム抵抗値の変化を模式的に示し、図８（ｂ）は、書込みの時の電流およびパルス幅を模式的に示している。
初期書込み状態では、相変化素子の抵抗値は、ＲＲｅｓｅｔ／Ｒｓｅｔにプログラムされている。通常アクセス状態において、書込み／読み出しが繰り返し行われる。
Ｓｅｔ状態の書込み（ＳＷ）を、ｉＳｅｔ電流で、長いパルスにて繰り返されると、ＲＳｅｔは下がり、ＲＳｅｔ’の状態となる。
次に、同一メモリセルに、Ｒｅｓｅｔ書込み（ＲＷ）を、ｉＲｅｓｅｔなる電流で、短いパルスで書込みを行っても、抵抗値は、ＲＲｅｓｅｔには戻らず、ＲＲｅｓｅｔ’と低い抵抗値にＲｅｓｅｔされる。
このとき、ダミーセルにも、同様のストレスがかかっており、比較回路１１１、１１２において、Ｓｅｔ抵抗もしくはＲｅｓｅｔ抵抗の低下が検出されれば、リフレッシュ要求回路１０７は、リフレッシュ要求を発行する。
ここで、リフレッシュ動作に入り、一旦、メモリセルのデータを読み出し、データレジスタ１０５に一旦データを転送する。
しかる後、データレジスタ１０５の値を参照し、Ｓｅｔ状態のセルのみ、Ｒｅｓｅｔ書込みを行う。
ここで、ストレスの与えられてないＲｅｓｅｔセルの抵抗値は、ＲＲｅｓｅｔとなっており、ストレスが与えられている素子の抵抗値は、ＲＲｅｓｅｔ’となる。
次に、Ｖｅｒｉｆｙ ライト（ＶＷ）を行う。Ｖｅｒｉｆｙ用アンプ１０４には、１のデータをセットし、ｉＳｅｔ＞ｉＶｅｒｉｆｙなる電流にて、Ｓｅｔ書込みを、Ｖｅｒｉｆｙリードしながら複数回行う。ここで、電流値を少なくしているのは、アモルファス状態から結晶化の進む速度を制御することで、抵抗値のばらつきを抑制する効果が得られると考えられるためである。
Ｖｅｒｉｆｙ用アンプ１０４にて、所望抵抗との電流比較を行い、所望抵抗に達したセルにおいては、書込みを中止し、そうでないものは、追加して書込みを行う。こうすることで、Ｒｅｓｅｔ抵抗にばらつきが発生しても、Ｓｅｔセルの抵抗を、ＲＳｅｔセルに揃えることができる。
この例では、Ｓｅｔ電流値を下げる方法に関して説明したが、Ｓｅｔパルスの幅・印加時間の制御により、コントロールすることもできる。
次に、再書込みにおいて、データレジスタの値を参照し、ＲｅｓｅｔセルのみＲｅｓｅｔを行い、抵抗値をＲＲｅｓｅｔに揃えることができる。
前述した例においては、Ｓｅｔ側に、一度合わせ込みを行い、Ｒｅｓｅｔの再書込みを行うものについて説明したが、高電圧・高電流を印加して、Ｒｅｓｅｔ側での合わせ込みを行い、Ｓｅｔへの再書込みを実行することでも、上記と同様の作用効果を得ることができる。
本実施例によれば、ＤＲＡＭインターフェース互換のメモリであることを利用し、読み出し・書込み回数に応じたストレスを与えられる基準セルを設け、その基準セルの相変化素子抵抗値の変化を検出し、設定した基準値以上に抵抗値が変化していた場合（低抵抗化）、内部回路にリフレッシュ動作を要求する手段、もしくは、読み出し回数をカウントし、所望回数に応じて内部回路にリフレッシュ動作を要求する手段、もしくは、基準電流とメモリセルとに流れる電流の差を検出し、所望基準以上に抵抗値が変化していた場合に、内部回路にリフレッシュ動作を要求する手段を設け、メモリセルおよび基準セルを一旦リフレッシュする、もしくはメモリセルのみをリフレッシュすることにより、相変化素子のばらつきを補正することができるようにしたため、相変化素子のプログラム抵抗値のばらつきを補正し、マージン確保と同時にリテンション特性の改善を図ることができる。
次に、本発明の第２の実施の形態について図面を参照して詳細に説明する。図１２は、本発明の第２の実施の形態の構成を示す図である。図１２を参照すると、コマンド入力回路１２１３のコマンド入力を起点として、読み出し回数を読み出しカウント回路１２１４にて、カウントを実施し、所定回数の読み出しが行われた場合、同様にして、リフレッシュ要求を行い、メモリセルのリフレッシュを行うことでも同様の効果を得られる。
図１３は、本発明の第３の実施の形態の構成を示す図である。本実施の形態では、前記第１の実施の形態と相違して、ダミーセルを設けず、読み出し動作において、基準電流源から作られるＳｅｔ基準電流回路１３１３と、Ｒｅｓｅｔ基準電流回路１３１４と、メモリセルを流れる電流とを比較し、所望のずれが発生した場合に、内部にリフレッシュを要求し、リフレッシュ期間において、前述したリフレッシュ動作を行う。
前記実施例で説明したリフレッシュ動作の例は、Ｒｅｓｅｔ／Ｓｅｔセルの抵抗を精度良く合わせ込みを行うことができる手法であるが、Ｖｅｒｉｆｙを行いながらの実行のため、処理時間がかかる。
処理時間を短縮するためのリフレッシュ方法の実施例を、図１４に示す。図１４に示すように、リフレッシュ動作の別の実施例は、リフレッシュ要求は、前述した第１、２、３実施の形態のリフレッシュ判定手法のいずれかにより、判定され、
１）Ｒｅｓｅｔ／Ｓｅｔセルの読み出しを行う。
２）Ｒｅｓｅｔセルであれば、通常、Ｒｅｓｅｔ動作時より大きな電流・電圧を与えることで、Ｒｅｓｅｔ上書きを行い、ＲＲｅｓｅｔ＋αの高抵抗状態とする。
ここでは、ｉＲｅｓｅｔ＋αなる電流を流し、ジュール熱による発熱により結晶を融解し、より高抵抗のアモルファス状態としている。
３） 上書きされたＲｅｓｅｔセルは、Ｓｅｔ状態に書込み（低抵抗）した後、再度通常電流・電圧のＲｅｓｅｔに書き戻す。
４） Ｓｅｔセルであれば、通常Ｒｅｓｅｔ動作時より大きな電流・電圧を与えることで、ＲＲｅｓｅｔ＋αの高抵抗状態にした後、再度Ｓｅｔに書き戻しを行う。
一般に、Ｒｅｓｅｔ時間＜Ｓｅｔ時間であり、前述したリフレッシュ方法では、メモリセルの状態が所望のＳｅｔレベルに至るまで、Ｓｅｔ動作を複数回実行する必要がある。
第２のリフレッシュ方式においては、少なくとも２回のＲｅｓｅｔ動作と、１回のＳｅｔ動作で処理を終了できるため、短時間でのリフレッシュが可能であるが、第１のリフレッシュ方式と比較すると、抵抗値の合わせ込み精度は多少劣る。
しかしながら、第２のリフレッシュ方法によっても、所望の抵抗値からの変動を検知し、抵抗値の補正をかけることができるため、問題であるリテンション特性の向上を図ることができる。
上記した例では、一旦、全てＲｅｓｅｔ側に合わせ込みを行ったが、Ｓｅｔ側へ合わせ込みを行った後に、大電流により、ＲＲｅｓｅｔに抵抗を合わせ込み、しかる後に、Ｓｅｔ側に再書込みを行っても、上記と同様の作用効果を得ることができる。
以上本発明を上記実施形態に即して説明したが、本発明は、上記実施形態の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
本発明の一実施の形態の構成を示す図である。 本発明の一実施の形態のメモリセルおよびダミーセルの回路構成を示す図である。 本発明の一実施の形態のＳｅｔ抵抗モニター用の比較回路の回路構成を示す図である。 本発明の一実施の形態のＲｅｓｅｔ抵抗モニター用比較回路の回路構成を示す図である。 本発明の一実施の形態のＶｅｒｉｆｙ用アンプの回路構成を示す図である。 本発明の一実施の形態のセンスアンプの回路構成を示す図である。 本発明の一実施の形態のＶｅｒｉｆｙ電流・センス電流の比較を示す図である。 （ａ）は、本発明の一実施例における素子抵抗値変化とリフレッシュとの関係を示す図、（ｂ）は、（ａ）でのＳｅｔ/Ｒｅｓｅｔ電流・Ｖｅｒｉｆｙ電流と印加パルスとの関係を示す図である。 書込み・読み出しでの従来の相変化素子の抵抗値の変化を示す図である。 書込み・読み出しでの従来の相変化素子の抵抗値の変化・分布を示す図である。 特許文献１のメモリセル電極構造および印加電圧関係を示す図である。 本発明の第２の実施形態の構成を示す図である。 本発明の第３の実施形態の構成を示す図である。 （ａ）は第２の実施形態における素子抵抗値変化とリフレッシュとの関係を示す図であり、（ｂ）は、（ａ）でのＳｅｔ/Ｒｅｓｅｔ電流印加パルスとの関係を示す図である。
符号の説明
１０１ メモリセル
１０２ センスアンプ
１０３ ライトアンプ
１０４ Ｖｅｒｉｆｙ用アンプ
１０５ データレジスタ
１０６ ライトパルス制御回路
１０７ リフレッシュ要求回路
１０８ ダミーセルライトアンプ
１０９ Ｓｅｔダミーセル
１１０ Ｒｅｓｅｔダミーセル
１１１ Ｓｅｔ比較回路
１１２ Ｒｅｓｅｔ比較回路
３０１ Ｓｅｔセル
３０２ バイアス回路
３０３ 定電流源
４０１ Ｒｅｓｅｔセル
４０２ バイアス回路
４０３ 定電流源
５０２ バイアス回路
５０３ 定電流源
６０２ バイアス回路
６０３ 定電流源
１１０１ 上部電極
１１０２ 下部電極
１１０３ Ａｇなどを含む固体電解質
１２１３ コマンド入力回路
１２１４ 読み出しカウント回路
１３１３ Ｓｅｔ基準電流回路
１３１４ Ｒｅｓｅｔ基準電流回路

Claims (9)

  1. ビット線とワード線の交差部に、プログラム可能な抵抗素子を含むメモリセルを備え、
    前記抵抗素子は相変化材料を用いて形成されており、
    前記抵抗素子の抵抗値の変化に応じて、前記メモリセルのリフレッシュ動作を行うように制御する制御回路と、
    リフレッシュ対象の前記メモリセルから読み出された第１の状態または第２の状態のデータが転送され保持するデータレジスタと、
    リフレッシュ時に、前記第２の状態のセルを、段階的に、前記第１の状態にプログラムするライト・パルス制御回路とを備え、
    リフレッシュ時に、前記データレジスタの値を参照し、前記第１の状態のセルのみを一旦前記第２の状態に変更した後に、前記ライト・パルス制御回路によって前記第２の状態のセルを、段階的に、前記第１の状態にプログラムし、
    全てのセルが前記第１の状態となったら、前記データレジスタの値を参照して、前記第２の状態のデータを保持していたセルのみを前記第２の状態に変更することを特徴とするメモリ装置。
  2. ビット線とワード線の交差部に、プログラム可能な抵抗素子を含むメモリセルを備え、
    前記抵抗素子は相変化材料を用いて形成されており、
    前記抵抗素子の抵抗値の変化に応じて、前記メモリセルのリフレッシュ動作を行うように制御する制御回路と、
    リフレッシュ対象の前記メモリセルから読み出された第１の状態または第２の状態のデータが転送され保持するデータレジスタとを備え、
    リフレッシュ時に、前記データレジスタの値を参照して、前記第２の状態のセルのみに通常動作時よりも大きな電流または電圧を印加して前記第２の状態の上書きを行い、前記第１の状態のセルのみに通常動作時よりも大きな電流または電圧を印加して前記第２の状態とし、リフレッシュ対象の全てのセルが前記第２の状態となった後に、全てのセルを前記第１の状態に変更し、前記データレジスタの値を参照して前記第２の状態を保持していたセルのみを前記第２の状態に変更することを特徴とするメモリ装置。
  3. ビット線とワード線の交差部に、プログラム可能な抵抗素子を含むメモリセルを備え、
    前記抵抗素子は相変化材料を用いて形成されており、
    前記抵抗素子の抵抗値の変化に応じて、前記メモリセルのリフレッシュ動作を行うように制御する制御回路と、
    リフレッシュ対象の前記メモリセルから読み出された第１の状態または第２の状態のデータが転送され保持するデータレジスタとを備え、
    リフレッシュ時に、前記データレジスタの値を参照し、前記第２の状態のセルのみを前記第１の状態に変更し、リフレッシュ対象のセルが全て前記第１の状態となったら通常動作時よりも大きな電流または電圧を印加してリフレッシュ対象のセルを全て前記第２の状態とした後に、前記データレジスタの値を参照して前記第１の状態を保持していたセルのみを前記第１の状態に変更することを特徴とするメモリ装置。
  4. 相変化素子を含むメモリセルを複数備えたメモリ装置において、
    相変化素子を含み、読み出し・書込み回数に応じたストレスが与えられるダミーセルと、
    前記ダミーセルの相変化素子の抵抗値の変化を検出する回路と、
    前記ダミーセルの相変化素子が予め設定された基準値以上に抵抗値が変化していた場合に、リフレッシュ要求を行うリフレッシュ要求手段と、
    を備え、前記リフレッシュ要求に基づき、前記メモリセル及びダミーセルをリフレッシュし、
    リフレッシュ時に前記メモリセルから読み出されたデータを保持するデータレジスタと、
    リフレッシュ時に前記メモリセルのデータの書込み状態を比較・検出するベリファイアンプと、を備え、
    リフレッシュ時、前記メモリセルのデータを読み出し前記データレジスタに一旦データを転送したのち、前記データレジスタの値を参照し、第１の状態のセルのみ、第２の状態の書込みを行い、
    前記ベリファイアンプには第１の状態データをセットし、第１の状態の書込みを、
    ベリファイリードしながら行い、所望抵抗との電流比較を行い、所望抵抗に達したセルにおいては、書込みを中止し、そうでないものは、追加して書込みを行い、
    次に、再書込みにおいて、前記データレジスタの値を参照し第２の状態のセルのみ第２の状態の書き込みを行う、ことを特徴とするメモリ装置。
  5. 相変化素子を含むメモリセルを複数備えたメモリ装置において、
    読み出し回数をカウントするカウンタと、
    読み出し回数をモニタして所定回数に達した時に、前記メモリセルのリフレッシュ要求を行う手段と、
    を備えており、
    リフレッシュ時、前記メモリセルのデータを読み出し前記データレジスタに一旦データを転送したのち、前記データレジスタの値を参照し、第１の状態のセルのみ、第２の状態の書込みを行い、
    前記ベリファイアンプには第１の状態データをセットし、第１の状態の書込みを、ベリファイリードしながら行い、所望抵抗との電流比較を行い、所望抵抗に達したセルにおいては、書込みを中止し、そうでないものは、追加して書込みを行い、
    次に、再書込みにおいて、前記データレジスタの値を参照し第２の状態のセルのみ第２の状態の書き込みを行う、ことを特徴とするメモリ装置。
  6. 相変化素子を含むメモリセルを複数備えたメモリ装置において、
    前記メモリセルの第１の状態と第２の状態にそれぞれ対応する第１、第２の基準電流を供給する第１、第２の基準電流回路と、
    前記メモリセルを流れる電流と前記第１、第２の基準電流を比較し、所望のずれが発生した場合に、リフレッシュ要求を行うリフレッシュ要求手段と、
    を備え、
    前記リフレッシュ要求に基づき、メモリセルをリフレッシュし、
    リフレッシュ時に、前記第１または第２の状態のセルの読み出しを行い、
    前記第２の状態のセルであれば、通常動作時よりも大きな電圧または電流を印加して、前記第２の状態の上書きを行い、上書きされた第２の状態のセルは、第１の状態に書込みした後、再度、通常電流・電圧の第２の状態に書き戻し、
    前記第１の状態のセルであれば、通常動作時よりも大きな電圧または電流を印加して前記第２の状態にした後、再度第１の状態に書き戻しを行う、ことを特徴とするメモリ装置。
  7. 相変化素子を備えたメモリセルから読み出されたデータをリフレッシュ時に保持するデータレジスタと、
    リフレッシュ時に前記メモリセルのデータの書込み状態を比較・検出するベリファイアンプと、を備え、
    読み出し・書込み回数に応じたストレスが与えられるダミーセルの相変化素子の抵抗値の変化を検出する工程と、
    前記ダミーセルの相変化素子が予め設定された基準値以上に抵抗値が変化していた場合に、内部回路に対してリフレッシュ要求を行う工程と、
    前記リフレッシュ要求に基づき、前記メモリセルおよび前記ダミーセルをリフレッシュする工程と、
    リフレッシュ時、前記メモリセルのデータを読み出し、前記データレジスタに一旦データを転送したのち、前記データレジスタの値を参照し、第１の状態のセルのみ、第２の状態の書込みを行う工程と、
    前記メモリセルのデータの書込み状態を比較・検出するベリファイアンプに、第１の状態データをセットし、第１の状態の書込みを、ベリファイリードしながら行い、所望抵抗との電流比較を行い、所望抵抗に達したセルにおいては、書込みを中止し、そうでないものは、追加して書込みを行う工程と、
    次に、再書込みにおいて、前記データレジスタの値を参照し、第２の状態のセルのみ第２の状態の書き込みを行う工程と、
    を含むことを特徴とするメモリ装置のリフレッシュ方法。
  8. 相変化素子を備えたメモリセルから読み出されたデータをリフレッシュ時に保持するデータレジスタと、
    リフレッシュ時に前記メモリセルのデータの書込み状態を比較・検出するベリファイアンプと、を備え、
    前記メモリセルの読み出し回数をカウントする工程と、
    読み出し回数をモニタして所定回数に達した時に、内部回路に対してリフレッシュ要求する工程と、
    リフレッシュ時、前記メモリセルのデータを読み出しデータレジスタに一旦データを転送したのち、前記データレジスタの値を参照し、第１の状態のセルのみ、第２の状態の書込みを行う工程と、
    前記メモリセルのデータの書込み状態を比較・検出するベリファイアンプに、第１の状態データをセットし、第１の状態の書込みを、ベリファイリードしながら行い、所望抵抗との電流比較を行い、所望抵抗に達したセルにおいては、書込みを中止し、そうでないものは、追加して書込みを行う工程と、
    次に、再書込みにおいて、前記データレジスタの値を参照し、第２の状態のセルのみ第２の状態の書き込みを行う工程と、
    を含むことを特徴とするメモリ装置のリフレッシュ方法。
  9. 相変化素子を備えたメモリセルの第１の状態と第２の状態にそれぞれ対応する第１、第２の基準電流と、前記メモリセルを流れる電流とを比較する工程と、
    前記メモリセルを流れる電流に所望のずれが発生した場合に、内部回路に対して、
    リフレッシュを要求する工程と、
    リフレッシュ要求に基づき、メモリセルをリフレッシュする工程と、
    前記第１または第２の状態のセルを読み出す工程と、
    第２の状態のセルであれば、通常動作時よりも大きな電圧または電流を印加して第２の状態の上書きを行い、上書きされた第２の状態のセルは、第１の状態に書込みした後、再度、通常電流・電圧の第２の状態に書き戻す工程と、
    第１の状態のセルであれば、通常動作時よりも大きな電圧または電流を印加して第２の状態にした後、再度第１の状態に書き戻しを行う工程と、
    を含む、ことを特徴とするメモリ装置のリフレッシュ方法。
JP2005011626A 2005-01-19 2005-01-19 メモリ装置及びそのリフレッシュ方法 Expired - Fee Related JP4282612B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005011626A JP4282612B2 (ja) 2005-01-19 2005-01-19 メモリ装置及びそのリフレッシュ方法
DE102006000618A DE102006000618A1 (de) 2005-01-19 2006-01-02 Speichervorrichtung
CNB2006100050858A CN100530423C (zh) 2005-01-19 2006-01-17 存储器装置
US11/333,344 US20060158948A1 (en) 2005-01-19 2006-01-18 Memory device
US12/207,077 US7580277B2 (en) 2005-01-19 2008-09-09 Memory device including a programmable resistance element
US12/500,673 US7751227B2 (en) 2005-01-19 2009-07-10 Memory device including a programmable resistance element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005011626A JP4282612B2 (ja) 2005-01-19 2005-01-19 メモリ装置及びそのリフレッシュ方法

Publications (2)

Publication Number Publication Date
JP2006202383A JP2006202383A (ja) 2006-08-03
JP4282612B2 true JP4282612B2 (ja) 2009-06-24

Family

ID=36683718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005011626A Expired - Fee Related JP4282612B2 (ja) 2005-01-19 2005-01-19 メモリ装置及びそのリフレッシュ方法

Country Status (4)

Country Link
US (3) US20060158948A1 (ja)
JP (1) JP4282612B2 (ja)
CN (1) CN100530423C (ja)
DE (1) DE102006000618A1 (ja)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US20070279975A1 (en) * 2006-06-06 2007-12-06 Hudgens Stephen J Refreshing a phase change memory
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
JP2008071384A (ja) 2006-09-12 2008-03-27 Elpida Memory Inc 半導体記憶装置
KR100819106B1 (ko) * 2006-09-27 2008-04-02 삼성전자주식회사 상변화 메모리 장치에서의 라이트 동작방법
JPWO2008041278A1 (ja) * 2006-09-29 2010-01-28 株式会社ルネサステクノロジ 半導体装置
US7623401B2 (en) * 2006-10-06 2009-11-24 Qimonda North America Corp. Semiconductor device including multi-bit memory cells and a temperature budget sensor
US7679980B2 (en) * 2006-11-21 2010-03-16 Qimonda North America Corp. Resistive memory including selective refresh operation
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
US7474579B2 (en) * 2006-12-20 2009-01-06 Spansion Llc Use of periodic refresh in medium retention memory arrays
US8164941B2 (en) * 2006-12-27 2012-04-24 Hynix Semiconductor Inc. Semiconductor memory device with ferroelectric device and refresh method thereof
US7548467B2 (en) * 2006-12-28 2009-06-16 Samsung Electronics Co., Ltd. Bias voltage generator and method generating bias voltage for semiconductor memory device
KR100850290B1 (ko) * 2007-01-11 2008-08-04 삼성전자주식회사 멀티레벨 바이어스 전압 발생기 및 이를 구비하는 반도체메모리 장치
TWI320180B (en) * 2007-01-12 2010-02-01 A driving method and a driving system for writing the phase change memory
JP2008181380A (ja) * 2007-01-25 2008-08-07 Toshiba Corp メモリシステムおよびその制御方法
CN101266834B (zh) * 2007-03-15 2012-07-04 西格斯教育资本有限责任公司 相变存储器的驱动方法与***
KR100887138B1 (ko) * 2007-08-10 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치의 구동 방법
KR20090086816A (ko) 2008-02-11 2009-08-14 삼성전자주식회사 상변화 메모리 장치, 그것의 기록 방법, 그리고 그것을포함하는 시스템
US8767450B2 (en) 2007-08-21 2014-07-01 Samsung Electronics Co., Ltd. Memory controllers to refresh memory sectors in response to writing signals and memory systems including the same
US7961534B2 (en) * 2007-09-10 2011-06-14 Hynix Semiconductor Inc. Semiconductor memory device for writing data to multiple cells simultaneously and refresh method thereof
US7675792B2 (en) * 2007-09-26 2010-03-09 Intel Corporation Generating reference currents compensated for process variation in non-volatile memories
JP2009087509A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 半導体記憶装置
JP5049733B2 (ja) * 2007-10-17 2012-10-17 株式会社東芝 情報処理システム
US20090046499A1 (en) * 2008-02-05 2009-02-19 Qimonda Ag Integrated circuit including memory having limited read
KR20100064714A (ko) 2008-12-05 2010-06-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
JP4653260B2 (ja) * 2009-04-10 2011-03-16 パナソニック株式会社 不揮発性記憶素子の駆動方法
US8031518B2 (en) 2009-06-08 2011-10-04 Micron Technology, Inc. Methods, structures, and devices for reducing operational energy in phase change memory
US8406033B2 (en) 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
CN102474584B (zh) 2009-07-24 2015-04-29 皇家飞利浦电子股份有限公司 用于传送频道到至少一个数字视频记录器的方法和***
US9135277B2 (en) 2009-08-07 2015-09-15 Google Inc. Architecture for responding to a visual query
US8351289B1 (en) * 2009-12-30 2013-01-08 Micron Technology, Inc. Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure
CN103222005B (zh) * 2009-12-31 2016-08-24 美光科技公司 用于相变存储器阵列的方法
US8634235B2 (en) * 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
JPWO2012039415A1 (ja) 2010-09-21 2014-02-03 日本電気株式会社 半導体装置およびその制御方法
US8467238B2 (en) 2010-11-15 2013-06-18 Macronix International Co., Ltd. Dynamic pulse operation for phase change memory
US8374019B2 (en) 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
WO2012117467A1 (ja) * 2011-03-02 2012-09-07 日本電気株式会社 再構成可能回路
US9324433B2 (en) * 2011-04-25 2016-04-26 Microsoft Technology Licensing, Llc Intelligent flash reprogramming
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
US9202548B2 (en) * 2011-12-22 2015-12-01 Intel Corporation Efficient PCMS refresh mechanism
JP5763004B2 (ja) * 2012-03-26 2015-08-12 株式会社東芝 不揮発性半導体記憶装置
US20130336047A1 (en) * 2012-04-24 2013-12-19 Being Advanced Memory Corporation Cell Refresh in Phase Change Memory
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
KR20140026889A (ko) * 2012-08-23 2014-03-06 삼성전자주식회사 선택적으로 리프레쉬를 수행하는 저항성 메모리 장치 및 저항성 메모리장치의 리프레쉬 방법
US8957700B2 (en) * 2012-09-28 2015-02-17 Analog Devices, Inc. Apparatus and methods for digital configuration of integrated circuits
US11037625B2 (en) 2012-11-20 2021-06-15 Thstyme Bermuda Limited Solid state drive architectures
JP6465806B2 (ja) 2012-11-20 2019-02-06 アイ． ペドル，チャールズ ソリッドステートドライブアーキテクチャ
KR20140080945A (ko) * 2012-12-21 2014-07-01 에스케이하이닉스 주식회사 비휘발성 메모리 장치
KR102055375B1 (ko) * 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
CN103440880A (zh) * 2013-09-03 2013-12-11 苏州宽温电子科技有限公司 一种sram存储器以及位单元追踪方法
US9384801B2 (en) 2014-08-15 2016-07-05 Intel Corporation Threshold voltage expansion
US9595354B2 (en) 2014-12-15 2017-03-14 Infineon Technologies Ag Nonvolatile memory refresh
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US20160306569A1 (en) * 2015-02-25 2016-10-20 Kabushiki Kaisha Toshiba Memory system
US9472274B1 (en) * 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
JP2017021877A (ja) * 2015-07-13 2017-01-26 ソニー株式会社 不揮発メモリ、メモリコントローラ、記憶装置、情報処理システムおよび不揮発メモリの制御方法
CN105023606B (zh) * 2015-08-14 2018-06-26 中国科学院上海微***与信息技术研究所 一种相变存储器及其恢复数据的方法
US9779810B2 (en) 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
CN105810242A (zh) * 2016-03-02 2016-07-27 中国科学院上海微***与信息技术研究所 一种相变存储器和提高其疲劳寿命的操作方法
JP2017174484A (ja) * 2016-03-25 2017-09-28 ルネサスエレクトロニクス株式会社 半導体記憶装置
CN105931665B (zh) * 2016-04-19 2020-06-09 中国科学院上海微***与信息技术研究所 一种相变存储器读出电路及方法
KR102559530B1 (ko) 2016-09-19 2023-07-27 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 디스터번스 방지 회로 및 방법
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10319437B2 (en) * 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
US10706920B2 (en) 2017-11-02 2020-07-07 Samsung Electronics Co., Ltd. Memory device
CN108878646A (zh) * 2018-06-28 2018-11-23 北京大学 一种阻变器件多级稳定阻态实现方法及电子设备
US11055226B2 (en) * 2018-06-29 2021-07-06 Intel Corporation Mitigation of cache-latency based side-channel attacks
JP2020149736A (ja) * 2019-03-11 2020-09-17 キオクシア株式会社 半導体記憶装置
US10943657B1 (en) 2019-08-19 2021-03-09 Micron Technology, Inc. Mitigation of voltage threshold drift associated with power down condition of non-volatile memory device
US11139016B1 (en) 2020-04-07 2021-10-05 Micron Technology, Inc. Read refresh operation
US11404120B2 (en) * 2020-05-13 2022-08-02 Micron Technology, Inc. Refresh operation of a memory cell
US11538522B1 (en) * 2021-06-30 2022-12-27 Micron Technology, Inc. Systems and methods for adaptive self-referenced reads of memory devices
CN114783485B (zh) * 2022-06-21 2022-10-18 阿里云计算有限公司 用于刷新相变存储器的方法及相变存储设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270967A (en) 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
JP3866511B2 (ja) 2000-12-22 2007-01-10 東芝マイクロエレクトロニクス株式会社 不揮発性メモリ
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6560155B1 (en) * 2001-10-24 2003-05-06 Micron Technology, Inc. System and method for power saving memory refresh for dynamic random access memory devices after an extended interval
JP2003141873A (ja) 2001-11-05 2003-05-16 Toshiba Corp 磁気記憶装置
JP2004062922A (ja) * 2002-07-25 2004-02-26 Renesas Technology Corp 不揮発性半導体記憶装置
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP4134637B2 (ja) 2002-08-27 2008-08-20 株式会社日立製作所 半導体装置
JP4129170B2 (ja) 2002-12-05 2008-08-06 シャープ株式会社 半導体記憶装置及びメモリセルの記憶データ補正方法
JP4256175B2 (ja) * 2003-02-04 2009-04-22 株式会社東芝 不揮発性半導体メモリ
JP2004348802A (ja) * 2003-05-20 2004-12-09 Sharp Corp 不揮発性メモリ素子のプログラム検証方法および半導体記憶装置とそれを備えた携帯電子機器
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US6961277B2 (en) * 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
US20060056251A1 (en) * 2004-09-10 2006-03-16 Parkinson Ward D Using a phase change memory as a replacement for a dynamic random access memory
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法

Also Published As

Publication number Publication date
US20060158948A1 (en) 2006-07-20
US7580277B2 (en) 2009-08-25
CN100530423C (zh) 2009-08-19
US7751227B2 (en) 2010-07-06
DE102006000618A1 (de) 2006-08-17
US20090273970A1 (en) 2009-11-05
CN1811985A (zh) 2006-08-02
JP2006202383A (ja) 2006-08-03
US20090010048A1 (en) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4282612B2 (ja) メモリ装置及びそのリフレッシュ方法
KR100773095B1 (ko) 상 변화 메모리 장치 및 그것의 프로그램 방법
JP5148946B2 (ja) 相変化メモリ装置における書込動作方法
JP4570886B2 (ja) 相変化メモリデバイス
US7907437B2 (en) Resistance variable memory device and method of writing data
KR101374319B1 (ko) 가변 저항 메모리 장치 및 그것의 동작 방법
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
KR101025053B1 (ko) 반도체 장치
US9558823B1 (en) Resistance drift recovery method for MLC PCM
KR20090020342A (ko) 가변 저항 메모리 장치 및 그것의 프로그램 방법
JP2010020880A (ja) 不揮発性メモリ装置のプログラム方法
US20090040814A1 (en) Method for driving multi-level data to a phase change memory device
KR20110027939A (ko) 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법
KR20090016199A (ko) 상 변화 메모리 장치 및 그 동작방법
JP2010250920A (ja) 不揮発性半導体メモリ回路
JP5989611B2 (ja) 半導体記憶装置、及びそのデータ制御方法
WO2010082243A1 (ja) 不揮発性半導体メモリ及びメモリシステム
CN108615539B (zh) 用于编程可编程电阻性存储元件的方法与设备
JP6517385B1 (ja) 半導体記憶装置
WO2018212082A1 (ja) メモリ装置およびメモリ装置の制御方法
JP5988061B2 (ja) 不揮発性半導体記憶装置
US8102702B2 (en) Phase change memory and operation method of the same
KR20090016193A (ko) 상 변화 메모리 장치 및 그 동작방법
JP5774154B1 (ja) 抵抗変化型メモリ
KR20130134609A (ko) 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

SG99 Written request for registration of restore

Free format text: JAPANESE INTERMEDIATE CODE: R316G99

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees