JP3866511B2 - 不揮発性メモリ - Google Patents
不揮発性メモリ Download PDFInfo
- Publication number
- JP3866511B2 JP3866511B2 JP2000390964A JP2000390964A JP3866511B2 JP 3866511 B2 JP3866511 B2 JP 3866511B2 JP 2000390964 A JP2000390964 A JP 2000390964A JP 2000390964 A JP2000390964 A JP 2000390964A JP 3866511 B2 JP3866511 B2 JP 3866511B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- cell
- reference potential
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
この発明は、不揮発性メモリに関するもので、特に、メモリセルのキャパシタに強誘電体を用いる強誘電体メモリデバイスに関するものである。
【0002】
【従来の技術】
近年、不揮発性で、かつ、ランダムアクセスが可能な強誘電体メモリデバイスは、1×108 回以上のデータ書き換え回数を補償するなど、高機能を狙って開発が進められている。
【0003】
ところが、試作・検討を進めていくうちに、主に、インプリント(imprint)やデポラリゼーション(depolarization)により、書き込みデータのデータ保持特性がデータ保持時間の経過とともに著しく劣化することが解かりつつある。このような現象は今後の試作・検討によって改善されていくことと思われるが、デバイス構成の微細化が進むにつれて、データ保持特性を維持することがますます困難になっていくことが予想される。
【0004】
キャパシタに強誘電体を用いる強誘電体メモリデバイスは、デバイスとしての歴史が比較的浅く、データ保持特性についても未知の問題点が潜在している可能性が高い。その反面、市場にデバイスを投入した際には、不揮発性メモリとしてのデータ保持特性の維持にオーバスペックともいえる能力が期待されている。
【0005】
しかしながら、学会レベルや試作・開発段階の報告を見る限り、特に、デポラリゼーションについて、保持データ(書き込みデータ)の劣化を抑制する斬新な方法は見受けられない。そのために、強誘電体メモリデバイスは開発から製品化までに多大な時間を要し、早期製品化と信頼性の低迷とがトレードオフとなって、なかなか製品化できない。たとえ、早期に製品化できたとしても、市場に出回ってからのデータ保持特性の補償が十分になされていないのが現状となっている。
【0006】
これに対し、保持データの劣化を抑制する方法の1つに、DRAMにおけるリフレッシュ動作が知られている。しかし、通常のリフレッシュ動作は、保持データの劣化の程度にかかわらず、定期的(定常的)に行われるものであるため、メモリセルの疲労が懸念される。したがって、歴史の浅い強誘電体メモリデバイスにとってはあまり好ましい方法とはいえない。
【0007】
【発明が解決しようとする課題】
上記したように、従来においては、データ書き換え回数やデータ保持特性などの補償の面で高機能化の期待が大きいものの、保持データの劣化を抑制する斬新な方法が見受けられないといった問題があった。
【0008】
そこで、この発明は、データの再書き込みによる記憶素子の疲労を防止しつつ、保持データの劣化を抑制でき、データ保持特性の経時的変化による保持データの消失を未然に防ぐことが可能な不揮発性メモリを提供することを目的としている。
【0009】
【課題を解決するための手段】
本願発明の一態様によれば、データを保持するための、第1の強誘電体キャパシタを有する記憶素子と、この記憶素子で保持されている前記データの劣化をモニタするための、前記第1の強誘電体キャパシタとは電気的特性が異なる第2の強誘電体キャパシタを有するモニタ素子とを具備し、前記モニタ素子によって、前記データの劣化がモニタされた際に前記データの再書き込みを行うことにより、前記記憶素子で保持されている前記データを補償するようにしたことを特徴とする不揮発性メモリが提供される。
【0010】
また、本願発明の一態様によれば、第1のデータを保持するための、第1の強誘電体キャパシタを有する第1の記憶素子と、第2のデータを保持するための、前記第1の強誘電体キャパシタとは電気的特性が異なる第2の強誘電体キャパシタを有する第2の記憶素子と、この第2の記憶素子で保持されている前記第2のデータをもとに、前記第1の記憶素子で保持されている前記第1のデータの劣化を予測する判定回路と、この判定回路の結果にしたがって、データ書き込み回路に対して、前記第1の記憶素子で保持されている前記第1のデータの再書き込みを指示する制御回路とを具備したことを特徴とする不揮発性メモリが提供される。
【0011】
この発明の不揮発性メモリによれば、保持データの劣化を予測できるようになる。これにより、保持データの劣化が予測される場合にのみ、データの再書き込みを実施することが可能となるものである。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【0013】
(第1の実施形態)
図1は、この発明の第1の実施形態にかかる強誘電体メモリデバイスの回路構成を概略的に示すもである。
【0014】
すなわち、この強誘電体メモリデバイスは、たとえば、メモリセル領域11、PF(Pass/Fail)セル領域12、データ補償システム制御回路13、PFセルデータ判定回路14、データ書き込み制御回路15、および、メモリ制御プロセッサ16などを有して構成されている。
【0015】
上記メモリセル領域11は、複数(ここでは、2個)のメモリセル(第1の記憶素子)MCがビット線BLとワード線WLとの交点にそれぞれ設けられて、マトリクス状に配置されてなる構成とされている。各メモリセルMCは、転送ゲート用の1つのトランジスタTと、データ(第1のデータ)の“1”,“0”を高電位/低電位の2値の電荷に対応させて保持するための1つの強誘電体キャパシタCとから構成されている(いわゆる、1T1Cセル)。
【0016】
また、上記メモリセル領域11内には、ビット線BLを介して読み出された各メモリセルMCからのデータを増幅するための、センスアンプ(S/A)11aが設けられている。
【0017】
上記PFセル領域12は、たとえば、上記メモリセル領域11に隣接し、かつ、列方向に設けられるとともに、各ビット線(データ線)BLとワード線(行方向選択線)WLとの交点にそれぞれ劣化検出用セルとしてのPFセル(第2の記憶素子)21が配置されてなる構成とされている。
【0018】
各PFセル21は、上記ビット線BLに共通につながる、行方向の上記メモリセルMCで保持されているデータの劣化をそれぞれモニタするためのもので、たとえば、転送ゲート用の1つのトランジスタTと、データ(第2のデータ)の“1”,“0”を高電位/低電位の2値の電荷に対応させて保持するための1つの強誘電体キャパシタ(モニタ素子)Cとから構成されている(いわゆる、1T1Cセル)。
【0019】
この場合、各PFセル21を、上記メモリセルMCと同じ規格(たとえば、寸法や面積)および同じ材料を用いて、同一の工程により同時に形成することによって、上記メモリセルMCとほぼ同等の電気的特性(キャパシタの面積や電荷保持能力など)を有して形成することができる。
【0020】
上記データ補償システム制御回路13は、上記PFセル21で保持されているデータを用いて、上記メモリセルMCで保持されているデータの劣化を予測し、それを補償するデータ補償動作時に、上記メモリ制御プロセッサ16からの指示にもとづいて主要な各部を制御するもので、たとえば、上記PFセル21で保持されているデータを、そのPFセル21につながるビット線BLを介して上記センスアンプ11aに読み出したり、上記PFセルデータ判定回路14の判定結果にしたがってデータ書き込み制御回路15にデータの再書き込みの指示を出力したりするようになっている。
【0021】
また、このデータ補償システム制御回路13は、データ補償動作の終了にともなって、それを示す信号を、上記メモリ制御プロセッサ16に出力するようになっている。
【0022】
上記PFセルデータ判定回路14は、上記センスアンプ11aを介して供給される、上記PFセル21で保持されているデータをリファレンス電位(参照電位)PFvRef−H,PFvRef−Lと比較し、その大小関係から、上記メモリセルMCで保持されているデータの劣化を間接的に予測するものである。
【0023】
上記リファレンス電位PFvRef−H,PFvRef−Lとしては、上記PFセル21でのデータの保持能力が上記メモリセルMCのそれよりも低く評価されるレベル、つまり、上記メモリセルMCで保持されているデータの劣化がデータの消失(不良(Fail))に至る前の時点において、上記PFセル21で保持されているデータはすでに不良であると判定されるレベル(たとえば、メモリセルMCで保持されているデータを読み出す際に比較されるリファレンス電位(基準電位)vRefとのレベル差0.1V以上)にあらかじめ設定されるようになっている。
【0024】
すなわち、上記メモリセルMCで保持されているデータを読み出す際に比較されるリファレンス電位vRefが1.5Vだとすると、比較するデータが“1(2値の高電位の電荷)”の場合のリファレンス電位PFvRef−Hは1.6V程度に、比較するデータが“0(2値の低電位の電荷)”の場合のリファレンス電位PFvRef−Lは1.4V程度に、それぞれ設定される。
【0025】
なお、リファレンス電位PFvRef−H,PFvRef−Lは、強誘電体メモリデバイスの外部から取り込む方式でも、デバイスの内部で発生させる方式の、どちらであっても良い。
【0026】
上記データ書き込み制御回路15は、通常、上記メモリセルMCへのデータの書き込みを行うもので、上記データ補償動作時には、上記PFセルデータ判定回路14の判定結果にしたがって、上記データ補償システム制御回路13より出力される指示に応じて、上記メモリセルMCおよび上記PFセル21へのデータの再書き込みを行うものである。
【0027】
また、このデータ書き込み制御回路15は、上記データの再書き込みが終了した際に、その旨を上記データ補償システム制御回路13に通知するようになっている。
【0028】
上記メモリ制御プロセッサ16は、この強誘電体メモリデバイスの全体の制御を司るものであり、また、上記データ補償動作時には、上記データ補償システム制御回路13にデータ補償動作を許可する信号を出力したり、上記データ補償システム制御回路13からのデータ補償動作の終了を示す信号を受け取ったりするようになっている。
【0029】
このメモリ制御プロセッサ16は、上記データ補償動作を許可する信号を出力した後には待機(Wait)状態となり、上記データ補償動作の終了を示す信号を受け取ることにより、待機状態から復帰するようになっている。
【0030】
次に、上記した構成における、データの補償動作にかかる処理の流れについて説明する。
【0031】
図2に示すように、強誘電体メモリデバイスの電源が投入されたとする。すると、まず、メモリ制御プロセッサ16からデータ補償動作を許可する信号(たとえば、デバイスの内部電位の立ち上がり検知信号)がデータ補償システム制御回路13に出力されることによって、直ちに、PFセル21で保持されているデータを用いて、メモリセルMCで保持されているデータの劣化を予測し、それを補償するデータ補償動作が実行される。
【0032】
すなわち、データ補償システム制御回路13の制御によって、任意の時間に、PFセル領域12内のワード線WLが開放され、PFセル21で保持されているデータがビット線BLに読み出される。この読み出されたデータは、センスアンプ11aによって増幅された後、PFセルデータ判定回路14に送られる。そして、PFセルデータ判定回路14に送られたデータはリファレンス電位PFvRef−H,PFvRef−Lと比較され、その結果がデータ補償システム制御回路13に送られる。
【0033】
ここで、データがFailと判定された場合には、データ補償システム制御回路13からデータ書き込み制御回路15に再書き込みの指示が出力される。これにより、データ書き込み制御回路15によって、PFセル21に対するデータの再書き込み(この場合、リセット値の書き込み)と、メモリセルMCに対するデータの再書き込みとが実行される。
【0034】
上記リセット値の書き込みでは、“1”データの劣化を予測するために、“1”データを期待値とするPFセル21には“1”データが、“0”データの劣化を予測するために、“0”データを期待値とするPFセル21には“0”データが、それぞれ書き込まれる。
【0035】
なお、メモリセルMCに対するデータの再書き込みでは、任意のメモリセルMCをビット線BL方向にアクセスしていくことにより、ワード線WLを共有するすべてのメモリセルMCが再書き込みされる。
【0036】
この後、データ補償システム制御回路13より、データ補償動作が終了したことにともなう通常動作可能を示す信号が、メモリ制御プロセッサ16に出力される。
【0037】
一方、PFセルデータ判定回路14において、PFセル21で保持されているデータがPassと判定された場合には、データ補償システム制御回路13より上記通常動作可能を示す信号が、メモリ制御プロセッサ16に出力される。
【0038】
これに対し、上記メモリ制御プロセッサ16は、データ補償システム制御回路13からの通常動作可能を示す信号を受け取って待機状態より復帰し、通常の動作が可能な状態となる。
【0039】
そして、強誘電体メモリデバイスとしての通常動作を実行した後、電源が断たれる。
【0040】
このように、メモリセルMCとほぼ同等の電気的特性を有するPFセル21のリファレンス電位PFvRef−H,PFvRef−Lを、メモリセルMCよりもPFセル21のデータの方が早く不良になるように調整して、PFセル21のデータがPassするマージンを落とし、PFセル21のデータの劣化から間接的にメモリセルMCのデータの劣化を予測してデータの再書き込みを行うようにすることで、メモリセルMCのデータが破壊などされて消失する前に、メモリセルMCのデータを補償することが可能となる。
【0041】
通常、強誘電体メモリデバイスの場合、データ読み出し動作がデータ破壊読み出し方式となっており、データ読み出しを行った後には必ず再書き込みを行うか、データ読み出し動作に再書き込み動作が含まれている。
【0042】
そこで、このことを利用して、通常のデータ読み出しとほぼ同じ動作でデータの読み出しを行い、センスアンプで増幅されたデータをそのままメモリセルに書き込むようにすることで、データの再書き込み動作は容易に実現できる。
【0043】
たとえば、フォールデットビットライン方式の場合においては、ビット線方向に、ある任意のビット線につながる1列分の全メモリセルに対して再書き込み動作を行わせた場合、任意のビット線上のメモリセルと、そのメモリセルとワード線を共有するすべてのメモリセルとにデータの再書き込みがなされる。
【0044】
なお、上記においては、強誘電体メモリデバイスの電源が投入されると、まず、データ補償動作が行われるようにした場合について説明したが、これに限らず、たとえば図3に示すように、メモリデバイスの通常動作の終了後にデータ補償動作が行われるようにすることもできる。
【0045】
すなわち、強誘電体メモリデバイスの電源が投入されたとする。すると、まずは、メモリデバイスの通常動作が行われる。そして、その通常動作が終了したことにともなって、データ補償動作を許可する信号が、メモリ制御プロセッサ16よりデータ補償システム制御回路13に出力される。
【0046】
これにより、上述した通り、データ補償動作が同様にして実施された後、電源が断たれることになる。
【0047】
このように、強誘電体メモリデバイスの通常動作の終了後にデータ補償動作が行われるようにした場合においても、通常動作の前にデータ補償動作が行われるようにした場合と同様の効果が得られる。
【0048】
また、いずれの場合にも、PFセルへのアクセスは、メモリセルの能力などに応じて、任意の時間に行われるようにすれば良い。
【0049】
上述した第1の実施形態においては、PFセル21をメモリセルMCとほぼ同等の電気的特性を有して形成するようにした場合について説明したが、これに限らず、たとえばPFセル21をメモリセルMCの電気的特性と異ならせて形成することによっても、同様に実施できる。
【0050】
(第2の実施形態)
図1に示した構成において、たとえば、各PFセル21を、上記メモリセルMCと同じ材料を用いて、かつ、異なる規格により、その電気的特性(キャパシタの面積や電荷保持能力など)が、上記メモリセルMCのそれよりも数%程度小さくなるように形成する。
【0051】
この場合、リファレンス電位によらず、PFセル21のデータが、メモリセルMCのデータよりも早く不良になりやすくなるように設定することができる、つまり、メモリセルMCの場合と同じ電位のリファレンス電位を用いることによって、PFセル21のデータの劣化(保持データ量が小)を判定できるようになる。
【0052】
たとえば、メモリセルMCで保持されているデータを読み出す際に比較されるリファレンス電位vRefが1.5Vだとすると、“1”データの場合のリファレンス電位PFvRef−Hおよび“0”データの場合のリファレンス電位PFvRef−Lはそれぞれ1.5V程度に設定される。
【0053】
このように、PFセルの電気的特性が、メモリセルのそれよりも小さい場合には、一般的には、PFセルの方がメモリセルよりも早くデータの劣化を起こすことになるため、リファレンス電位を同一に設定することで、上述した第1の実施形態の場合とほぼ同様にしてデータ補償動作を実現できる。
【0054】
ただし、キャパシタの面積や電荷保持能力の大小にデータ保持特性が左右されないような場合、たとえば、キャパシタの面積や電荷保持能力が小さくてもデータ保持特性が大きいといったような場合には、適宜、リファレンス電位を調整し、メモリセルよりもPFセルのデータの方が不良になりやすくなるように設定することで同様に実現できる。
【0055】
(第3の実施形態)
図1に示した構成において、たとえば、各PFセル21を、上記メモリセルMCと同じ材料を用いて、かつ、異なる規格により、その電気的特性(キャパシタの面積や電荷保持能力など)が、上記メモリセルMCのそれよりも数%程度大きくなるように形成する。
【0056】
この場合、PFセル21のデータが、メモリセルMCよりも早く不良になりやすくなるように、リファレンス電位を設定することによって、PFセル21のデータの劣化を判定できるようになる。
【0057】
たとえば、メモリセルMCで保持されているデータを読み出す際に比較されるリファレンス電位vRefが1.5Vだとすると、“1”データの場合のリファレンス電位PFvRef−Hは1.8V程度に、“0”データの場合のリファレンス電位PFvRef−Lは1.2V程度に、それぞれ設定される。
【0058】
このように、PFセルの電気的特性が、メモリセルのそれよりも大きい場合には、リファレンス電位を大きく振って設定することにより、上述した第1の実施形態の場合とほぼ同様にしてデータ補償動作を実現できる。
【0059】
特に、PFセルのデータがメモリセルのデータよりも不良になりづらいことを利用して、リファレンス電位の設定を大きく振る(リファレンス電位の幅を荒くして設定する)ことが可能となるため、精度の高い微妙なリファレンス電位の調整が困難な場合などに有効であり、回路の設計もより容易となる。
【0060】
ここで、PFセルは、メモリセル領域に近接させて配置する場合の他、専用のエリアを設けて配置することも可能である。PFセルのサイズがメモリセルと異なる場合には、専用のエリアを設けて配置した方が、プロセス的な問題(たとえば、連続する同一パターンと特殊パターンとによる形状の異常など)が発生する可能性を少なくできる。
【0061】
一方、PFセルのサイズがメモリセルと同じ場合(同一規格)には、メモリセル領域に近接させて配置した方が、PFセルの効率の良い配置が実現できるなど、何かと都合が良い。
【0062】
特に、PFセルをメモリセル領域に近接させて配置する場合において、たとえば図1に示したように、ワード線方向(列方向)に配置するようにした場合には、ビット線方向に複数のPFセルを配置することも可能である。
【0063】
(第4の実施形態)
図4は、この発明の第4の実施形態にかかる強誘電体メモリデバイスの、PFセルの他の配置例を示すものである。なお、ここでは、PFセルをワード線方向に配置するようにした場合において、ビット線方向にも複数のPFセルを配置するようにした場合について説明する。
【0064】
この場合、PFセルのワード線WLを任意数だけ設け、各ワード線WLと各ビット線BLとの交点にそれぞれPFセル21を配置する。そして、各列のPFセル21を、たとえば、アクセスの回数などに応じて、ワード線WL単位でローテーションさせるようにする。
【0065】
たとえば、遇数回目の“0”データのアクセスではセル列21aを選択し、遇数回目の“1”データのアクセスではセル列21bを選択し、奇数回目の“0”データのアクセスではセル列21cを選択し、奇数回目の“1”データのアクセスではセル列21dを選択して、それぞれ上述のデータ補償動作を行うようにする。
【0066】
こうすることにより、PFセル21のワード線WLを1とした場合には、データ補償動作を実施するごとに、そのワード線WLにつながるすべてのPFセル21のデータが読み出し/再書き込みされて、同一のPFセル21でのデータの保持時間が短くなるのを防ぐことが可能となる。
【0067】
その結果、同一のPFセル21でのデータの保持時間が、メモリセルMCでのデータの保持時間と大きくずれるのを防止できるようになるため、データの劣化の予測を、メモリセルMCのデータにより近い状態のPFセルのデータを用いて実施することが可能となる。
【0068】
なお、PFセルをメモリセル領域に近接させて配置する場合においては、たとえばPFセルをビット線(行方向)に配置することも可能である。
【0069】
(第5の実施形態)
図5は、この発明の第5の実施形態にかかる強誘電体メモリデバイスにおいて、PFセルをメモリセルの行方向に配置するようにした場合を例に示すものである。
【0070】
この場合、PFセル領域12は、たとえば、メモリセル領域11に隣接し、かつ、行方向に設けられるとともに、各ビット線BLとワード線WLとの交点にそれぞれPFセル21が配置されてなる構成とされている。
【0071】
また、上記PFセル領域12内には、ビット線BLを介して読み出された各PFセル21からのデータを増幅するための、センスアンプ12aが設けられている。
【0072】
このように、メモリセル領域11の行方向にPFセル領域12を配置するようにした場合にも、上述した第1〜第3の実施形態の場合とほぼ同様にして、データ補償動作を実施することは可能である。
【0073】
(第6の実施形態)
図6は、この発明の第6の実施形態にかかる強誘電体メモリデバイスにおいて、PFセルをメモリセルの行方向に配置するようにした場合の他の例を示すものである。
【0074】
データ補償動作では、任意のワード線WLの電位が上がることにより、ワード線WL方向のすべてのメモリセルMCに対してデータの再書き込みが行われることになる。そのため、メモリセルMCのワード線WLとPFセル21のワード線WLとを共有化し、行方向にPFセル21を配置するようにした場合、PFセル21をアクセスするたびごとに、毎回、全メモリセルMCに対してデータの再書き込みが行われることとなり、結果的に、メモリセルMCの疲労を早めることになる。
【0075】
そこで、これを避けるために、PFセルをメモリセルの行方向に配置する場合には、たとえば、同じワード線WLを共有するPFセル21とメモリセルMCとの間の、そのワード線WLの途中にゲート(φT)を設ける。そして、PFセル21のデータを読み出す際にはゲートを閉じ、メモリセルMCにアクセスする際にはゲートを開き、メモリセルMCに対するデータの読み出しもしくはデータの書き込みと同時に、PFセル21にも同様にデータの再書き込みが行われるようにする。
【0076】
こうすることによって、PFセル21とメモリセルMCとのデータ保持時間を同じに保つことができ、メモリセルMCのデータの劣化をより精度良く予測することが可能となる。
【0077】
この場合、データ補償動作を実施するごとに、そのワード線WLにつながるすべてのPFセル21のデータが読み出し/再書き込みされることになるため、たとえば図6に示すように、1つ以上の任意数に応じた行方向のセル列21a,21b,21c,21dと、各列のPFセル21に見合った数のPFセル・セレクトゲートSGとを設ける。
【0078】
そして、このPFセル・セレクトゲートSGをPFセル・セレクタCSによりそれぞれ制御して、データ補償動作を実施するごとに、各セル列21a,21b,21c,21dをローテーションさせるようにする。
【0079】
たとえば、遇数回目の“0”データのアクセスではセル列21aを選択し、遇数回目の“1”データのアクセスではセル列21bを選択し、奇数回目の“0”データのアクセスではセル列21cを選択し、奇数回目の“1”データのアクセスではセル列21dを選択して、それぞれ上述のデータ補償動作を行うようにする。
【0080】
このようにした場合、メモリセルMCのデータにより近い状態のPFセルのデータを用いて、メモリセルMCのデータの劣化を予測することが可能となる。
【0081】
図7は、上記PFセル・セレクタCSの構成例を示すものである。
【0082】
このPFセル・セレクタCSは、たとえば、強誘電体キャパシタからなる、2つのPFセル・アクセスカウンター用キャパシタPFCを有して構成されている。
【0083】
たとえば、上記図2に示したフローチャートにしたがってデータ補償動作を実施する場合、このPFセル・セレクタCSは、強誘電体メモリデバイスの電源が投入された後、任意の時間で、データ補償システム制御回路13からのPFセル・アドレスドライブセレクト信号“L”を受けることにより、PFセル・アクセスカウンター用キャパシタPFCの電位(ファーストシグナル)を2T2C動作により読み出す。
【0084】
そして、その読み出した電位をセンスアンプS/Aによって増幅した後、その増幅電位を、上記PFセル/セレクトゲートSGに印加する。
【0085】
これにより、遇数回目のアクセス用のセル列か、奇数回目のアクセス用のセル列のいずれか一方が選択されて、その選択されたセル列のPFセル21を用いて、上述のデータ補償動作が実施される。
【0086】
また、一連のデータ補償動作の終了にともなって、データ補償システム制御回路13からのPFセル・アドレスドライブセレクト信号(データ書き換え信号)“H”を受けることにより、PFセル・セレクタCSは、PFセル・アクセスカウンター用キャパシタPFCに上記ファーストシグナルを反転させた電位を書き込む。
【0087】
このように、PFセル・アクセスカウンター用キャパシタPFCの電位をデータ補償動作ごとに書き換えることにより、次回のデータ補償動作時には、今回選択されたセル列とは別のセル列が選択されることになる。
【0088】
なお、上記PFセル・セレクタCSとしては、2つのPFセル・アクセスカウンター用キャパシタPFCを用いて構成する場合に限らず、たとえば、メモリセルMCのキャパシタの電荷保持能力などに応じて、容易に変更することが可能である。
【0089】
また、PFセル・アクセスカウンター用キャパシタPFCは強誘電体キャパシタを用いて形成する必要はなく、特に、強誘電体キャパシタを用いて形成した場合には、データ補償動作ごとの書き換えに耐えられる程度に、メモリセルのキャパシタよりもデータ保持能力やデータ劣化耐性などを大きくする工夫が必要となる。
【0090】
(第7の実施形態)
図8は、この発明の第7の実施形態にかかる強誘電体メモリデバイスの構成例を示すものである。なお、ここでは、メモリセルのアクセス時にワード線の電位が上がった経歴からメモリセルのデータの劣化を予測する、所謂、ワード線型PFセル方式について説明する。
【0091】
この方式の場合、メモリセルMCのトランスファゲート(選択トランジスタ)に使用されるワード線WLにPFセル21がそれぞれ接続され、ワード線WLの電位がPFセル21に書き込まれるように構成されている。
【0092】
また、ワード線WLとPFセル21との間にはゲートφTがそれぞれ設けられ、データ補償動作時において、PFセル21のデータを読み出す際にはゲートφTが閉じられるようになっている。
【0093】
さらに、ワード線WLとPFセル・データ用ビット線PF−BLとの間には、PFセル・ビット線接続ゲートPF−Gが設けられている。
【0094】
また、Ref−BLはリファレンス電位用のビット線であり、PFセル21に強誘電体キャパシタを用いた場合には、以下のようなリファレンス電位が用いられる。
【0095】
たとえば、PFセル21の電気的特性がメモリセルMCよりも小さい場合には、メモリセルMCで保持されているデータを読み出す際に比較されるリファレンス電位と等しいか、それよりも大きな電位が、PFセル21のデータを比較する際のリファレンス電位として用いられる。
【0096】
また、PFセル21の電気的特性がメモリセルMCと等しい場合には、メモリセルMCで保持されているデータを読み出す際に比較されるリファレンス電位よりも、“1”,“0”データがともに不良になりやすい任意の電位が、PFセル21のデータを比較する際のリファレンス電位として用いられる。
【0097】
また、PFセル21の電気的特性がメモリセルMCよりも大きい場合には、PFセル21の電気的特性がメモリセルMCと等しい場合のリファレンス電位よりも、さらに、“1”,“0”データがともに不良になりやすい任意の電位が、PFセル21のデータを比較する際のリファレンス電位として用いられる。
【0098】
ここで、メモリセルMCのトランスファゲートが、たとえば4.2Vの高電位になることにより、メモリセルMCのキャパシタにデータを書き込むことが可能となる強誘電体メモリデバイスでは、任意のメモリセルMCにデータが書き込まれると、その任意のメモリセルMCとワード線WLを共有するPFセル21に“1”データが書き込まれる。
【0099】
すなわち、メモリセルMCのワード線WLに付属するPFセル21のデータが“1”の場合は最近アクセスされたことを意味し、データが“0”か、Failの場合はアクセスされた形跡が見あたらない、つまり、データの書き込みがされていないか、データの書き込みから長い時間がたって、メモリセルMCのデータが劣化している可能性を意味したものとなる。
【0100】
したがって、PFセル21のデータが“1”以外の、データが劣化している可能性のあるメモリセルMCに対してデータの再書き込みを行うことにより、そのメモリセルMCのデータを補償することが可能となる。
【0101】
なお、強誘電体キャパシタを用いるPFセル21はデータ読み出し動作がデータ破壊読み出し方式のため、1ワード線WLにつながるPFセル21が1つだけだと、PFセル21のデータの読み出しを行った際に、すべてのワード線WLのPFセル21がPassの場合にもデータの再書き込みが行われることになる。
【0102】
たとえば、前回アクセスされたPFセル21がPassだった場合に、PFセル21へのデータの再書き込みが行われることにより、前回アクセスされなかったメモリセルMCのデータを予測することが不可能となる。
【0103】
これを避けるために、1ワード線WLに2つ以上のPFセル21を接続し、かつ、PFセル・アクセスカウンターにより、PFセル21をアクセスするごとに切り換えるようにする。
【0104】
このように、2つ以上のPFセル21を、PFセル・アクセスカウンターにより切り換えるようにすることで、前回アクセスされたPFセル21はそのままで、前回アクセスされていないPFセル21のデータを読み出すことができるようになるため、メモリセルMCのデータにより近い状態の、PFセル21のデータを用いての劣化の予測が可能となる。
【0105】
1ワード線WLに多くのPFセル21を接続するとともに、アクセスカウンターを用いて、たとえば、メモリデバイスの電源がオン/オフされるごとに、ワード線WLの選択/非選択の状態を記憶するように構成した場合には、メモリセルMCのデータが劣化するのをより精度良く予測できるようになる。
【0106】
ただし、PFセル21の数を増やすと、PFセル21のメモリデバイスに占める割合が高くなって、チップ面積の増大などの弊害を招くため、メモリデバイスの能力を見極め、適切な数のPFセル21を配置することが必要である。
【0107】
図9は、強誘電体メモリデバイスにおいて、複数のPFセルとPFセル・アクセスカウンターとを設けるようにした場合の例を示すものである。
【0108】
たとえば、2つのPFセル21と1つのPFセル・アクセスカウンターPF−ACとを設け、それぞれのPFセル21によって、前回および前々回にアクセスされたPFセル21のデータを記憶するように構成されている。
【0109】
この場合、たとえば図7に示したように、PFセル・アクセスカウンター用のキャパシタPFCが2つならば、PFセル・アクセスカウンター用のキャパシタPFCに強誘電体キャパシタを用い、かつ、センスアンプとインバータ回路とを組み合わせることにより、簡単に実現できる。すなわち、メモリデバイスの電源がオン/オフされるごとに、PFセル・アクセスカウンター用のキャパシタPFCのH/Lのデータを切り換えて、PFセル・セレクトゲートSGを制御するように構成すれば良い。
【0110】
また、本実施形態においては、メモリセルMCのワード線WLとPFセル21とを、ゲートφTを介して、それぞれ接続するようにしているため、ワード線WLの容量が増えて、メモリデバイスの動作スピードが落ちるなどの弊害が起こる可能性がある。
【0111】
この場合、ワード線WLがアクセスされたことによってメモリセルMCへのデータの書き込みが行われ、このデータ書き込みの終了時からデータの劣化が始まるため、メモリセルMCに書き込まれたデータと、そのデータの経時変化による劣化の状態とを記憶することが重要である。
【0112】
したがって、ワード線WLの容量が増えるのを抑えるために、メモリセルMCのワード線WLとPFセル21とを接続せずに、メモリセルMCにデータが書き込まれたことと、データの経時変化による劣化の状態とを、PFセルに記憶する方式としても良い。
【0113】
特に、上記したワード線型PFセル方式の場合においては、強誘電体メモリデバイスの電源の投入後に、どのメモリセル(ワード線)がアクセスされたかを検出して、アクセスされていないワード線を選択してデータの再書き込みを行う方式とすることもできる。
【0114】
上記したように、メモリセルで保持されているデータの劣化を予測できるようにしている。
【0115】
すなわち、PFセルで保持されているデータの劣化を判定することにより、メモリセルで保持されているデータの劣化を擬似的(間接的)にモニタできるようにしている。これにより、メモリセルで保持されているデータの劣化が予測される場合にのみ、データの再書き込みを実施することが可能となる。したがって、定常的にデータの再書き込みを行わずに済み、メモリセルに与える疲労などの影響を最小限に抑えつつ、メモリセルで保持されているデータを確実に補償できるようになるものである。
【0116】
特に、PFセルを、メモリセルと同じ材料、同じ規格(同一形状、かつ、同一寸法)、同じ工程により同時に形成するようにした場合には、それらを異ならせるようにした場合に問題となる製造プロセス上の不良を回避できる。
【0117】
しかも、PFセルのデータが、メモリセルのデータと同じ条件で劣化することになるため、メモリセルのデータ保持特性の経時変化を忠実にモニタできる。
【0118】
また、PFセルをメモリセルと同じ材料を用いて形成するようにした場合において、PFセルのキャパシタの容量や電荷保持能力を大きくし、メモリセルよりもPFセルのデータ保持特性を高めるようにした場合には、強誘電体の安定した特性が得られるとともに、リファレンス電位の幅を荒く設定することが可能となり、回路の設計もより容易となる。
【0119】
逆に、メモリセルよりもPFセルのデータ保持特性を下げるようにした場合には、PFセルが不良になりやすくなるようにリファレンス電位の設定を調整する必要がなくなるため、劣化の判定が単一のリファレンス電位により可能となる。
【0120】
また、PFセルをメモリセルの列方向に配置するようにした場合には、PFセルのデータ読み出し時にメモリセルのワード線が選択されないので、データの再書き込みによる疲労からメモリセルを保護できる。
【0121】
また、PFセルをメモリセルの行方向に配置するようにした場合には、メモリセルのワード線を、ゲートを介してPFセルのワード線と共有させることにより、メモリセルに疲労などの影響を与えることなく、PFセルのデータを読み出すことが可能となる。
【0122】
また、メモリセルのアクセス時には、対の選択トランジスタに高電位がかかるため、これを利用して、前回のアクセスからの時間の経過を検出することによっても、同様に、メモリセルのデータの劣化を予測することが可能である。
【0123】
なお、上述した各実施形態においては、いずれも、PFセルのキャパシタを強誘電体により形成した場合について説明したが、これに限らず、強誘電体以外の材料を用いて形成すことも可能である。PFセルのキャパシタを、強誘電体以外の材料を用いて形成するようにした場合、材料によっては、メモリセルのキャパシタと同一材料を用いる場合よりも感度良く、メモリセルのデータの劣化を予測することが可能となる。
【0124】
また、ビット線にかかる負担を軽くする目的で、PFセルに転送ゲート用のトランジスタを設けるようにしたが、転送ゲート用のトランジスタは省略することもできる。
【0125】
さらに、“1”,“0”データの劣化特性がほぼ同じと仮定して、“1”,“0”データ用にPFセルをそれぞれ用意したが、強誘電体メモリデバイスの特性により、“1”,“0”データのデータ保持特性に偏りがある場合には、いずれか一方のデータ用のPFセルのみを用意するようにしてもかなわない。
【0126】
その他、この発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【0127】
【発明の効果】
以上、詳述したようにこの発明によれば、データの再書き込みによる記憶素子の疲労を防止しつつ、保持データの劣化を抑制でき、データ保持特性の経時的変化による保持データの消失を未然に防ぐことが可能な不揮発性メモリを提供できる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態にかかる強誘電体メモリデバイスの回路構成例を示す概略図。
【図2】同じく、図1に示した強誘電体メモリデバイスにおける、データ補償動作にかかる処理の流れを説明するために示すフローチャート。
【図3】同じく、図1に示した強誘電体メモリデバイスにおける、データ補償動作にかかる処理の他の流れを説明するために示すフローチャート。
【図4】この発明の第4の実施形態にかかる強誘電体メモリデバイスの、PFセルの他の配置例を示す概略構成図。
【図5】この発明の第5の実施形態にかかり、PFセルをメモリセルの行方向に配置するようにした場合を例に示す強誘電体メモリデバイスの概略構成図。
【図6】この発明の第6の実施形態にかかり、PFセルをメモリセルの行方向に配置するようにした場合の他の例を示す強誘電体メモリデバイスの概略構成図。
【図7】図6に示した強誘電体メモリデバイスで用いられるPFセル・セレクタの構成例を示す概略図。
【図8】この発明の第7の実施形態にかかる強誘電体メモリデバイスを、ワード線型PFセル方式とした場合を例に示す概略構成図。
【図9】複数回のアクセスを記憶できるように構成した場合を例に示す、強誘電体メモリデバイスの概略構成図。
【符号の説明】
11…メモリセル領域
11a…センスアンプ
12…PFセル領域
12a…センスアンプ
13…データ補償システム制御回路
14…PFセルデータ判定回路
15…データ書き込み制御回路
16…メモリ制御プロセッサ
21…PFセル
21a,21b,21c,21d…セル列
WL…ワード線
BL…ビット線
T…転送ゲート用のトランジスタ
C…強誘電体キャパシタ
MC…メモリセル
φT…ゲート
SG…PFセル・セレクトゲート
CS…PFセル・セレクタ
PFC…PFセル・アクセスカウンター用キャパシタ
PF−BL…PFセル・データ用ビット線
PF−G…PFセル・ビット線接続ゲート
Ref−BL…リファレンス電位用のビット線
PF−AC…PFセル・アクセスカウンター
Claims (20)
- データを保持するための、第1の強誘電体キャパシタを有する記憶素子と、
この記憶素子で保持されている前記データの劣化をモニタするための、前記第1の強誘電体キャパシタとは電気的特性が異なる第2の強誘電体キャパシタを有するモニタ素子と
を具備し、
前記モニタ素子によって、前記データの劣化がモニタされた際に前記データの再書き込みを行うことにより、前記記憶素子で保持されている前記データを補償するようにしたことを特徴とする不揮発性メモリ。 - 前記モニタ素子の出力をもとに、前記データの劣化を予測する判定回路と、
この判定回路の結果にしたがって、データ書き込み回路に対して、前記データの再書き込みを指示する制御回路と
を、さらに具備したことを特徴とする請求項1に記載の不揮発性メモリ。 - 第1のデータを保持するための、第1の強誘電体キャパシタを有する第1の記憶素子と、
第2のデータを保持するための、前記第1の強誘電体キャパシタとは電気的特性が異なる第2の強誘電体キャパシタを有する第2の記憶素子と、
この第2の記憶素子で保持されている前記第2のデータをもとに、前記第1の記憶素子で保持されている前記第1のデータの劣化を予測する判定回路と、
この判定回路の結果にしたがって、データ書き込み回路に対して、前記第1の記憶素子で保持されている前記第1のデータの再書き込みを指示する制御回路と
を具備したことを特徴とする不揮発性メモリ。 - 前記判定回路は、前記第2の記憶素子で保持されている前記第2のデータを参照電位と比較し、その大小関係から、前記第1の記憶素子で保持されている前記第1のデータの劣化を予測することを特徴とする請求項3に記載の不揮発性メモリ。
- 前記第2の記憶素子は、前記第1の記憶素子とは異なる規格により、前記第1の記憶素子よりも大きなデータ保持特性が得られるように設計されてなることを特徴とする請求項3または4に記載の不揮発性メモリ。
- 前記参照電位は、前記第1,第2の記憶素子で保持されている前記第1,第2のデータが2値の高電位の電荷である場合には前記第1の記憶素子で保持されている前記第1のデータを読み出す際に比較される基準電位よりも低く、前記第1,第2のデータが2値の低電位の電荷である場合には前記基準電位よりも高く設定されることを特徴とする請求項4に記載の不揮発性メモリ。
- 前記第2の記憶素子は、前記第1の記憶素子とは異なる規格により、前記第1の記憶素子よりも小さなデータ保持特性が得られるように設計されてなることを特徴とする請求項3または4に記載の不揮発性メモリ。
- 前記参照電位は、前記第1,第2の記憶素子で保持されている前記第1,第2のデータが2値の高電位の電荷である場合には前記第1の記憶素子で保持されている前記第1のデータを読み出す際に比較される基準電位と同等か、それよりも低く、前記第1,第2のデータが2値の低電位の電荷である場合には前記基準電位と同等か、それよりも高く設定されることを特徴とする請求項4に記載の不揮発性メモリ。
- 前記第2の記憶素子は、前記第1の記憶素子に隣接して設けられ、かつ、前記第1の記憶素子とでデータ線が共有されてなることを特徴とする請求項3に記載の不揮発性メモリ。
- 前記第2の記憶素子は行方向に複数設けられ、行方向選択線単位で順番に選択されることを特徴とする請求項9に記載の不揮発性メモリ。
- マトリクス状に複数の前記第1の記憶素子が配置され、列方向にそれぞれ前記第2の記憶素子が設けられてなることを特徴とする請求項9または10に記載の不揮発性メモリ。
- 前記第2の記憶素子は、前記第1の記憶素子に隣接して設けられ、かつ、前記第1の記憶素子とで行方向選択線が共有されてなることを特徴とする請求項3に記載の不揮発性メモリ。
- 前記第2の記憶素子は、ゲートを介して、前記行方向選択線と接続されていることを特徴とする請求項12に記載の不揮発性メモリ。
- 前記第2の記憶素子は列方向に複数設けられ、データ線単位で順番に選択されることを特徴とする請求項12に記載の不揮発性メモリ。
- マトリクス状に複数の前記第1の記憶素子が配置され、行方向にそれぞれ前記第2の記憶素子が設けられてなることを特徴とする請求項12、13または14に記載の不揮発性メモリ。
- 前記制御回路は、通常の動作が行われる前に、一連の動作が実行されるように制御することを特徴とする請求項2または3に記載の不揮発性メモリ。
- 前記制御回路は、通常の動作が行われた後に、一連の動作が実行されるように制御することを特徴とする請求項2または3に記載の不揮発性メモリ。
- 前記第2の記憶素子で保持される前記第2のデータは、行方向選択線の電位であることを特徴とする請求項4に記載の不揮発性メモリ。
- 前記第2の記憶素子が、前記第1の記憶素子とは異なる規格により、大きなデータ保持特性が得られるように設計されてなるとき、前記参照電位は、前記第1,第2の記憶素子で保持されている前記第1,第2のデータが2値の高電位の電荷である場合には前記第1の記憶素子で保持されている前記第1のデータを読み出す際に比較される基準電位よりも低く、前記第1,第2のデータが2値の低電位の電荷である場合には前記基準電位よりも高く設定されることを特徴とする請求項18に記載の不揮発性メモリ。
- 前記第2の記憶素子が、前記第1の記憶素子とは異なる規格により、小さなデータ保持特性が得られるように設計されてなるとき、前記参照電位は、前記第1,第2の記憶素子で保持されている前記第1,第2のデータが2値の高電位の電荷である場合には前記第1の記憶素子で保持されている前記第1のデータを読み出す際に比較される基準電位と同等か、それよりも低く、前記第1,第2のデータが2値の低電位の電荷である場合には前記基準電位と同等か、それよりも高く設定されることを特徴とする請求項18に記載の不揮発性メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000390964A JP3866511B2 (ja) | 2000-12-22 | 2000-12-22 | 不揮発性メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000390964A JP3866511B2 (ja) | 2000-12-22 | 2000-12-22 | 不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002197887A JP2002197887A (ja) | 2002-07-12 |
JP3866511B2 true JP3866511B2 (ja) | 2007-01-10 |
Family
ID=18857218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000390964A Expired - Fee Related JP3866511B2 (ja) | 2000-12-22 | 2000-12-22 | 不揮発性メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3866511B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11188415B2 (en) | 2018-12-11 | 2021-11-30 | Samsung Electronics Co., Ltd. | Memory system and operating method of memory system |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200527656A (en) * | 2004-02-05 | 2005-08-16 | Renesas Tech Corp | Semiconductor device |
JP4282612B2 (ja) | 2005-01-19 | 2009-06-24 | エルピーダメモリ株式会社 | メモリ装置及びそのリフレッシュ方法 |
JP2015046209A (ja) * | 2013-08-29 | 2015-03-12 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
-
2000
- 2000-12-22 JP JP2000390964A patent/JP3866511B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11188415B2 (en) | 2018-12-11 | 2021-11-30 | Samsung Electronics Co., Ltd. | Memory system and operating method of memory system |
Also Published As
Publication number | Publication date |
---|---|
JP2002197887A (ja) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8000163B2 (en) | Self refresh operation of semiconductor memory device | |
JP3730423B2 (ja) | 半導体記憶装置 | |
US20190088320A1 (en) | 2T1C Ferro-electric Random Access Memory Cell | |
US9548101B2 (en) | Retention optimized memory device using predictive data inversion | |
KR20180066380A (ko) | 가상 페일 생성기를 포함하는 메모리 장치 및 그것의 메모리 셀 리페어 방법 | |
US20080144351A1 (en) | Methods and systems for accessing a ferroelectric memory | |
US6522570B1 (en) | System and method for inhibiting imprinting of capacitor structures of a memory | |
US10802759B2 (en) | Memory system including memory device and memory controller, and operating method thereof | |
US7675767B2 (en) | Semiconductor memory device for achieving high reliability without increasing process complexity and cost | |
JP3966718B2 (ja) | 半導体記憶装置 | |
US7773406B2 (en) | Ferroelectric random access memory circuits for guarding against operation with out-of-range voltages | |
TWI457933B (zh) | 具有高寫入平行度之快閃記憶體的行多餘之新實施 | |
US10990317B2 (en) | Memory with automatic background precondition upon powerup | |
KR20180106982A (ko) | 스토리지 디바이스 및 스토리지 방법 | |
JP2004234827A (ja) | 破壊読出し型メモリおよびメモリ読出方法 | |
JP3866511B2 (ja) | 不揮発性メモリ | |
US8045357B2 (en) | Semiconductor memory device | |
JP2006228291A (ja) | 不揮発性半導体記憶装置 | |
US7092275B2 (en) | Memory device of ferro-electric | |
US20090067274A1 (en) | Memory device having an evaluation circuit | |
US11532358B2 (en) | Memory with automatic background precondition upon powerup | |
US20240079074A1 (en) | Memory device included in memory system and method for detecting fail memory cell thereof | |
US20230221871A1 (en) | Memory device and operating method thereof | |
US20030156446A1 (en) | Integrated memory circuit having storage capacitors which can be written to via word lines and bit lines | |
JP2020187804A (ja) | 半導体記憶装置のデータ読み出し方法および半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061005 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |