KR20130134609A - 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치 - Google Patents

패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치 Download PDF

Info

Publication number
KR20130134609A
KR20130134609A KR1020120058230A KR20120058230A KR20130134609A KR 20130134609 A KR20130134609 A KR 20130134609A KR 1020120058230 A KR1020120058230 A KR 1020120058230A KR 20120058230 A KR20120058230 A KR 20120058230A KR 20130134609 A KR20130134609 A KR 20130134609A
Authority
KR
South Korea
Prior art keywords
memory cell
write
switching unit
input
read
Prior art date
Application number
KR1020120058230A
Other languages
English (en)
Inventor
임상국
김동근
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120058230A priority Critical patent/KR20130134609A/ko
Priority to US13/590,648 priority patent/US8854907B2/en
Publication of KR20130134609A publication Critical patent/KR20130134609A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 반도체 장치에 관한 것으로, 더욱 상세하게는 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 메모리 장치에 관한 것이다. 상기 반도체 장치는, 메모리 셀; 상기 메모리 셀에 프로그램될 데이터 또는 상기 메모리 셀에 인가될 쓰기 전류를 외부 장치로부터 입력 받고, 상기 메모리 셀로부터 독출된 데이터 또는 상기 메모리 셀로부터 흐르는 셀 전류를 외부 장치로 출력하는 데이터 패드; 및 테스트 동작 시, 상기 메모리 셀과 상기 데이터 패드가 직접 연결되도록 경로를 설정하는 경로 전환 유닛을 포함한다.

Description

패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치{SEMICONDUCTOR DEVICE CAPABLE OF APPLYING AND MEASURING CURRENT THROUGH PAD}
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치는 일반적으로 휘발성 메모리 장치와 불휘발성 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원이 차단될 때 저장된 데이터를 잃지만, 불휘발성 메모리 장치는 전원이 차단되더라도 저장된 데이터를 보존할 수 있다. 불휘발성 메모리 장치는 다양한 형태의 메모리 셀을 포함한다.
불휘발성 메모리 장치는 메모리 셀의 구조에 따라 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric RAM: FRAM), 티엠알(Tunneling Magneto-Resistive: TMR) 막을 이용한 마그네틱 램(Magnetic RAM: MRAM), 그리고 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 메모리 장치(phase change memory device) 등으로 구분될 수 있다. 특히, 상 변화 메모리 장치는 온도 변화에 따른 상 변화, 즉, 저항 변화를 이용한 불휘발성 메모리 장치이다. 그러한 까닭에, 상 변화 메모리 장치는 가변 저항 메모리 장치(variable resistance memory device)라고도 불린다.
상 변화 메모리 장치의 메모리 셀은 상 변화 물질, 예를 들면, 게르마늄(Ge)-안티몬(Sb)-텔루르(Te) 혼합물(GST)인 칼코겐 화합물(이하, "GST 물질"이라 칭함)로 구성된다. GST 물질은 비교적 높은 저항율(resistivity)을 나타내는 비정질 상태(amorphous state)와 비교적 낮은 저항율을 나타내는 결정 상태(crystalline state)를 갖는다. 상 변화 메모리 장치의 메모리 셀은 비정질 상태에 대응하는 데이터 '1'과 결정 상태에 대응하는 데이터 '0'을 저장할 수 있다. 상 변화 메모리 장치의 메모리 셀은 GST 물질을 가열함으로써 비정질 상태 또는 결정 상태 각각에 대응하는 데이터가 프로그램된다. 예를 들면, GST 물질을 가열하기 위한 전류의 크기 및 전류가 인가되는 시간을 조절하여 GST 물질의 비정질 상태 또는 결정 상태를 제어할 수 있다.
상술한 바와 같이, 상 변화 메모리 장치의 메모리 셀은 인가되는 쓰기 전류에 의해서 그 상태가 변경된다. 또한, 상 변화 메모리 장치의 메모리 셀은 인가되는 전류를 얼마나 도통시킬 수 있는지의 여부에 따라 그 상태가 판별된다. 상 변화 메모리 장치의 쓰기 동작 시, 쓰기 드라이버 및 주변 회로의 영향으로 인해서 쓰기 전류에 변형이 생기면 메모리 셀의 저항 분포가 예상치 못하게 형성될 수 있다. 상 변화 메모리 장치의 읽기 동작 시, 감지 증폭기 및 주변 회로의 영향으로 인해서 센싱 전류에 변형이 생기면 메모리 셀의 저항 분포를 정확하게 감지할 수 없다. 이러한 이유로 메모리 셀에 대한 테스트가 정확하게 수행될 수 없는 문제점이 발생한다.
상 변화 메모리 장치의 테스트 동작에 있어서, 관련 회로의 영향을 배제시키고 메모리 셀에 쓰기 전류를 인가하거나 메모리 셀의 센싱 전류를 감지할 수 있는 방안이 요구되는 실정이다.
본 발명의 실시 예는 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 반도체 장치는, 메모리 셀; 상기 메모리 셀에 프로그램될 데이터 또는 상기 메모리 셀에 인가될 쓰기 전류를 외부 장치로부터 입력 받고, 상기 메모리 셀로부터 독출된 데이터 또는 상기 메모리 셀로부터 흐르는 셀 전류를 외부 장치로 출력하는 데이터 패드; 및 테스트 동작 시, 상기 메모리 셀과 상기 데이터 패드가 직접 연결되도록 경로를 설정하는 경로 전환 유닛을 포함한다.
본 발명의 실시 예에 따르면, 관련 회로의 영향을 배제시키고 메모리 셀에 쓰기 전류를 인가하거나 메모리 셀의 센싱 전류를 감지할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 예시적으로 보여주기 위한 블럭도이다.
도 2는 테스트 동작 시 메모리 셀에 쓰기 전류를 인가하는 방법을 예시적으로 보여주기 위한 회로도이다.
도 3은 테스트 동작 시 메모리 셀의 셀 전류를 외부로 출력하는 방법을 예시적으로 보여주기 위한 회로도이다.
도 4는 본 발명의 다른 실시 예에 따른 경로 전환 유닛의 변형 예를 보여주기 위한 회로도이다.
도 5는 도 1의 메모리 셀의 기억 소자를 설명하기 위한 도면이다.
도 6 및 도 7은 도 1의 메모리 셀을 예시적으로 보여주는 회로도이다.
도 8은 도 5에 도시된 상 변화 물질의 특성을 설명하기 위한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 반도체 메모리 장치를 예시적으로 보여주기 위한 블럭도이다. 이하에서, 반도체 메모리 장치(100)는 온도 변화에 따른 저항 변화, 즉, 상 변화를 이용한 상 변화 메모리 장치인 것을 예로 들어 설명할 것이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 회로(140), 입력/출력 버퍼 회로(150), 제어 로직(160) 및 경로 전환 유닛(170)을 포함한다.
메모리 셀 어레이(110)는 비트 라인들(BL0~BLn) 및 워드 라인들(WL0~WLm)의 교차 영역에 배열된 복수의 메모리 셀들을 포함한다. 예시적으로, 각각의 메모리 셀(MC)은 기억 소자와 선택 소자를 포함하는 상 변화 메모리 셀로 구성될 수 있다. 이러한 메모리 셀(MC)은 도 5 내지 도 8을 통해 상세히 설명될 것이다.
행 디코더(120)는 제어 로직(160)의 제어에 따라 동작한다. 행 디코더(120)는 워드 라인들(WL0~WLm)을 통해서 메모리 셀 어레이(110)와 연결된다. 행 디코더(120)는 외부에서 입력된 어드레스(ADDR)를 디코딩하도록 구성된다. 행 디코더(120)는 디코딩 결과에 따라 선택된 워드 라인으로 선택 전압을, 비선택된 워드 라인으로 비선택 전압을 제공한다.
열 디코더(130)는 제어 로직(160)의 제어에 따라 동작한다. 열 디코더(130)는 비트 라인들(BL0~BLn)을 통해서 메모리 셀 어레이(110)와 연결된다. 열 디코더(130)는 어드레스(ADDR)를 디코딩하도록 구성된다. 열 디코더(130)는 디코딩 결과에 따라 비트 라인(BL)과 데이터 읽기/쓰기 회로(140)를 전기적으로 연결하도록 구성된다.
데이터 읽기/쓰기 회로(140)는 제어 로직(160)의 제어에 따라 동작한다. 데이터 읽기/쓰기 회로(140)는 쓰기 드라이버(141)와 감지 증폭기(145)를 포함한다.
쓰기 드라이버(141)는 쓰기 드라이버 제어 신호, 예를 들면, 쓰기 드라이버 활성화 신호에 응답하여 비트 라인(BL)으로 쓰기 전류를 제공하도록 구성된다. 예를 들면, 쓰기 드라이버(141)는 선택된 메모리 셀(MC)에 데이터 “1” 또는 데이터 “0”을 프로그램하기 위한 전류를 제공할 수 있다.
쓰기 드라이버(141)는 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 비활성화될 것이다. 즉, 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 비트 라인(BL)으로 인가되는 쓰기 전류는 쓰기 드라이버(141)를 통해 제공되지 않는다. 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 비트 라인(BL)으로 인가되는 쓰기 전류는 데이터 패드(DQ)를 통해 외부로부터 제공된다. 이는 이후 상세히 설명될 것이다.
감지 증폭기(145)는 읽기 동작 또는 검증 읽기 동작 시 감지 증폭기 제어 신호, 예를 들면, 감지 증폭기 활성화 신호에 응답하여 선택된 메모리 셀(MC)에 저장된 데이터를 읽어내도록 구성된다. 감지 증폭기(145)는 선택된 메모리 셀(MC)로부터 흐르는 셀 전류(또는 전압)와 기준 전류(또는 전압)의 차이를 감지한다. 그리고 감지 증폭기(145)는 감지 결과로부터 메모리 셀(MC)에 저장된 데이터를 판별한다.
감지 증폭기(145)는 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 비활성화될 것이다. 즉, 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 선택된 메모리 셀(MC)로부터 흐르는 셀 전류는 감지 증폭기(145)에 의해서 감지되지 않는다. 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 선택된 메모리 셀(MC)로부터 흐르는 셀 전류는 데이터 패드(DQ)를 통해 외부로 출력된다. 이는 이후 상세히 설명될 것이다.
입력/출력 버퍼 회로(150)는 외부 장치(예를 들면, 메모리 컨트롤러, 메모리 인터페이스, 호스트 장치, 테스트 장비 등)로부터 데이터를 입력 받거나, 외부 장치로 데이터를 출력하도록 구성된다. 이를 위해서 입력/출력 버퍼 회로(150)는 데이터 래치 회로 및 출력 드라이빙 회로를 포함할 수 있다. 입력/출력 버퍼 회로(150)는 데이터 패드(DQ)를 통해 외부로부터 데이터를 입력 받거나, 외부로 데이터를 출력한다. 여기에서, 데이터 패드(DQ)는 데이터의 입력 및 출력을 위한 패드이다. 본 발명의 실시 예에 따르면, 데이터 패드(DQ)는 외부로부터 제공되는 쓰기 전류를 입력 받거나, 메모리 셀(10)로부터 흐르는 셀 전류를 출력하기 위해 사용된다.
제어 로직(160)은 외부 장치로부터 제공된 명령에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 예를 들면, 제어 로직(160)은 반도체 메모리 장치(100)의 읽기, 쓰기(또는 프로그램), 소거 동작을 제어할 것이다. 예시한 바와 같이, 반도체 메모리 장치(100)가 상 변화 메모리 장치로 구성되는 경우에, 소거 동작은 메모리 셀이 비정질 상태를 갖도록 프로그램하는 동작을 의미할 수 있다.
제어 로직(160)은 테스트 모드 명령에 응답하여 쓰기 드라이버(141) 및 감지 증폭기(145)가 비활성화되도록 제어한다. 제어 로직(160)은 테스트 모드 명령에 응답하여 경로 전환 유닛(170)이 활성화되도록 제어한다. 이를 위해 제어 로직(160)은 테스트 모드 동작 시 경로 전환 유닛 활성화 신호(TM)를 경로 전환 유닛(170)에 제공할 것이다.
경로 전환 유닛(170)은 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 데이터 패드(DQ)를 통해 입력된 쓰기 전류(또는 전압)가 메모리 셀(MC)에 직접 인가되도록 경로를 설정한다. 이 경우, 경로 전환 유닛(170)은 데이터 패드(DQ)를 통해 입력된 쓰기 전류(또는 전압)가 쓰기 드라이버(141) 및 감지 증폭기(145)를 우회하여 메모리 셀(MC)로 전달되도록 경로를 설정할 수 있다. 경로 전환 유닛(170)은 반도체 메모리 장치(100)가 테스트 모드로 동작하는 동안 메모리 셀(MC)로부터 흐르는 셀 전류가 데이터 패드(DQ)를 통해 외부로 출력되도록 경로를 설정한다. 이 경우, 경로 전환 유닛(170)은 메모리 셀(MC)로부터 흐르는 셀 전류가 감지 증폭기(145)를 우회하여 데이터 패드(DQ)로 전달되도록 경로를 설정할 수 있다. 이러한 경로 전환 유닛(170)의 구성 및 동작은 도 2 내지 도 4를 참조하여 상세히 설명될 것이다.
도 2는 테스트 동작 시 메모리 셀에 쓰기 전류를 인가하는 방법을 예시적으로 보여주기 위한 회로도이다. 도 2를 참조하면, 경로 전환 유닛(170A)은 감지 증폭기(145)와 입력/출력 버퍼 회로(150) 사이에 연결된다. 경로 전환 유닛(170A)은 제 1 스위칭부(SW1A) 및 제 2 스위칭부(SW2A)를 포함한다.
제 1 스위치부(SW1A)는 감지 증폭기(145)와 읽기용 글로벌 데이터 라인(RGIO) 사이에 연결된다. 여기에서, 읽기용 글로벌 데이터 라인(RGIO)은 일반적인 글로벌 데이터 입출력 라인(GIO) 중에서 읽기 동작을 위해 사용되는 라인을 의미한다. 제 1 스위칭부(SW1A)는 테스트 모드 동작 시 제공되는 경로 전환 유닛 활성화 신호(TM)에 응답하여 동작한다. 제 1 스위칭부(SW1A)는 경로 전환 유닛 활성화 신호(TM)에 응답하여 센싱 노드(ND_S)와 읽기용 글로벌 데이터 라인(RGIO)을 연결한다. 여기에서, 센싱 노드(ND_S)는 비트 라인(또는 글로벌 비트 라인(GBL))과 감지 증폭기(145)가 서로 연결되는 노드를 의미한다.
제 2 스위칭부(SW2A)는 읽기용 글로벌 데이터 라인(RGIO)과 입력/출력 버퍼 회로(150) 사이에 연결된다. 제 2 스위칭부(SW2A)는 경로 전환 유닛 활성화 신호(TM)에 응답하여 읽기용 글로벌 데이터 라인(RGIO)과 데이터 패드(DQ)를 연결한다.
이러한 경로 전환 유닛(170A)의 구성에 따르면, 데이터 패드(DQ)를 통해 외부로부터 제공되는 쓰기 전류는 관련 회로(즉, 쓰기 드라이버(141), 감지 증폭기(145), 입력/출력 버퍼 회로(150))를 거치지 않고 메모리 셀(10)에 직접 인가될 수 있다. 예를 들면, 데이터 패드(DQ)를 통해 제공된 쓰기 전류는 제 2 스위칭부(SW2A)에 의해서 입력/출력 버퍼 회로(150)를 우회하여 읽기용 글로벌 데이터 라인(RGIO)으로 전달될 수 있다. 그리고 읽기용 글로벌 데이터 라인(RGIO)으로 전달된 쓰기 전류는 제 1 스위칭부(SW1A)에 의해서 감지 증폭기(145)를 우회하여 비트 라인(BL) 그리고 메모리 셀(10)로 전달될 수 있다. 본 발명의 실시 예에 따르면, 반도체 메모리 장치(도 1의 100)의 테스트 동작 시 관련 회로의 영향을 배제시키고 메모리 셀에 쓰기 전류를 직접 인가할 수 있다.
도 3은 테스트 동작 시 메모리 셀의 셀 전류를 외부로 출력하는 방법을 예시적으로 보여주기 위한 회로도이다. 도 2가 쓰기 테스트 동작을 설명하고 있는 반면 도 3은 읽기 테스트 동작을 설명한다는 차이점이 있다. 따라서, 도 2와 도 3에 도시된 구성은 동일할 것이다. 그러므로 설명의 간략화를 위해서 상세한 설명은 생략될 것이다.
도 2에서 설명된 바와 동일하게, 제 1 스위칭부(SW1A)는 경로 전환 유닛 활성화 신호(TM)에 응답하여 센싱 노드(ND_S)와 읽기용 글로벌 데이터 라인(RGIO)을 연결한다. 그리고 제 2 스위칭부(SW2A)는 경로 전환 유닛 활성화 신호(TM)에 응답하여 읽기용 글로벌 데이터 라인(RGIO)과 데이터 패드(DQ)를 연결한다.
이러한 경로 전환 유닛(170A)의 구성에 따르면, 메모리 셀(10)로부터 흐르는 셀 전류는 관련 회로(즉, 감지 증폭기(145), 입력/출력 버퍼 회로(150))를 거치지 않고 데이터 패드(DQ)로 출력될 수 있다. 예를 들면, 메모리 셀(10)로부터 흐르는 셀 전류는 제 1 스위칭부(SW1A)에 의해서 감지 증폭기(145)를 우회하여 읽기용 글로벌 데이터 라인(RGIO)으로 전달될 수 있다. 그리고 읽기용 글로벌 데이터 라인(RGIO)으로 전달된 셀 전류는 제 2 스위칭부(SW2A)에 의해서 입력/출력 버퍼 회로(150)를 우회하여 데이터 패드(DQ)로 전달될 수 있다. 본 발명의 실시 예에 따르면, 반도체 메모리 장치(도 1의 100)의 테스트 동작 시 관련 회로의 영향이 배제된 셀 전류가 외부로 출력될 수 있다.
한편, 메모리 셀(10)로부터 셀 전류가 흐르게 하기 위해서, 감지 증폭기(145)의 일반적인 독출 동작과 같이 데이터 패드(DQ)를 통해 독출 동작을 위한 전류(또는 전압)가 제공될 수 있음은 잘 이해될 것이다.
도 4는 본 발명의 다른 실시 예에 따른 경로 전환 유닛의 변형 예를 보여주기 위한 회로도이다. 도 4를 참조하면, 경로 전환 유닛(170B)은 쓰기 드라이버(141)와 입력/출력 버퍼 회로(150) 사이에 연결된다. 경로 전환 유닛(170B)은 제 1 스위칭부(SW1B) 및 제 2 스위칭부(SW2B)를 포함한다.
제 1 스위치부(SW1B)는 쓰기 드라이버(141)와 쓰기용 글로벌 데이터 라인(WGIO) 사이에 연결된다. 여기에서, 쓰기용 글로벌 데이터 라인(WGIO)은 일반적인 글로벌 데이터 입출력 라인(GIO) 중에서 쓰기 동작에 사용되는 라인을 의미한다. 제 1 스위칭부(SW1B)는 테스트 모드 동작 시 제공되는 경로 전환 유닛 활성화 신호(TM)에 응답하여 동작한다. 제 1 스위칭부(SW1B)는 경로 전환 유닛 활성화 신호(TM)에 응답하여 드라이빙 노드(ND_D)와 쓰기용 글로벌 데이터 라인(WGIO)을 연결한다. 여기에서, 드라이빙 노드(ND_D)는 비트 라인(또는 글로벌 비트 라인(GBL))과 쓰기 드라이버(141)가 서로 연결되는 노드를 의미한다.
제 2 스위칭부(SW2B)는 쓰기용 글로벌 데이터 라인(WGIO)과 입력/출력 버퍼 회로(150) 사이에 연결된다. 제 2 스위칭부(SW2B)는 경로 전환 유닛 활성화 신호(TM)에 응답하여 쓰기용 글로벌 데이터 라인(WGIO)과 데이터 패드(DQ)를 연결한다.
이러한 경로 전환 유닛(170B)의 구성에 따르면, 데이터 패드(DQ)를 통해 외부로부터 제공되는 쓰기 전류는 관련 회로(즉, 쓰기 드라이버(141), 입력/출력 버퍼 회로(150))를 거치지 않고 메모리 셀(10)에 직접 인가될 수 있다. 예를 들면, 데이터 패드(DQ)를 통해 제공된 쓰기 전류는 제 2 스위칭부(SW2B)에 의해서 입력/출력 버퍼 회로(150)를 우회하여 쓰기용 글로벌 데이터 라인(WGIO)으로 전달될 수 있다. 그리고 쓰기용 글로벌 데이터 라인(WGIO)으로 전달된 쓰기 전류는 제 1 스위칭부(SW1B)에 의해서 쓰기 드라이버(141)를 우회하여 비트 라인(BL) 그리고 메모리 셀(10)로 전달될 수 있다.
이러한 경로 전환 유닛(170B)의 구성에 따르면, 메모리 셀(10)로부터 흐르는 셀 전류는 관련 회로(즉, 쓰기 드라이버(141), 감지 증폭기(145), 입력/출력 버퍼 회로(150))를 거치지 않고 데이터 패드(DQ)로 출력될 수 있다. 예를 들면, 메모리 셀(10)로부터 흐르는 셀 전류는 제 1 스위칭부(SW1B)에 의해서 쓰기 드라이버(141)를 우회하여 쓰기용 글로벌 데이터 라인(WGIO)으로 전달될 수 있다. 그리고 쓰기용 글로벌 데이터 라인(WGIO)으로 전달된 셀 전류는 제 2 스위칭부(SW2B)에 의해서 입력/출력 버퍼 회로(150)를 우회하여 데이터 패드(DQ)로 전달될 수 있다.
본 발명의 실시 예에 따르면, 반도체 메모리 장치(도 1의 100)의 테스트 동작 시 관련 회로의 영향을 배제시키고 메모리 셀에 쓰기 전류를 직접 인가할 수 있다. 그리고 반도체 메모리 장치(100)의 테스트 동작 시 관련 회로의 영향이 배제된 셀 전류가 외부로 출력될 수 있다.
도 5는 도 1의 메모리 셀의 기억 소자를 설명하기 위한 도면이다. 가변 저항 메모리 장치(도 1의 100)의 메모리 셀은 기억 소자(memory element)와 선택 소자(selecting element)를 포함한다. 도 5에는 메모리 셀의 기억 소자가 간략히 도시되어 있다.
기억 소자(16)는 인가되는 전류(I)에 따라 가변적인 저항값을 갖는다. 따라서, 기억 소자(16)는 저항 소자라고도 불린다. 기억 소자(16)의 단면을 살펴보면, 기억 소자(16)는 상부 전극(11), 상 변화 물질(GST, 12), 컨택 플러그(CP, 13), 그리고 하부 전극(14)으로 구성된다.
상부 전극(11)은 비트 라인(BL)에 연결된다. 하부 전극(14)은 컨택 플러그(13)와 선택 소자(도시되지 않음) 사이에 연결된다. 컨택 플러그(13)는 도전성 물질(예를 들면, TiN 등)로 형성된다. 컨택 플러그(13)는 히터 플러그(heater plug)라고도 불린다. 상 변화 물질(12)은 상부 전극(11)과 컨택 플러그(13) 사이에 형성된다.
상 변화 물질(12)의 상태(phase)는 공급되는 전류의 크기 및 전류가 공급되는 시간 등에 따라 바뀌게 된다. 리셋 상태 또는 셋 상태에 대응하는 상 변화 물질의 상태는 도시된 바와 같이 비정질 양(amorphous volume, 15)에 의해서 결정된다. 비정질 상태(amorphous state)에서 결정 상태(crystal state)로 진행될수록 비정질 양(15)은 적어진다. 비정질 상태는 리셋 상태에, 결정 상태는 셋 상태에 대응한다. 상 변화 물질(12)은 형성되는 비정질 양(15)에 따라 가변되는 저항 값을 갖는다. 즉, 인가되는 전류에 따라 형성되는 상 변화 물질(12)의 비정질 양(15)에 의해서 기입되는 데이터가 결정된다.
도 6 및 도 7은 도 1의 메모리 셀을 예시적으로 보여주는 회로도이다. 도 6은 MOS 스위치 형(type) 선택 소자를 포함하는 상 변화 메모리 셀을, 도 7은 다이오드 스위치 형 선택 소자를 포함하는 상 변화 메모리 셀을 보여준다.
도 6을 참조하면, 메모리 셀(10)은 기억 소자(16)와 선택 소자(17)를 포함한다. 기억 소자(16)는 비트 라인(BL)과 선택 소자(17) 사이에 연결된다. 선택 소자(17)는 기억 소자(16)와 접지(GND) 사이에 연결된다. 선택 소자(17)의 게이트에는 워드 라인(WL)이 연결된다. 도 6에 있어서, 기억 소자(16)가 비트 라인(BL)과 선택 소자(17) 사이에 연결된 것을 도시하였지만, 선택 소자(17)가 비트 라인(BL)과 기억 소자(16) 사이에 연결될 수 있음은 잘 이해될 것이다.
기억 소자(16)는 도 5에서 설명된 기억 소자와 동일한 구성을 갖고 동일한 동작을 수행한다. 그러므로 상세한 설명은 생략될 것이다.
선택 소자(17)는 NMOS 트랜지스터(NT)로 구성된다. 메모리 셀(10)을 선택하기 위해서 워드 라인(WL)에 소정의 전압이 인가되면 NMOS 트랜지스터(NT)는 턴 온(turn on)된다. NMOS 트랜지스터(NT)가 턴 온되면 기억 소자(16)는 비트 라인(BL)을 통해 전류를 공급받는다.
도 7을 참조하면, 메모리 셀(10)은 기억 소자(16)와 선택 소자(18)를 포함한다. 기억 소자(16)는 비트 라인(BL)과 선택 소자(18) 사이에 연결된다. 선택 소자(18)는 기억 소자(16)와 워드 라인(WL) 사이에 연결된다.
기억 소자(16)는 도 5에서 설명된 기억 소자와 동일한 구성을 갖고 동일한 동작을 수행한다. 그러므로 상세한 설명은 생략될 것이다.
선택 소자(18)는 다이오드(D)로 구성된다. 다이오드(D)의 애노드(anode)에는 기억 소자(16)가 연결되고, 다이오드(D)의 캐소드(cathode)에는 워드 라인(WL)이 연결된다. 메모리 셀(10)을 선택하기 위해서 워드 라인(WL)에 접지 전압(GND)이 인가되면, 다이오드(D)의 애노드와 캐소드 사이의 전압 차가 변경된다. 다이오드(D)의 애노드와 캐소드 사이의 전압 차가 다이오드(D)의 문턱 전압보다 높아지면 다이오드(D)는 턴 온된다. 다이오드(D)가 턴 온되면 기억 소자(16)는 비트 라인(BL)을 통해 전류를 공급받는다.
도 8은 도 5에 도시된 상 변화 물질의 특성을 설명하기 위한 그래프이다. 도 8에 있어서, 참조 번호 'RST'는 상 변화 물질(GST)이 비정질 상태(즉, 리셋 상태)로 되기 위한 조건을 나타낸다. 그리고 참조 번호 'ST'는 상 변화 물질(GST)이 결정 상태(즉, 셋 상태)로 되기 위한 조건을 나타낸다.
상 변화 물질(GST)은 t1 시간 동안 용융 온도(melting temperature, Tm)보다 높은 온도로 가열된 뒤 급속히 냉각(quenching)되면 비정질 상태로 변화된다. 상 변화 물질(GST)이 비정질 상태로 변화되면, 메모리 셀(도 1의 10)은 데이터 '1'을 저장한다. 이와는 달리, 상 변화 물질(GST)은 t1 시간보다 긴 t2 시간 동안 결정화 온도(crystallization temperature, Tc)보다 높은 온도로 가열된 뒤 서서히 냉각되면 결정 상태로 변화된다. 여기에서, 결정화 온도(Tc)는 용융 온도(Tm)보다 낮은 온도이다. 상 변화 물질(GST)이 결정 상태로 변화되면, 메모리 셀(10)은 데이터 '0'을 저장한다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 반도체 메모리 장치
110 : 메모리 셀 어레이
120 : 행 디코더
130 : 열 디코더
141 : 쓰기 드라이버
145 : 감지 증폭기
150 : 입력/출력 버퍼 회로
160 : 제어 로직
170 : 경로 전환 유닛

Claims (15)

  1. 메모리 셀;
    상기 메모리 셀에 프로그램될 데이터 또는 상기 메모리 셀에 인가될 쓰기 전류를 외부 장치로부터 입력 받고, 상기 메모리 셀로부터 독출된 데이터 또는 상기 메모리 셀로부터 흐르는 셀 전류를 외부 장치로 출력하는 데이터 패드; 및
    테스트 동작 시, 상기 메모리 셀과 상기 데이터 패드가 직접 연결되도록 경로를 설정하는 경로 전환 유닛을 포함하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 메모리 셀에 저장된 데이터를 독출하도록 구성된 감지 증폭기; 및
    상기 데이터 패드를 통해 입력된 데이터를 버퍼링하거나, 상기 데이터 패드를 통해 출력되는 신호를 드라이빙하도록 구성된 입력/출력 버퍼 회로를 더 포함하되,
    상기 경로 전환 유닛은 상기 감지 증폭기와 상기 입력/출력 버퍼 회로 사이에 연결되는 반도체 장치.
  3. 제 2 항에 있어서,
    상기 감지 증폭기와 상기 입력/출력 버퍼 회로는 읽기용 글로벌 데이터 라인을 통해 서로 연결되되,
    상기 경로 전환 유닛은,
    상기 감지 증폭기와 상기 읽기용 글로벌 데이터 라인 사이에 연결되는 제 1 스위칭부; 및
    상기 읽기용 글로벌 데이터 라인과 상기 입력/출력 버퍼 회로 사이에 연결되는 제 2 스위칭부를 포함하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 제 1 스위칭부는 테스트 동작 시 상기 메모리 셀과 상기 읽기용 글로벌 데이터 라인이 직접 연결되도록 경로를 설정하고,
    상기 제 2 스위칭부는 테스트 동작 시 상기 읽기용 글로벌 데이터 라인과 상기 데이터 패드가 직접 연결되도록 경로를 설정하는 반도체 장치.
  5. 제 4 항에 있어서,
    쓰기 테스트 동작 시, 상기 외부 장치로부터 입력된 쓰기 전류는 상기 메모리 셀에 직접 인가되는 반도체 장치.
  6. 제 5 항에 있어서,
    상기 메모리 셀에 쓰기 전류를 인가하도록 구성된 쓰기 드라이버를 더 포함하되,
    상기 쓰기 드라이버는 상기 쓰기 테스트 동작 시 비활성화되는 반도체 장치.
  7. 제 4 항에 있어서,
    읽기 테스트 동작 시, 상기 셀 전류는 상기 데이터 패드를 통해 상기 외부 장치로 직접 출력되는 반도체 장치.
  8. 제 7 항에 있어서,
    상기 감지 증폭기는 상기 읽기 테스트 동작 시 비활성화되는 반도체 장치.
  9. 제 1 항에 있어서,
    상기 메모리 셀에 쓰기 전류를 제공하도록 구성된 쓰기 드라이버; 및
    상기 데이터 패드를 통해 입력된 데이터를 버퍼링하거나, 상기 데이터 패드를 통해 출력되는 신호를 드라이빙하도록 구성된 입력/출력 버퍼 회로를 더 포함하되,
    상기 경로 전환 유닛은 상기 쓰기 드라이버와 상기 입력/출력 버퍼 회로 사이에 연결되는 반도체 장치.
  10. 제 9 항에 있어서,
    상기 쓰기 드라이버와 상기 입력/출력 버퍼 회로는 쓰기용 글로벌 데이터 라인을 통해 서로 연결되되,
    상기 경로 전환 유닛은,
    상기 쓰기 드라이버와 상기 쓰기용 글로벌 데이터 라인 사이에 연결되는 제 1 스위칭부; 및
    상기 쓰기용 글로벌 데이터 라인과 상기 입력/출력 버퍼 회로 사이에 연결되는 제 2 스위칭부를 포함하는 반도체 장치.
  11. 제 10 항에 있어서,
    상기 제 1 스위칭부는 테스트 동작 시 상기 메모리 셀과 상기 쓰기용 글로벌 데이터 라인이 직접 연결되도록 경로를 설정하고,
    상기 제 2 스위칭부는 테스트 동작 시 상기 쓰기용 글로벌 데이터 라인과 상기 데이터 패드가 직접 연결되도록 경로를 설정하는 반도체 장치.
  12. 제 11 항에 있어서,
    쓰기 테스트 동작 시, 상기 외부 장치로부터 입력된 쓰기 전류는 상기 메모리 셀에 직접 인가되는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 쓰기 드라이버는 상기 쓰기 테스트 동작 시 비활성화되는 반도체 장치.
  14. 제 11 항에 있어서,
    읽기 테스트 동작 시, 상기 셀 전류는 상기 데이터 패드를 통해 상기 외부 장치로 직접 출력되는 반도체 장치.
  15. 제 14 항에 있어서,
    상기 메모리 셀에 저장된 데이터를 독출하도록 구성된 감지 증폭기를 더 포함하되,
    상기 감지 증폭기는 상기 읽기 테스트 동작 시 비활성화되는 반도체 장치.
KR1020120058230A 2012-05-31 2012-05-31 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치 KR20130134609A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120058230A KR20130134609A (ko) 2012-05-31 2012-05-31 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치
US13/590,648 US8854907B2 (en) 2012-05-31 2012-08-21 Semiconductor device for supplying and measuring electric current through a pad

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120058230A KR20130134609A (ko) 2012-05-31 2012-05-31 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치

Publications (1)

Publication Number Publication Date
KR20130134609A true KR20130134609A (ko) 2013-12-10

Family

ID=49670081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120058230A KR20130134609A (ko) 2012-05-31 2012-05-31 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치

Country Status (2)

Country Link
US (1) US8854907B2 (ko)
KR (1) KR20130134609A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140044123A (ko) * 2012-10-04 2014-04-14 삼성전자주식회사 데이터 경로 옵션기능을 갖는 반도체 메모리 장치
KR20140071824A (ko) * 2012-12-04 2014-06-12 에스케이하이닉스 주식회사 단선 불량 테스트 방법과 이를 이용한 반도체 메모리 장치
US10395733B2 (en) 2017-12-21 2019-08-27 Macronix International Co., Ltd. Forming structure and method for integrated circuit memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3215566B2 (ja) * 1994-01-31 2001-10-09 富士通株式会社 半導体記憶装置
US6052321A (en) * 1997-04-16 2000-04-18 Micron Technology, Inc. Circuit and method for performing test on memory array cells using external sense amplifier reference current
JP4282170B2 (ja) * 1999-07-29 2009-06-17 株式会社ルネサステクノロジ 半導体装置
KR100347069B1 (ko) * 2000-07-13 2002-08-03 삼성전자 주식회사 테스트기능을 가진 불휘발성 반도체메모리장치
JP2002074948A (ja) * 2000-08-28 2002-03-15 Mitsubishi Electric Corp 半導体集積回路装置
KR100671752B1 (ko) 2006-01-13 2007-01-19 삼성전자주식회사 반도체 메모리 장치의 웨이퍼 번인 테스트 전류 생성 방법및 이를 이용한 반도체 장치.
KR100895387B1 (ko) * 2007-10-16 2009-04-30 주식회사 하이닉스반도체 상 변화 메모리 장치
JP2009146495A (ja) * 2007-12-13 2009-07-02 Toshiba Corp Ｎａｎｄ型フラッシュメモリ
KR101047051B1 (ko) * 2009-05-20 2011-07-06 주식회사 하이닉스반도체 비휘발성 반도체 메모리 회로
KR101047052B1 (ko) * 2009-05-28 2011-07-06 주식회사 하이닉스반도체 상변화 메모리 장치 및 이를 위한 테스트 회로
KR20120113478A (ko) * 2011-04-05 2012-10-15 삼성전자주식회사 반도체 메모리 장치의 테스트 방법
KR101321481B1 (ko) * 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로

Also Published As

Publication number Publication date
US20130322164A1 (en) 2013-12-05
US8854907B2 (en) 2014-10-07

Similar Documents

Publication Publication Date Title
US8891323B2 (en) Semiconductor memory device capable of measuring write current and method for measuring write current
US8077496B2 (en) Nonvolatile memory device and method of driving the same
JP4861444B2 (ja) 可変抵抗素子のフォーミング方法
JP5520522B2 (ja) 相変化メモリ装置及びその読み出し方法
KR100674983B1 (ko) 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치
US7573758B2 (en) Phase-change random access memory (PRAM) performing program loop operation and method of programming the same
US20080043522A1 (en) Nonvolatile Semiconductor Memory Device and Phase Change Memory Device
JP5072564B2 (ja) 半導体記憶装置及びメモリセル電圧印加方法
US20120327708A1 (en) High-endurance phase change memory devices and methods for operating the same
US8488367B2 (en) Semiconductor memory device and method for controlling the same
US8194473B2 (en) Non-volatile semiconductor memory circuit
US8897058B2 (en) Nonvolatile memory apparatus and method for driving the same
JP6256718B2 (ja) 不揮発性半導体記憶装置
KR20100124895A (ko) 비휘발성 반도체 메모리 회로
WO2013132781A1 (ja) 不揮発性半導体記憶装置
US10580488B2 (en) Memory device for generating a compensation current based on a difference between a first read voltage and a second read voltage and a method of operating the same
KR101095736B1 (ko) 비휘발성 메모리 장치
KR20120063395A (ko) 비휘발성 메모리 장치
JP2008052867A (ja) 不揮発性半導体記憶装置
JP5989611B2 (ja) 半導体記憶装置、及びそのデータ制御方法
KR20130134609A (ko) 패드를 통해 전류를 인가하고 측정할 수 있는 반도체 장치
JP2018195365A (ja) メモリ装置およびメモリ装置の制御方法
KR101205100B1 (ko) 비휘발성 메모리 장치
KR20210100404A (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid